[go: up one dir, main page]

JP7062490B2 - Display device - Google Patents

Display device Download PDF

Info

Publication number
JP7062490B2
JP7062490B2 JP2018065081A JP2018065081A JP7062490B2 JP 7062490 B2 JP7062490 B2 JP 7062490B2 JP 2018065081 A JP2018065081 A JP 2018065081A JP 2018065081 A JP2018065081 A JP 2018065081A JP 7062490 B2 JP7062490 B2 JP 7062490B2
Authority
JP
Japan
Prior art keywords
electrode
wiring
sensor
display device
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018065081A
Other languages
Japanese (ja)
Other versions
JP2019175297A (en
Inventor
直之 小日向
大地 細川
正克 木谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2018065081A priority Critical patent/JP7062490B2/en
Priority to US16/363,162 priority patent/US10890817B2/en
Publication of JP2019175297A publication Critical patent/JP2019175297A/en
Priority to US17/113,808 priority patent/US11237443B2/en
Priority to US17/554,548 priority patent/US11543722B2/en
Application granted granted Critical
Publication of JP7062490B2 publication Critical patent/JP7062490B2/en
Priority to US18/074,800 priority patent/US11994780B2/en
Priority to US18/641,968 priority patent/US20240272501A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/13338Input devices, e.g. touch panels
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134336Matrix
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412Digitisers structurally integrated in a display
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416Control or interface arrangements specially adapted for digitisers
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134372Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416Control or interface arrangements specially adapted for digitisers
    • G06F3/04164Connections between sensors and controllers, e.g. routing lines between electrodes and connection pads
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416Control or interface arrangements specially adapted for digitisers
    • G06F3/0418Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Computer Networks & Wireless Communication (AREA)

Description

本発明の実施形態は、表示装置に関する。 Embodiments of the present invention relate to display devices.

近年、表示装置への物体の接近または接触を検出するタッチセンサを備えた表示装置が実用化されている。一例では、画像を表示する表示部のみならず、表示部の周辺領域にもタッチセンサを備えた表示装置が提案されている。
ところで、センサ電極がマトリクス状に配置されたタッチセンサにおいて、各センサ電極に接続されるセンサ配線の配線長の差に起因して、センサ電極間で時定数差が生じてしまい、検出性能の低下を招く恐れがある。
In recent years, a display device provided with a touch sensor for detecting the approach or contact of an object with the display device has been put into practical use. As an example, a display device having a touch sensor not only in a display unit for displaying an image but also in a peripheral area of the display unit has been proposed.
By the way, in a touch sensor in which sensor electrodes are arranged in a matrix, a time constant difference occurs between the sensor electrodes due to a difference in the wiring length of the sensor wiring connected to each sensor electrode, resulting in deterioration of detection performance. May invite.

特開2017-102454号公報Japanese Unexamined Patent Publication No. 2017-102454

本実施形態の目的は、検出性能の低下を抑制する表示装置を提供することにある。 An object of the present embodiment is to provide a display device that suppresses deterioration of detection performance.

本実施形態によれば、
第1電極と、前記第1電極から離間した第2電極と、前記第1電極と電気的に接続された少なくとも1本の第1配線と、前記第2電極と電気的に接続された少なくとも1本の第2配線と、前記第1配線及び前記第2配線と電気的に接続された制御部と、を備え、前記第1電極及び前記第2電極は、表示部に位置し、前記第1電極は、前記第2電極よりも前記制御部から離れた位置で前記第1配線と接続し、前記第2電極は、前記第1電極よりも前記制御部に近い位置で前記第2配線と接続し、前記第1配線の本数は、前記第2配線の本数よりも多い、表示装置が提供される。
本実施形態によれば、
第1電極と、前記第1電極から離間した第2電極と、前記第1電極と電気的に接続された第1配線と、前記第2電極と電気的に接続された第2配線と、を備え、前記第1電極及び前記第2電極は、表示部に位置し、前記第1配線の配線長は、前記第2配線の配線長よりも長く、前記第1配線は、前記第1電極及び前記第2電極と交差し、前記第2配線は、前記第2電極と交差する、表示装置が提供される。
本実施形態によれば、
表示部と、表示部を囲む非表示部と、を備え、前記非表示部に配置された制御部と、前記制御部と電気的に接続し、前記表示部において、第1方向に並んで配置され前記第1方向と交差する第2方向に延出する第1配線及び第2配線と、前記表示部に配置された、第1電極と、前記第1電極と前記第2方向に離間する第2電極と、を有する表示装置であって、前記第2電極は、前記第1電極よりも前記制御部に近く、前記第1電極は、前記第1配線と交差し、前記第1配線とコンタクト部を介して電気的に接続し、前記第2電極は、前記第1配線及び前記第2配線と交差し、前記第2配線とコンタクト部を介して電気的に接続する、表示装置が提供される。
According to this embodiment
The first electrode, the second electrode separated from the first electrode, at least one first wiring electrically connected to the first electrode, and at least one electrically connected to the second electrode. The second wiring of the book, the first wiring, and the control unit electrically connected to the second wiring are provided, and the first electrode and the second electrode are located on the display unit, and the first electrode is located on the display unit. The electrode is connected to the first wiring at a position farther from the control unit than the second electrode, and the second electrode is connected to the second wiring at a position closer to the control unit than the first electrode. However, a display device is provided in which the number of the first wiring is larger than the number of the second wiring.
According to this embodiment
The first electrode, the second electrode separated from the first electrode, the first wiring electrically connected to the first electrode, and the second wiring electrically connected to the second electrode are provided. The first electrode and the second electrode are located on the display unit, the wiring length of the first wiring is longer than the wiring length of the second wiring, and the first wiring is the first electrode and the first electrode. A display device is provided that intersects the second electrode and the second wiring intersects the second electrode.
According to this embodiment
A display unit and a non-display unit that surrounds the display unit are provided, and the control unit arranged in the non-display unit is electrically connected to the control unit and arranged side by side in the first direction in the display unit. The first wiring and the second wiring extending in the second direction intersecting the first direction, the first electrode arranged on the display unit, and the first electrode separated from the first electrode in the second direction. A display device having two electrodes, wherein the second electrode is closer to the control unit than the first electrode, and the first electrode intersects the first wiring and contacts the first wiring. Provided is a display device that is electrically connected via a portion, the second electrode intersects the first wiring and the second wiring, and is electrically connected to the second wiring via a contact portion. To.

図1は、本実施形態の表示装置DSPの一構成例を示す平面図である。FIG. 1 is a plan view showing a configuration example of the display device DSP of the present embodiment. 図2Aは、図1に示した一部のセンサ電極Rxとセンサ配線Lとの接続関係を示す平面図である。FIG. 2A is a plan view showing a connection relationship between a part of the sensor electrodes Rx shown in FIG. 1 and the sensor wiring L. 図2Bは、図2Aに示したセンサ電極Rx1とセンサ配線L1との接続関係を示す平面図である。FIG. 2B is a plan view showing the connection relationship between the sensor electrode Rx1 shown in FIG. 2A and the sensor wiring L1. 図2Cは、図2Aに示したセンサ電極Rxnとセンサ配線Lnとの接続関係を示す平面図である。FIG. 2C is a plan view showing the connection relationship between the sensor electrode Rxn and the sensor wiring Ln shown in FIG. 2A. 図3は、図1に示したセンサ電極Rxを示す平面図である。FIG. 3 is a plan view showing the sensor electrode Rx shown in FIG. 図4は、画素PXの基本構成及び等価回路を示す図である。FIG. 4 is a diagram showing a basic configuration of a pixel PX and an equivalent circuit. 図5は、画素レイアウトの一例を示す平面図である。FIG. 5 is a plan view showing an example of the pixel layout. 図6は、図5に示したA-B線に沿った表示装置DSPの断面図である。FIG. 6 is a cross-sectional view of the display device DSP along the line AB shown in FIG. 図7は、第1基板SUB1の主要部を示す拡大平面図である。FIG. 7 is an enlarged plan view showing a main part of the first substrate SUB1. 図8は、図7に示したC-D線に沿った第1基板SUB1の断面図である。FIG. 8 is a cross-sectional view of the first substrate SUB1 along the CD line shown in FIG. 7. 図9は、図7に示したE-F線に沿った表示パネルPNLの断面図である。FIG. 9 is a cross-sectional view of the display panel PNL along the line EF shown in FIG. 図10は、共通電極CE1と金属配線ML2との間の容量C1を説明するための図である。FIG. 10 is a diagram for explaining the capacitance C1 between the common electrode CE1 and the metal wiring ML2. 図11は、センサ電極Rx1に接続されるセンサ配線L1が4本の場合を示す図である。FIG. 11 is a diagram showing a case where the sensor wiring L1 connected to the sensor electrode Rx1 is four. 図12は、センサ電極Rx1に接続されるセンサ配線L1が1本の場合を示す図である。FIG. 12 is a diagram showing a case where the sensor wiring L1 connected to the sensor electrode Rx1 is one.

以下、本実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。 Hereinafter, this embodiment will be described with reference to the drawings. It should be noted that the disclosure is merely an example, and those skilled in the art can easily conceive of appropriate changes while maintaining the gist of the invention, which are naturally included in the scope of the present invention. Further, in order to clarify the explanation, the drawings may schematically represent the width, thickness, shape, etc. of each part as compared with the actual embodiment, but the drawings are merely examples and are merely examples of the present invention. It does not limit the interpretation. Further, in the present specification and each figure, the same reference reference numerals may be given to the components exhibiting the same or similar functions as those described above with respect to the above-mentioned figures, and the overlapping detailed description may be omitted as appropriate. ..

図1は、本実施形態の表示装置DSPの一構成例を示す平面図である。一例では、第1方向X、第2方向Y、及び、第3方向Zは、互いに直交しているが、90度以外の角度で交差していてもよい。第1方向X及び第2方向Yは、表示装置DSPを構成する基板の主面と平行な方向に相当し、第3方向Zは、表示装置DSPの厚さ方向に相当する。本明細書において、第3方向Zを示す矢印の先端側の位置を上と称し、矢印の先端とは逆側の位置を下と称する。「第1部材の上の第2部材」及び「第1部材の下の第2部材」とした場合、第2部材は、第1部材に接していてもよいし、第1部材から離間していてもよい。また、第3方向Zを示す矢印の先端側に表示装置DSPを観察する観察位置があるものとし、この観察位置から、第1方向X及び第2方向Yで規定されるX-Y平面に向かって見ることを平面視という。 FIG. 1 is a plan view showing a configuration example of the display device DSP of the present embodiment. In one example, the first direction X, the second direction Y, and the third direction Z are orthogonal to each other, but may intersect at an angle other than 90 degrees. The first direction X and the second direction Y correspond to the directions parallel to the main surface of the substrate constituting the display device DSP, and the third direction Z corresponds to the thickness direction of the display device DSP. In the present specification, the position on the tip side of the arrow indicating the third direction Z is referred to as an upper position, and the position opposite to the tip of the arrow is referred to as a lower position. In the case of "the second member above the first member" and "the second member below the first member", the second member may be in contact with the first member or may be separated from the first member. You may. Further, it is assumed that there is an observation position for observing the display device DSP on the tip side of the arrow indicating the third direction Z, and the observation position is directed toward the XY plane defined by the first direction X and the second direction Y. Seeing is called plan view.

ここでは、X-Y平面における表示装置DSPの平面図を示している。表示装置DSPは、表示パネルPNLと、ICチップ1と、を備えている。表示パネルPNLは、第1基板SUB1と、第2基板SUB2と、タッチセンサTSと、を備えている。第1基板SUB1及び第2基板SUB2は、平面視で重畳している。表示パネルPNLは、画像を表示する表示部DAと、表示部DAを囲む額縁状の非表示部NDAとを備えている。タッチセンサTS及び表示部DAは、第1基板SUB1及び第2基板SUB2が重畳している領域に位置している。図示した例では、タッチセンサTSは、表示部DAに設けられているが、非表示部NDAにも設けられていてもよい。 Here, a plan view of the display device DSP in the XY plane is shown. The display device DSP includes a display panel PNL and an IC chip 1. The display panel PNL includes a first substrate SUB1, a second substrate SUB2, and a touch sensor TS. The first substrate SUB1 and the second substrate SUB2 are superimposed in a plan view. The display panel PNL includes a display unit DA for displaying an image and a frame-shaped non-display unit NDA that surrounds the display unit DA. The touch sensor TS and the display unit DA are located in the region where the first substrate SUB1 and the second substrate SUB2 are superimposed. In the illustrated example, the touch sensor TS is provided in the display unit DA, but may also be provided in the non-display unit NDA.

第1基板SUB1は、第2基板SUB2よりも第2方向Yに延出した実装部MAを有している。ICチップ1は、実装部MAに接続されている。なお、ICチップ1は、実装部MAに接続されたフレキシブルプリント回路基板に接続されていてもよい。ICチップ1は、ディスプレイドライバDDと、タッチコントローラTCと、を内蔵している。ディスプレイドライバDDは、画像を表示する表示モードにおいて映像信号等の画像表示に必要な信号を表示パネルPNLに出力する。タッチコントローラTCは、表示装置DSPへの物体の接近又は接触を検出するタッチセンシングモードにおいてタッチセンサTSを制御する。なお、タッチコントローラTCは、ディスプレイドライバDDとは別のICチップに内蔵されていてもよい。 The first substrate SUB1 has a mounting portion MA extending in the second direction Y from the second substrate SUB2. The IC chip 1 is connected to the mounting unit MA. The IC chip 1 may be connected to a flexible printed circuit board connected to the mounting unit MA. The IC chip 1 has a built-in display driver DD and a touch controller TC. The display driver DD outputs a signal necessary for displaying an image such as a video signal to the display panel PNL in the display mode for displaying the image. The touch controller TC controls the touch sensor TS in the touch sensing mode for detecting the approach or contact of an object with the display device DSP. The touch controller TC may be built in an IC chip different from the display driver DD.

ここで、自己容量方式のタッチセンサTSについて説明するが、タッチセンサTSは相互容量方式であってもよい。タッチセンサTSは、複数のセンサ電極Rxと、複数のセンサ配線Lと、を備えている。複数のセンサ電極Rxは、表示部DAに位置し、第1方向X及び第2方向Yにマトリクス状に配置されている。図示した例では、m個のセンサ電極Rxが第1方向Xに沿って間隔をおいて並び、また、n個のセンサ電極Rxが第2方向Yに沿って間隔をおいて並んでいる。なお、m及びnは2以上の整数であり、一例では、nはmより大きい整数である。1つのセンサ電極Rxは、タッチセンシングが可能な最小単位であるセンサブロックを構成している。複数のセンサ配線Lは、表示部DAにおいて、それぞれ第2方向Yに沿って延出し、第1方向Xに並んでいる。センサ配線Lの各々は、例えば後述する信号線Sと重畳する位置に設けられている。また、センサ配線Lの各々は、非表示部NDAに引き出され、ICチップ1に電気的に接続され、さらに、ICチップ1の内部でタッチコントローラTCに電気的に接続されている。 Here, the self-capacity type touch sensor TS will be described, but the touch sensor TS may be a mutual capacity type. The touch sensor TS includes a plurality of sensor electrodes Rx and a plurality of sensor wirings L. The plurality of sensor electrodes Rx are located on the display unit DA and are arranged in a matrix in the first direction X and the second direction Y. In the illustrated example, m sensor electrodes Rx are arranged at intervals along the first direction X, and n sensor electrodes Rx are arranged at intervals along the second direction Y. Note that m and n are integers of 2 or more, and in one example, n is an integer larger than m. One sensor electrode Rx constitutes a sensor block which is the smallest unit capable of touch sensing. The plurality of sensor wirings L extend along the second direction Y in the display unit DA, and are arranged in the first direction X. Each of the sensor wirings L is provided at a position superimposing on the signal line S described later, for example. Further, each of the sensor wirings L is drawn out to the non-display unit NDA, electrically connected to the IC chip 1, and further electrically connected to the touch controller TC inside the IC chip 1.

ここで、第1方向Xに並んだセンサ配線L1乃至L3と、第2方向Yに並んだセンサ電極Rx1乃至Rx3との関係に着目する。センサ電極Rx1は、表示部DAに位置するセンサ電極Rxのうち、タッチコントローラTCから最も離間した位置に配置されている。センサ配線L1は、n個のセンサ電極Rxと交差し、センサ電極Rx1と重畳する位置まで延出し、センサ電極Rx1と電気的に接続されている。
センサ電極Rx2は、センサ電極Rx1よりもタッチコントローラTCに近接する側の位置に配置されている。センサ配線L2は、(n-1)個のセンサ電極Rxと交差し、センサ電極Rx2と重畳する位置まで延出し、センサ電極Rx2と電気的に接続されている。センサ配線L2は、センサ電極Rx1とは交差していない。
センサ電極Rx3は、センサ電極Rx2よりもタッチコントローラTCに近接する側の位置に配置されている。センサ配線L3は、(n-2)個のセンサ電極Rxと交差し、センサ電極Rx3と重畳する位置まで延出し、センサ電極Rx3と電気的に接続されている。センサ配線L3は、センサ電極Rx1及びRx2とは交差していない。
センサ配線L1は配線長LR1を有し、センサ配線L2は配線長LR2を有し、センサ配線L3は配線長LR3を有している。配線長LR1乃至LR3は、いずれも表示部DAにおける第2方向Yに沿った長さである。配線長LR1は配線長LR2よりも長く、配線長LR2は配線長LR3よりも長い。
Here, attention is paid to the relationship between the sensor wirings L1 to L3 arranged in the first direction X and the sensor electrodes Rx1 to Rx3 arranged in the second direction Y. The sensor electrode Rx1 is arranged at the position farthest from the touch controller TC among the sensor electrodes Rx located on the display unit DA. The sensor wiring L1 intersects with n sensor electrodes Rx, extends to a position where it overlaps with the sensor electrodes Rx1, and is electrically connected to the sensor electrodes Rx1.
The sensor electrode Rx2 is arranged at a position closer to the touch controller TC than the sensor electrode Rx1. The sensor wiring L2 intersects with (n-1) sensor electrodes Rx, extends to a position where it overlaps with the sensor electrodes Rx2, and is electrically connected to the sensor electrodes Rx2. The sensor wiring L2 does not intersect the sensor electrode Rx1.
The sensor electrode Rx3 is arranged at a position closer to the touch controller TC than the sensor electrode Rx2. The sensor wiring L3 intersects with (n-2) sensor electrodes Rx, extends to a position where it overlaps with the sensor electrodes Rx3, and is electrically connected to the sensor electrodes Rx3. The sensor wiring L3 does not intersect the sensor electrodes Rx1 and Rx2.
The sensor wiring L1 has a wiring length LR1, the sensor wiring L2 has a wiring length LR2, and the sensor wiring L3 has a wiring length LR3. The wiring lengths LR1 to LR3 are all lengths along the second direction Y in the display unit DA. The wiring length LR1 is longer than the wiring length LR2, and the wiring length LR2 is longer than the wiring length LR3.

センサ電極Rxnは、表示部DAに位置するセンサ電極Rxのうち、最もタッチコントローラTCに近接した位置に配置されている。センサ配線Lnは、センサ電極Rxnと重畳する位置まで延出し、センサ電極Rxnと電気的に接続されている。センサ配線Lnは、センサ電極Rxnよりも遠方に位置する他のセンサ電極Rxとは交差していない。センサ配線Lnは、センサ配線Lのうち、最短の配線長LRnを有している。 The sensor electrode Rxn is arranged at a position closest to the touch controller TC among the sensor electrodes Rx located on the display unit DA. The sensor wiring Ln extends to a position where it overlaps with the sensor electrode Rxn, and is electrically connected to the sensor electrode Rxn. The sensor wiring Ln does not intersect with other sensor electrodes Rx located farther than the sensor electrode Rxn. The sensor wiring Ln has the shortest wiring length LRn among the sensor wiring L.

ダミー配線Dは、センサ電極Rxの各々に対応して配置されている。例えば、ダミー配線D21は、センサ配線L2から離間している。ダミー配線D21は、センサ電極Rx1に対応して配置され、センサ電極Rx1と電気的に接続されている。センサ配線L2及びダミー配線D21は、後述するように同一の信号線上に位置している。
ダミー配線D31は、センサ電極Rx1に対応して配置され、センサ電極Rx1と電気的に接続されている。ダミー配線D32は、ダミー配線D31及びセンサ配線L3から離間している。ダミー配線D32は、センサ電極Rx2に対応して配置され、センサ電極Rx2と電気的に接続されている。センサ配線L3、ダミー配線D31及びD32は、同一の信号線上に位置している。
The dummy wiring D is arranged corresponding to each of the sensor electrodes Rx. For example, the dummy wiring D21 is separated from the sensor wiring L2. The dummy wiring D21 is arranged corresponding to the sensor electrode Rx1 and is electrically connected to the sensor electrode Rx1. The sensor wiring L2 and the dummy wiring D21 are located on the same signal line as described later.
The dummy wiring D31 is arranged corresponding to the sensor electrode Rx1 and is electrically connected to the sensor electrode Rx1. The dummy wiring D32 is separated from the dummy wiring D31 and the sensor wiring L3. The dummy wiring D32 is arranged corresponding to the sensor electrode Rx2 and is electrically connected to the sensor electrode Rx2. The sensor wiring L3 and the dummy wirings D31 and D32 are located on the same signal line.

タッチセンシングモードにおいては、タッチコントローラTCは、センサ配線Lにセンサ駆動電圧を印加する。これにより、センサ電極Rxにはセンサ駆動電圧が印加され、センサ電極Rxでのタッチセンシングが行われる。センサ電極Rxでのセンシング結果に対応したセンサ信号は、センサ配線Lを介してタッチコントローラTCに出力される。タッチコントローラTCあるいは外部のホストは、センサ信号に基づいて、表示装置DSPへの物体の接近又は接触の有無及び物体の位置座標を検出する。
なお、表示モードにおいては、センサ電極Rxは、コモン電圧(Vcom)が印加された共通電極CEとして機能する。コモン電圧は、例えばディスプレイドライバDDに含まれる電圧供給部からセンサ配線Lを介して印加される。
In the touch sensing mode, the touch controller TC applies a sensor drive voltage to the sensor wiring L. As a result, the sensor drive voltage is applied to the sensor electrode Rx, and touch sensing is performed on the sensor electrode Rx. The sensor signal corresponding to the sensing result at the sensor electrode Rx is output to the touch controller TC via the sensor wiring L. The touch controller TC or an external host detects whether or not the object is approaching or touching the display device DSP and the position coordinates of the object based on the sensor signal.
In the display mode, the sensor electrode Rx functions as a common electrode CE to which a common voltage (Vcom) is applied. The common voltage is applied from the voltage supply unit included in the display driver DD, for example, via the sensor wiring L.

図2Aは、図1に示した一部のセンサ電極Rxとセンサ配線Lとの接続関係を示す平面図である。図示した例では、センサ電極Rx1とセンサ配線L1との接続関係と、センサ電極Rxnとセンサ配線Lnとの接続関係と、を示している。上記の通り、センサ電極Rx1は、センサ電極RxnよりもタッチコントローラTCから遠方に位置している。図2に示したグリッドは、それぞれ画素PXを示している。センサ配線L1及びLnの各々は、それぞれ第1方向Xに隣接する画素PXの間に配置されている。
センサ配線L1及びLnは、いずれも少なくとも1本であるが、図示した例では、センサ配線L1の本数は、センサ配線Lnの本数よりも多い。一例では、センサ配線L1は4本のセンサ配線L11乃至L14によって構成され、センサ配線Lnは2本のセンサ配線Ln1及びLn2によって構成されている。なお、これらのセンサ配線L1及びLnのそれぞれの本数は、図示した例に限らない。
センサ配線L2、L3、…についてもセンサ配線L1と同様に、4本のセンサ配線によって構成されている。センサ配線Ln-1、Ln-2、Ln-3、Ln-4についてもセンサ配線Lnと同様に、2本のセンサ配線によって構成されている。
センサ電極Rx1とセンサ配線L1とが互いに電気的に接続されるコンタクト部CT1の個数は、センサ電極Rxnとセンサ配線Lnとが互いに電気的に接続されるコンタクト部CTnの個数よりも多い。コンタクト部CT1の個数がコンタクト部CTnの個数よりも多い状態は、以下の(A)及び(B)の少なくとも一方を適用することで得られる。
(A)センサ配線L1の1本当たりのコンタクト部CT1の個数がセンサ配線Lnの1本当たりのコンタクト部CTnの個数よりも多い。
(B)センサ配線L1の1本当たりのコンタクト部CT1の個数がセンサ配線Lnの1本当たりのコンタクト部CTnの個数と同数以下ではあるが、センサ配線L1の本数がセンサ配線Lnの本数よりも多い。
FIG. 2A is a plan view showing a connection relationship between a part of the sensor electrodes Rx shown in FIG. 1 and the sensor wiring L. In the illustrated example, the connection relationship between the sensor electrode Rx1 and the sensor wiring L1 and the connection relationship between the sensor electrode Rxn and the sensor wiring Ln are shown. As described above, the sensor electrode Rx1 is located farther from the touch controller TC than the sensor electrode Rxn. The grid shown in FIG. 2 shows the pixel PX, respectively. Each of the sensor wirings L1 and Ln is arranged between the pixels PX adjacent to the first direction X, respectively.
The number of sensor wirings L1 and Ln is at least one, but in the illustrated example, the number of sensor wirings L1 is larger than the number of sensor wirings Ln. In one example, the sensor wiring L1 is composed of four sensor wirings L11 to L14, and the sensor wiring Ln is composed of two sensor wirings Ln1 and Ln2. The number of each of these sensor wirings L1 and Ln is not limited to the illustrated example.
Similar to the sensor wiring L1, the sensor wirings L2, L3, ... Are also composed of four sensor wirings. Similar to the sensor wiring Ln, the sensor wirings Ln-1, Ln-2, Ln-3, and Ln-4 are also composed of two sensor wirings.
The number of contact portions CT1 in which the sensor electrode Rx1 and the sensor wiring L1 are electrically connected to each other is larger than the number of contact portions CTn in which the sensor electrode Rxn and the sensor wiring Ln are electrically connected to each other. A state in which the number of contact portions CT1 is larger than the number of contact portions CTn can be obtained by applying at least one of the following (A) and (B).
(A) The number of contact portions CT1 per sensor wiring L1 is larger than the number of contact portions CTn per sensor wiring Ln.
(B) The number of contact portions CT1 per sensor wiring L1 is equal to or less than the number of contact portions CTn per sensor wiring Ln, but the number of sensor wiring L1 is larger than the number of sensor wiring Ln. many.

図2Aに示した例において、センサ電極Rx1は第1電極に相当し、センサ電極Rxnは第2電極に相当し、センサ配線L1は第1配線に相当し、センサ配線Lnは第2配線に相当し、タッチコントローラTCは制御部に相当する。 In the example shown in FIG. 2A, the sensor electrode Rx1 corresponds to the first electrode, the sensor electrode Rxn corresponds to the second electrode, the sensor wiring L1 corresponds to the first wiring, and the sensor wiring Ln corresponds to the second wiring. However, the touch controller TC corresponds to the control unit.

図2Bは、図2Aに示したセンサ電極Rx1とセンサ配線L1との接続関係を示す平面図である。複数の信号線Sは、第1方向Xに間隔をおいて並んでいる。複数の走査線Gは、第2方向Yに間隔をおいて並んでいる。画素PXは、隣り合う信号線Sと、隣り合う走査線Gとで囲まれている。 FIG. 2B is a plan view showing the connection relationship between the sensor electrode Rx1 shown in FIG. 2A and the sensor wiring L1. The plurality of signal lines S are arranged at intervals in the first direction X. The plurality of scanning lines G are arranged at intervals in the second direction Y. The pixel PX is surrounded by adjacent signal lines S and adjacent scanning lines G.

センサ電極Rx1に対応した領域においては、いずれの信号線Sの上にもセンサ配線L1またはダミー配線Dのいずれかが重畳している。上記の通り、1本のセンサ配線L1とセンサ電極Rx1とは、少なくとも1個のコンタクト部CT1で互いに電気的に接続されている。1本のダミー配線Dとセンサ電極Rx1とは、少なくとも1個のコンタクト部CD1で互いに電気的に接続されている。 In the region corresponding to the sensor electrode Rx1, either the sensor wiring L1 or the dummy wiring D is superimposed on any signal line S. As described above, one sensor wiring L1 and the sensor electrode Rx1 are electrically connected to each other by at least one contact portion CT1. One dummy wiring D and the sensor electrode Rx1 are electrically connected to each other by at least one contact portion CD1.

信号線Sの各々は、いずれも図2Aに示したセンサ電極Rx1からセンサ電極Rxnに対応して配置されている。図2Aには、信号線Sのうち、代表的な信号線Sa、Sb、Sc、Sdを図示している。
ここで、信号線Saに着目する。図2Bに示したように、センサ配線L14は、信号線Saの上に重畳している。また、図2Aを参照すれば、センサ配線L14は、センサ電極Rx1からセンサ電極Rxnに亘る範囲の信号線Saの全体に重畳している。
また、信号線Sbに着目すると、センサ電極Rx1に対応して配置されたダミー配線D21は、信号線Sbの上に重畳している。センサ電極Rx2に対応して配置されたセンサ配線L21も同様に、信号線Sbの上に重畳している。但し、ダミー配線D21は、センサ配線L21から離間している。
Each of the signal lines S is arranged corresponding to the sensor electrode Rxn from the sensor electrode Rx1 shown in FIG. 2A. FIG. 2A illustrates representative signal lines Sa, Sb, Sc, and Sd among the signal lines S.
Here, attention is paid to the signal line Sa. As shown in FIG. 2B, the sensor wiring L14 is superimposed on the signal line Sa. Further, referring to FIG. 2A, the sensor wiring L14 is superimposed on the entire signal line Sa in the range from the sensor electrode Rx1 to the sensor electrode Rxn.
Focusing on the signal line Sb, the dummy wiring D21 arranged corresponding to the sensor electrode Rx1 is superimposed on the signal line Sb. Similarly, the sensor wiring L21 arranged corresponding to the sensor electrode Rx2 is superimposed on the signal line Sb. However, the dummy wiring D21 is separated from the sensor wiring L21.

図2Cは、図2Aに示したセンサ電極Rxnとセンサ配線Lnとの接続関係を示す平面図である。センサ電極Rxnに対応した領域においては、いずれの信号線Sの上にもセンサ配線Lnまたはダミー配線Dのいずれかが重畳している。上記の通り、1本のセンサ配線Lnとセンサ電極Rxnとは、少なくとも1個のコンタクト部CTnで互いに電気的に接続されている。1本のダミー配線Dとセンサ電極Rxnとは、少なくとも1個のコンタクト部CDnで互いに電気的に接続されている。図2B及び図2Cに示したように、コンタクト部CD1の個数は、コンタクト部CDnの個数よりも少ない。 FIG. 2C is a plan view showing the connection relationship between the sensor electrode Rxn and the sensor wiring Ln shown in FIG. 2A. In the region corresponding to the sensor electrode Rxn, either the sensor wiring Ln or the dummy wiring D is superimposed on any signal line S. As described above, one sensor wiring Ln and the sensor electrode Rxn are electrically connected to each other by at least one contact portion CTn. One dummy wiring D and the sensor electrode Rxn are electrically connected to each other by at least one contact portion CDn. As shown in FIGS. 2B and 2C, the number of contact portions CD1 is smaller than the number of contact portions CDn.

信号線Scに着目すると、センサ電極Rx1に対応して配置されたダミー配線D22、及び、センサ電極Rxnに対応して配置されたダミー配線D41は、いずれも信号線Scの上に重畳している。但し、ダミー配線D22は、ダミー配線D41から離間している。
信号線Sdに着目すると、センサ電極Rx1に対応して配置されたダミー配線D23、及び、センサ電極Rxnに対応して配置されたセンサ配線Ln1は、いずれも信号線Sdの上に重畳している。但し、ダミー配線D23は、センサ配線Ln1から離間している。
Focusing on the signal line Sc, the dummy wiring D22 arranged corresponding to the sensor electrode Rx1 and the dummy wiring D41 arranged corresponding to the sensor electrode Rxn are both superimposed on the signal line Sc. .. However, the dummy wiring D22 is separated from the dummy wiring D41.
Focusing on the signal line Sd, the dummy wiring D23 arranged corresponding to the sensor electrode Rx1 and the sensor wiring Ln1 arranged corresponding to the sensor electrode Rxn are both superimposed on the signal line Sd. .. However, the dummy wiring D23 is separated from the sensor wiring Ln1.

図2A乃至図2Cに示した例において、ダミー配線D21乃至D23は第1ダミー配線に相当し、ダミー配線D41は第2ダミー配線に相当し、信号線Saは第1信号線に相当し、信号線Scは第2信号線に相当し、信号線Sdは第3信号線に相当する。 In the examples shown in FIGS. 2A to 2C, the dummy wirings D21 to D23 correspond to the first dummy wiring, the dummy wiring D41 corresponds to the second dummy wiring, and the signal line Sa corresponds to the first signal line. The line Sc corresponds to the second signal line, and the signal line Sd corresponds to the third signal line.

上記したように、マトリクス状のセンサ電極Rxを備えたタッチセンサTSにおいて、センサ電極Rx1は、センサ電極Rxnと比較してタッチコントローラTCから遠方に位置しており、また、センサ電極Rx1と電気的に接続されたセンサ配線L1の配線長LR1は、センサ電極Rxnと電気的に接続されたセンサ配線Lnの配線長LRnよりも長い。このため、センサ電極Rx1の時定数は、センサ電極Rxnの時定数より増大する傾向にある。また、センサ電極Rx1とセンサ電極Rxnとの距離が離れるにしたがって、両者の時定数の差分は、増大する傾向にあり、タッチセンサTSとしての検出性能にバラツキを生じさせる原因となりうる。 As described above, in the touch sensor TS provided with the matrix-shaped sensor electrode Rx, the sensor electrode Rx1 is located farther from the touch controller TC as compared with the sensor electrode Rxn, and is electrically connected to the sensor electrode Rx1. The wiring length LR1 of the sensor wiring L1 connected to the sensor wiring Ln is longer than the wiring length LRn of the sensor wiring Ln electrically connected to the sensor electrode Rxn. Therefore, the time constant of the sensor electrode Rx1 tends to be larger than the time constant of the sensor electrode Rxn. Further, as the distance between the sensor electrode Rx1 and the sensor electrode Rxn increases, the difference between the time constants of the two tends to increase, which may cause a variation in the detection performance of the touch sensor TS.

本実施形態によれば、センサ電極Rx1とセンサ配線L1とのコンタクト部CT1の個数は、センサ電極Rxnとセンサ配線Lnとのコンタクト部CTnの個数よりも多い。このため、コンタクト部CT1の個数がコンタクト部CTnの個数と同数である場合と比較して、センサ電極Rx1の時定数とセンサ電極Rxnの時定数との差分を低減することができる。したがって、タッチセンサTSとしての検出性能の低下を抑制することができる。 According to the present embodiment, the number of contact portions CT1 between the sensor electrode Rx1 and the sensor wiring L1 is larger than the number of contact portions CTn between the sensor electrode Rxn and the sensor wiring Ln. Therefore, the difference between the time constant of the sensor electrode Rx1 and the time constant of the sensor electrode Rxn can be reduced as compared with the case where the number of contact portions CT1 is the same as the number of contact portions CTn. Therefore, it is possible to suppress the deterioration of the detection performance as the touch sensor TS.

図3は、図1に示したセンサ電極Rxを示す平面図である。図3において、第2方向Yに対して反時計回りに鋭角に交差する方向を方向D1と定義し、第2方向Yに対して時計回りに鋭角に交差する方向を方向D2と定義する。なお、第2方向Yと方向D1とのなす角度θ1は、第2方向Yと方向D2とのなす角度θ2とほぼ同一である。 FIG. 3 is a plan view showing the sensor electrode Rx shown in FIG. In FIG. 3, the direction that intersects the second direction Y at an acute angle counterclockwise is defined as the direction D1, and the direction that intersects the second direction Y at an acute angle clockwise is defined as the direction D2. The angle θ1 formed by the second direction Y and the direction D1 is substantially the same as the angle θ2 formed by the second direction Y and the direction D2.

1つのセンサ電極Rxは、複数の画素PXに亘って配置されている。図示した例では、第2方向Yに沿って奇数行目に位置する画素PXは、方向D1に沿って延出している。また、第2方向Yに沿って偶数行目に位置する画素PXは、方向D2に沿って延出している。なお、ここでの画素PXとは、映像信号に応じて個別に制御することができる最小単位を示し、副画素と称する場合がある。また、カラー表示を実現するための最小単位を主画素MPと称する場合がある。主画素MPは、互いに異なる色を表示する複数の副画素PXを備えて構成されるものである。一例では、主画素MPは、副画素PXとして、赤色を表示する赤画素、緑色を表示する緑画素、及び、青色を表示する青画素を備えている。また、主画素MPは、白色を表示する白画素を備えていてもよい。
一例では、1つのセンサ電極Rxには、第1方向Xに沿って60~70個の主画素MPが配置され、第2方向に沿って60~70個の主画素MPが配置されている。
One sensor electrode Rx is arranged over a plurality of pixels PX. In the illustrated example, the pixel PX located in the odd-numbered rows along the second direction Y extends along the direction D1. Further, the pixel PX located on the even-numbered rows along the second direction Y extends along the direction D2. The pixel PX here indicates the smallest unit that can be individually controlled according to the video signal, and may be referred to as a sub-pixel. Further, the minimum unit for realizing color display may be referred to as a main pixel MP. The main pixel MP is configured to include a plurality of sub-pixels PX that display different colors from each other. In one example, the main pixel MP includes a red pixel that displays red, a green pixel that displays green, and a blue pixel that displays blue as sub-pixel PX. Further, the main pixel MP may include white pixels for displaying white.
In one example, 60 to 70 main pixel MPs are arranged along the first direction X, and 60 to 70 main pixel MPs are arranged along the second direction in one sensor electrode Rx.

図4は、画素PXの基本構成及び等価回路を示す図である。複数本の走査線Gは、走査線駆動回路GDに接続されている。複数本の信号線Sは、信号線駆動回路SDに接続されている。なお、走査線G及び信号線Sは、必ずしも直線的に延出していなくてもよく、それらの一部が屈曲していてもよい。例えば、信号線Sは、その一部が屈曲していたとしても、第2方向Yに延出しているものとする。 FIG. 4 is a diagram showing a basic configuration of a pixel PX and an equivalent circuit. The plurality of scanning lines G are connected to the scanning line drive circuit GD. The plurality of signal lines S are connected to the signal line drive circuit SD. The scanning line G and the signal line S do not necessarily have to extend linearly, and a part of them may be bent. For example, it is assumed that the signal line S extends in the second direction Y even if a part of the signal line S is bent.

共通電極CEは、センサブロックB毎にそれぞれ設けられている。共通電極CEは、コモン電圧(Vcom)の電圧供給部CDに接続され、複数の画素PXに亘って配置されている。また、共通電極CEは、それぞれ上記の通りタッチコントローラTCにも接続され、センサ電極Rxとしても機能する。
各画素PXは、スイッチング素子SW、画素電極PE、共通電極CE、液晶層LC等を備えている。スイッチング素子SWは、例えば薄膜トランジスタ(TFT)によって構成され、走査線G及び信号線Sと電気的に接続されている。走査線Gは、第1方向Xに並んだ画素PXの各々におけるスイッチング素子SWのゲート電極GEと電気的に接続されている。信号線Sは、第2方向Yに並んだ画素PXの各々におけるスイッチング素子SWのソース電極SEと電気的に接続されている。画素電極PEは、スイッチング素子SWのドレイン電極DEと電気的に接続されている。画素電極PEの各々は、共通電極CEと対向し、画素電極PEと共通電極CEとの間に生じる電界によって液晶層LCを駆動している。保持容量CSは、例えば、共通電極CEと同電位の電極、及び、画素電極PEと同電位の電極の間に形成される。
The common electrode CE is provided for each sensor block B. The common electrode CE is connected to a voltage supply unit CD of a common voltage (Vcom) and is arranged over a plurality of pixels PX. Further, the common electrode CE is also connected to the touch controller TC as described above, and also functions as a sensor electrode Rx.
Each pixel PX includes a switching element SW, a pixel electrode PE, a common electrode CE, a liquid crystal layer LC, and the like. The switching element SW is composed of, for example, a thin film transistor (TFT), and is electrically connected to the scanning line G and the signal line S. The scanning line G is electrically connected to the gate electrode GE of the switching element SW in each of the pixels PX arranged in the first direction X. The signal line S is electrically connected to the source electrode SE of the switching element SW in each of the pixels PX arranged in the second direction Y. The pixel electrode PE is electrically connected to the drain electrode DE of the switching element SW. Each of the pixel electrode PEs faces the common electrode CE, and the liquid crystal layer LC is driven by the electric field generated between the pixel electrode PE and the common electrode CE. The holding capacitance CS is formed, for example, between an electrode having the same potential as the common electrode CE and an electrode having the same potential as the pixel electrode PE.

図5は、画素レイアウトの一例を示す平面図である。ここでは、図1に示したセンサ電極Rx1及びRx2に跨る領域における画素レイアウトを拡大して示している。すなわち、図示した共通電極CE1はセンサ電極Rx1に相当し、共通電極CE2はセンサ電極Rx2に相当するものとする。走査線Ga、Gb、Gcは、それぞれ第1方向Xに沿って直線的に延出し、第2方向Yに間隔を置いて並んでいる。信号線S1乃至S3は、それぞれ概ね第2方向Yに沿って延出し、第1方向Xに間隔をおいて並んでいる。 FIG. 5 is a plan view showing an example of the pixel layout. Here, the pixel layout in the region straddling the sensor electrodes Rx1 and Rx2 shown in FIG. 1 is enlarged and shown. That is, the illustrated common electrode CE1 corresponds to the sensor electrode Rx1, and the common electrode CE2 corresponds to the sensor electrode Rx2. The scanning lines Ga, Gb, and Gc each extend linearly along the first direction X and are arranged at intervals in the second direction Y. The signal lines S1 to S3 extend substantially along the second direction Y, and are arranged at intervals in the first direction X.

画素電極PE1及びPE2は、走査線Ga及びGbの間に配置されている。画素電極PE1及びPE2は、第1方向Xに沿って並んでいる。画素電極PE3及びPE4は、走査線Gb及びGcの間に配置されている。画素電極PE3及びPE4は、第1方向Xに沿って並んでいる。画素電極PE1及びPE3は信号線S1及びS2の間に配置され、画素電極PE2及びPE4は信号線S2及びS3の間に配置されている。
画素電極PE1及びPE2は、それぞれ方向D1に沿って延出した帯電極Pa1及びPa2を有している。画素電極PE3及びPE4は、それぞれ方向D2に沿って延出した帯電極Pa3及びPa4を有している。図示した例では、帯電極Pa1乃至Pa4は、2本であるが、1本でもよいし、3本以上であってもよい。
The pixel electrodes PE1 and PE2 are arranged between the scanning lines Ga and Gb. The pixel electrodes PE1 and PE2 are arranged along the first direction X. The pixel electrodes PE3 and PE4 are arranged between the scanning lines Gb and Gc. The pixel electrodes PE3 and PE4 are arranged along the first direction X. The pixel electrodes PE1 and PE3 are arranged between the signal lines S1 and S2, and the pixel electrodes PE2 and PE4 are arranged between the signal lines S2 and S3.
The pixel electrodes PE1 and PE2 have band electrodes Pa1 and Pa2 extending along the direction D1, respectively. The pixel electrodes PE3 and PE4 have band electrodes Pa3 and Pa4 extending along the direction D2, respectively. In the illustrated example, the number of band electrodes Pa1 to Pa4 is two, but it may be one or three or more.

共通電極CE1及びCE2は、それぞれ図1に示したセンサ電極Rx1及びRx2に相当する。共通電極CE1は、走査線Ga、及び、信号線S1乃至S3の上に重畳している。画素電極PE1及びPE2は、共通電極CE1の上に重畳している。共通電極CE2は、走査線Gc、及び、信号線S1乃至S3の上に重畳している。画素電極PE3及びPE4は、共通電極CE2の上に重畳している。共通電極CE2は、共通電極CE1から離間し、互いに電気的に絶縁されている。図示した例では、走査線Gbは、共通電極CE1及びCE2の間に位置している。他の共通電極、あるいは、他のセンサ電極についても同様に、複数の画素電極と重畳している。 The common electrodes CE1 and CE2 correspond to the sensor electrodes Rx1 and Rx2 shown in FIG. 1, respectively. The common electrode CE1 is superimposed on the scanning lines Ga and the signal lines S1 to S3. The pixel electrodes PE1 and PE2 are superimposed on the common electrode CE1. The common electrode CE2 is superimposed on the scanning lines Gc and the signal lines S1 to S3. The pixel electrodes PE3 and PE4 are superimposed on the common electrode CE2. The common electrode CE2 is separated from the common electrode CE1 and is electrically isolated from each other. In the illustrated example, the scan line Gb is located between the common electrodes CE1 and CE2. Similarly, other common electrodes or other sensor electrodes are superimposed on the plurality of pixel electrodes.

図6は、図5に示したA-B線に沿った表示装置DSPの断面図である。図示した例は、横電界を利用する表示モードの一つであるFFS(Fringe Field Switching)モードが適用された例に相当する。表示装置DSPは、表示パネルPNLと、光学素子OD1及びOD2と、照明装置ILと、を備えている。照明装置IL、光学素子OD1、表示パネルPNL、及び、光学素子OD2は、この順に第3方向Zに沿って配置されている。表示パネルPNLは、第1基板SUB1と、第2基板SUB2と、液晶層LCと、を備えている。 FIG. 6 is a cross-sectional view of the display device DSP along the line AB shown in FIG. The illustrated example corresponds to an example in which the FFS (Fringe Field Switching) mode, which is one of the display modes using a lateral electric field, is applied. The display device DSP includes a display panel PNL, optical elements OD1 and OD2, and a lighting device IL. The lighting device IL, the optical element OD1, the display panel PNL, and the optical element OD2 are arranged in this order along the third direction Z. The display panel PNL includes a first substrate SUB1, a second substrate SUB2, and a liquid crystal layer LC.

第1基板SUB1は、絶縁基板10、絶縁膜11乃至16、信号線S2及びS3、金属配線ML2及びML3、共通電極CE1、画素電極PE2、配向膜AL1などを備えている。絶縁基板10は、ガラス基板や可撓性の樹脂基板などの光透過性を有する基板である。絶縁膜11乃至13は、絶縁基板10の上において、この順に第3方向Zに沿って配置されている。
信号線S2及びS3は、絶縁膜13の上に位置し、絶縁膜14によって覆われている。なお、信号線S2及びS3は、図示しない他の信号線S1と同一層に位置している。信号線S2及びS3は、アルミニウム(Al)、チタン(Ti)、銀(Ag)、モリブデン(Mo)、タングステン(W)、銅(Cu)、クロム(Cr)などの金属材料や、これらの金属材料を組み合わせた合金などによって形成され、単層構造であってもよいし、多層構造であってもよい。一例では、信号線S2及びS3は、チタン(Ti)、アルミニウム(Al)、及び、チタン(Ti)を順に積層した積層体である。
The first substrate SUB1 includes an insulating substrate 10, insulating films 11 to 16, signal lines S2 and S3, metal wirings ML2 and ML3, a common electrode CE1, a pixel electrode PE2, an alignment film AL1, and the like. The insulating substrate 10 is a substrate having light transmittance such as a glass substrate or a flexible resin substrate. The insulating films 11 to 13 are arranged on the insulating substrate 10 in this order along the third direction Z.
The signal lines S2 and S3 are located on the insulating film 13 and are covered with the insulating film 14. The signal lines S2 and S3 are located in the same layer as other signal lines S1 (not shown). The signal lines S2 and S3 are made of metal materials such as aluminum (Al), titanium (Ti), silver (Ag), molybdenum (Mo), tungsten (W), copper (Cu), and chromium (Cr), and these metals. It is formed of an alloy or the like in which materials are combined, and may have a single-layer structure or a multi-layer structure. In one example, the signal lines S2 and S3 are laminated bodies in which titanium (Ti), aluminum (Al), and titanium (Ti) are laminated in this order.

金属配線ML2及びML3は、絶縁膜14の上に位置し、絶縁膜15によって覆われている。金属配線ML2は信号線S2の直上に位置し、金属配線ML3は信号線S3の直上に位置している。金属配線ML2及びML3は、上記の金属材料や、上記の金属材料を組み合わせた合金などによって形成され、単層構造であってもよいし、多層構造であってもよい。一例では、金属配線ML2及びML3は、チタン(Ti)、アルミニウム(Al)、及び、チタン(Ti)を順に積層した積層体、あるいは、モリブデン(Mo)、アルミニウム(Al)、及び、モリブデン(Mo)を順に積層した積層体である。これらの金属配線ML2及びML3は、上記のセンサ配線及びダミー配線のいずれかに相当する。 The metal wirings ML2 and ML3 are located on the insulating film 14 and are covered with the insulating film 15. The metal wiring ML2 is located directly above the signal line S2, and the metal wiring ML3 is located directly above the signal line S3. The metal wirings ML2 and ML3 are formed of the above-mentioned metal material, an alloy in which the above-mentioned metal materials are combined, or the like, and may have a single-layer structure or a multi-layer structure. In one example, the metal wirings ML2 and ML3 are a laminate in which titanium (Ti), aluminum (Al), and titanium (Ti) are laminated in this order, or molybdenum (Mo), aluminum (Al), and molybdenum (Mo). ) Are laminated in order. These metal wirings ML2 and ML3 correspond to any of the above-mentioned sensor wirings and dummy wirings.

共通電極CE1は、絶縁膜15の上に位置し、絶縁膜16によって覆われている。共通電極CE1は、インジウム・ティン・オキサイド(ITO)やインジウム・ジンク・オキサイド(IZO)などの透明な導電材料によって形成された透明電極である。画素電極PE2は、絶縁膜16の上に位置し、配向膜AL1によって覆われている。画素電極PE2は、ITOやIZOなどの透明な導電材料によって形成された透明電極である。 The common electrode CE1 is located on the insulating film 15 and is covered with the insulating film 16. The common electrode CE1 is a transparent electrode formed of a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO). The pixel electrode PE2 is located on the insulating film 16 and is covered with the alignment film AL1. The pixel electrode PE2 is a transparent electrode formed of a transparent conductive material such as ITO or IZO.

絶縁膜11乃至13、及び、絶縁膜16は、シリコン酸化物、シリコン窒化物、シリコン酸窒化物などの無機絶縁材料によって形成された無機絶縁膜であり、単層構造であってもよいし、多層構造であってもよい。絶縁膜14及び15は、例えば、アクリル樹脂などの有機絶縁材料によって形成された有機絶縁膜である。なお、絶縁膜15は、無機絶縁膜であってもよい。 The insulating films 11 to 13 and the insulating film 16 are inorganic insulating films formed of an inorganic insulating material such as silicon oxide, silicon nitride, or silicon oxynitride, and may have a single-layer structure. It may have a multi-layer structure. The insulating films 14 and 15 are organic insulating films formed of an organic insulating material such as acrylic resin. The insulating film 15 may be an inorganic insulating film.

第2基板SUB2は、絶縁基板20、遮光層BM、カラーフィルタCF、オーバーコート層OC、配向膜AL2などを備えている。
絶縁基板20は、絶縁基板10と同様に、ガラス基板や樹脂基板などの光透過性を有する基板である。遮光層BM及びカラーフィルタCFは、絶縁基板20の第1基板SUB1と対向する側に位置している。カラーフィルタCFは、画素電極PE2と対向する位置に配置され、その一部が遮光層BMに重なっている。カラーフィルタCFとしては、赤色、緑色、青色のそれぞれのカラーフィルタが含まれる。オーバーコート層OCは、カラーフィルタCFを覆っている。オーバーコート層OCは、透明な樹脂によって形成されている。配向膜AL2は、オーバーコート層OCを覆っている。配向膜AL1及び配向膜AL2は、例えば、水平配向性を呈する材料によって形成されている。上述した第1基板SUB1及び第2基板SUB2は、配向膜AL1及び配向膜AL2が対向するように配置されている。
The second substrate SUB2 includes an insulating substrate 20, a light-shielding layer BM, a color filter CF, an overcoat layer OC, an alignment film AL2, and the like.
Like the insulating substrate 10, the insulating substrate 20 is a substrate having light transmittance such as a glass substrate or a resin substrate. The light-shielding layer BM and the color filter CF are located on the side of the insulating substrate 20 facing the first substrate SUB1. The color filter CF is arranged at a position facing the pixel electrode PE2, and a part of the color filter CF overlaps the light-shielding layer BM. The color filter CF includes red, green, and blue color filters. The overcoat layer OC covers the color filter CF. The overcoat layer OC is formed of a transparent resin. The alignment film AL2 covers the overcoat layer OC. The alignment film AL1 and the alignment film AL2 are formed of, for example, a material exhibiting horizontal orientation. The first substrate SUB1 and the second substrate SUB2 described above are arranged so that the alignment film AL1 and the alignment film AL2 face each other.

液晶層LCは、第1基板SUB1及び第2基板SUB2の間に位置し、配向膜AL1と配向膜AL2との間に保持されている。液晶層LCは、液晶分子LMを備えている。液晶層LCは、ポジ型(誘電率異方性が正)の液晶材料、あるいは、ネガ型(誘電率異方性が負)の液晶材料によって構成されている。 The liquid crystal layer LC is located between the first substrate SUB1 and the second substrate SUB2, and is held between the alignment film AL1 and the alignment film AL2. The liquid crystal layer LC includes a liquid crystal molecule LM. The liquid crystal layer LC is composed of a positive type (positive dielectric anisotropy) liquid crystal material or a negative type (negative dielectric anisotropy) liquid crystal material.

偏光板PL1を含む光学素子OD1は、絶縁基板10に接着されている。偏光板PL2を含む光学素子OD2は、絶縁基板20に接着されている。なお、光学素子OD1及び光学素子OD2は、必要に応じて位相差板、散乱層、反射防止層などを備えていてもよい。 The optical element OD1 including the polarizing plate PL1 is adhered to the insulating substrate 10. The optical element OD2 including the polarizing plate PL2 is adhered to the insulating substrate 20. The optical element OD1 and the optical element OD2 may be provided with a retardation plate, a scattering layer, an antireflection layer, and the like, if necessary.

このような表示パネルPNLにおいては、画素電極PE2と共通電極CE1との間に電界が形成されていないオフ状態において、液晶分子LMは、配向膜AL1及び配向膜AL2の間で所定の方向に初期配向している。このようなオフ状態では、照明装置ILから表示パネルPNLに向けて照射された光は、光学素子OD1及び光学素子OD2によって吸収され、暗表示となる。一方、画素電極PE2と共通電極CE1との間に電界が形成されたオン状態においては、液晶分子LMは、電界により初期配向方向とは異なる方向に配向し、その配向方向は電界によって制御される。このようなオン状態では、照明装置ILからの光の一部は、光学素子OD1及び光学素子OD2を透過し、明表示となる。 In such a display panel PNL, in an off state in which an electric field is not formed between the pixel electrode PE2 and the common electrode CE1, the liquid crystal molecule LM is initially placed in a predetermined direction between the alignment film AL1 and the alignment film AL2. It is oriented. In such an off state, the light emitted from the lighting device IL toward the display panel PNL is absorbed by the optical element OD1 and the optical element OD2, resulting in dark display. On the other hand, in the on state where an electric field is formed between the pixel electrode PE2 and the common electrode CE1, the liquid crystal molecule LM is oriented in a direction different from the initial orientation direction by the electric field, and the orientation direction is controlled by the electric field. .. In such an on state, a part of the light from the illuminating device IL passes through the optical element OD1 and the optical element OD2 and becomes a bright display.

図7は、第1基板SUB1の主要部を示す拡大平面図である。なお、ここでは、走査線、画素電極、半導体層等の図示を省略している。 FIG. 7 is an enlarged plan view showing a main part of the first substrate SUB1. It should be noted that the illustration of scanning lines, pixel electrodes, semiconductor layers, etc. is omitted here.

第1基板SUB1は、さらに、ドレイン電極DE1及びDE2と、接続電極BE1及びBE2と、を備えている。信号線S1乃至S3の各々は、共通電極CE1と重畳する位置において、方向D1に沿って延出した部分と、方向D2に沿って延出した部分と、第2方向Yに沿って延出した部分と、を有している。金属配線ML1乃至ML3は、信号線S1乃至S3とそれぞれ重畳している。金属配線ML1乃至ML3は、間隔をおいて第1方向Xに沿って並んでいる。 The first substrate SUB1 further includes drain electrodes DE1 and DE2, and connection electrodes BE1 and BE2. Each of the signal lines S1 to S3 extends along the direction D1, a portion extending along the direction D2, and a portion extending along the second direction Y at the position where the signal lines S1 to S3 overlap with the common electrode CE1. Has a part and. The metal wirings ML1 to ML3 are superimposed on the signal lines S1 to S3, respectively. The metal wirings ML1 to ML3 are arranged along the first direction X at intervals.

ドレイン電極DE1及びDE2は、それぞれ島状に形成されている。ドレイン電極DE1は信号線S1と信号線S2との間に配置され、ドレイン電極DE2は信号線S2と信号線S3との間に配置されている。ドレイン電極DE1及びDE2は、信号線S2等と同一層に位置し、信号線S2と同一材料によって形成されている。
接続電極BE1及びBE2は、それぞれ島状に形成されている。接続電極BE1はドレイン電極DE1と重畳し、接続電極BE2はドレイン電極DE2と重畳している。接続電極BE1は、コンタクトホールCH10を介して、ドレイン電極DE1にコンタクトしている。接続電極BE2は、コンタクトホールCH20を介して、ドレイン電極DE2にコンタクトしている。接続電極BE1及びBE2は、金属配線ML2等と同一層に位置し、金属配線ML2と同一材料によって形成されている。
The drain electrodes DE1 and DE2 are each formed in an island shape. The drain electrode DE1 is arranged between the signal line S1 and the signal line S2, and the drain electrode DE2 is arranged between the signal line S2 and the signal line S3. The drain electrodes DE1 and DE2 are located in the same layer as the signal line S2 and the like, and are formed of the same material as the signal line S2.
The connection electrodes BE1 and BE2 are each formed in an island shape. The connection electrode BE1 is superimposed on the drain electrode DE1, and the connection electrode BE2 is superimposed on the drain electrode DE2. The connection electrode BE1 is in contact with the drain electrode DE1 via the contact hole CH10. The connection electrode BE2 is in contact with the drain electrode DE2 via the contact hole CH20. The connection electrodes BE1 and BE2 are located in the same layer as the metal wiring ML2 and the like, and are formed of the same material as the metal wiring ML2.

ここで、信号線S2及び金属配線ML2に着目する。例えば、金属配線ML2は、図2Bに示したセンサ配線L11またはダミー配線Dのいずれかに相当する。信号線S2は、後述する半導体層とコンタクトするコンタクト部CTAを有している。コンタクト部CTAは、他の配線部分よりも第1方向Xに拡張されている。金属配線ML2は、共通電極CE1とコンタクトするコンタクト部CTBを有している。コンタクト部CTBは、コンタクト部CTAの上に重畳している。金属配線ML2がセンサ配線L11に相当する場合、コンタクト部CTBは図2Bに示したコンタクト部CT1に相当する。また、金属配線ML2がダミー配線D21に相当する場合、コンタクト部CTBは図2Bに示したコンタクト部CD1に相当する。 Here, attention is paid to the signal line S2 and the metal wiring ML2. For example, the metal wiring ML2 corresponds to either the sensor wiring L11 or the dummy wiring D shown in FIG. 2B. The signal line S2 has a contact portion CTA that contacts the semiconductor layer described later. The contact portion CTA is extended in the first direction X more than the other wiring portions. The metal wiring ML2 has a contact portion CTB in contact with the common electrode CE1. The contact portion CTB is superimposed on the contact portion CTA. When the metal wiring ML2 corresponds to the sensor wiring L11, the contact portion CTB corresponds to the contact portion CT1 shown in FIG. 2B. Further, when the metal wiring ML2 corresponds to the dummy wiring D21, the contact portion CTB corresponds to the contact portion CD1 shown in FIG. 2B.

共通電極CE1は、金属配線ML2に重畳する開口部OPを有している。図示した開口部OPは、方向D2に沿って延出したスリットである。開口部OPは、幅WOPを有している。金属配線ML2は、開口部OPと重畳する位置において、幅WM2を有している。幅WM2は、幅WOPより小さい。金属配線ML2は、開口部OPよりも内側に位置している。信号線S2は、幅WS2を有している。幅WS2は、幅WM2より小さい。信号線S2は、金属配線ML2よりも内側に位置している。なお、本明細書での幅とは、第1方向Xに沿った長さに相当する。共通電極CE1は、他の金属配線ML1及びML3などと重畳する領域においても、同様の開口部OPを有している。さらに、他の共通電極CE(あるいはセンサ電極Rx)についても同様に、金属配線ML(あるいはセンサ配線L及びダミー配線D)と重畳する領域の一部に、それぞれ開口部OPを有している。 The common electrode CE1 has an opening OP superimposed on the metal wiring ML2. The illustrated opening OP is a slit extending along direction D2. The opening OP has a width WOP. The metal wiring ML2 has a width WM2 at a position where it overlaps with the opening OP. The width WM2 is smaller than the width WOP. The metal wiring ML2 is located inside the opening OP. The signal line S2 has a width WS2. The width WS2 is smaller than the width WM2. The signal line S2 is located inside the metal wiring ML2. The width in the present specification corresponds to the length along the first direction X. The common electrode CE1 has a similar opening OP even in a region where it overlaps with other metal wirings ML1 and ML3. Further, the other common electrode CE (or the sensor electrode Rx) also has an opening OP in a part of the region overlapping with the metal wiring ML (or the sensor wiring L and the dummy wiring D).

スペーサSPは、図中に点線で示したように、接続電極BE1及びBE2の間に位置し、共通電極CE1の上に重畳している。 As shown by the dotted line in the figure, the spacer SP is located between the connection electrodes BE1 and BE2 and is superimposed on the common electrode CE1.

図8は、図7に示したC-D線に沿った第1基板SUB1の断面図である。第1基板SUB1は、さらに、半導体層SC、走査線Gなどを備えている。半導体層SCは、絶縁膜11の上に位置し、絶縁膜12によって覆われている。半導体層SCは、例えば、多結晶シリコンによって形成されているが、アモルファスシリコンや酸化物半導体によって形成されていてもよい。走査線Gは、絶縁膜12の上に位置し、絶縁膜13によって覆われている。走査線Gは、上記した金属材料を用いて形成されている。
信号線S2のコンタクト部CTAは、絶縁膜12及び絶縁膜13を貫通するコンタクトホールCH1を通じて半導体層SCにコンタクトしている。金属配線ML2は、絶縁膜14の上に位置し、絶縁膜15によって覆われている。金属配線ML2のコンタクト部CTBは、絶縁膜15を貫通するコンタクトホールCH3を通じて共通電極CE1にコンタクトしている。
FIG. 8 is a cross-sectional view of the first substrate SUB1 along the CD line shown in FIG. 7. The first substrate SUB1 further includes a semiconductor layer SC, scanning lines G, and the like. The semiconductor layer SC is located on the insulating film 11 and is covered with the insulating film 12. The semiconductor layer SC is formed of, for example, polycrystalline silicon, but may be formed of amorphous silicon or an oxide semiconductor. The scanning line G is located on the insulating film 12 and is covered with the insulating film 13. The scanning line G is formed by using the above-mentioned metal material.
The contact portion CTA of the signal line S2 is in contact with the semiconductor layer SC through the contact hole CH1 penetrating the insulating film 12 and the insulating film 13. The metal wiring ML2 is located on the insulating film 14 and is covered with the insulating film 15. The contact portion CTB of the metal wiring ML2 is in contact with the common electrode CE1 through the contact hole CH3 penetrating the insulating film 15.

図9は、図7に示したE-F線に沿った表示パネルPNLの断面図である。接続電極BE1、金属配線ML2、及び、接続電極BE2は、第2方向Yに沿って間隔をおいてこの順に並び、同一層に位置している。接続電極BE1は、絶縁膜14を貫通するコンタクトホールCH10を通じてドレイン電極DE1にコンタクトしている。接続電極BE2は、絶縁膜14を貫通するコンタクトホールCH20を通じてドレイン電極DE2にコンタクトしている。
画素電極PE11及びPE12は、絶縁膜16の上に位置し、配向膜AL1によって覆われている。画素電極PE11は、接続電極BE1の直上に位置し、絶縁膜15を接続電極BE1まで貫通するコンタクトホールCH11、及び、絶縁膜16を接続電極BE1まで貫通するコンタクトホールCH12を通じて、接続電極BE1にコンタクトしている。同様に、画素電極PE12は、接続電極BE2の直上に位置し、絶縁膜15を貫通するコンタクトホールCH21、及び、絶縁膜16を貫通するコンタクトホールCH22を通じて、接続電極BE2にコンタクトしている。
FIG. 9 is a cross-sectional view of the display panel PNL along the line EF shown in FIG. The connection electrode BE1, the metal wiring ML2, and the connection electrode BE2 are arranged in this order at intervals along the second direction Y and are located in the same layer. The connection electrode BE1 is in contact with the drain electrode DE1 through the contact hole CH10 penetrating the insulating film 14. The connection electrode BE2 is in contact with the drain electrode DE2 through the contact hole CH20 penetrating the insulating film 14.
The pixel electrodes PE11 and PE12 are located on the insulating film 16 and are covered with the alignment film AL1. The pixel electrode PE 11 is located directly above the connection electrode BE1 and contacts the connection electrode BE1 through the contact hole CH11 penetrating the insulating film 15 to the connection electrode BE1 and the contact hole CH12 penetrating the insulating film 16 to the connection electrode BE1. are doing. Similarly, the pixel electrode PE12 is located directly above the connection electrode BE2 and is in contact with the connection electrode BE2 through the contact hole CH21 penetrating the insulating film 15 and the contact hole CH22 penetrating the insulating film 16.

スペーサSPは、第2基板SUB2に設けられている。スペーサSPは、第1基板SUB1と第2基板SUB2との間に位置し、第1基板SUB1と第2基板SUB2とのセルギャップを形成する。セルギャップは、例えば2~5μmである。スペーサSPは、例えば、樹脂材料によって形成される。スペーサSPの直下の第1基板SUB1においては、信号線S2、絶縁膜14、金属配線ML2、絶縁膜15、共通電極CE1、絶縁膜16、配向膜AL1が、第3方向Zに沿ってこの順に積層されている。なお、信号線S2の直下において、絶縁膜11及び12の間には半導体層が配置されているが、図示を省略している。 The spacer SP is provided on the second substrate SUB2. The spacer SP is located between the first substrate SUB1 and the second substrate SUB2, and forms a cell gap between the first substrate SUB1 and the second substrate SUB2. The cell gap is, for example, 2 to 5 μm. The spacer SP is formed of, for example, a resin material. In the first substrate SUB1 directly under the spacer SP, the signal line S2, the insulating film 14, the metal wiring ML2, the insulating film 15, the common electrode CE1, the insulating film 16, and the alignment film AL1 are arranged in this order along the third direction Z. It is laminated. A semiconductor layer is arranged between the insulating films 11 and 12 directly under the signal line S2, but the illustration is omitted.

図10は、共通電極CE1と金属配線ML2との間の容量C1を説明するための図である。図示したように、共通電極CE1が絶縁膜15を介して金属配線ML2の上に重畳している場合、容量C1が生ずる。容量C1は、絶縁膜15の膜厚が厚いほど低減される。また、容量C1は、絶縁膜15の誘電率が低いほど低減される。これらの点を考慮すると、絶縁膜15が比較的厚い有機絶縁膜である場合、容量C1を低減することができる。 FIG. 10 is a diagram for explaining the capacitance C1 between the common electrode CE1 and the metal wiring ML2. As shown, when the common electrode CE1 is superimposed on the metal wiring ML2 via the insulating film 15, the capacitance C1 is generated. The capacitance C1 is reduced as the film thickness of the insulating film 15 is thicker. Further, the capacitance C1 is reduced as the dielectric constant of the insulating film 15 is lower. Considering these points, when the insulating film 15 is a relatively thick organic insulating film, the capacitance C1 can be reduced.

図11は、センサ電極Rx1に接続されるセンサ配線L1が4本の場合を示す図であり、図12は、センサ電極Rx1に接続されるセンサ配線L1が1本の場合を示す図である。上記の通り、タッチコントローラTCから遠方に位置するセンサ電極Rx1の時定数を低減するための一手法として、センサ電極Rx1に接続されるセンサ配線L1の本数を増やす手法が挙げられる。しかしながら、図11に示した例の如くセンサ配線L1が4本の場合には、図12に示した例の如くセンサ配線L1が1本の場合と比較して、センサ電極Rx1以外の他のセンサ電極と重畳する部分が増加し、容量C1が増加する。このため、センサ配線L1の本数が増えるほど容量C1が増加し、時定数の低減効果を十分に発揮できない恐れがある。 FIG. 11 is a diagram showing a case where the sensor wiring L1 connected to the sensor electrode Rx1 is four, and FIG. 12 is a diagram showing a case where the sensor wiring L1 connected to the sensor electrode Rx1 is one. As described above, as one method for reducing the time constant of the sensor electrode Rx1 located far from the touch controller TC, there is a method for increasing the number of sensor wirings L1 connected to the sensor electrode Rx1. However, when the number of sensor wirings L1 is four as in the example shown in FIG. 11, the sensors other than the sensor electrode Rx1 are compared with the case where the sensor wiring L1 is one as in the example shown in FIG. The portion overlapping with the electrode increases, and the capacitance C1 increases. Therefore, as the number of sensor wirings L1 increases, the capacitance C1 increases, and there is a possibility that the effect of reducing the time constant cannot be sufficiently exhibited.

本実施形態によれば、図7を参照して説明したように、共通電極CE1は、金属配線ML2と重畳する開口部OPを有している。このため、共通電極CE1と金属配線ML2との間の容量C1を低減することができる。したがって、タッチコントローラTCから遠方に位置するセンサ電極Rx1に接続されるセンサ配線L1の本数を増やしたとしても、容量C1の増加を抑制し、時定数の低減効果を得ることができる。 According to the present embodiment, as described with reference to FIG. 7, the common electrode CE1 has an opening OP that overlaps with the metal wiring ML2. Therefore, the capacitance C1 between the common electrode CE1 and the metal wiring ML2 can be reduced. Therefore, even if the number of sensor wirings L1 connected to the sensor electrode Rx1 located far from the touch controller TC is increased, the increase in the capacitance C1 can be suppressed and the time constant reduction effect can be obtained.

以上説明したように、本実施形態によれば、検出性能の低下を抑制する表示装置を提供することができる。 As described above, according to the present embodiment, it is possible to provide a display device that suppresses a decrease in detection performance.

なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 Although some embodiments of the present invention have been described, these embodiments are presented as examples and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other embodiments, and various omissions, replacements, and changes can be made without departing from the gist of the invention. These embodiments and variations thereof are included in the scope and gist of the invention, and are also included in the scope of the invention described in the claims and the equivalent scope thereof.

本実施形態の表示パネルPNLは、第1基板SUB1の背面側からの光を選択的に透過させることで画像を表示する透過表示機能を備えた透過型に限らず、第2基板SUB2の前面側からの光を選択的に反射させることで画像を表示する反射表示機能を備えた反射型、あるいは、透過表示機能及び反射表示機能を備えた半透過型のいずれであってもよい。
また、本実施形態では、基板主面に沿った横電界を利用する表示モードに対応した表示パネルPNLについて説明したが、これに限らず、基板主面の法線に沿った縦電界を利用する表示モード、基板主面に対して斜め方向に傾斜した傾斜電界を利用する表示モード、さらには、上記の横電界、縦電界、及び、傾斜電界を適宜組み合わせて利用する表示モードに対応したいずれの表示パネルであってもよい。ここでの基板主面とは、X-Y平面と平行な面である。
The display panel PNL of the present embodiment is not limited to the transmissive type having a transmissive display function of displaying an image by selectively transmitting light from the back side of the first substrate SUB1, but the front side of the second substrate SUB2. It may be either a reflection type having a reflection display function for displaying an image by selectively reflecting light from the light source, or a semi-transmissive type having a transmission display function and a reflection display function.
Further, in the present embodiment, the display panel PNL corresponding to the display mode using the lateral electric field along the main surface of the substrate has been described, but the present invention is not limited to this, and the vertical electric field along the normal of the main surface of the substrate is used. Any of the display modes corresponding to the display mode, the display mode using the gradient electric field inclined diagonally with respect to the main surface of the substrate, and the display mode using the above-mentioned transverse electric field, longitudinal electric field, and gradient electric field in combination as appropriate. It may be a display panel. The main surface of the substrate here is a surface parallel to the XY plane.

DSP…表示装置
PNL…表示パネル CE…共通電極 ML…金属配線
TS…タッチセンサ Rx…センサ電極 L…センサ配線 D…ダミー配線
OP…開口部
S…信号線 PE…画素電極
DSP ... Display device PNL ... Display panel CE ... Common electrode ML ... Metal wiring TS ... Touch sensor Rx ... Sensor electrode L ... Sensor wiring D ... Dummy wiring OP ... Opening S ... Signal line PE ... Pixel electrode

Claims (9)

第1電極と、
前記第1電極から離間した第2電極と、
前記第1電極と電気的に接続された少なくとも1本の第1配線と、
前記第2電極と電気的に接続された少なくとも1本の第2配線と、
前記第1配線及び前記第2配線と電気的に接続された制御部と、を備え、
前記第1電極及び前記第2電極は、表示部に位置し、
前記第1電極は、前記第2電極よりも前記制御部から離れた位置で前記第1配線と接続し、
前記第2電極は、前記第1電極よりも前記制御部に近い位置で前記第2配線と接続し、
前記第1配線の本数は、前記第2配線の本数よりも多い、表示装置。
With the first electrode
The second electrode separated from the first electrode and
With at least one first wire electrically connected to the first electrode,
With at least one second wire electrically connected to the second electrode,
A control unit electrically connected to the first wiring and the second wiring is provided.
The first electrode and the second electrode are located on the display unit and are located on the display unit.
The first electrode is connected to the first wiring at a position farther from the control unit than the second electrode.
The second electrode is connected to the second wiring at a position closer to the control unit than the first electrode.
A display device in which the number of the first wiring is larger than the number of the second wiring.
前記第1電極と前記第1配線とのコンタクト部の個数は、前記第2電極と前記第2配線とのコンタクト部の個数よりも多い、請求項1に記載の表示装置。 The display device according to claim 1, wherein the number of contact portions between the first electrode and the first wiring is larger than the number of contact portions between the second electrode and the second wiring. 前記第1配線は、前記第1電極及び前記第2電極と交差し、
前記第2配線は、前記第2電極と交差し、前記第1電極とは交差していない、請求項1又は2に記載の表示装置。
The first wiring intersects with the first electrode and the second electrode.
The display device according to claim 1 or 2, wherein the second wiring intersects with the second electrode and does not intersect with the first electrode.
第1電極と、
前記第1電極から離間した第2電極と、
前記第1電極と電気的に接続された第1配線と、
前記第2電極と電気的に接続された第2配線と、を備え、
前記第1電極及び前記第2電極は、表示部に位置し、
前記第1配線の配線長は、前記第2配線の配線長よりも長く、
前記第1配線は、前記第1電極及び前記第2電極と交差し、
前記第2配線は、前記第2電極と交差し、
前記第2電極は、前記第1配線の上に重畳する開口部を有している、表示装置。
With the first electrode
The second electrode separated from the first electrode and
The first wiring electrically connected to the first electrode and
A second wiring electrically connected to the second electrode is provided.
The first electrode and the second electrode are located on the display unit and are located on the display unit.
The wiring length of the first wiring is longer than the wiring length of the second wiring.
The first wiring intersects with the first electrode and the second electrode.
The second wiring intersects with the second electrode and
The second electrode is a display device having an opening superimposed on the first wiring .
前記第1電極と前記第1配線とのコンタクト部の個数は、前記第2電極と前記第2配線とのコンタクト部の個数よりも多い、請求項4に記載の表示装置。 The display device according to claim 4, wherein the number of contact portions between the first electrode and the first wiring is larger than the number of contact portions between the second electrode and the second wiring. 前記開口部は、第1幅を有し、
前記第1配線は、前記開口部と重畳する位置において、前記第1幅より小さい第2幅を有している、請求項に記載の表示装置。
The opening has a first width and has a first width.
The display device according to claim 4 , wherein the first wiring has a second width smaller than the first width at a position overlapping with the opening.
さらに、前記第1電極に対応して配置された第1ダミー配線と、
前記第2電極に対応して配置された第2ダミー配線と、を備え、
前記第1電極と前記第1ダミー配線とのコンタクト部の個数は、前記第2電極と前記第2ダミー配線とのコンタクト部の個数よりも少ない、請求項1乃至のいずれか1項に記載の表示装置。
Further, the first dummy wiring arranged corresponding to the first electrode and
A second dummy wiring arranged corresponding to the second electrode is provided.
The item according to any one of claims 1 to 6 , wherein the number of contact portions between the first electrode and the first dummy wiring is smaller than the number of contact portions between the second electrode and the second dummy wiring. Display device.
さらに、前記第1電極及び前記第2電極と交差する第1信号線を備え、
前記第1配線は、前記第1信号線の上に重畳している、請求項に記載の表示装置。
Further, a first signal line intersecting with the first electrode and the second electrode is provided.
The display device according to claim 7 , wherein the first wiring is superimposed on the first signal line.
さらに、前記第1電極及び前記第2電極と交差する第2信号線を備え、
前記第1ダミー配線及び前記第2配線は、前記第2信号線の上に重畳している、請求項に記載の表示装置。
Further, a second signal line intersecting with the first electrode and the second electrode is provided.
The display device according to claim 7 , wherein the first dummy wiring and the second wiring are superimposed on the second signal line.
JP2018065081A 2018-03-29 2018-03-29 Display device Active JP7062490B2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2018065081A JP7062490B2 (en) 2018-03-29 2018-03-29 Display device
US16/363,162 US10890817B2 (en) 2018-03-29 2019-03-25 Display device
US17/113,808 US11237443B2 (en) 2018-03-29 2020-12-07 Display device
US17/554,548 US11543722B2 (en) 2018-03-29 2021-12-17 Display device
US18/074,800 US11994780B2 (en) 2018-03-29 2022-12-05 Display device
US18/641,968 US20240272501A1 (en) 2018-03-29 2024-04-22 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018065081A JP7062490B2 (en) 2018-03-29 2018-03-29 Display device

Publications (2)

Publication Number Publication Date
JP2019175297A JP2019175297A (en) 2019-10-10
JP7062490B2 true JP7062490B2 (en) 2022-05-06

Family

ID=68054283

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018065081A Active JP7062490B2 (en) 2018-03-29 2018-03-29 Display device

Country Status (2)

Country Link
US (5) US10890817B2 (en)
JP (1) JP7062490B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102566717B1 (en) * 2016-12-12 2023-08-14 삼성전자 주식회사 Electronic device having a biometric sensor
JP7077145B2 (en) * 2018-05-30 2022-05-30 株式会社ジャパンディスプレイ Display device
KR102692389B1 (en) * 2019-10-16 2024-08-06 엘지디스플레이 주식회사 Touch display device and display panel
JP7474654B2 (en) 2020-07-17 2024-04-25 株式会社ジャパンディスプレイ Display device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016038594A (en) 2014-08-11 2016-03-22 エルジー ディスプレイ カンパニー リミテッド Touch sensor integral-type display device
US20160378254A1 (en) 2015-01-29 2016-12-29 Boe Technology Group Co., Ltd. In-Cell Touch Panel and Display Device
JP2017102454A (en) 2015-11-30 2017-06-08 エルジー ディスプレイ カンパニー リミテッド Display device
JP2017130040A (en) 2016-01-20 2017-07-27 株式会社ジャパンディスプレイ Display device with touch detection function, and display method
WO2019031382A1 (en) 2017-08-09 2019-02-14 シャープ株式会社 Display device having position input function

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3881248B2 (en) * 2002-01-17 2007-02-14 株式会社日立製作所 Liquid crystal display device and image display device
JP5252454B2 (en) * 2009-06-30 2013-07-31 株式会社ジャパンディスプレイウェスト Contact detection device and display device having touch sensor function
JP2015049426A (en) * 2013-09-03 2015-03-16 パナソニック液晶ディスプレイ株式会社 Liquid crystal display device
KR102191575B1 (en) * 2014-01-13 2020-12-15 엘지이노텍 주식회사 Touch window and display with the same
US9465471B2 (en) * 2014-01-24 2016-10-11 Innolux Corporation Transparent electrode layer, touch panel and electronic device
US9715304B2 (en) * 2015-06-30 2017-07-25 Synaptics Incorporated Regular via pattern for sensor-based input device
US9720541B2 (en) * 2015-06-30 2017-08-01 Synaptics Incorporated Arrangement of sensor pads and display driver pads for input device
KR102410726B1 (en) * 2015-09-30 2022-06-20 엘지디스플레이 주식회사 In-cell touch type display device
JP6557615B2 (en) * 2016-02-22 2019-08-07 株式会社ジャパンディスプレイ Touch detection device and display device with touch detection function
KR102561328B1 (en) * 2016-05-30 2023-08-01 삼성디스플레이 주식회사 Touch screen
US11042255B2 (en) * 2017-03-17 2021-06-22 Sharp Kabushiki Kaisha Display device including position input function
US10067603B1 (en) * 2017-05-03 2018-09-04 Himax Technologies Limited Touch panel and sensing method of touch panel capable of simultaneously activating columns of sensors within one drive cycle
KR102409200B1 (en) * 2017-06-01 2022-06-15 엘지디스플레이 주식회사 Display apparatus including touch electrode and maunufacturing method for the same
JP2019040120A (en) * 2017-08-28 2019-03-14 株式会社ジャパンディスプレイ Liquid crystal display
JP2019053116A (en) * 2017-09-13 2019-04-04 シャープ株式会社 Display device with position input function
JP7046566B2 (en) * 2017-11-13 2022-04-04 株式会社ジャパンディスプレイ Display device with touch panel
KR102430320B1 (en) * 2017-12-11 2022-08-09 삼성디스플레이 주식회사 Touch sensor and touch display device having the same
KR102418577B1 (en) * 2017-12-13 2022-07-08 엘지디스플레이 주식회사 Display device having touch sensor and manufacturing the same
JP7043297B2 (en) * 2018-03-09 2022-03-29 株式会社ジャパンディスプレイ Display device
JP2019169086A (en) * 2018-03-26 2019-10-03 シャープ株式会社 Position input device
US20190302555A1 (en) * 2018-03-28 2019-10-03 Wuhan China Star Optoelectronics Technology Co., Ltd. Array substrate and display panel

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016038594A (en) 2014-08-11 2016-03-22 エルジー ディスプレイ カンパニー リミテッド Touch sensor integral-type display device
US20160378254A1 (en) 2015-01-29 2016-12-29 Boe Technology Group Co., Ltd. In-Cell Touch Panel and Display Device
JP2017102454A (en) 2015-11-30 2017-06-08 エルジー ディスプレイ カンパニー リミテッド Display device
JP2017130040A (en) 2016-01-20 2017-07-27 株式会社ジャパンディスプレイ Display device with touch detection function, and display method
WO2019031382A1 (en) 2017-08-09 2019-02-14 シャープ株式会社 Display device having position input function

Also Published As

Publication number Publication date
US11237443B2 (en) 2022-02-01
JP2019175297A (en) 2019-10-10
US11994780B2 (en) 2024-05-28
US20230093807A1 (en) 2023-03-30
US10890817B2 (en) 2021-01-12
US11543722B2 (en) 2023-01-03
US20220107539A1 (en) 2022-04-07
US20190302557A1 (en) 2019-10-03
US20210088862A1 (en) 2021-03-25
US20240272501A1 (en) 2024-08-15

Similar Documents

Publication Publication Date Title
JP6980498B2 (en) Display device
JP7062490B2 (en) Display device
US10261373B2 (en) Display device and method of manufacturing the same
JP6946220B2 (en) Display device
US20240385486A1 (en) Display device and touch sensor
JP7043297B2 (en) Display device
US12210258B2 (en) Display device
JP6740108B2 (en) Display device
JP2019174736A (en) Display device
JP7077145B2 (en) Display device
WO2020040246A1 (en) Display device
JP6917917B2 (en) Display device
JP7391736B2 (en) Display devices and semiconductor substrates
JP6965412B2 (en) Display device
JP7030578B2 (en) Display device
US11953789B2 (en) Liquid crystal display device including a first spacer in a higher transparency area
JP2022146393A (en) Display device
JP2019152719A (en) Display

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220420

R150 Certificate of patent or registration of utility model

Ref document number: 7062490

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150