JP7058563B2 - Circuit board unit - Google Patents
Circuit board unit Download PDFInfo
- Publication number
- JP7058563B2 JP7058563B2 JP2018113653A JP2018113653A JP7058563B2 JP 7058563 B2 JP7058563 B2 JP 7058563B2 JP 2018113653 A JP2018113653 A JP 2018113653A JP 2018113653 A JP2018113653 A JP 2018113653A JP 7058563 B2 JP7058563 B2 JP 7058563B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- ground wiring
- signal ground
- signal
- board unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 description 18
- 230000000694 effects Effects 0.000 description 10
- 230000007257 malfunction Effects 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 8
- 230000009471 action Effects 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000011324 bead Substances 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000000644 propagated effect Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Landscapes
- Structure Of Printed Boards (AREA)
- Combinations Of Printed Boards (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Description
本発明は回路基板ユニットに関し、特に外来ノイズの入力に起因する誤動作を低減する構造を有する回路基板ユニットに関するものである。 The present invention relates to a circuit board unit, and more particularly to a circuit board unit having a structure for reducing a malfunction caused by an input of external noise.
近年、電子機器の小型化、高集積化が進み、機器を電気的にシールドする筐体の面積が縮小されてきている。プリント配線基板などの回路基板においても、実装の高密度化に伴い、ＬＳＩ（Large Scale Integrated circuit）などの実装部品の微細化および低電圧化が顕著になってきている。筐体面積の縮小、実装部品の微細化および低電圧化は、静電気などの外来ノイズに起因する機器の回路の誤動作を招く確率を高くする。 In recent years, the miniaturization and high integration of electronic devices have progressed, and the area of the housing that electrically shields the devices has been reduced. Even in circuit boards such as printed wiring boards, the miniaturization and voltage reduction of mounting components such as LSIs (Large Scale Integrated circuits) are becoming remarkable as the mounting density increases. The reduction of the housing area, the miniaturization of mounting components, and the reduction of voltage increase the probability of malfunction of the circuit of the device due to external noise such as static electricity.
そこで、回路の誤動作を抑制し、信頼性の高い回路基板を得るために、従来は以下のような対策がなされている。たとえば特開２０１６－２１９５５３号公報（特許文献１）においては、回路基板中の回路が実装されている主回路部と、外部インターフェースが搭載されるフレームグラウンドとの間に、シグナルグラウンドが設けられる。主回路部とシグナルグラウンドとフレームグラウンドとは少なくとも１か所で、接続部材を介して接続される。 Therefore, in order to suppress the malfunction of the circuit and obtain a highly reliable circuit board, the following measures have been conventionally taken. For example, in Japanese Patent Application Laid-Open No. 2016-219553 (Patent Document 1), a signal ground is provided between a main circuit portion in which a circuit in a circuit board is mounted and a frame ground in which an external interface is mounted. The main circuit unit, the signal ground, and the frame ground are connected to each other at at least one place via a connecting member.
特開２０１６－２１９５５３号公報に開示される回路基板には複数の基板部が積層されており、それぞれの基板部はフレームグラウンドとシグナルグラウンドとを有している。このようにフレームグラウンドとシグナルグラウンドとの双方を有する回路基板は、たとえばフレームグラウンドを有さない回路基板に比べてそのサイズが大きくなるため高コストとなる。したがって、たとえばフレームグラウンドを有する回路基板を複数有する構成の回路基板ユニットは、そのサイズが大型化され、電子機器の小型化に背反する。このため、小型化および低コスト化の観点から、回路基板ユニット中に含まれるフレームグラウンドの数をより少なくすることが望まれる。 A plurality of substrate portions are laminated on the circuit board disclosed in Japanese Patent Application Laid-Open No. 2016-219553, and each substrate portion has a frame ground and a signal ground. As described above, a circuit board having both a frame ground and a signal ground is expensive because its size is larger than that of a circuit board having no frame ground, for example. Therefore, for example, a circuit board unit having a configuration having a plurality of circuit boards having a frame ground is increased in size, which contradicts the miniaturization of electronic devices. Therefore, from the viewpoint of miniaturization and cost reduction, it is desired to reduce the number of frame grounds contained in the circuit board unit.
ただし、回路基板ユニットを構成する複数の回路基板のうち一部の回路基板のみがフレームグラウンドを有する場合、フレームグラウンドを含まない回路基板は、フレームグラウンドを含む回路基板に比べて、接地接続点までのインピーダンスが高くなる。このためフレームグラウンドを有さない回路基板を含む回路基板ユニットは、外来電磁ノイズの影響を受けやすくなる。すなわち当該回路基板ユニットに外来電磁ノイズが印加された際には、回路基板の内部のＬＳＩなどの搭載部品が誤動作を生じるなどの影響を受ける場合がある。 However, when only a part of the circuit boards constituting the circuit board unit has a frame ground, the circuit board not including the frame ground is up to the ground connection point as compared with the circuit board including the frame ground. Impedance becomes high. Therefore, the circuit board unit including the circuit board having no frame ground is easily affected by the external electromagnetic noise. That is, when external electromagnetic noise is applied to the circuit board unit, it may be affected by malfunction of mounted components such as LSI inside the circuit board.
本発明は以上の課題に鑑みなされたものである。その目的は、より小型化された回路基板ユニットであって、外来電磁ノイズが印加された際における誤動作を抑制することができ、信頼性の高い回路基板ユニットを提供することである。 The present invention has been made in view of the above problems. An object of the present invention is to provide a circuit board unit having a smaller size, capable of suppressing a malfunction when an external electromagnetic noise is applied, and having high reliability.
本発明の回路基板ユニットは、第１の回路基板と、それとは別の第２の回路基板とを備える。第１の回路基板は、フレームグラウンドと、回路パターンとしての複数の第１のシグナルグラウンドとを含む。第２の回路基板は、フレームグラウンドを含まず、回路パターンとしての第２のシグナルグラウンドを含む。第１の回路基板において、複数の第１のシグナルグラウンドのそれぞれは、接続部材を介してフレームグラウンドと接続される。第２の回路基板の第２のシグナルグラウンドは、第１の回路基板の複数の第１のシグナルグラウンドのうち少なくとも１つと電気的に接続される。 The circuit board unit of the present invention includes a first circuit board and a second circuit board separate from the first circuit board. The first circuit board includes a frame ground and a plurality of first signal grounds as a circuit pattern. The second circuit board does not include a frame ground, but includes a second signal ground as a circuit pattern. In the first circuit board, each of the plurality of first signal grounds is connected to the frame ground via a connecting member. The second signal ground of the second circuit board is electrically connected to at least one of the plurality of first signal grounds of the first circuit board.
本発明によれば、第２の回路基板はフレームグラウンドを含まないため、回路基板ユニット全体のサイズがより小型化される。また各フレームグラウンドおよびシグナルグラウンドの接続態様により、外来電磁ノイズによる誤動作を抑制し、信頼性の高い回路基板ユニットを得ることができる。 According to the present invention, since the second circuit board does not include the frame ground, the size of the entire circuit board unit is further reduced. Further, depending on the connection mode of each frame ground and signal ground, it is possible to suppress a malfunction due to external electromagnetic noise and obtain a highly reliable circuit board unit.
以下、本発明の実施の形態について図に基づいて説明する。
実施の形態１．
まず本実施の形態の回路基板ユニットを構成する各回路基板の構成について図１～図３を用いて説明する。なお、説明の便宜のため、Ｘ方向、Ｙ方向、Ｚ方向が導入されている。図１は実施の形態１の回路基板ユニットを構成する第１の回路基板の構成を示す概略平面図である。図２は実施の形態１の回路基板ユニットを構成する一の第２の回路基板の構成を示す概略平面図である。図３は実施の形態１の回路基板ユニットを構成する他の第２の回路基板の構成を示す概略平面図である。図１～図３を参照して、実施の形態１の回路基板ユニットは、たとえば図１の第１の回路基板１Ａ、図２の第２の回路基板２Ａ１、および図３の第２の回路基板２Ａ２により構成されている。すなわち実施の形態１の回路基板ユニットは、たとえば１つの第１の回路基板１Ａと、２つの第２の回路基板２Ａ１，２Ａ２とを備えている。第２の回路基板２Ａ１，２Ａ２は、第１の回路基板１Ａとは別の基板である。ただし実施の形態１の回路基板ユニットに含まれる第１の回路基板および第２の回路基板の数はこれに限られない。図１～図３の概略平面図においては、各回路基板をＺ方向に関する上方から見た平面態様が示されている。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
First, the configuration of each circuit board constituting the circuit board unit of the present embodiment will be described with reference to FIGS. 1 to 3. For convenience of explanation, the X direction, the Y direction, and the Z direction are introduced. FIG. 1 is a schematic plan view showing the configuration of a first circuit board constituting the circuit board unit of the first embodiment. FIG. 2 is a schematic plan view showing the configuration of a second circuit board constituting the circuit board unit of the first embodiment. FIG. 3 is a schematic plan view showing the configuration of another second circuit board constituting the circuit board unit of the first embodiment. With reference to FIGS. 1 to 3, the circuit board unit of the first embodiment is, for example, the
図１を参照して、第１の回路基板１Ａは、基板本体１０を土台とするたとえば矩形の平板形状を有している。基板本体１０は、図の上側の主表面１０ａと、その反対側である下側の主表面１０ｂとを有している。上側の主表面１０ａ上には、フレームグラウンド配線１１と、シグナルグラウンド配線１２とを有している。
With reference to FIG. 1, the
フレームグラウンド配線１１は、第１の回路基板１Ａ、およびそれを含む回路基板ユニット全体のフレームグラウンドとしての配線である。すなわち第１の回路基板１Ａは、フレームグラウンドを含む回路基板である。フレームグラウンド配線１１は、接地電位とすることが可能な態様を有している。たとえば図１において、フレームグラウンド配線１１は、図の比較的下側の領域をＹ方向に延びるフレームグラウンド配線部分１１Ａと、フレームグラウンド配線部分１１Ａの最上端と繋がりＸ方向に延びるフレームグラウンド配線部分１１Ｂと、フレームグラウンド配線部分１１Ｂの延びる方向のたとえば中央部からＹ方向に延びるフレームグラウンド配線部分１１Ｃとを有している。すなわち図１においてフレームグラウンド配線１１はフレームグラウンド配線部分１１Ａ，１１Ｂ，１１Ｃが一体となるように集まってできたたとえば木の枝のような形状を有している。しかしこれは一例であり、フレームグラウンド配線１１はこのような態様に限られない。
The
一方、シグナルグラウンド配線１２は、第１の回路基板１における第１のシグナルグラウンドとしての配線である。シグナルグラウンド配線１２は、第１の回路基板１内の回路パターンとして形成されている。つまり第１の回路基板１は、複数の第１のシグナルグラウンドを含んでいる。図１においては、複数の第１のシグナルグラウンドとしてたとえば２つのシグナルグラウンド配線部分１２Ａとシグナルグラウンド配線部分１２Ｂとが互いに間隔をあけて形成されている。ただし第１の回路基板１内に形成される第１のシグナルグラウンドの数はこれに限られない。図１においては、シグナルグラウンド配線部分１２Ａはフレームグラウンド配線部分１１Ａと間隔をあけてそのＹ方向負側に小さい正方形状を有するように形成されている。また図１においてはシグナルグラウンド配線部分１２Ｂはシグナルグラウンド配線部分１２Ａとは互いに間隔をあけて配置されている。シグナルグラウンド配線部分１２Ｂはシグナルグラウンド配線部分１２Ａより面積が十分に大きく、３つのシグナルグラウンド配線部分１２Ｂ１，１２Ｂ２，１２Ｂ３を含み、これらが一体に集まった形状を有する。しかしこれは一例でありこれに限られない。シグナルグラウンド配線部分１２Ｂ１は図の比較的下側の領域をＸ方向に延びる。シグナルグラウンド配線部分１２Ｂ２は、シグナルグラウンド配線部分１２Ｂ１のＹ方向正側に接しフレームグラウンド配線部分１１Ｂと概ねＸ方向に並ぶ。シグナルグラウンド配線部分１２Ｂ３は、シグナルグラウンド配線部分１２Ｂ２のＹ方向正側に接しＸ方向に延びる。なお図１ではシグナルグラウンド配線部分１２Ｂ３が最も面積が大きく、シグナルグラウンド配線部分１２Ｂ１がこれに次ぐ。しかしこれは一例でありこれに限られない。
On the other hand, the
第１の回路基板１Ａにおいて、複数のシグナルグラウンド配線部分１２Ａ，１２Ｂのそれぞれは、接続部材１３を介して、フレームグラウンド配線１１と接続されている。具体的には、第１の回路基板１Ａには接続部材１３として、２つの接続部材１３Ａ，１３Ｂが配置されている。シグナルグラウンド配線部分１２Ａは、接続部材１３Ａを介してフレームグラウンド配線１１（フレームグラウンド配線１１Ａ）に接続されている。シグナルグラウンド配線部分１２Ｂは、接続部材１３Ｂを介してフレームグラウンド配線１１（フレームグラウンド配線１１Ｂ）に接続されている。
In the
その他、第１の回路基板１Ａは、フレームグラウンド接続端子１４と、外部インターフェースコネクタ１５とを主に有している。フレームグラウンド接続端子１４は、フレームグラウンド配線１１に接続される端子である。図１においてはフレームグラウンド接続端子１４はフレームグラウンド配線部分１１Ｂに接続されるがこれに限らず、フレームグラウンド配線部分１１Ａ，１１Ｃに接続されてもよい。一方、外部インターフェースコネクタ１５は、第１の回路基板１Ａを含む回路基板ユニットがその外部と電気的に接続するための外部インターフェースとして機能する。図１において外部インターフェースコネクタ１５は、第１の回路基板１Ａ上のフレームグラウンド配線１１と電気的に接続されている。このように外部インターフェースコネクタ１５は第１の回路基板１Ａ上の配線と接続できる構造となっている。
In addition, the
また第１の回路基板１Ａのシグナルグラウンド配線１２（図１ではシグナルグラウンド配線部分１２Ｂ）には、基板間接続コネクタ１６が接続されている。基板間接続コネクタ１６は、第１の回路基板１Ａのシグナルグラウンド配線１２と、第２の回路基板２Ａ１，２Ａ２のそれぞれの後述するシグナルグラウンド配線とを電気的に接続するためのコネクタである。なお基板間接続コネクタ１６は、一般的な樹脂を有するコネクタで構成されている。
Further, a board-to-
図１の第１の回路基板１Ａの上側の主表面１０ａ上において、外部インターフェースコネクタ１５は、外部インターフェース信号配線１７により、基板間接続コネクタ１６と電気的に接続されている。外部インターフェース信号配線１７は、外部インターフェースコネクタ１５と基板間接続コネクタ１６との間の通信に関する信号配線である。外部インターフェース信号配線１７は、図１中に示すように、上側の主表面１０ａ上において直線部分がほぼ直角に折れ曲がるように配置されてもよい。しかしこれに限らず、外部インターフェース信号配線１７は曲線状または一直線状に配置されてもよい。
On the upper
図２を参照して、第２の回路基板２Ａ１は、基板本体２０を土台とするたとえば矩形の平面形状を有している。基板本体２０は、図の上側の主表面２０ａと、その反対側である下側の主表面２０ｂとを有している。上側の主表面２０ａ上には、シグナルグラウンド配線２２を有している。このように、第２の回路基板２Ａ１は、フレームグラウンドを含まず、第２の回路基板２Ａ１内の回路パターンとしての第２のシグナルグラウンドであるシグナルグラウンド配線２２を含んでいる。
With reference to FIG. 2, the second circuit board 2A1 has, for example, a rectangular planar shape based on the substrate
第２の回路基板２Ａ１のシグナルグラウンド配線２２は、シグナルグラウンド配線部分２２Ａと、シグナルグラウンド配線部分２２Ｂとを有している。シグナルグラウンド配線部分２２Ａ，２２Ｂも第２のシグナルグラウンドと考え得る。シグナルグラウンド配線部分２２Ａは、基板本体２０の上側の主表面２０ａ上の大部分を覆うように形成されたたとえば矩形状の配線パターンである。一方シグナルグラウンド配線部分２２Ｂは、基板本体２０を基板本体１０と重なるように配置したときにシグナルグラウンド配線部分１２Ａと重なる部分に形成される、比較的面積の小さい部分である。シグナルグラウンド配線部分２２Ｂはシグナルグラウンド配線部分２２Ａと一体となっており、両者は互いに電気的に接続された単一のシグナルグラウンド配線２２を構成している。
The
第２の回路基板２Ａ１のシグナルグラウンド配線２２（図２ではシグナルグラウンド配線部分２２Ａ）には、基板間接続コネクタ１６が接続されている。これは図１の第１の回路基板１Ａのシグナルグラウンド配線１２に接続された基板間接続コネクタ１６と同一のものである。つまり後述するように、当該基板間接続コネクタ１６は、第１の回路基板１Ａのシグナルグラウンド配線１２と第２の回路基板２Ａ１のシグナルグラウンド配線２２とを接続している。
The
また第２の回路基板２Ａ１のたとえばシグナルグラウンド配線２２（図２ではシグナルグラウンド配線２２Ａ）上には、制御用ＩＣ２８が設置されている。制御用ＩＣ２８は、外部インターフェース信号配線２７により、基板間接続コネクタ１６と電気的に接続されている。外部インターフェース信号配線２７は、外部インターフェース信号配線１７と同様に、外部インターフェースコネクタ１５と基板間接続コネクタ１６との間の通信に関する信号配線である。このように第２の回路基板２Ａ１は、外部インターフェースコネクタを有さない。
Further, a
図３を参照して、第２の回路基板２Ａ２は、基板本体３０を土台とするたとえば矩形の平面形状を有している。基板本体３０は、図の上側の主表面３０ａと、その反対側である下側の主表面３０ｂとを有している。上側の主表面３０ａ上には、シグナルグラウンド配線３２を有している。このように、第２の回路基板２Ａ２は、フレームグラウンドを含まず、第２の回路基板２Ａ２内の回路パターンとしての第２のシグナルグラウンドであるシグナルグラウンド配線３２を含んでいる。
With reference to FIG. 3, the second circuit board 2A2 has, for example, a rectangular planar shape based on the substrate
第２の回路基板２Ａ２のシグナルグラウンド配線３２は、シグナルグラウンド配線部分３２Ａと、シグナルグラウンド配線部分３２Ｂとを有している。シグナルグラウンド配線部分３２Ａ，３２Ｂも第２のシグナルグラウンドと考え得る。シグナルグラウンド配線部分３２Ａは、基板本体３０の上側の主表面３０ａ上の大部分を覆うように形成されたたとえば矩形状の配線パターンである。一方シグナルグラウンド配線部分３２Ｂは、基板本体３０を基板本体１０，２０と重なるように配置したときにシグナルグラウンド配線部分１２Ａ，２２Ｂと重なる部分に形成される、比較的面積の小さい部分である。シグナルグラウンド配線部分３２Ｂはシグナルグラウンド配線部分３２Ａと一体となっており、両者は互いに電気的に接続された単一のシグナルグラウンド配線３２を構成している。
The
第２の回路基板２Ａ２のシグナルグラウンド配線３２（図３ではシグナルグラウンド配線部分３２Ａ）には、基板間接続コネクタ１６が接続されている。これは図１および図２の第１の回路基板１Ａおよび第２の回路基板２Ａ１のシグナルグラウンド配線１２，２２に接続された基板間接続コネクタ１６と同一のものである。つまり後述するように、当該基板間接続コネクタ１６は、シグナルグラウンド配線１２，２２とシグナルグラウンド配線３２とを接続している。
The
また第２の回路基板２Ａ２のたとえばシグナルグラウンド配線３２（図３ではシグナルグラウンド配線３２Ａ）上には、制御用ＩＣ３８が設置されている。また第２の回路基板２Ａ２は、外部インターフェースコネクタ３５を有している。外部インターフェースコネクタ３５は、外部インターフェースコネクタ１５と同様に、回路基板ユニットがその外部と電気的に接続するための外部インターフェースとして機能する。制御用ＩＣ３８は、外部インターフェース信号配線３７により、外部インターフェースコネクタ３５と電気的に接続されている。外部インターフェース信号配線３７は、外部インターフェースコネクタ３５と制御用ＩＣ３８との間の通信に関する信号配線である。
Further, a
以上のように、第２の回路基板２Ａ１，２Ａ２は、フレームグラウンドを含まず、第２の回路基板２Ａ１，２Ａ２のそれぞれの中での回路パターンとしての第２のシグナルグラウンドであるシグナルグラウンド配線２２，３２を含んでいる。また第２の回路基板２Ａ１，２Ａ２は、当該回路基板を含む回路基板ユニットの主要な搭載部品（制御用半導体素子）としての制御用ＩＣ２８，３８を含んでいる。これに対し第１の回路基板１Ａはこのような制御用ＩＣを含んでいない。
As described above, the second circuit boards 2A1 and 2A2 do not include the frame ground, and the
図４は図１～図３の各回路基板を用いて形成された、実施の形態１の回路基板ユニットの第１例の構成を示す概略斜視図である。図４を参照して、実施の形態１の第１例の回路基板ユニット１００においては、第１の回路基板１Ａ、第２の回路基板２Ａ１および第２の回路基板２Ａ２の３つがこの順にＺ方向上側から下側に向かうように配置され、これらはＺ方向に関して互いに間隔をあけて重なっている。第２の回路基板２Ａ１，２Ａ２のそれぞれのシグナルグラウンド配線２２，３２（第２のシグナルグラウンド）は、第１の回路基板１Ａの複数のシグナルグラウンド配線部分１２Ａ，１２Ｂ（第１のシグナルグラウンド）のうち少なくとも１つと電気的に接続されている。
FIG. 4 is a schematic perspective view showing the configuration of a first example of the circuit board unit of the first embodiment, which is formed by using the circuit boards of FIGS. 1 to 3. With reference to FIG. 4, in the
具体的には、まず上記のように、第１の回路基板１Ａのシグナルグラウンド配線１２に接続された基板間接続コネクタ１６は、第２の回路基板２Ａ１のシグナルグラウンド配線２２および第２の回路基板２Ａ２のシグナルグラウンド配線３２にも接続されている。このように基板間接続コネクタ１６は、複数の回路基板である第１の回路基板１Ａ、第２の回路基板２Ａ１および第２の回路基板２Ａ２間を電気的に接続する部材である。したがって基板間接続コネクタ１６は、基板本体１０および基板本体２０を、これらの厚み方向であるＺ方向に関して貫通するように配置される。その態様が図４に示されている。これにより、２つの第２の回路基板２Ａ１，２Ａ２のそれぞれのシグナルグラウンド配線２２，３２は、いずれも第１の回路基板１Ａのシグナルグラウンド配線部分１２Ｂと電気的に接続されている。
Specifically, as described above, the
また上記の互いに異なる第１の回路基板１Ａ、第２の回路基板２Ａ１，２Ａ２のそれぞれの互いに重なる位置に配置されるシグナルグラウンド配線部分１２Ａ，２２Ｂ，３２Ｂは、基板間接続部材４０により互いに電気的に接続されている。これにより、２つの第２の回路基板２Ａ１，２Ａ２のシグナルグラウンド配線２２，３２は、いずれも第１の回路基板１Ａのシグナルグラウンド配線部分１２Ａと電気的に接続されている。なお基板間接続部材４０はフレームグラウンド接続端子１４に対するインピーダンスを小さくすることが可能な任意の材質、すなわち一般的に導電性の高い金属材料により形成されていることが好ましい。たとえば基板間接続部材４０は、銅ブスバー、または金属布もしくは導電布が用いられるガスケットであることが好ましい。あるいは基板間接続部材４０は、一般公知のコネクタであってもよい。いずれにせよ各回路基板のシグナルグラウンドを電気的に接続可能である限り、基板間接続部材４０の接続形態は不問である。
Further, the signal
以上により、回路基板ユニット１００においては、第２の回路基板２Ａ１，２Ａ２のそれぞれのシグナルグラウンド配線２２，３２は、第１の回路基板１Ａの複数のシグナルグラウンド配線部分１２Ａ，１２Ｂの双方と電気的に接続されている。
As described above, in the
また回路基板ユニット１００は、第１の回路基板１Ａおよび第２の回路基板２Ａ１，２Ａ２を外側から囲むように筐体５０を有している。筐体５０は、第１の回路基板１Ａおよび第２の回路基板２Ａ１，２Ａ２により構成される回路基板ユニット１００の外装となっている。回路基板ユニット１００における筐体５０は、樹脂材料などの比較的導電性の低い材料により形成されている。筐体５０が樹脂材料により形成されることで、たとえば当該筐体が金属材料により形成される場合に比べて、回路基板ユニット１００全体を軽量化することができる。
Further, the
回路基板ユニット１００においては、筐体５０が樹脂材料により形成されている。このため回路基板ユニット１００においては、筐体５０は回路基板ユニット１００のフレームグラウンドとして機能することはない。言い換えれば回路基板ユニット１００においては、第１の回路基板１の基板本体１０の上側の主表面１０ａ上に形成されたフレームグラウンド配線１１のみが、フレームグラウンドとして機能する。さらに言い換えれば、回路基板ユニット１００においては、フレームグラウンドが、第１の回路基板１の基板本体１０の上側の主表面１０ａ上のみに配置されている。このようにすることにより、たとえば当該筐体が金属材料により形成される場合に比べ、外来電磁ノイズに起因する第１の回路基板１Ａおよび第２の回路基板２Ａ１，２Ａ２などの誤動作を抑制し、信頼性の高い回路基板ユニット１００を得ることができる。
In the
図５は図１～図３の各回路基板を用いて形成された、実施の形態１の回路基板ユニットの第２例の構成を示す概略斜視図である。図５を参照して、実施の形態１の第２例の回路基板ユニット１０１は、同第１例の回路基板ユニット１００と基本的に同様の構成を有している。このため図５の回路基板ユニット１０１において回路基板ユニット１００と同一の構成要素には同一の符号を付しその説明を繰り返さない。ただし回路基板ユニット１０１においては、第１の回路基板１Ａおよび第２の回路基板２Ａ１，２Ａ２を外側から囲むように筐体５１を有している。回路基板ユニット１０１における筐体５１は金属材料などの比較的導電性の高い材料により形成されている。導電性の高い筐体５１は、ネジなどのフレームグラウンド拡張部材４１により、第１の回路基板１のフレームグラウンド配線１１と電気的に接続されている。以上の点において回路基板ユニット１０１は回路基板ユニット１００と構成上異なっている。
FIG. 5 is a schematic perspective view showing the configuration of a second example of the circuit board unit of the first embodiment, which is formed by using the circuit boards of FIGS. 1 to 3. With reference to FIG. 5, the
上記の構成とすれば、フレームグラウンド配線１１のみならず、筐体５１もフレームグラウンドとして機能する。一般的にフレームグラウンドは、そのサイズが大きい方が、外来電磁ノイズに対する回路基板の誤動作を抑制する効果が高められる。また筐体５１をその内部の各回路基板に対する電磁シールド用部材として機能させることにより、外来電磁ノイズに対する回路基板ユニット１０１の信頼性を回路基板ユニット１００よりもいっそう高めることができる。
With the above configuration, not only the
図６は図１～図３の各回路基板を用いて形成された、実施の形態１の回路基板ユニットの第３例の構成を示す概略斜視図である。図５を参照して、実施の形態１の第３例の回路基板ユニット１０２は、同第１例の回路基板ユニット１００と基本的に同様の構成を有している。このため図６の回路基板ユニット１０２において回路基板ユニット１００と同一の構成要素には同一の符号を付しその説明を繰り返さない。ただし回路基板ユニット１０２においては、各回路基板の積層順序において回路基板ユニット１００と異なっている。具体的には、回路基板ユニット１０２においては、第２の回路基板２Ａ１、第１の回路基板１Ａ、第２の回路基板２Ａ２の順にＺ方向上側から下側に向かうように配置されている。この点において回路基板ユニット１０２は、第１の回路基板１Ａ、第２の回路基板２Ａ１、第２の回路基板２Ａ２の順にＺ方向上側から下側に向かうように配置される回路基板ユニット１００と構成上異なっている。
FIG. 6 is a schematic perspective view showing the configuration of a third example of the circuit board unit of the first embodiment, which is formed by using the circuit boards of FIGS. 1 to 3. With reference to FIG. 5, the
図６の回路基板ユニット１０２は、フレームグラウンド配線１１を有する第１の回路基板１をＺ方向に関する中央に配置し、これを上下側から挟むように第２の回路基板２Ａ１，２Ａ２を配置する。これにより、フレームグラウンド配線１１から第２の回路基板２Ａ２のシグナルグラウンド配線３２までの距離を、回路基板ユニット１００よりも短くすることができる。このため回路基板ユニット１０２は回路基板ユニット１００に比べて、フレームグラウンド配線１１とシグナルグラウンド配線３２とをつなぐ基板間接続部材４０のインピーダンスを小さくすることができる。その結果、回路基板ユニット１０２は回路基板ユニット１００に比べて、外来電磁ノイズに対する信頼性を高めることができる。
In the
なお本実施の形態の更なる変形例として、図６の回路基板ユニット１０２に対し回路基板ユニット１０１と同様に金属製の筐体５１を有し、筐体５１とフレームグラウンド配線１１とが接続部材４１で電気的に接続された構成であってもよい。また図６の回路基板ユニット１０２における各回路基板の積層順序は任意である。たとえば第２の回路基板２Ａ２、第１の回路基板１Ａ、第２の回路基板２Ａ１の順にＺ方向上側から下側に向かうように配置されてもよい。あるいはたとえば第２の回路基板２Ａ１（２Ａ２）、第２の回路基板２Ａ２（２Ａ１）、第１の回路基板１Ａの順にＺ方向上側から下側に向かうように配置されてもよい。
As a further modification of the present embodiment, the
次に、本実施の形態の作用効果について説明する。
本実施の形態の回路基板ユニットにおいては、第１の回路基板１Ａはフレームグラウンド配線１１と複数の第１のシグナルグラウンド配線部分１２Ａ，１２Ｂとを含むが、第２の回路基板２Ａ１，２Ａ２はフレームグラウンドを含まずシグナルグラウンド配線２２，３２のみを含む。このため本実施の形態の回路基板ユニットは、たとえば複数の回路基板のそれぞれにフレームグラウンドを含む回路基板ユニットに比べて、回路基板およびそれを含むユニット全体のサイズを小型化できる。その結果、本実施の形態の回路基板ユニットは各回路基板がフレームグラウンドを含むものに比べて低コストにできる。
Next, the action and effect of this embodiment will be described.
In the circuit board unit of the present embodiment, the
本実施の形態の回路基板ユニットにおいては、複数の第１のシグナルグラウンドとしてのシグナルグラウンド配線部分１２Ａ，１２Ｂのそれぞれが、接続部材１３Ａ，１３Ｂを介して、フレームグラウンド配線１１と接続されている。また第２のシグナルグラウンドとしてのシグナルグラウンド配線２２，３２は、複数のシグナルグラウンド配線部分１２Ａ，１２Ｂのうち少なくとも１つ（図４では双方）と、基板間接続コネクタ１６および基板間接続部材４０により電気的に接続されている。このためシグナルグラウンド配線部分１２Ａ，１２Ｂおよびシグナルグラウンド配線２２，３２はいずれも回路基板ユニット１００内にてフレームグラウンド配線１１と電気的に接続される。したがってフレームグラウンドを含まない第２の回路基板２Ａ１，２Ａ２の第２のシグナルグラウンドを含むすべてのシグナルグラウンドの、フレームグラウンドに対するインピーダンスは、このような接続がされない場合に比べて小さくなる。このため本実施の形態の回路基板ユニット１００は、外来電磁ノイズが印加すなわち進入された際における搭載部品の誤動作などの影響の発生が抑制される。
In the circuit board unit of the present embodiment, each of the plurality of signal
一例として、外部インターフェースコネクタ３５から外来電磁ノイズが第２の回路基板２Ａ２に印加される場合を考える。この場合、シグナルグラウンド配線３２に伝搬した当該ノイズは、フレームグラウンド接続端子１４に対するインピーダンスの小さい基板間接続部材４０を介して回路基板ユニット１００の外部に抜ける。このようにノイズが抜ければ、制御用ＩＣ２８，３８などの回路基板ユニット１００内の搭載部品へのノイズの影響を低減できる。
As an example, consider a case where external electromagnetic noise is applied to the second circuit board 2A2 from the
なお回路基板ユニット１００においては、第１の回路基板１Ａのシグナルグラウンド配線部分１２Ｂ、第２の回路基板２Ａ１のシグナルグラウンド配線２２および第２の回路基板２Ａ２のシグナルグラウンド配線３２が基板間接続コネクタ１６を介して電気的に接続されている。この場合であっても基本的に上記と同様である。すなわち、外部インターフェースコネクタ３５から外来電磁ノイズが第２の回路基板２Ａ２に印加されれば、シグナルグラウンド配線３２に伝搬した当該ノイズは、フレームグラウンド接続端子１４に対するインピーダンスの小さい基板間接続部材４０を介して回路基板ユニット１００の外部に抜ける。このようにノイズが抜ければ、制御用ＩＣ２８，３８などの回路基板ユニット１００内の搭載部品へのノイズの影響を低減できる。
In the
これを言い換えれば、たとえば空間経由で第２の回路基板２Ａ１，２Ａ２に電磁ノイズが印加された際に、フレームグラウンド接続端子１４に対するインピーダンスの小さい基板間接続部材４０を通り当該電磁ノイズが制御用ＩＣ２８，３８の配置される側とは異なる方向へ容易に流れることが可能となる。このため外部から第２の回路基板２Ａ１，２Ａ２に直接電磁ノイズが印加された場合においても、第２の回路基板２Ａ１，２Ａ２に搭載される制御用ＩＣ２８，３８などの制御用半導体素子への影響を低減することができる。
In other words, for example, when electromagnetic noise is applied to the second circuit boards 2A1 and 2A2 via space, the electromagnetic noise passes through the
その他にも本実施の形態においては以下の特徴および作用効果を奏することができる。
まず、本実施の形態においては、図１に示すように、フレームグラウンドを有する第１の回路基板１Ａのシグナルグラウンド配線部分１２Ａとシグナルグラウンド配線部分１２Ｂとは互いに間隔をあけて配置されている。シグナルグラウンド配線部分１２Ａとシグナルグラウンド配線部分１２Ｂとは互いに直接接続される必要はない。このため、仮にシグナルグラウンド配線部分１２Ａとシグナルグラウンド配線部分１２Ｂとを接続する部材が配置されるべきである箇所が存在したとしても、その領域には当該接続する部材は不要である。代わりにその領域には搭載部品の実装および信号の配線をすることができる。このため第１の回路基板１Ａの基板本体１０の上側の主表面１０ａなどの面積を縮小できる。
In addition, the following features and effects can be exhibited in the present embodiment.
First, in the present embodiment, as shown in FIG. 1, the signal
次に、本実施の形態においては、図１に示す第１の回路基板１Ａの上側の主表面１０ａ上において、接続部材１３Ａおよびシグナルグラウンド配線部分１２Ａをフレームグラウンド接続端子１４に近接させることが好ましい。
Next, in the present embodiment, it is preferable to bring the
実施の形態２．
図７は実施の形態２の回路基板ユニットを構成する第１の回路基板の構成を示す概略平面図である。図８は実施の形態２の回路基板ユニットを構成する一の第２の回路基板の構成を示す概略平面図である。図９は実施の形態２の回路基板ユニットを構成する他の第２の回路基板の構成を示す概略平面図である。図７～図９を参照して、実施の形態２の回路基板ユニットは、たとえば図７の第１の回路基板１Ｂ、図２の第２の回路基板２Ｂ１、および図３の第２の回路基板２Ｂ２により構成されている。第１の回路基板１Ｂは実施の形態１の第１の回路基板１Ａと基本的に同様の構成を有している。第２の回路基板２Ｂ１は実施の形態１の第２の回路基板２Ａ１と基本的に同様の構成を有している。第２の回路基板２Ｂ２は実施の形態１の第２の回路基板２Ａ２と基本的に同様の構成を有している。このため図７～図９において図１～図３と同一の構成要素には同一の符号を付しその説明を繰り返さない。ただし本実施の形態においては、外部インターフェースコネクタ３５の配置される場所について実施の形態１と異なっている。
FIG. 7 is a schematic plan view showing the configuration of the first circuit board constituting the circuit board unit of the second embodiment. FIG. 8 is a schematic plan view showing the configuration of a second circuit board constituting the circuit board unit of the second embodiment. FIG. 9 is a schematic plan view showing the configuration of another second circuit board constituting the circuit board unit of the second embodiment. With reference to FIGS. 7 to 9, the circuit board unit of the second embodiment is, for example, the
具体的には、図７および図９に示すように、外部インターフェースコネクタ３５が、第２の回路基板２Ｂ２（第２の回路基板２Ａ２に対応）ではなく、第１の回路基板１Ｂ（第１の回路基板１Ａに対応）の上側の主表面１０ａ上に配置されている。外部インターフェースコネクタ３５は、上側の主表面１０ａ上において、外部インターフェース信号配線３７により、基板間接続コネクタ１６と電気的に接続されている。一方、外部インターフェースコネクタ１５は、実施の形態１と同様に、外部インターフェース信号配線１７により、基板間接続コネクタ１６と電気的に接続されている。また第２の回路基板２Ｂ２の上側の主表面３０ａ上において、制御用ＩＣ３８は、外部インターフェース信号配線３７により、基板間接続コネクタ１６と電気的に接続されている。以上より外部インターフェースコネクタ３５は２本の外部インターフェース信号配線３７および基板間接続コネクタ１６を介して、制御用ＩＣ３８に接続されている。
Specifically, as shown in FIGS. 7 and 9, the
以上の点において実施の形態２は、第２の回路基板２Ａ２にて外部インターフェースコネクタ３５が外部インターフェース信号配線３７を介して制御用ＩＣ３８に接続される実施の形態１と異なっている。一方、図８の第２の回路基板２Ｂ１の構成は、図２の第２の回路基板２Ａ１の構成と同様である。
In the above points, the second embodiment is different from the first embodiment in which the
図１０は図７～図９の各回路基板を用いて形成された、実施の形態２の回路基板ユニットの構成を示す概略斜視図である。図１０を参照して、実施の形態２の回路基板ユニット２００は、基本的に実施の形態１の回路基板ユニット１００と同様の構成を有し、Ｚ方向に関して各回路基板の積層される順序、および筐体５０の材質等は図４の回路基板ユニット１００と同様である。このため図１０において図４と同一の構成要素には同一の符号を付しその説明を繰り返さない。ただし図１０の回路基板ユニット２００は図４の回路基板ユニット１００と比較して、第１の回路基板１Ａの代わりに第１の回路基板１Ｂが、第２の回路基板２Ａ１，２Ａ２の代わりに第２の回路基板２Ｂ１，２Ｂ２が用いられる点において異なっている。
FIG. 10 is a schematic perspective view showing the configuration of the circuit board unit of the second embodiment, which is formed by using the circuit boards of FIGS. 7 to 9. With reference to FIG. 10, the
以上より、本実施の形態の回路基板ユニット２００においては、図７のように制御用半導体素子としての制御用ＩＣを含まない第１の回路基板２Ｂが、回路基板ユニット２００の外部と電気的に接続する外部インターフェースとしての外部インターフェースコネクタ１５，３５を含む。しかし回路基板ユニット２００においては、制御用半導体素子としての制御用ＩＣ２８，３８を含む第２の回路基板２Ｂ１，２Ｂ２は、外部インターフェースコネクタを含まない。
From the above, in the
ここで本実施の形態の作用効果について説明する。本実施の形態は実施の形態１と同様の効果の他に、以下の作用効果を奏する。 Here, the action and effect of the present embodiment will be described. In addition to the same effects as those in the first embodiment, the present embodiment has the following effects.
上記のように本実施の形態においては、回路基板ユニット２００の外部インターフェースコネクタ１５，３５が制御用ＩＣを含まない第１の回路基板１Ｂのみに含まれている。このため外部インターフェースコネクタ１５または外部インターフェースコネクタ３５を介して回路基板ユニット２００に進入する外来電磁ノイズは、いずれもたとえばフレームグラウンド配線１１を通り、フレームグラウンド接続端子１４から回路基板ユニット２００の外へ流れる。あるいは当該外来電磁ノイズは、シグナルグラウンド配線部分１２Ｂおよび接続部材１３Ｂを経由した後、フレームグラウンド配線１１を通り、フレームグラウンド接続端子１４から回路基板ユニット２００の外へ流れる。以上のように外部インターフェースコネクタ１５，３５からの外来電磁ノイズを、第１の回路基板１Ｂのみを経由させて回路基板ユニット２００の外部に流出させることができる。このため制御用ＩＣ２８，３８を含む第２の回路基板２Ｂ１，２Ｂ２側への当該ノイズの流入を抑制することができる。このため第２の回路基板２Ｂ１，２Ｂ２に含まれる制御用ＩＣ２８，３８への当該ノイズに起因する影響の発生を抑制することができる。
As described above, in the present embodiment, the
なお、実施の形態２の第１の回路基板１Ｂおよび第２の回路基板２Ｂ１，２Ｂ２を有する回路基板ユニットにおいても、実施の形態１の図５のように金属製の筐体５１がフレームグラウンドに接続される構成が用いられてもよい。また実施の形態２においても、実施の形態１の図６のように各回路基板の積層順序が適宜変更されてもよい。
Also in the circuit board unit having the
実施の形態３．
図１１は実施の形態３の回路基板ユニットを構成する第１の回路基板の構成を示す概略平面図である。図１２は実施の形態３の回路基板ユニットを構成する一の第２の回路基板の構成を示す概略平面図である。図１３は実施の形態３の回路基板ユニットを構成する他の第２の回路基板の構成を示す概略平面図である。図１１～図１３を参照して、実施の形態３の回路基板ユニットは、たとえば図１１の第１の回路基板１Ｃ、図１２の第２の回路基板２Ｃ１、および図１３の第２の回路基板２Ｃ２により構成されている。第１の回路基板１Ｃは実施の形態１の第１の回路基板１Ａと基本的に同様の構成を有している。第２の回路基板２Ｃ１は実施の形態１の第２の回路基板２Ａ１と基本的に同様の構成を有している。第２の回路基板２Ｃ２は実施の形態１の第２の回路基板２Ａ２と基本的に同様の構成を有している。このため図１１～図１３において図１～図３と同一の構成要素には同一の符号を付しその説明を繰り返さない。ただし本実施の形態においては、第１の回路基板１Ｃにおける複数の第１のシグナルグラウンドとして、シグナルグラウンド配線部分１２Ａ、シグナルグラウンド配線部分１２Ｂに加え、シグナルグラウンド配線部分１２Ｃを有している。すなわち本実施の形態においては第１のシグナルグラウンドとしてのシグナルグラウンド配線１２が、互いに間隔をあけて形成された３つのシグナルグラウンド配線部分１２Ａ，１２Ｂ，１２Ｃを含んでいる。
FIG. 11 is a schematic plan view showing the configuration of the first circuit board constituting the circuit board unit of the third embodiment. FIG. 12 is a schematic plan view showing the configuration of a second circuit board constituting the circuit board unit of the third embodiment. FIG. 13 is a schematic plan view showing the configuration of another second circuit board constituting the circuit board unit of the third embodiment. With reference to FIGS. 11 to 13, the circuit board unit of the third embodiment is, for example, the
第１の回路基板１Ｃにおけるシグナルグラウンド配線部分１２Ａ，１２Ｂの位置および形状は、実施の形態１の第１の回路基板１Ａにおけるこれらと同様である。シグナルグラウンド配線部分１２Ｃは第１の回路基板１Ｃの上側の主表面１０ａの図１１における左上の領域に配置されている。またフレームグラウンドとしてのフレームグラウンド配線１１が、フレームグラウンド配線部分１１Ａ，１１Ｂ，１１Ｃに加え、フレームグラウンド配線部分１１Ｄを有している。第１の回路基板１Ｃにおけるフレームグラウンド配線部分１１Ａ，１１Ｂ，１１Ｃの位置および形状は、実施の形態１の第１の回路基板１Ａにおけるこれらと同様である。フレームグラウンド配線部分１１ＤはＸ方向に延びるフレームグラウンド配線部分１１ＢのＸ方向に関する左端の部分からＹ方向の正側に向けて延びている。フレームグラウンド配線部分１１Ｄはフレームグラウンド配線１１Ａ，１１Ｂ，１１Ｃと併せて一体となるように集まっており、たとえば木の枝のような形状を有している。しかしこれは一例であり、フレームグラウンド配線１１はこのような態様に限られない。
The positions and shapes of the signal
第１の回路基板１Ｃにおいても、シグナルグラウンド配線部分１２Ａは接続部材１３Ａを介してフレームグラウンド配線１１Ａに接続されている。シグナルグラウンド配線部分１２Ｂは、接続部材１３Ｂを介してフレームグラウンド配線部分１１Ｂに接続されている。またシグナルグラウンド配線部分１２Ｃは接続部材１３Ｃを介してフレームグラウンド配線部分１１Ｄに接続されている。このように第１の回路基板１Ｃには接続部材１３として、３つの接続部材１３Ａ，１３Ｂ，１３Ｃが配置されている。
Also in the
また本実施の形態においては、第２の回路基板２Ｃ２のシグナルグラウンド配線３２が、シグナルグラウンド配線部分３２Ａと、シグナルグラウンド配線部分３２Ｃとを有している。シグナルグラウンド配線部分３２Ａについては実施の形態１，２と同様である。一方シグナルグラウンド配線部分３２Ｃは、基板本体３０を基板本体１０，２０と重なるように配置したときにシグナルグラウンド配線部分１２Ｃと重なる部分に形成される、比較的面積の小さい部分である。シグナルグラウンド配線部分３２Ｃはシグナルグラウンド配線部分３２Ａと一体となっており、両者は互いに電気的に接続された単一のシグナルグラウンド配線３２を構成している。
Further, in the present embodiment, the
以上の点において実施の形態３の第１の回路基板１Ｃは、フレームグラウンド配線部分１１Ｄ、シグナルグラウンド配線部分１２Ｃ、接続部材１３Ｃを有さない実施の形態１の構成と異なっている。また以上の点において実施の形態３の第２の回路基板２Ｃ２は、シグナルグラウンド配線部分３２Ｃの代わりにシグナルグラウンド配線部分３２Ｂを有する実施の形態１の構成と異なっている。一方、図１２の第２の回路基板２Ｃ１の構成は、図２の第２の回路基板２Ａ１の構成と同様である。
In the above points, the
図１４は図１１～図１３の各回路基板を用いて形成された、実施の形態３の回路基板ユニットの構成を示す概略斜視図である。図１４を参照して、実施の形態３の回路基板ユニット３００は、基本的に実施の形態１の回路基板ユニット１００と同様の構成を有し、Ｚ方向に関して各回路基板の積層される順序、および筐体５０の材質等は図４の回路基板ユニット１００と同様である。このため図１０において図４と同一の構成要素には同一の符号を付しその説明を繰り返さない。ただし図１０の回路基板ユニット３００においては、基板間接続部材４０は、互いに重なる位置に配置されるシグナルグラウンド配線部分１２Ａおよびシグナルグラウンド配線部分２２Ｂのみを互いに電気的に接続している。また基板間接続部材４２が、互いに重なる位置に配置されるシグナルグラウンド配線部分１２Ｃおよびシグナルグラウンド配線部分３２Ｃを互いに電気的に接続している。なお図１４においては各基板本体１０，２０，３０に対して外付けするように基板間接続部材４２が設置されている。しかしこれに限らず、たとえば基板間接続部材４０と同様に、基板本体１０，２０を厚み方向であるＺ方向に関して貫通するように基板間接続部材４２が設置されてもよい。ただしこの場合、基板間接続部材４２はシグナルグラウンド配線２２と接触しないように設置されることが好ましい。なお基板間接続部材４２の材質および構造等は基本的に基板間接続部材４０と同様であればよい。
FIG. 14 is a schematic perspective view showing the configuration of the circuit board unit of the third embodiment, which is formed by using the circuit boards of FIGS. 11 to 13. With reference to FIG. 14, the circuit board unit 300 of the third embodiment has basically the same configuration as the
言い換えれば本実施の形態の回路基板ユニット３００は、第２の回路基板２Ｃ１，２Ｃ２が複数配置される。一例として図１４の回路基板ユニット３００においては２つの第２の回路基板２Ｃ１，２Ｃ２が配置される。第１の回路基板１Ｃには、回路基板ユニット３００に含まれる第１の回路基板１Ｃと第２の回路基板２Ｃ１，２Ｃ２との総数に等しい数の第１のシグナルグラウンドが配置される。一例として図１４の回路基板ユニット３００においては、第１の回路基板１Ｃには、３つのシグナルグラウンド配線部分１２Ａ，１２Ｂ，１２Ｃが配置される。すべての第２の回路基板２Ｃ１，２Ｃ２の第２のシグナルグラウンドは、第１の回路基板１Ｃの複数の第１のシグナルグラウンドの互いに異なるいずれか１つと接続される。すなわち第２の回路基板２Ｃ１のシグナルグラウンド配線２２は基板間接続部材４０を介して第１の回路基板１Ｃのシグナルグラウンド配線部分１２Ａに接続される。また第２の回路基板２Ｃ２のシグナルグラウンド配線３２は基板間接続部材４２を介して第１の回路基板１Ｃのシグナルグラウンド配線部分１２Ａとは異なるシグナルグラウンド配線部分１２Ｃに接続される。なおこれらの第２の回路基板のシグナルグラウンド配線は、各回路基板間を接続する基板間接続コネクタ１６に接続されるシグナルグラウンド配線部分１２Ｂ以外のシグナルグラウンド配線部分１２Ａ，１２Ｃに接続される。
In other words, in the circuit board unit 300 of the present embodiment, a plurality of second circuit boards 2C1 and 2C2 are arranged. As an example, in the circuit board unit 300 of FIG. 14, two second circuit boards 2C1 and 2C2 are arranged. On the
なお第１の回路基板１Ｃに含まれるシグナルグラウンド配線部分の数は、第１の回路基板１Ｃと第２の回路基板２Ｃ１，２Ｃ２との総数より多くてもよい。
The number of signal ground wiring portions included in the
次に、本実施の形態の作用効果について説明する。本実施の形態は実施の形態１，２と同様の効果の他に、以下の作用効果を奏する。 Next, the action and effect of this embodiment will be described. In addition to the same effects as those of the first and second embodiments, the present embodiment has the following effects.
上記のように本実施の形態においては、すべての第２の回路基板２Ｃ１のシグナルグラウンド配線２２はシグナルグラウンド配線部分１２Ａに接続される。また第２の回路基板２Ｃ２のシグナルグラウンド配線３２はシグナルグラウンド配線部分１２Ｃに接続される。このようにそれぞれの第２の回路基板のシグナルグラウンド配線が、第１の回路基板の互いに異なるシグナルグラウンド配線部分に接続される。すなわちそれぞれの第２の回路基板のシグナルグラウンド配線２２，３２が、互いに異なる基板間接続部材４０，４２により、第１の回路基板のシグナルグラウンド配線１２に接続される。このため実施の形態１の構成に比べて、シグナルグラウンド配線３２のフレームグラウンド接続端子１４に対するインピーダンスを小さくすることができる。このため外部インターフェースコネクタ１５，３５からの外来電磁ノイズが回路基板ユニット３００内に進入した場合に、第２の回路基板２Ｃ２に実装されている制御用ＩＣ３８への当該ノイズに起因する影響の発生を抑制することができる。
As described above, in the present embodiment, the
なお、実施の形態３の第１の回路基板１Ｃおよび第２の回路基板２Ｃ１，２Ｃ２を有する回路基板ユニットにおいても、実施の形態１の図５のように金属製の筐体５１がフレームグラウンドに接続される構成が用いられてもよい。また実施の形態３においても、実施の形態１の図６のように各回路基板の積層順序が適宜変更されてもよい。さらに実施の形態３においても、実施の形態２のように外部インターフェースコネクタ３５が第１の回路基板１Ｃに含まれるように配置されてもよい。
Also in the circuit board unit having the
実施の形態４．
本実施の形態の回路基板ユニットは、基本的に実施の形態１～３と同様の構成を有する。このため回路基板および回路基板ユニットの構成についての説明を繰り返さない。
Embodiment 4.
The circuit board unit of the present embodiment basically has the same configuration as that of the first to third embodiments. Therefore, the description of the configuration of the circuit board and the circuit board unit will not be repeated.
たとえば実施の形態１，２の第１の回路基板１Ａ，１Ｂにおけるシグナルグラウンド配線部分１２Ａは接続部材１３Ａを介してフレームグラウンド配線１１と接続される。同第１の回路基板１Ａ，１Ｂにおけるシグナルグラウンド配線部分１２Ｂは接続部材１３Ｂを介してフレームグラウンド配線１１と接続される。このとき、本実施の形態においては、接続部材１３Ａと接続部材１３Ｂとは互いに異なる種類の接続部材となる。
For example, the signal
上記と同様に、たとえば実施の形態３の第１の回路基板１Ｃにおけるシグナルグラウンド配線部分１２Ａは接続部材１３Ａを介してフレームグラウンド配線１１と接続される。同第１の回路基板１Ｃにおけるシグナルグラウンド配線部分１２Ｂは接続部材１３Ｂを介してフレームグラウンド配線１１と接続される。同第１の回路基板１Ｃにおけるシグナルグラウンド配線部分１２Ｃは接続部材１３Ｃを介してフレームグラウンド配線１１と接続される。このとき、本実施の形態においては、接続部材１３Ａと接続部材１３Ｂと接続部材１３Ｃは互いに異なる種類の接続部材となる。
Similar to the above, for example, the signal
このように本実施の形態においては、第１の回路基板における複数の第１のシグナルグラウンドのうち一のシグナルグラウンド配線部分１２Ａと、当該一のシグナルグラウンド配線部分１２Ａとは別の他のシグナルグラウンド配線部分１２Ｂとは、異なる種類の接続部材１３Ａ，１３Ｂを介してフレームグラウンド配線１１と接続される。同様に、シグナルグラウンド配線部分１２Ａと接続される接続部材１３Ａと、シグナルグラウンド配線部分１２Ｂと接続される接続部材１３Ｂと、シグナルグラウンド配線部分１２Ｃと接続される接続部材１３Ｃとは、互いに異なる種類のものである。言い換えれば第１の回路基板においてフレームグラウンド配線１１とシグナルグラウンド配線部分１２Ａ，１２Ｂ，１２Ｃとを接続する接続部材１３は、一つの第１の回路基板１Ａ～１Ｃ内に複数種類含まれる。以下、これについてより詳細に説明する。
As described above, in the present embodiment, one signal
実施の形態４においては、たとえば図１１の第１の回路基板１Ｃの接続部材１３Ａと接続部材１３Ｂと接続部材１３Ｃとは互いに特性が異なる。接続部材１３Ａ，１３Ｂ，１３Ｃには、コンデンサ、抵抗、またはフェライドビーズインダクタが用いられる。たとえば接続部材１３Ａにコンデンサ、接続部材１３Ｂに抵抗、接続部材１３Ｃにフェライドビーズインダクタが用いられてもよい。あるいは接続部材１３Ａ，１３Ｂ，１３Ｃはいずれもコンデンサが用いられるが、それぞれの静電容量が互いに誤差と認められない程度に大きく異なっていてもよい。以上のようにここでは、「接続部材が互いに異なる種類のものである」とは、同一種類の部材であるがその抵抗値または容量値のような特性値が互いに十分大きく異なる場合を含むものとする。これにより、フレームグラウンド接続端子１４に対するシグナルグラウンド配線１２Ａ～１２Ｃのそれぞれとのインピーダンスを制御することができる。
In the fourth embodiment, for example, the connecting
なお接続部材１３Ａ～１３Ｃとしてのコンデンサは各回路基板のシグナルグラウンド配線の回路パターンの間に挟まれた領域に形成される容量結合であってもよい。また接続部材１３Ａ～１３Ｃとしての抵抗は各回路基板のシグナルグラウンド配線の回路パターン内の抵抗成分であってもよい。いずれにせよ接続部材１３Ａ～１３Ｃは、フレームグラウンド配線とシグナルグラウンド配線との間のインピーダンスを設計可能な材料である限り任意である。
The capacitors as the connecting
例えば図１４の回路基板ユニット３００において、フレームグラウンド接続端子１４より外来電磁ノイズが伝達される場合について説明する。回路基板ユニット３００では、第１の回路基板１Ｃ、第２の回路基板２Ｃ１、第２の回路基板２Ｃ２のそれぞれは、シグナルグラウンド配線の回路パターンの形状が互いに異なっている。そのため、各回路基板のシグナルグラウンド配線１２，２２，３２を流れる高周波信号は、フレームグラウンド接続端子１４に対してインピーダンスが低くなる周波数が異なる。つまり、フレームグラウンド接続端子１４より回路基板ユニット３００内に進入する外来電磁ノイズは、第１の回路基板１Ｃ、第２の回路基板２Ｃ１、第２の回路基板２Ｃ２のそれぞれに対して進入しやすい周波数帯域が異なる。
For example, in the circuit board unit 300 of FIG. 14, a case where external electromagnetic noise is transmitted from the frame
次に、本実施の形態の作用効果について説明する。ここでフレームグラウンド配線１１とシグナルグラウンド配線１２Ａ、シグナルグラウンド配線１２Ｂ、シグナルグラウンド配線１２Ｃとを接続する接続部材１３Ａ，１３Ｂ，１３Ｃのそれぞれにコンデンサが用いられると仮定する。コンデンサはサイズおよび容量によって、周波数とインピーダンスとの関係が変化する。このため接続部材１３Ａ，１３Ｂ，１３Ｃに該当するコンデンサとしてそれぞれ異なる特性を有するものを選定することが好ましい。このようにすれば、フレームグラウンド配線１１とシグナルグラウンド配線部分１２Ａ，１２Ｂ，１２Ｃのそれぞれとの間でインピーダンスが低くなる周波数を任意に設定することができる。
Next, the action and effect of this embodiment will be described. Here, it is assumed that a capacitor is used for each of the connecting
たとえば本実施の形態の回路基板ユニットを通信信号の周波数帯域に使用しており、当該回路基板ユニットに外来電磁ノイズが進入して誤動作が発生する場合を考える。このとき、接続部材１３Ａ，１３Ｂ，１３Ｃがたとえばコンデンサであればそれぞれの容量を調整したり、接続部材１３Ａ，１３Ｂ，１３Ｃのそれぞれの部材をたとえば抵抗などに変更したりする。このようにすれば、フレームグラウンド接続端子１４に対するシグナルグラウンド配線部分１２Ａ，１２Ｂ，１２Ｃのインピーダンスが低くなる周波数帯域を、回路基板ユニットの使用に用いる周波数帯域と異なる範囲となるように変更することができる。このようにすれば、回路基板ユニット内への外来電磁ノイズの進入を抑制できる。
For example, consider a case where the circuit board unit of the present embodiment is used in the frequency band of the communication signal, and external electromagnetic noise enters the circuit board unit to cause a malfunction. At this time, if the connecting
以上に述べた各実施の形態（に含まれる各例）に記載した特徴を、技術的に矛盾のない範囲で適宜組み合わせるように適用してもよい。 The features described in each of the above-described embodiments (each example included in the embodiment) may be applied so as to be appropriately combined within a technically consistent range.
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 It should be considered that the embodiments disclosed this time are exemplary in all respects and not restrictive. The scope of the present invention is shown by the scope of claims rather than the above description, and is intended to include all modifications within the meaning and scope equivalent to the scope of claims.
１Ａ，１Ｂ，１Ｃ 第１の回路基板、２Ａ１，２Ａ２，２Ｂ１，２Ｂ２，２Ｃ１，２Ｃ２ 第２の回路基板、１０，２０，３０ 基板本体、１０ａ，２０ａ，３０ａ 上側の主表面、１０ｂ，２０ｂ，３０ｂ 下側の主表面、１１ フレームグラウンド配線、１１Ａ，１１Ｂ，１１Ｃ，１１Ｄ フレームグラウンド配線部分、１２，２２，３２ シグナルグラウンド配線、１２Ａ，１２Ｂ，１２Ｂ１，１２Ｂ２，１２Ｂ３，１２Ｃ，２２Ａ，２２Ｂ，３２Ａ，３２Ｂ，３２Ｃ シグナルグラウンド配線部分、１３，１３Ａ，１３Ｂ，１３Ｃ 接続部材、１４ フレームグラウンド接続端子、１５，３５ 外部インターフェースコネクタ、１６ 基板間接続コネクタ、１７，２７，３７ 外部インターフェース信号配線、２８，３８ 制御用ＩＣ、４０，４２ 基板間接続部材、４１ フレームグラウンド拡張部材、５０，５１ 筐体、１００，１０１，１０２，２００，３００ 回路基板ユニット。
1A, 1B, 1C 1st circuit board, 2A1,2A2,2B1,2B2,2C1,2C2
Claims (6)
前記第１の回路基板とは別の第２の回路基板とを備える回路基板ユニットであって、
前記第１の回路基板は、フレームグラウンドと、回路パターンとしての複数の第１のシグナルグラウンドとを含み、
前記第２の回路基板は、フレームグラウンドを含まず、回路パターンとしての第２のシグナルグラウンドを含み、
前記第１の回路基板において、前記複数の第１のシグナルグラウンドのそれぞれは、接続部材を介して前記フレームグラウンドと接続され、
前記第２の回路基板の前記第２のシグナルグラウンドは、前記第１の回路基板の前記複数の第１のシグナルグラウンドのうち少なくとも１つと電気的に接続され、
前記第２の回路基板は複数配置され、
前記第１の回路基板には、前記回路基板ユニットに含まれる前記第１の回路基板と前記第２の回路基板との総数に等しい数の前記第１のシグナルグラウンドが配置され、
すべての前記第２の回路基板の前記第２のシグナルグラウンドは、前記第１の回路基板の前記複数の第１のシグナルグラウンドの互いに異なるいずれか１つと接続される、回路基板ユニット。 The first circuit board and
A circuit board unit including a second circuit board different from the first circuit board.
The first circuit board includes a frame ground and a plurality of first signal grounds as a circuit pattern.
The second circuit board does not include a frame ground, but includes a second signal ground as a circuit pattern.
In the first circuit board, each of the plurality of first signal grounds is connected to the frame ground via a connecting member.
The second signal ground of the second circuit board is electrically connected to at least one of the plurality of first signal grounds of the first circuit board .
A plurality of the second circuit boards are arranged, and the second circuit board is arranged.
On the first circuit board, the number of the first signal grounds equal to the total number of the first circuit board and the second circuit board included in the circuit board unit is arranged.
A circuit board unit in which the second signal ground of all the second circuit boards is connected to any one of the plurality of first signal grounds of the first circuit board that is different from each other .
前記第２の回路基板は制御用半導体素子を含み、かつ前記外部インターフェースを含まない、請求項１または２に記載の回路基板ユニット。 The first circuit board does not include a control semiconductor element, and further includes an external interface that electrically connects to the outside of the circuit board unit.
The circuit board unit according to claim 1 or 2, wherein the second circuit board includes a control semiconductor element and does not include the external interface.
前記筐体は樹脂材料により形成されている、請求項１～４のいずれか１項に記載の回路基板ユニット。 A housing that surrounds the first circuit board and the second circuit board from the outside is further provided.
The circuit board unit according to any one of claims 1 to 4 , wherein the housing is made of a resin material.
前記筐体は金属材料により形成されている、請求項１～４のいずれか１項に記載の回路基板ユニット。 A housing that surrounds the first circuit board and the second circuit board from the outside is further provided.
The circuit board unit according to any one of claims 1 to 4 , wherein the housing is made of a metal material.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018113653A JP7058563B2 (en) | 2018-06-14 | 2018-06-14 | Circuit board unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018113653A JP7058563B2 (en) | 2018-06-14 | 2018-06-14 | Circuit board unit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019216213A JP2019216213A (en) | 2019-12-19 |
| JP7058563B2 true JP7058563B2 (en) | 2022-04-22 |
Family
ID=68918871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018113653A Active JP7058563B2 (en) | 2018-06-14 | 2018-06-14 | Circuit board unit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7058563B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115175450B (en) * | 2021-04-06 | 2025-01-21 | 瑞昱半导体股份有限公司 | Circuit board and electronic device using the same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003283072A (en) | 2002-03-20 | 2003-10-03 | Canon Inc | Printed wiring board unit |
| JP2014123640A (en) | 2012-12-21 | 2014-07-03 | Mitsubishi Electric Corp | Electronic device and flexible printed circuit board |
| JP2016219553A (en) | 2015-05-18 | 2016-12-22 | 三菱電機株式会社 | Circuit board |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11177274A (en) * | 1997-12-08 | 1999-07-02 | Canon Inc | Method for connecting printed wiring board and cable and box-like body, and electronic apparatus |
-
2018
- 2018-06-14 JP JP2018113653A patent/JP7058563B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003283072A (en) | 2002-03-20 | 2003-10-03 | Canon Inc | Printed wiring board unit |
| JP2014123640A (en) | 2012-12-21 | 2014-07-03 | Mitsubishi Electric Corp | Electronic device and flexible printed circuit board |
| JP2016219553A (en) | 2015-05-18 | 2016-12-22 | 三菱電機株式会社 | Circuit board |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2019216213A (en) | 2019-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101385167B1 (en) | Printed circuit board | |
| US7466560B2 (en) | Multilayered printed circuit board | |
| US6208225B1 (en) | Filter structures for integrated circuit interfaces | |
| US9326370B2 (en) | Printed circuit board | |
| JP5063529B2 (en) | Printed circuit board | |
| JP6422395B2 (en) | Circuit board | |
| JP7058563B2 (en) | Circuit board unit | |
| US8332790B1 (en) | Capacitive decoupling method and module | |
| JP6504960B2 (en) | Printed board | |
| JP7012543B2 (en) | Printed wiring board | |
| WO2012039120A2 (en) | Printed circuit board | |
| US20070235832A1 (en) | Ground layer of printed circuit board | |
| KR101444555B1 (en) | Band pass filter | |
| KR102667536B1 (en) | Hybrid inductor | |
| JP2013012528A (en) | Printed board | |
| JP2000223905A (en) | Electronic device | |
| US7411474B2 (en) | Printed wiring board assembly with self-compensating ground via and current diverting cutout | |
| JP6425632B2 (en) | Printed board | |
| US9485869B2 (en) | RF printed circuit board including vertical integration and increased layout density | |
| JP7364110B2 (en) | Circuit boards and circuit boards with electronic components | |
| JP3799949B2 (en) | Printed board | |
| JP5882001B2 (en) | Printed wiring board | |
| JP6399969B2 (en) | Printed board | |
| CN218959175U (en) | Multilayer Substrate Module | |
| JP6589788B2 (en) | Electronic control unit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210225 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220104 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220228 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220315 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220412 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7058563 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |