JP7054033B2 - プロセス実行順序決定プログラム及びプロセス実行順序決定方法 - Google Patents
プロセス実行順序決定プログラム及びプロセス実行順序決定方法 Download PDFInfo
- Publication number
- JP7054033B2 JP7054033B2 JP2021051522A JP2021051522A JP7054033B2 JP 7054033 B2 JP7054033 B2 JP 7054033B2 JP 2021051522 A JP2021051522 A JP 2021051522A JP 2021051522 A JP2021051522 A JP 2021051522A JP 7054033 B2 JP7054033 B2 JP 7054033B2
- Authority
- JP
- Japan
- Prior art keywords
- processes
- execution order
- determination
- variable
- variables
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
- G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
- G06F9/4887—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues involving deadlines, e.g. rate based, periodic
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
- G06F9/5038—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering the execution order of a plurality of tasks, e.g. taking priority or time dependency constraints into consideration
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/20—Software design
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/30—Creation or generation of source code
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
- G06F9/3893—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units controlled in tandem, e.g. multiplier-accumulator
- G06F9/3895—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units controlled in tandem, e.g. multiplier-accumulator for complex operations, e.g. multidimensional or interleaved address generators, macros
- G06F9/3897—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units controlled in tandem, e.g. multiplier-accumulator for complex operations, e.g. multidimensional or interleaved address generators, macros with adaptable data path
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Stored Programmes (AREA)
Description
制御対象の機器において実行される複数のプロセスのうちのいずれかのプロセスが接続された場合に、接続経路内に同一の要素が出現したかを判定する第1の判定工程と、
前記第1の判定工程において判定されたことに応じて、ユーザにより、同一の要素が出現しない接続経路に修正されることで、前記複数のプロセスの実行順序を決定する決定工程と、
前記プロセスの処理内容に含まれるいずれかの変数が、2つ以上のプロセスによって更新されるか否かを判定する第2の判定工程と、
前記プロセスの処理内容に含まれる変数の中に、いずれのプロセスによっても更新されない変数が存在するか否かを判定する第3の判定工程と
をコンピュータに実行させる。
前記要素には、前記プロセスと、前記プロセスの処理内容に含まれる変数のいずれか一方が含まれる。
前記複数のプロセス全体に対する入力項目及び出力項目を始端及び終端として、プロセスごとに抽出された入力変数及び出力変数をプロセス間で接続することで前記プロセスを接続し、前記接続経路を形成する。
前記複数のプロセスそれぞれの処理内容に含まれる変数と、前記複数のプロセスとの間の関係性を示す行列を作成し、作成した行列を累乗した結果から特定される、変数を介したプロセス間の接続関係に基づいて前記プロセスを接続し、前記接続経路を形成する。
前記行列は、前記複数のプロセス及び前記複数のプロセスそれぞれの処理内容に含まれる変数をグラフ理論における頂点とみなし、かつ、前記プロセスと該プロセスに含まれる変数との入出力関係を有向辺とみなした場合の有向グラフの隣接行列である。
前記第1の判定工程は、
接続経路内に同一の要素が出現したと判定した場合に、判定結果を通知する。
前記複数のプロセス全体に対する入力項目及び出力項目を取得する第1の取得工程と、
前記複数のプロセスそれぞれの処理内容を取得する第2の取得工程と、
前記第2の取得工程において取得された処理内容から、プロセスごとの入力変数及び出力変数を抽出する抽出工程とを更にコンピュータに実行させる。
前記第2の判定工程において2つ以上のプロセスによって更新されると判定された場合に、報知する報知工程を更にコンピュータに実行させる。
前記第3の判定工程においていずれのプロセスによっても更新されない変数が存在すると判定された場合に、報知する報知工程を更にコンピュータに実行させる。
第1の判定手段が、制御対象の機器において実行される複数のプロセスのうちのいずれかのプロセスが接続された場合に、接続経路内に同一の要素が出現したかを判定する第1の判定工程と、
決定手段が、前記第1の判定工程において判定されたことに応じて、ユーザにより、同一の要素が出現しない接続経路に修正されることで、前記複数のプロセスの実行順序を決定する決定工程と、
第2の判定手段が、前記プロセスの処理内容に含まれるいずれかの変数が、2つ以上のプロセスによって更新されるか否かを判定する第2の判定工程と、
第3の判定手段が、前記プロセスの処理内容に含まれる変数の中に、いずれのプロセスによっても更新されない変数が存在するか否かを判定する第3の判定工程とを有する。
<設計作業支援装置の利用シーン>
はじめに、制御対象の機器において実行される複数のプロセスを設計する際の、設計作業支援装置の利用シーンについて説明する。図1は、設計作業支援装置の利用シーンの一例を示す図である。図1に示すように、設計作業支援装置110は、例えば、機器システム10に含まれる制御対象の機器において実行される複数のプロセスについての制御プログラムを提供する。
次に、設計作業支援装置110のハードウェア構成について説明する。図2は、設計作業支援装置のハードウェア構成の一例を示す図である。
次に、プロセス実行順序決定部121によるプロセス実行順序決定処理の流れについて説明する。図3は、プロセス実行順序決定処理の流れを示すフローチャートである。ユーザ130からの指示に基づきプロセス実行順序決定部121が起動されることで、図3に示すプロセス実行順序決定処理が実行される。
・バッティングの有無をチェックする処理(第2の判定工程の一例)、及び、
・不足の有無をチェック処理(第3の判定工程の一例)、
を行う。
プロセスの処理内容に含まれるいずれかの変数が、同一の条件(例えば、同一の周期、同一の実行モード(詳細は後述))のもとで、2つ以上のプロセスによって更新される構成になっていないか、
をチェックする処理をいう。
プロセスの処理内容に含まれる変数の中に、同一の条件(例えば、同一の周期、同一の実行モード(詳細は後述))のもとで、いずれのプロセスによっても更新されない変数が存在する構成になっていないか、
をチェックする処理をいう。
次に、プロセス実行順序決定部121によるプロセス実行順序決定処理の概要について説明する(ただし、ここでは、循環参照判定処理、チェック処理については説明を省略し、入出力関係に基づいて各プロセスを関連付ける処理についてのみ説明する)。図4は、プロセス実行順序決定処理の概要を示す図である。
次に、プロセス実行順序決定部121の機能構成について説明する。図5は、プロセス実行順序決定部の機能構成の一例を示す図である。図5に示すように、プロセス実行順序決定部121は、端部情報取得部501、記述部502、解析部503、決定部504、判定部505、チェック部506、報知部507、生成部508を有する。
・始端→プロセス1→プロセス3→プロセス2→終端、
・始端→プロセス1→プロセス4→プロセス6→プロセス2→終端、
・始端→プロセス1→プロセス5→プロセス6→プロセス2→終端。
次に、プロセス実行順序決定部121の各部(ここでは、記述部502、解析部503、決定部504、判定部505、チェック部506、報知部507)の具体例について説明する。なお、以下の具体例は、機器システム10が空調システムであり、機器Aが圧縮機、機器Bが熱交換器、機器Cが室内機であるとして説明する。
はじめに、記述部502の処理の具体例について図6及び図7を用いて説明する。図6及び図7は、記述部の処理の具体例を示す第1及び第2の図である。図6及び図7に示すように、ユーザ130により記述されるプロセスの処理内容は任意である。
次に、解析部503の処理の具体例について図8及び図9を用いて説明する。図8及び図9は、解析部の処理の具体例を示す第1及び第2の図である。図8及び図9は、図6及び図7に示したプロセス600及びプロセス700を解析対象として解析を行った様子を示している。
次に、決定部504及び判定部505による決定処理及び循環参照判定処理(図3のステップS304)の流れについて説明する。図10は、決定処理及び循環参照判定処理の流れを示すフローチャートである。
次に、決定部504の処理の具体例について説明する(ここでは、判定部505が循環参照の有無を判定する処理についての記載は省略する)。図11~図13は、決定部の処理の具体例を示す第1乃至第3の図である。
次に、判定部505の処理の具体例について説明する。図14は、判定部の処理の具体例を示す図である。なお、ここでは、説明の簡略化のため、決定部504が決定する複数のプロセスの実行順序のうち、特定の2つのプロセスの実行順序を決定する際の判定部505の処理の具体例について説明する。
次に、チェック部506の処理の具体例について説明する。図15及び図16は、チェック部の処理の具体例を示す第1及び第2の図である。
・解析部503により、プロセス1530の処理内容が解析され、プロセス1530に入力変数として入力される変数Xが抽出されたこと、
・決定部504により、変数Xを出力変数として出力するプロセス1510及びプロセス1520が特定され、プロセス1530に接続されたこと、
・決定部504により接続されたプロセス1510及びプロセス1520が、いずれも、解析部503により、実行モードが"冷房定常制御中"モードであると識別されたこと、
を示している。
プロセス1530の処理内容に含まれる入力変数("変数X")が、プロセス1530と同一の条件(同一の周期、同一の"冷房定常制御中"モード)のもとで、2つ以上のプロセス1510、1520によって更新される(プロセス間に矛盾有り)、
と判定する。この結果、チェック部506では、バッティングエラーを検出する(×印1500参照)。
・解析部503により、プロセス1630の処理内容が解析され、プロセス1630が"定常制御中"モード及び"起動制御中"モードにおいて実行されること、
・解析部503により、プロセス1630の処理内容が解析され、プロセス1630に入力変数として入力される変数Xが抽出されたこと、
・決定部504により、変数Xを出力変数として出力するプロセス1610及びプロセス1620が特定され、プロセス1630に接続されたこと、
・決定部504により接続されたプロセス1610及びプロセス1620が、いずれも、解析部503により実行モードが"定常制御中"モード("冷房"か"暖房"かの違いはあるものの、いずれも、"定常制御中"モード)であると識別されたこと、
を示している。
プロセス1630の処理内容に含まれる変数の中に、プロセス1630と同一の条件(同一の周期、同一の"起動制御中"モード)のもとで、いずれのプロセスによっても更新されない入力変数("変数X")が存在する(プロセス間に矛盾有り)、
と判定する。この結果、チェック部506では、不足エラーを検出する(×印1600参照)。
次に、報知部の処理の具体例について説明する。図17は、報知部の処理の具体例を示す図である。図17において、符号1700は、決定部504により、プロセスの実行順序が決定され、チェック部506により、バッティングの有無及び不足の有無がチェックされた様子を示している。
以上の説明から明らかなように、第1の実施形態に係るプロセス実行順序決定プログラムでは、
・制御対象の機器において実行される複数のプロセスの、実行順序を決定する工程をコンピュータに実行させる。
・実行順序を決定する工程において形成された接続経路内に出現する要素を監視し、接続経路内に同一の要素が出現したか否かを判定する工程をコンピュータに実行させる。
・プロセスの処理内容に含まれるいずれかの変数が、2つ以上のプロセスによって更新されるか否かを判定する工程をコンピュータに実行させる。
・プロセスの処理内容に含まれる変数の中に、いずれのプロセスによっても更新されない変数が存在するか否かを判定する工程をコンピュータに実行させる。
上記第1の実施形態では、解析部503が各プロセスから入力変数及び出力変数を抽出する際、代入文及び条件文を特定し、代入文の左辺を出力変数、代入文の右辺を入力変数、条件文の左辺及び右辺を入力変数、として抽出するものとして説明した。しかしながら、各プロセスにおける入力変数及び出力変数の抽出アルゴリズムはこれに限定されず、他の抽出アルゴリズムに基づいて入力変数及び出力変数を抽出するように構成してもよい。
・当該運転制御モード決定プロセスよりも始端側に配置されたプロセスは、1ループ前の運転制御モード決定プロセスにより決定された運転制御モードで動作する。
・当該運転制御モード決定プロセスよりも終端側に配置されたプロセスは、当該運転制御モード決定プロセスにより決定された運転制御モードで動作する。
上記第1及び第2の実施形態では、プロセスごとに抽出された入力変数及び出力変数をプロセス間で接続し、接続経路を形成することで実行順序を決定する場合について説明した。しかしながら、実行順序の決定方法はこれに限定されず、例えば、グラフ理論を用いてプロセス間の接続関係を特定することで、実行順序を決定してもよい。以下、第3の実施形態について、上記第1及び第2の実施形態との相違点を中心に説明する。
はじめにグラフ理論の概要について説明する。グラフ理論とは、頂点とそれらを結ぶ辺によってあらわされる対象であるグラフの性質を分析する理論である。当該グラフ理論によれば、
・複数のプロセス、
・複数のプロセスそれぞれの処理内容に含まれる変数(入力変数、出力変数)、
を頂点とみなし、
・各プロセスと、各プロセスに入力される入力変数との関係、
・各プロセスと、各プロセスから出力される出力変数との関係、
を辺(有向辺)とみなすことで、複数のプロセスと、複数のプロセスそれぞれの処理内容に含まれる変数との間の関係性を、行列(具体的には、有向グラフの隣接行列)として示すことができる。
次に、グラフ理論を用いてプロセス間の接続関係を特定する処理の具体例について説明する。図18及び図19は、プロセス間の接続関係を特定する処理の具体例を示す第1及び第2の図である。
・列方向に配置された項目=入力対象の要素、行方向に配置された項目=入力対象が入力される入力先の要素、の関係にある場合、または、
・列方向に配置された項目=出力元の要素、行方向に配置された項目=出力元から出力される出力対象の要素、の関係にある場合、
"1"(有向辺が存在することを示す値)が格納される。
・列方向に配置された項目=入力対象の要素、行方向に配置された項目=入力対象が入力される入力先の要素、の関係にない場合、かつ、
・列方向に配置された項目=出力元の要素、行方向に配置された項目=出力元から出力される出力対象の要素、の関係にない場合、
"0"(有向辺が存在しないことを示す値)が入力される。
以上の説明から明らかなように、第3の実施形態に係るプロセス実行順序決定プログラムでは、
・複数のプロセスと、複数のプロセスそれぞれの処理内容に含まれる変数との間の関係性を示す行列を作成する。
・作成した行列を累乗した結果から特定される、変数を介したプロセス間の接続関係に基づいて、複数のプロセスの実行順序を決定する。
110 :設計作業支援装置
120 :設計作業支援機能
121 :プロセス実行順序決定部
501 :端部情報取得部
502 :記述部
503 :解析部
504 :決定部
505 :判定部
506 :チェック部
507 :報知部
508 :生成部
600、700 :プロセス
601、701 :処理目的記述欄
602、702 :実行モード記述欄
603、703 :処理内容記述欄
1400 :×印
1500、1600 :×印
Claims (9)
- 制御対象の機器において実行される複数のプロセスのうちのいずれかのプロセスが接続された場合に、接続経路内に同一の要素が出現したかを判定する第1の判定工程と、
前記第1の判定工程において判定されたことに応じて、ユーザにより、同一の要素が出現しない接続経路に修正されることで、前記複数のプロセスの実行順序を決定する決定工程と、
前記プロセスの処理内容に含まれるいずれかの変数が、2つ以上のプロセスによって更新されるか否かを判定する第2の判定工程と、
前記プロセスの処理内容に含まれる変数の中に、いずれのプロセスによっても更新されない変数が存在するか否かを判定する第3の判定工程と、をコンピュータに実行させるためのプロセス実行順序決定プログラムであって、
前記第1の判定工程において、前記複数のプロセスそれぞれの処理内容に含まれる変数と、前記複数のプロセスとの間の関係性を示す行列を作成し、作成した行列を累乗した結果から特定される、変数を介したプロセス間の接続関係に基づいて前記プロセスを接続し、前記接続経路を形成するプロセス実行順序決定プログラム。 - 前記要素には、前記プロセスと、前記プロセスの処理内容に含まれる変数のいずれか一方が含まれる、請求項1に記載のプロセス実行順序決定プログラム。
- 前記複数のプロセス全体に対する入力項目及び出力項目を始端及び終端として、プロセスごとに抽出された入力変数及び出力変数をプロセス間で接続することで前記プロセスを接続し、前記接続経路を形成する、請求項1に記載のプロセス実行順序決定プログラム。
- 前記行列は、前記複数のプロセス及び前記複数のプロセスそれぞれの処理内容に含まれる変数をグラフ理論における頂点とみなし、かつ、前記プロセスと該プロセスに含まれる変数との入出力関係を有向辺とみなした場合の有向グラフの隣接行列である、請求項1に記載のプロセス実行順序決定プログラム。
- 前記第1の判定工程は、
接続経路内に同一の要素が出現したと判定した場合に、判定結果を通知する、請求項1に記載のプロセス実行順序決定プログラム。 - 前記複数のプロセス全体に対する入力項目及び出力項目を取得する第1の取得工程と、
前記複数のプロセスそれぞれの処理内容を取得する第2の取得工程と、
前記第2の取得工程において取得された処理内容から、プロセスごとの入力変数及び出力変数を抽出する抽出工程と
を更にコンピュータに実行させるための、請求項3または4に記載のプロセス実行順序決定プログラム。 - 前記第2の判定工程において2つ以上のプロセスによって更新されると判定された場合に、報知する報知工程を更にコンピュータに実行させるための、請求項1に記載のプロセス実行順序決定プログラム。
- 前記第3の判定工程においていずれのプロセスによっても更新されない変数が存在すると判定された場合に、報知する報知工程を更にコンピュータに実行させるための、請求項1に記載のプロセス実行順序決定プログラム。
- 第1の判定手段が、制御対象の機器において実行される複数のプロセスのうちのいずれかのプロセスが接続された場合に、接続経路内に同一の要素が出現したかを判定する第1の判定工程と、
決定手段が、前記第1の判定工程において判定されたことに応じて、ユーザにより、同一の要素が出現しない接続経路に修正されることで、前記複数のプロセスの実行順序を決定する決定工程と、
第2の判定手段が、前記プロセスの処理内容に含まれるいずれかの変数が、2つ以上のプロセスによって更新されるか否かを判定する第2の判定工程と、
第3の判定手段が、前記プロセスの処理内容に含まれる変数の中に、いずれのプロセスによっても更新されない変数が存在するか否かを判定する第3の判定工程と、を有し、
前記第1の判定工程において、前記複数のプロセスそれぞれの処理内容に含まれる変数と、前記複数のプロセスとの間の関係性を示す行列を作成し、作成した行列を累乗した結果から特定される、変数を介したプロセス間の接続関係に基づいて前記プロセスを接続し、前記接続経路を形成するプロセス実行順序決定方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020062593 | 2020-03-31 | ||
| JP2020062593 | 2020-03-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021163489A JP2021163489A (ja) | 2021-10-11 |
| JP7054033B2 true JP7054033B2 (ja) | 2022-04-13 |
Family
ID=77930041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021051522A Active JP7054033B2 (ja) | 2020-03-31 | 2021-03-25 | プロセス実行順序決定プログラム及びプロセス実行順序決定方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20230126201A1 (ja) |
| JP (1) | JP7054033B2 (ja) |
| WO (1) | WO2021200740A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP4641402A3 (en) * | 2022-02-23 | 2025-12-17 | Celonis SE | Method for storing and reconstructing a graph |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000099344A (ja) | 1998-09-22 | 2000-04-07 | Hitachi Ltd | プログラム作成方法及びコンピュータ読み取り可能な記録媒体 |
| JP2004521402A (ja) | 2000-07-18 | 2004-07-15 | シーメンス アクチエンゲゼルシヤフト | プロセスの機能可能な順序を自動的に得る方法およびこのためのツール |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2545474B2 (ja) * | 1989-10-03 | 1996-10-16 | 航空宇宙技術研究所長 | 複合プログラムの構成装置 |
| US5408663A (en) * | 1993-11-05 | 1995-04-18 | Adrem Technologies, Inc. | Resource allocation methods |
| US5692153A (en) * | 1995-03-16 | 1997-11-25 | International Business Machines Corporation | Method and system for verifying execution order within a multiprocessor data processing system |
| US6536935B2 (en) * | 1997-07-23 | 2003-03-25 | Atarum Institute | Computerized system for market-based constraint optimization |
| US8887163B2 (en) * | 2010-06-25 | 2014-11-11 | Ebay Inc. | Task scheduling based on dependencies and resources |
| US10489213B2 (en) * | 2014-10-01 | 2019-11-26 | Red Hat, Inc. | Execution of a method at a cluster of nodes |
| US10514994B2 (en) * | 2015-06-09 | 2019-12-24 | Satori Worldwide, Llc | Distributed scalable workload testing |
| JP6807556B2 (ja) * | 2015-10-01 | 2021-01-06 | パナソニックIpマネジメント株式会社 | 空調制御方法、空調制御装置及び空調制御プログラム |
| US11263551B2 (en) * | 2018-11-08 | 2022-03-01 | Sap Se | Machine learning based process flow engine |
| US11016804B2 (en) * | 2019-08-02 | 2021-05-25 | Argo AI, LLC | Ahead of time scheduling process for autonomous vehicles |
| US20210061053A1 (en) * | 2019-08-26 | 2021-03-04 | GM Global Technology Operations LLC | System and Method of Vehicle Climate Control Using Window Optical Properties |
| US20210173706A1 (en) * | 2019-12-04 | 2021-06-10 | International Business Machines Corporation | Cognitive scheduling engine |
-
2021
- 2021-03-25 JP JP2021051522A patent/JP7054033B2/ja active Active
- 2021-03-26 WO PCT/JP2021/013085 patent/WO2021200740A1/ja not_active Ceased
- 2021-03-26 US US17/907,446 patent/US20230126201A1/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000099344A (ja) | 1998-09-22 | 2000-04-07 | Hitachi Ltd | プログラム作成方法及びコンピュータ読み取り可能な記録媒体 |
| JP2004521402A (ja) | 2000-07-18 | 2004-07-15 | シーメンス アクチエンゲゼルシヤフト | プロセスの機能可能な順序を自動的に得る方法およびこのためのツール |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2021200740A1 (ja) | 2021-10-07 |
| JP2021163489A (ja) | 2021-10-11 |
| US20230126201A1 (en) | 2023-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2725760C1 (ru) | Способ и устройство определения состояния базы данных и способ и устройство верификации согласованности | |
| US20130151551A1 (en) | Computer-implemented method of geometric feature detection | |
| US9176732B2 (en) | Method and apparatus for minimum cost cycle removal from a directed graph | |
| JP7054033B2 (ja) | プロセス実行順序決定プログラム及びプロセス実行順序決定方法 | |
| US8510708B2 (en) | Method for optimizing a control program for actuators | |
| US8332254B2 (en) | Automatic insertion point identification in model merging operations | |
| US9836289B2 (en) | Executable code generation program and executable code generation device | |
| US6505340B2 (en) | Circuit synthesis method | |
| JP2008123517A (ja) | 検証方法、システム及び記憶媒体 | |
| JP7782239B2 (ja) | 仕様決定支援装置、仕様書生成システム、および方法 | |
| KR20200048796A (ko) | 다층 회귀분석을 이용한 자가 진화 에이전트 기반 시뮬레이션 방법 및 장치 | |
| JP6974772B2 (ja) | 仕様記述プログラム及び仕様記述方法 | |
| CN116088869A (zh) | 一种面向智能用电终端的操作系统适配方法及系统 | |
| JP5407718B2 (ja) | 検証用データ作成方法,及び、検証用データ作成プログラム | |
| TWI761750B (zh) | 類比電路效能自動化分析系統及其方法 | |
| JP2010039557A (ja) | 管理装置、その制御方法及び制御プログラム | |
| CN113836159B (zh) | 中央空调的机型选型方法、系统、计算机设备和存储介质 | |
| CN119377015B (zh) | 一种配置镜像内存的方法、装置、设备及存储介质 | |
| KR101225577B1 (ko) | 어셈블리 언어 코드의 분석 장치 및 방법 | |
| US10990414B2 (en) | System construction assistance system, information processing device, method and storage medium for storing program | |
| JP2010097328A (ja) | ループ最適化システム、ループ最適化方法、及びループ最適化用プログラム | |
| CN103797432B (zh) | Ft图生成辅助装置以及ft图生成辅助方法 | |
| CN111352754A (zh) | 一种数据存储检错纠错方法及数据存储装置 | |
| JP5248762B2 (ja) | 設計データ依存関係管理装置、設計データ依存関係管理方法及びプログラム | |
| US20080104389A1 (en) | Computer system model generation with tracking of actual computer system configuration |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210325 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210615 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210805 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20210914 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211026 |
|
| C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20211026 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20211104 |
|
| C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20211109 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211124 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211222 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220301 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220314 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 7054033 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |