[go: up one dir, main page]

JP7029254B2 - Directional coupler - Google Patents

Directional coupler Download PDF

Info

Publication number
JP7029254B2
JP7029254B2 JP2017167771A JP2017167771A JP7029254B2 JP 7029254 B2 JP7029254 B2 JP 7029254B2 JP 2017167771 A JP2017167771 A JP 2017167771A JP 2017167771 A JP2017167771 A JP 2017167771A JP 7029254 B2 JP7029254 B2 JP 7029254B2
Authority
JP
Japan
Prior art keywords
line
terminal
pattern
shortest distance
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017167771A
Other languages
Japanese (ja)
Other versions
JP2019047290A (en
Inventor
寿博 安田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2017167771A priority Critical patent/JP7029254B2/en
Priority to US16/047,774 priority patent/US10637123B2/en
Priority to CN201810985596.3A priority patent/CN109428146B/en
Publication of JP2019047290A publication Critical patent/JP2019047290A/en
Application granted granted Critical
Publication of JP7029254B2 publication Critical patent/JP7029254B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00Coupling devices of the waveguide type
    • H01P5/12Coupling devices having more than two ports
    • H01P5/16Conjugate devices, i.e. devices having at least one port decoupled from one other port
    • H01P5/18Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers
    • H01P5/184Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers the guides being strip lines or microstrips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00Coupling devices of the waveguide type
    • H01P5/12Coupling devices having more than two ports
    • H01P5/16Conjugate devices, i.e. devices having at least one port decoupled from one other port
    • H01P5/18Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers
    • H01P5/184Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers the guides being strip lines or microstrips
    • H01P5/185Edge coupled lines
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00Coupling devices of the waveguide type
    • H01P5/12Coupling devices having more than two ports
    • H01P5/16Conjugate devices, i.e. devices having at least one port decoupled from one other port
    • H01P5/18Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers
    • H01P5/184Conjugate devices, i.e. devices having at least one port decoupled from one other port consisting of two coupled guides, e.g. directional couplers the guides being strip lines or microstrips
    • H01P5/187Broadside coupled lines

Landscapes

  • Waveguides (AREA)
  • Microwave Amplifiers (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

本発明は、方向性結合器に関し、例えば主線路および副線路を有する方向性結合器に関する。 The present invention relates to a directional coupler, for example, a directional coupler having a main line and a sub line.

移動体通信機器に方向性結合器が用いられている。方向性結合器を誘電体層が積層された積層体を用い形成することが知られている(例えば特許文献1から4)。 Directional couplers are used in mobile communication devices. It is known that a directional coupler is formed by using a laminate in which dielectric layers are laminated (for example, Patent Documents 1 to 4).

特開2015-12323号公報Japanese Unexamined Patent Publication No. 2015-12323 特開2015-109630号公報JP-A-2015-109630 米国特許第5689217号明細書U.S. Pat. No. 5,689,217 米国特許出願公開第2005/0146394号明細書U.S. Patent Application Publication No. 2005/0146394

方向性結合器には、結合度が広帯域に平坦であることが求められている。 The directional coupler is required to have a flatness over a wide band.

本発明は、上記課題に鑑みなされたものであり、結合度の平坦性を向上させることを目的とする。 The present invention has been made in view of the above problems, and an object of the present invention is to improve the flatness of the degree of coupling.

本発明は、入力端子と、出力端子と、結合端子と、アイソレーション端子と、前記入力端子と前記出力端子との間に電気的に接続され、第1線路と、前記第1線路と前記入力端子とを接続する第2線路と、前記第1線路と前記出力端子とを接続する第3線路と、を含む主線路と、前記結合端子と前記アイソレーション端子との間に電気的に接続され、前記第1線路と電磁界結合する第4線路と、前記第2線路と電磁界結合し前記第4線路と前記結合端子とを接続する第5線路と、前記第3線路と電磁界結合し前記第4線路と前記アイソレーション端子とを接続する第6線路と、を含む副線路と、前記第1線路との最短距離および前記第4線路との最短距離は、前記第2線路との最短距離、前記第3線路との最短距離、前記第5線路との最短距離および前記第6線路との最短距離より小さいグランド導体と、積層された複数の誘電体層と、を備え、前記第1線路および前記第4線路は、前記複数の誘電体層のうち第1誘電体層の同じ表面に形成された第1導電体パターンであり、前記第2線路、前記第3線路、前記第5線路および前記第6線路は、各々1または複数の誘電体層の表面に形成された導電体パターンであり、前記第2線路の少なくとも一部、前記第3線路の少なくとも一部、前記第5線路の少なくとも一部および前記第6線路の少なくとも一部は、前記複数の誘電体層のうち前記第1誘電体層と異なる第2誘電体層の同じ表面に形成された第2導電体パターンである方向性結合器である。 The present invention is electrically connected between an input terminal, an output terminal, a coupling terminal, an isolation terminal, the input terminal and the output terminal, and is electrically connected to a first line, the first line and the input. A main line including a second line connecting the terminals and a third line connecting the first line and the output terminal is electrically connected between the coupling terminal and the isolation terminal. , A fourth line that is electromagnetically coupled to the first line, a fifth line that is electromagnetically coupled to the second line and connects the fourth line and the coupling terminal, and an electromagnetically coupled to the third line. The shortest distance between the sub-line including the sixth line connecting the fourth line and the isolation terminal, the first line, and the fourth line is the shortest with the second line. A ground conductor smaller than a distance, a shortest distance to the third line, a shortest distance to the fifth line, and a shortest distance to the sixth line, and a plurality of laminated dielectric layers are provided, and the first line is provided. The line and the fourth line are first conductor patterns formed on the same surface of the first dielectric layer among the plurality of dielectric layers, and the second line, the third line, and the fifth line. And the sixth line is a conductor pattern formed on the surface of one or more dielectric layers, respectively, and is at least a part of the second line , at least a part of the third line, and the fifth line . At least a part and at least a part of the sixth line are directions in which the second conductor pattern formed on the same surface of the second dielectric layer different from the first dielectric layer among the plurality of dielectric layers. It is a sex combiner.

本発明は、入力端子と、出力端子と、結合端子と、アイソレーション端子と、前記入力端子と前記出力端子との間に電気的に接続され、第1線路と、前記第1線路と前記入力端子とを接続する第2線路と、前記第1線路と前記出力端子とを接続する第3線路と、を含む主線路と、前記結合端子と前記アイソレーション端子との間に電気的に接続され、前記第1線路と電磁界結合する第4線路と、前記第2線路と電磁界結合し前記第4線路と前記結合端子とを接続する第5線路と、前記第3線路と電磁界結合し前記第4線路と前記アイソレーション端子とを接続する第6線路と、を含む副線路と、前記第1線路との最短距離および前記第4線路との最短距離は、前記第2線路との最短距離、前記第3線路との最短距離、前記第5線路との最短距離および前記第6線路との最短距離より小さいグランド導体と、を備え、前記第1線路および前記第4線路の少なくとも一部は、前記第2線路、前記第3線路、前記第5線路および前記第6線路より厚い方向性結合器である
The present invention is electrically connected between an input terminal, an output terminal, a coupling terminal, an isolation terminal, the input terminal and the output terminal, and is electrically connected to a first line, the first line and the input. A main line including a second line connecting the terminals and a third line connecting the first line and the output terminal is electrically connected between the coupling terminal and the isolation terminal. , A fourth line that is electromagnetically coupled to the first line, a fifth line that is electromagnetically coupled to the second line and connects the fourth line and the coupling terminal, and an electromagnetically coupled to the third line. The shortest distance between the sub-line including the sixth line connecting the fourth line and the isolation terminal, the first line, and the fourth line is the shortest with the second line. A ground conductor that is smaller than the distance, the shortest distance to the third line, the shortest distance to the fifth line, and the shortest distance to the sixth line, and at least a part of the first line and the fourth line. Is a directional coupler thicker than the second line, the third line, the fifth line and the sixth line.

上記構成において、複数の誘電体層を備え、前記主線路および前記副線路は、前記複数の誘電体層のうち少なくとも1つの誘電体層表面に形成された導電体パターンである構成とすることができる。 In the above configuration, a plurality of dielectric layers may be provided, and the main line and the sub line may be configured to have a conductor pattern formed on the surface of at least one of the plurality of dielectric layers. can.

本発明は、入力端子と、出力端子と、結合端子と、アイソレーション端子と、前記入力端子と前記出力端子との間に電気的に接続され、第1線路と、前記第1線路と前記入力端子とを接続する第2線路と、前記第1線路と前記出力端子とを接続する第3線路と、を含む主線路と、前記結合端子と前記アイソレーション端子との間に電気的に接続され、前記第1線路と電磁界結合する第4線路と、前記第2線路と電磁界結合し前記第4線路と前記結合端子とを接続する第5線路と、前記第3線路と電磁界結合し前記第4線路と前記アイソレーション端子とを接続する第6線路と、を含む副線路と、前記第1線路との最短距離および前記第4線路との最短距離は、前記第2線路との最短距離、前記第3線路との最短距離、前記第5線路との最短距離および前記第6線路との最短距離より小さいグランド導体と、積層された複数の誘電体層と、を備え、前記第1線路および前記第4線路は、前記複数の誘電体層のうち第1誘電体層表面に形成された第1導電体パターンであり、前記第2線路、前記第3線路、前記第5線路および前記第6線路は、前記複数の誘電体層のうち前記第1誘電体層と異なる第2誘電体層表面に形成された第2導電体パターンであり、前記グランド導体は、前記複数の誘電体層のうち前記第1誘電体層と前記第2誘電体層との間に位置する第3誘電体層表面に形成された第3導電体パターンである方向性結合器である
In the present invention, an input terminal, an output terminal, a coupling terminal, an isolation terminal, and an input terminal and an output terminal are electrically connected to each other, and the first line, the first line, and the input are electrically connected. A main line including a second line connecting the terminals and a third line connecting the first line and the output terminal is electrically connected between the coupling terminal and the isolation terminal. , A fourth line that is electromagnetically coupled to the first line, a fifth line that is electromagnetically coupled to the second line and connects the fourth line and the coupling terminal, and an electromagnetically coupled to the third line. The shortest distance between the sub-line including the sixth line connecting the fourth line and the isolation terminal, the first line, and the fourth line is the shortest with the second line. A ground conductor smaller than a distance, a shortest distance to the third line, a shortest distance to the fifth line, and a shortest distance to the sixth line, and a plurality of laminated dielectric layers are provided. The line and the fourth line are first conductor patterns formed on the surface of the first dielectric layer among the plurality of dielectric layers, and the second line, the third line, the fifth line, and the above. The sixth line is a second conductor pattern formed on the surface of the second dielectric layer different from the first dielectric layer among the plurality of dielectric layers, and the ground conductor is the plurality of dielectric layers. Of these, it is a directional coupler which is a third conductor pattern formed on the surface of the third dielectric layer located between the first dielectric layer and the second dielectric layer.

上記構成において、前記第1線路および前記第4線路は平面視において前記グランド導体と重なり、前記第2線路、前記第3線路、前記第5線路および前記第6線路は平面視において前記第3導電体パターンと重ならない構成とすることができる。 In the above configuration, the first line and the fourth line overlap with the ground conductor in a plan view, and the second line, the third line, the fifth line and the sixth line are the third conductive lines in a plan view. The configuration can be such that it does not overlap with the body pattern.

本発明は、入力端子と、出力端子と、結合端子と、アイソレーション端子と、前記入力端子と前記出力端子との間に電気的に接続され、第1線路と、前記第1線路と前記入力端子とを接続する第2線路と、前記第1線路と前記出力端子とを接続する第3線路と、を含む主線路と、前記結合端子と前記アイソレーション端子との間に電気的に接続され、前記第1線路と電磁界結合する第4線路と、前記第2線路と電磁界結合し前記第4線路と前記結合端子とを接続する第5線路と、前記第3線路と電磁界結合し前記第4線路と前記アイソレーション端子とを接続する第6線路と、を含む副線路と、前記第1線路との最短距離および前記第4線路との最短距離は、前記第2線路との最短距離、前記第3線路との最短距離、前記第5線路との最短距離および前記第6線路との最短距離より小さいグランド導体と、を備え、前記入力端子と前記第1線路との間に並列に複数の前記第2線路が接続され、前記結合端子と前記第4線路との間に直列に、前記複数の第2線路とそれぞれ電磁界結合される複数の前記第5線路が接続され、前記第1線路と前記出力端子との間に並列に複数の前記第3線路が接続され、前記第4線路と前記アイソレーション端子との間に直列に、前記複数の第3線路とそれぞれ電磁界結合される複数の前記第6線路が接続される方向性結合器である The present invention is electrically connected between an input terminal, an output terminal, a coupling terminal, an isolation terminal, the input terminal and the output terminal, and is electrically connected to a first line, the first line and the input. A main line including a second line connecting the terminals and a third line connecting the first line and the output terminal is electrically connected between the coupling terminal and the isolation terminal. , A fourth line that is electromagnetically coupled to the first line, a fifth line that is electromagnetically coupled to the second line and connects the fourth line and the coupling terminal, and an electromagnetically coupled to the third line. The shortest distance between the sub-line including the sixth line connecting the fourth line and the isolation terminal, the first line, and the fourth line is the shortest with the second line. A ground conductor smaller than the distance, the shortest distance to the third line, the shortest distance to the fifth line, and the shortest distance to the sixth line is provided, and is parallel between the input terminal and the first line. A plurality of the second lines are connected to the above-mentioned, and a plurality of the fifth lines to be electromagnetically coupled to the plurality of second lines are connected in series between the coupling terminal and the fourth line. A plurality of the third lines are connected in parallel between the first line and the output terminal, and electromagnetically coupled to the plurality of third lines in series between the fourth line and the isolation terminal. It is a directional coupler to which a plurality of the sixth lines to be connected are connected.

上記構成において、前記第2線路、前記第3線路、前記第5線路および前記第6線路は、各々平面視において巻回する線路を含む構成とすることができる。 In the above configuration, the second line, the third line, the fifth line, and the sixth line can each include a line wound in a plan view.

本発明は、第1誘電体層と、前記第1誘電体層の表面に設けられた第1主線路パターンと、前記第1誘電体層の表面に設けられ、少なくとも一部が前記第1主線路パターンの少なくとも一部に沿って設けられた第1副線路パターンと、前記第1誘電体層と重なる第2誘電体層と、前記第2誘電体層の表面に設けられ前記第1主線路パターンおよび前記第1副線路パターンと重なるグランドパターンと、前記第1誘電体層との間に前記第2誘電体層を挟んで設けられた第3誘電体層と、前記第3誘電体層の表面に設けられ、前記第1主線路パターンの一端に接続された第2主線路パターンと、前記第3誘電体層の表面に設けられ、前記第1副線路パターンの一端に接続され、少なくとも一部が前記第2主線路パターンの少なくとも一部に沿って設けられた第2副線路パターンと、前記第3誘電体層の表面に設けられ、前記第1主線路パターンの他端に接続された第3主線路パターンと、前記第3誘電体層の表面に設けられ、前記第1副線路パターンの他端に接続され、少なくとも一部が前記第3主線路パターンの少なくとも一部に沿って設けられた第3副線路パターンと、を備える方向性結合器である。 The present invention is provided on the surface of the first dielectric layer, the first main line pattern provided on the surface of the first dielectric layer, and the surface of the first dielectric layer, and at least a part thereof is the first main. A first sub-line pattern provided along at least a part of the line pattern, a second dielectric layer overlapping the first dielectric layer, and the first main line provided on the surface of the second dielectric layer. A third dielectric layer provided with the second dielectric layer interposed therebetween, a ground pattern overlapping the pattern and the first sub-line pattern, and the third dielectric layer. A second main line pattern provided on the surface and connected to one end of the first main line pattern, and at least one provided on the surface of the third dielectric layer and connected to one end of the first sub line pattern. A portion is provided on the surface of the second auxiliary line pattern provided along at least a part of the second main line pattern and the surface of the third dielectric layer, and is connected to the other end of the first main line pattern. A third main line pattern, provided on the surface of the third dielectric layer, connected to the other end of the first sub-line pattern, and at least partly provided along at least part of the third main line pattern. It is a directional coupler comprising the third sub-line pattern.

上記構成において、前記第1主線路パターンと前記グランドパターンとの最短距離および前記第1副線路パターンと前記グランドパターンとの最短距離は、前記第2主線路パターンと前記グランドパターンとの最短距離、前記第2副線路パターンと前記グランドパターンとの最短距離、前記第3主線路パターンと前記グランドパターンとの最短距離および前記第3副線路パターンと前記グランドパターンとの最短距離より小さい構成とすることができる。 In the above configuration, the shortest distance between the first main line pattern and the ground pattern and the shortest distance between the first sub line pattern and the ground pattern are the shortest distance between the second main line pattern and the ground pattern. The configuration shall be smaller than the shortest distance between the second sub line pattern and the ground pattern, the shortest distance between the third main line pattern and the ground pattern, and the shortest distance between the third sub line pattern and the ground pattern. Can be done.

本発明によれば、結合度の平坦性を向上させることができる。 According to the present invention, the flatness of the degree of coupling can be improved.

図1は、実施例1に係る方向性結合器の回路図である。FIG. 1 is a circuit diagram of a directional coupler according to the first embodiment. 図2は、実施例2に係る方向性結合器の回路図である。FIG. 2 is a circuit diagram of the directional coupler according to the second embodiment. 図3(a)から図3(c)は、実施例2に係る方向性結合器の上面図、下面図および側面図である。3 (a) to 3 (c) are a top view, a bottom view and a side view of the directional coupler according to the second embodiment. 図4は、実施例2における方向性結合器の解体斜視図(その1)である。FIG. 4 is a disassembled perspective view (No. 1) of the directional coupler in Example 2. 図5は、実施例2における方向性結合器の解体斜視図(その2)である。FIG. 5 is a disassembled perspective view (No. 2) of the directional coupler in Example 2. 図6(a)から図6(d)は、実施例2における各誘電体層の平面図(その1)である。6 (a) to 6 (d) are plan views (No. 1) of each dielectric layer in the second embodiment. 図7(a)から図7(d)は、実施例2における各誘電体層の平面図(その2)である。7 (a) to 7 (d) are plan views (No. 2) of each dielectric layer in the second embodiment. 図8(a)から図8(d)は、実施例2における各誘電体層の平面図(その3)である。8 (a) to 8 (d) are plan views (No. 3) of each dielectric layer in the second embodiment. 図9(a)から図9(e)は、実施例2における各誘電体層の平面図(その4)である。9 (a) to 9 (e) are plan views (No. 4) of each dielectric layer in the second embodiment. 図10は、サンプルAの側面図である。FIG. 10 is a side view of sample A. 図11は、サンプルBの側面図である。FIG. 11 is a side view of sample B. 図12は、サンプルDの側面図である。FIG. 12 is a side view of sample D. 図13(a)は、サンプルAにおける周波数に対する位相を示す図、図13(b)は、周波数に対する結合度およびアイソレーションを示す図である。13 (a) is a diagram showing the phase with respect to the frequency in the sample A, and FIG. 13 (b) is a diagram showing the degree of coupling and isolation with respect to the frequency. 図14(a)は、サンプルBにおける周波数に対する位相を示す図、図14(b)は、周波数に対する結合度およびアイソレーションを示す図である。14 (a) is a diagram showing the phase with respect to the frequency in the sample B, and FIG. 14 (b) is a diagram showing the degree of coupling and isolation with respect to the frequency. 図15(a)は、サンプルCにおける周波数に対する位相を示す図、図15(b)は、周波数に対する結合度およびアイソレーションを示す図である。FIG. 15 (a) is a diagram showing the phase with respect to the frequency in the sample C, and FIG. 15 (b) is a diagram showing the degree of coupling and isolation with respect to the frequency. 図16(a)は、サンプルDにおける周波数に対する位相を示す図、図16(b)は、周波数に対する結合度およびアイソレーションを示す図である。16 (a) is a diagram showing the phase with respect to the frequency in the sample D, and FIG. 16 (b) is a diagram showing the degree of coupling and isolation with respect to the frequency. 図17(a)は、サンプルEにおける周波数に対する位相を示す図、図17(b)は、周波数に対する結合度およびアイソレーションを示す図である。FIG. 17A is a diagram showing the phase with respect to the frequency in the sample E, and FIG. 17B is a diagram showing the degree of coupling and isolation with respect to the frequency. 図18は、シミュレーション2における方向性結合器の回路図である。FIG. 18 is a circuit diagram of a directional coupler in simulation 2. 図19は、シミュレーション2における位相差に対する結合度の差を示す図である。FIG. 19 is a diagram showing the difference in the degree of coupling with respect to the phase difference in the simulation 2. 図20は、シミュレーション3における周波数に対するアイソレーションを示す図である。FIG. 20 is a diagram showing isolation with respect to frequency in simulation 3.

以下、図面を参照し本発明の実施例について説明する。 Hereinafter, examples of the present invention will be described with reference to the drawings.

図1は、実施例1に係る方向性結合器の回路図である。図1に示すように、入力端子Tinと出力端子Toutとの間に直列に主線路Lmが接続されている。主線路Lmは、中央部の線路L1と、入力端子Tinと線路L1とを電気的に接続する線路L2と、線路L1と出力端子Toutとを電気的に接続する線路L3と、を有している。結合端子Tcとアイソレーション端子Tisoとの間に副線路Lsが接続されている。副線路Lsは、中央部の線路L4と、結合端子Tcと線路L4とを電気的に接続する線路L5と、線路L4とアイソレーション端子Tisoとを電気的に接続する線路L6と、を有している。線路L1からL3と線路L4からL6とはそれぞれ電磁界結合する。 FIG. 1 is a circuit diagram of a directional coupler according to the first embodiment. As shown in FIG. 1, the main line Lm is connected in series between the input terminal Tin and the output terminal Tout. The main line Lm has a line L1 in the central portion, a line L2 that electrically connects the input terminal Tin and the line L1, and a line L3 that electrically connects the line L1 and the output terminal Tout. There is. A sub-line Ls is connected between the coupling terminal Tc and the isolation terminal Tiso. The sub-line Ls has a central line L4, a line L5 that electrically connects the coupling terminal Tc and the line L4, and a line L6 that electrically connects the line L4 and the isolation terminal Tiso. ing. The lines L1 to L3 and the lines L4 to L6 are electromagnetically coupled to each other.

入力端子Tinから入力した高周波信号Sinのほとんどは出力端子Toutから高周波信号Soutとして出力する。主線路Lmを伝搬する高周波信号は副線路Lsと結合する。これにより、高周波信号Sinの一部が結合端子Tcから高周波信号Scとして出力される。また、高周波信号Soutの一部がアイソレーション端子Tisoから高周波信号Sisoとして出力される。結合度(カップリング)は、信号Sinの電力に対する信号Scの電力である。アイソレーションは信号Sinの電力に対する信号Sisoの電力である。 Most of the high frequency signal Sin input from the input terminal Tin is output as a high frequency signal Sout from the output terminal Tout. The high frequency signal propagating on the main line Lm is coupled with the sub line Ls. As a result, a part of the high frequency signal Sin is output from the coupling terminal Tc as a high frequency signal Sc. Further, a part of the high frequency signal Sout is output as a high frequency signal Siso from the isolation terminal Tiso. The degree of coupling (coupling) is the power of the signal Sc with respect to the power of the signal Sin. Isolation is the power of the signal Siso with respect to the power of the signal Sin.

方向性結合器は、例えば移動体通信機器の送信回路に用いられる。方向性結合器はパワーアンプ等の増幅器が増幅した送信信号の一部を取り出し、パワーアンプにフィードバックするために用いられる。これにより、パワーアンプの制御がリアルタイムで行われる。 The directional coupler is used, for example, in a transmission circuit of a mobile communication device. The directional coupler is used to take out a part of the transmission signal amplified by an amplifier such as a power amplifier and feed it back to the power amplifier. As a result, the power amplifier is controlled in real time.

方向性結合器では、周波数に対し結合度を平坦にすることが求められる。例えばGSM(登録商標)(Global System for Mobile communications)800/900では、送信帯域は824MHzから915MHzである。例えばこの送信帯域において結合度が20dB±2dBとなることが求められる。この例では、周波数帯域が91MHzのため、結合度の平坦化は比較的容易である。 Directional couplers are required to flatten the degree of coupling with respect to frequency. For example, in GSM® (Global System for Mobile communications) 800/900, the transmission band is from 824 MHz to 915 MHz. For example, the degree of coupling is required to be 20 dB ± 2 dB in this transmission band. In this example, since the frequency band is 91 MHz, it is relatively easy to flatten the degree of coupling.

しかし、近年では、移動体通信機器に多数のバンドが用いられている。このため、方向性結合器が用いられる帯域が例えば698MHzから2690MHzのように広帯域化してきている。周波数が高くなると電磁界結合が強くなるため結合度が大きくなる。一例では698MHzで結合度が30dB、2700MHzで結合度が17dBとなる。 However, in recent years, many bands have been used in mobile communication devices. Therefore, the band in which the directional coupler is used has been widened, for example, from 698 MHz to 2690 MHz. As the frequency increases, the electromagnetic field coupling becomes stronger and the coupling degree increases. In one example, the coupling degree is 30 dB at 698 MHz and the coupling degree is 17 dB at 2700 MHz.

このように、結合度の周波数依存性は小さいことが求められている。すなわち、結合度は周波数に対し平坦であることが好ましい。アイソレーション端子Tisoが終端抵抗により終端される。信号Sisoは終端抵抗により消費されてしまう。このため、アイソレーションは大きいことが好ましい。 As described above, the frequency dependence of the degree of coupling is required to be small. That is, the degree of coupling is preferably flat with respect to frequency. The isolation terminal Tiso is terminated by a terminating resistor. The signal Siso is consumed by the terminating resistor. Therefore, it is preferable that the isolation is large.

実施例1では、線路L1およびL4の特性インピーダンスを線路L2、L3、L5およびL6の特性インピーダンスより低くする。これにより、線路L1とL4との結合度が線路L2とL5の結合度および線路L3とL6の結合度に比べ小さくなる。これにより、主線路Lmと副線路Lsとの位相差が大きくなると考えられる。よって、結合度の周波数依存性が小さくなりかつアイソレーションが向上する。 In the first embodiment, the characteristic impedance of the lines L1 and L4 is made lower than the characteristic impedance of the lines L2, L3, L5 and L6. As a result, the degree of coupling between the lines L1 and L4 is smaller than the degree of coupling between the lines L2 and L5 and the degree of coupling between the lines L3 and L6. As a result, it is considered that the phase difference between the main line Lm and the sub line Ls becomes large. Therefore, the frequency dependence of the degree of coupling is reduced and the isolation is improved.

実施例2は実施例1の具体例である。図2は、実施例2に係る方向性結合器の回路図である。図2に示すように、線路L2aおよびL2bは入力端子Tinと線路L1との間に並列に接続されている。線路L3aおよびL3bは線路L1と出力端子Toutとの間に並列に接続されている。線路L5aおよびL5bは結合端子Tcと線路L4との間に直列に接続されている。線路L6aおよびL6bは線路L4とアイソレーション端子Tisoとの間に直列に接続されている。線路L2a、L2b、L3aおよびL3bは、それぞれ線路L5a、L5b、L6aおよびL6bと電磁界結合する。 Example 2 is a specific example of Example 1. FIG. 2 is a circuit diagram of the directional coupler according to the second embodiment. As shown in FIG. 2, the lines L2a and L2b are connected in parallel between the input terminal Tin and the line L1. The lines L3a and L3b are connected in parallel between the line L1 and the output terminal Tout. The lines L5a and L5b are connected in series between the coupling terminal Tc and the line L4. The lines L6a and L6b are connected in series between the line L4 and the isolation terminal Tiso. The lines L2a, L2b, L3a and L3b are electromagnetically coupled to the lines L5a, L5b, L6a and L6b, respectively.

高周波信号は主に主線路Lmを伝搬する。そこで、線路L2aとL2bとを並列に接続し、線路L3aとL3bとを並列に接続する。これにより、主線路Lmの導体損が減少し主線路Lmの挿入損失が小さくなる。副線路Lsの損失は方向性結合器の特性にあまり影響しない。そこで、線路L5aとL5bとを直列に接続し、線路L6aとL6bとを直列に接続する。これにより、結合度を高くすることができる。 The high frequency signal mainly propagates on the main line Lm. Therefore, the lines L2a and L2b are connected in parallel, and the lines L3a and L3b are connected in parallel. As a result, the conductor loss of the main line Lm is reduced and the insertion loss of the main line Lm is reduced. The loss of the secondary line Ls does not significantly affect the characteristics of the directional coupler. Therefore, the lines L5a and L5b are connected in series, and the lines L6a and L6b are connected in series. This makes it possible to increase the degree of coupling.

入力端子Tinの主線路Lmとの間に線路Linが接続され、主線路Lmと出力端子Toutとの間に線路Loutが接続されている。結合端子Tcの副線路Lsとの間に線路Lcが接続され、副線路Lsとアイソレーション端子Tisoとの間に線路Lisoが接続されている。線路Lin、Lout、LcおよびLisoは、引き出しパターンである。線路L4とL5bとの間のノードとグランドとの間にキャパシタC1が接続され、線路L4と線路L6aとの間のノードとグランドとの間にキャパシタC2が接続されている。キャパシタC1およびC2は、線路L4のインピーダンスの(微)調整のためのものである。その他の構成は実施例1と同じであり説明を省略する。 A line Lin is connected between the main line Lm of the input terminal Tin, and a line Lout is connected between the main line Lm and the output terminal Tout. The line Lc is connected to the sub line Ls of the coupling terminal Tc, and the line Liso is connected to the sub line Ls and the isolation terminal Tiso. The lines Lin, Lout, Lc and Liso are drawer patterns. The capacitor C1 is connected between the node between the line L4 and L5b and the ground, and the capacitor C2 is connected between the node and the ground between the line L4 and the line L6a. Capacitors C1 and C2 are for (fine) adjustment of the impedance of the line L4. Other configurations are the same as those in the first embodiment, and the description thereof will be omitted.

図3(a)から図3(c)は、実施例2に係る方向性結合器の上面図、下面図および側面図である。図3(b)は、方向性結合器の下面を上から透視した下面図である。積層体10の積層方向をZ方向、積層体10の面方向における長手方向をX方向、短手方向をY方向とする。 3 (a) to 3 (c) are a top view, a bottom view and a side view of the directional coupler according to the second embodiment. FIG. 3B is a bottom view of the lower surface of the directional coupler as seen through from above. The stacking direction of the laminated body 10 is the Z direction, the longitudinal direction of the laminated body 10 in the plane direction is the X direction, and the lateral direction is the Y direction.

図3(a)から図3(c)に示すように、方向性結合器は積層体10を有する。積層体10の上面には、方向識別マーク22が設けられている。積層体10の下面に端子電極20が設けられている。端子電極20は、入力端子Tin、出力端子Tout、結合端子Tc、アイソレーション端子Tisoおよびグランド端子Tgndに相当する。積層体10のX方向の長さLは例えば1mmであり、Y方向の幅Wは例えば0.5mmであり、Z方向の厚さTは例えば0.45mmである。 As shown in FIGS. 3 (a) to 3 (c), the directional coupler has the laminated body 10. A direction identification mark 22 is provided on the upper surface of the laminated body 10. The terminal electrode 20 is provided on the lower surface of the laminated body 10. The terminal electrode 20 corresponds to an input terminal Tin, an output terminal Tout, a coupling terminal Tc, an isolation terminal Tiso, and a ground terminal Tgnd. The length L of the laminate 10 in the X direction is, for example, 1 mm, the width W in the Y direction is, for example, 0.5 mm, and the thickness T in the Z direction is, for example, 0.45 mm.

図4および図5は、実施例2における方向性結合器の解体斜視図である。図6(a)から図9(e)は、実施例2における各誘電体層の平面図である。図6(a)、図6(c)、図7(a)、図7(c)、図8(a)、図8(c)、図9(a)および図9(c)は、それぞれ誘電体層11bから11iの上面の導電体パターン12を示す図である。図6(b)、図6(d)、図7(b)、図7(d)、図8(b)、図8(d)、図9(b)および図9(d)は、それぞれ誘電体層11bから11iを貫通するビア配線13を示す図である。図9(e)は、誘電体層11iの下面の端子電極20を示す図であり、上から誘電体層11iの下面を透視した図である。 4 and 5 are disassembled perspective views of the directional coupler in Example 2. 6 (a) to 9 (e) are plan views of each dielectric layer in the second embodiment. 6 (a), 6 (c), 7 (a), 7 (c), 8 (a), 8 (c), 9 (a) and 9 (c), respectively. It is a figure which shows the conductor pattern 12 on the upper surface of the dielectric layer 11b to 11i. 6 (b), 6 (d), 7 (b), 7 (d), 8 (b), 8 (d), 9 (b) and 9 (d), respectively. It is a figure which shows the via wiring 13 which penetrates from a dielectric layer 11b to 11i. FIG. 9E is a diagram showing the terminal electrode 20 on the lower surface of the dielectric layer 11i, and is a perspective view of the lower surface of the dielectric layer 11i from above.

図4から図9(e)に示すように、複数の誘電体層11aから11iが積層されている。各誘電体層11bから11iの上面には導電体パターン12が形成されている。誘電体層11iの下面には端子電極20が形成されている。誘電体層11bから11iには、誘電体層11bから11iを貫通するビア配線13が形成されている。ビア配線13は、上下の導電体パターン12を電気的に接続する。誘電体層11aから11iは、例えばAl、Siおよび/またはCa等の酸化物を含むセラミックス材料である。誘電体層11aから11iは、樹脂材料またはガラス材料でもよい。導電体パターン12およびビア配線13は、例えばAg、Pd、Pt、Cu、Ni、Au、Au-Pd合金またはAg-Pt合金等の金属層である。 As shown in FIGS. 4 to 9 (e), a plurality of dielectric layers 11a to 11i are laminated. A conductor pattern 12 is formed on the upper surfaces of the dielectric layers 11b to 11i. A terminal electrode 20 is formed on the lower surface of the dielectric layer 11i. Via wiring 13 penetrating the dielectric layers 11b to 11i is formed in the dielectric layers 11b to 11i. The via wiring 13 electrically connects the upper and lower conductor patterns 12. The dielectric layers 11a to 11i are ceramic materials containing oxides such as Al, Si and / or Ca. The dielectric layers 11a to 11i may be made of a resin material or a glass material. The conductor pattern 12 and the via wiring 13 are metal layers such as, for example, Ag, Pd, Pt, Cu, Ni, Au, Au—Pd alloy or Ag—Pt alloy.

図4に示すように、誘電体層11aの上面には方向識別マーク22が形成されている。図4および図6(a)に示すように、誘電体層11bの導電体パターン12は線路L1およびL4を形成する。線路L1とL4とはX方向に延伸し略平行に設けられている。線路L1は略直線状である。線路L4の中央部は線路L4の両端部に対し+Y方向にシフトして設けられている。図6(a)のように、線路L1と線路L4の中央部とが対向する領域において、線路L1およびL4の幅をW1およびW4、線路L1とL4との間の距離をS14、線路L1およびL4の長さをL14とする。 As shown in FIG. 4, a direction identification mark 22 is formed on the upper surface of the dielectric layer 11a. As shown in FIGS. 4 and 6 (a), the conductor pattern 12 of the dielectric layer 11b forms the lines L1 and L4. The lines L1 and L4 extend in the X direction and are provided substantially in parallel. The line L1 is substantially linear. The central portion of the line L4 is provided so as to be shifted in the + Y direction with respect to both ends of the line L4. As shown in FIG. 6A, in the region where the line L1 and the central portion of the line L4 face each other, the widths of the lines L1 and L4 are W1 and W4, the distance between the lines L1 and L4 is S14, and the lines L1 and L4. Let the length of L4 be L14.

図4および図6(c)に示すように、誘電体層11cの上面の導電体パターン12はグランド電極G1を形成する。平面視において線路L1の一部および線路L4の一部(+Y方向にシフトした領域を含む領域)はグランド電極G1と重なっている。線路L1とグランド電極G1とは、および線路L4とグランド電極G1とは、マイクロストリップ線路を形成する。高さに制約がない場合は、線路L1およびL4は、ストリップ線路の信号線路でもよい。 As shown in FIGS. 4 and 6 (c), the conductor pattern 12 on the upper surface of the dielectric layer 11c forms the ground electrode G1. In a plan view, a part of the line L1 and a part of the line L4 (a region including a region shifted in the + Y direction) overlap with the ground electrode G1. The line L1 and the ground electrode G1 and the line L4 and the ground electrode G1 form a microstrip line. If there are no restrictions on the height, the lines L1 and L4 may be strip line signal lines.

図4および図7(a)に示すように、誘電体層11dの上面の導電体パターン12はキャパシタ電極14を形成する。誘電体層11cを挟み対向するキャパシタ電極14とグランド電極G1とはキャパシタC1およびC2を形成する。 As shown in FIGS. 4 and 7 (a), the conductor pattern 12 on the upper surface of the dielectric layer 11d forms the capacitor electrode 14. The capacitor electrode 14 facing the dielectric layer 11c and the ground electrode G1 form capacitors C1 and C2.

図4および図7(c)に示すように、誘電体層11eの上面の導電体パターン12は線路L2b、L3b、L5bおよびL6bを形成する。線路L2b、L3b、L5bおよびL6bはU字形状またはC字形状を有する。また、線路L2b、L3b、L5bおよびL6bは、ミアンダ型形状でもよい。インピーダンスを低下させないため、平面視において線路L2b、L3b、L5bおよびL6bはグランド電極G1と重なっていない。 As shown in FIGS. 4 and 7 (c), the conductor pattern 12 on the upper surface of the dielectric layer 11e forms the lines L2b, L3b, L5b and L6b. The lines L2b, L3b, L5b and L6b have a U-shape or a C-shape. Further, the lines L2b, L3b, L5b and L6b may have a meander type shape. In order not to lower the impedance, the lines L2b, L3b, L5b and L6b do not overlap with the ground electrode G1 in a plan view.

図5および図8(a)に示すように、誘電体層11fの上面の導電体パターン12は線路L2a、L3a、L5aおよびL6aを形成する。線路L2a、L3a、L5aおよびL6aはU字形状またはC字形状を有する。平面視において線路L2a、L3a、L5aおよびL6aは、グランド電極G1と重なっていない。平面視において線路L2a、L3a、L5aおよびL6aは、それぞれ線路L2b、L3b、L5bおよびL6bの少なくとも一部と重なっている。線路L5aとL5bは巻方向が同じであり、線路L6aとL6bは巻方向が同じである。 As shown in FIGS. 5 and 8 (a), the conductor pattern 12 on the upper surface of the dielectric layer 11f forms the lines L2a, L3a, L5a and L6a. The lines L2a, L3a, L5a and L6a have a U-shape or a C-shape. In plan view, the lines L2a, L3a, L5a and L6a do not overlap with the ground electrode G1. In plan view, the lines L2a, L3a, L5a and L6a overlap with at least a part of the lines L2b, L3b, L5b and L6b, respectively. The lines L5a and L5b have the same winding direction, and the lines L6a and L6b have the same winding direction.

図7(c)および図8(a)のように、線路L2aおよびL2b、L3aおよびL3b、線路L5aおよびL5b、並びに線路L6aおよびL6bの幅をそれぞれW2、W3、W5およびW6とする。線路L2aとL5aとの間の距離および線路L2bとL5bとの間の距離をS25とする。線路L3aとL6aとの間の距離および線路L3bとL6bとの間の距離をS36とする。 As shown in FIGS. 7 (c) and 8 (a), the widths of the lines L2a and L2b, L3a and L3b, the lines L5a and L5b, and the lines L6a and L6b are W2, W3, W5 and W6, respectively. Let S25 be the distance between the lines L2a and L5a and the distance between the lines L2b and L5b. Let S36 be the distance between the lines L3a and L6a and the distance between the lines L3b and L6b.

図5および図8(c)に示すように、誘電体層11gの上面の導電体パターン12は、線路LcおよびLisoを形成する。図5および図9(a)に示すように、誘電体層11hの上面の導電体パターン12はグランド電極G2を形成する。図5および図9(c)に示すように、誘電体層11iの上面の導電体パターン12は、線路LinおよびLout並びにグランド電極G3を形成する。図5および図9(e)に示すように、誘電体層11iの下面には端子電極20が形成されている。図6(b)、図6(d)、図7(b)、図7(d)、図8(b)、図8(d)、図9(b)および図9(d)に示すように、誘電体層11bから11iにはビア配線13が形成されている。 As shown in FIGS. 5 and 8 (c), the conductor pattern 12 on the upper surface of the dielectric layer 11 g forms the lines Lc and Liso. As shown in FIGS. 5 and 9A, the conductor pattern 12 on the upper surface of the dielectric layer 11h forms the ground electrode G2. As shown in FIGS. 5 and 9 (c), the conductor pattern 12 on the upper surface of the dielectric layer 11i forms the lines Lin and Lout and the ground electrode G3. As shown in FIGS. 5 and 9 (e), a terminal electrode 20 is formed on the lower surface of the dielectric layer 11i. As shown in FIGS. 6 (b), 6 (d), 7 (b), 7 (d), 8 (b), 8 (d), 9 (b) and 9 (d). In addition, via wiring 13 is formed in the dielectric layers 11b to 11i.

図4および図5に示すように、線路L1およびL4とグランド電極G1との間の誘電体層11bの厚さをT1、グランド電極G1と線路L2b、L3b、L5bおよびL6bとの間の誘電体層11cおよび11dの合計の厚さをT2、線路L2b、L3b、L5bおよびL6bと線路L2a、L3a、L5aおよびL6aとの間の誘電体層11eの厚さをT3とする。また、線路L1およびL4の厚さをT4、線路L2a、L2b、L3a、L3b、L5a、L5b、L6aおよびL6bの厚さをT5とする。 As shown in FIGS. 4 and 5, the thickness of the dielectric layer 11b between the lines L1 and L4 and the ground electrode G1 is T1, and the thickness of the dielectric layer between the ground electrode G1 and the lines L2b, L3b, L5b and L6b. The total thickness of the layers 11c and 11d is T2, and the thickness of the dielectric layer 11e between the lines L2b, L3b, L5b and L6b and the lines L2a, L3a, L5a and L6a is T3. Further, the thickness of the lines L1 and L4 is T4, and the thickness of the lines L2a, L2b, L3a, L3b, L5a, L5b, L6a and L6b is T5.

[シミュレーション1]
厚さT1からT5を変えシミュレーションを行った。シミュレーションは、キーサイト・テクノロジーズ・インク(Keysight Technologies,Inc.)から入手可能なアドバンスト・デザイン・システム(ADS)を用いて、回路シミュレーションを行っている。
[Simulation 1]
The simulation was performed by changing the thicknesses T1 to T5. The simulation is a circuit simulation using the Advanced Design System (ADS) available from Keysight Technologies, Inc.

シミュレーション条件は以下である。
誘電体層11aから11iの比誘電率:10
線路L1の幅W1:25μm
線路L4の幅W4:20μm
線路L1とL4の距離S14:230μm
線路L1とL4が対向する長さL14:785μm
線路L2a、L2bの幅W2:25μm
線路L3a、L3bの幅W3:25μm
線路L5a、L5bの幅W5:25μm
線路L6a、L6bの幅W6:25μm
線路L2aとL5aの距離S25:25μm
線路L3aとL6aの距離S36:25μm
The simulation conditions are as follows.
Relative permittivity of dielectric layers 11a to 11i: 10
Line L1 width W1: 25 μm
Line L4 width W4: 20 μm
Distance between lines L1 and L4 S14: 230 μm
Length L14: 785 μm where lines L1 and L4 face each other
Width W2 of lines L2a and L2b: 25 μm
Width W3 of lines L3a and L3b: 25 μm
Width W5 of lines L5a and L5b: 25 μm
Width W6 of lines L6a and L6b: 25 μm
Distance between lines L2a and L5a S25: 25 μm
Distance between lines L3a and L6a S36: 25 μm

厚さT1からT5の異なるサンプルAからEの厚さT1からT5の厚さを表1に示す。

Figure 0007029254000001
Table 1 shows the thicknesses T1 to T5 of the samples A to E having different thicknesses T1 to T5.
Figure 0007029254000001

図10から図12は、それぞれサンプルA、BおよびDの側面図であり、誘電体層を透過して導電体パターン12およびビア配線13を示す図である。 10 to 12 are side views of the samples A, B, and D, respectively, showing the conductor pattern 12 and the via wiring 13 passing through the dielectric layer.

図10および表1に示すように、サンプルAでは、線路L1およびL4とグランド電極G1との間の誘電体層11bの厚さT1と、グランド電極G1と線路L2b、L3b、L5bおよびL6bとの間の誘電体層11cおよび11dの合計の厚さT2と、は200μmであり、同じである。線路L1およびL4の厚さT4と、グランド電極G1の厚さT5と、は8μmであり同じである。 As shown in FIGS. 10 and 1, in sample A, the thickness T1 of the dielectric layer 11b between the lines L1 and L4 and the ground electrode G1 and the ground electrode G1 and the lines L2b, L3b, L5b and L6b The total thickness T2 of the dielectric layers 11c and 11d between them is 200 μm, which is the same. The thickness T4 of the lines L1 and L4 and the thickness T5 of the ground electrode G1 are 8 μm, which are the same.

図11および表1に示すように、サンプルBでは、厚さT1は15μmであり、厚さT2は200μmであり、厚さT1はT2より小さい。厚さT4と厚さT5とは8μmであり同じである。 As shown in FIG. 11 and Table 1, in sample B, the thickness T1 is 15 μm, the thickness T2 is 200 μm, and the thickness T1 is smaller than T2. The thickness T4 and the thickness T5 are 8 μm and are the same.

表1に示すように、サンプルCでは、厚さT1は200μmであり、厚さT2は15μmであり、厚さT1はT2より大きい。厚さT4と厚さT5とは8μmであり同じである。 As shown in Table 1, in sample C, the thickness T1 is 200 μm, the thickness T2 is 15 μm, and the thickness T1 is larger than T2. The thickness T4 and the thickness T5 are 8 μm and are the same.

図12および表1に示すように、サンプルDでは、厚さT1は15μmであり、厚さT2は200μmであり、厚さT1はT2より小さい。厚さT4は15μmであり、厚さT5は8μmであり、厚さT4はT5より大きい。 As shown in FIG. 12 and Table 1, in sample D, the thickness T1 is 15 μm, the thickness T2 is 200 μm, and the thickness T1 is smaller than T2. The thickness T4 is 15 μm, the thickness T5 is 8 μm, and the thickness T4 is larger than T5.

表1に示すように、サンプルEでは、厚さT1は15μmであり、厚さT2は200μmであり、厚さT1はT2より小さい。厚さT4は8μmであり、厚さT5は15μmであり、厚さT4はT5より小さい。 As shown in Table 1, in sample E, the thickness T1 is 15 μm, the thickness T2 is 200 μm, and the thickness T1 is smaller than T2. The thickness T4 is 8 μm, the thickness T5 is 15 μm, and the thickness T4 is smaller than T5.

図13(a)は、サンプルAにおける周波数に対する位相を示す図、図13(b)は、周波数に対する結合度およびアイソレーションを示す図である。図13(a)おいて、実線は主線路Lmにおける入力端子Tinに対する出力端子Toutの位相を示し、破線は副線路Lsにおける入力端子Tinに対する出力端子Toutの位相を示す。点線は主線路Lmと副線路Lsの位相差Lm-Lsを示す。図13(b)において実線は結合度を示し、破線はアイソレーションを示す。 13 (a) is a diagram showing the phase with respect to the frequency in the sample A, and FIG. 13 (b) is a diagram showing the degree of coupling and isolation with respect to the frequency. In FIG. 13A, the solid line shows the phase of the output terminal Tout with respect to the input terminal Tin in the main line Lm, and the broken line shows the phase of the output terminal Tout with respect to the input terminal Tin in the sub line Ls. The dotted line indicates the phase difference Lm-Ls between the main line Lm and the sub line Ls. In FIG. 13B, the solid line indicates the degree of coupling, and the broken line indicates the isolation.

表2は、サンプルAからEにおける位相差、結合度の差および最小アイソレーションを示す表である。

Figure 0007029254000002
Table 2 is a table showing the phase difference, the difference in the degree of coupling, and the minimum isolation between the samples A to E.
Figure 0007029254000002

位相差は、5.85GHz(図13(a)の三角マーカ)の主線路Lmと副線路Lsとの位相差Lm-Lsである。結合度の差は、3.4GHz(図13(b)の下向き三角)と6GHz(図13(b)の上向き三角)の結合度の差である。最小アイソレーションは、3.4GHzから6GHzの範囲内の最小(絶対値が小さい)のアイソレーションである。サンプルAでは、位相差が6.6°、結合度の差が3.85dBおよび最小アイソレーションが-31dBである。 The phase difference is the phase difference Lm-Ls between the main line Lm and the sub line Ls of 5.85 GHz (triangular marker in FIG. 13A). The difference in the degree of coupling is the difference in the degree of coupling between 3.4 GHz (downward triangle in FIG. 13 (b)) and 6 GHz (upward triangle in FIG. 13 (b)). The minimum isolation is the minimum (small absolute value) isolation in the range of 3.4 GHz to 6 GHz. In sample A, the phase difference is 6.6 °, the difference in coupling degree is 3.85 dB, and the minimum isolation is −31 dB.

図14(a)は、サンプルBにおける周波数に対する位相を示す図、図14(b)は、周波数に対する結合度およびアイソレーションを示す図である。図14(a)に示すように、サンプルBでは主線路Lmの位相は図13(a)のサンプルAの主線路Lmの位相より絶対値が小さくなる。これにより、サンプルBの位相差はサンプルAより大きくなる。表2のようにサンプルBの位相差は7.28°である。 14 (a) is a diagram showing the phase with respect to the frequency in the sample B, and FIG. 14 (b) is a diagram showing the degree of coupling and isolation with respect to the frequency. As shown in FIG. 14A, in sample B, the phase of the main line Lm has an absolute value smaller than the phase of the main line Lm in sample A in FIG. 13A. As a result, the phase difference of sample B becomes larger than that of sample A. As shown in Table 2, the phase difference of sample B is 7.28 °.

図14(b)に示すように、サンプルBのアイソレーションは図13(b)のサンプルAのアイソレーションより大きくなる。表2のようにサンプルBの結合度の差は3.51dBでありサンプルAより小さい。サンプルBの最小アイソレーションは-43dBでありサンプルAより大きい。 As shown in FIG. 14 (b), the isolation of sample B is larger than that of sample A in FIG. 13 (b). As shown in Table 2, the difference in the degree of binding of sample B is 3.51 dB, which is smaller than that of sample A. The minimum isolation of sample B is -43 dB, which is larger than that of sample A.

サンプルBのように、厚さT1をT2より小さくすると、位相差が大きくなる。結合度の差が小さくなり、アイソレーションが大きくなる。このように、結合度の差およびアイソレーションが改善する。 When the thickness T1 is smaller than T2 as in sample B, the phase difference becomes large. The difference in coupling is small and the isolation is large. In this way, the difference in coupling degree and isolation are improved.

図15(a)は、サンプルCにおける周波数に対する位相を示す図、図15(b)は、周波数に対する結合度およびアイソレーションを示す図である。図15(a)に示すように、サンプルCでは主線路Lmの位相は図13(a)のサンプルAの主線路Lmの位相より絶対値が大きくなる。これにより、サンプルCの位相差はサンプルAより小さくなる。表2のようにサンプルCの位相差は2.79°である。 FIG. 15 (a) is a diagram showing the phase with respect to the frequency in the sample C, and FIG. 15 (b) is a diagram showing the degree of coupling and isolation with respect to the frequency. As shown in FIG. 15A, in sample C, the phase of the main line Lm has an absolute value larger than the phase of the main line Lm in sample A in FIG. 13A. As a result, the phase difference of sample C becomes smaller than that of sample A. As shown in Table 2, the phase difference of the sample C is 2.79 °.

図15(b)に示すように、サンプルCのアイソレーションは図13(b)のサンプルAのアイソレーションより小さくなる。表2のようにサンプルCの結合度の差は3.98dBでありサンプルAより大きい。サンプルCの最小アイソレーションは-33dBでありサンプルAと同程度である。 As shown in FIG. 15 (b), the isolation of sample C is smaller than that of sample A in FIG. 13 (b). As shown in Table 2, the difference in the degree of binding of sample C is 3.98 dB, which is larger than that of sample A. The minimum isolation of sample C is −33 dB, which is similar to that of sample A.

サンプルCのように、厚さT2をT1より小さくすると、位相差が小さくなる。結合度の差が大きくなり、アイソレーションは同程度である。このように、結合度の差が悪化する。 When the thickness T2 is smaller than T1 as in sample C, the phase difference becomes smaller. The difference in the degree of coupling is large, and the isolation is about the same. In this way, the difference in the degree of coupling is exacerbated.

図16(a)は、サンプルDにおける周波数に対する位相を示す図、図16(b)は、周波数に対する結合度およびアイソレーションを示す図である。図16(a)に示すように、サンプルDでは位相差はサンプルBより大きくなる。表2のようにサンプルDの位相差は7.34°である。 16 (a) is a diagram showing the phase with respect to the frequency in the sample D, and FIG. 16 (b) is a diagram showing the degree of coupling and isolation with respect to the frequency. As shown in FIG. 16A, the phase difference in sample D is larger than that in sample B. As shown in Table 2, the phase difference of the sample D is 7.34 °.

図16(b)に示すように、サンプルDのアイソレーションは図14(b)のサンプルBのアイソレーションと同程度である。表2のようにサンプルDの結合度の差は3.38dBでありサンプルBより小さい。サンプルDの最小アイソレーションは-43dBでありサンプルBと同程度である。 As shown in FIG. 16 (b), the isolation of sample D is similar to the isolation of sample B in FIG. 14 (b). As shown in Table 2, the difference in the degree of coupling of sample D is 3.38 dB, which is smaller than that of sample B. The minimum isolation of sample D is −43 dB, which is similar to that of sample B.

サンプルDのように、厚さT4をT5より大きくすると、位相差が大きくなる。結合度の差が小さくなる。このように、結合度の差が改善する。 When the thickness T4 is made larger than T5 as in the sample D, the phase difference becomes large. The difference in the degree of coupling becomes small. In this way, the difference in the degree of coupling is improved.

図17(a)は、サンプルEにおける周波数に対する位相を示す図、図17(b)は、周波数に対する結合度およびアイソレーションを示す図である。図17(a)に示すように、サンプルEでは位相差はサンプルBより小さくなる。表2のようにサンプルEの位相差は6.70°である。 FIG. 17A is a diagram showing the phase with respect to the frequency in the sample E, and FIG. 17B is a diagram showing the degree of coupling and isolation with respect to the frequency. As shown in FIG. 17A, the phase difference in sample E is smaller than that in sample B. As shown in Table 2, the phase difference of sample E is 6.70 °.

図17(b)に示すように、サンプルEのアイソレーションは図14(b)のサンプルBのアイソレーションより小さい。表2のようにサンプルEの結合度の差は3.64dBでありサンプルBより大きい。サンプルEの最小アイソレーションは-40dBでありサンプルBより小さい。 As shown in FIG. 17 (b), the isolation of sample E is smaller than that of sample B in FIG. 14 (b). As shown in Table 2, the difference in the degree of binding of sample E is 3.64 dB, which is larger than that of sample B. The minimum isolation of sample E is -40 dB, which is smaller than sample B.

サンプルEのように、厚さT5をT4より大きくすると、位相差が小さくなる。結合度の差が大きくなり、アイソレーションが小さくなる。このように、結合度の差およびアイソレーションが悪化する。 When the thickness T5 is larger than T4 as in sample E, the phase difference becomes smaller. The difference in the degree of coupling becomes large, and the isolation becomes small. In this way, the difference in the degree of coupling and the isolation are deteriorated.

シミュレーション1では、厚さT1をT2より小さくすると位相差が大きくなり、結合度の差およびアイソレーションが改善することがわかった。また、厚さT4をT5より大きくすると位相差が大きくなり、結合度の差およびアイソレーションが改善することがわかった。 In simulation 1, it was found that when the thickness T1 is smaller than T2, the phase difference becomes large, and the difference in the degree of coupling and the isolation are improved. It was also found that when the thickness T4 is larger than T5, the phase difference becomes large, and the difference in the degree of coupling and the isolation are improved.

[シミュレーション2]
位相差が結合度の差に影響することを調べるためシミュレーション2を行った。図18は、シミュレーション2における方向性結合器の回路図である。図18に示すように、主線路LmおよびLsが設けられている。副線路Lsと結合端子Tcとの間に線路Laが接続されている。副線路Lsとアイソレーション端子Tisoとの間に線路Lbが接続されている。
[Simulation 2]
Simulation 2 was performed to investigate that the phase difference affects the difference in the degree of coupling. FIG. 18 is a circuit diagram of a directional coupler in simulation 2. As shown in FIG. 18, main lines Lm and Ls are provided. The line La is connected between the sub line Ls and the coupling terminal Tc. A line Lb is connected between the sub line Ls and the isolation terminal Tiso.

線路LaおよびLbの電気長を変え、主線路Lmと副線路Lsとの位相差を変化させた。各線路は誘電体層を挟みグランド電極が対向するマリクロストリップ線路である。
線路L1の幅:25μm
線路L4の幅:25μm
線路L1とL4の距離:50μm
線路L1とL4が対向する長さ:785μm
誘電体層の比誘電率:10
線路とグランド電極との距離:200μm
The electrical lengths of the lines La and Lb were changed, and the phase difference between the main line Lm and the sub line Ls was changed. Each line is a maricross trip line with a dielectric layer sandwiched between them and the ground electrodes facing each other.
Line L1 width: 25 μm
Line L4 width: 25 μm
Distance between lines L1 and L4: 50 μm
Length of lines L1 and L4 facing each other: 785 μm
Relative permittivity of the dielectric layer: 10
Distance between line and ground electrode: 200 μm

図19は、シミュレーション2における位相差に対する結合度の差を示す図である。位相差は、主線路Lmと副線路Lsとの位相差である。結合度の差は3.4GHzと6GHzとの結合度の差である。図19に示すように、位相差が大きくなると結合度の差が小さくなる。位相差が約70°において結合度の差が最小となる。これは、位相差が大きくなることで主線路Lmと副線路Lsとの電磁界結合が弱まるためと考えられる。 FIG. 19 is a diagram showing the difference in the degree of coupling with respect to the phase difference in the simulation 2. The phase difference is the phase difference between the main line Lm and the sub line Ls. The difference in the degree of coupling is the difference in the degree of coupling between 3.4 GHz and 6 GHz. As shown in FIG. 19, as the phase difference increases, the difference in coupling degree decreases. When the phase difference is about 70 °, the difference in coupling degree is minimized. It is considered that this is because the electromagnetic field coupling between the main line Lm and the sub line Ls weakens as the phase difference increases.

シミュレーション2によれば、単純な方向性結合器においても位相差が大きくなると結合度の差が小さくなる。これにより、シミュレーション1において、サンプルBからEではサンプルAより結合度の差が小さくなるのは位相差が大きくなったためではないかと考えられる。 According to simulation 2, even in a simple directional coupler, the difference in coupling degree becomes smaller as the phase difference becomes larger. As a result, in Simulation 1, it is considered that the reason why the difference in the degree of coupling between the samples B to E is smaller than that of the sample A is that the phase difference is large.

[シミュレーション3]
シミュレーション1では、厚さT4がT5より大きいサンプルDではサンプルBとアイソレーションが同程度であった。そこで、サンプルB、DおよびEにおいて3次元構造に基づき電磁界シミュレーションを行った。
[Simulation 3]
In simulation 1, the isolation of sample D having a thickness T4 larger than that of T5 was similar to that of sample B. Therefore, an electromagnetic field simulation was performed on the samples B, D, and E based on the three-dimensional structure.

図20は、シミュレーション3における周波数に対するアイソレーションを示す図である。図20に示すように、サンプルBに対しサンプルDはアイソレーションが大きくなり、サンプルEはアイソレーションが小さくなる。 FIG. 20 is a diagram showing isolation with respect to frequency in simulation 3. As shown in FIG. 20, the isolation of the sample D is larger than that of the sample B, and the isolation of the sample E is smaller.

表3は、シミュレーション3における結合度の差および最小アイソレーションを示す表である。

Figure 0007029254000003
Table 3 is a table showing the difference in the degree of coupling and the minimum isolation in the simulation 3.
Figure 0007029254000003

表3に示すように、厚さT4がT5より大きいサンプルDは、サンプルBに比べ結合度の差は小さくアイソレーションは大きい。厚さT4がT5より小さいサンプルEは、サンプルBに比べ結合度の差は大きくアイソレーションは小さい。 As shown in Table 3, the sample D having a thickness T4 larger than T5 has a smaller difference in the degree of coupling and a larger isolation than the sample B. Sample E having a thickness T4 smaller than T5 has a larger difference in degree of coupling and smaller isolation than sample B.

シミュレーション1のように、厚さT1をT2より小さくすると結合度の差が小さくなり、アイソレーションが大きくなる。シミュレーション1および3のように、厚さT4をT5より大きくすると結合度の差が小さくなり、アイソレーションが大きくなる。 When the thickness T1 is smaller than T2 as in simulation 1, the difference in the degree of coupling becomes small and the isolation becomes large. When the thickness T4 is made larger than T5 as in simulations 1 and 3, the difference in the degree of coupling becomes small and the isolation becomes large.

この理由は明確ではないが、伝送線路の特性インピーダンスが関連していると考えられる。特性インピーダンスは容量成分が大きくなると低くなり、インダクタンス成分が小さくなると低くなる。厚さT1を小さくすると容量成分が大きくなるため特性インピーダンスが低くなる。厚さT4を大きくするとインダクタンス成分が小さくなるため特性インピーダンスが低くなる。 The reason for this is not clear, but it is thought that the characteristic impedance of the transmission line is related. The characteristic impedance decreases as the capacitance component increases, and decreases as the inductance component decreases. When the thickness T1 is reduced, the capacitive component becomes large and the characteristic impedance becomes low. When the thickness T4 is increased, the inductance component becomes smaller and the characteristic impedance becomes lower.

シミュレーション1のように、中央部の線路L1およびL4の特性インピーダンスが低くなると、線路L1とL4との結合度は、線路L2aとL5aおよび線路L2bとL5bとの合計の結合度、線路L3aとL6aおよび線路L3bとL6bとの合計の結合度より小さくなる。これにより、主線路Lmと副線路Lsの位相差が大きくなったものと考えられるシミュレーション2のように、位相差が大きくなると、結合度の差が小さくなると考えられる。これにより、シミュレーション1および3のように、実施例2では、結合度の差が小さくかつアイソレーションが大きくなると考えられる。 When the characteristic impedance of the lines L1 and L4 in the central portion becomes low as in Simulation 1, the degree of coupling between the lines L1 and L4 is the total degree of coupling between the lines L2a and L5a and the lines L2b and L5b, and the lines L3a and L6a. And it is smaller than the total degree of coupling between the lines L3b and L6b. As a result, as in simulation 2, where the phase difference between the main line Lm and the sub line Ls is considered to be large, it is considered that the difference in the degree of coupling becomes small when the phase difference becomes large. As a result, as in Simulations 1 and 3, in Example 2, it is considered that the difference in the degree of coupling is small and the isolation is large.

実施例2のサンプルBからEによれば、主線路Lmは、線路L1(第1線路)と、線路L1と入力端子Tinとを接続する線路L2aおよびL2b(第2線路)と、線路L1と出力端子Toutとを接続する線路L3aおよびL3b(第3線路)と、を含む。副線路Lsは、線路L4(第4線路)と、線路L4と結合端子Tcとを接続する線路L5aおよびL5b(第5線路)と、線路L4とアイソレーション端子Tisoとを接続する線路L6aおよびL6b(第6線路)と、を含む。線路L1とL4とは電磁界結合し、線路L2aおよびL2bと線路L5aおよびL5bとは電磁界結合し、線路L3aおよびL3bと線路L6aおよびL6bとは電磁界結合している。 According to Samples B to E of the second embodiment, the main line Lm includes the line L1 (first line), the lines L2a and L2b (second line) connecting the line L1 and the input terminal Tin, and the line L1. Includes lines L3a and L3b (third line) connecting to the output terminal Tout. The auxiliary lines Ls are lines L5a and L5b (fifth line) connecting the line L4 (fourth line), the line L4 and the coupling terminal Tc, and lines L6a and L6b connecting the line L4 and the isolation terminal Tiso. (6th line) and. The lines L1 and L4 are electromagnetically coupled, the lines L2a and L2b and the lines L5a and L5b are electromagnetically coupled, and the lines L3a and L3b and the lines L6a and L6b are electromagnetically coupled.

このような構造において、線路L1およびL4とグランド電極G1(グランド導体)との各々の最短距離(実施例1では厚さT1)を、線路L2a、L2b、L3a、L3b、L5a、L5b、L6aおよびL6bとグランド電極G1との各々の最短距離(厚さT2)より小さくする。これにより、線路L1およびL4の特性インピーダンスが低くなり、結合度の平坦性が小さくなりアイソレーションが大きくなる。 In such a structure, the shortest distance between the lines L1 and L4 and the ground electrode G1 (ground conductor) (thickness T1 in Example 1) is set to the lines L2a, L2b, L3a, L3b, L5a, L5b, L6a and Make it smaller than the shortest distance (thickness T2) of each of L6b and the ground electrode G1. As a result, the characteristic impedances of the lines L1 and L4 become low, the flatness of the degree of coupling becomes small, and the isolation becomes large.

厚さT1はT3の1/2以下が好ましく、1/5以下がより好ましく、1/10以下がさらに好ましい。 The thickness T1 is preferably ½ or less of T3, more preferably 1/5 or less, still more preferably 1/10 or less.

サンプルDのように、線路L1およびL4の少なくとも一部は、線路L2a、L2b、L3a、L3b、L5a、L5b、L6aおよびL6bより厚い。これにより、結合度の平坦性が小さくなりかつアイソレーションが大きくなる。 Like sample D, at least a portion of the lines L1 and L4 is thicker than the lines L2a, L2b, L3a, L3b, L5a, L5b, L6a and L6b. As a result, the flatness of the degree of coupling becomes small and the isolation becomes large.

厚さT4は厚さT5の1.2倍以上が好ましく、1.5倍以上がより好ましい。 The thickness T4 is preferably 1.2 times or more, more preferably 1.5 times or more the thickness T5.

線路L1およびL4の特性インピーダンスを低くする観点から、線路L1およびL4の幅を線路L2a、L2b、L3a、L3b、L5a、L5b、L6aおよびL6bの幅より大きくしてもよい。 From the viewpoint of lowering the characteristic impedance of the lines L1 and L4, the width of the lines L1 and L4 may be larger than the width of the lines L2a, L2b, L3a, L3b, L5a, L5b, L6a and L6b.

主線路Lmおよび副線路Lsは、複数の誘電体層11aから11iのうち少なくとも1つの誘電体層表面に形成された導電体パターン12である。このように、主線路Lmおよび副線路Lsを積層体10に形成することで、方向性結合器を小型化できる。 The main line Lm and the sub line Ls are conductor patterns 12 formed on the surface of at least one of the plurality of dielectric layers 11a to 11i. By forming the main line Lm and the sub line Ls in the laminated body 10 in this way, the directional coupler can be miniaturized.

図4および図6(a)のように、線路L1およびL4は、誘電体層11b表面に形成された導電体パターン12(第2導電体パターン)である。線路L2b、L3b、L5bおよびL6bは、誘電体層11e(誘電体層11bと異なる誘電体層)表面に形成された導電体パターン12である。このように、線路L1およびL4を他の線路と別の誘電体層に形成することで、方向性結合器を小型化できる。 As shown in FIGS. 4 and 6A, the lines L1 and L4 are conductor patterns 12 (second conductor patterns) formed on the surface of the dielectric layer 11b. The lines L2b, L3b, L5b and L6b are conductor patterns 12 formed on the surface of the dielectric layer 11e (a dielectric layer different from the dielectric layer 11b). By forming the lines L1 and L4 in a dielectric layer different from the other lines in this way, the directional coupler can be miniaturized.

図4、図6(c)および図7(c)のように、グランド電極G1は、誘電体層11bと11eとの間に位置する誘電体層11c(第3誘電体層)表面に形成された導電体パターン12(第3導電体パターン)である。このように、グランド電極G1を線路L1およびL4と線路L2b、L3b、L5bおよびL6bとの間に設けることで、誘電体層の厚さを設定すれば、グランド電極G1と線路L1およびL4との最短距離を、グランド電極G1と線路L2b、L3b、L5bおよびL6bとの最短距離より小さくできる。 As shown in FIGS. 4, 6 (c) and 7 (c), the ground electrode G1 is formed on the surface of the dielectric layer 11c (third dielectric layer) located between the dielectric layers 11b and 11e. It is a conductor pattern 12 (third conductor pattern). In this way, if the thickness of the dielectric layer is set by providing the ground electrode G1 between the lines L1 and L4 and the lines L2b, L3b, L5b and L6b, the ground electrode G1 and the lines L1 and L4 can be set. The shortest distance can be made smaller than the shortest distance between the ground electrode G1 and the lines L2b, L3b, L5b and L6b.

図4、図6(a)、図6(c)および図7(c)のように、線路L1およびL4は平面視においてグランド電極G1と重なる。一方、線路L2a、L2b、L3a、L3b、L5a、L5b、L6aおよびL6bは、平面視においてグランド電極G1と重ならない。これにより、線路L2a、L2b、L3a、L3b、L5a、L5b、L6aおよびL6bの特性インピーダンスを高くできる。よって、結合度の平坦性およびアイソレーションがより向上する。 As shown in FIGS. 4, 6 (a), 6 (c) and 7 (c), the lines L1 and L4 overlap with the ground electrode G1 in a plan view. On the other hand, the lines L2a, L2b, L3a, L3b, L5a, L5b, L6a and L6b do not overlap with the ground electrode G1 in a plan view. Thereby, the characteristic impedance of the lines L2a, L2b, L3a, L3b, L5a, L5b, L6a and L6b can be increased. Therefore, the flatness and isolation of the degree of coupling are further improved.

図2のように、複数の線路L2aおよびL2bは、入力端子Tinと線路L1との間に並列に接続されている。複数の線路L3aおよびL3bは、線路L1と出力端子Toutとの間に並列に接続されている。これにより、主線路Lmの挿入損失を小さくできる。 As shown in FIG. 2, a plurality of lines L2a and L2b are connected in parallel between the input terminal Tin and the line L1. The plurality of lines L3a and L3b are connected in parallel between the line L1 and the output terminal Tout. As a result, the insertion loss of the main line Lm can be reduced.

複数の線路L5aおよびL5bは、結合端子Tcと線路L4との間に直列に接続され、複数の線路L2aおよびL2bとそれぞれ電磁界結合される。複数の線路L6aおよびL6bは、線路L4とアイソレーション端子Tisoとの間に直列に接続され、複数の線路L3aおよびL3bとそれぞれ電磁界結合される。これにより、結合度を大きくできる。 The plurality of lines L5a and L5b are connected in series between the coupling terminal Tc and the line L4, and are electromagnetically coupled to the plurality of lines L2a and L2b, respectively. The plurality of lines L6a and L6b are connected in series between the line L4 and the isolation terminal Tiso, and are electromagnetically coupled to the plurality of lines L3a and L3b, respectively. As a result, the degree of coupling can be increased.

線路L2aおよびL2b、線路L3aおよびL3b、線路L5aおよびL5b並びに線路L6aおよびL6bは、各々平面視において巻回する線路を含む。これにより、線路L2a、L2b、L3a、L3b、L5a、L5b、L6aおよびL6bの特性インピーダンスが高くなる。よって、結合度の平坦性およびアイソレーションがより向上する。 The lines L2a and L2b, the lines L3a and L3b, the lines L5a and L5b, and the lines L6a and L6b each include a winding line in a plan view. As a result, the characteristic impedances of the lines L2a, L2b, L3a, L3b, L5a, L5b, L6a and L6b are increased. Therefore, the flatness and isolation of the degree of coupling are further improved.

線路L1(第1主線路パターン)および線路L4(第1副線路パターン)は誘電体層11bの表面に設けられている。線路L4の少なくとも一部は線路L1の少なくとも一部に沿って設けられている。グランド電極G1(グランドパターン)は、誘電体層11cの表面に設けられ、線路L1の少なくとも一部および線路L4の少なくとも一部と重なる。線路L2b、L3b、L5bおよびL6bは、誘電体層11eの表面に設けられている。線路L2bは線路L1の一端に接続されている。線路L3bは、線路L1の他端に接続されている。線路L5bは線路L4の一端に接続されている。線路L6bは線路L4の他端に接続されている。線路L5bの少なくとも一部は、線路L2bの少なくとも一部に沿って設けられ、線路L6bの少なくとも一部は、線路L3bの少なくとも一部に沿って設けられている。これにより、方向性結合器を小型化できる。 The line L1 (first main line pattern) and the line L4 (first sub line pattern) are provided on the surface of the dielectric layer 11b. At least a part of the line L4 is provided along at least a part of the line L1. The ground electrode G1 (ground pattern) is provided on the surface of the dielectric layer 11c and overlaps at least a part of the line L1 and at least a part of the line L4. The lines L2b, L3b, L5b and L6b are provided on the surface of the dielectric layer 11e. The line L2b is connected to one end of the line L1. The line L3b is connected to the other end of the line L1. The line L5b is connected to one end of the line L4. The line L6b is connected to the other end of the line L4. At least a part of the line L5b is provided along at least a part of the line L2b, and at least a part of the line L6b is provided along at least a part of the line L3b. This makes it possible to reduce the size of the directional coupler.

実施例2では、第2線路、第3線路、第5線路および第6線路が複数の誘電体層に設けられている例を説明したが、第2線路、第3線路、第5線路および第6線路は単一の誘電体層に形成されていてもよい。第1線路および第4線路が単一の誘電体層に設けられている例を説明したが、第1線路および第4線路は複数の誘電体層に形成されていてもよい。 In the second embodiment, an example in which the second line, the third line, the fifth line, and the sixth line are provided on a plurality of dielectric layers has been described, but the second line, the third line, the fifth line, and the sixth line have been described. The 6 lines may be formed in a single dielectric layer. Although the example in which the first line and the fourth line are provided in a single dielectric layer has been described, the first line and the fourth line may be formed in a plurality of dielectric layers.

第1線路および第4線路と、第2線路、第3線路、第5線路および第6線路との間にグランド電極G1が配置される例を説明したが、グランド電極G2と、第2線路、第3線路、第5線路および第6線路と、の間に第1線路および第6線路が設けられていてもよい。 An example in which the ground electrode G1 is arranged between the first line and the fourth line and the second line, the third line, the fifth line, and the sixth line has been described. A first line and a sixth line may be provided between the third line, the fifth line, and the sixth line.

平面視において線路L1およびL4の少なくとも一部がグランド電極G1と重なる例を説明したが線路L1およびL4はグランド電極G1と重ならなくてもよい。線路L2a、L2b、L3a、L3b、L5a、L5b、L6aおよびL6bが、平面視においてグランド電極G1と重ならない例を説明したが、線路L2a、L2b、L3a、L3b、L5a、L5b、L6aおよびL6bの少なくとも一部はグランド電極G1と重なってもよい。 Although an example in which at least a part of the lines L1 and L4 overlaps with the ground electrode G1 in a plan view has been described, the lines L1 and L4 do not have to overlap with the ground electrode G1. An example has been described in which the lines L2a, L2b, L3a, L3b, L5a, L5b, L6a and L6b do not overlap with the ground electrode G1 in a plan view, but the lines L2a, L2b, L3a, L3b, L5a, L5b, L6a and L6b At least a part of it may overlap with the ground electrode G1.

複数の線路L2aおよびL2bが並列接続され、複数の線路L3aおよびL3bが並列接続されている例を説明したが、複数の線路L2aおよびL2bが直列接続され、複数の線路L3aおよびL3bが直列接続されていてもよい。複数の線路L5aおよびL5bが直列接続され、複数の線路L6aおよびL6bが直列接続されている例を説明したが、複数の線路L5aおよびL5bが並列接続され、線路L6aおよびL6bが並列接続されていてもよい。 An example in which a plurality of lines L2a and L2b are connected in parallel and a plurality of lines L3a and L3b are connected in parallel has been described, but a plurality of lines L2a and L2b are connected in series and a plurality of lines L3a and L3b are connected in series. May be. An example in which a plurality of lines L5a and L5b are connected in series and a plurality of lines L6a and L6b are connected in series has been described, but a plurality of lines L5a and L5b are connected in parallel and the lines L6a and L6b are connected in parallel. May be good.

厚さT1を15μm、厚さT2を200μm、厚さT3からT5を8μmまたは15μmを例に説明したが、厚さT1、T2、T3からT5は適宜設定できる。例えば、厚さT1は8μmから100μmお間で適宜設定できる。 Although the thickness T1 is 15 μm, the thickness T2 is 200 μm, and the thicknesses T3 to T5 are 8 μm or 15 μm as an example, the thicknesses T1, T2, and T3 to T5 can be set as appropriate. For example, the thickness T1 can be appropriately set between 8 μm and 100 μm.

以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。 Although the examples of the present invention have been described in detail above, the present invention is not limited to such specific examples, and various modifications and variations are made within the scope of the gist of the present invention described in the claims. It can be changed.

10 積層体
11a-11i 誘電体層
12 導電体パターン
20 端子電極
10 Laminated body 11a-11i Dielectric layer 12 Conductor pattern 20 Terminal electrode

Claims (9)

入力端子と、
出力端子と、
結合端子と、
アイソレーション端子と、
前記入力端子と前記出力端子との間に電気的に接続され、第1線路と、前記第1線路と前記入力端子とを接続する第2線路と、前記第1線路と前記出力端子とを接続する第3線路と、を含む主線路と、
前記結合端子と前記アイソレーション端子との間に電気的に接続され、前記第1線路と電磁界結合する第4線路と、前記第2線路と電磁界結合し前記第4線路と前記結合端子とを接続する第5線路と、前記第3線路と電磁界結合し前記第4線路と前記アイソレーション端子とを接続する第6線路と、を含む副線路と、
前記第1線路との最短距離および前記第4線路との最短距離は、前記第2線路との最短距離、前記第3線路との最短距離、前記第5線路との最短距離および前記第6線路との最短距離より小さいグランド導体と、
積層された複数の誘電体層と、
を備え、
前記第1線路および前記第4線路は、前記複数の誘電体層のうち第1誘電体層の同じ表面に形成された第1導電体パターンであり、
前記第2線路、前記第3線路、前記第5線路および前記第6線路は、各々1または複数の誘電体層の表面に形成された導電体パターンであり、
前記第2線路の少なくとも一部、前記第3線路の少なくとも一部、前記第5線路の少なくとも一部および前記第6線路の少なくとも一部は、前記複数の誘電体層のうち前記第1誘電体層と異なる第2誘電体層の同じ表面に形成された第2導電体パターンである方向性結合器。
Input terminal and
With the output terminal
With the coupling terminal,
Isolation terminal and
A second line that is electrically connected between the input terminal and the output terminal and connects the first line, the first line and the input terminal, and the first line and the output terminal are connected. The third line, including the main line,
A fourth line electrically connected between the coupling terminal and the isolation terminal and electromagnetically coupled to the first line, and electromagnetically coupled to the second line to bond the fourth line to the coupling terminal. A sub-line including a fifth line connecting the above and a sixth line that is electromagnetically coupled to the third line and connecting the fourth line and the isolation terminal.
The shortest distance to the first line and the shortest distance to the fourth line are the shortest distance to the second line, the shortest distance to the third line, the shortest distance to the fifth line, and the sixth line. With a ground conductor smaller than the shortest distance with,
With multiple laminated dielectric layers,
Equipped with
The first line and the fourth line are first conductor patterns formed on the same surface of the first dielectric layer among the plurality of dielectric layers.
The second line, the third line, the fifth line, and the sixth line are each a conductor pattern formed on the surface of one or a plurality of dielectric layers.
At least a part of the second line , at least a part of the third line , at least a part of the fifth line, and at least a part of the sixth line are the first dielectric of the plurality of dielectric layers. A directional coupler that is a second conductor pattern formed on the same surface of a second dielectric layer that is different from the layer.
入力端子と、
出力端子と、
結合端子と、
アイソレーション端子と、
前記入力端子と前記出力端子との間に電気的に接続され、第1線路と、前記第1線路と前記入力端子とを接続する第2線路と、前記第1線路と前記出力端子とを接続する第3線路と、を含む主線路と、
前記結合端子と前記アイソレーション端子との間に電気的に接続され、前記第1線路と電磁界結合する第4線路と、前記第2線路と電磁界結合し前記第4線路と前記結合端子とを接続する第5線路と、前記第3線路と電磁界結合し前記第4線路と前記アイソレーション端子とを接続する第6線路と、を含む副線路と、
前記第1線路との最短距離および前記第4線路との最短距離は、前記第2線路との最短距離、前記第3線路との最短距離、前記第5線路との最短距離および前記第6線路との最短距離より小さいグランド導体と、
積層された複数の誘電体層と、
を備え、
前記第1線路および前記第4線路は、前記複数の誘電体層のうち第1誘電体層表面に形成された第1導電体パターンであり、
前記第2線路、前記第3線路、前記第5線路および前記第6線路は、前記複数の誘電体層のうち前記第1誘電体層と異なる第2誘電体層表面に形成された第2導電体パターンであり、
前記グランド導体は、前記複数の誘電体層のうち前記第1誘電体層と前記第2誘電体層との間に位置する第3誘電体層表面に形成された第3導電体パターンである方向性結合器。
Input terminal and
With the output terminal
With the coupling terminal,
Isolation terminal and
A second line that is electrically connected between the input terminal and the output terminal and connects the first line, the first line and the input terminal, and the first line and the output terminal are connected. The third line, including the main line,
A fourth line electrically connected between the coupling terminal and the isolation terminal and electromagnetically coupled to the first line, and electromagnetically coupled to the second line to bond the fourth line to the coupling terminal. A sub-line including a fifth line connecting the above and a sixth line that is electromagnetically coupled to the third line and connecting the fourth line and the isolation terminal.
The shortest distance to the first line and the shortest distance to the fourth line are the shortest distance to the second line, the shortest distance to the third line, the shortest distance to the fifth line, and the sixth line. With a ground conductor smaller than the shortest distance with,
With multiple laminated dielectric layers,
Equipped with
The first line and the fourth line are first conductor patterns formed on the surface of the first dielectric layer among the plurality of dielectric layers.
The second line, the third line, the fifth line, and the sixth line are the second conductive layers formed on the surface of the second dielectric layer different from the first dielectric layer among the plurality of dielectric layers. It ’s a body pattern,
The ground conductor is a direction which is a third conductor pattern formed on the surface of the third dielectric layer located between the first dielectric layer and the second dielectric layer among the plurality of dielectric layers. Sexual binder.
前記第1線路および前記第4線路は平面視において前記グランド導体と重なり、
前記第2線路、前記第3線路、前記第5線路および前記第6線路は平面視において前記第3導電体パターンと重ならない請求項2記載の方向性結合器。
The first line and the fourth line overlap with the ground conductor in a plan view, and the first line and the fourth line overlap with the ground conductor.
The directional coupler according to claim 2, wherein the second line, the third line, the fifth line, and the sixth line do not overlap with the third conductor pattern in a plan view.
入力端子と、
出力端子と、
結合端子と、
アイソレーション端子と、
前記入力端子と前記出力端子との間に電気的に接続され、第1線路と、前記第1線路と前記入力端子とを接続する第2線路と、前記第1線路と前記出力端子とを接続する第3線路と、を含む主線路と、
前記結合端子と前記アイソレーション端子との間に電気的に接続され、前記第1線路と電磁界結合する第4線路と、前記第2線路と電磁界結合し前記第4線路と前記結合端子とを接続する第5線路と、前記第3線路と電磁界結合し前記第4線路と前記アイソレーション端子とを接続する第6線路と、を含む副線路と、
前記第1線路との最短距離および前記第4線路との最短距離は、前記第2線路との最短距離、前記第3線路との最短距離、前記第5線路との最短距離および前記第6線路との最短距離より小さいグランド導体と、
を備え、
前記第1線路および前記第4線路の少なくとも一部は、前記第2線路、前記第3線路、前記第5線路および前記第6線路より厚い方向性結合器。
Input terminal and
With the output terminal
With the coupling terminal,
Isolation terminal and
A second line that is electrically connected between the input terminal and the output terminal and connects the first line, the first line and the input terminal, and the first line and the output terminal are connected. The third line, including the main line,
A fourth line electrically connected between the coupling terminal and the isolation terminal and electromagnetically coupled to the first line, and electromagnetically coupled to the second line to bond the fourth line to the coupling terminal. A sub-line including a fifth line connecting the above and a sixth line that is electromagnetically coupled to the third line and connecting the fourth line and the isolation terminal.
The shortest distance to the first line and the shortest distance to the fourth line are the shortest distance to the second line, the shortest distance to the third line, the shortest distance to the fifth line, and the sixth line. With a ground conductor smaller than the shortest distance with,
Equipped with
At least a part of the first line and the fourth line is a directional coupler thicker than the second line, the third line, the fifth line and the sixth line.
入力端子と、
出力端子と、
結合端子と、
アイソレーション端子と、
前記入力端子と前記出力端子との間に電気的に接続され、第1線路と、前記第1線路と前記入力端子とを接続する第2線路と、前記第1線路と前記出力端子とを接続する第3線路と、を含む主線路と、
前記結合端子と前記アイソレーション端子との間に電気的に接続され、前記第1線路と電磁界結合する第4線路と、前記第2線路と電磁界結合し前記第4線路と前記結合端子とを接続する第5線路と、前記第3線路と電磁界結合し前記第4線路と前記アイソレーション端子とを接続する第6線路と、を含む副線路と、
前記第1線路との最短距離および前記第4線路との最短距離は、前記第2線路との最短距離、前記第3線路との最短距離、前記第5線路との最短距離および前記第6線路との最短距離より小さいグランド導体と、
を備え、
前記入力端子と前記第1線路との間に並列に複数の前記第2線路が接続され、
前記結合端子と前記第4線路との間に直列に、前記複数の第2線路とそれぞれ電磁界結合される複数の前記第5線路が接続され、
前記第1線路と前記出力端子との間に並列に複数の前記第3線路が接続され、
前記第4線路と前記アイソレーション端子との間に直列に、前記複数の第3線路とそれぞれ電磁界結合される複数の前記第6線路が接続される方向性結合器。
Input terminal and
With the output terminal
With the coupling terminal,
Isolation terminal and
A second line that is electrically connected between the input terminal and the output terminal and connects the first line, the first line and the input terminal, and the first line and the output terminal are connected. The third line, including the main line,
A fourth line electrically connected between the coupling terminal and the isolation terminal and electromagnetically coupled to the first line, and electromagnetically coupled to the second line to bond the fourth line to the coupling terminal. A sub-line including a fifth line connecting the above and a sixth line that is electromagnetically coupled to the third line and connecting the fourth line and the isolation terminal.
The shortest distance to the first line and the shortest distance to the fourth line are the shortest distance to the second line, the shortest distance to the third line, the shortest distance to the fifth line, and the sixth line. With a ground conductor smaller than the shortest distance with,
Equipped with
A plurality of the second lines are connected in parallel between the input terminal and the first line.
A plurality of the fifth lines to be electromagnetically coupled to the plurality of second lines are connected in series between the coupling terminal and the fourth line.
A plurality of the third lines are connected in parallel between the first line and the output terminal.
A directional coupler in which a plurality of the sixth lines to be electromagnetically coupled to the plurality of third lines are connected in series between the fourth line and the isolation terminal.
複数の誘電体層を備え、
前記主線路および前記副線路は、前記複数の誘電体層のうち少なくとも1つの誘電体層表面に形成された導電体パターンである請求項4または5に記載の方向性結合器。
With multiple dielectric layers,
The directional coupler according to claim 4 or 5, wherein the main line and the sub line are conductor patterns formed on the surface of at least one of the plurality of dielectric layers.
前記第2線路、前記第3線路、前記第5線路および前記第6線路は、各々平面視において巻回する線路を含む請求項1から6のいずれか一項記載の方向性結合器。 The directional coupler according to any one of claims 1 to 6, wherein the second line, the third line, the fifth line, and the sixth line each include a line wound in a plan view. 第1誘電体層と、
前記第1誘電体層の表面に設けられた第1主線路パターンと、
前記第1誘電体層の表面に設けられ、少なくとも一部が前記第1主線路パターンの少なくとも一部に沿って設けられた第1副線路パターンと、
前記第1誘電体層と重なる第2誘電体層と、
前記第2誘電体層の表面に設けられ前記第1主線路パターンおよび前記第1副線路パターンと重なるグランドパターンと、
前記第1誘電体層との間に前記第2誘電体層を挟んで設けられた第3誘電体層と、
前記第3誘電体層の表面に設けられ、前記第1主線路パターンの一端に接続された第2主線路パターンと、
前記第3誘電体層の表面に設けられ、前記第1副線路パターンの一端に接続され、少なくとも一部が前記第2主線路パターンの少なくとも一部に沿って設けられた第2副線路パターンと、
前記第3誘電体層の表面に設けられ、前記第1主線路パターンの他端に接続された第3主線路パターンと、
前記第3誘電体層の表面に設けられ、前記第1副線路パターンの他端に接続され、少なくとも一部が前記第3主線路パターンの少なくとも一部に沿って設けられた第3副線路パターンと、
を備える方向性結合器。
The first dielectric layer and
The first main line pattern provided on the surface of the first dielectric layer and
A first sub-line pattern provided on the surface of the first dielectric layer and at least a part thereof along at least a part of the first main line pattern.
A second dielectric layer that overlaps with the first dielectric layer,
A ground pattern provided on the surface of the second dielectric layer and overlapping the first main line pattern and the first sub line pattern,
A third dielectric layer provided with the second dielectric layer sandwiched between the first dielectric layer and the third dielectric layer.
A second main line pattern provided on the surface of the third dielectric layer and connected to one end of the first main line pattern, and a second main line pattern.
With a second sub-line pattern provided on the surface of the third dielectric layer, connected to one end of the first sub-line pattern, and at least partly provided along at least a part of the second main line pattern. ,
A third main line pattern provided on the surface of the third dielectric layer and connected to the other end of the first main line pattern, and a third main line pattern.
A third sub-line pattern provided on the surface of the third dielectric layer, connected to the other end of the first sub-line pattern, and at least partly provided along at least a part of the third main line pattern. When,
A directional coupler with.
前記第1主線路パターンと前記グランドパターンとの最短距離および前記第1副線路パターンと前記グランドパターンとの最短距離は、前記第2主線路パターンと前記グランドパターンとの最短距離、前記第2副線路パターンと前記グランドパターンとの最短距離、前記第3主線路パターンと前記グランドパターンとの最短距離および前記第3副線路パターンと前記グランドパターンとの最短距離より小さい請求項8記載の方向性結合器。
The shortest distance between the first main line pattern and the ground pattern and the shortest distance between the first sub line pattern and the ground pattern are the shortest distance between the second main line pattern and the ground pattern, and the second sub line pattern. The directional coupling according to claim 8, which is smaller than the shortest distance between the line pattern and the ground pattern, the shortest distance between the third main line pattern and the ground pattern, and the shortest distance between the third sub line pattern and the ground pattern. vessel.
JP2017167771A 2017-08-31 2017-08-31 Directional coupler Active JP7029254B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017167771A JP7029254B2 (en) 2017-08-31 2017-08-31 Directional coupler
US16/047,774 US10637123B2 (en) 2017-08-31 2018-07-27 Directional coupler
CN201810985596.3A CN109428146B (en) 2017-08-31 2018-08-28 Directional coupler

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017167771A JP7029254B2 (en) 2017-08-31 2017-08-31 Directional coupler

Publications (2)

Publication Number Publication Date
JP2019047290A JP2019047290A (en) 2019-03-22
JP7029254B2 true JP7029254B2 (en) 2022-03-03

Family

ID=65436058

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017167771A Active JP7029254B2 (en) 2017-08-31 2017-08-31 Directional coupler

Country Status (3)

Country Link
US (1) US10637123B2 (en)
JP (1) JP7029254B2 (en)
CN (1) CN109428146B (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200121201A (en) 2019-04-15 2020-10-23 삼성전자주식회사 Directional coupler and electronic device including thereof
JP7447506B2 (en) * 2020-01-27 2024-03-12 Tdk株式会社 directional coupler
KR20220005949A (en) * 2020-07-07 2022-01-14 삼성전자주식회사 Printed circuit board and Electronic device including a coupler
US11621470B2 (en) * 2021-02-02 2023-04-04 Samsung Electronics Co., Ltd Compact high-directivity directional coupler structure using interdigitated coupled lines

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144513A (en) 1999-11-10 2001-05-25 Murata Mfg Co Ltd High frequency component using coupling line
JP2008078853A (en) 2006-09-20 2008-04-03 Renesas Technology Corp Directional coupler and high-frequency circuit module
JP2009225037A (en) 2008-03-14 2009-10-01 Toshiba Corp Directional coupler
JP2015109630A (en) 2013-10-22 2015-06-11 株式会社村田製作所 Directional coupler

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3737810A (en) * 1969-05-05 1973-06-05 Radiation Systems Inc Wideband tem components
JP3169820B2 (en) * 1996-03-12 2001-05-28 ヒロセ電機株式会社 Directional coupler
US5689217A (en) * 1996-03-14 1997-11-18 Motorola, Inc. Directional coupler and method of forming same
US6208220B1 (en) * 1999-06-11 2001-03-27 Merrimac Industries, Inc. Multilayer microwave couplers using vertically-connected transmission line structures
US7245192B2 (en) 2003-12-08 2007-07-17 Werlatone, Inc. Coupler with edge and broadside coupled sections
CN103283086B (en) * 2011-01-12 2015-07-29 株式会社村田制作所 Directional coupler
US9214715B2 (en) * 2012-09-27 2015-12-15 Anaren, Inc. Hybrid coupler device having plural transmission line structures with unwound-rewound geometry
JP5786902B2 (en) 2013-06-26 2015-09-30 株式会社村田製作所 Directional coupler
JP6098842B2 (en) * 2015-03-11 2017-03-22 Tdk株式会社 Directional coupler and wireless communication device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144513A (en) 1999-11-10 2001-05-25 Murata Mfg Co Ltd High frequency component using coupling line
JP2008078853A (en) 2006-09-20 2008-04-03 Renesas Technology Corp Directional coupler and high-frequency circuit module
JP2009225037A (en) 2008-03-14 2009-10-01 Toshiba Corp Directional coupler
JP2015109630A (en) 2013-10-22 2015-06-11 株式会社村田製作所 Directional coupler

Also Published As

Publication number Publication date
JP2019047290A (en) 2019-03-22
US20190067784A1 (en) 2019-02-28
CN109428146B (en) 2021-03-16
CN109428146A (en) 2019-03-05
US10637123B2 (en) 2020-04-28

Similar Documents

Publication Publication Date Title
TWI518980B (en) Directional coupler
US9077061B2 (en) Directional coupler
JP4579198B2 (en) Multilayer bandpass filter
JP7029254B2 (en) Directional coupler
CN107408932B (en) Duplexer
JP2019506778A (en) Time delay filter
US9843085B2 (en) Directional coupler
JP4730424B2 (en) Multilayer capacitor
CN205680518U (en) Wave filter removed by inducer and frequency band
JP5814895B2 (en) Directional coupling circuit device
US8324981B2 (en) Composite balun
US6911890B2 (en) High frequency laminated device
KR20200022738A (en) Coupler
CN100492757C (en) Two-port nonreciprocal circuit device and communication device
JP6315347B2 (en) Directional coupler and module using the same
KR101420193B1 (en) Coupler having asymmetric coupling lines
JP4423830B2 (en) Multilayer directional coupler
JP2001185972A (en) Multilayer filter
JP4803295B2 (en) Multilayer directional coupler
JP5031650B2 (en) Multilayer capacitor
JP4604431B2 (en) Multilayer directional coupler
JP6337879B2 (en) Directional coupler and high-frequency circuit
TWI676354B (en) Balanced filter
JP4748177B2 (en) Multilayer capacitor
JP2698538B2 (en) Transformer type distributor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200824

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210921

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220218

R150 Certificate of patent or registration of utility model

Ref document number: 7029254

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250