JP7027470B2 - Display device - Google Patents
Display device Download PDFInfo
- Publication number
- JP7027470B2 JP7027470B2 JP2020016024A JP2020016024A JP7027470B2 JP 7027470 B2 JP7027470 B2 JP 7027470B2 JP 2020016024 A JP2020016024 A JP 2020016024A JP 2020016024 A JP2020016024 A JP 2020016024A JP 7027470 B2 JP7027470 B2 JP 7027470B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- organic passivation
- passivation film
- conductive film
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Liquid Crystal (AREA)
Description
本発明は表示装置に係り、特に端子領域を小さくすることによって外形を小さくする液晶表示装置及びこれに用いられるＴＦＴ基板に関する。 The present invention relates to a display device, and more particularly to a liquid crystal display device whose outer shape is reduced by reducing the terminal area and a TFT substrate used therein.
液晶表示装置では画素電極および薄膜トランジスタ（ＴＦＴ）等を有する画素がマトリクス状に形成されたＴＦＴ基板と、ＴＦＴ基板に対向して対向基板が配置され、ＴＦＴ基板と対向基板の間に液晶が挟持されている。そして液晶分子による光の透過率を画素毎に制御することによって画像を形成している。 In a liquid crystal display device, a TFT substrate in which pixels having pixel electrodes and thin film transistors (TFTs) are formed in a matrix, and a facing substrate are arranged facing the TFT substrate, and the liquid crystal is sandwiched between the TFT substrate and the facing substrate. ing. Then, the image is formed by controlling the transmittance of light by the liquid crystal molecules for each pixel.
液晶表示装置では、視野角が問題である。ＩＰＳ（Ｉｎ Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎ）方式は基板と平行方向の電界によって液晶分子を回転させることによって液晶層の透過率を変えるものであり、優れた視野角特性を有している。ＩＰＳ方式では、基本的には、対向基板には対向電極を形成する必要がない。その分、構造を単純化することができるが、対向基板側から、外部からのノイズが入りやすい。 The viewing angle is a problem in liquid crystal displays. The IPS (In Plane Switchin) method changes the transmittance of the liquid crystal layer by rotating the liquid crystal molecules by an electric field in the direction parallel to the substrate, and has excellent viewing angle characteristics. In the IPS system, basically, it is not necessary to form a counter electrode on the facing substrate. The structure can be simplified by that amount, but noise from the outside is likely to enter from the opposite board side.
これを防止するために、対向基板の外面にシールド導電層（シールド用ＩＴＯ）を形成する。シールド用ＩＴＯの構成については、例えば、特許文献１に記載されている。特許文献１では、対向基板のシールド用ＩＴＯを、樹脂を用いてＴＦＴ基板に形成されたパッドに接続する構成が記載されている。 In order to prevent this, a shield conductive layer (shielding ITO) is formed on the outer surface of the facing substrate. The configuration of ITO for shielding is described in, for example, Patent Document 1. Patent Document 1 describes a configuration in which a shielding ITO of a facing substrate is connected to a pad formed on a TFT substrate using a resin.
対向基板の表面に形成されたシールド用ＩＴＯは、アースあるいは基準電位と接続しなければならない。この接続のために、ＴＦＴ基板側にアースパッドを形成し、対向基板のシールド用ＩＴＯとアースパッドとを例えば導電テープで接続することが行われている。しかし、導電テープの接着力を維持するためには、アースパッドはある面積が必要である。アースパッドの面積は、例えば３ｍｍ×１．８ｍｍである。 The shielding ITO formed on the surface of the facing substrate must be connected to ground or a reference potential. For this connection, an earth pad is formed on the TFT substrate side, and the shielding ITO of the opposite substrate and the earth pad are connected by, for example, a conductive tape. However, in order to maintain the adhesive strength of the conductive tape, the ground pad needs a certain area. The area of the earth pad is, for example, 3 mm × 1.8 mm.
液晶表示装置では、高精細化が進み、その結果、配線数も多くなっている。この配線を端子部に形成するために、端子部はある面積が必要である。一方、特に中小型の液晶表示装置では、液晶表示パネルの外形を小さくすることが求められている。そうすると、端子部の面積も縮小化することが求められる。しかし、アースパッドは所定の面積が必要であり、液晶表示パネルのサイズの縮小化には限界があった。 In liquid crystal display devices, the definition is becoming higher, and as a result, the number of wirings is also increasing. In order to form this wiring on the terminal part, the terminal part needs a certain area. On the other hand, especially in small and medium-sized liquid crystal display devices, it is required to reduce the outer shape of the liquid crystal display panel. Then, it is required to reduce the area of the terminal portion. However, the ground pad requires a predetermined area, and there is a limit to reducing the size of the liquid crystal display panel.
本発明は、アースパッドの必要な面積を確保しつつ、端子部の面積を縮小し、液晶表示パネルの小型化が可能な構成を実現することである。 The present invention is to realize a configuration in which the area of the terminal portion can be reduced and the liquid crystal display panel can be miniaturized while securing the required area of the ground pad.
本発明は上記課題を克服するものであり、主な具体的な手段は次のとおりである。 The present invention overcomes the above problems, and the main specific means are as follows.
（１）ＴＦＴ基板と対向基板がシール材によって接着し、表示領域と前記ＴＦＴ基板に形成された端子部を有する液晶表示装置であって、前記対向基板の外側にはシールド用透明導電膜が形成され、前記端子部には、有機パッシベーション膜の上に透明導電膜が形成されたアースパッドが形成され、前記シールド用透明導電膜と前記アースパッドは導電体によって接続し、前記端子部における有機パッシベーション膜の下には配線が形成されていることを特徴とする液晶表示装置。 (1) A liquid crystal display device in which a TFT substrate and a facing substrate are adhered to each other by a sealing material and have a display area and a terminal portion formed on the TFT substrate, and a transparent conductive film for shielding is formed on the outside of the facing substrate. At the terminal portion, an earth pad having a transparent conductive film formed on the organic passion film is formed, and the transparent conductive film for shielding and the earth pad are connected by a conductor, and the organic passion at the terminal portion is formed. A liquid crystal display device characterized in that wiring is formed under the film.
（２）ＴＦＴ基板と対向基板がシール材によって接着し、表示領域と前記ＴＦＴ基板に形成された端子部を有する液晶表示装置であって、
前記端子部には、第１の方向に延在する第１の配線と、第２の方向に延在する第２の配線が存在し、前記第１の配線と前記第２の配線の交差部においては、前記第２の配線は第１の部分と第２の部分に分断され、
前記交差部において、前記第１の配線および前記第２の配線を覆って有機パッシベーション膜が形成され、前記有機パッシベーション膜の上には透明導電膜が形成され、前記第２の配線は、前記有機パッシベーション膜に形成されたスルーホールを介して前記透明導電膜と接続しており、前記第２の配線と前記第１の部分と前記第２の部分は、前記透明導電膜によって接続していることを特徴とする液晶表示装置。
(2) A liquid crystal display device having a display area and a terminal portion formed on the TFT substrate, in which the TFT substrate and the facing substrate are adhered to each other by a sealing material.
The terminal portion includes a first wiring extending in the first direction and a second wiring extending in the second direction, and is an intersection of the first wiring and the second wiring. In, the second wiring is divided into a first part and a second part.
At the intersection, an organic passion film is formed over the first wiring and the second wiring, a transparent conductive film is formed on the organic passion film, and the second wiring is the organic. The transparent conductive film is connected to the transparent conductive film through a through hole formed in the passivation film, and the second wiring, the first portion, and the second portion are connected by the transparent conductive film. A liquid crystal display device characterized by.
以下に実施例を用いて本発明の内容を詳細に説明する。 The contents of the present invention will be described in detail below with reference to examples.
図１は、本発明が適用される液晶表示装置の平面図である。図１は、例えば、携帯電話等に使用される液晶表示装置である。図１において、ＴＦＴ基板１００には、走査線１０が横方向に延在して縦方向に配列しており、映像信号線２０が縦方向に延在して、横方向に配列している。走査線１０と映像信号線２０に囲まれた領域が画素３０になっている。
FIG. 1 is a plan view of a liquid crystal display device to which the present invention is applied. FIG. 1 is a liquid crystal display device used for, for example, a mobile phone. In FIG. 1, on the
図１において、ＴＦＴ基板１００と対向基板２００とはシール材１５０によって接着し、シール材１５０の内側に表示領域４００が形成されている。ＴＦＴ基板１００は対向基板２００よりも大きく形成され、ＴＦＴ基板１００が１枚になっている部分は端子部１６０となっている。端子部（端子領域）１６０には、液晶表示パネルを駆動するドライバＩＣ１６１が載置され、液晶表示パネルに電源や信号を供給するためのフレキシブル配線基板１６２が接続している。
In FIG. 1, the
図１はＩＰＳ方式の液晶表示パネルであり、対向基板２００の表面にはシールド導電層（シールド用ＩＴＯ）が形成されている。シールド用ＩＴＯをアース電位あるいは基準電位と接続するために、端子部にアースパッドを形成し、このアースパッドと対向基板のシールド用ＩＴＯとを例えば導電性テープ１７０で接続する。
FIG. 1 is an IPS type liquid crystal display panel, and a shield conductive layer (shielding ITO) is formed on the surface of the facing
導電性テープ１７０は、例えば、Ａｌ、銅等の金属のテープの一方の面に、導電性微粒子が分散された粘着材が形成された構成となっている。すなわち、導電性テープ１７０は、粘着材によってシールド用ＩＴＯ及びアースパッドと接着しているので、接着強度を維持するためには、アースパッドは所定の面積が必要である。このアースパッドの存在が、端子部の面積を縮小するうえで、問題となっていた。
The
シールド用ＩＴＯとアースパッドの接続は、導電性テープの他にも導電性樹脂や金属ペースト等を用いておこなうことが出来る。しかし、この場合も、アースパッドは、ある面積が必要であることは同様である。以下では、シールド用ＩＴＯとアースパッドの接続は導電性テープを用いるとして説明しているが、本発明は、導電性樹脂や金属ペースト等を用いる場合にも同様にして適用することが出来る。 The shield ITO and the ground pad can be connected by using a conductive resin, a metal paste, or the like in addition to the conductive tape. However, in this case as well, the earth pad requires a certain area as well. Hereinafter, the connection between the shield ITO and the ground pad is described as using a conductive tape, but the present invention can be similarly applied to the case where a conductive resin, a metal paste, or the like is used.
図２はＩＰＳ方式の液晶表示装置の表示領域における画素の断面図である。ＩＰＳ方式も種々存在するが、例えば、コモン電極を平面状に形成し、その上に、絶縁膜を挟んで櫛歯状の画素電極を配置し、画素電極とコモン電極の間に発生する電界によって液晶分子を回転させる方式が、比較的、透過率を大きくすることが出来るので、現在主流となっている。 FIG. 2 is a cross-sectional view of pixels in the display area of the IPS liquid crystal display device. There are various IPS methods. For example, a common electrode is formed in a planar shape, a comb-shaped pixel electrode is arranged with an insulating film sandwiched therein, and an electric field generated between the pixel electrode and the common electrode is used. The method of rotating liquid crystal molecules is currently the mainstream because it can increase the transmittance relatively.
図２はこのようなＩＰＳ方式の液晶表示装置の断面図である。図２におけるＴＦＴは、いわゆるトップゲートタイプのＴＦＴであり、使用される半導体としては、ＬＴＰＳ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｉ－Ｓｉ）が使用されている。一方、アモルファスシリコン（ａ－Ｓｉ）半導体を使用した場合は、いわゆるボトムゲート方式のＴＦＴが多く用いられる。以後の説明では、トップゲート方式のＴＦＴを用いた場合を例にして説明するが、ボトムゲート方式のＴＦＴを用いた場合についても、本発明を適用することが出来る。また、シリコンに替えて酸化物を用いることも可能である。 FIG. 2 is a cross-sectional view of such an IPS type liquid crystal display device. The TFT in FIG. 2 is a so-called top gate type TFT, and LTPS (Low Temperature Poly-Si) is used as the semiconductor used. On the other hand, when an amorphous silicon (a—Si) semiconductor is used, a so-called bottom gate type TFT is often used. In the following description, a case where a top gate type TFT is used will be described as an example, but the present invention can also be applied to a case where a bottom gate type TFT is used. It is also possible to use an oxide instead of silicon.
図１において、ガラス基板１００の上にシリコン窒化物（ＳｉＮ）からなる第１下地膜１０１およびシリコン酸化物（ＳｉＯ２）からなる第２下地膜１０２がＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）によって形成される。第１下地膜１０１および第２下地膜１０２の役割はガラス基板１００からの不純物が半導体層１０３を汚染することを防止することである。
In FIG. 1, a
第２下地膜１０２の上には半導体層１０３が形成される。この半導体層１０３は、第２下地膜１０２の上にＣＶＤによってａ－Ｓｉ膜を形成し、これをレーザアニールすることによってｐｏｌｙ－Ｓｉ膜に変換したものである。このｐｏｌｙ－Ｓｉ膜をフォトリソグラフィによってパターニングする。
A
半導体膜１０３の上にはゲート絶縁膜１０４が形成される。このゲート絶縁膜１０４はＴＥＯＳ（テトラエトキシシラン）によるＳｉＯ２膜である。この膜もＣＶＤによって形成される。その上にゲート電極１０５が形成される。ゲート電極１０５は走査線１０が兼ねている。ゲート電極１０５はＭｏ合金、例えばＭｏＷ膜によって形成される。ゲート電極１０５あるいは走査線１０の抵抗を小さくする必要があるときはＡｌ合金またはＡｌ合金とＭｏ合金の積層体が使用される。
A
その後、ゲート電極１０５を覆って層間絶縁膜１０６をＳｉＯ２によって形成する。層間絶縁膜１０６は走査線１０と映像信号線２０とを絶縁するため、あるいは、ゲート電極１０５とコンタクト電極１０７とを絶縁するためである。層間絶縁膜１０６およびゲート絶縁膜１０４には、半導体層１０３をコンタクト電極１０７と接続するためのコンタクトホール１２０が形成される。
After that, the
層間絶縁膜１０６の上にコンタクト電極１０７が形成される。半導体層１０３は、図示しない部分において映像信号線２０とコンタクトホールを介して接続している。
The
コンタクト電極１０７および映像信号線２０は、同層で、同時に形成される。コンタクト電極１０７および映像信号線２０は、抵抗を小さくするために、Ａｌ合金、例えば、ＡｌＳｉ合金が使用される。ＡｌＳｉ合金はヒロックを発生したり、Ａｌが他の層に拡散したりするので、例えば、ＭｏＷによるバリア層、およびキャップ層によってＡｌＳｉをサンドイッチする構造がとられている。但し、本明細書では、このような構成も単にＡｌ合金配線という。
The
映像信号線２０あるいはコンタクト電極１０７を覆って有機パッシベーション膜（有機膜）１０８が形成される。有機パッシベーション膜１０８は感光性のアクリル樹脂で形成される。有機パッシベーション膜１０８は、アクリル樹脂の他、シリコーン樹脂、エポキシ樹脂、ポリイミド樹脂等でも形成することが出来る。有機パッシベーション膜１０８は平坦化膜としての役割を持っているので、厚く形成される。有機パッシベーション膜１０９の膜厚は多くの場合、２～４μｍであるが、本実施例では３～４μｍ程度である。
An organic passivation film (organic film) 108 is formed so as to cover the
本発明では、後で説明するように、端子部１６０の一部に有機パッシベーション膜１０８を残し、この有機パッシベーション膜１０８の上にＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）等の導電膜によるアースパッドを形成することによって、アースパッドの下側にも配線を形成することを可能として、端子部１６０の面積を縮小している。
In the present invention, as will be described later, an
画素電極１１３とコンタクト電極１０７との導通を取るために、有機パッシベーション膜１０８にコンタクトホール１３０が形成される。有機パッシベーション膜１０８は感光性の樹脂を使用している。感光性の樹脂を塗付後、この樹脂を露光すると、光が当たった部分のみが特定の現像液に溶解する。すなわち、感光性樹脂を用いることによって、フォトレジストの形成を省略することが出来る。有機パッシベーション膜１０８にコンタクトホール１３０を形成したあと、２３０℃程度で有機パッシベーション膜を焼成することによって有機パッシベーション膜１０８が完成する。この時、端子部１６０に形成されるアースパッド用有機パッシベーション膜１０８も同時に形成される。
A
その後コモン電極１０９となるＩＴＯをスパッタリングによって形成し、コンタクトホール１３０およびその周辺からＩＴＯを除去するようにパターニングする。コモン電極１０９は各画素共通に平面状に形成することが出来る。ＩＴＯは抵抗率が大きいので、コモン電極１０９における電圧降下を防止するために、コモン電極１０９と重複してコモン金属配線１１０が形成される。コモン金属配線１１０は画素の透過率を低下させないようにするために、平面で視て、映像信号線あるいは走査線と重複した部分に形成される。
After that, ITO to be the
その後、容量絶縁膜１１１となるＳｉＮをＣＶＤによって全面に形成する。容量絶縁膜１１１は、画素電極とコモン電極の間で保持容量を形成する役割も有しているので、このように呼ばれる。その後、コンタクトホール１３０内において、コンタクト電極１０７と画素電極１１２の導通をとるためのコンタクトホールを容量絶縁膜１１１に形成する。
After that, SiN to be the capacitive insulating
その後、ＩＴＯをスパッタリングによって形成し、パターニングして画素電極１１２を形成する。画素電極１１２の上に配向膜材料をフレキソ印刷あるいはインクジェット等によって塗布し、焼成して配向膜１１３を形成する。配向膜１１３の配向処理にはラビング法のほか偏光紫外線による光配向が用いられる。
After that, ITO is formed by sputtering and patterned to form the
画素電極１１２とコモン電極１１０の間に電圧が印加されると図２に示すような電気力線が発生する。この電界によって液晶分子３０１を回転させ、液晶層３００を通過する光の量を画素毎に制御することによって画像を形成する。
When a voltage is applied between the
図２において、液晶層３００を挟んで対向基板２００が配置されている。対向基板２００の内側には、カラーフィルタ２０１が形成されている。カラーフィルタ２０１は画素毎に、赤、緑、青のカラーフィルタが形成されており、これによってカラー画像が形成される。カラーフィルタ２０１とカラーフィルタ２０１との間にはブラックマトリクス２０２が形成され、画像のコントラストを向上させている。なお、ブラックマトリクス２０２はＴＦＴの遮光膜としての役割も有し、ＴＦＴに光電流が流れることを防止している。
In FIG. 2, the facing
カラーフィルタ２０１およびブラックマトリクス２０２を覆ってオーバーコート膜２０３が形成されている。カラーフィルタ２０１の材料が液晶層内に溶け込むことを防止するためである。オーバーコート膜の上には、液晶の初期配向を決めるための配向膜１１３が形成される。配向膜１１３の配向処理はＴＦＴ基板１００側の配向膜１１３と同様、ラビング法あるいは光配向法が用いられる。
The
以上で説明したように、ＩＰＳ方式では、対向基板に対向電極を形成する必要がない。図２のような構成であると、対向基板側からのノイズをシールドすることができない。そこで、外部からのノイズをシールドするために、対向基板の表面にシールド用ＩＴＯ２１０を形成している。シールド用ＩＴＯの厚さは２００ｎｍから３００ｎｍ程度である。しかし、ノイズをシールドするためには、シールド用ＩＴＯをアースあるいは基準電位（以後アースという）と接続しなければならない。 As described above, in the IPS system, it is not necessary to form a counter electrode on the facing substrate. With the configuration as shown in FIG. 2, noise from the opposite board side cannot be shielded. Therefore, in order to shield noise from the outside, a shielding ITO210 is formed on the surface of the facing substrate. The thickness of ITO for shielding is about 200 nm to 300 nm. However, in order to shield noise, the shielding ITO must be connected to ground or a reference potential (hereinafter referred to as ground).
図１における導電性テープ１７０は、シールド用ＩＴＯをアース電位となるアースパッドと接続するためである。図３は、図１のＡ－Ａ断面図であり、アースパッド部分の断面図である。図３において、ＴＦＴ基板１００と対向基板２００がシール材１５０によって接着し、ＴＦＴ基板１００と対向基板２００の間に液晶３００が挟持されている。対向基板２００の端部には、シール材ではなく、壁状スペーサ２５０が形成されている。対向基板２００の一部をスクライビングによって端子側から除去するためである。
This is because the
図３において、ＴＦＴ基板１００側の層は有機パッシベーション膜１０８のみを記載している。有機パッシベーション膜１０８にはシール材１５０とオーバーラップした部分に溝１０８１が形成されている。外部から水分が有機パッシベーション膜１０８を通して侵入することを防止するためである。
In FIG. 3, only the
本発明の特徴は、有機パッシベーション膜１０８が端子部において、アースパッド７０が形成される部分にまで延在していることである。そして、有機パッシベーション膜１０８の上に接続用ＩＴＯ等の透明導電膜８０が形成されることによってアースパッド７０が形成されている。こうすることによって、アースパッド７０の下も配線領域として使用することができ、端子部の面積をその分縮小することができる。
A feature of the present invention is that the
アースパッド７０と対向基板２００のシールド用ＩＴＯ２１０は導電テープ１７０によって接続している。なお、アースパッド７０の接続ＩＴＯ（接続用導電膜）８０は、別途配線によってＴＦＴ基板の端部に設けられた端子に接続することができる。有機パッシベーション膜１０８は、図３においては、表示領域４００の有機パッシベーション膜１０８と連続して形成されているが、表示領域４００の有機パッシベーション膜１０８と端子部の有機パッシベーション膜１０８とは分離して、端子部の有機パッシベーション膜１０８を島状に形成しても良い。こうすれば、端子部の有機パッシベーション膜１０８を介して表示領域内の有機パッシベーション膜１０８に水分が侵入することを防止することができる。
The
図４は、導電性テープによって、シールド用ＩＴＯとアースパッド７０とを接続する前の状態を示す液晶表示パネルの平面図である。図４の端子部１６０において、対向基板２００と隣接する部分において、アースパッド７０が形成されている。アースパッド７０は、有機パッシベーション膜１０８とその上に形成された接続用ＩＴＯ８０で構成される。その他の構成は、図１で説明したのと同様である。
FIG. 4 is a plan view of a liquid crystal display panel showing a state before connecting the shielding ITO and the
図５は、図４におけるアースパッド７０付近の平面図である。図５において、対向基板２００と隣接してアースパッド７０が形成されている。アースパッド７０は、有機パッシベーション膜１０８の上に接続ＩＴＯ８０が形成されたものである。有機パッシベーション膜１０８の下には、種々の配線が形成されている。図５における幅が広い配線は配線領域を示すものであり、この部分には、細い映像信号線の引出し線が多数形成されていてもよい。
FIG. 5 is a plan view of the vicinity of the
図６は、図５のＢ－Ｂ断面図である。図６において、引出し線４０は、走査線と同層で形成された引出し線４２と映像信号線と同層で形成された引出し線４１とが積層して形成されている。引出し線４１は例えばＡｌ合金であり、引出し線４２は例えばＭｏ合金である。図６において、引出し線４０を覆って有機パッシベーション膜１０８が形成され、その上に接続ＩＴＯ８０が形成されている。接続ＩＴＯ８０と有機パッシベーション膜１０８でアースパッド７０を形成している。
FIG. 6 is a cross-sectional view taken along the line BB of FIG. In FIG. 6, the
接続ＩＴＯ８０はコモン電極と同時に形成される第１接続ＩＴＯ８１と画素電極と同時に形成される第２接続ＩＴＯ８２とで形成されている。第１接続ＩＴＯ８１か第２接続ＩＴＯ８２のいずれか一方のみでもよいが、コモン電極も画素電極も１００ｎｍ以下と薄いので、２層として、信頼性を向上させている。 The connection ITO80 is formed by a first connection ITO81 formed at the same time as the common electrode and a second connection ITO82 formed at the same time as the pixel electrode. Only one of the first connection ITO81 and the second connection ITO82 may be used, but since the common electrode and the pixel electrode are as thin as 100 nm or less, the reliability is improved as two layers.
図６において、有機パッシベーション膜１０８の終端部は、ＳｉＮで形成された容量絶縁膜１１１によって覆われている。有機パッシベーション膜１０８に水分が侵入することを防止するためである。また、有機パッシベーション膜１０８の終端部には、Ａｌで形成された引出し線４１は存在していない。ＩＴＯ８１をパターニングするさい、ＩＴＯ８１の残渣が、引出し線４０間をショートする危険を防止するためである。
In FIG. 6, the terminal portion of the
つまり、図６における有機パッシベーション膜１０８の終端部には、層間絶縁膜１０６が形成されている。そして、有機パッシベーション膜１０８の終端部においては、引出し線４０は、走査線と同層で形成されたＭｏ合金４２のみで接続されている。しかし、有機パッシベーション膜１０８の終端部を過ぎた部分においては、引き出し線４０は再び、Ａｌ合金４１とＭｏ合金４２の２層構成となっている。したがって、引出し線４０の抵抗の増加はほとんどない。
That is, the
図６において、Ｍｏ合金による引出し線４２はゲート絶縁膜１０４の上に形成されている。図６では第１下地膜、第２下地膜は省略されている。最終的には、接続ＩＴＯ８０に導電性テープが接続して、シールド用ＩＴＯとアースパッド７０が接続される。
In FIG. 6, the
このように、アースパッド７０の下にも引出し線等の配線を形成することができるので、端子部の面積を縮小することができる。また、端子部の有機パッシベーション膜１０８は、表示領域における有機パッシベーション膜と同時に形成することができるので、プロセス負荷が増加することは無い。
In this way, since wiring such as a leader wire can be formed under the
実施例１で説明した、有機パッシベーション膜と接続ＩＴＯを用いて端子部の面積を縮小する構成は、アースパッドのみでなく、端子部の他の部分においても適用することができる。図７は端子部１６０に形成される検査用配線５０と引出し線４１を、有機パッシベーション膜１０８を用いて立体交差させることによって、端子部の面積を縮小させる例である。
The configuration for reducing the area of the terminal portion by using the organic passivation film and the connecting ITO described in the first embodiment can be applied not only to the ground pad but also to other portions of the terminal portion. FIG. 7 is an example in which the area of the terminal portion is reduced by crossing the
図７において、横方向に延在する検査用配線５０の上に有機パッシベーション膜１０８が島状に形成され、その上に接続ＩＴＯ８０が形成されている。信号線４０は、上下方向に延在しているが、有機パッシベーション膜１０８によって検査用配線５０と立体交差が可能になっている。図７の検査用配線５０も信号線４０もＡｌ合金４１、すなわち、映像信号線と同層で形成されている。図７における接続ＩＴＯ８０は、有機パッシベーション膜１０８の上下に形成された信号線４０をブリッジする役割を有している。
In FIG. 7, the
図８は、図７のＣ－Ｃ断面図である。図８において、Ａｌ合金４１で形成された検査用配線５０がゲート絶縁膜１０４、層間絶縁膜１０６の上に、横方向に延在して形成されている。検査用配線５０の上には、有機パッシベーション膜１０８が形成され、有機パッシベーション膜１０８の上に接続ＩＴＯ８０が形成されている。接続ＩＴＯ８０は第１接続ＩＴＯ８１と第２接続ＩＴＯ８２との２層構造となっている。理由は、図６で説明したのと同様である。また、有機パッシベーション膜１０８の端部と有機パッシベーション膜１０８によって覆われていないＡｌ合金４１の上には、ＳｉＮで形成された容量絶縁膜１１１が形成されている。Ａｌ合金４１が腐食することを防止するためである。
FIG. 8 is a sectional view taken along the line CC of FIG. In FIG. 8, the
図９は図７のＤ－Ｄ断面図であり、信号線４１と接続ＩＴＯ８０を接続するためのスルーホール６０の断面図を示している。図９において、ゲート絶縁膜１０４、層間絶縁膜１０６の上に、Ａｌ合金４１で形成されたコモン配線等の引出し線４０が形成されている。引出し線４０は、有機パッシベーション膜１０８で覆われており、有機パッシベーション膜１０８に形成されたスルーホール６０によって接続ＩＴＯ８０と接続している。接続ＩＴＯ８０は第１接続ＩＴＯ８１と第２接続ＩＴＯ８２が積層されている構成である。
9 is a cross-sectional view taken along the line DD of FIG. 7, showing a cross-sectional view of a through
図７乃至図９で説明したように、引出し線４０と検査用配線４０を有機パッシベーション膜１０８を形成することによって、重複して形成することができるので、端子部における配線面積を小さくすることができる。このような構成は、特に、コモン配線のように、配線幅が大きい配線に対して特に効果がある。
As described with reference to FIGS. 7 to 9, the
ブリッジ用に使用される接続ＩＴＯ８０は抵抗率が大きいので、配線抵抗が問題になる場合がある。図１０および図１１は、本実施例の第２の実施形態を示す、接続ＩＴＯ８０にコモン金属配線１１０を積層することによって、ブリッジにおける配線抵抗を小さくする構成である。
Since the connection ITO80 used for a bridge has a high resistivity, wiring resistance may become a problem. 10 and 11 show a configuration in which the wiring resistance in the bridge is reduced by laminating the
図１０において、横方向にＡｌ合金４１で形成された検査用配線５０が延在し、検査用配線５０を覆って有機パッシベーション膜１０８が形成されている。そして、Ａｌ合金４１で形成された信号引出し線４０が縦方向に延在し、有機パッシベーション膜１０８の上に形成された接続ＩＴＯ８０によってブリッジされていることは図７乃至図９で説明したのと同様である。
In FIG. 10, an
図１０では、接続ＩＴＯ８０と重複して、両側にコモン金属配線１１０が形成されている。コモン金属配線１１０は、Ａｌ合金等で形成されているので、ブリッジ部分のおける抵抗を大幅に下げることができる。スルーホール６０の部分の断面である、図１０におけるＤ－Ｄ断面は、図９と同じである。なお、コモン金属配線１１０が形成された部分のスルーホールの断面は、図９の第１接続ＩＴＯ８１と第２接続ＩＴＯ８２の間にコモン金属配線１１０が形成されている構成となっている。
In FIG. 10,
図１１は、図１０のＥ－Ｅ断面図である。図１１において、ゲート絶縁膜１０４、層間絶縁膜１０６の上に、Ａｌ合金で形成された検査配線５０が横方向に延在している。検査用配線５０を覆って有機パッシベーション膜１０８が島状に形成されている。有機パッシベーション膜１０８の上には第１接続ＩＴＯ８１が形成され、第１接続ＩＴＯ８１の両側において、コモン金属配線１１０が積層されている。コモン金属配線１１０もＡｌ合金で形成されている。第１接続ＩＴＯ８１およびコモン金属配線１１０を覆って第２接続ＩＴＯ８２が形成されている。有機パッシベーション膜１０８の側部および検査配線５０を覆って、ＳｉＮで形成された容量絶縁膜１１１が形成されている。
11 is a cross-sectional view taken along the line EE of FIG. In FIG. 11, an
図１１に示すように、第１接続ＩＴＯ８１の上にコモン金属配線１１０を積層することによってブリッジ配線の抵抗を大幅に低下させることができる。なお、図１１では、コモン金属配線１１０は第１接続ＩＴＯ８１の上に形成されているが、第１接続ＩＴＯ８１の下に形成される場合もある。効果は同じである。いずれにせよ、表示領域におけるプロセス順序に従うことになる。
As shown in FIG. 11, the resistance of the bridge wiring can be significantly reduced by laminating the
図１２乃至図１４は、島状の有機パッシベーション膜１０８部分に形成されたブリッジ接続の抵抗を下げるための他の構成である、本実施例の第３の実施形態を示す図である。図１２が図１０と異なる点は、ブリッジ接続の抵抗を小さくするために、Ａｌ合金４１よりも下側に形成されている、走査線と同じ層で形成されたＭｏ合金４２を使用している点である。
12 to 14 are views showing a third embodiment of the present embodiment, which is another configuration for reducing the resistance of the bridge connection formed in the island-shaped
図１３は図１２のＦ－Ｆ断面図である。図１３において、Ｍｏ合金４２で形成されたブリッジ配線がゲート絶縁膜１０４の上に形成されている。Ｍｏ合金４２の上に形成された層間絶縁膜１０６の上に、Ａｌ合金で形成された検査配線５０が横方向に延在している。検査配線５０の上に有機パッシベーション膜１０８が島状に形成され、その上に第１接続ＩＴＯ８１と第２接続ＩＴＯ８２が形成されている。
FIG. 13 is a cross-sectional view taken along the line FF of FIG. In FIG. 13, a bridge wiring made of
図１４は、本実施形態におけるスルーホール６５の断面を示す、図１２のＧ－Ｇ断面図である。図１４において、ブリッジ電極として使用されるＭｏ合金４２がゲート絶縁膜１０４の上に形成されている。Ｍｏ合金４２の上に層間絶縁膜１０６が形成され、その上に配線４０のためのＡｌ合金４１が形成されている。Ｍｏ合金４２とＡｌ合金４１はスルーホール６５によって接続している。Ａｌ合金４１で形成された引出し線４０を覆って有機パッシベーション膜１０８が形成され、その上にブリッジ配線としての、第１接続ＩＴＯ８１と第２接続ＩＴＯ８２が積層して形成されている。
FIG. 14 is a cross-sectional view taken along the line GG of FIG. 12, showing a cross section of the through
このように、本実施形態では、検査用配線の上側に有機パッシベーション膜１０８を挟んで接続ＩＴＯ８０を形成し、検査用配線の下側に層間絶縁膜１０６を挟んでＭｏ合金４２による電極を形成することによって、ブリッジ部分の抵抗を小さくしている。
As described above, in the present embodiment, the connecting ITO80 is formed by sandwiching the
以上の説明では、例えば走査線を構成する下層の配線がＭｏ合金で形成され、映像信号線を構成する上層の配線がＡｌ合金であるとして説明したが、本発明はこれに限らず、下層がＡｌ合金で上層がＭｏ合金である場合にも適用することができる。さらには、上層、下層ともＡｌ合金である場合、上層、下層ともＭｏ合金である場合にも適用することができる。 In the above description, for example, the wiring of the lower layer constituting the scanning line is formed of Mo alloy, and the wiring of the upper layer constituting the video signal line is Al alloy. However, the present invention is not limited to this, and the lower layer is not limited to this. It can also be applied when the upper layer is an Al alloy and the upper layer is a Mo alloy. Further, it can be applied to the case where both the upper layer and the lower layer are Al alloys and the upper layer and the lower layer are both Mo alloys.
ところで、配線を立体交差させる場合の問題点の一つは、下層配線と上層配線との間に形成される浮遊容量である。本発明では、端子部において、有機パッシベーション膜を使用しているので、下層配線と上層配線の距離を大きくとることができ、浮遊容量を小さく抑えることができる。有機パッシベーション膜は、本発明では２乃至４μｍであるが、より好ましくは３乃至４μｍである。 By the way, one of the problems when the wiring is grade-separated is the stray capacitance formed between the lower layer wiring and the upper layer wiring. In the present invention, since the organic passivation film is used in the terminal portion, the distance between the lower layer wiring and the upper layer wiring can be increased, and the stray capacitance can be suppressed to a small value. The organic passivation membrane is 2 to 4 μm in the present invention, but more preferably 3 to 4 μm.
また、以上の説明では、有機パッシベーション膜の上に形成されるパッド電極あるいはブリッジ電極はＩＴＯの場合を例にとって説明した。これは、画素電極あるいはコモン電極として使用される透明導電膜がＩＴＯから形成されている場合の例である。画素電極あるいはコモン電極が、他の透明導電膜、例えば、ＡＺＯ、ＩＺＯ等で形成される場合は、パッド電極あるいはブリッジ電極は、これらと同じ材料で形成することができる。 Further, in the above description, the case where the pad electrode or the bridge electrode formed on the organic passivation film is ITO has been described as an example. This is an example when the transparent conductive film used as the pixel electrode or the common electrode is formed of ITO. When the pixel electrode or common electrode is formed of another transparent conductive film such as AZO or IZO, the pad electrode or bridge electrode can be formed of the same material.
また、実施例２において、端子部における信号配線は、有機パッシベーション膜を介して検査用配線と立体交差するという構成を例にとって説明したが、下層の配線は、検査用配線に限らず、他の配線でもよい。下層を何かしらの信号配線とし、有機パッシベーション膜を介して検査用配線が立体交差する構成であってもよい。いずれの場合であっても、ブリッジ電極に検査用のプローブを接触させる等、ブリッジ電極を端子として使用することも可能である。また以上の実施形態では、接続ＩＴＯ８０に合わせて有機パッシベーション膜を島状に形成しているが、図１５のように、有機パッシベーション膜を島状に形成せず、広く平面状に形成するものであってもよい。同様に、図１１、図１３についても、有機パッシベーション膜を島状でなく、平面状に形成してもよい。図６の実施形態についても同様である。その場合、図６のように、引き出し線４０のＡｌ合金４１を有機パッシベーション膜の端部で分断させる必要が無い。逆に、パッド部分に限らず、有機パッシベーション膜を島状に設け、その下に配線を設ける場合は、透明導電膜による配線間の短絡を防止するため、有機パッシベーション膜の端部において、有機パッシベーション膜とその下の配線との間には、層間絶縁膜１０６を設けることが好ましい。
Further, in the second embodiment, the configuration in which the signal wiring in the terminal portion crosses the inspection wiring via the organic passivation film is described as an example, but the lower layer wiring is not limited to the inspection wiring and is not limited to the inspection wiring. Wiring may be used. The lower layer may be some kind of signal wiring, and the inspection wiring may be grade-separated via the organic passivation film. In either case, the bridge electrode can be used as a terminal, for example, by contacting the bridge electrode with a probe for inspection. Further, in the above embodiment, the organic passivation film is formed in an island shape according to the connection ITO80, but as shown in FIG. 15, the organic passivation film is not formed in an island shape but is formed in a wide flat shape. There may be. Similarly, in FIGS. 11 and 13, the organic passivation film may be formed in a planar shape instead of an island shape. The same applies to the embodiment of FIG. In that case, as shown in FIG. 6, it is not necessary to divide the
本発明は、ＩＰＳ方式の液晶表示装置においては、プロセス負荷を増加させずに実施できるので適している。しかし、他の方式、例えば、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）あるいはＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｇｉｎｍｅｎｔ）等の方式の液晶表示装置についても本発明を適用することができる。また、液晶表示装置以外、有機ＥＬ型の表示装置等、表示装置全般に適用可能である。 The present invention is suitable for an IPS type liquid crystal display device because it can be carried out without increasing the process load. However, the present invention can also be applied to a liquid crystal display device of another method, for example, a method such as TN (Twisted Nematic) or VA (Vertical Organic). Further, it can be applied to all display devices such as organic EL type display devices other than the liquid crystal display device.
１０…走査線１０、 ２０…映像信号線、 ３０…画素、 ４０…引出し線、 ４１…Ａｌ合金、 ４２…Ｍｏ合金、 ５０…検査配線、 ６０…スルーホール、 ６５…スルーホール、 ７０…アースパッド、 ８０…接続ＩＴＯ、 ８１…第１接続ＩＴＯ、 ８２…第２接続ＩＴＯ、 ９０…ブリッジ電極、 １００…ＴＦＴ基板、 １０１…第１下地膜、 １０２…第２下地膜、 １０３…半導体層、 １０４…ゲート絶縁膜、 １０５…ゲート電極、 １０６…層間絶縁膜、 １０７…コンタクト電極、 １０８…有機パッシベーション膜、 １０９…コモン電極、 １１０…コモン金属配線、 １１１…容量絶縁膜、 １１２…画素電極、 １１３…配向膜、 １２０…コンタクトホール、 １３０…コンタクトホール、 １５０…シール材、 １６０…端子部、 １６１…ドライバＩＣ、 １６２…フレキシブル配線基板、 １７０…導電テープ、 ２００…対向基板、 ２０１…カラーフィルタ、 ２０２…ブラックマトリクス、 ２０３…オーバーコート膜、 ２１０…シールド用ＩＴＯ、 ２５０…土手状スペーサ、 ３００…液晶層、 ３０１…液晶分子、 １０８１…有機パッシベーション膜溝
10 ... scanning
Claims (6)
前記ＴＦＴ基板に重なる対向基板と、を備え、
前記ＴＦＴ基板は、前記対向基板と重ならない領域において、有機パッシベーション膜と、前記有機パッシベーション膜上に形成された第１導電膜と、を備えたパッド部と、前記有機パッシベーション膜下に設けられた金属配線と、を備え、
前記金属配線は、前記有機パッシベーション膜で前記第１導電膜と絶縁されており、平面視において、前記金属配線は前記パッド部と重なり、
前記ＴＦＴ基板の前記対向基板と重ならない前記領域において、
前記パッド部の前記有機パッシベーション膜は島状に形成されており、
前記島状の前記有機パッシベーション膜は、第１終端部と、前記第１終端部と反対側の第２終端部を有し、
前記金属配線は前記第1終端部及び前記第２終端部に交差することを特徴とする表示装置。 TFT substrate and
A facing substrate that overlaps the TFT substrate is provided.
The TFT substrate is provided with a pad portion including an organic passivation film, a first conductive film formed on the organic passivation film, and a pad portion under the organic passivation film in a region that does not overlap with the facing substrate. With metal wiring,
The metal wiring is insulated from the first conductive film by the organic passivation film, and the metal wiring overlaps with the pad portion in a plan view.
In the region that does not overlap with the facing substrate of the TFT substrate,
The organic passivation film of the pad portion is formed in an island shape.
The island-shaped organic passivation film has a first terminal portion and a second terminal portion opposite to the first terminal portion.
A display device characterized in that the metal wiring intersects the first terminal portion and the second terminal portion .
前記ＴＦＴ基板に重なる対向基板と、を備え、 A facing substrate that overlaps the TFT substrate is provided.
前記ＴＦＴ基板は、前記対向基板と重ならない領域において、有機パッシベーション膜と、前記有機パッシベーション膜上に形成された第１導電膜と、を備えたパッド部と、前記有機パッシベーション膜下に設けられた金属配線と、を備え、 The TFT substrate is provided with a pad portion including an organic passivation film, a first conductive film formed on the organic passivation film, and a pad portion under the organic passivation film in a region that does not overlap with the facing substrate. With metal wiring,
前記金属配線は、前記有機パッシベーション膜で前記第１導電膜と絶縁されており、平面視において、前記金属配線は前記パッド部と重なり、 The metal wiring is insulated from the first conductive film by the organic passivation film, and the metal wiring overlaps with the pad portion in a plan view.
前記ＴＦＴ基板の前記対向基板と重ならない前記領域において、 In the region that does not overlap with the facing substrate of the TFT substrate,
前記パッド部はさらに前記第1導電膜に積層された第２導電膜を備え、 The pad portion further includes a second conductive film laminated on the first conductive film.
前記第１導電膜及び前記第２導電膜は、透明導電膜であることを特徴とする表示装置。 The display device, wherein the first conductive film and the second conductive film are transparent conductive films.
前記パッド部はさらに前記第１導電膜に積層された第２導電膜と、無機絶縁膜を有し、 The pad portion further has a second conductive film laminated on the first conductive film and an inorganic insulating film.
前記無機絶縁膜は、前記第１終端部を覆い、 The inorganic insulating film covers the first terminal portion and covers the first terminal portion.
前記第１導電膜及び前記第２導電膜は、透明導電膜である、請求項１に記載の表示装置。 The display device according to claim 1, wherein the first conductive film and the second conductive film are transparent conductive films.
前記金属配線は、前記第１端部及び前記第２端部に交差する、請求項１または３に記載の表示装置。 The display device according to claim 1 or 3, wherein the metal wiring intersects the first end portion and the second end portion.
前記第３導電膜は、導電体を介して前記第１導電膜に接続されている、請求項５に記載の表示装置。 The display device according to claim 5, wherein the third conductive film is connected to the first conductive film via a conductor.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020016024A JP7027470B2 (en) | 2020-02-03 | 2020-02-03 | Display device |
| JP2022021788A JP7274627B2 (en) | 2020-02-03 | 2022-02-16 | Display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020016024A JP7027470B2 (en) | 2020-02-03 | 2020-02-03 | Display device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016027838A Division JP6655417B2 (en) | 2016-02-17 | 2016-02-17 | Display device |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022021788A Division JP7274627B2 (en) | 2020-02-03 | 2022-02-16 | Display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020098356A JP2020098356A (en) | 2020-06-25 |
| JP7027470B2 true JP7027470B2 (en) | 2022-03-01 |
Family
ID=71105938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020016024A Active JP7027470B2 (en) | 2020-02-03 | 2020-02-03 | Display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7027470B2 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008008944A (en) | 2006-06-27 | 2008-01-17 | Seiko Epson Corp | Electro-optical device and electronic apparatus |
| JP2009036794A (en) | 2007-07-31 | 2009-02-19 | Hitachi Displays Ltd | Liquid crystal display |
| WO2010061662A1 (en) | 2008-11-26 | 2010-06-03 | シャープ株式会社 | Display device |
| US20130329171A1 (en) | 2012-06-08 | 2013-12-12 | Apple Inc. | Devices and methods for shielding displays from electrostatic discharge |
| WO2015178059A1 (en) | 2014-05-22 | 2015-11-26 | シャープ株式会社 | Connecting wire |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06138488A (en) * | 1992-10-29 | 1994-05-20 | Seiko Epson Corp | Liquid crystal display device |
| JPH06258660A (en) * | 1993-03-02 | 1994-09-16 | Seiko Epson Corp | Liquid crystal display |
-
2020
- 2020-02-03 JP JP2020016024A patent/JP7027470B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008008944A (en) | 2006-06-27 | 2008-01-17 | Seiko Epson Corp | Electro-optical device and electronic apparatus |
| JP2009036794A (en) | 2007-07-31 | 2009-02-19 | Hitachi Displays Ltd | Liquid crystal display |
| WO2010061662A1 (en) | 2008-11-26 | 2010-06-03 | シャープ株式会社 | Display device |
| US20130329171A1 (en) | 2012-06-08 | 2013-12-12 | Apple Inc. | Devices and methods for shielding displays from electrostatic discharge |
| WO2015178059A1 (en) | 2014-05-22 | 2015-11-26 | シャープ株式会社 | Connecting wire |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2020098356A (en) | 2020-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11719982B2 (en) | Display device | |
| JP4952425B2 (en) | Liquid crystal device and electronic device | |
| CN100504553C (en) | Thin film transistor array panel and liquid crystal display including the thin film transistor array panel | |
| US11774810B2 (en) | Liquid crystal display device | |
| JP2015049426A (en) | Liquid crystal display device | |
| CN112005290B (en) | display device | |
| JP7274627B2 (en) | Display device | |
| JP2009151285A (en) | Liquid crystal display device and method for manufacturing the same | |
| JP7027470B2 (en) | Display device | |
| JP6918090B2 (en) | Liquid crystal display device | |
| JP5207947B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| CN207541373U (en) | Liquid crystal display device | |
| JP6980730B2 (en) | Liquid crystal display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200203 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201222 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210629 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210825 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220118 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220216 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7027470 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |