JP7027305B2 - デジタル平面インターフェースを有する通信ノード - Google Patents

Description

関連出願
本出願は、参照により全体が本明細書に組み込まれる、２０１６年８月２５日に出願された米国仮出願第６２／２０９，４４８号の優先権を主張するものである。

本開示は、ネットワークスイッチ分野に関し、より具体的には、改善された性能及び低コストを可能にするアーキテクチャに関する。

スイッチ及びルータ並びに他の通信装置（本明細書では、集合的に通信ノードと称されるものとする）は、一般に、異なるコンピューティングデバイス間での通信を提供するために使用される。様々な形態を取り得るコンピューティングデバイスは、サーバのラック内に配置されてもよいか、又は同じサーバルーム内、同じ建物内、又は完全に別の場所に分散して配置されてもよい。コンピューティングデバイスの位置にかかわらず、通信ノードは、ケーブルが通信ノードを様々なコンピューティングデバイスに接続ことを可能にする複数のポートを含む。

図１は、典型的な通信ノード１０を例解する。通信ノード１０は、複数のポート１８を有する面１５を有するケース１４を含む。これらのポートは、ＱＳＦＰレセプタクル、ＳＦＰレセプタクル、８Ｐ８Ｃ（本明細書で使用される用語であるＲＪ４５として一般的に公知である）、又は他の望ましい構成などであるが、これらに限定されない様々な異なる構成であってもよく、積み重ねるか、連動させるか、又は単一のポート構成で使用されてもよい。理解され得るように、ポートが面１５上にあるように描写されているが、所望であれば、ポートは、ケース１４の他の（複数であっても）面上にあってもよい。

ケース１４は、回路基板３０（マザーボードと称されることもある）を支持し、これは、次いで、集積回路（ＩＣ）モジュール３５を支持する。ＩＣモジュール３５は、本業界で公知である様々な処理及びメモリ構成要素を含んでもよく、所望の機能レベルは、通信モードが意図する用途及びアプリケーションに依存する。回路基板３０は、ＰＨＹモジュール４５も支持する。ＰＨＹモジュール４５は、リンク層装置（媒体アクセス制御又はＭＡＣと称され得る）を銅ケーブル又は光ファイバなどの物理媒体に接続するように構成されている。したがって、ＰＨＹモジュール４５は、ＩＣモジュール３５からのデジタル信号を取り込み、これらの信号をケーブル及び光ファイバを介して伝送され得るアナログ信号に変換する。ＰＨＹモジュール４５は、アナログ信号を受信し、これらの信号をＩＣモジュール３５に提供され得るデジタル信号にも変換する。理解され得るように、ＰＨＹモジュール４５は、サポートされている特定のプロトコル（複数可）をサポートするために必要に応じて組み合わせられ得るいくつかの機能回路を含み得る。

理解され得るように、回路基板３０は、ＩＣモジュール３５（いくつかの異なるＡＳＩＣの組み合わせであってもよい）、並びにメモリ及び他の所望の回路）を支持する必要があるため、比較的大きい傾向があり、それは、ＰＨＹモジュール４５（ＩＣモジュール３５と通信する必要がある）を支持し、その上に位置付けられた様々なＡＳＩＣが冷却され得るのに十分なスペースを有する必要がある（対応するＡＳＩＣ上にヒートシンクを取り付ける必要があり得る）。回路基板は、ポート６０も支持する。

ポート６０は、回路基板３０上に取り付けられた業界標準のレセプタクルのうちの１つ以上の組み合わせなどであるが、これに限定されない様々な構成で提供され得る。可能な標準設計の例としては、ＳＦＰ、ＱＳＦＰ、ＣＸＰ、ＣＦＰ、ＯＣＵＬＩＮＫ、又は任意の他の望ましいコネクタ構成が挙げられるが、これらに限定されない。更に理解され得るように、これらのポートは、特定の業界標準用に構成される必要はない。

現在のアーキテクチャに存在する１つの問題は、実装に費用がかかる傾向があることである。ＰＨＹモジュール４５は、アナログ信号を使用してポート８０と通信し、ＰＨＹモジュール４５は、デジタル信号を使用してＩＣモジュール３５と通信する（このため、ＰＨＹモジュール４５は、通信チャネルのデジタル部分とアナログ部分との間の遷移をもたらす）。これによりいくつかの問題が生じる。１つの問題は、通信チャネルのデジタル側が、ＩＣモジュール３５を構成する様々な回路間に適切な数の通信チャネルを提供するために、より多くの回路基板の層を必要とする傾向があることである。これは、より多くの数の層を有する回路基板をもたらす可能性があり、これにより、システム全体のコストが増大する。結果として、ある特定の個人は、通信ノード１０の構成の更なる改善を理解するであろう。

通信ノードとして動作するように構成された装置で使用するためのアーキテクチャが開示される。第１及び第２の回路基板を支持するケースが提供される。第１の回路基板は、集積回路（ＩＣ）モジュールを支持するためにデジタル信号を送信するように構成されている。第２の回路基板は、デジタル信号とアナログ信号の両方をサポートするように構成されている。第１の回路基板は、１つ以上のコネクタを介して第２の回路基板に接続される。第２の回路基板は、ハウジングの面上に設けられた複数のポートを含むポートモジュールを支持する。これらの２つの回路基板を使用することにより、複数のポートとＩＣモジュールとの間のデジタル平面インターフェースが可能になる。

トランスボックスは、第２の回路基板上に取り付けられてもよく、嵌合コネクタに係合するように構成された第１の端子セットを含んでもよい。トランスを使用して、トランスのライン側の第１の端子セットをトランスのチップ側のトレースに連結することができる。第３の回路基板は、第２の回路基板に対して平行配向でトランスボックスの隣に整列することができ、信号終端は第２の回路基板上で行うことができる。第３の回路基板は、ＰＯＥ（ｐｏｗｅｒ ｏｖｅｒ Ｅｔｈｅｒｎｅｔ）を第１の端子セットに提供するように構成されてもよい。

本発明は、一例として例示され、添付図面に限定されるものではなく、図面中、同様の参照番号は、類似の要素を示す。

従来技術の通信ノードの一実施形態の斜視図を例解する。 従来技術の通信ノードの概略図を例解する。 通信ノードの一実施形態の概略図を例解する。 通信ノードの実施形態の別の概略図を例解する。 通信ノードの実施形態の別の概略図を例解する。 通信ノードの実施形態の別の概略図を例解する。 通信ノードの実施形態の別の概略図を例解する。 ポートモジュール及び複数の回路基板の一実施形態の斜視図を例解する。 図６に描写された実施形態の別の斜視図を例解する。 図６に描写された実施形態の斜視分解図を例解する。 図６に描写された実施形態の簡略化した斜視図を例解する。 図９に描写された実施形態の別の斜視図を例解する。 図９に描写された実施形態の簡略化した斜視図を例解する。 図１１に描写された実施形態の拡大斜視図を例解する。 図１２に描写された実施形態の部分分解斜視図を例解する。 回路基板上に取り付けられたトランスボックスの一実施形態の分解斜視図を例解する。 図１２に描写された実施形態の簡略化した斜視図を例解する。 線１６－１６に沿って切り取られた、図１５に描写された実施形態の斜視断面図を例解する。 図１６に描写された実施形態の部分分解斜視図を例解する。 トランスの一実施形態の概略図を例解する。 トランスボックスの一実施形態の斜視図を例解する。 図１９に描写された実施形態の別の斜視図を例解する。 図１９に描写された実施形態の別の斜視図を例解する。 ポートモジュール及び複数の回路基板の一実施形態の簡略化した斜視概略図を例解する。

以下の発明を実施するための形態は、例示的な実施形態を説明するものであり、開示された特徴は、明示的に開示された組み合わせ（複数可）に限定することを意図しない。したがって、別途記載のない限り、本明細書で開示される特徴は、一緒に組み合わせて、簡潔さのために別途示されることがなかった、更なる組み合わせを形成することができる。

図３Ａ～図５は、通信ノード１００の実施形態を概略的に例解する。図３Ａ～図５に描写された概略図は、場合によっては、通信ノードをサーバラックに取り付けて他の装置と通信することができるようにする少なくとも外部インターフェースに関して、従来の通信ノード構成と共に位置付けるよう意図されており、このため従来の通信ノード構成と互換性があることが期待される点に留意されたい。

これらの図を見ると、ケース１１４（導電性材料で形成されていてもよい）は、第１の回路基板１３０を支持し、これは、次いで、ＩＣモジュール１３５を支持する。一実施形態では、回路基板１３０は、ケース１１４上の回路基板を支持する脚部１９５によって支持される。回路基板１３０は、典型的には６以上の層を有し、必要に応じて２４以上の層を含み得る。上述のとおり、ＩＣモジュール１３５は、互いに通信するデジタルプロセッサ、デジタル信号プロセッサ回路、メモリ、暗号化回路など、いくつかの別個の構成要素を含んでもよい。したがって、ＩＣモジュール１３５は、任意の望ましい方法で、所望の機能性を提供する任意の望ましいＡＳＩＣセットで構成されてもよく、これらの構成要素は、本明細書では集合的にＩＣモジュールと称される。

ケース１１４は、第２の回路基板１４０も支持する（描写されたとおり、第２の回路基板１４０は脚部１９５によって支持されるが、他の機械的構造によって支持されてもよい）。第２の回路基板１４０は、アナログ信号を送受信し、デジタル信号を送受信するように構成されたＰＨＹモジュール１４５を支持する。ＰＨＹモジュール１４５は、コネクタ１８０及び／又はコネクタ１８１を介して第１の回路基板１３０（ひいてはＩＣモジュール１３５）と通信し、これらの間にいくつかの通信チャネルを提供することができる。一実施形態では、コネクタ（複数可）は、４０以上の通信チャネルを提供することができる。ＰＨＹモジュール１４５とＩＣモジュール１３５との間の信号がデジタルであるため、ＰＨＹモジュール１４５は、必要に応じて、かなりの距離（例えば、１３ｃｍ以上）、ＩＣモジュール１３５から離間し得る。

ＰＨＹモジュール１４５は、１つ以上の所望の構成の複数のポートであり得るポートモジュール１６０とも通信する。ポートモジュール１６０は、ＰＨＹモジュール１４５が外部構成要素と通信することができるインターフェースを提供する。

回路基板１４０は回路基板１３０から分離されているため、回路基板１４０上に設けられる層の数は、回路基板１３０上の層の数と異なってもよい。一実施形態では、回路基板１４０は約６の層を有することができ、回路基板１３０は８以上の層を有することができる。

描写された分岐回路基板設計のもう１つの利点は、回路基板１４０をより高性能の材料で作製することができることである。既知のとおり、高速データ転送速度をサポートする場合、多くの場合１０以上のＧＨｚに近づく信号周波数を使用する必要がある。例えば、５０Ｇｂｐｓチャネルでは、２５ＧＨｚでのシグナル伝達の使用が必要になる場合がある（例えば、ＮＲＺ符号化が使用されている場合）。ＦＲ４などの典型的な回路基板材料は、こうした高周波にはあまり適しておらず、約１０ＧＨｚの周波数で大きな挿入損失を生じる。アナログ回路で一般的な高周波にかなり適しているが、実質的により高価になる傾向のある他の材料が存在する。例えば、ＮＥＬＣＯ－Ｎ４０００などの材料は、高い周波数ではるかに低い損失となる。

結果として、描写された設計により、材料の選択的な使用が可能になる。ＰＨＹモジュールがより高い周波数で動作するアプリケーションでは、回路基板１４０の代替材料を使用して、ＦＲ４をデジタル回路に使用し続けながらＦＲ４が提供するよりも２５％以上低い損失とすることが可能である（ＦＲ４は多くの場合、アナログ回路に存在する問題が、それほど問題とはならない、デジタル回路に適している）。これにより、必要以上に多くの層又は高価な材料を使用することなく、アプリケーション要件に基づく材料の選択的使用が可能になる。回路基板１３０が、全ての通信チャネルを管理するためにより多くの層を必要とする状況では、回路基板１４０は、若干少ない層数（典型的には６層以上は必要とされない）から構成されてもよく、このため、回路基板１４０の全面にわたるコストの節約が可能になる。

理解され得るように、２つの回路基板が示されているが、追加の回路基板を加えることもできる。一実施形態では、例えば、デジタル信号で動作するように意図された第１の回路基板は、ハウジング内に位置付けることができ、第２の回路基板及び第３の異なる回路基板に連結することができ、第２及び第３の回路基板は、アナログ信号を提供するように構成されている。第２及び第３の回路基板は、互いに隣接して位置付けられ得、第１の回路基板の２つの異なる側にも位置付けられ得る。したがって、描写された実施形態は、実質的なアーキテクチャの柔軟性をもたらす。

図３Ｂは、通信ノードに組み込むことができる追加の特徴を例解する。具体的には、これは、信号通信アセンブリ１９０を介して回路基板１４０上のＰＨＹモジュール１４５と通信する回路基板１３０によって支持されたＩＣモジュール１３５を含む。こうしたシステムにおいて信号通信アセンブリ１９０（コネクタ及びケーブルとしてもよい）を使用することで、信号通信アセンブリ１９０が回路基板材料を使用するよりも少ない損失を有する傾向があるため、回路基板１３０と回路基板１４０との間の損失を大幅に低減することが期待される。これにより、実質的な任意の距離にわたって信号を送信することについて案じる必要なく、回路基板１３０が所望の機能を提供することが可能になる。

追加の特徴は、送電アセンブリ１９１を用いて回路基板１４０に電力を供給することができる電源１３４を含む（ケーブル及びコネクタを含んでもよい）。図３Ａに示すように、ポートモジュール１６０は、通信ノードが外部装置と通信することができるように設けられる。電源レギュレータは、電源１３４によって供給される電力が確実に適切に制御されるようにＰＨＹモジュール１４５と共に含まれてもよい（特定の状況では、ポートモジュールをより効率よく動作させ得る）。追加の通信アセンブリ１９２は、ＰＨＹモジュール１４０を意図された様式で確実に動作させるために、所望の場合、様々な通信信号、制御信号及びタイミング信号を提供することによって、ＰＨＹモジュール１４０の動作の制御を補助するために使用されてもよい。

図３Ｃは、図３Ｂに描写された実施形態と類似しているが、それぞれ、ポートモジュール１４５ａ～１４５ｄを支持する別個の回路基板１４０ａ～１４０ｄを含む別の実施形態を例解する。各回路基板１４０ａ～１４０ｄは、それぞれのＰＨＹモジュール１４５ａ～１４５ｄ及びそれぞれのポートモジュール１６０ａ～１６０ｄも支持する。送電アセンブリ１９１及び信号通信アセンブリ１９０も含まれるが、回路基板１４０ａ～１４０ｄの各々に別個の経路が提供されるように構成されてもよい。制御通信アセンブリ１９２ａ～１９２ｄは、２つの回路基板１４０ａ～１４０ｄの間、又は回路基板１３０と回路基板１４０ａ～１４０ｄのうちの１つ又はそれらのいくつかの組み合わせの間に延在させることができ、所望の場合、通信信号、制御信号及びタイミング信号をＰＨＹモジュール１４５ａ～１４５ｄに対して提供できる。

図４は、図３Ａに描写された特徴の概略図を例解し、潜在的な物理的配向を例解する。理解され得るように、支持体１９５は、ポートモジュール１６０がケース１１４の面１１５上に位置付けられるように、ケース１１４内で回路基板１３０、１４０を支持するために使用され得る。上述したように、１つ以上のコネクタ１８０（ケーブルアセンブリ又は基板対基板コネクタなどの任意の所望の型のコネクタシステムとすることができる）を使用して、回路基板１３０、１４０の間に信号経路を提供することができる。

図５は、組み合わされたポートモジュール１６０及びＰＨＹモジュール１４５の特徴を含む構成を有する実施形態の概略図を例解しているが、これは、特定の用途に有益であると決定された特定の物理的構成である。描写するように、第１の回路基板２０２は、第１の面（及び描写されたとおり、任意で第２の面）に接点及び磁気アセンブリ２０１を支持するように構成されており、第１の回路基板は、信号変調回路２０６（信号変調回路２０６は、典型的にはＰＨＹモジュール１４５の一部である）も支持する。通信接続部２０５により、信号変調回路２０６がデジタル方式でＡＳＩＣと通信することが可能になり、電圧接続部２０８は、信号変調回路２０６を支持するために設けられている。

接点及び磁気アセンブリ２０１は、磁気２２１に接続されたラインインターフェース２２０（典型的にはポートモジュールの一部であり、ＲＪ４５コネクタ又は何らかの他の所望のインターフェースであってもよい）を含む。磁気２２１は、従来の様式で機能し、若干の電気的絶縁を提供しつつ、ラインインターフェース２２０と装置インターフェース２２２との間の信号通信が可能になる。描写されたとおり、ラインインターフェース２２０は、終端回路２０４（任意の所望の終端回路であってもよい）を介して、第２の回路基板２０３で終端する。装置インターフェース２２２は、第１の回路基板２０２に、ひいては信号変調回路２０６に接続される。このため、理解され得るように、信号変調回路２０６が磁気２２２を介してラインインターフェース２２０に信号を供給するように構成されている場合でも、ラインインターフェース２２０は第１の回路基板２０２から電気的に絶縁され得る。

描写された構成の１つの利点は、第２の回路基板２０３（別個の回路基板がＩＣモジュールに使用されたシステムにおける第３の回路基板である）が、電源接続部２０７を介して終端への電力注入部を含んでもよく、一実施形態では、第１の回路基板２０２と第２の回路基板２０３との間に良好な電気的絶縁を確保した状態で、終端回路２０４などの終端回路を介して電力をツイストペアに挿入することができる（描写された実施形態から理解され得るように、２つの第２の回路基板２０３であってもよい）。これにより、絶縁コンデンサの必要性を潜在的に低減させることができ、絶縁コンデンサを使用した場合であっても、信号性能のために第１の回路基板２０２を最適化し、及び／又は電気的絶縁を補償する必要がなく、より小さくすることができるため、性能の改善が可能になる。

第２の回路基板２０３は、通信接続部２０５及び調整回路２０９も含む。各回路は、他の構成要素への接続部を含んでもよく、したがって、描写された構成により、例解された回路へのワイヤ／ケーブルの接続が可能になることに留意されたい。

理解され得るように、第２の回路基板２０３は、第１の回路基板の２つの側に位置付けられ得る。ＰＯＥ（Ｐｏｗｅｒ－ｏｖｅｒ－Ｅｔｈｅｒｎｅｔ）を提供するための電力は、第２の回路基板２０３上に供給され得、それ故に、ＰＯＥ電力が第１の回路基板２０２から分離して維持され得る。描写された構成によって多くの利益が提供され得る。

図６～２２は、図５に概略的に表示されている実施形態の例示的構成を例解する。描写された実施形態は、使用される特定の回路が回路基板上に取り付けられたチップ並びに使用される最終アセンブリ及びチップ（複数可）の所望の機能及び能力に依存するため、簡潔化するために全ての回路を示すものではないことに留意されたい。回路は、任意の望ましい構成を包含するよう意図されており、ＦＰＧＡチップ、ＰＨＹモジュール、トランシーバ、又は構成要素と集積回路との任意の望ましい組み合わせであり得るが、これらに限定されないことにも留意されたい。

描写されたフロントモジュールアセンブリ３２５は、ハウジング３６１の周辺部の周りに少なくとも部分的に延在するケージ３６２を有するハウジング３６１を含むポートモジュール３６０を含む。ポートモジュール３６０は、上部ポート３６０ａ及び下部ポート３６０ｂを画定する。典型的なフロントモジュールアセンブリは、積み重ね、連動された構成（描写されたとおり）において複数のポートを含み、ポートモジュールは、描写された６つのポートよりも多い、又は少ないポートを容易に含むことができ、代替的実施形態では、この構成は、積み重ねたポートを含むことができないことに留意されたい。理解され得るように、積み重ねられた構成の１つの利点は、以下に更に議論するように、純粋に連動された構成と比較してコストを削減できることである。

描写されたフロントモジュールアセンブリ３２５は、第１の回路基板３１２及び２つの第２の回路基板３１３を含む。第１の回路基板３１２は、信号を送受信する回路３１６を含むことができ、したがって、回路３１６は、典型的には、ＰＨＹモジュール、並びに送受信された信号をフィルタ処理及び修正し、かつシステムのデジタル部分と通信するために使用される他の望ましいチップ及び構成要素（媒体非依存性インターフェースチップ又はマイクロコントローラなど）を含む。描写された構成では、第１の回路基板は、ＰＯＥ素子を含まず、その代わりに電力挿入回路（従来のＰＯＥ回路であってもよい）及び任意の所望の終端回路（例えばＢｏｂ－Ｓｍｉｔｈ終端として公知の終端）が第２の回路基板３１３上に含まれてもよい。理解され得るように、こうした構成では、電力挿入構成要素及び高電圧接触構成要素を第２の回路基板３１３上に提供することができ、このため第１の回路基板３１２上のより簡単な配置が可能になる。図３Ｃに描写された電力通信アセンブリ１９１などのケーブル接続部（図示せず）が、所望の場合、第２の回路基板３１３に電力を供給するために含まれてもよい。簡潔にするために図示していないが、第１の回路基板３１２は、第１の回路基板３１２が別の回路基板上に設けられたプロセッサと通信することができるように信号通信アセンブリ１９０も含む。

理解され得るように、第１の回路基板３１２は、トランスボックス３４０を支持している。連動構成では、複数のトランスボックス３４０を第１の回路基板３１２上に並べて位置付けられ得る。連動構成では、トランスボックス３４０は、（図９に描写されたとおり）第１の回路基板の２つの側に位置付けられ得る。各トランスボックス３４０は、トランスハウジング３４０ａと、第１の端子セット３４１ａ、３４１ｂを支持する端子フレーム３４３と、を含み、所望の場合、トランスボックスは、第１の回路基板３１２の両側に同じように構成されてもよい。描写されたとおり、第１の端子セット３４１ａ、３４１ｂは端子３４２の列を提供し、端子フレーム３４３はトランスハウジング３４０ａと一体である。一実施形態では、端子３４２の列は、ハウジング３６１によって提供される櫛部３６４内に位置付けられるが、このような構成は必要ではない。トランスボックス３４０は、１つ以上のライトパイプ３５９を任意で支持することができ、発光ダイオード（ＬＥＤ）がトランスボックス３４０によって覆われるように、対応するＬＥＤが回路基板３１２上に位置付けられ得る。

トランスボックス３４０は、第１の端子セット３４１ａ、３４１ｂ（ライン側から）から受信した信号を、回路基板３１２上のチップ（ＰＨＹモジュール内のチップなど）に接続することができる第２の端子セット３４４（例えば、チップ側に）に通過させるために使用する複数のトランス３４６を支持する。第１の端子セット３４１ａは、ワイヤに接続され得るテール３４３ａを含む。理解され得るように、トランスボックス３４０は、内部３４５を含み、第１の端子セット３４１ａ、３４１ｂのテール３４３ａに接続された信号線を第２の端子セット３４４のテール３４４ａに接続された信号線に磁気的に連結するトランス３４６（フェライトコア３４７ａ及び巻線３４７ｂを含む）を提供するように描写している。第２の端子セット３４４は、回路基板３１２にはんだ付けされ得るはんだテール３４４ｂも含む。トランスボックス３４０は、トランスボックス３４０をそれぞれの回路基板３１２、３１３に固定するために使用され得る基板保持部材３４８ａ、３４８ｂも含む。

所望の場合、トランスボックス３４０は、サイズを大きくし、１つ以上のフィルタ部品を支持するために使用することもできる。トランスボックス３４０は、第２の回路基板３１３内のビア３５５に係合するように構成された終端ピン３４９を含むものとしても描写されている。終端ピン３４９は、各ワイヤペアの中心タップに接続することができ、第２の回路基板３１３上に組み合わせて、Ｂｏｂ－Ｓｍｉｔｈ終端又はいくつかの他の所望の終端（前述のとおり）を提供することができる。したがって、終端ピン３４９は、図１８の中心タップＣＴに接続することができる（中心タップＣＴに電圧を加えることによりトランスへの電力挿入が自然に可能になる）。このような電圧は、公知のとおり、中心タップＣＴ’（チップ側にある）から電気的に分離されており、それ故に、チップ側（Ｓ’＋、Ｓ’－、ＣＴ’）は、高電圧の分離（２ｋＶコンデンサによって提供され得るものなど）を必要としない。ＰＯＥ規格に適合する信号連結及び電力挿入のためにトランスを使用することは周知であるため、これ以上の議論はここでは提供されない。理解され得るように、描写された構成は、（ＰＨＹモジュールへの最終的な接続のため）信号が第１の回路基板上のトレースに供給され／通過させるようにトランスを通って通過する間に、第２の回路基板３１３上で行われるライン側信号の終端が可能になる。当然のことながら、第２の基板が設けられない場合、第１の回路基板３１２上にも終端が生じる可能性があるが、こうした構成では、第１の回路基板３１２上により多くのスペースが必要となり得る。

描写されたトランスボックス３４０は、前面開口３５２及び後面開口３５３を含む。第１の端子セット３４１ａ及び第２の端子セット３４４をトランスハウジング３４０ａにインサート成形できるように、前面開口３５２及び後面開口３５３を含むことは、トランスボックス３４０を形成するのに有益であることが判明している（開口は、端子を所望の位置に保持する方法を提供する）。一実施形態では、第１及び第２の端子セットは各々、対応するテールセットと整列した開口から離れて曲がって／延在しているそれぞれのテールを有する。所望の場合には、トランスボックスは、空気連通チャネルがテール３４４ａと整列された位置でトランスハウジング３４０ａを通ることを可能にするようにノッチ３５４を含むこともできる。これは、例えば、テール３４４ａも回路基板３１２にはんだ付けされている場合に望ましいことがある。トランスボックス３４０の内部構成要素が内部構成要素と共に一旦電気的に接続されると、所望の機能性を提供するために使用されるワイヤ／フェライトコアを固定して保護するのを補助するために所定の位置にエポキシ樹脂で接着されるか、又はポッティングされることに留意されたい。

図２２から理解され得るように、第１の回路基板３１２及び第２の回路基板３１３は、第１の回路基板が第１の平面３７１を画定することができ、第２の回路基板３１３が第２の平面３７２を画定することができ、かつトランス３４６が第３の平面３７３を画定することができ、第３の平面３７３は、トランス３４６の中心と整列し、平面３７１～３７３の各々は互いに平行であり、第３の平面３７３は、第１の平面３７１に平行であり、かつ第１の平面３７１と第２の平面３７２との間にあるように、トランス３４６の反対側に位置付けされる。トランス３４６は、第１の端子セット３４１に電気的に接続されたライン側を含み、端子セット３４４に電気的に接続されたチップ側を含む。理解され得るように、電力は、第２の平面３７２において挿入することができ、したがって、第３の平面３７３により、第１の端子セット３４１ａに電力が供給され得るように、第２の平面３７２を第１の平面３７１に電気的に接続する。端子セット３４４は、第１の平面３７１上に位置付けられており、第１の端子セット３４１ａから電気的に絶縁されている。したがって、ライン側では、第２の平面３７２に電力を供給し、第１の平面３７１上でチップ側から絶縁させた状態を維持しつつ、第３の平面３７３を通って第１の平面３７１まで通過させることができる。

本明細書で提供される開示は、その好ましい例示的な実施形態の観点で特徴を説明している。添付の請求項の範囲及び趣旨の範囲内で、数多くの他の実施形態、修正、及び変形が、本開示の検討から当業者に想起されるであろう。

Claims (8)

1. 通信ノードであって、
   前面を有するケースと、
   該ケース内に位置付けられた第１の回路基板と、
   該第１の回路基板によって支持された集積回路（ＩＣ）モジュールと、
   前記ケース内に位置付けられた第２の回路基板であって、第１の側及び第２の側を有する、第２の回路基板と、
   該第２の回路基板によって支持されたＰＨＹモジュールと、
   前記ＩＣモジュールと前記ＰＨＹモジュールとの間の通信を提供するように構成されたコネクタと、
   前記第１の側に取り付けられた第１のトランスボックスと、
   前記第２の側に取り付けられた第２のトランスボックスと、を備え、前記第１のトランスボックス及び前記第２のトランスボックスが各々、内部を有するハウジングを有し、該ハウジングが各々、第１の端子セット及び第２の端子セットを支持し、各第１の端子セットが、嵌合コネクタに係合するように構成されており、前記第２の端子セットが、前記第２の回路基板上のトレースに接続されるように構成されており、各トランスボックス内の前記第１の端子セット及び前記第２の端子セットが、前記トランスボックス内に設けられたトランスを介して連結され、前記第１の端子セットも前記第２の端子セットもいずれも、それぞれのトランスボックスの前記内部に延在する、通信ノード。
2. 第３の回路基板が、前記第１のトランスボックス上に取り付けられており、前記第３の回路基板が、前記第１のトランスボックスの終端を含む、請求項１に記載の通信ノード。
3. 前記第１の端子セットが、前記第１の回路基板に平行な第１の平面と整列し、前記終端が、前記第１の平面に平行な第２の平面上に設けられ、前記第１の平面と前記第２の平面が離間しており、前記第１の平面に平行な第３の平面が、前記トランスの中心を通って延在するように画定され得、前記第３の平面が、前記第１の平面と前記第２の平面との間に位置付けられている、請求項２に記載の通信ノード。
4. 前記第３の回路基板が、ＰＯＥ（Ｐｏｗｅｒ ｏｖｅｒ Ｅｔｈｅｒｎｅｔ）回路を含み、前記第１の端子セットに電力を供給するように構成されている、請求項２に記載の通信ノード。
5. 前記第１の端子セット及び前記第２の端子セットが、前記ハウジング内にインサート成形されている、請求項１に記載の通信ノード。
6. 前記ハウジングが、前記第１の端子セットのテールと整列した第１の開口を含み、前記第２の端子セットのテールと整列した第２の開口を更に含む、請求項５に記載の通信ノード。
7. 前記第１の端子セットの前記テールが、前記第１の開口から離れて延在するように曲げられている、請求項６に記載の通信ノード。
8. 前記第１の回路基板が、第１の数の層を有し、前記第２の回路基板が、第２の数の層を有し、前記第１の数が、前記第２の数よりも大きい、請求項１に記載の通信ノード。

Images