JP7009113B2 - AC signal generator - Google Patents
AC signal generator Download PDFInfo
- Publication number
- JP7009113B2 JP7009113B2 JP2017160111A JP2017160111A JP7009113B2 JP 7009113 B2 JP7009113 B2 JP 7009113B2 JP 2017160111 A JP2017160111 A JP 2017160111A JP 2017160111 A JP2017160111 A JP 2017160111A JP 7009113 B2 JP7009113 B2 JP 7009113B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- unit
- output
- reference signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 claims description 40
- 230000010363 phase shift Effects 0.000 claims description 28
- 230000001360 synchronised effect Effects 0.000 claims description 6
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 3
- 229920000729 poly(L-lysine) polymer Polymers 0.000 description 18
- 101100015484 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GPA1 gene Proteins 0.000 description 15
- 101100067427 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) FUS3 gene Proteins 0.000 description 14
- 238000004364 calculation method Methods 0.000 description 14
- 230000003321 amplification Effects 0.000 description 12
- 238000003199 nucleic acid amplification method Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 9
- 101100434411 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) ADH1 gene Proteins 0.000 description 8
- 108091022873 acetoacetate decarboxylase Proteins 0.000 description 8
- 101150102866 adc1 gene Proteins 0.000 description 8
- 102100034033 Alpha-adducin Human genes 0.000 description 7
- 101000799076 Homo sapiens Alpha-adducin Proteins 0.000 description 7
- 101000629598 Rattus norvegicus Sterol regulatory element-binding protein 1 Proteins 0.000 description 7
- 101150042711 adc2 gene Proteins 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 101710096655 Probable acetoacetate decarboxylase 1 Proteins 0.000 description 1
- 101710096660 Probable acetoacetate decarboxylase 2 Proteins 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
本発明は、複数台で同期運転可能な交流信号発生器に関する。 The present invention relates to an AC signal generator capable of synchronous operation with a plurality of units.
一般に、計測機器は、その機器が示す値に対して信頼性を確保するために、国際基準にトレーサブルされた機器を用いて定期的に校正作業が施される。この作業に用いられる機器として交流信号発生器が知られている。交流信号発生器では、複数台接続して同期運転することで、電力計の校正システムを構築できるものが実用化されている。 In general, measuring instruments are periodically calibrated using instruments traceable to international standards in order to ensure reliability for the values indicated by the instruments. An AC signal generator is known as a device used for this work. As for AC signal generators, those that can construct a calibration system for wattmeters by connecting multiple AC signal generators and operating them synchronously have been put into practical use.
図3は、従来の交流信号発生器500の構成を示すブロック図である。交流信号発生器500は、位相シフト量等の設定に従って、基準信号に同期した単相の交流電圧あるいは交流電流を出力する装置である。本図に示すように、交流信号発生器500は、OSC_INポート、OSC_OUTポートを備えている。OSC_INポート、OSC_OUTポートとも、信号I端子、信号Q端子を備えている。
FIG. 3 is a block diagram showing the configuration of a conventional
交流信号発生器500は、マスタ機能とスレーブ機能とを備えている。マスタとして動作する場合には、基準信号を発生して自身の動作に用いるとともに、スレーブに供給するためにOSC_OUTポートから出力する。
The
スレーブとして動作する場合には、基準信号をOSC_INポートから入力して自身の動作に用いるとともに、次段に供給するためにOSC_OUTポートから出力する。 When operating as a slave, a reference signal is input from the OSC_IN port and used for its own operation, and is output from the OSC_OUT port for supply to the next stage.
ここで、基準信号は、cos(ωt)、sin(ωt)に比例した信号I、信号Qで構成される。信号I、信号Qは、位相差がπ/2の直交する位相関係を持つ二相の正弦波信号である。本明細書では簡単のため、基準信号の振幅は1とする。 Here, the reference signal is composed of a signal I and a signal Q proportional to cos (ωt) and sin (ωt). The signal I and the signal Q are two-phase sinusoidal signals having an orthogonal phase relationship with a phase difference of π / 2. In the present specification, the amplitude of the reference signal is set to 1 for the sake of simplicity.
図4は、マスタとして動作する交流信号発生器500とスレーブとして動作する交流信号発生器500との接続例を示している。本図は、マスタ500aと第1スレーブ500bと第2スレーブ500cとを接続する場合の接続例である。
FIG. 4 shows an example of connection between an
本図の例では、マスタ500aのOSC_OUTポートの信号I端子、信号Q端子と、第1スレーブ500bのOSC_INポートの信号I端子、信号Q端子とをそれぞれ接続し、第1スレーブ500bのOSC_OUTポートの信号I端子、信号Q端子と、第2スレーブ500cのOSC_INポートの信号I端子、信号Q端子とをそれぞれ接続している。本接続は、いわゆる「デイジーチェーン接続」であって、さらに多数のスレーブ機を接続することができる。
In the example of this figure, the signal I terminal and signal Q terminal of the OSC_OUT port of the
マスタ500aには、基準信号の周波数f0、マスタ500aを電圧出力とするか電流出力とするかの指定、出力信号の振幅A0が設定される。第1スレーブ500bには、基準信号に対する位相シフト量θ1、第1スレーブ500bを電圧出力とするか電流出力とするかの指定、出力信号の振幅A1が設定される。第2スレーブ500cには、基準信号に対する位相シフト量θ2、第2スレーブ500cを電圧出力とするか電流出力とするかの指定、出力信号の振幅A2が設定される。
In the
図3の説明に戻って、交流信号発生器500は、信号I、信号Qの2系統が連動して切換えられるSW1、SW2、乗算型DA変換器であるDAC1~DAC3、SW3、SW4、加算器ADD1、制御部510、二相正弦波発生部520、電圧増幅部530、電流増幅部540、電圧検出部550、電流検出部560、ADC1、ADC2、SW5、振幅検出部570、振幅制御部580を備えている。
Returning to the description of FIG. 3, the
制御部510は、マスタとして動作する場合には、基準信号周波数、電圧出力/電流出力、出力信号の振幅の設定を受け付け、スレーブとして動作する場合には、基準信号に対する位相シフト量、電圧出力/電流出力、出力信号の振幅の設定を受け付ける。
When operating as a master, the
SW1、SW2、SW3は、制御部510により、ext側(外部基準信号)とint側(内部基準信号)とで切換えられる。制御部510は、マスタとして動作する場合には、SW1、SW2、SW3をint側に切換え、スレーブとして動作する場合には、SW1、SW2、SW3をext側に切換える。
SW1, SW2, and SW3 are switched between the ext side (external reference signal) and the int side (internal reference signal) by the
SW1のext側は、信号I、信号Qの2系統それぞれがOSC_INポートの信号I端子、信号Q端子に接続され、int側は、それぞれDAC1、DAC2の出力側に接続される。共通接点は、OSC_OUTポートの信号I端子、信号Q端子に接続される。 The ext side of SW1 is connected to the signal I terminal and the signal Q terminal of the OSC_IN port, respectively, and the int side is connected to the output side of DAC1 and DAC2, respectively. The common contact is connected to the signal I terminal and the signal Q terminal of the OSC_OUT port.
SW2のext側は、それぞれOSC_INポートの信号I端子、信号Q端子に接続され、int側は、基準電圧源Vrefに接続される。共通接点は、それぞれDAC1、DAC2の入力側に接続される。SW3のext側は、DAC2の出力側に接続され、int側は接地される。SW3の共通接点は、ADD1の入力側に接続される。 The ext side of SW2 is connected to the signal I terminal and the signal Q terminal of the OSC_IN port, respectively, and the int side is connected to the reference voltage source Vref. The common contact is connected to the input side of DAC1 and DAC2, respectively. The ext side of SW3 is connected to the output side of DAC2, and the int side is grounded. The common contact of SW3 is connected to the input side of ADD1.
SW4、SW5は、制御部510により、V側(電圧出力)とI側(電流出力)とで切換えられる。制御部510は、交流電圧を出力する場合には、SW4、SW5をV側に切換え、交流電流を出力する場合には、SW4、SW5をI側に切換える。
The SW4 and SW5 are switched between the V side (voltage output) and the I side (current output) by the
SW4のV側は、電圧増幅部530に接続され、I側は、電流増幅部540に接続される。SW4の共通接点は、DAC3の出力側に接続される。SW5のV側は、ADC1を介して電圧検出部550の出力側に接続され、I側は、ADC2を介して電流検出部560の出力側に接続され接続される。SW5の共通接点は、振幅検出部570の入力側に接続される。
The V side of the SW4 is connected to the
まず、マスタとして動作する場合について説明する。マスタとして動作する場合には、二相正弦波発生部520が、制御部510が設定を受け付けた周波数に従った基準信号を生成する。二相正弦波発生部520は、DDS(Direct Digital Synthesizer)として知られる技術により基準信号を生成する。
First, the case of operating as a master will be described. When operating as a master, the two-phase sine
ここで、DDSは、発生信号の瞬時位相を「位相アキュムレータ」と呼ばれるレジスタに記憶し、サンプリング周期毎に、位相アキュムレータの値を、一定の値(発生周波数に比例した位相増分)だけ増加させて逐次位相を求め、その位相から発生信号の瞬時値を、関数表を検索するなどの方法で求める技術である。 Here, the DDS stores the instantaneous phase of the generated signal in a register called a "phase accumulator", and increases the value of the phase accumulator by a constant value (phase increment proportional to the generated frequency) for each sampling period. It is a technique to obtain the sequential phase and to obtain the instantaneous value of the generated signal from the phase by a method such as searching a function table.
二相正弦波発生部520の出力である信号I:cos(ωt)、信号Q:sin(ωt)は、それぞれ乗算型DA変換器であるDAC1、DAC2に入力される。
The signal I: cos (ωt) and the signal Q: sin (ωt), which are the outputs of the two-phase
マスタとして動作する場合は、DAC1、DAC2のアナログ入力端子には、SW2を介して基準電圧源Vrefが入力されている。このため、DAC1、DAC2は通常のDA変換器として動作し、アナログに変換された二相正弦波信号を出力する。 When operating as a master, the reference voltage source Vref is input to the analog input terminals of DAC1 and DAC2 via SW2. Therefore, DAC1 and DAC2 operate as a normal DA converter and output a two-phase sine wave signal converted to analog.
この二相正弦波信号は、SW1を介してOSC_OUTポートに導かれるため、OSC_OUTポートの信号I端子からcos(ωt)が出力され、信号Q端子からsin(ωt)が出力される。 Since this two-phase sine wave signal is guided to the OSC_OUT port via SW1, cos (ωt) is output from the signal I terminal of the OSC_OUT port, and sin (ωt) is output from the signal Q terminal.
DAC1が出力する信号I:cos(ωt)は、加算器ADD1にも入力される。加算器ADD1のもう一方の入力には、SW3を介して0が入力されるため、加算器ADD1は、信号I:cos(ωt)をそのままDAC3に出力する。 The signal I: cos (ωt) output by the DAC1 is also input to the adder ADD1. Since 0 is input to the other input of the adder ADD1 via SW3, the adder ADD1 outputs the signal I: cos (ωt) to the DAC3 as it is.
DAC3は、デジタル制御の可変減衰器として動作し、振幅制御部580の制御に従い、後段の電圧増幅部530あるいは電流増幅部540の入力振幅を調節する。以降では、制御部510に、電圧出力が設定されており、SW4、SW5は、V側に切換えられているものとして説明する。電流出力が設定している場合も基本的な動作は同様である。
The DAC 3 operates as a digitally controlled variable attenuator, and adjusts the input amplitude of the
電圧増幅部530の出力は、出力トランスで絶縁伝送されるとともに、巻数比に応じて変圧されて、電圧出力端子から交流電圧信号として出力される。電圧出力端子から出力される交流電圧信号は、電圧検出部550で端子間電圧が検出され、ADC1でデジタル値の瞬時値に変換される。
The output of the
振幅検出部570は、電圧の瞬時値を整流・平滑化することで、出力電圧値に比例した振幅値を求めて、振幅制御部580に出力する。振幅制御部580は、この振幅値と、制御部510が設定を受け付けた振幅値との比を求め、その比に基づいて乗算型DAC3に入力するデジタル値を調節する。
The
次に、スレーブとして動作する場合について説明する。スレーブにおける位相シフトは、三角関数の加法定理
このため、スレーブとして動作する場合には、二相正弦波発生部520はDDS動作を停止し、位相アキュムレータの値を-θに固定する。ここで、-θは、制御部510が設定を受け付けた位相シフト量θの符号を反転したものである。
Therefore, when operating as a slave, the two-phase
このとき、cos(-θ)=cos(θ)、sin(-θ)=-sin(θ)であるから、二相正弦波発生部520は、cos(θ)、-sin(θ)を出力していることと等価になる。そして、cos(θ)、-sin(θ)は、それぞれ乗算型DA変換器であるDAC1、DAC2に入力される。
At this time, since cos (−θ) = cos (θ) and sin (−θ) = −sin (θ), the two-phase
スレーブとして動作する場合は、DAC1、DAC2のアナログ入力端子には、OSC_INポートから入力された信号I:cos(ωt)、信号Q:sin(ωt)がそれぞれ入力される。この信号I、信号Qは、マスタで生成された基準信号であり、SW1を介して、OSC_OUTポートから出力される。 When operating as a slave, the signal I: cos (ωt) and the signal Q: sin (ωt) input from the OSC_IN port are input to the analog input terminals of DAC1 and DAC2, respectively. The signals I and Q are reference signals generated by the master and are output from the OSC_OUT port via SW1.
DAC1のアナログ入力には、信号I:cos(ωt)が入力され、デジタル入力にはcos(θ)が入力される。このため、DAC1の出力は、cos(ωt)・cos(θ)となる。 The signal I: cos (ωt) is input to the analog input of the DAC1, and cos (θ) is input to the digital input. Therefore, the output of DAC1 is cos (ωt) · cos (θ).
DAC2のアナログ入力には、信号Q:sin(ωt)が入力され、デジタル入力には-sin(θ)が入力される。このため、DAC2の出力は、-sin(ωt)・sin(θ)となる。 The signal Q: sin (ωt) is input to the analog input of the DAC2, and −sin (θ) is input to the digital input. Therefore, the output of DAC2 is −sin (ωt) · sin (θ).
DAC1が出力するcos(ωt)・cos(θ)と、DAC2が出力する-sin(ωt)・sin(θ)とは、加算器ADD1に入力される。このため、加算器ADD1の出力は、cos(ωt)・cos(θ)-sin(ωt)・sin(θ)、すなわち、基準信号に対して位相シフト量θのcos(ωt+θ)となる。以降の動作は、マスタと同様である。 The cos (ωt) and cos (θ) output by the DAC1 and the −sin (ωt) and sin (θ) output by the DAC2 are input to the adder ADD1. Therefore, the output of the adder ADD1 is cos (ωt), cos (θ) -sin (ωt), sin (θ), that is, cos (ωt + θ) of the phase shift amount θ with respect to the reference signal. Subsequent operations are the same as for the master.
交流信号発生器は、計測機器の校正に用いられるため、高精度の出力が求められる。特に、複数台を同期して用いる場合には、基準信号に対する高精度な位相制御が要求される。 Since the AC signal generator is used for calibration of measuring equipment, high-precision output is required. In particular, when a plurality of units are used in synchronization, highly accurate phase control for a reference signal is required.
そこで、本発明は、交流信号発生器において、複数台を同期して用いる場合の位相制御精度を向上させることを目的とする。 Therefore, an object of the present invention is to improve the phase control accuracy when a plurality of AC signal generators are used in synchronization.
上記課題を解決するため、本発明の一態様である交流信号発生器は、周波数の設定を受け付け、前記周波数の基準信号を発生する基準信号発生部と、前記基準信号発生部が発生した基準信号あるいは外部から入力した基準信号に追従する動作用基準信号を生成する位相同期部と、前記動作用基準信号に同期した交流信号を出力する交流信号出力部と、を備え、前記交流信号出力部は、位相シフト量の設定を受け付け、前記動作用基準信号の位相を、前記位相シフト量に応じてシフトさせる第1位相回転部と、前記第1位相回転部の出力信号と、出力した前記交流信号との位相差を検出する位相差検出部と、前記位相差検出部が検出した位相差に基づいて、前記第1位相回転部の出力信号の位相を補正する第2位相回転部と、を備えることを特徴とする。
ここで、前記位相同期部、前記第1位相回転部、前記第2位相回転部は、複素正弦波信号に対してデジタル演算処理を行なうことができる。
前記位相差検出部は、直交検波部を含んでいてもよい。
このとき、振幅の設定を受け付け、前記直交検波部の出力信号から算出される振幅と、受け付けた振幅との比に基づいて出力する交流信号の振幅を制御する振幅制御部を備えることができる。
また、前記交流信号出力部は交流電圧信号を出力する交流電圧出力部と、交流電流信号を出力する交流電流出力部とを含むことができる。
In order to solve the above problems, the AC signal generator, which is one aspect of the present invention, accepts a frequency setting and generates a reference signal of the frequency and a reference signal generated by the reference signal generator. Alternatively, the AC signal output unit includes a phase synchronization unit that generates an operation reference signal that follows an externally input reference signal, and an AC signal output unit that outputs an AC signal that is synchronized with the operation reference signal. , The first phase rotation unit that accepts the setting of the phase shift amount and shifts the phase of the operation reference signal according to the phase shift amount, the output signal of the first phase rotation unit, and the output AC signal. It is provided with a phase difference detecting unit for detecting the phase difference between the above and the second phase rotating unit for correcting the phase of the output signal of the first phase rotating unit based on the phase difference detected by the phase difference detecting unit. It is characterized by that.
Here, the phase synchronization unit, the first phase rotation unit, and the second phase rotation unit can perform digital arithmetic processing on the complex sinusoidal wave signal.
The phase difference detection unit may include an orthogonal detection unit.
At this time, it is possible to provide an amplitude control unit that accepts the amplitude setting and controls the amplitude of the AC signal to be output based on the ratio of the amplitude calculated from the output signal of the orthogonal detection unit and the received amplitude.
Further, the AC signal output unit can include an AC voltage output unit that outputs an AC voltage signal and an AC current output unit that outputs an AC current signal.
本発明によれば、交流信号発生器において、複数台を同期して用いる場合の位相制御精度を向上させることができる。 According to the present invention, it is possible to improve the phase control accuracy when a plurality of AC signal generators are used in synchronization.
本発明の実施の形態について図面を参照して説明する。図1は、本実施形態の交流信号発生器100の構成を示すブロック図である。交流信号発生器100は、位相シフト量等の設定に従って、基準信号に同期した交流電圧信号および交流電流信号を出力する装置である。これにより、1台で単相電力計を校正することができる。また、三相電力計の校正は、結線方式に応じて2台または3台で可能である。ただし、交流電圧信号、交流電流信号のいずれか一方を出力するようにしてもよい。
Embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing a configuration of an
本図に示すように、交流信号発生器100は、OSC_INポート、OSC_OUTポートを備えている。OSC_INポート、OSC_OUTポートとも、信号I端子、信号Q端子を備えている。
As shown in this figure, the
交流信号発生器100は、マスタ機能とスレーブ機能とを備えている。マスタとして動作する場合には、基準信号を発生して自身の動作に用いるとともに、スレーブに供給するためにOSC_OUTポートから出力する。
The
スレーブとして動作する場合には、基準信号をOSC_INポートから入力して自身の動作に用いるとともに、次段に供給するためにOSC_OUTポートから出力する。 When operating as a slave, a reference signal is input from the OSC_IN port and used for its own operation, and is output from the OSC_OUT port for supply to the next stage.
ここで、基準信号は、cos(ωt)、sin(ωt)に比例した信号I、信号Qで構成される。信号I、信号Qは、位相差がπ/2の直交する位相関係を持つ二相の正弦波信号である。本明細書では簡単のため、基準信号の振幅は1とする。本図において、太線は、信号I側を実部、信号Q側を虚部とした複素数として処理を行なう経路を示している。 Here, the reference signal is composed of a signal I and a signal Q proportional to cos (ωt) and sin (ωt). The signal I and the signal Q are two-phase sinusoidal signals having an orthogonal phase relationship with a phase difference of π / 2. In the present specification, the amplitude of the reference signal is set to 1 for the sake of simplicity. In this figure, the thick line shows a path for processing as a complex number with the signal I side as the real part and the signal Q side as the imaginary part.
図2は、マスタとして動作する交流信号発生器100とスレーブとして動作する交流信号発生器100との接続例を示している。本図の例では、マスタ100aと第1スレーブ100bと第2スレーブ100cとを接続しており、例えば、三相4線式の校正信号を出力する場合に適用することができる。この場合、マスタ100aが第1相の交流電圧と交流電流とを出力し、第1スレーブ100bが第2相の交流電圧と交流電流とを出力し、第3スレーブ100cが第3相の交流電圧と交流電流とを出力する。
FIG. 2 shows an example of connection between an
具体的には、マスタ100aのOSC_OUTポートの信号I端子、信号Q端子と、第1スレーブ100bのOSC_INポートの信号I端子、信号Q端子とをそれぞれ接続し、第1スレーブ100bのOSC_OUTポートの信号I端子、信号Q端子と、第2スレーブ100cのOSC_INポートの信号I端子、信号Q端子とをそれぞれ接続している。本接続は、いわゆる「デイジーチェーン接続」であって、さらに多数のスレーブ機を接続することができる。
Specifically, the signal I terminal and signal Q terminal of the OSC_OUT port of the
マスタ100aには、基準信号の周波数f0、電圧位相を基準としたときの電流位相シフト量θi0、電圧振幅Av0、電流振幅Ai0が設定される。ただし、電流位相シフト量θi0に換えて、電流位相を基準としたときの電圧位相シフト量θv0を設定してもよい。
In the
第1スレーブ100bには、基準信号に対する電圧位相シフト量θv1、基準信号に対する電流位相シフト量θi1、電圧振幅Av1、電流振幅Ai1が設定され、第2スレーブ100cには、基準信号に対する電圧位相シフト量θv2、基準信号に対する電流位相シフト量θi2、電圧振幅Av2、電流振幅Ai2が設定される。スレーブの設定値は、あらかじめ設定された規則に従ってマスタ100aが設定するようにしてもよい。
The
図1の説明に戻って、交流信号発生器100は、信号I、信号Qの2系統が連動して切換えられるSW1、DAC1、DAC2、ADC1、ADC2、制御部110、二相正弦波発生部120、PLL130、交流電圧出力部200、交流電流出力300を備えている。
Returning to the description of FIG. 1, the
交流電圧出力部200は、電圧出力端子から交流電圧信号を出力し、交流電流出力部300は、電流出力端子から交流電流信号を出力する。
The AC
制御部110は、マスタとして動作する場合には、基準信号周波数、電流位相シフト量、電圧振幅、電流振幅の設定を受け付け、スレーブとして動作する場合には、電圧位相シフト量、電流位相シフト量、電圧振幅、電流振幅の設定を受け付ける。
When operating as a master, the
各種設定を受け付けた制御部110は、基準信号周波数を二相正弦波発生部120に設定し、電圧位相シフト量を後述する第1位相回転部201に設定し、電流位相シフト量を後述する第1位相回転部301に設定し、電圧振幅を後述する振幅制御部210に設定し、電流振幅を後述する振幅制御部310に設定する。
The
SW1は、制御部110により、ext側(外部基準信号)とint側(内部基準信号)とで切換えられる。制御部110は、マスタとして動作する場合には、SW1をint側に切換え、スレーブとして動作する場合には、SW1をext側に切換える。
The SW1 is switched between the ext side (external reference signal) and the int side (internal reference signal) by the
SW1の信号I系統は、ext側がOSC_INポートの信号I端子に接続され、int側がDAC1の出力側に接続される。SW1の信号I系統の共通接点は、OSC_OUTポートの信号I端子とADC1の入力側に接続される。 In the signal I system of SW1, the ext side is connected to the signal I terminal of the OSC_IN port, and the int side is connected to the output side of the DAC1. The common contact of the signal I system of SW1 is connected to the signal I terminal of the OSC_OUT port and the input side of ADC1.
SW1の信号Q系統は、ext側がOSC_INポートの信号Q端子に接続され、int側がDAC2の出力側に接続される。SW1の信号Q系統の共通接点は、OSC_OUTポートの信号Q端子とADC2の入力側に接続される。 In the signal Q system of SW1, the ext side is connected to the signal Q terminal of the OSC_IN port, and the int side is connected to the output side of the DAC2. The common contact of the signal Q system of SW1 is connected to the signal Q terminal of the OSC_OUT port and the input side of ADC2.
二相正弦波発生部120は、マスタとして動作する場合に、制御部110から設定を受け付けた周波数に従った基準信号を生成する。ここで、基準信号は、二相正弦波、すなわち複素正弦波であり、従来と同様にDDS技術を使用して生成される。二相正弦波発生部120は、スレーブとして動作する場合には使用されない。
When operating as a master, the two-phase sine
マスタとして動作する場合に、二相正弦波発生部120が生成する実部信号は、DAC1に入力し、アナログ信号に変換される。そして、OSC_OUTポートの信号I端子とADC1の入力側に導かれる。また、二相正弦波発生部120が生成する虚部信号は、DAC2に入力し、アナログ信号に変換される。そして、OSC_OUTポートの信号Q端子とADC2の入力側に導かれる。
When operating as a master, the real part signal generated by the two-phase sine
スレーブとして動作する場合に、OSC_INポートの信号I端子に入力された信号Iは、OSC_OUTポートの信号I端子とADC1の入力側に導かれる。また、OSC_INポートの信号Q端子に入力された信号Qは、OSC_OUTポートの信号Q端子とADC2の入力側に導かれる。 When operating as a slave, the signal I input to the signal I terminal of the OSC_IN port is guided to the signal I terminal of the OSC_OUT port and the input side of the ADC1. Further, the signal Q input to the signal Q terminal of the OSC_IN port is guided to the signal Q terminal of the OSC_OUT port and the input side of the ADC2.
PLL130は、位相比較部131、ループフィルタ132、二相正弦波発生部133を備えている。二相正弦波発生部133は、二相正弦波発生部120と同様に、DDS技術を使用して複素正弦波を生成する。具体的には、発生周波数制御入力端子を備え、発生周波数制御入力端子に入力された信号に応じた周波数の複素正弦波を生成する。
The
位相同期回路であるPLL130は、ADC1、ADC2により得られた複素正弦波の位相と、二相正弦波発生部133の出力信号の位相とを、位相比較部131で比較し、その出力を、ループフィルタ132を介して二相正弦波発生部133の発生周波数制御入力端子に入力し、発生周波数を制御する。PLL130の出力が交流信号生成動作用の基準信号となる。
The
PLL130には、マスタとして動作する場合には、自身が発生した基準信号が入力され、スレーブとして動作する場合には、マスタが発生した基準信号が入力される。PLL130に基準信号が入力された後の動作はマスタもスレーブも同じである。このため、マスタとスレーブとの間で遅延時間に差が生じず、位相制御精度を向上させることができる。なお、図3に示した従来の交流信号発生器500では、スレーブは、マスタに対して乗算型DAC一段分の遅延時間に相当する位相遅れが生じていた。
When operating as a master, a reference signal generated by itself is input to the
ここで、PLL130における位相比較部131の動作について説明する。一般に、信号の角周波数をωとしたとき、[数2]~[数4]に示すように、複素正弦波ej(ωt+α)の、ej(ωt+β)を基準とした位相差(α-β)は、基準側の共役複素数(ej(ωt+β))*と入力信号ej(ωt+α)の積(x+jy)を求め、その偏角(tan-1(y/x))として算出することができる。
また、CORDIC法として知られるアルゴリズムを使用すれば、2つの値(x,y)を入力することにより、除算を行なうことなく、±πの範囲で位相差(α-β)を求めることができる。 Further, by using an algorithm known as the CORDIC method, it is possible to obtain the phase difference (α-β) in the range of ± π by inputting two values (x, y) without performing division. ..
ところで、位相比較する2つの信号の角周波数(ω1,ω2)が異なる場合には、位相差は時間tとともに(ω1,ω2)tだけ増加しいく。これにより、±πの範囲を超えてしまい、大きな不連続(±2π)とともに極性の反転が生じるので正常なPLL動作ができなくなる。 By the way, when the angular frequencies (ω 1 , ω 2 ) of the two signals to be phase-compared are different, the phase difference increases by (ω 1 , ω 2 ) t with time t. As a result, the range of ± π is exceeded, and the polarity is reversed with a large discontinuity (± 2π), so that normal PLL operation cannot be performed.
そこで、位相比較部131では、例えば、点(x,y)が、第2象限から位相が増加して第3象限に入った場合には2πを加算し、第3象限から位相が減少して第2象限に入った場合には2πを減算することにより、位相比較部131の出力値が線形化されて正常なPLL動作ができるようにしている。
?多くのPLLで使用される「チャージポンプ」を使用した位相比較方法では、位相比較の頻度が信号の1周期毎に1回であるが、上述の演算を行なう位相比較部131では、任意の時刻の瞬時値に基づき位相差を求めることができるため、信号の1周期に複数回の位相比較が可能である。
Therefore, in the
In the phase comparison method using the "charge pump" used in many PLLs, the frequency of phase comparison is once per cycle of the signal, but in the
例えば、ADC1、ADC2、二相正弦波発生部133の動作周波数を375kHzの一定値とした場合、基準信号の周波数が50Hzの場合でも、サンプリングデータ毎に375kHzで位相比較を行なうようにしている。
For example, when the operating frequencies of the ADC1, ADC2, and the two-phase
これにより、PLL130の応答性が向上できるだけでなく、多数の位相比較結果の平均をループフィルタ132で求めることになるので、雑音に対して安定な動作が可能となる。
As a result, not only the responsiveness of the
なお、ループフィルタ132はデジタルフィルタ技術を使用して構成されることを除き、通常のPLLのループフィルタと同様の比例・積分特性が主要な特性である。
The main characteristic of the
一般に、二相正弦波発生部133の角周波数ωを時間積分したものが瞬時位相であり、その位相と入力信号の瞬時位相との差が位相比較部131から得られる。ここで、位相比較部131の出力を[rad]、二相正弦波発生部133の入力を[rad/s]で表したときのそれぞれの変換比(即ち利得)を1とし、ループフィルタ132の利得をkの比例特性として制御ループを構成すれば、制御ループの一巡利得は積分特性を持ち、sをラプラス変換の演算子として、
一巡利得=k/s
である。また、一巡利得の大きさが1になる角周波数であるゲイン交差角周波数は、
ゲイン交差角周波数=k
であり、ゲイン交差角周波数の逆数1/kが応答時定数となる。
Generally, the instantaneous phase is obtained by time-integrating the angular frequency ω of the two-phase sine
Round gain = k / s
Is. Further, the gain crossing angle frequency, which is the angular frequency at which the magnitude of the round-trip gain becomes 1, is
Gain crossing angular frequency = k
The reciprocal 1 / k of the gain crossing angular frequency is the response time constant.
このように、一巡利得が積分特性を持つため、ループフィルタ132を比例特性とするだけで二相正弦波発生部133の角周波数ωは入力の角周波数に定常偏差なしに一致するが、位相については、発振周波数に比例した定常偏差を生じる。
In this way, since the round-trip gain has an integral characteristic, the angular frequency ω of the two-phase
そこで、位相の定常偏差を抑え、安定なPLL動作を得るために、ループフィルタ132の特性は、低周波域では積分動作を行ない、ゲイン交差周波数近傍では比例特性とすることで、位相余裕を確保し、高周波域では、二相正弦波発生部133に不要な動揺が生じないように減衰特性を持たせている。
Therefore, in order to suppress the steady phase deviation and obtain a stable PLL operation, the characteristics of the
PLL130の出力である動作用基準信号は、交流電圧出力部200および交流電流出力300に入力される。
The operation reference signal, which is the output of the
交流電圧出力部200は、第1位相回転部201、第2位相回転部202、DAC203、乗算型DAC204、電圧増幅部205、電圧検出部206、ADC207、直交検波部208、位相補正値計算部209、振幅制御部210を備えている。
The AC
交流電流出力部300は、第1位相回転部301、第2位相回転部302、DAC303、乗算型DAC304、電流増幅部305、電流検出部306、ADC307、直交検波部308、位相補正値計算部309、振幅制御部310を備えている。
The AC
交流電圧出力部200と交流電流出力部300の動作はほぼ同様であるため、以下では交流電圧出力部200を例に動作を説明する。
Since the operations of the AC
PLL130の二相正弦波発生部133の出力であるejωtは、第1位相回転部201に入力される。第1位相回転部201には、制御部110が設定を受け付けた電圧位相シフト量θvが設定される。なお、マスタの場合には、θv=0とすればよい。
The e jωt , which is the output of the two-phase sine
第1位相回転部201は、PLL130の出力ejωtに対してθvを複素乗算することにより位相をθvだけ回転した複素正弦波信号を生成する。すなわち、cos(θv)+jsin(θv)=ejθを複素乗算することで、
ejωt・ejθv=ej(ωt+θv)
が得られる。
The first
e jωt・ e jθv = e j (ωt + θv)
Is obtained.
第1位相回転部201の出力であるej(ωt+θv)は、第2位相回転部202および直交検波部208に入力される。第2位相回転部202は、第1位相回転部201の出力と、交流電圧出力部200から実際に出力された交流電圧の位相との差に基づいた位相補正を行なう。
The output of the first
従来の交流信号発生器500では、位相回転演算後に生じた位相誤差に対する処置は行なっていなかったが、本実施形態の交流信号発生器100では、実際に出力された位相と目標位相との差に基づいて補正を行なうため、位相制御精度を向上させることができる。
In the conventional
すなわち、実際に出力された交流電圧は、電圧検出部206で検出され、ADC207でデジタル信号に変換されて、直交検波部208に入力される。
That is, the actually output AC voltage is detected by the
直交検波部で208では、ADC207から入力された信号に、第1位相回転部201の出力であるej(ωt+θv)の共役複素数であるe-j(ωt+θv)を掛け、平滑化した複素数を出力する。
In the
ここで、θv=θとし、交流電圧出力部200の出力交流電圧が、振幅A、位相φのときのADC207の出力をAcos(ωt+φ)とすると、
Acos(ωt+φ)=A/2(ej(ωt+φ)+e-j(ωt+φ))
であるから、直交検波部208の乗算結果は、
A/2(ej(ωt+φ)+e-j(ωt+φ))・e-j(ωt+θ)=A/2(ej(φ-θ)+e-j(2ωt+θ-φ))
となる。
Here, it is assumed that θv = θ and the output of the
Acos (ωt + φ) = A / 2 (ej (ωt + φ) + e- j (ωt + φ) )
Therefore, the multiplication result of the
A / 2 (e j (ωt + φ) + e- j (ωt + φ) ) · e- j (ωt + θ) = A / 2 (e j (φ-θ) + e- j (2ωt + θ-φ) )
Will be.
この乗算結果を平滑化することにより、2ωtで振動するe-j(2ωt+θ-φ)の項は除去され、直交検波部208の出力は、
A/2・ej(φ-θ)=A/2(cos(φ-θ)+jsin(φ-θ))
として、実部、虚部ともそれぞれの値が得られる。
By smoothing the multiplication result, the term of e -j (2ωt + θ-φ) that vibrates at 2ωt is removed, and the output of the
A / 2 · e j (φ-θ) = A / 2 (cos (φ-θ) + jsin (φ-θ))
As a result, each value can be obtained for both the real part and the imaginary part.
整定状態では、(φ-θ)=0であり、このとき直交検波部208の出力は、A/2+j0となる。
In the settling state, (φ−θ) = 0, and at this time, the output of the
なお、ここでは、ADC207から入力された信号に、第1位相回転部201の出力であるej(ωt+θv)の共役複素数であるe-j(ωt+θv)を掛けたが、複素共役をとらずにej(ωt+θv)をそのまま掛けてもよい。この場合、直交検波部208出力の虚部の極性が反転するが、後続する位相補正値計算部209、第2位相回転部202で極性を考慮した演算を行なえばよい。
Here, the signal input from the
直交検波部208の出力は、位相補正値計算部209および振幅制御部210に入力される。
The output of the
ここで、直交検波部208の出力をx+jyとすると、位相補正値計算部209では、
位相誤差(φ-θ)=tan-1(y/x)
を求め、現在の補正値θadjに対して(φ-θ)を減算することで修正し、修正した補正値θadjにより、cos(θadj)+jsin(θadj)を算出して第2位相回転部202に出力する。このように、直交検波部208における処理と位相補正値計算部209における処理とで位相補正値が算出される。
Here, assuming that the output of the
Phase error (φ-θ) = tan -1 (y / x)
Is corrected by subtracting (φ−θ) from the current correction value θadj, and cos (θadj) + jsin (θadj) is calculated from the corrected correction value θadj to the second phase rotation unit 202. Output. In this way, the phase correction value is calculated by the processing in the
第2位相回転部202は、このcos(θadj)+jsin(θadj)と、第1位相回転部201から入力した複素正弦波ej(ωt+θv)との積の実部を計算し、DAC203に入力して、アナログ正弦波信号に変換する。
The second phase rotation unit 202 calculates the real part of the product of this cos (θadj) + jsin (θadj) and the complex sine wave ej (ωt + θv) input from the first
一方、振幅制御部210では、直交検波部208の出力の絶対値である√(x2+y2)により交流電圧出力部200の出力交流電圧の振幅を算出する。振幅制御部210には、制御部110が設定を受け付けた電圧振幅Avが設定されており、算出した振幅と電圧振幅Avとの比に基づいたデジタル値を乗算型DAC204に出力する。
On the other hand, the
乗算型DAC204は、振幅制御部210の出力に基づいた振幅調整を行ない、電圧増幅部205に出力することで、出力トランスを介して交流電圧が出力される。
The
このように、雑音の影響を受けにくい直交検波部208を用いて、出力交流信号と、目標位相の第1位相回転部201の出力値との位相差を検出し、補正を行なっているため、位相誤差を低減し、位相制御精度を向上させることができる。
In this way, the
ここで、位相誤差(φ-θ)が小さければ、直交検波部208の出力の絶対値を実部xで近似できるので、この近似により演算量の削減ができる。ただし、振幅の整定が位相の整定後となるため整定時間が若干劣化する。
Here, if the phase error (φ−θ) is small, the absolute value of the output of the
従来の交流信号発生器500は、制御部510、二相正弦波発生部520、振幅検出部570、振幅制御部580における処理をデジタル演算処理で行ない、位相回転演算はアナログ演算処理を行なっていた。このため、抵抗の誤差などのアナログ的な誤差に起因する位相制御精度の低下のおそれがあった。
In the conventional
これに対し、本実施形態の交流信号発生器100では、制御部110、二相正弦波発生部120、PLL130、第1位相回転部201、301、第2位相回転部202、302、直交検波部208、308、位相補正値計算部209、309、振幅制御部210、310における各種処理をデジタル演算処理で行なっている。このため、必要な計算分解能を容易に得ることができ、位相制御精度を向上させることができる。
On the other hand, in the
100…交流信号発生器、110…制御部、120…二相正弦波発生部、130…PLL、131…位相比較部、132…ループフィルタ、133…二相正弦波発生部、200…交流電圧出力部、201…第1位相回転部、202…第2位相回転部、203…DAC、204…乗算型DAC、205…電圧増幅部、206…電圧検出部、207…ADC、208…直交検波部、209…位相補正値計算部、210…振幅制御部、300…交流電流出力、300…交流電流出力部、301…第1位相回転部、302…第2位相回転部、303…DAC、304…乗算型DAC、305…電流増幅部、306…電流検出部、307…ADC、308…直交検波部、309…位相補正値計算部、310…振幅制御部 100 ... AC signal generator, 110 ... Control unit, 120 ... Two-phase sine wave generator, 130 ... PLL, 131 ... Phase comparison unit, 132 ... Loop filter, 133 ... Two-phase sine wave generator, 200 ... AC voltage output Unit, 201 ... 1st phase rotating unit, 202 ... 2nd phase rotating unit, 203 ... DAC, 204 ... multiplying type DAC, 205 ... voltage amplification unit, 206 ... voltage detecting unit, 207 ... ADC, 208 ... orthogonal detection unit, 209 ... phase correction value calculation unit, 210 ... amplitude control unit, 300 ... AC current output, 300 ... AC current output unit, 301 ... first phase rotation unit, 302 ... second phase rotation unit, 303 ... DAC, 304 ... multiplication Type DAC, 305 ... current amplification unit, 306 ... current detection unit, 307 ... ADC, 308 ... orthogonal detection unit, 309 ... phase correction value calculation unit, 310 ... amplitude control unit
Claims (5)
前記基準信号発生部が発生した基準信号あるいは外部から入力した基準信号に追従する動作用基準信号を生成する位相同期部と、
前記動作用基準信号に同期した交流信号を出力する交流信号出力部と、を備え、
前記交流信号出力部は、
前記交流信号の出力に先立って位相シフト量の設定を受け付け、前記動作用基準信号の位相を、前記位相シフト量に応じてシフトさせる第1位相回転部と、
前記第1位相回転部の出力信号と、出力した前記交流信号との位相差を検出する位相差検出部と、
前記位相差検出部が検出した位相差に基づいて、前記第1位相回転部の出力信号の位相を補正する第2位相回転部と、を備える
ことを特徴とする交流信号発生器。 A reference signal generator that accepts frequency settings and generates a reference signal for the frequency,
A phase-locked loop unit that generates an operation reference signal that follows the reference signal generated by the reference signal generation unit or the reference signal input from the outside.
It is equipped with an AC signal output unit that outputs an AC signal synchronized with the operation reference signal.
The AC signal output unit is
A first phase rotating unit that accepts the setting of the phase shift amount prior to the output of the AC signal and shifts the phase of the operation reference signal according to the phase shift amount.
A phase difference detection unit that detects the phase difference between the output signal of the first phase rotation unit and the output AC signal, and
An AC signal generator comprising a second phase rotating unit that corrects the phase of the output signal of the first phase rotating unit based on the phase difference detected by the phase difference detecting unit.
前記基準信号発生部が発生した基準信号あるいは外部から入力した基準信号に追従する動作用基準信号を生成する位相同期部と、
前記動作用基準信号に同期した交流信号を出力する交流信号出力部と、を備え、
前記交流信号出力部は、
位相シフト量の設定を受け付け、前記動作用基準信号の位相を、前記位相シフト量に応じてシフトさせる第1位相回転部と、
前記第1位相回転部の出力信号と、出力した前記交流信号との位相差を検出する位相差検出部と、
前記位相差検出部が検出した位相差に基づいて、前記第1位相回転部の出力信号の位相を補正する第2位相回転部と、を備え、
前記位相同期部、前記第1位相回転部、前記第2位相回転部は、複素正弦波信号に対してデジタル演算処理を行なうことを特徴とする交流信号発生器。 A reference signal generator that accepts frequency settings and generates a reference signal for the frequency,
A phase-locked loop unit that generates an operation reference signal that follows the reference signal generated by the reference signal generation unit or the reference signal input from the outside.
It is equipped with an AC signal output unit that outputs an AC signal synchronized with the operation reference signal.
The AC signal output unit is
A first phase rotating unit that accepts the setting of the phase shift amount and shifts the phase of the operation reference signal according to the phase shift amount.
A phase difference detection unit that detects the phase difference between the output signal of the first phase rotation unit and the output AC signal, and
A second phase rotation unit that corrects the phase of the output signal of the first phase rotation unit based on the phase difference detected by the phase difference detection unit is provided .
The phase synchronization unit, the first phase rotation unit, and the second phase rotation unit are AC signal generators characterized in that digital arithmetic processing is performed on a complex sine wave signal .
交流電圧信号を出力する交流電圧出力部と、交流電流信号を出力する交流電流出力部とを含むことを特徴とする請求項1~4のいずれか1項に記載の交流信号発生器。 The AC signal output unit is
The AC signal generator according to any one of claims 1 to 4, further comprising an AC voltage output unit that outputs an AC voltage signal and an AC current output unit that outputs an AC current signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017160111A JP7009113B2 (en) | 2017-08-23 | 2017-08-23 | AC signal generator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017160111A JP7009113B2 (en) | 2017-08-23 | 2017-08-23 | AC signal generator |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019041169A JP2019041169A (en) | 2019-03-14 |
JP7009113B2 true JP7009113B2 (en) | 2022-02-10 |
Family
ID=65725928
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017160111A Active JP7009113B2 (en) | 2017-08-23 | 2017-08-23 | AC signal generator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7009113B2 (en) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000151731A (en) | 1998-09-03 | 2000-05-30 | Sony Tektronix Corp | Wide band iq splitter device and proofreading method therefor |
JP2002049438A (en) | 2000-08-03 | 2002-02-15 | Hitachi Ltd | Semiconductor device |
JP2003091331A (en) | 2001-09-19 | 2003-03-28 | Elpida Memory Inc | Interpolating circuit, dll circuit and semiconductor integrated circuit |
JP2008079261A (en) | 2006-09-25 | 2008-04-03 | Yokogawa Electric Corp | Standard signal generator and standard signal generation system |
JP2010171826A (en) | 2009-01-23 | 2010-08-05 | Ricoh Co Ltd | Controller for memory module |
JP2011019208A (en) | 2009-06-12 | 2011-01-27 | Nippon Dempa Kogyo Co Ltd | Pll circuit |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0572311A (en) * | 1991-09-12 | 1993-03-26 | Yokogawa Electric Corp | Calibration method of wattmeter |
JP5189436B2 (en) * | 2008-08-29 | 2013-04-24 | 日本電波工業株式会社 | Frequency synthesizer |
-
2017
- 2017-08-23 JP JP2017160111A patent/JP7009113B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000151731A (en) | 1998-09-03 | 2000-05-30 | Sony Tektronix Corp | Wide band iq splitter device and proofreading method therefor |
JP2002049438A (en) | 2000-08-03 | 2002-02-15 | Hitachi Ltd | Semiconductor device |
JP2003091331A (en) | 2001-09-19 | 2003-03-28 | Elpida Memory Inc | Interpolating circuit, dll circuit and semiconductor integrated circuit |
JP2008079261A (en) | 2006-09-25 | 2008-04-03 | Yokogawa Electric Corp | Standard signal generator and standard signal generation system |
JP2010171826A (en) | 2009-01-23 | 2010-08-05 | Ricoh Co Ltd | Controller for memory module |
JP2011019208A (en) | 2009-06-12 | 2011-01-27 | Nippon Dempa Kogyo Co Ltd | Pll circuit |
Also Published As
Publication number | Publication date |
---|---|
JP2019041169A (en) | 2019-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4669024A (en) | Multiphase frequency selective phase locked loop with multiphase sinusoidal and digital outputs | |
JP6005781B2 (en) | Resolver device | |
JPH09247225A (en) | Method and device for adjusting orthogonal phase modulator | |
JP2008003055A (en) | Energy meter adjustment device and energy meter | |
CN112513650A (en) | Current sensor configuration and calibration | |
KR101834526B1 (en) | Apparatus for compensating output signal of magnetic encoder | |
US9948209B2 (en) | Digital controller architecture for three-phase AC sources | |
JP4193697B2 (en) | Electronic energy meter and power calculation circuit | |
JP7009113B2 (en) | AC signal generator | |
JP4800892B2 (en) | Correction coefficient acquisition method and impedance measuring apparatus | |
JP4127676B2 (en) | Electronic watt-hour meter and power-related quantity calculation circuit | |
CN108333407B (en) | Wide-frequency-range analog-digital mixed self-balancing bridge | |
US10546158B2 (en) | Function generator for the delivery of electrical signals | |
JP2004061157A (en) | Resolver signal processing device and signal processing method | |
JP2846926B2 (en) | Impedance measuring device | |
JP4707161B2 (en) | AC power measuring apparatus and program | |
JP5823785B2 (en) | Rotation angle detector | |
JP2004219288A (en) | Device for measuring power-related amount | |
JP2002300036A (en) | Method and device for measuring ratio of amplification factor of signal standard unit | |
JPH01138992A (en) | Digital method and apparatus for generting slipping frequency | |
JP6486205B2 (en) | Phase adjustment system for power measurement | |
JP2946152B2 (en) | Frequency detector | |
KR100189937B1 (en) | Apparatus and method for estimating rotation angle using sinusoidal signal | |
CN104184463B (en) | Digital phase-locking method applied to Active Power Filter-APF | |
JP2002054948A (en) | Resolver conversion device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200729 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210524 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210603 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210709 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211215 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220112 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7009113 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |