[go: up one dir, main page]

JP7009113B2 - AC signal generator - Google Patents

AC signal generator Download PDF

Info

Publication number
JP7009113B2
JP7009113B2 JP2017160111A JP2017160111A JP7009113B2 JP 7009113 B2 JP7009113 B2 JP 7009113B2 JP 2017160111 A JP2017160111 A JP 2017160111A JP 2017160111 A JP2017160111 A JP 2017160111A JP 7009113 B2 JP7009113 B2 JP 7009113B2
Authority
JP
Japan
Prior art keywords
signal
phase
unit
output
reference signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017160111A
Other languages
Japanese (ja)
Other versions
JP2019041169A (en
Inventor
吉信 杉原
直人 土田
潔 山本
耕平 永松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2017160111A priority Critical patent/JP7009113B2/en
Publication of JP2019041169A publication Critical patent/JP2019041169A/en
Application granted granted Critical
Publication of JP7009113B2 publication Critical patent/JP7009113B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

本発明は、複数台で同期運転可能な交流信号発生器に関する。 The present invention relates to an AC signal generator capable of synchronous operation with a plurality of units.

一般に、計測機器は、その機器が示す値に対して信頼性を確保するために、国際基準にトレーサブルされた機器を用いて定期的に校正作業が施される。この作業に用いられる機器として交流信号発生器が知られている。交流信号発生器では、複数台接続して同期運転することで、電力計の校正システムを構築できるものが実用化されている。 In general, measuring instruments are periodically calibrated using instruments traceable to international standards in order to ensure reliability for the values indicated by the instruments. An AC signal generator is known as a device used for this work. As for AC signal generators, those that can construct a calibration system for wattmeters by connecting multiple AC signal generators and operating them synchronously have been put into practical use.

図3は、従来の交流信号発生器500の構成を示すブロック図である。交流信号発生器500は、位相シフト量等の設定に従って、基準信号に同期した単相の交流電圧あるいは交流電流を出力する装置である。本図に示すように、交流信号発生器500は、OSC_INポート、OSC_OUTポートを備えている。OSC_INポート、OSC_OUTポートとも、信号I端子、信号Q端子を備えている。 FIG. 3 is a block diagram showing the configuration of a conventional AC signal generator 500. The AC signal generator 500 is a device that outputs a single-phase AC voltage or AC current synchronized with a reference signal according to a setting such as a phase shift amount. As shown in this figure, the AC signal generator 500 includes an OSC_IN port and an OSC_OUT port. Both the OSC_IN port and the OSC_OUT port are provided with a signal I terminal and a signal Q terminal.

交流信号発生器500は、マスタ機能とスレーブ機能とを備えている。マスタとして動作する場合には、基準信号を発生して自身の動作に用いるとともに、スレーブに供給するためにOSC_OUTポートから出力する。 The AC signal generator 500 has a master function and a slave function. When operating as a master, a reference signal is generated and used for its own operation, and is output from the OSC_OUT port for supply to the slave.

スレーブとして動作する場合には、基準信号をOSC_INポートから入力して自身の動作に用いるとともに、次段に供給するためにOSC_OUTポートから出力する。 When operating as a slave, a reference signal is input from the OSC_IN port and used for its own operation, and is output from the OSC_OUT port for supply to the next stage.

ここで、基準信号は、cos(ωt)、sin(ωt)に比例した信号I、信号Qで構成される。信号I、信号Qは、位相差がπ/2の直交する位相関係を持つ二相の正弦波信号である。本明細書では簡単のため、基準信号の振幅は1とする。 Here, the reference signal is composed of a signal I and a signal Q proportional to cos (ωt) and sin (ωt). The signal I and the signal Q are two-phase sinusoidal signals having an orthogonal phase relationship with a phase difference of π / 2. In the present specification, the amplitude of the reference signal is set to 1 for the sake of simplicity.

図4は、マスタとして動作する交流信号発生器500とスレーブとして動作する交流信号発生器500との接続例を示している。本図は、マスタ500aと第1スレーブ500bと第2スレーブ500cとを接続する場合の接続例である。 FIG. 4 shows an example of connection between an AC signal generator 500 operating as a master and an AC signal generator 500 operating as a slave. This figure is a connection example when the master 500a, the first slave 500b, and the second slave 500c are connected.

本図の例では、マスタ500aのOSC_OUTポートの信号I端子、信号Q端子と、第1スレーブ500bのOSC_INポートの信号I端子、信号Q端子とをそれぞれ接続し、第1スレーブ500bのOSC_OUTポートの信号I端子、信号Q端子と、第2スレーブ500cのOSC_INポートの信号I端子、信号Q端子とをそれぞれ接続している。本接続は、いわゆる「デイジーチェーン接続」であって、さらに多数のスレーブ機を接続することができる。 In the example of this figure, the signal I terminal and signal Q terminal of the OSC_OUT port of the master 500a are connected to the signal I terminal and signal Q terminal of the OSC_IN port of the first slave 500b, respectively, and the OSC_OUT port of the first slave 500b is connected. The signal I terminal and the signal Q terminal are connected to the signal I terminal and the signal Q terminal of the OSC_IN port of the second slave 500c, respectively. This connection is a so-called "daisy chain connection", and a larger number of slave machines can be connected.

マスタ500aには、基準信号の周波数f0、マスタ500aを電圧出力とするか電流出力とするかの指定、出力信号の振幅A0が設定される。第1スレーブ500bには、基準信号に対する位相シフト量θ1、第1スレーブ500bを電圧出力とするか電流出力とするかの指定、出力信号の振幅A1が設定される。第2スレーブ500cには、基準信号に対する位相シフト量θ2、第2スレーブ500cを電圧出力とするか電流出力とするかの指定、出力信号の振幅A2が設定される。 In the master 500a, the frequency f0 of the reference signal, the designation of whether the master 500a is to be a voltage output or a current output, and the amplitude A0 of the output signal are set. In the first slave 500b, the phase shift amount θ1 with respect to the reference signal, the designation of whether the first slave 500b is to be a voltage output or a current output, and the amplitude A1 of the output signal are set. In the second slave 500c, a phase shift amount θ2 with respect to the reference signal, designation of whether the second slave 500c is to be a voltage output or a current output, and an amplitude A2 of the output signal are set.

図3の説明に戻って、交流信号発生器500は、信号I、信号Qの2系統が連動して切換えられるSW1、SW2、乗算型DA変換器であるDAC1~DAC3、SW3、SW4、加算器ADD1、制御部510、二相正弦波発生部520、電圧増幅部530、電流増幅部540、電圧検出部550、電流検出部560、ADC1、ADC2、SW5、振幅検出部570、振幅制御部580を備えている。 Returning to the description of FIG. 3, the AC signal generator 500 includes SW1 and SW2 in which two systems of signal I and signal Q are interlocked and switched, and DAC1 to DAC3, SW3, SW4 and adder which are multiplication type DA converters. ADD1, control unit 510, two-phase sine wave generation unit 520, voltage amplification unit 530, current amplification unit 540, voltage detection unit 550, current detection unit 560, ADC1, ADC2, SW5, amplitude detection unit 570, amplitude control unit 580. I have.

制御部510は、マスタとして動作する場合には、基準信号周波数、電圧出力/電流出力、出力信号の振幅の設定を受け付け、スレーブとして動作する場合には、基準信号に対する位相シフト量、電圧出力/電流出力、出力信号の振幅の設定を受け付ける。 When operating as a master, the control unit 510 accepts settings of the reference signal frequency, voltage output / current output, and amplitude of the output signal, and when operating as a slave, the phase shift amount and voltage output / with respect to the reference signal. Accepts current output and output signal amplitude settings.

SW1、SW2、SW3は、制御部510により、ext側(外部基準信号)とint側(内部基準信号)とで切換えられる。制御部510は、マスタとして動作する場合には、SW1、SW2、SW3をint側に切換え、スレーブとして動作する場合には、SW1、SW2、SW3をext側に切換える。 SW1, SW2, and SW3 are switched between the ext side (external reference signal) and the int side (internal reference signal) by the control unit 510. The control unit 510 switches SW1, SW2, and SW3 to the int side when operating as a master, and switches SW1, SW2, and SW3 to the ext side when operating as a slave.

SW1のext側は、信号I、信号Qの2系統それぞれがOSC_INポートの信号I端子、信号Q端子に接続され、int側は、それぞれDAC1、DAC2の出力側に接続される。共通接点は、OSC_OUTポートの信号I端子、信号Q端子に接続される。 The ext side of SW1 is connected to the signal I terminal and the signal Q terminal of the OSC_IN port, respectively, and the int side is connected to the output side of DAC1 and DAC2, respectively. The common contact is connected to the signal I terminal and the signal Q terminal of the OSC_OUT port.

SW2のext側は、それぞれOSC_INポートの信号I端子、信号Q端子に接続され、int側は、基準電圧源Vrefに接続される。共通接点は、それぞれDAC1、DAC2の入力側に接続される。SW3のext側は、DAC2の出力側に接続され、int側は接地される。SW3の共通接点は、ADD1の入力側に接続される。 The ext side of SW2 is connected to the signal I terminal and the signal Q terminal of the OSC_IN port, respectively, and the int side is connected to the reference voltage source Vref. The common contact is connected to the input side of DAC1 and DAC2, respectively. The ext side of SW3 is connected to the output side of DAC2, and the int side is grounded. The common contact of SW3 is connected to the input side of ADD1.

SW4、SW5は、制御部510により、V側(電圧出力)とI側(電流出力)とで切換えられる。制御部510は、交流電圧を出力する場合には、SW4、SW5をV側に切換え、交流電流を出力する場合には、SW4、SW5をI側に切換える。 The SW4 and SW5 are switched between the V side (voltage output) and the I side (current output) by the control unit 510. The control unit 510 switches SW4 and SW5 to the V side when outputting an AC voltage, and switches SW4 and SW5 to the I side when outputting an AC current.

SW4のV側は、電圧増幅部530に接続され、I側は、電流増幅部540に接続される。SW4の共通接点は、DAC3の出力側に接続される。SW5のV側は、ADC1を介して電圧検出部550の出力側に接続され、I側は、ADC2を介して電流検出部560の出力側に接続され接続される。SW5の共通接点は、振幅検出部570の入力側に接続される。 The V side of the SW4 is connected to the voltage amplification unit 530, and the I side is connected to the current amplification unit 540. The common contact of SW4 is connected to the output side of DAC3. The V side of the SW 5 is connected to the output side of the voltage detection unit 550 via the ADC 1, and the I side is connected to the output side of the current detection unit 560 via the ADC 2 and is connected. The common contact of SW5 is connected to the input side of the amplitude detection unit 570.

まず、マスタとして動作する場合について説明する。マスタとして動作する場合には、二相正弦波発生部520が、制御部510が設定を受け付けた周波数に従った基準信号を生成する。二相正弦波発生部520は、DDS(Direct Digital Synthesizer)として知られる技術により基準信号を生成する。 First, the case of operating as a master will be described. When operating as a master, the two-phase sine wave generation unit 520 generates a reference signal according to the frequency set by the control unit 510. The two-phase sine wave generator 520 generates a reference signal by a technique known as DDS (Direct Digital Synthesizer).

ここで、DDSは、発生信号の瞬時位相を「位相アキュムレータ」と呼ばれるレジスタに記憶し、サンプリング周期毎に、位相アキュムレータの値を、一定の値(発生周波数に比例した位相増分)だけ増加させて逐次位相を求め、その位相から発生信号の瞬時値を、関数表を検索するなどの方法で求める技術である。 Here, the DDS stores the instantaneous phase of the generated signal in a register called a "phase accumulator", and increases the value of the phase accumulator by a constant value (phase increment proportional to the generated frequency) for each sampling period. It is a technique to obtain the sequential phase and to obtain the instantaneous value of the generated signal from the phase by a method such as searching a function table.

二相正弦波発生部520の出力である信号I:cos(ωt)、信号Q:sin(ωt)は、それぞれ乗算型DA変換器であるDAC1、DAC2に入力される。 The signal I: cos (ωt) and the signal Q: sin (ωt), which are the outputs of the two-phase sine wave generator 520, are input to the multiplication type DA converters DAC1 and DAC2, respectively.

マスタとして動作する場合は、DAC1、DAC2のアナログ入力端子には、SW2を介して基準電圧源Vrefが入力されている。このため、DAC1、DAC2は通常のDA変換器として動作し、アナログに変換された二相正弦波信号を出力する。 When operating as a master, the reference voltage source Vref is input to the analog input terminals of DAC1 and DAC2 via SW2. Therefore, DAC1 and DAC2 operate as a normal DA converter and output a two-phase sine wave signal converted to analog.

この二相正弦波信号は、SW1を介してOSC_OUTポートに導かれるため、OSC_OUTポートの信号I端子からcos(ωt)が出力され、信号Q端子からsin(ωt)が出力される。 Since this two-phase sine wave signal is guided to the OSC_OUT port via SW1, cos (ωt) is output from the signal I terminal of the OSC_OUT port, and sin (ωt) is output from the signal Q terminal.

DAC1が出力する信号I:cos(ωt)は、加算器ADD1にも入力される。加算器ADD1のもう一方の入力には、SW3を介して0が入力されるため、加算器ADD1は、信号I:cos(ωt)をそのままDAC3に出力する。 The signal I: cos (ωt) output by the DAC1 is also input to the adder ADD1. Since 0 is input to the other input of the adder ADD1 via SW3, the adder ADD1 outputs the signal I: cos (ωt) to the DAC3 as it is.

DAC3は、デジタル制御の可変減衰器として動作し、振幅制御部580の制御に従い、後段の電圧増幅部530あるいは電流増幅部540の入力振幅を調節する。以降では、制御部510に、電圧出力が設定されており、SW4、SW5は、V側に切換えられているものとして説明する。電流出力が設定している場合も基本的な動作は同様である。 The DAC 3 operates as a digitally controlled variable attenuator, and adjusts the input amplitude of the voltage amplification unit 530 or the current amplification unit 540 in the subsequent stage according to the control of the amplitude control unit 580. Hereinafter, it is assumed that the voltage output is set in the control unit 510, and the SW4 and SW5 are switched to the V side. The basic operation is the same when the current output is set.

電圧増幅部530の出力は、出力トランスで絶縁伝送されるとともに、巻数比に応じて変圧されて、電圧出力端子から交流電圧信号として出力される。電圧出力端子から出力される交流電圧信号は、電圧検出部550で端子間電圧が検出され、ADC1でデジタル値の瞬時値に変換される。 The output of the voltage amplification unit 530 is isolated and transmitted by the output transformer, is transformed according to the turns ratio, and is output as an AC voltage signal from the voltage output terminal. In the AC voltage signal output from the voltage output terminal, the voltage between the terminals is detected by the voltage detection unit 550, and the AC voltage signal is converted into an instantaneous value of a digital value by ADC1.

振幅検出部570は、電圧の瞬時値を整流・平滑化することで、出力電圧値に比例した振幅値を求めて、振幅制御部580に出力する。振幅制御部580は、この振幅値と、制御部510が設定を受け付けた振幅値との比を求め、その比に基づいて乗算型DAC3に入力するデジタル値を調節する。 The amplitude detection unit 570 obtains an amplitude value proportional to the output voltage value by rectifying and smoothing the instantaneous value of the voltage, and outputs the amplitude value to the amplitude control unit 580. The amplitude control unit 580 obtains the ratio of this amplitude value to the amplitude value for which the control unit 510 has received the setting, and adjusts the digital value to be input to the multiplication type DAC3 based on the ratio.

次に、スレーブとして動作する場合について説明する。スレーブにおける位相シフトは、三角関数の加法定理

Figure 0007009113000001
に基づき、入力された基準信号である信号I:cos(ωt)、信号Q:sin(ωt)に、それぞれcos(θ)、-sin(θ)を掛けて、それらを加算することにより、任意の位相シフト量θの信号cos(ωt+θ)が得られることを利用する。 Next, a case of operating as a slave will be described. Phase shift in slaves is the addition theorem of trigonometric functions
Figure 0007009113000001
By multiplying the input reference signals I: cos (ωt) and Q: sin (ωt) by cos (θ) and −sin (θ), respectively, and adding them, it is arbitrary. It is utilized that the signal cos (ωt + θ) of the phase shift amount θ of is obtained.

このため、スレーブとして動作する場合には、二相正弦波発生部520はDDS動作を停止し、位相アキュムレータの値を-θに固定する。ここで、-θは、制御部510が設定を受け付けた位相シフト量θの符号を反転したものである。 Therefore, when operating as a slave, the two-phase sine wave generator 520 stops the DDS operation and fixes the value of the phase accumulator to −θ. Here, −θ is the inversion of the sign of the phase shift amount θ that the control unit 510 has accepted the setting.

このとき、cos(-θ)=cos(θ)、sin(-θ)=-sin(θ)であるから、二相正弦波発生部520は、cos(θ)、-sin(θ)を出力していることと等価になる。そして、cos(θ)、-sin(θ)は、それぞれ乗算型DA変換器であるDAC1、DAC2に入力される。 At this time, since cos (−θ) = cos (θ) and sin (−θ) = −sin (θ), the two-phase sine wave generator 520 outputs cos (θ) and −sin (θ). It is equivalent to what you are doing. Then, cos (θ) and −sin (θ) are input to the multiplication type DA converters DAC1 and DAC2, respectively.

スレーブとして動作する場合は、DAC1、DAC2のアナログ入力端子には、OSC_INポートから入力された信号I:cos(ωt)、信号Q:sin(ωt)がそれぞれ入力される。この信号I、信号Qは、マスタで生成された基準信号であり、SW1を介して、OSC_OUTポートから出力される。 When operating as a slave, the signal I: cos (ωt) and the signal Q: sin (ωt) input from the OSC_IN port are input to the analog input terminals of DAC1 and DAC2, respectively. The signals I and Q are reference signals generated by the master and are output from the OSC_OUT port via SW1.

DAC1のアナログ入力には、信号I:cos(ωt)が入力され、デジタル入力にはcos(θ)が入力される。このため、DAC1の出力は、cos(ωt)・cos(θ)となる。 The signal I: cos (ωt) is input to the analog input of the DAC1, and cos (θ) is input to the digital input. Therefore, the output of DAC1 is cos (ωt) · cos (θ).

DAC2のアナログ入力には、信号Q:sin(ωt)が入力され、デジタル入力には-sin(θ)が入力される。このため、DAC2の出力は、-sin(ωt)・sin(θ)となる。 The signal Q: sin (ωt) is input to the analog input of the DAC2, and −sin (θ) is input to the digital input. Therefore, the output of DAC2 is −sin (ωt) · sin (θ).

DAC1が出力するcos(ωt)・cos(θ)と、DAC2が出力する-sin(ωt)・sin(θ)とは、加算器ADD1に入力される。このため、加算器ADD1の出力は、cos(ωt)・cos(θ)-sin(ωt)・sin(θ)、すなわち、基準信号に対して位相シフト量θのcos(ωt+θ)となる。以降の動作は、マスタと同様である。 The cos (ωt) and cos (θ) output by the DAC1 and the −sin (ωt) and sin (θ) output by the DAC2 are input to the adder ADD1. Therefore, the output of the adder ADD1 is cos (ωt), cos (θ) -sin (ωt), sin (θ), that is, cos (ωt + θ) of the phase shift amount θ with respect to the reference signal. Subsequent operations are the same as for the master.

特開平6-132730号公報Japanese Unexamined Patent Publication No. 6-132730

「校正作業効率を追求した交流標準電圧電流発生器 2558A」横河技報 Vol.57 No.1(2014)"AC standard voltage / current generator 2558A pursuing calibration work efficiency" Yokogawa Giho Vol.57 No.1 (2014)

交流信号発生器は、計測機器の校正に用いられるため、高精度の出力が求められる。特に、複数台を同期して用いる場合には、基準信号に対する高精度な位相制御が要求される。 Since the AC signal generator is used for calibration of measuring equipment, high-precision output is required. In particular, when a plurality of units are used in synchronization, highly accurate phase control for a reference signal is required.

そこで、本発明は、交流信号発生器において、複数台を同期して用いる場合の位相制御精度を向上させることを目的とする。 Therefore, an object of the present invention is to improve the phase control accuracy when a plurality of AC signal generators are used in synchronization.

上記課題を解決するため、本発明の一態様である交流信号発生器は、周波数の設定を受け付け、前記周波数の基準信号を発生する基準信号発生部と、前記基準信号発生部が発生した基準信号あるいは外部から入力した基準信号に追従する動作用基準信号を生成する位相同期部と、前記動作用基準信号に同期した交流信号を出力する交流信号出力部と、を備え、前記交流信号出力部は、位相シフト量の設定を受け付け、前記動作用基準信号の位相を、前記位相シフト量に応じてシフトさせる第1位相回転部と、前記第1位相回転部の出力信号と、出力した前記交流信号との位相差を検出する位相差検出部と、前記位相差検出部が検出した位相差に基づいて、前記第1位相回転部の出力信号の位相を補正する第2位相回転部と、を備えることを特徴とする。
ここで、前記位相同期部、前記第1位相回転部、前記第2位相回転部は、複素正弦波信号に対してデジタル演算処理を行なうことができる。
前記位相差検出部は、直交検波部を含んでいてもよい。
このとき、振幅の設定を受け付け、前記直交検波部の出力信号から算出される振幅と、受け付けた振幅との比に基づいて出力する交流信号の振幅を制御する振幅制御部を備えることができる。
また、前記交流信号出力部は交流電圧信号を出力する交流電圧出力部と、交流電流信号を出力する交流電流出力部とを含むことができる。
In order to solve the above problems, the AC signal generator, which is one aspect of the present invention, accepts a frequency setting and generates a reference signal of the frequency and a reference signal generated by the reference signal generator. Alternatively, the AC signal output unit includes a phase synchronization unit that generates an operation reference signal that follows an externally input reference signal, and an AC signal output unit that outputs an AC signal that is synchronized with the operation reference signal. , The first phase rotation unit that accepts the setting of the phase shift amount and shifts the phase of the operation reference signal according to the phase shift amount, the output signal of the first phase rotation unit, and the output AC signal. It is provided with a phase difference detecting unit for detecting the phase difference between the above and the second phase rotating unit for correcting the phase of the output signal of the first phase rotating unit based on the phase difference detected by the phase difference detecting unit. It is characterized by that.
Here, the phase synchronization unit, the first phase rotation unit, and the second phase rotation unit can perform digital arithmetic processing on the complex sinusoidal wave signal.
The phase difference detection unit may include an orthogonal detection unit.
At this time, it is possible to provide an amplitude control unit that accepts the amplitude setting and controls the amplitude of the AC signal to be output based on the ratio of the amplitude calculated from the output signal of the orthogonal detection unit and the received amplitude.
Further, the AC signal output unit can include an AC voltage output unit that outputs an AC voltage signal and an AC current output unit that outputs an AC current signal.

本発明によれば、交流信号発生器において、複数台を同期して用いる場合の位相制御精度を向上させることができる。 According to the present invention, it is possible to improve the phase control accuracy when a plurality of AC signal generators are used in synchronization.

本実施形態の交流信号発生器の構成を説明するブロック図である。It is a block diagram explaining the structure of the AC signal generator of this embodiment. マスタとスレーブの接続例を説明する図である。It is a figure explaining the connection example of a master and a slave. 従来の交流信号発生器の構成を説明するブロック図である。It is a block diagram explaining the structure of the conventional AC signal generator. マスタとスレーブの接続例を説明する図である。It is a figure explaining the connection example of a master and a slave.

本発明の実施の形態について図面を参照して説明する。図1は、本実施形態の交流信号発生器100の構成を示すブロック図である。交流信号発生器100は、位相シフト量等の設定に従って、基準信号に同期した交流電圧信号および交流電流信号を出力する装置である。これにより、1台で単相電力計を校正することができる。また、三相電力計の校正は、結線方式に応じて2台または3台で可能である。ただし、交流電圧信号、交流電流信号のいずれか一方を出力するようにしてもよい。 Embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing a configuration of an AC signal generator 100 of the present embodiment. The AC signal generator 100 is a device that outputs an AC voltage signal and an AC current signal synchronized with a reference signal according to a setting such as a phase shift amount. This makes it possible to calibrate a single-phase wattmeter with one unit. Further, the calibration of the three-phase wattmeter can be performed with two or three units depending on the wiring method. However, either an AC voltage signal or an AC current signal may be output.

本図に示すように、交流信号発生器100は、OSC_INポート、OSC_OUTポートを備えている。OSC_INポート、OSC_OUTポートとも、信号I端子、信号Q端子を備えている。 As shown in this figure, the AC signal generator 100 includes an OSC_IN port and an OSC_OUT port. Both the OSC_IN port and the OSC_OUT port are provided with a signal I terminal and a signal Q terminal.

交流信号発生器100は、マスタ機能とスレーブ機能とを備えている。マスタとして動作する場合には、基準信号を発生して自身の動作に用いるとともに、スレーブに供給するためにOSC_OUTポートから出力する。 The AC signal generator 100 has a master function and a slave function. When operating as a master, a reference signal is generated and used for its own operation, and is output from the OSC_OUT port for supply to the slave.

スレーブとして動作する場合には、基準信号をOSC_INポートから入力して自身の動作に用いるとともに、次段に供給するためにOSC_OUTポートから出力する。 When operating as a slave, a reference signal is input from the OSC_IN port and used for its own operation, and is output from the OSC_OUT port for supply to the next stage.

ここで、基準信号は、cos(ωt)、sin(ωt)に比例した信号I、信号Qで構成される。信号I、信号Qは、位相差がπ/2の直交する位相関係を持つ二相の正弦波信号である。本明細書では簡単のため、基準信号の振幅は1とする。本図において、太線は、信号I側を実部、信号Q側を虚部とした複素数として処理を行なう経路を示している。 Here, the reference signal is composed of a signal I and a signal Q proportional to cos (ωt) and sin (ωt). The signal I and the signal Q are two-phase sinusoidal signals having an orthogonal phase relationship with a phase difference of π / 2. In the present specification, the amplitude of the reference signal is set to 1 for the sake of simplicity. In this figure, the thick line shows a path for processing as a complex number with the signal I side as the real part and the signal Q side as the imaginary part.

図2は、マスタとして動作する交流信号発生器100とスレーブとして動作する交流信号発生器100との接続例を示している。本図の例では、マスタ100aと第1スレーブ100bと第2スレーブ100cとを接続しており、例えば、三相4線式の校正信号を出力する場合に適用することができる。この場合、マスタ100aが第1相の交流電圧と交流電流とを出力し、第1スレーブ100bが第2相の交流電圧と交流電流とを出力し、第3スレーブ100cが第3相の交流電圧と交流電流とを出力する。 FIG. 2 shows an example of connection between an AC signal generator 100 operating as a master and an AC signal generator 100 operating as a slave. In the example of this figure, the master 100a, the first slave 100b, and the second slave 100c are connected, and can be applied, for example, to output a three-phase four-wire calibration signal. In this case, the master 100a outputs the AC voltage and the AC current of the first phase, the first slave 100b outputs the AC voltage and the AC current of the second phase, and the third slave 100c outputs the AC voltage of the third phase. And alternating current are output.

具体的には、マスタ100aのOSC_OUTポートの信号I端子、信号Q端子と、第1スレーブ100bのOSC_INポートの信号I端子、信号Q端子とをそれぞれ接続し、第1スレーブ100bのOSC_OUTポートの信号I端子、信号Q端子と、第2スレーブ100cのOSC_INポートの信号I端子、信号Q端子とをそれぞれ接続している。本接続は、いわゆる「デイジーチェーン接続」であって、さらに多数のスレーブ機を接続することができる。 Specifically, the signal I terminal and signal Q terminal of the OSC_OUT port of the master 100a are connected to the signal I terminal and signal Q terminal of the OSC_IN port of the first slave 100b, respectively, and the signal of the OSC_OUT port of the first slave 100b is connected. The I terminal and the signal Q terminal are connected to the signal I terminal and the signal Q terminal of the OSC_IN port of the second slave 100c, respectively. This connection is a so-called "daisy chain connection", and a larger number of slave machines can be connected.

マスタ100aには、基準信号の周波数f0、電圧位相を基準としたときの電流位相シフト量θi0、電圧振幅Av0、電流振幅Ai0が設定される。ただし、電流位相シフト量θi0に換えて、電流位相を基準としたときの電圧位相シフト量θv0を設定してもよい。 In the master 100a, the frequency f0 of the reference signal, the current phase shift amount θi0 when the voltage phase is used as a reference, the voltage amplitude Av0, and the current amplitude Ai0 are set. However, instead of the current phase shift amount θi0, the voltage phase shift amount θv0 when the current phase is used as a reference may be set.

第1スレーブ100bには、基準信号に対する電圧位相シフト量θv1、基準信号に対する電流位相シフト量θi1、電圧振幅Av1、電流振幅Ai1が設定され、第2スレーブ100cには、基準信号に対する電圧位相シフト量θv2、基準信号に対する電流位相シフト量θi2、電圧振幅Av2、電流振幅Ai2が設定される。スレーブの設定値は、あらかじめ設定された規則に従ってマスタ100aが設定するようにしてもよい。 The first slave 100b is set with a voltage phase shift amount θv1 with respect to the reference signal, a current phase shift amount θi1 with respect to the reference signal, a voltage amplitude Av1 and a current amplitude Ai1, and the second slave 100c is set with a voltage phase shift amount with respect to the reference signal. θv2, the current phase shift amount θi2 with respect to the reference signal, the voltage amplitude Av2, and the current amplitude Ai2 are set. The slave setting value may be set by the master 100a according to a preset rule.

図1の説明に戻って、交流信号発生器100は、信号I、信号Qの2系統が連動して切換えられるSW1、DAC1、DAC2、ADC1、ADC2、制御部110、二相正弦波発生部120、PLL130、交流電圧出力部200、交流電流出力300を備えている。 Returning to the description of FIG. 1, the AC signal generator 100 includes SW1, DAC1, DAC2, ADC1, ADC2, a control unit 110, and a two-phase sine wave generator 120 in which two systems of signal I and signal Q are switched in conjunction with each other. , PLL 130, AC voltage output unit 200, and AC current output 300.

交流電圧出力部200は、電圧出力端子から交流電圧信号を出力し、交流電流出力部300は、電流出力端子から交流電流信号を出力する。 The AC voltage output unit 200 outputs an AC voltage signal from the voltage output terminal, and the AC current output unit 300 outputs an AC current signal from the current output terminal.

制御部110は、マスタとして動作する場合には、基準信号周波数、電流位相シフト量、電圧振幅、電流振幅の設定を受け付け、スレーブとして動作する場合には、電圧位相シフト量、電流位相シフト量、電圧振幅、電流振幅の設定を受け付ける。 When operating as a master, the control unit 110 accepts settings of a reference signal frequency, a current phase shift amount, a voltage amplitude, and a current amplitude, and when operating as a slave, the voltage phase shift amount and the current phase shift amount, Accepts voltage amplitude and current amplitude settings.

各種設定を受け付けた制御部110は、基準信号周波数を二相正弦波発生部120に設定し、電圧位相シフト量を後述する第1位相回転部201に設定し、電流位相シフト量を後述する第1位相回転部301に設定し、電圧振幅を後述する振幅制御部210に設定し、電流振幅を後述する振幅制御部310に設定する。 The control unit 110 that has received various settings sets the reference signal frequency in the two-phase sine wave generation unit 120, sets the voltage phase shift amount in the first phase rotation unit 201 described later, and sets the current phase shift amount in the first phase rotation unit 201 described later. It is set in the one-phase rotating unit 301, the voltage amplitude is set in the amplitude control unit 210 described later, and the current amplitude is set in the amplitude control unit 310 described later.

SW1は、制御部110により、ext側(外部基準信号)とint側(内部基準信号)とで切換えられる。制御部110は、マスタとして動作する場合には、SW1をint側に切換え、スレーブとして動作する場合には、SW1をext側に切換える。 The SW1 is switched between the ext side (external reference signal) and the int side (internal reference signal) by the control unit 110. The control unit 110 switches SW1 to the int side when operating as a master, and switches SW1 to the ext side when operating as a slave.

SW1の信号I系統は、ext側がOSC_INポートの信号I端子に接続され、int側がDAC1の出力側に接続される。SW1の信号I系統の共通接点は、OSC_OUTポートの信号I端子とADC1の入力側に接続される。 In the signal I system of SW1, the ext side is connected to the signal I terminal of the OSC_IN port, and the int side is connected to the output side of the DAC1. The common contact of the signal I system of SW1 is connected to the signal I terminal of the OSC_OUT port and the input side of ADC1.

SW1の信号Q系統は、ext側がOSC_INポートの信号Q端子に接続され、int側がDAC2の出力側に接続される。SW1の信号Q系統の共通接点は、OSC_OUTポートの信号Q端子とADC2の入力側に接続される。 In the signal Q system of SW1, the ext side is connected to the signal Q terminal of the OSC_IN port, and the int side is connected to the output side of the DAC2. The common contact of the signal Q system of SW1 is connected to the signal Q terminal of the OSC_OUT port and the input side of ADC2.

二相正弦波発生部120は、マスタとして動作する場合に、制御部110から設定を受け付けた周波数に従った基準信号を生成する。ここで、基準信号は、二相正弦波、すなわち複素正弦波であり、従来と同様にDDS技術を使用して生成される。二相正弦波発生部120は、スレーブとして動作する場合には使用されない。 When operating as a master, the two-phase sine wave generation unit 120 generates a reference signal according to the frequency set by the control unit 110. Here, the reference signal is a two-phase sine wave, that is, a complex sine wave, and is generated by using the DDS technique as in the conventional case. The two-phase sine wave generator 120 is not used when operating as a slave.

マスタとして動作する場合に、二相正弦波発生部120が生成する実部信号は、DAC1に入力し、アナログ信号に変換される。そして、OSC_OUTポートの信号I端子とADC1の入力側に導かれる。また、二相正弦波発生部120が生成する虚部信号は、DAC2に入力し、アナログ信号に変換される。そして、OSC_OUTポートの信号Q端子とADC2の入力側に導かれる。 When operating as a master, the real part signal generated by the two-phase sine wave generation unit 120 is input to DAC1 and converted into an analog signal. Then, it is guided to the signal I terminal of the OSC_OUT port and the input side of the ADC1. Further, the imaginary part signal generated by the two-phase sine wave generation part 120 is input to the DAC2 and converted into an analog signal. Then, it is guided to the signal Q terminal of the OSC_OUT port and the input side of the ADC2.

スレーブとして動作する場合に、OSC_INポートの信号I端子に入力された信号Iは、OSC_OUTポートの信号I端子とADC1の入力側に導かれる。また、OSC_INポートの信号Q端子に入力された信号Qは、OSC_OUTポートの信号Q端子とADC2の入力側に導かれる。 When operating as a slave, the signal I input to the signal I terminal of the OSC_IN port is guided to the signal I terminal of the OSC_OUT port and the input side of the ADC1. Further, the signal Q input to the signal Q terminal of the OSC_IN port is guided to the signal Q terminal of the OSC_OUT port and the input side of the ADC2.

PLL130は、位相比較部131、ループフィルタ132、二相正弦波発生部133を備えている。二相正弦波発生部133は、二相正弦波発生部120と同様に、DDS技術を使用して複素正弦波を生成する。具体的には、発生周波数制御入力端子を備え、発生周波数制御入力端子に入力された信号に応じた周波数の複素正弦波を生成する。 The PLL 130 includes a phase comparison unit 131, a loop filter 132, and a two-phase sine wave generation unit 133. The two-phase sine wave generator 133, like the two-phase sine wave generator 120, uses DDS technology to generate a complex sine wave. Specifically, it is provided with a generation frequency control input terminal and generates a complex sine wave having a frequency corresponding to the signal input to the generation frequency control input terminal.

位相同期回路であるPLL130は、ADC1、ADC2により得られた複素正弦波の位相と、二相正弦波発生部133の出力信号の位相とを、位相比較部131で比較し、その出力を、ループフィルタ132を介して二相正弦波発生部133の発生周波数制御入力端子に入力し、発生周波数を制御する。PLL130の出力が交流信号生成動作用の基準信号となる。 The PLL 130, which is a phase-locked loop, compares the phase of the complex sine wave obtained by ADC1 and ADC2 with the phase of the output signal of the two-phase sine wave generator 133 by the phase comparison unit 131, and loops the output. It is input to the generation frequency control input terminal of the two-phase sine wave generation unit 133 via the filter 132 to control the generation frequency. The output of the PLL 130 serves as a reference signal for the AC signal generation operation.

PLL130には、マスタとして動作する場合には、自身が発生した基準信号が入力され、スレーブとして動作する場合には、マスタが発生した基準信号が入力される。PLL130に基準信号が入力された後の動作はマスタもスレーブも同じである。このため、マスタとスレーブとの間で遅延時間に差が生じず、位相制御精度を向上させることができる。なお、図3に示した従来の交流信号発生器500では、スレーブは、マスタに対して乗算型DAC一段分の遅延時間に相当する位相遅れが生じていた。 When operating as a master, a reference signal generated by itself is input to the PLL 130, and when operating as a slave, a reference signal generated by the master is input. The operation after the reference signal is input to the PLL 130 is the same for both the master and the slave. Therefore, there is no difference in the delay time between the master and the slave, and the phase control accuracy can be improved. In the conventional AC signal generator 500 shown in FIG. 3, the slave has a phase delay corresponding to the delay time of one stage of the multiplication type DAC with respect to the master.

ここで、PLL130における位相比較部131の動作について説明する。一般に、信号の角周波数をωとしたとき、[数2]~[数4]に示すように、複素正弦波ej(ωt+α)の、ej(ωt+β)を基準とした位相差(α-β)は、基準側の共役複素数(ej(ωt+β)と入力信号ej(ωt+α)の積(x+jy)を求め、その偏角(tan-1(y/x))として算出することができる。

Figure 0007009113000002
Figure 0007009113000003
Figure 0007009113000004
?ここで、tan-1(y/x)の値域は±π/2であるが、点(x,y)の存在する象限が、第2象限ならπ、第3象限なら-πを加算して補正することにより、容易に±πに拡張することができる。したがって、x、yの正負により象限を判定し、象限に応じた補正を行なうことで、位相差(α-β)を正確に求めることができる。 Here, the operation of the phase comparison unit 131 in the PLL 130 will be described. Generally, when the angular frequency of the signal is ω, the phase difference (α-) of the complex sine wave ej (ωt + α) based on ej (ωt + β) is shown in [Equation 2] to [Equation 4]. β) is calculated as the argument (tan -1 (y / x)) of the product (x + jy) of the conjugate complex number (ej (ωt + β) ) * on the reference side and the input signal ej (ωt + α) . Can be done.
Figure 0007009113000002
Figure 0007009113000003
Figure 0007009113000004
Here, the range of tan -1 (y / x) is ± π / 2, but if the quadrant where the point (x, y) exists is the second quadrant, π is added, and if it is the third quadrant, -π is added. It can be easily expanded to ± π by correcting it. Therefore, the phase difference (α-β) can be accurately obtained by determining the quadrant based on the positive and negative of x and y and performing correction according to the quadrant.

また、CORDIC法として知られるアルゴリズムを使用すれば、2つの値(x,y)を入力することにより、除算を行なうことなく、±πの範囲で位相差(α-β)を求めることができる。 Further, by using an algorithm known as the CORDIC method, it is possible to obtain the phase difference (α-β) in the range of ± π by inputting two values (x, y) without performing division. ..

ところで、位相比較する2つの信号の角周波数(ω,ω)が異なる場合には、位相差は時間tとともに(ω,ω)tだけ増加しいく。これにより、±πの範囲を超えてしまい、大きな不連続(±2π)とともに極性の反転が生じるので正常なPLL動作ができなくなる。 By the way, when the angular frequencies (ω 1 , ω 2 ) of the two signals to be phase-compared are different, the phase difference increases by (ω 1 , ω 2 ) t with time t. As a result, the range of ± π is exceeded, and the polarity is reversed with a large discontinuity (± 2π), so that normal PLL operation cannot be performed.

そこで、位相比較部131では、例えば、点(x,y)が、第2象限から位相が増加して第3象限に入った場合には2πを加算し、第3象限から位相が減少して第2象限に入った場合には2πを減算することにより、位相比較部131の出力値が線形化されて正常なPLL動作ができるようにしている。
?多くのPLLで使用される「チャージポンプ」を使用した位相比較方法では、位相比較の頻度が信号の1周期毎に1回であるが、上述の演算を行なう位相比較部131では、任意の時刻の瞬時値に基づき位相差を求めることができるため、信号の1周期に複数回の位相比較が可能である。
Therefore, in the phase comparison unit 131, for example, when the phase of the point (x, y) increases from the second quadrant and enters the third quadrant, 2π is added and the phase decreases from the third quadrant. When entering the second quadrant, the output value of the phase comparison unit 131 is linearized by subtracting 2π so that normal PLL operation can be performed.
In the phase comparison method using the "charge pump" used in many PLLs, the frequency of phase comparison is once per cycle of the signal, but in the phase comparison unit 131 that performs the above calculation, it is arbitrary. Since the phase difference can be obtained based on the instantaneous value of the time, it is possible to compare the phase a plurality of times in one cycle of the signal.

例えば、ADC1、ADC2、二相正弦波発生部133の動作周波数を375kHzの一定値とした場合、基準信号の周波数が50Hzの場合でも、サンプリングデータ毎に375kHzで位相比較を行なうようにしている。 For example, when the operating frequencies of the ADC1, ADC2, and the two-phase sine wave generator 133 are set to a constant value of 375 kHz, the phase comparison is performed at 375 kHz for each sampling data even when the frequency of the reference signal is 50 Hz.

これにより、PLL130の応答性が向上できるだけでなく、多数の位相比較結果の平均をループフィルタ132で求めることになるので、雑音に対して安定な動作が可能となる。 As a result, not only the responsiveness of the PLL 130 can be improved, but also the average of a large number of phase comparison results can be obtained by the loop filter 132, so that stable operation with respect to noise becomes possible.

なお、ループフィルタ132はデジタルフィルタ技術を使用して構成されることを除き、通常のPLLのループフィルタと同様の比例・積分特性が主要な特性である。 The main characteristic of the loop filter 132 is the same proportional / integral characteristic as that of a normal PLL loop filter, except that the loop filter 132 is configured by using a digital filter technique.

一般に、二相正弦波発生部133の角周波数ωを時間積分したものが瞬時位相であり、その位相と入力信号の瞬時位相との差が位相比較部131から得られる。ここで、位相比較部131の出力を[rad]、二相正弦波発生部133の入力を[rad/s]で表したときのそれぞれの変換比(即ち利得)を1とし、ループフィルタ132の利得をkの比例特性として制御ループを構成すれば、制御ループの一巡利得は積分特性を持ち、sをラプラス変換の演算子として、
一巡利得=k/s
である。また、一巡利得の大きさが1になる角周波数であるゲイン交差角周波数は、
ゲイン交差角周波数=k
であり、ゲイン交差角周波数の逆数1/kが応答時定数となる。
Generally, the instantaneous phase is obtained by time-integrating the angular frequency ω of the two-phase sine wave generation unit 133, and the difference between the phase and the instantaneous phase of the input signal is obtained from the phase comparison unit 131. Here, the conversion ratio (that is, the gain) when the output of the phase comparison unit 131 is expressed by [rad] and the input of the two-phase sine wave generation unit 133 is expressed by [rad / s] is set to 1, and the loop filter 132 is used. If the control loop is constructed with the gain as the proportional characteristic of k, the round-trip gain of the control loop has the integral characteristic, and s is the operator of the Laplace transform.
Round gain = k / s
Is. Further, the gain crossing angle frequency, which is the angular frequency at which the magnitude of the round-trip gain becomes 1, is
Gain crossing angular frequency = k
The reciprocal 1 / k of the gain crossing angular frequency is the response time constant.

このように、一巡利得が積分特性を持つため、ループフィルタ132を比例特性とするだけで二相正弦波発生部133の角周波数ωは入力の角周波数に定常偏差なしに一致するが、位相については、発振周波数に比例した定常偏差を生じる。 In this way, since the round-trip gain has an integral characteristic, the angular frequency ω of the two-phase sine wave generator 133 matches the input angular frequency without a steady deviation just by setting the loop filter 132 as a proportional characteristic. Produces a steady deviation proportional to the oscillation frequency.

そこで、位相の定常偏差を抑え、安定なPLL動作を得るために、ループフィルタ132の特性は、低周波域では積分動作を行ない、ゲイン交差周波数近傍では比例特性とすることで、位相余裕を確保し、高周波域では、二相正弦波発生部133に不要な動揺が生じないように減衰特性を持たせている。 Therefore, in order to suppress the steady phase deviation and obtain a stable PLL operation, the characteristics of the loop filter 132 are integrated in the low frequency range and proportional to the gain intersection frequency to secure the phase margin. However, in the high frequency region, the two-phase sine wave generation unit 133 is provided with an attenuation characteristic so as not to cause unnecessary shaking.

PLL130の出力である動作用基準信号は、交流電圧出力部200および交流電流出力300に入力される。 The operation reference signal, which is the output of the PLL 130, is input to the AC voltage output unit 200 and the AC current output 300.

交流電圧出力部200は、第1位相回転部201、第2位相回転部202、DAC203、乗算型DAC204、電圧増幅部205、電圧検出部206、ADC207、直交検波部208、位相補正値計算部209、振幅制御部210を備えている。 The AC voltage output unit 200 includes a first phase rotation unit 201, a second phase rotation unit 202, a DAC 203, a multiplication type DAC 204, a voltage amplification unit 205, a voltage detection unit 206, an ADC 207, an orthogonal detection unit 208, and a phase correction value calculation unit 209. , The amplitude control unit 210 is provided.

交流電流出力部300は、第1位相回転部301、第2位相回転部302、DAC303、乗算型DAC304、電流増幅部305、電流検出部306、ADC307、直交検波部308、位相補正値計算部309、振幅制御部310を備えている。 The AC current output unit 300 includes a first phase rotation unit 301, a second phase rotation unit 302, a DAC 303, a multiplication type DAC 304, a current amplification unit 305, a current detection unit 306, an ADC 307, an orthogonal detection unit 308, and a phase correction value calculation unit 309. , The amplitude control unit 310 is provided.

交流電圧出力部200と交流電流出力部300の動作はほぼ同様であるため、以下では交流電圧出力部200を例に動作を説明する。 Since the operations of the AC voltage output unit 200 and the AC current output unit 300 are almost the same, the operation will be described below using the AC voltage output unit 200 as an example.

PLL130の二相正弦波発生部133の出力であるejωtは、第1位相回転部201に入力される。第1位相回転部201には、制御部110が設定を受け付けた電圧位相シフト量θvが設定される。なお、マスタの場合には、θv=0とすればよい。 The e jωt , which is the output of the two-phase sine wave generation unit 133 of the PLL 130, is input to the first phase rotation unit 201. The voltage phase shift amount θv set by the control unit 110 is set in the first phase rotation unit 201. In the case of a master, θv = 0 may be set.

第1位相回転部201は、PLL130の出力ejωtに対してθvを複素乗算することにより位相をθvだけ回転した複素正弦波信号を生成する。すなわち、cos(θv)+jsin(θv)=ejθを複素乗算することで、
jωt・ejθv=ej(ωt+θv)
が得られる。
The first phase rotation unit 201 generates a complex sinusoidal wave signal whose phase is rotated by θv by complexly multiplying the output e jωt of the PLL 130 by θv. That is, by complexly multiplying cos (θv) + jsin (θv) = e ,
e jωt・ e jθv = e j (ωt + θv)
Is obtained.

第1位相回転部201の出力であるej(ωt+θv)は、第2位相回転部202および直交検波部208に入力される。第2位相回転部202は、第1位相回転部201の出力と、交流電圧出力部200から実際に出力された交流電圧の位相との差に基づいた位相補正を行なう。 The output of the first phase rotation unit 201, ej (ωt + θv) , is input to the second phase rotation unit 202 and the orthogonal detection unit 208. The second phase rotating unit 202 performs phase correction based on the difference between the output of the first phase rotating unit 201 and the phase of the AC voltage actually output from the AC voltage output unit 200.

従来の交流信号発生器500では、位相回転演算後に生じた位相誤差に対する処置は行なっていなかったが、本実施形態の交流信号発生器100では、実際に出力された位相と目標位相との差に基づいて補正を行なうため、位相制御精度を向上させることができる。 In the conventional AC signal generator 500, no measure is taken for the phase error generated after the phase rotation calculation, but in the AC signal generator 100 of the present embodiment, the difference between the actually output phase and the target phase is measured. Since the correction is performed based on the above, the phase control accuracy can be improved.

すなわち、実際に出力された交流電圧は、電圧検出部206で検出され、ADC207でデジタル信号に変換されて、直交検波部208に入力される。 That is, the actually output AC voltage is detected by the voltage detection unit 206, converted into a digital signal by the ADC 207, and input to the orthogonal detection unit 208.

直交検波部で208では、ADC207から入力された信号に、第1位相回転部201の出力であるej(ωt+θv)の共役複素数であるe-j(ωt+θv)を掛け、平滑化した複素数を出力する。 In the orthogonal detection unit 208, the signal input from the ADC 207 is multiplied by ej (ωt + θv) , which is the conjugate complex number of ej (ωt + θv) , which is the output of the first phase rotation unit 201, and the smoothed complex number is output. do.

ここで、θv=θとし、交流電圧出力部200の出力交流電圧が、振幅A、位相φのときのADC207の出力をAcos(ωt+φ)とすると、
Acos(ωt+φ)=A/2(ej(ωt+φ)+e-j(ωt+φ)
であるから、直交検波部208の乗算結果は、
A/2(ej(ωt+φ)+e-j(ωt+φ))・e-j(ωt+θ)=A/2(ej(φ-θ)+e-j(2ωt+θ-φ)
となる。
Here, it is assumed that θv = θ and the output of the ADC 207 is Acos (ωt + φ) when the output AC voltage of the AC voltage output unit 200 is the amplitude A and the phase φ.
Acos (ωt + φ) = A / 2 (ej (ωt + φ) + e- j (ωt + φ) )
Therefore, the multiplication result of the orthogonal detection unit 208 is
A / 2 (e j (ωt + φ) + e- j (ωt + φ) ) · e- j (ωt + θ) = A / 2 (e j (φ-θ) + e- j (2ωt + θ-φ) )
Will be.

この乗算結果を平滑化することにより、2ωtで振動するe-j(2ωt+θ-φ)の項は除去され、直交検波部208の出力は、
A/2・ej(φ-θ)=A/2(cos(φ-θ)+jsin(φ-θ))
として、実部、虚部ともそれぞれの値が得られる。
By smoothing the multiplication result, the term of e -j (2ωt + θ-φ) that vibrates at 2ωt is removed, and the output of the orthogonal detection unit 208 is
A / 2 · e j (φ-θ) = A / 2 (cos (φ-θ) + jsin (φ-θ))
As a result, each value can be obtained for both the real part and the imaginary part.

整定状態では、(φ-θ)=0であり、このとき直交検波部208の出力は、A/2+j0となる。 In the settling state, (φ−θ) = 0, and at this time, the output of the orthogonal detection unit 208 is A / 2 + j0.

なお、ここでは、ADC207から入力された信号に、第1位相回転部201の出力であるej(ωt+θv)の共役複素数であるe-j(ωt+θv)を掛けたが、複素共役をとらずにej(ωt+θv)をそのまま掛けてもよい。この場合、直交検波部208出力の虚部の極性が反転するが、後続する位相補正値計算部209、第2位相回転部202で極性を考慮した演算を行なえばよい。 Here, the signal input from the ADC 207 is multiplied by ej (ωt + θv) , which is the conjugate complex number of ej (ωt + θv) , which is the output of the first phase rotating unit 201, but the complex conjugate is not taken. You may multiply by ej (ωt + θv) as it is. In this case, the polarity of the imaginary portion of the output of the orthogonal detection unit 208 is inverted, but the subsequent phase correction value calculation unit 209 and the second phase rotation unit 202 may perform an operation in consideration of the polarity.

直交検波部208の出力は、位相補正値計算部209および振幅制御部210に入力される。 The output of the orthogonal detection unit 208 is input to the phase correction value calculation unit 209 and the amplitude control unit 210.

ここで、直交検波部208の出力をx+jyとすると、位相補正値計算部209では、
位相誤差(φ-θ)=tan-1(y/x)
を求め、現在の補正値θadjに対して(φ-θ)を減算することで修正し、修正した補正値θadjにより、cos(θadj)+jsin(θadj)を算出して第2位相回転部202に出力する。このように、直交検波部208における処理と位相補正値計算部209における処理とで位相補正値が算出される。
Here, assuming that the output of the orthogonal detection unit 208 is x + jy, the phase correction value calculation unit 209 will use the phase correction value calculation unit 209.
Phase error (φ-θ) = tan -1 (y / x)
Is corrected by subtracting (φ−θ) from the current correction value θadj, and cos (θadj) + jsin (θadj) is calculated from the corrected correction value θadj to the second phase rotation unit 202. Output. In this way, the phase correction value is calculated by the processing in the orthogonal detection unit 208 and the processing in the phase correction value calculation unit 209.

第2位相回転部202は、このcos(θadj)+jsin(θadj)と、第1位相回転部201から入力した複素正弦波ej(ωt+θv)との積の実部を計算し、DAC203に入力して、アナログ正弦波信号に変換する。 The second phase rotation unit 202 calculates the real part of the product of this cos (θadj) + jsin (θadj) and the complex sine wave ej (ωt + θv) input from the first phase rotation unit 201, and inputs it to the DAC 203. And convert it to an analog sine wave signal.

一方、振幅制御部210では、直交検波部208の出力の絶対値である√(x+y)により交流電圧出力部200の出力交流電圧の振幅を算出する。振幅制御部210には、制御部110が設定を受け付けた電圧振幅Avが設定されており、算出した振幅と電圧振幅Avとの比に基づいたデジタル値を乗算型DAC204に出力する。 On the other hand, the amplitude control unit 210 calculates the amplitude of the output AC voltage of the AC voltage output unit 200 from √ (x 2 + y 2 ), which is the absolute value of the output of the orthogonal detection unit 208. The voltage amplitude Av that the control unit 110 has accepted is set in the amplitude control unit 210, and a digital value based on the ratio of the calculated amplitude and the voltage amplitude Av is output to the multiplication type DAC 204.

乗算型DAC204は、振幅制御部210の出力に基づいた振幅調整を行ない、電圧増幅部205に出力することで、出力トランスを介して交流電圧が出力される。 The multiplication type DAC 204 adjusts the amplitude based on the output of the amplitude control unit 210 and outputs the amplitude to the voltage amplification unit 205, so that the AC voltage is output via the output transformer.

このように、雑音の影響を受けにくい直交検波部208を用いて、出力交流信号と、目標位相の第1位相回転部201の出力値との位相差を検出し、補正を行なっているため、位相誤差を低減し、位相制御精度を向上させることができる。 In this way, the orthogonal detection unit 208, which is less susceptible to noise, is used to detect and correct the phase difference between the output AC signal and the output value of the first phase rotation unit 201 of the target phase. The phase error can be reduced and the phase control accuracy can be improved.

ここで、位相誤差(φ-θ)が小さければ、直交検波部208の出力の絶対値を実部xで近似できるので、この近似により演算量の削減ができる。ただし、振幅の整定が位相の整定後となるため整定時間が若干劣化する。 Here, if the phase error (φ−θ) is small, the absolute value of the output of the orthogonal detection unit 208 can be approximated by the real part x, so that the calculation amount can be reduced by this approximation. However, since the amplitude is set after the phase is set, the set time is slightly deteriorated.

従来の交流信号発生器500は、制御部510、二相正弦波発生部520、振幅検出部570、振幅制御部580における処理をデジタル演算処理で行ない、位相回転演算はアナログ演算処理を行なっていた。このため、抵抗の誤差などのアナログ的な誤差に起因する位相制御精度の低下のおそれがあった。 In the conventional AC signal generator 500, the control unit 510, the two-phase sine wave generator unit 520, the amplitude detection unit 570, and the amplitude control unit 580 perform processing by digital arithmetic processing, and the phase rotation arithmetic performs analog arithmetic processing. .. Therefore, there is a risk that the phase control accuracy may decrease due to an analog error such as a resistance error.

これに対し、本実施形態の交流信号発生器100では、制御部110、二相正弦波発生部120、PLL130、第1位相回転部201、301、第2位相回転部202、302、直交検波部208、308、位相補正値計算部209、309、振幅制御部210、310における各種処理をデジタル演算処理で行なっている。このため、必要な計算分解能を容易に得ることができ、位相制御精度を向上させることができる。 On the other hand, in the AC signal generator 100 of the present embodiment, the control unit 110, the two-phase sine wave generator 120, the PLL 130, the first phase rotation units 201 and 301, the second phase rotation units 202 and 302, and the orthogonal detection unit Various processes in 208, 308, phase correction value calculation units 209, 309, and amplitude control units 210, 310 are performed by digital arithmetic processing. Therefore, the required calculation resolution can be easily obtained, and the phase control accuracy can be improved.

100…交流信号発生器、110…制御部、120…二相正弦波発生部、130…PLL、131…位相比較部、132…ループフィルタ、133…二相正弦波発生部、200…交流電圧出力部、201…第1位相回転部、202…第2位相回転部、203…DAC、204…乗算型DAC、205…電圧増幅部、206…電圧検出部、207…ADC、208…直交検波部、209…位相補正値計算部、210…振幅制御部、300…交流電流出力、300…交流電流出力部、301…第1位相回転部、302…第2位相回転部、303…DAC、304…乗算型DAC、305…電流増幅部、306…電流検出部、307…ADC、308…直交検波部、309…位相補正値計算部、310…振幅制御部 100 ... AC signal generator, 110 ... Control unit, 120 ... Two-phase sine wave generator, 130 ... PLL, 131 ... Phase comparison unit, 132 ... Loop filter, 133 ... Two-phase sine wave generator, 200 ... AC voltage output Unit, 201 ... 1st phase rotating unit, 202 ... 2nd phase rotating unit, 203 ... DAC, 204 ... multiplying type DAC, 205 ... voltage amplification unit, 206 ... voltage detecting unit, 207 ... ADC, 208 ... orthogonal detection unit, 209 ... phase correction value calculation unit, 210 ... amplitude control unit, 300 ... AC current output, 300 ... AC current output unit, 301 ... first phase rotation unit, 302 ... second phase rotation unit, 303 ... DAC, 304 ... multiplication Type DAC, 305 ... current amplification unit, 306 ... current detection unit, 307 ... ADC, 308 ... orthogonal detection unit, 309 ... phase correction value calculation unit, 310 ... amplitude control unit

Claims (5)

周波数の設定を受け付け、前記周波数の基準信号を発生する基準信号発生部と、
前記基準信号発生部が発生した基準信号あるいは外部から入力した基準信号に追従する動作用基準信号を生成する位相同期部と、
前記動作用基準信号に同期した交流信号を出力する交流信号出力部と、を備え、
前記交流信号出力部は、
前記交流信号の出力に先立って位相シフト量の設定を受け付け、前記動作用基準信号の位相を、前記位相シフト量に応じてシフトさせる第1位相回転部と、
前記第1位相回転部の出力信号と、出力した前記交流信号との位相差を検出する位相差検出部と、
前記位相差検出部が検出した位相差に基づいて、前記第1位相回転部の出力信号の位相を補正する第2位相回転部と、を備える
ことを特徴とする交流信号発生器。
A reference signal generator that accepts frequency settings and generates a reference signal for the frequency,
A phase-locked loop unit that generates an operation reference signal that follows the reference signal generated by the reference signal generation unit or the reference signal input from the outside.
It is equipped with an AC signal output unit that outputs an AC signal synchronized with the operation reference signal.
The AC signal output unit is
A first phase rotating unit that accepts the setting of the phase shift amount prior to the output of the AC signal and shifts the phase of the operation reference signal according to the phase shift amount.
A phase difference detection unit that detects the phase difference between the output signal of the first phase rotation unit and the output AC signal, and
An AC signal generator comprising a second phase rotating unit that corrects the phase of the output signal of the first phase rotating unit based on the phase difference detected by the phase difference detecting unit.
周波数の設定を受け付け、前記周波数の基準信号を発生する基準信号発生部と、
前記基準信号発生部が発生した基準信号あるいは外部から入力した基準信号に追従する動作用基準信号を生成する位相同期部と、
前記動作用基準信号に同期した交流信号を出力する交流信号出力部と、を備え、
前記交流信号出力部は、
位相シフト量の設定を受け付け、前記動作用基準信号の位相を、前記位相シフト量に応じてシフトさせる第1位相回転部と、
前記第1位相回転部の出力信号と、出力した前記交流信号との位相差を検出する位相差検出部と、
前記位相差検出部が検出した位相差に基づいて、前記第1位相回転部の出力信号の位相を補正する第2位相回転部と、を備え
前記位相同期部、前記第1位相回転部、前記第2位相回転部は、複素正弦波信号に対してデジタル演算処理を行なうことを特徴とする交流信号発生器。
A reference signal generator that accepts frequency settings and generates a reference signal for the frequency,
A phase-locked loop unit that generates an operation reference signal that follows the reference signal generated by the reference signal generation unit or the reference signal input from the outside.
It is equipped with an AC signal output unit that outputs an AC signal synchronized with the operation reference signal.
The AC signal output unit is
A first phase rotating unit that accepts the setting of the phase shift amount and shifts the phase of the operation reference signal according to the phase shift amount.
A phase difference detection unit that detects the phase difference between the output signal of the first phase rotation unit and the output AC signal, and
A second phase rotation unit that corrects the phase of the output signal of the first phase rotation unit based on the phase difference detected by the phase difference detection unit is provided .
The phase synchronization unit, the first phase rotation unit, and the second phase rotation unit are AC signal generators characterized in that digital arithmetic processing is performed on a complex sine wave signal .
前記位相差検出部は、直交検波部を含んでいることを特徴とする請求項1または2に記載の交流信号発生器。 The AC signal generator according to claim 1 or 2, wherein the phase difference detection unit includes an orthogonal detection unit. 振幅の設定を受け付け、前記直交検波部の出力信号から算出される振幅と、受け付けた振幅との比に基づいて出力する交流信号の振幅を制御する振幅制御部を備えることを特徴とする請求項3に記載の交流信号発生器。 The claim is characterized by comprising an amplitude control unit that accepts an amplitude setting and controls the amplitude of an AC signal that is output based on the ratio of the amplitude calculated from the output signal of the orthogonal detection unit and the received amplitude. 3. The AC signal generator according to 3. 前記交流信号出力部は、
交流電圧信号を出力する交流電圧出力部と、交流電流信号を出力する交流電流出力部とを含むことを特徴とする請求項1~4のいずれか1項に記載の交流信号発生器。
The AC signal output unit is
The AC signal generator according to any one of claims 1 to 4, further comprising an AC voltage output unit that outputs an AC voltage signal and an AC current output unit that outputs an AC current signal.
JP2017160111A 2017-08-23 2017-08-23 AC signal generator Active JP7009113B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017160111A JP7009113B2 (en) 2017-08-23 2017-08-23 AC signal generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017160111A JP7009113B2 (en) 2017-08-23 2017-08-23 AC signal generator

Publications (2)

Publication Number Publication Date
JP2019041169A JP2019041169A (en) 2019-03-14
JP7009113B2 true JP7009113B2 (en) 2022-02-10

Family

ID=65725928

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017160111A Active JP7009113B2 (en) 2017-08-23 2017-08-23 AC signal generator

Country Status (1)

Country Link
JP (1) JP7009113B2 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000151731A (en) 1998-09-03 2000-05-30 Sony Tektronix Corp Wide band iq splitter device and proofreading method therefor
JP2002049438A (en) 2000-08-03 2002-02-15 Hitachi Ltd Semiconductor device
JP2003091331A (en) 2001-09-19 2003-03-28 Elpida Memory Inc Interpolating circuit, dll circuit and semiconductor integrated circuit
JP2008079261A (en) 2006-09-25 2008-04-03 Yokogawa Electric Corp Standard signal generator and standard signal generation system
JP2010171826A (en) 2009-01-23 2010-08-05 Ricoh Co Ltd Controller for memory module
JP2011019208A (en) 2009-06-12 2011-01-27 Nippon Dempa Kogyo Co Ltd Pll circuit

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0572311A (en) * 1991-09-12 1993-03-26 Yokogawa Electric Corp Calibration method of wattmeter
JP5189436B2 (en) * 2008-08-29 2013-04-24 日本電波工業株式会社 Frequency synthesizer

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000151731A (en) 1998-09-03 2000-05-30 Sony Tektronix Corp Wide band iq splitter device and proofreading method therefor
JP2002049438A (en) 2000-08-03 2002-02-15 Hitachi Ltd Semiconductor device
JP2003091331A (en) 2001-09-19 2003-03-28 Elpida Memory Inc Interpolating circuit, dll circuit and semiconductor integrated circuit
JP2008079261A (en) 2006-09-25 2008-04-03 Yokogawa Electric Corp Standard signal generator and standard signal generation system
JP2010171826A (en) 2009-01-23 2010-08-05 Ricoh Co Ltd Controller for memory module
JP2011019208A (en) 2009-06-12 2011-01-27 Nippon Dempa Kogyo Co Ltd Pll circuit

Also Published As

Publication number Publication date
JP2019041169A (en) 2019-03-14

Similar Documents

Publication Publication Date Title
US4669024A (en) Multiphase frequency selective phase locked loop with multiphase sinusoidal and digital outputs
JP6005781B2 (en) Resolver device
JPH09247225A (en) Method and device for adjusting orthogonal phase modulator
JP2008003055A (en) Energy meter adjustment device and energy meter
CN112513650A (en) Current sensor configuration and calibration
KR101834526B1 (en) Apparatus for compensating output signal of magnetic encoder
US9948209B2 (en) Digital controller architecture for three-phase AC sources
JP4193697B2 (en) Electronic energy meter and power calculation circuit
JP7009113B2 (en) AC signal generator
JP4800892B2 (en) Correction coefficient acquisition method and impedance measuring apparatus
JP4127676B2 (en) Electronic watt-hour meter and power-related quantity calculation circuit
CN108333407B (en) Wide-frequency-range analog-digital mixed self-balancing bridge
US10546158B2 (en) Function generator for the delivery of electrical signals
JP2004061157A (en) Resolver signal processing device and signal processing method
JP2846926B2 (en) Impedance measuring device
JP4707161B2 (en) AC power measuring apparatus and program
JP5823785B2 (en) Rotation angle detector
JP2004219288A (en) Device for measuring power-related amount
JP2002300036A (en) Method and device for measuring ratio of amplification factor of signal standard unit
JPH01138992A (en) Digital method and apparatus for generting slipping frequency
JP6486205B2 (en) Phase adjustment system for power measurement
JP2946152B2 (en) Frequency detector
KR100189937B1 (en) Apparatus and method for estimating rotation angle using sinusoidal signal
CN104184463B (en) Digital phase-locking method applied to Active Power Filter-APF
JP2002054948A (en) Resolver conversion device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200729

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210603

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220112

R150 Certificate of patent or registration of utility model

Ref document number: 7009113

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150