JP6994381B2 - Etching method - Google Patents
Etching method Download PDFInfo
- Publication number
- JP6994381B2 JP6994381B2 JP2017246073A JP2017246073A JP6994381B2 JP 6994381 B2 JP6994381 B2 JP 6994381B2 JP 2017246073 A JP2017246073 A JP 2017246073A JP 2017246073 A JP2017246073 A JP 2017246073A JP 6994381 B2 JP6994381 B2 JP 6994381B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- substrate
- temperature
- etching
- etching method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
Description
この発明は、半導体ウェハ、液晶ディスプレイ基板、プラズマディスプレイ用基板、有機EL用基板、FED(Field Emission Display)用基板、光ディスプレイ用基板、有機EL用基板、光磁気ディスク用基板、フォトマスク用基板、太陽電池用基板など(以下、単に基板と称する。)に対してエッチングを行う技術に関する。 The present invention relates to a semiconductor wafer, a liquid crystal display substrate, a plasma display substrate, an organic EL substrate, a FED (Field Emission Display) substrate, an optical display substrate, an organic EL substrate, a photomagnetic disk substrate, and a photomask substrate. , A technique for etching a substrate for a solar cell or the like (hereinafter, simply referred to as a substrate).
半導体デバイスの製造工程においては、形成方法が異なる様々なシリコン酸化膜が利用される。シリコン酸化膜は、例えば、ゲート形成工程や層間絶縁膜形成工程または素子分離工程などに利用される。 In the manufacturing process of semiconductor devices, various silicon oxide films having different forming methods are used. The silicon oxide film is used, for example, in a gate forming step, an interlayer insulating film forming step, an element separation step, or the like.
ゲート形成工程ではゲート酸化膜に一般的な熱酸化膜が用いられ、サイドウォールには化学蒸着法(以下、CVD法(Chemical Vapor Deposition)と称する。)により形成されるシリコン酸化膜が用いられる。層間絶縁膜工程ではBSG(Boron Si1icon Glass)膜に代表されるCVD膜が用いられる。また、素子分離工程では、パッド酸化膜として熱酸化膜が用いられ、素子分離領域にはCVD法により形成されるシリコン酸化膜が用いられる。さらに、近年では半導体デバイスの微細化のために原子層単位で成膜が可能な原子層堆積法である原子層堆積法(以下、ALD法(Atomic Layer Deposition)と称する。)により形成されるシリコン酸化膜が、上述したシリコン酸化膜に置き換えて用いられる場合もあり得る。 In the gate forming step, a general thermal oxide film is used for the gate oxide film, and a silicon oxide film formed by a chemical vapor deposition method (hereinafter referred to as a CVD method (Chemical Vapor Deposition)) is used for the sidewall. In the interlayer insulating film process, a CVD film typified by a BSG (Boron Si1icon Glass) film is used. Further, in the element separation step, a thermal oxide film is used as the pad oxide film, and a silicon oxide film formed by the CVD method is used in the element separation region. Further, in recent years, silicon formed by an atomic layer deposition method (hereinafter referred to as ALD method (Atomic Layer Deposition)), which is an atomic layer deposition method capable of forming a film in atomic layer units for miniaturization of semiconductor devices. The oxide film may be used in place of the silicon oxide film described above.
半導体デバイスの製造工程においては、半導体デバイスを製作するために形成方法が異なる各種のシリコン酸化膜をエッチングにより加工する必要がある。半導体デバイスの微細化のために、従来の薬液によるエッチングではパターンを倒壊する問題が発生するために、昨今では減圧下での気相エッチングが採用されつつある。 In the process of manufacturing a semiconductor device, it is necessary to process various silicon oxide films having different forming methods by etching in order to manufacture the semiconductor device. Due to the miniaturization of semiconductor devices, there is a problem that the pattern is collapsed by the conventional etching with a chemical solution. Therefore, gas phase etching under reduced pressure is being adopted these days.
各種のシリコン酸化膜をエッチングにより加工するとき、エッチング対象とするシリコン酸化膜以外のシリコン酸化膜をエッチングすると、半導体デバイスの加工精度が劣化してしまう。このため、エッチング対象とするシリコン酸化膜だけを選択的にエッチングする技術が望まれている。 When various silicon oxide films are processed by etching, if a silicon oxide film other than the silicon oxide film to be etched is etched, the processing accuracy of the semiconductor device deteriorates. Therefore, a technique for selectively etching only the silicon oxide film to be etched is desired.
例えば特許文献1には、ALD法により形成されたシリコン酸化膜を、熱酸化膜などの他のシリコン酸化膜に対して選択的にエッチングする技術が開示されている。詳細には、HFガス、またはHFガスおよびF2ガスと、アルコールまたは水蒸気との混合物を用いることにより、ALD法により形成されたシリコン酸化膜を選択的にエッチングできるとされている。
For example,
しかしながら、半導体デバイスの製造工程では、熱酸化膜以外の酸化膜として、ALD法により形成されたALD酸化膜だけではなく、BSG膜など他の酸化膜も存在する。特許文献1では、ALD酸化膜についての選択的エッチングについては開示されているが、ALD酸化膜以外の他の酸化膜のALD酸化膜に対する選択的エッチングについては何ら開示されていない。
However, in the process of manufacturing a semiconductor device, as an oxide film other than the thermal oxide film, not only the ALD oxide film formed by the ALD method but also other oxide films such as BSG film exist.
本発明は、このような事情に鑑みてなされたものであって、半導体デバイスの製造工程において、ALD酸化膜に対してCVD酸化膜を高選択比でエッチングする技術を提供することを目的とする。 The present invention has been made in view of such circumstances, and an object of the present invention is to provide a technique for etching a CVD oxide film with a high selectivity with respect to an ALD oxide film in a manufacturing process of a semiconductor device. ..
上記課題を解決するため、第1態様は、基板に形成された酸化膜をエッチングするエッチング方法であって、(a)CVD(Chemical Vapor Deposition)法によるCVD酸化膜、および、ALD(Atomic Layer Deposition)法によるALD酸化膜が形成された基板を準備する工程と、(b)前記工程(a)によって準備された前記基板を0℃より大きく100℃未満の第1温度に温調する工程と、(c)前記工程(b)によって前記第1温度に温調されている基板の表面に、フッ化水素ガスおよび水蒸気を供給して、前記CVD酸化膜を選択的にエッチングする工程とを含む。 In order to solve the above problems, the first aspect is an etching method for etching an oxide film formed on a substrate, which is (a) a CVD oxide film by a CVD (Chemical Vapor Deposition) method, and an ALD (Atomic Layer Deposition). A step of preparing a substrate on which an ALD oxide film is formed by the method), and (b) a step of adjusting the temperature of the substrate prepared by the step (a) to a first temperature higher than 0 ° C and lower than 100 ° C. (C) The step includes a step of supplying hydrogen fluoride gas and steam to the surface of the substrate whose temperature has been adjusted to the first temperature by the step (b) to selectively etch the CVD oxide film.
第2態様は、第1態様のエッチング方法であって、前記工程(b)における前記第1温度は、0℃以上50℃以下である。 The second aspect is the etching method of the first aspect, and the first temperature in the step (b) is 0 ° C. or higher and 50 ° C. or lower.
第3態様は、第2態様のエッチング方法であって、前記工程(b)における前記第1温度は、25℃以上50℃以下である。 The third aspect is the etching method of the second aspect, and the first temperature in the step (b) is 25 ° C. or higher and 50 ° C. or lower.
第4態様は、第1態様から第3態様のいずれか1つのエッチング方法であって、(d)前記工程(c)において、前記基板の周囲の圧力を5Torr以上30Torr以下にする工程をさらに含む。 The fourth aspect is an etching method according to any one of the first to third aspects, and further includes (d) in the step (c), a step of reducing the pressure around the substrate to 5 Torr or more and 30 Torr or less. ..
第5態様は、第1態様から第3態様のいずれか1つのエッチング方法であって、(e)前記工程(c)において、前記基板の周囲の圧力を500Torr以上700Torr以下にする工程をさらに含む。 The fifth aspect is an etching method according to any one of the first to third aspects, and further includes (e) in the step (c), a step of reducing the pressure around the substrate to 500 Torr or more and 700 Torr or less. ..
第6態様は、第1態様から第5態様のいずれか1つのエッチング方法であって、(f)前記工程(a)によって準備された前記基板を100℃以上300℃以下の第2温度に温調する工程と、(g)前記工程(f)によって前記第2温度に温調されている前記基板の表面に、フッ化水素ガスおよび水蒸気を供給して、前記ALD酸化膜を選択的にエッチングする工程とをさらに含む。 A sixth aspect is the etching method according to any one of the first to fifth aspects, wherein (f) the substrate prepared by the step (a) is heated to a second temperature of 100 ° C. or higher and 300 ° C. or lower. The step of adjusting and (g) the surface of the substrate whose temperature has been adjusted to the second temperature by the step (f) is supplied with hydrogen fluoride gas and water vapor to selectively etch the ALD oxide film. Further includes the steps to be performed.
第7態様は、第6態様のエッチング方法であって、前記工程(f)における前記第2温度が、100℃以上170℃以下である。 The seventh aspect is the etching method of the sixth aspect, in which the second temperature in the step (f) is 100 ° C. or higher and 170 ° C. or lower.
第8態様は、第1態様から第7態様のいずれか1つのエッチング方法であって、前記CVD酸化膜が、BSG(Boron Silicon Glass)膜である。 The eighth aspect is the etching method according to any one of the first to seventh aspects, and the CVD oxide film is a BSG (Boron Silicon Glass) film.
第9態様は、第1態様から第8態様のいずれか1つのエッチング方法であって、前記工程(a)で準備される前記基板に、熱酸化膜が形成されている。 A ninth aspect is the etching method according to any one of the first to eighth aspects, in which a thermal oxide film is formed on the substrate prepared in the step (a).
第1態様のエッチング方法によると、ALD酸化膜およびCVD酸化膜が形成された基板について、0℃より大きく100℃未満の第1温度でフッ化水素ガスおよび水蒸気に接触させることにより、ALD酸化膜のエッチングを抑制しつつ、CVD酸化膜をエッチングできる。このため、CVD酸化膜をALD酸化膜に対して高い選択比でエッチングすることができる。 According to the etching method of the first aspect, the substrate on which the ALD oxide film and the CVD oxide film are formed is brought into contact with hydrogen fluoride gas and water vapor at a first temperature higher than 0 ° C and lower than 100 ° C, whereby the ALD oxide film is formed. It is possible to etch the CVD oxide film while suppressing the etching of. Therefore, the CVD oxide film can be etched with a high selectivity with respect to the ALD oxide film.
第2態様のエッチング方法によると、エッチング処理時に基板が0~50℃の第1温度に温調されることにより、CVD酸化膜を、より高い選択比でエッチングできるという効果を奏する。 According to the etching method of the second aspect, the substrate is temperature-controlled to the first temperature of 0 to 50 ° C. during the etching process, so that the CVD oxide film can be etched with a higher selection ratio.
第3態様のエッチング方法によると、エッチング処理時に基板が25~50℃の第1温度に温調されることにより、CVD酸化膜のエッチングを促進することができる。 According to the etching method of the third aspect, the etching of the CVD oxide film can be promoted by adjusting the temperature of the substrate to the first temperature of 25 to 50 ° C. during the etching process.
第4態様のエッチング方法によると、基板周囲の圧力を5Torr以上30Torr以下にすることにより、基板周囲の雰囲気を排気することができるため、フッ化水素ガスおよび水蒸気によるCVD酸化膜の選択的エッチングを促進することができる。 According to the etching method of the fourth aspect, the atmosphere around the substrate can be exhausted by setting the pressure around the substrate to 5 Torr or more and 30 Torr or less. Therefore, selective etching of the CVD oxide film with hydrogen fluoride gas and steam can be performed. Can be promoted.
第5態様のエッチング方法によると、基板周囲の圧力を500~700Torrにすることにより、CVD酸化膜のエッチングを促進することができる。これにより、比較的肉厚に形成されたCVD酸化膜についても、有効にエッチングすることができる。 According to the etching method of the fifth aspect, the etching of the CVD oxide film can be promoted by setting the pressure around the substrate to 500 to 700 Torr. As a result, even a CVD oxide film formed to be relatively thick can be effectively etched.
第6態様のエッチング方法によると、基板を100℃以上300℃以下の第2温度でエッチングを行うことにより、CVD酸化膜のエッチングを抑制しつつ、ALD酸化膜をエッチングできる。このため、ALD酸化膜をCVD酸化膜に対して高い選択比でエッチングすることができる。 According to the etching method of the sixth aspect, by etching the substrate at a second temperature of 100 ° C. or higher and 300 ° C. or lower, the ALD oxide film can be etched while suppressing the etching of the CVD oxide film. Therefore, the ALD oxide film can be etched with a high selectivity with respect to the CVD oxide film.
第7態様のエッチング方法によると、100℃以上170℃以下にすることにより、ALD酸化膜を選択的にエッチングできる。 According to the etching method of the seventh aspect, the ALD oxide film can be selectively etched by setting the temperature to 100 ° C. or higher and 170 ° C. or lower.
第8態様のエッチング方法によると、ALD酸化膜に対してBSG酸化膜を高選択比でエッチングできる。 According to the etching method of the eighth aspect, the BSG oxide film can be etched with a high selectivity with respect to the ALD oxide film.
第9態様のエッチング方法によると、CVD酸化膜、ALD酸化膜および熱酸化膜が形成された基板について、0℃より大きく100℃未満の第1温度でフッ化水素ガスおよび水蒸気に接触させることによって、ALD酸化膜および熱酸化膜のエッチングを抑制しつつ、CVD酸化膜をエッチングすることができる。このため、ALD酸化膜および熱酸化膜に対して、CVD酸化膜を高い選択比でエッチングすることができる。 According to the etching method of the ninth aspect, the substrate on which the CVD oxide film, the ALD oxide film and the thermal oxide film are formed is brought into contact with hydrogen fluoride gas and steam at a first temperature higher than 0 ° C and lower than 100 ° C. , The CVD oxide film can be etched while suppressing the etching of the ALD oxide film and the thermal oxide film. Therefore, the CVD oxide film can be etched with a high selectivity with respect to the ALD oxide film and the thermal oxide film.
以下、添付の図面を参照しながら、本発明の実施形態について説明する。なお、この実施形態に記載されている構成要素はあくまでも例示であり、本発明の範囲をそれらのみに限定する趣旨のものではない。図面においては、理解容易のため、必要に応じて各部の寸法や数が誇張又は簡略化して図示されている場合がある。 Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings. It should be noted that the components described in this embodiment are merely examples, and the scope of the present invention is not limited to them. In the drawings, the dimensions and numbers of each part may be exaggerated or simplified as necessary for easy understanding.
<1. 実施形態>
図1は、実施形態のエッチング装置1の概略構成を示す側面図である。エッチング装置1は、半導体ウェハ等の基板Wを一枚ずつ処理する枚葉式のエッチング装置である。エッチング装置1は、半導体デバイスを製造する装置の一部に適用され得る。
<1. Embodiment>
FIG. 1 is a side view showing a schematic configuration of the
エッチング装置1は、処理室2および制御部3を備える。処理室2は、基板Wに対して所定の処理を行う処理ユニットである。制御部3は、バルブの開閉など、エッチング装置に備えられた要素の動作を制御する。
The
処理室2は、内部に基板Wを収容して処理可能な円筒形状に形成されている。処理室2内には、基板ホルダー4、加熱機構5、ガス分散板6、排気配管7、真空ポンプ8、APC(Auto Pressure Controller)バルブ9、圧力センサ10、ガス供給配管11、気化器12、水蒸気流量コントローラ13、HFガス流量コントローラ14、窒素ガス流量コントローラ15、開閉バルブ16~18が設けられている。
The
基板ホルダー4は、処理室2内において、基板Wを略水平姿勢に保持する。「水平姿勢」とは、基板Wが水平面(XY平面)に対して平行な状態をいう。基板Wは、図示しない搬送系によって外部から処理室2内に搬入され、基板ホルダー4に設置される。
The
加熱機構5は、基板ホルダー4に内蔵されている。基板ホルダー4に保持された基板Wは、加熱機構5によって所定温度に加熱される。加熱機構5は、例えば抵抗加熱式の電気ヒータである。なお、加熱機構5は、電気ヒータの代わりに、例えばランプを備えていてもよい。当該ランプからの赤外線を基板Wに照射することにより、基板Wを所定温度に温調してもよい。
The
ガス分散板6は、処理室2内の基板ホルダー4よりも上方の位置に配設されている。ガス分散板6は、処理室2内において水平方向に広がる板状に形成されている。ガス分散板6には、厚さ方向に貫通する複数の開口6Hが、水平方向に分散して形成されている。
The
排気配管7は、処理室2内と連通状態で処理室2の底部に接続されている。真空ポンプ8は、排気配管7に接続されている。真空ポンプ8は、排気配管7を通じて処理室2内のエアを吸引することにより、処理室2内を減圧する。
The
APCバルブ9は、排気配管7に介装されている。APCバルブ9は、排気配管7内の開度を調節することにより、処理室2内の圧力を調節する。
The
圧力センサ10は、処理室2に連結されており、処理室2内の真空度を検出する。圧力センサ10によって検出される真空度が所望の真空度となるように、制御部3がAPCバルブ9を制御して処理室2内の圧力を調節する。
The
基板Wが基板ホルダー4に保持された後、真空ポンプ8が作動して処理室2内の真空引きが開始される。本実施の形態においては処理室2内の減圧の手段を真空ポンプ8で記載しているが、これに限るものではなく例えば工場ユーティリティ排気により行うことも可能である。
After the substrate W is held in the
ガス供給配管11は、処理室2内と連通状態で処理室2の上部に接続されている。気化器12は水蒸気を生成するための水を貯留している。水蒸気流量コントローラ13は、気化器12で生成された水蒸気を処理室2内に供給する。HFガス流量コントローラ14は、処理室2内に供給されるHFガスの流量を制御する。
The
開閉バルブ16が開動作されることによって、気化器12で気化された水蒸気がガス供給配管11から処理室2内に供給される。気化器12には、キャリアガスとして図示しない窒素ガス供給配管から気化器12へ窒素ガスが供給されることにより、気化器12内で気化された水蒸気が生成される。当該水蒸気の供給流量は、水蒸気流量コントローラ13によって調節される。
When the on-off
開閉バルブ17が開動作されることによって、HFガスが処理室2内に供給される。HFガスの供給流量は、HFガス流量コントローラ14によって調節される。水蒸気とHFガスの供給は、例えば同時に行われる。
When the on-off
開閉バルブ18が開動作されることによって、窒素ガスが処理室2内に供給される。窒素ガスの供給流量は、窒素ガス流量コントローラ15により調節される。窒素ガスは、処理室2内の圧力調整のため、あるいは、減圧下でのエッチング処理後の処理室2内のパージのために、処理室2内に供給される。
When the on-off
制御部3は、加熱機構5、真空ポンプ8、APCバルブ9、圧力センサ10、水蒸気流量コントローラ13、HFガス流量コントローラ14、窒素ガス流量コントローラ15および開閉バルブ16~18を制御する。
The
処理室2上部に連通接続されたガス供給配管11を介して処理室2内に供給された水蒸気とHFガスは、ガス分散板6を通過して基板Wに到達する。
The water vapor and the HF gas supplied into the
処理室2内のガス分散板6の上側に供給された水蒸気およびHFガスの混合ガスは、ガス分散板6に設けられた複数の開口6Hを通過することによってガス分散板6の下側へ移動し、基板W上に均一に供給される。開口6Hの内径は、例えば0.1mmである。また、隣接する開口6H,6Hの間隔は、例えば5mmである。なお、開口6Hの内径及び間隔は、これらに限定されない。また、図1に示す例では、処理室2に1つのガス分散板6だけが設置されているが、複数のガス分散板6が上下多段に重なるように設置されてもよい。
The mixed gas of water vapor and HF gas supplied to the upper side of the
基板Wに形成されたシリコン酸化膜をエッチングするために供給されるHFガスの供給流量は、例えば50~300cc/min、好ましくは30~170cc/minである。また、HFガスに混合される水蒸気の供給流量は、例えば50~300cc/min、好ましくは60~300cc/minである。 The supply flow rate of the HF gas supplied for etching the silicon oxide film formed on the substrate W is, for example, 50 to 300 cc / min, preferably 30 to 170 cc / min. The supply flow rate of water vapor mixed with the HF gas is, for example, 50 to 300 cc / min, preferably 60 to 300 cc / min.
制御部3は、水蒸気およびHFガスの混合ガスの供給流量に応じて、圧カセンサ10の圧力値が所定圧力値を示すようにAPCバルブ9の開度を調節する。これにより、処理室2内の圧力が適宜調節される。基板Wの処理中、処理室2内の圧力は、例えば5~700Torrに維持される。
The
<基板処理の流れ>
図2は、実施形態のエッチング装置1における基板処理(エッチング処理)の流れを示す図である。以下に説明するエッチング処理は、半導体デバイスの製造工程の一部に適用され得る。
<Flow of board processing>
FIG. 2 is a diagram showing a flow of substrate processing (etching processing) in the
まず、エッチング処理対象である基板Wが準備される(ステップS1:準備工程)。この基板Wは、CVD法によるCVD酸化膜、ALD法によるALD酸化膜、および熱酸化膜が形成されたものである。 First, the substrate W to be etched is prepared (step S1: preparation step). This substrate W is formed with a CVD oxide film by the CVD method, an ALD oxide film by the ALD method, and a thermal oxide film.
CVD法では、例えばシリコン基板を目的とする薄膜の成分を含む原料ガスに暴露させ、熱またはプラズマを利用してシリコン基板上で化学反応が引き起こされる。この化学反応により、目的の薄膜がシリコン基板上に形成される。CVD法によりBSG膜を形成する場合、原料ガスにホウ素(B)が混入される。 In the CVD method, for example, a silicon substrate is exposed to a raw material gas containing a component of a thin film of interest, and heat or plasma is used to cause a chemical reaction on the silicon substrate. By this chemical reaction, a target thin film is formed on a silicon substrate. When a BSG film is formed by the CVD method, boron (B) is mixed in the raw material gas.
また、ALD法では、まず、チャンバー内に載置された基板Wが、前駆体Aに暴露される。続いて、パージによりチャンバー内の前駆体Aが除かれた後、基板が別の前駆体B(例えばオゾン)に暴露される。そして、再びパージによりチャンバー内の前駆体Bが除かれる。これらの処理が繰り返し行われることにより、1分子レベルの膜が1層ずつ成膜される。具体的に、ALD酸化膜としてシリコン酸化膜が成膜対象である場合には、原料ガス(前駆体A)としてアミノシランが用いられ、酸化アルミニウム(Al2O3)膜が成膜対象である場合には原料ガスとしてトリメチルアルミニウムが用いられる。 Further, in the ALD method, first, the substrate W placed in the chamber is exposed to the precursor A. Subsequently, after the precursor A in the chamber is removed by purging, the substrate is exposed to another precursor B (eg ozone). Then, the precursor B in the chamber is removed by purging again. By repeating these processes, a film at the level of one molecule is formed layer by layer. Specifically, when the silicon oxide film is the target of film formation as the ALD oxide film, aminosilane is used as the raw material gas (precursor A), and the aluminum oxide (Al 2 O 3 ) film is the target of film formation. Trimethylaluminum is used as a raw material gas.
また、熱酸化膜は、基板の表面から内部にかけて酸化を行っていく方法により形成される。具体的には、シリコン基板を高温の雰囲気中で酸素または水蒸気に暴露させることにより、シリコン(Si)と酸素(O2)とを化学的反応させて、二酸化シリコン(SiO2)の薄膜(熱酸化膜)を形成する。 Further, the thermal oxide film is formed by a method of oxidizing from the surface of the substrate to the inside. Specifically, by exposing the silicon substrate to oxygen or steam in a high-temperature atmosphere, silicon (Si) and oxygen (O 2 ) are chemically reacted to form a thin film (heat) of silicon dioxide (SiO 2 ). Oxide film) is formed.
ステップS1において、基板Wが準備されると、不図示の搬送系が、基板Wを処理室2内に搬送し、基板ホルダー4に載置する(ステップS2:基板載置工程)。
When the substrate W is prepared in step S1, a transport system (not shown) transports the substrate W into the
制御部3は、基板Wが基板ホルダー4に載置された後、真空ポンプ8を制御することにより、処理室2内を高真空状態(例えば10-6Torr台)にまで減圧する(ステップS3:処理室内減圧工程)。減圧の程度は、用いる真空ポンプ8の能力および許容される減圧時間に応じて適宜決定される。処理室2をできるだけ減圧することによって、処理室2内の雰囲気をできるだけ排気でき、もって、処理室2内の清浄度を高めることができる。
After the substrate W is placed on the
一旦、処理室2内が高真空状態に減圧されると、制御部3は、開閉バルブ18を開けることにより、処理室2内に窒素ガスを供給する。また、制御部3は、圧力センサ10が示す圧力値に基づいて、窒素ガス流量コントローラ15を制御して窒素ガスの供給流量を調節するとともに、APCバルブ9の開度を調節する。これらの調節により、制御部3は、処理室2内の圧力を5~700Torrの所定の圧力に調節する(ステップS4:第1圧力調節工程)。また、制御部3は、加熱機構5を制御することにより、基板ホルダー4の温度を所定温度にまで温調する(ステップS5:第1温調工程)。制御部3は、例えばステップS2にて処理室2内の減圧を開始するのと略同時に、基板ホルダー4の温調(加熱)を開始するとよい。
Once the inside of the
ここでは、熱酸化膜、CVD酸化膜およびALD酸化膜のうち、CVD酸化膜を選択的にエッチングする。このため、制御部3は、ステップS4およびステップS5において、処理室2の圧力および基板Wの温度を、CVD酸化膜の選択的エッチングに好適な第1圧力(例えば10Torr)および低温領域の第1温度(例えば25℃以上50℃以下の温度)に調節する。
Here, the CVD oxide film is selectively etched from the thermal oxide film, the CVD oxide film, and the ALD oxide film. Therefore, in steps S4 and S5, the
ステップS5の温調開始後、所定時間が経過することによって基板Wの温度が第1温度に到達すると、制御部3は、開閉バルブ16,17を開けることにより、HFガスおよび水蒸気を処理室2内に供給する。このとき、制御部3は、水蒸気流量コントローラ13およびHFガス流量コントローラ14を制御して、HFガスおよび水蒸気を所定の流量に調節する。
When the temperature of the substrate W reaches the first temperature after a predetermined time elapses after the start of temperature control in step S5, the
処理室2内に供給された水蒸気およびHFガスの混合ガスは、ガス分散板6に形成された複数の開口6Hを通過して、基板Wの全面に略均一に接触する。このとき、基板Wが低温領域の所定温度に温調されているため、この水蒸気とHFガスにより、エッチング対象であるCVD酸化膜が選択的にエッチングされる(ステップS6:選択的エッチング工程)。HFガスおよび水蒸気の供給開始後、所定時間経過すると、制御部3は、開閉バルブ16,17を閉じることにより、HFガスおよび水蒸気の供給を停止する。
The mixed gas of water vapor and HF gas supplied into the
なお、半導体デバイスの製造工程において、BSG膜などの層間絶縁膜に用いるシリコン酸化膜の膜厚は、一般的なALD酸化膜の膜厚(数nm)に比べて肉厚(数十nm~数百nm)とされる場合がある。このような膜厚のシリコン酸化膜を、高いエッチングレートでエッチングしたい場合には、ステップS6(選択的エッチング工程)における処理室2内の圧力を、500~700Torrにするとよい。
In the manufacturing process of semiconductor devices, the thickness of the silicon oxide film used for the interlayer insulating film such as the BSG film is thicker (several tens of nm to several nm) than the film thickness of the general ALD oxide film (several nm). It may be 100 nm). When it is desired to etch a silicon oxide film having such a film thickness at a high etching rate, the pressure in the
続いて、制御部3は、開閉バルブ18を開けることにより、処理室2内に窒素ガスを供給する。また、制御部3は、圧力センサ10が示す圧力値に基づいて、窒素ガス流量コントローラ15を制御して窒素ガスの供給流量を調節するとともに、APCバルブ9の開度を調節する。これらの調節により、制御部3は、処理室2内の圧力を5~700Torrの所定の圧力に調節する(ステップS7:第2圧力調節工程)。また、制御部3は、加熱機構5を制御することにより、基板ホルダー4の温度を所定温度にまで温調する(ステップS8:第2温調工程)。
Subsequently, the
ここでは、熱酸化膜、CVD酸化膜およびALD酸化膜のうち、ALD酸化膜を選択的にエッチングする。このため、制御部3は、ステップS7およびステップS8において、処理室2の圧力および基板Wの温度を、ALD酸化膜の選択的エッチングに好適な第2圧力(例えば10Torr)および高温領域の第2温度(例えば100℃以上170℃以下の所定温度)に調節する。
Here, the ALD oxide film is selectively etched from the thermal oxide film, the CVD oxide film, and the ALD oxide film. Therefore, in steps S7 and S8, the
ステップS7の圧力調節開始後およびステップS8の温調開始後、所定時間が経過すると、制御部3は、開閉バルブ16,17を開けることにより、HFガスおよび水蒸気を処理室2内に供給する。このとき、制御部3は、水蒸気流量コントローラ13および14を制御して、HFガスおよび水蒸気が所定の流量に調節する。処理室2内に供給された水蒸気およびHFガスの混合ガスは、ガス分散板6に形成された複数の開口6Hを通過して、基板Wの全面に略均一に接触する。このとき、基板Wが低温領域の所定温度に温調されているため、この水蒸気とHFガスにより、エッチング対象であるALD酸化膜が選択的にエッチングされる(ステップS9:選択的エッチング工程)。HFガスおよび水蒸気の供給開始後、所定時間経過すると、制御部3は、開閉バルブ16,17を閉じることにより、HFガスおよび水蒸気の供給を停止する。
After a predetermined time has elapsed after the start of pressure adjustment in step S7 and the start of temperature control in step S8, the
水蒸気およびHFガスの供給停止から所定時間が経過すると、制御部3は、開閉バルブ18を開けることにより、窒素ガスを処理室2内に供給する(ステップS10:パージ工程)。このとき、制御部3は、窒素ガス流量コントローラ15を制御して、窒素ガスの供給流量を調節する。このように、制御部3は、減圧状態であった処理室2内を窒素ガスでパージすることにより、処理室2内を大気圧に戻して、基板Wを搬出可能な状態とする。搬出可能となった基板Wは、不図示の搬送系によって、基板ホルダー4から適宜搬出される。
When a predetermined time has elapsed from the stop of supply of steam and HF gas, the
上記説明では、先に基板Wを低温領域の第1温度に温調してCVD酸化膜を選択的にエッチングした後、基板Wを高温領域の第2温度に温調してALD酸化膜を選択的にエッチングしている。しかしながら、先に基板Wを高温領域の第2温度に温調してALD酸化膜を選択的にエッチングした後、基板Wを低温領域の第1温度に温調してCVD酸化膜を選択的にエッチングしてもよい。 In the above description, the substrate W is first temperature-controlled to the first temperature in the low temperature region to selectively etch the CVD oxide film, and then the substrate W is temperature-controlled to the second temperature in the high temperature region to select the ALD oxide film. Etching. However, first, the substrate W is temperature-controlled to the second temperature in the high temperature region to selectively etch the ALD oxide film, and then the substrate W is temperature-controlled to the first temperature in the low temperature region to selectively etch the CVD oxide film. It may be etched.
また、制御部3が、CVD酸化膜を選択的にエッチングする工程(ステップS6)が完了した後、ALD酸化膜を選択的にエッチングする工程(ステップS9)よりも前に、基板Wに対して所定の処理が行われてもよい。例えば、ステップS6の後、パージにより処理室2から基板Wを取り出し、その基板Wに対して所定の処理装置にて別の所定処理が行われてもよい。その所定処理が完了した後、その基板Wが再び処理室2に搬入されて、制御部3がステップS7以降を実行してもよい。
Further, after the step of selectively etching the CVD oxide film (step S6) is completed by the
<選択的エッチングの説明>
次に、CVD酸化膜およびALD酸化膜の各々を選択的にエッチングする選択的エッチングについて説明する。
<Explanation of selective etching>
Next, selective etching for selectively etching each of the CVD oxide film and the ALD oxide film will be described.
図3および図4は、基板Wに形成された熱酸化膜、CVD酸化膜およびALD酸化膜各々の、基板温度に対する各エッチング量を示す図である。ここでは、CVD酸化膜はBSG(Boron Silicon Glass)膜である。また、ALD酸化膜はALDシリコン酸化膜である。 3 and 4 are diagrams showing the etching amounts of each of the thermal oxide film, the CVD oxide film, and the ALD oxide film formed on the substrate W with respect to the substrate temperature. Here, the CVD oxide film is a BSG (Boron Silicon Glass) film. The ALD oxide film is an ALD silicon oxide film.
図3は、処理室2内の圧力を10Torrに維持した状態で、HFガスの供給流量を150cc/min、水蒸気の供給流量を150cc/minとして、基板Wを30秒間エッチングした場合の各エッチング量を示す図である。また、図4は、処理室2内の圧力を600Torrに維持した状態で、HFガスの供給流量を60cc/min、水蒸気の供給流量を150cc/minとして、基板Wを30秒間エッチングした場合の各エッチング量を示す図である。
FIG. 3 shows each etching amount when the substrate W is etched for 30 seconds while the pressure in the
(1)CVD酸化膜の選択的エッチング
図3および図4に示すように、基板Wの温度を低温領域(詳細には、0℃より大きく100℃未満、好ましくは0℃より大きく75℃以下、より好ましくは25℃以上50℃以下の温度領域)の所定温度(第1温度)に温調することにより、CVD酸化膜(BSG膜)を熱酸化膜およびALD酸化膜に対して選択的にエッチングすることが可能である。ただし、CVD酸化膜の選択的エッチングの最適温度は、半導体デバイスの構造などにも依存すると考えられる。
(1) Selective etching of CVD oxide film As shown in FIGS. 3 and 4, the temperature of the substrate W is set to a low temperature region (specifically, greater than 0 ° C. and less than 100 ° C., preferably greater than 0 ° C. and 75 ° C. or lower). More preferably, the CVD oxide film (BSG film) is selectively etched with respect to the thermal oxide film and the ALD oxide film by adjusting the temperature to a predetermined temperature (first temperature) of 25 ° C. or higher and 50 ° C. or lower. It is possible to do. However, the optimum temperature for selective etching of the CVD oxide film is considered to depend on the structure of the semiconductor device and the like.
また、上述したように、処理室2内の圧力を、例えば500Torr以上700Torr以下にすることにより、数十nm~数百nmの肉厚のCVD酸化膜を有効にエッチングすることができる。具体的に、図4に示すように、処理室2内の圧力を600Torrとした場合、BSG膜のエッチング量は、図3に示す10Torrのときと比べて顕著に大きい(詳細には、約350nm)。また、圧力を600Torrとした場合であっても、基板Wの温度が100℃以上ではBSG膜のエッチングは殆ど進行しない。
Further, as described above, by setting the pressure in the
一方、BSG膜の選択比を高める場合には、処理室2内の圧力を、例えば5Torr以上30Torr以下にするとよい。具体的には、図3に示すように圧力を10Torrとした場合、BSG膜のエッチング量は、基板Wの温度が100℃未満の場合に10nm以下となる。このように、圧力を低下させることにより、エッチング量は低下するものの、BSG膜を他の酸化膜(ALD酸化膜および熱酸化膜)に対して、高い選択比でエッチングすることができる。
On the other hand, when increasing the selectivity of the BSG film, the pressure in the
シリコン酸化膜のエッチングには、主にHF2 -(フッ化水素イオン)が寄与することが知られている。このHF2 -は、HFとH2Oの反応により生成される。BSG膜は、ALD酸化膜や熱酸化膜に比べると、膜密度が低く、かつ膜中に水分を含む。このため、BSG膜は、ALD酸化膜や熱酸化膜に比べて、HF2 -による反応が容易に進行しやすく、かつ反応過程において膜中の水分もHFのイオン化に寄与するために、エッチングが容易に進行すると考えられる。一方で、100℃以上になると、BSG膜中の水分が離脱して強固な膜となる。このため、100℃以上では、BSG膜のエッチングは殆ど進行しないと考えられる。 It is known that HF 2- ( hydrogen fluoride ion) mainly contributes to the etching of the silicon oxide film. This HF 2 - is produced by the reaction of HF and H2O . The BSG film has a lower film density than the ALD oxide film and the thermal oxide film, and contains water in the film. Therefore, in the BSG film, the reaction by HF 2- is more likely to proceed than in the ALD oxide film and the thermal oxide film, and the water content in the film also contributes to the ionization of HF in the reaction process, so that etching is performed. It is considered to proceed easily. On the other hand, when the temperature is 100 ° C. or higher, the water content in the BSG film is removed to form a strong film. Therefore, it is considered that the etching of the BSG film hardly proceeds at 100 ° C. or higher.
(2)ALD酸化膜の選択的エッチング
図3に示すように、処理室2内の真空度を10Torrに維持した状態で、基板Wの温度を高温領域(100℃以上300℃以下、好ましくは100℃以上240℃以下、より好ましくは100℃以上170℃以下の温度領域)の所定温度(第2温度)に温調することにより、CVD酸化膜(ここではBSG膜)や熱酸化膜などの他のシリコン酸化膜に対して、ALD酸化膜を選択的にエッチングできる。特に、基板Wの温度が150℃のとき、ALD酸化膜を最も選択的にエッチング可能である。
(2) Selective etching of ALD oxide film As shown in FIG. 3, the temperature of the substrate W is kept in a high temperature region (100 ° C. or higher and 300 ° C. or lower, preferably 100 ° C.) while the vacuum degree in the
ALD酸化膜は、1分子層ずつ堆積されていくことにより形成される。このため、ALD酸化膜は、BSG膜などのCVD酸化膜に比べて膜中の水分量は少ない。また、ALD酸化膜では、分子層間の結合がCVD酸化膜に比べて弱い。したがって、基板Wを100℃以上の高温にすることによって、分子層間の結合が容易に切断されるため、ALD酸化膜のエッチングが進むと考えられる。一方、上述したように、CVD酸化膜(BSG膜)は、基板温度が100℃以上になるとエッチングが進行し難くなる。したがって、100℃以上では、ALD酸化膜を選択的にエッチングすることができると考えられる。 The ALD oxide film is formed by depositing one molecular layer at a time. Therefore, the ALD oxide film has a smaller amount of water in the film than the CVD oxide film such as the BSG film. Further, in the ALD oxide film, the bond between the molecular layers is weaker than that in the CVD oxide film. Therefore, it is considered that the etching of the ALD oxide film proceeds because the bonds between the molecular layers are easily broken by raising the substrate W to a high temperature of 100 ° C. or higher. On the other hand, as described above, the CVD oxide film (BSG film) is less likely to be etched when the substrate temperature is 100 ° C. or higher. Therefore, it is considered that the ALD oxide film can be selectively etched at 100 ° C. or higher.
以上のように、CVD酸化膜およびALD酸化膜が形成された基板Wについて、所定温度に温調された条件下で、各酸化膜をHFガスおよび水蒸気に接触させることにより、各酸化膜を選択的にエッチングすることができる。また、CVD酸化膜およびALD酸化膜を用いて半導体デバイスを製造する際、本発明のエッチング技術を適用することによって、半導体デバイスを良好に製造することができる。 As described above, for the substrate W on which the CVD oxide film and the ALD oxide film are formed, each oxide film is selected by contacting each oxide film with HF gas and water vapor under the condition of being temperature-controlled to a predetermined temperature. Can be targeted for etching. Further, when manufacturing a semiconductor device using the CVD oxide film and the ALD oxide film, the semiconductor device can be satisfactorily manufactured by applying the etching technique of the present invention.
この発明は詳細に説明されたが、上記の説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。上記各実施形態及び各変形例で説明した各構成は、相互に矛盾しない限り適宜組み合わせたり、省略したりすることができる。 Although the invention has been described in detail, the above description is exemplary in all aspects and the invention is not limited thereto. It is understood that innumerable variations not illustrated can be assumed without departing from the scope of the present invention. Each configuration described in each of the above-described embodiments and modifications can be appropriately combined or omitted as long as they do not conflict with each other.
1 エッチング装置
2 処理室
3 制御部
4 基板ホルダー
5 加熱機構
6 ガス分散板
6H 開口
7 排気配管
8 真空ポンプ
9 APCバルブ
10 圧力センサ
11 ガス供給配管
12 気化器
13 水蒸気流量コントローラ
14 HFガス流量コントローラ
15 窒素ガス流量コントローラ
16~18 開閉バルブ
W 基板
1
W board
Claims (9)
(a)CVD(Chemical Vapor Deposition)法によるCVD酸化膜、および、ALD(Atomic Layer Deposition)法によるALD酸化膜が形成された基板を準備する工程と、
(b)前記工程(a)によって準備された前記基板を0℃より大きく100℃未満の第1温度に温調する工程と、
(c)前記工程(b)によって前記第1温度に温調されている基板の表面に、フッ化水素ガスおよび水蒸気を供給して、前記CVD酸化膜を選択的にエッチングする工程と、
を含む、エッチング方法。 It is an etching method that etches the oxide film formed on the substrate.
(A) A step of preparing a substrate on which a CVD oxide film by a CVD (Chemical Vapor Deposition) method and an ALD oxide film by an ALD (Atomic Layer Deposition) method are formed, and
(B) A step of adjusting the temperature of the substrate prepared by the step (a) to a first temperature higher than 0 ° C. and lower than 100 ° C.
(C) A step of supplying hydrogen fluoride gas and water vapor to the surface of the substrate whose temperature has been adjusted to the first temperature by the step (b) to selectively etch the CVD oxide film.
Etching method, including.
前記工程(b)における前記第1温度は、0℃以上50℃以下である、エッチング方法。 The etching method according to claim 1.
The etching method, wherein the first temperature in the step (b) is 0 ° C. or higher and 50 ° C. or lower.
前記工程(b)における前記第1温度は、25℃以上50℃以下である、エッチング方法。 The etching method according to claim 2.
The etching method, wherein the first temperature in the step (b) is 25 ° C. or higher and 50 ° C. or lower.
(d)前記工程(c)において、前記基板の周囲の圧力を5Torr以上30Torr以下にする工程、
をさらに含む、エッチング方法。 The etching method according to any one of claims 1 to 3.
(D) In the step (c), a step of reducing the pressure around the substrate to 5 Torr or more and 30 Torr or less.
Further including etching methods.
(e)前記工程(c)において、前記基板の周囲の圧力を500Torr以上700Torr以下にする工程、
をさらに含む、エッチング方法。 The etching method according to any one of claims 1 to 3.
(E) In the step (c), a step of reducing the pressure around the substrate to 500 Torr or more and 700 Torr or less.
Further including etching methods.
(f)前記工程(a)によって準備された前記基板を100℃以上300℃以下の第2温度に温調する工程と、
(g)前記工程(f)によって前記第2温度に温調されている前記基板の表面に、フッ化水素ガスおよび水蒸気を供給して、前記ALD酸化膜を選択的にエッチングする工程と、
をさらに含む、エッチング方法。 The etching method according to any one of claims 1 to 5.
(F) A step of adjusting the temperature of the substrate prepared by the step (a) to a second temperature of 100 ° C. or higher and 300 ° C. or lower, and
(G) A step of supplying hydrogen fluoride gas and water vapor to the surface of the substrate whose temperature has been adjusted to the second temperature by the step (f) to selectively etch the ALD oxide film.
Further including etching methods.
前記工程(f)における前記第2温度が、100℃以上170℃以下である、エッチング方法。 The etching method according to claim 6.
An etching method in which the second temperature in the step (f) is 100 ° C. or higher and 170 ° C. or lower.
前記CVD酸化膜が、BSG(Boron Silicon Glass)膜である、エッチング方法。 The etching method according to any one of claims 1 to 7.
An etching method in which the CVD oxide film is a BSG (Boron Silicon Glass) film.
前記工程(a)で準備される前記基板に、熱酸化膜が形成されている、エッチング方法。 The etching method according to any one of claims 1 to 8.
An etching method in which a thermal oxide film is formed on the substrate prepared in the step (a).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017246073A JP6994381B2 (en) | 2017-12-22 | 2017-12-22 | Etching method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017246073A JP6994381B2 (en) | 2017-12-22 | 2017-12-22 | Etching method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019114628A JP2019114628A (en) | 2019-07-11 |
JP6994381B2 true JP6994381B2 (en) | 2022-01-14 |
Family
ID=67222830
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017246073A Active JP6994381B2 (en) | 2017-12-22 | 2017-12-22 | Etching method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6994381B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7428528B2 (en) * | 2020-02-10 | 2024-02-06 | 株式会社Screenホールディングス | Etching method |
WO2022003803A1 (en) * | 2020-06-30 | 2022-01-06 | 株式会社日立ハイテク | Etching method and etching device |
JP7474903B2 (en) | 2022-02-14 | 2024-04-25 | 株式会社日立ハイテク | Etching method |
CN114843393A (en) * | 2022-05-09 | 2022-08-02 | 南开大学 | A method and application for preparing magnetic tunnel junction devices based on the combined use of CVD and ALD |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002025973A (en) | 2000-07-07 | 2002-01-25 | Dainippon Screen Mfg Co Ltd | Etching method and device |
JP2002110627A (en) | 2000-09-28 | 2002-04-12 | Dainippon Screen Mfg Co Ltd | Substrate surface-treating apparatus and method |
JP2012517693A (en) | 2009-02-10 | 2012-08-02 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Method for forming semiconductor device and etching mask |
JP2016025195A (en) | 2014-07-18 | 2016-02-08 | 東京エレクトロン株式会社 | Etching method |
JP2016062947A (en) | 2014-09-16 | 2016-04-25 | 東京エレクトロン株式会社 | Etching method |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2833946B2 (en) * | 1992-12-08 | 1998-12-09 | 日本電気株式会社 | Etching method and apparatus |
-
2017
- 2017-12-22 JP JP2017246073A patent/JP6994381B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002025973A (en) | 2000-07-07 | 2002-01-25 | Dainippon Screen Mfg Co Ltd | Etching method and device |
JP2002110627A (en) | 2000-09-28 | 2002-04-12 | Dainippon Screen Mfg Co Ltd | Substrate surface-treating apparatus and method |
JP2012517693A (en) | 2009-02-10 | 2012-08-02 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Method for forming semiconductor device and etching mask |
JP2016025195A (en) | 2014-07-18 | 2016-02-08 | 東京エレクトロン株式会社 | Etching method |
JP2016062947A (en) | 2014-09-16 | 2016-04-25 | 東京エレクトロン株式会社 | Etching method |
Also Published As
Publication number | Publication date |
---|---|
JP2019114628A (en) | 2019-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI804706B (en) | Method of topology-selective film formation of silicon oxide | |
US20210010160A1 (en) | Method and apparatus for precleaning a substrate surface prior to epitaxial growth | |
JP5156086B2 (en) | Method for forming fine pattern | |
TWI516631B (en) | Batch chemical vapor deposition method and device for semiconductor processing | |
TWI531001B (en) | Plasma-activated conformal dielectric thin film deposition | |
JP6994381B2 (en) | Etching method | |
JP6457101B2 (en) | Semiconductor device manufacturing method, substrate processing apparatus, and program | |
JP4480516B2 (en) | Formation method of barrier film | |
JPH06181188A (en) | Method and system for etching | |
KR20220104184A (en) | Batch curing chamber with gas distribution and individual pumping | |
US9850574B2 (en) | Forming a low-k dielectric layer with reduced dielectric constant and strengthened mechanical properties | |
JP2023514497A (en) | UV curing for local stress adjustment | |
KR102244356B1 (en) | Substrate treatment method | |
KR102771476B1 (en) | Tabernacle method | |
KR102419555B1 (en) | Method of manufacturing semiconductor device, substrate processing method, substrate processing apparatus, and program | |
KR102288228B1 (en) | Method of manufacturing semiconductor device, substrate processing apparatus, and program | |
KR100860683B1 (en) | Film forming method and heat treating device | |
JP7160642B2 (en) | Substrate processing method, three-dimensional memory device manufacturing method, and substrate processing apparatus | |
JP7294999B2 (en) | Etching method | |
US20170125241A1 (en) | Low temp single precursor arc hard mask for multilayer patterning application | |
US9646818B2 (en) | Method of forming planar carbon layer by applying plasma power to a combination of hydrocarbon precursor and hydrogen-containing precursor | |
KR102436210B1 (en) | How to process the object | |
US20230100736A1 (en) | Substrate processing method and substrate processing apparatus | |
JP7428528B2 (en) | Etching method | |
JP2023133683A (en) | Etching method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200622 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210521 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210629 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20210827 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210930 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211213 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6994381 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |