[go: up one dir, main page]

JP6984578B2 - トランジスタの作製方法 - Google Patents

トランジスタの作製方法 Download PDF

Info

Publication number
JP6984578B2
JP6984578B2 JP2018223140A JP2018223140A JP6984578B2 JP 6984578 B2 JP6984578 B2 JP 6984578B2 JP 2018223140 A JP2018223140 A JP 2018223140A JP 2018223140 A JP2018223140 A JP 2018223140A JP 6984578 B2 JP6984578 B2 JP 6984578B2
Authority
JP
Japan
Prior art keywords
layer
substrate
manufacturing
transistor
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018223140A
Other languages
English (en)
Other versions
JP2020088258A (ja
Inventor
拓也 星
佑樹 吉屋
弘樹 杉山
秀昭 松崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2018223140A priority Critical patent/JP6984578B2/ja
Priority to PCT/JP2019/044863 priority patent/WO2020110773A1/ja
Priority to US17/291,668 priority patent/US11915978B2/en
Publication of JP2020088258A publication Critical patent/JP2020088258A/ja
Application granted granted Critical
Publication of JP6984578B2 publication Critical patent/JP6984578B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/161—Source or drain regions of field-effect devices of FETs having Schottky gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、トランジスタの作製方法に関し、より具体的には、窒化物半導体とＧａＡｓやＩｎＰなどの半導体とから構成したトランジスタの作製方法に関する。
窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）またはこれらの混晶材料であるＡｌＧａＮやＩｎＡｌＧａＮなどの窒化物半導体は、ＧａＡｓやＳｉなどの半導体材料と比較して、バンドギャップが大きく、高い絶縁破壊電界強度を有する。このような特徴から、トランジスタなどの電子デバイスを窒化物半導体から構成すると、高い耐圧特性を実現することができる。また、窒化物半導体は、六方晶の結晶構造を有しており、ｃ軸方向に分極を有する。この分極の効果によって、例えば、ＡｌＧａＮとＧａＮとのヘテロ接合を形成することで、自発的に、１０13ｃｍ-3程度の高密度のシートキャリア（２次元電子ガス）が形成される。このシートキャリアにより、よく知られた高電子移動度トランジスタ（ＨＥＭＴ）が実現できる。
ここで、ＧａＮ系の窒化物半導体を用いたＨＥＭＴについて図３を参照して説明する。このＨＥＭＴは、まず、基板３０１の上、エピタキシャル成長によって形成されたバッファ層３０２、チャネル層３０３，バリア層３０４が順次に積層されている。基板３０１は、サファイア、Ｓｉ、ＳｉＣ、および単結晶ＧａＮから構成できる。また、チャネル層３０３は、ＧａＮから構成され、バリア層３０４は、ＡｌＧａＮから構成されている。
バリア層３０４とチャネル層３０３とは、分極の大きさが異なり、この結果、バリア層３０４とチャネル層３０３との界面のチャネル層３０３の側に、シートキャリアが形成される。この半導体積層構造に対して、よく知られた半導体製造プロセスにより、バリア層３０４の上に、ゲート電極３１１を形成し、ゲート電極３１１を挾んでソース電極３１２，ドレイン電極３１３を形成する。ゲート電極３１１は、いわゆるショットキー接続とし、ソース電極３１２，ドレイン電極３１３は、チャネル層３０３にオーミック接続させる。
なお、上述したＨＥＭＴは、基板３０１の上に＋ｃ軸方向に窒化物半導体を結晶成長することで各層を形成しており、この場合、チャネル層３０３の上にバリア層３０４を配置することで、バリア層３０４とチャネル層３０３との界面のチャネル層３０３の側に、シートキャリアが形成される。これに対し、−ｃ軸方向に窒化物半導体を結晶成長する場合、バリア層の上にチャネル層を配置することで、これらの界面のチャネル層の側に、シートキャリアが形成される。ここで、基板からみて、バリア層の上にもチャネル層が配置される場合、チャネル層の上に直接ゲート電極を形成すると、ゲートリークの増大などが引き起こされ所望の特性を引き出すことができない。このため、この場合は、チャネル層の上に、例えば、チャネル層のバンドギャップより大きいバンドギャップを有する窒化物半導体層を形成し、この窒化物半導体層の上に、ショットキー接続するゲート電極を形成する。例えば、チャネル層をＧａＮから構成した場合、窒化物半導体層は、ＡｌＧａＮから構成する。
上述したＧａＮ系の窒化物半導体を用いたＨＥＭＴ（ＧａＮ系ＨＥＭＴ）は、数ＧＨｚ以上の高周波かつ数百Ｗの高出力が要求される無線通信用途において、既に実現・実用化されている。今後、さらなる無線通信容量の拡大に向けて、数十から数百ＧＨｚ程度まで高周波特性を向上させたＧａＮ系ＨＥＭＴが必要となる。ＧａＮ系ＨＥＭＴの高周波特性向上のためには、ソース・ドレイン領域のコンタクト抵抗の低減が重要である。
ところで、ＧａＮは、ワイドギャップ材料であるため、高い絶縁破壊電界強度を有するが、ＧａＮの層の上にオーミック電極を形成した際のコンタクト抵抗の低減が困難である。これは、ＧａＮ自体の抵抗が高く、また、高濃度にドーピングしたとしてもコンタクト抵抗の低減化に制限があることに原因がある。また、上述したＧａＮ系ＨＥＭＴでは、ＧａＮよりもさらにバンドギャップが大きく抵抗の高いＡｌＧａＮなどの層を介し、各電極とのコンタクトを形成する必要があるため、さらにコンタクト抵抗が高くなってしまう。
上述したＧａＮ系ＨＥＭＴにおける、ソース電極、ドレイン電極とチャネル層との間のコンタクト抵抗の低減手段の１つに、ソース電極・ドレイン電極と接続するためのソース・ドレイン領域の再成長が挙げられる。ＧａＮ系ＨＥＭＴは、ＡｌＧａＮなどの層を介してＧａＮからなるチャネル層にオーミックコンタクトを形成するため、ＡｌＧａＮの高い抵抗によってコンタクト抵抗が制限されてしまう。これを回避するために、例えばソース・ドレイン領域に高濃度ドープされたＧａＮを再成長によって形成することで、コンタクト抵抗を低減する技術がある（非特許文献１）。
この技術により、上述したコンタクト抵抗は、０．０２６Ω＊ｍｍまで低減される。このコンタクト抵抗の値は、最大発振周波数ｆmax＞１ＴＨｚの特性を有するＩｎＡｓチャネルＨＥＭＴのコンタクト抵抗４０ｍΩ＊ｍｍに匹敵する（非特許文献２）。しかし、コンタクト抵抗の値は小さくできるが、ＧａＮ系ＨＥＭＴの性能は、ｆmax＝５１８ＧＨｚと制限されている。
さらにコンタクト抵抗の低減化をして、ＧａＮ系ＨＥＭＴを広帯域化する手段として、ＧａＡｓやＩｎＰ、ＩｎＧａＡｓ、ＩｎＡｓといったＧａＮ系材料よりも、高濃度ドープにより低抵抗化しやすい材料を再成長する技術が考えられる。例えば、非特許文献３においては、ＧａＮ上にＧａＡｓを成長させる試みが報告されている。ＧａＡｓは、Ｓｉをドーピングしてｎ型化することができる。実際、非特許文献３においては、１０19〜１０20ｃｍ-3まで高濃度ドープしたｐ型ＧａＡｓ層を、ＧａＮ層の上に成長することに成功している。しかし、ＧａＡｓとＧａＮとは結晶構造が異なり、また２つの層の界面における面方向の格子不整合が極めて大きいため、このような構造の異なる材料に対するヘテロ成長は難しく、結晶品質の低下や平坦性の悪化などの問題が発生する。
K. Shinohara et al., "Self-Aligned-Gate GaN-HEMTs with Heavily-Doped n+-GaN Ohmic Contacts to 2DEG", IEEE International Electron Devices Meeting, 13384135, 2012. X. Mei et al., "First Demonstration of Amplification at 1 THz Using 25-nm InP High Electron Mobility Transistor Process", IEEE Electron Device Letters, vol. 36, no. 4, pp. 327-329, 2015. G. T. Dang et al., "p-Ohmic contact resistance for GaAs(C)/GaN(Mg)", Solid-State Electronics, vol. 44, pp. 105-109, 2000.
ＧａＮ系ＨＥＭＴのさらなる高周波動作帯域の拡大に向けては、ソース・ドレイン電極のオーミックコンタクト抵抗の低減が必須である。しかし、前述したように、ＧａＮはワイドギャップ材料であるため、コンタクト抵抗の低減化には制限がある。コンタクト抵抗を低減するためには、例えば、ＧａＡｓなど、高濃度ドープが可能な半導体材料を、ソース・ドレイン領域に再成長することが考えられるが、異種材料への成長であるため、大きな格子不整合・結晶構造の違いに起因して、高品質な結晶が得られにくいなどの問題がある。
上述したように、従来では、ＧａＮ系ＨＥＭＴなどの窒化物半導体を用いたトランジスタのソース・ドレイン電極のコンタクト抵抗低減に制限があり、ＧａＮ系ＨＥＭＴのさらなる高周波動作帯域の拡大を阻害しているという問題があった。
本発明は、以上のような問題点を解消するためになされたものであり、窒化物半導体を用いたトランジスタのソース・ドレイン電極のコンタクト抵抗がより低減できるようにすることを目的とする。
本発明に係るトランジスタの作製方法は、第１基板の上に、窒化物半導体からなるバリア層およびチャネル層を、ｃ軸方向に結晶成長する第１工程と、窒素を含まない半導体からなる第２基板を用意する第２工程と、第１基板のバリア層およびチャネル層の側に第２基板を貼り合わせる第３工程と、第１基板を除去し、第２基板の上に、バリア層およびチャネル層が形成された状態とする第４工程と、第１基板を除去した後で、バリア層およびチャネル層に、ゲート電極を形成する領域を挟んで、バリア層およびチャネル層を貫通する第１溝および第２溝を形成する第５工程と、第１溝の底面および第２溝の底面の側より、不純物を導入した窒素を含まない半導体を再成長させることで、チャネル層に接触するソース領域、ドレイン領域を、第１溝および第２溝に形成する第６工程と、ソース領域の上にオーミック接続するソース電極を形成し、ドレイン領域の上にオーミック接続するドレイン電極を形成する第７工程と、ソース電極とドレイン電極との間のバリア層およびチャネル層の上に、ゲート電極を形成する第８工程とを備える。
上記トランジスタの作製方法の一構成例において、第１工程は、バリア層の上に第１接合層を形成し、第２工程は、第２基板の上に第２接合層を形成し、第３工程では、第１接合層と第２接合層とを向かい合わせた状態で第１基板と第２基板とを貼り合わせる。
上記トランジスタの作製方法の一構成例において、第４工程では、バリア層の一部とともに第１基板を除去する。
上記トランジスタの作製方法の一構成例において、第１工程は、第１基板の上に犠牲層を介してバリア層およびチャネル層を形成し、第４工程では、犠牲層の一部とともに第１基板を除去する。
上記トランジスタの作製方法の一構成例において、第１工程では、＋ｃ軸方向に結晶成長することで、チャネル層およびバリア層を、これらの順に第１基板の上に成長し、加えて、チャネル層の第１基板の側に、チャネル層のバンドギャップより大きいバンドギャップを有する材料から構成されたゲート分離層を、チャネル層に接して形成し、第８工程では、ゲート分離層の上にゲート電極を形成する。
上記トランジスタの作製方法の一構成例において、第１工程では、−ｃ軸方向に結晶成長することで、バリア層およびチャネル層を、これらの順に第１基板の上に成長し、第８工程では、バリア層の上にゲート電極を形成する。
上記トランジスタの作製方法の一構成例において、第１基板は、サファイア、Ｓｉ、ＳｉＣ、ＧａＮ、ＡｌＮのいずれかから構成され、第２基板は、ＧａＡｓ、ＩｎＰ、Ｓｉのいずれかから構成されている。
上記トランジスタの作製方法の一構成例において、チャネル層は、ＧａＮ、ＩｎＧａＮ、ＩｎＮ、ＡｌＧａＮのいずれかまたはこれらの積層構造から構成され、バリア層は、ＡｌＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮ、ＡｌＮ、ＧａＮのいずれかまたはこれらの積層構造によって構成されている。
以上説明したように、本発明では、窒化物半導体からなるバリア層およびチャネル層を、ｃ軸方向に結晶成長した第１基板に、窒素を含まない半導体からなる第２基板を貼り合わせ、第１基板を除去してから、バリア層およびチャネル層を貫通する第１溝および第２溝を形成し、チャネル層に接触するソース領域、ドレイン領域を、第１溝および第２溝に形成した。この結果、本発明によれば、窒化物半導体を用いたトランジスタのソース・ドレイン電極のコンタクト抵抗がより低減できるという優れた効果が得られる。
図１Ａは、本発明の実施の形態１におけるトランジスタの作製方法を説明するための途中工程におけるトランジスタの断面を示す断面図である。 図１Ｂは、本発明の実施の形態１におけるトランジスタの作製方法を説明するための途中工程におけるトランジスタの断面を示す断面図である。 図１Ｃは、本発明の実施の形態１におけるトランジスタの作製方法を説明するための途中工程におけるトランジスタの断面を示す断面図である。 図１Ｄは、本発明の実施の形態１におけるトランジスタの作製方法を説明するための途中工程におけるトランジスタの断面を示す断面図である。 図１Ｅは、本発明の実施の形態１におけるトランジスタの作製方法を説明するための途中工程におけるトランジスタの断面を示す断面図である。 図１Ｆは、本発明の実施の形態１におけるトランジスタの作製方法を説明するための途中工程におけるトランジスタの断面を示す断面図である。 図１Ｇは、本発明の実施の形態１におけるトランジスタの作製方法を説明するための途中工程におけるトランジスタの断面を示す断面図である。 図１Ｈは、本発明の実施の形態１におけるトランジスタの作製方法を説明するための途中工程におけるトランジスタの断面を示す断面図である。 図１Ｉは、本発明の実施の形態１におけるトランジスタの作製方法を説明するための途中工程におけるトランジスタの断面を示す断面図である。 図１Ｊは、本発明の実施の形態１におけるトランジスタの作製方法を説明するための途中工程におけるトランジスタの断面を示す断面図である。 図１Ｋは、本発明の実施の形態１におけるトランジスタの作製方法を説明するための途中工程におけるトランジスタの断面を示す断面図である。 図２Ａは、本発明の実施の形態２におけるトランジスタの作製方法を説明するための途中工程におけるトランジスタの断面を示す断面図である。 図２Ｂは、本発明の実施の形態２におけるトランジスタの作製方法を説明するための途中工程におけるトランジスタの断面を示す断面図である。 図２Ｃは、本発明の実施の形態２におけるトランジスタの作製方法を説明するための途中工程におけるトランジスタの断面を示す断面図である。 図２Ｄは、本発明の実施の形態２におけるトランジスタの作製方法を説明するための途中工程におけるトランジスタの断面を示す断面図である。 図２Ｅは、本発明の実施の形態２におけるトランジスタの作製方法を説明するための途中工程におけるトランジスタの断面を示す断面図である。 図２Ｆは、本発明の実施の形態２におけるトランジスタの作製方法を説明するための途中工程におけるトランジスタの断面を示す断面図である。 図２Ｇは、本発明の実施の形態２におけるトランジスタの作製方法を説明するための途中工程におけるトランジスタの断面を示す断面図である。 図２Ｈは、本発明の実施の形態２におけるトランジスタの作製方法を説明するための途中工程におけるトランジスタの断面を示す断面図である。 図２Ｉは、本発明の実施の形態２におけるトランジスタの作製方法を説明するための途中工程におけるトランジスタの断面を示す断面図である。 図３は、高電子移動度トランジスタの構成を示す断面図である。
以下、本発明の実施の形態に係るトランジスタの作製方法について説明する。
［実施の形態１］
はじめに、本発明の実施の形態１におけるトランジスタの作製方法について、図１Ａ〜図１Ｋを参照して説明する。
まず、図１Ａに示すように、第１基板１０１の上に窒化物半導体からなるチャネル層１０２，バリア層１０３を形成する（第１工程）。実施の形態１では、＋ｃ軸方向に結晶成長することで、チャネル層１０２およびバリア層１０３を、これらの順に第１基板１０１の上に成長する。また、実施の形態１では、第１基板１０１の上に、核形成層１０４、犠牲層１０５、ゲート分離層１０６を形成してからチャネル層１０２，バリア層１０３を形成し、バリア層１０３の上に、第１主接合層１０７、第１副接合層１０８を形成する。実施の形態１においては、ゲート分離層１０６を、チャネル層１０２の第１基板１０１の側に形成する。
なお、核形成層１０４、犠牲層１０５、ゲート分離層１０６、第１主接合層１０７、第１副接合層１０８も、＋ｃ軸方向に結晶成長することで形成する。＋ｃ軸方向に結晶成長しているので、チャネル層１０２の上にバリア層１０３を形成することで、チャネル層１０２とバリア層１０３とのヘテロ接合に、自発的に、１０13ｃｍ-3程度の高密度のシートキャリアが形成される。
第１基板１０１は、例えば、Ａｌ2Ｏ3（サファイア）から構成し、例えば、主表面の面方位を（０００１）とする。なお、第１基板１０１は、ＳｉＣや単結晶のＳｉなどから構成することもでき、ＧａＮ、ＡｌＮなどの窒化物半導体の成長に用いることができる材料から構成することもできる。後述するように、第１基板１０１は除去するため、例えば、ドライエッチングによる基板除去が実施可能なＳｉ、またはレーザリフトオフなどの公知の剥離技術が適用できるＡｌ2Ｏ3がよりよいが、これらに限るものではない。
核形成層１０４は、例えば、ＧａＮから構成する。核形成層１０４は、よく知られているように、Ａｌ2Ｏ3やＳｉ、ＳｉＣなどの異種基板の上に、ＧａＮなどの窒化物半導体を結晶成長するために、成長初期の核形成を支援し高品質かつ平坦な結晶を得るための層である。核形成層１０４は、低温緩衝層や低温バッファなど様々な呼称が存在する。また、核形成層１０４を調整することにより、核形成層１０４の表面をＩＩＩ族極性面とする。核形成層１０４の表面をＩＩＩ族極性面とすることで、この上に、窒化物半導体が＋ｃ軸方向に結晶成長するようになる。なお、核形成層１０４は、ＧａＮに限らず、ＡｌＮ、ＡｌＯＮなどの他の窒化物から構成することも可能である。ただし、第１基板１０１をＧａＮから構成する場合、核形成層１０４は必要ない場合もある。
犠牲層１０５は、例えば、ＧａＮから構成する。犠牲層１０５は、後述する第１基板１０１の除去のため、また、第１基板１０１を除去した後に、半導体積層構造の表面平坦化に用いる。このため、犠牲層１０５の厚さは、第１基板１０１の除去の工程に適合させて、適宜に設定し、例えば、１００ｎｍ以上とする。なお、犠牲層１０５は、核形成層１０４とともに、犠牲層１０５より上に結晶成長する層のバッファ層としても機能する。
ゲート分離層１０６は、例えば、ＡｌＧａＮなどの、チャネル層１０２のバンドギャップより大きいバンドギャップを有する材料から構成する。ゲート分離層１０６は、典型的には、Ａｌ組成を０．１０程度に設定したＡｌＧａＮから構成する。また、ゲート分離層１０６は、厚さ２０ｎｍ程度に形成する。なお、ゲート分離層１０６は、後述する第１基板１０１の除去をした後の工程において、選択エッチングによって犠牲層１０５を除去するための、エッチング停止層としても用いる。
チャネル層１０２は、例えば、ＧａＮから構成する。また、バリア層１０３は、ＡｌＧａＮから構成する。チャネル層１０２の厚さおよびバリア層１０３の厚さは、所望とするＨＥＭＴのシート抵抗および移動度、またエピタキシャル成長する層構造全体の臨界膜厚などを考慮して決定する。バリア層１０３は、チャネル層１０２に接して形成してもよく、また、チャネル層１０２との間に、例えばＡｌＮなどから構成したスペーサ層を配置してもよい。また、ＡｌＧａＮから構成するバリア層１０３は、例えば、Ａｌ組成が、チャネル層１０２の側よりチャネル層１０２より離れる方向に、徐々に変化する構成とすることも可能である。
第１主接合層１０７は、ＧａＮから構成し、第１副接合層１０８は、Ｃをドープして高抵抗化したＧａＮから構成する。このように、複数の層から接合層を構成することで、後述する接合工程における結晶欠陥の、チャネル層１０２，バリア層１０３への導入を抑制することが可能となる。
上述した各層は、よく知られた有機金属気相成長法により形成することができる。また、上述した各層は、分子線エピタキシ（ガスソース、ＲＦプラズマソース、レーザなどの分類があるがいずれでもよい）、ハイドライド気相成長法、スパッタ法、その他ＣＶＤ（Chemical Vapor Deposition）法などによって形成することも可能である。
次に、図１Ｂに示すように、窒素を含まない半導体からなる第２基板１２１を用意する（第２工程）。第２基板１２１は、後述する再成長工程によって、ソース領域およびドレイン領域を形成する際に、不純物がより高濃度にドープ可能で低抵抗化しやすい材料を再成長可能な材料から構成する。不純物がより高濃度にドープ可能で低抵抗化しやすい材料は、例えば、ＧａＡｓ、ＩｎＰなどの窒素を含まないＩＩＩ−Ｖ族化合物半導体である。また、第２基板１２１は、Ｓｉから構成することもできる。実施の形態１では、第２基板１２１を、高抵抗なＧａＡｓから構成する。
なお、実施の形態１では、第２基板１２１の上に、エピタキシャル成長により、ＩｎＧａＡｓＰからなるエッチング停止層１２２形成し、高抵抗なＧａＡｓからなる第２接合層１２３を形成する。
次に、図１Ｃに示すように、第１基板１０１のバリア層１０３およびチャネル層１０２の側に、第２基板１２１を貼り合わせる（第３工程）。実施の形態１では、第１基板１０１の第１副接合層１０８に、第２基板１２１の第２接合層１２３を接合させ、第１基板１０１と第２基板１２１とを貼り合わせる。この貼り合わせは、例えば、表面活性化接合法、高温熱処理による融着、原子拡散接合法などの、よく知られたウェハ接合技術により実施する。なお、後述するソース領域・ドレイン領域を再成長では、結晶成長温度が比較的高くなる場合もあるため、この温度に耐えうる接合状態が得られる接合技術を用いる。
次に、第１基板１０１を除去し、図１Ｄに示すように、第２基板１２１の上に、バリア層１０３、チャネル層１０２が、これらの順に形成された状態とする（第４工程）。実施の形態１では、第２基板１２１の上に、エッチング停止層１２２、第２接合層１２３、第１副接合層１０８、第１主接合層１０７、バリア層１０３、チャネル層１０２、ゲート分離層１０６、犠牲層１０５、核形成層１０４が、これらの順に形成された状態となる。
例えば、公知のレーザリフトオフ法により第１基板１０１を核形成層１０４より剥離することで、第１基板１０１を除去する。また、バックグラインドおよびドライエッチングによって、第１基板１０１を削りとることも可能である。なお、第１基板１０１の除去は、バリア層１０３、チャネル層１０２に、トランジスタの特性劣化が引き起こされる損傷が導入されるなどの影響がない方法によって実施する。
次に、犠牲層１０５を薄層化する。後述するようにゲート分離層１０６の表面を露出するために、犠牲層１０５を除去することになる。犠牲層１０５の除去では、例えば、犠牲層１０５をエッチング停止層としたエッチング処理を用いる。このエッチング処理における、ゲート分離層１０６と犠牲層１０５との間で取り得るエッチング選択比の大きさに合わせ、犠牲層１０５を薄層化しておく。また、上記エッチング処理による犠牲層１０５の除去では、犠牲層１０５の表面の平坦性が、ゲート分離層１０６の表面に転写される場合がある。このため、犠牲層１０５は、薄層化するとともに、表面を平坦化しておく。
例えば、よく知られた化学機械研磨（ＣＭＰ）により、犠牲層１０５を研削研磨することで、犠牲層１０５の表面を平坦化するとともに薄層化する。このＣＭＰによって削る犠牲層１０５の厚さは、前工程の第１基板１０１の除去の状態、第１基板１０１を除去し後の犠牲層１０５の状態に依存する。例えば、第１基板１０１の除去により、犠牲層１０５の表面粗さが数ｎｍとなっている場合、犠牲層１０５の面方向全域で平坦性が損なわれた部分を除去するために、ＣＭＰにより厚さ数百ｎｍ程度の研削研磨を実施する。犠牲層１０５を厚さ１０００ｎｍ以上に形成しておけば、上述したＣＭＰによって薄層化しても、犠牲層１０５がすべて失われることはない。上述した平坦化および薄層化工程により図１Ｅに示すように、ゲート分離層１０６の上には、薄層化された犠牲層１０５ａが残る。
次に、薄層化した犠牲層１０５ａを除去し、図１Ｆに示すように、ゲート分離層１０６の表面を露出させる。犠牲層１０５ａは、ＧａＮから構成され、ゲート分離層１０６はＡｌＧａＮから構成されているので、例えば、塩素ガス、窒素ガス、酸素ガスを用いたドライエッチング処理により、ゲート分離層１０６をエッチング停止層とした犠牲層１０５ａの除去が可能である。
次に、図１Ｇに示すように、ゲート分離層１０６の上に酸化シリコン層１２４を形成し、酸化シリコン層１２４の上に、開口１５１，開口１５２を備えるマスク層１２５を形成する。例えば、よく知られた堆積法により、酸化シリコンを堆積することで酸化シリコン層１２４を形成する。次に、酸化シリコン層１２４の上に、例えば、ポジ型のフォトレジスト材料を塗布し、塗布層を形成する。形成した塗布層を、公知のリソグラフィー技術によりパターニングすることで、開口１５１，開口１５２を備えるマスク層１２５を形成する。開口１５１，開口１５２は、ソース領域、ドレイン領域とする箇所に形成する。
次に、マスク層１２５をマスクとして酸化シリコン層１２４をドライエッチングすることで、マスク層１２５の開口１５１，開口１５２と同じ箇所の酸化シリコン層１２４に、開口を形成する。次に、マスク層１２５を除去した後、２つの開口を備える酸化シリコン層１２４をマスクとし、酸化シリコン層１２４より第２基板１２１の側（下側）の各層を、エッチング除去する。このエッチング処理により、図１Ｈに示すように、バリア層１０３およびチャネル層１０２に、ゲート電極を形成するための領域を挟んで、バリア層１０３およびチャネル層１０２を貫通する第１溝１５３および第２溝１５４を形成する（第５工程）。
例えば、Ｃｌ2などの塩素系のガスを用いた、誘導結合型プラズマ（Inductive Coupled Plasma：ＩＣＰ）による反応性イオンエッチング (Reactive Ion Etching：ＲＩＥ）で、酸化シリコン層１２４より、ゲート分離層１０６、チャネル層１０２、バリア層１０３、第１主接合層１０７、第１副接合層１０８、および第２接合層１２３の途中までエッチングする。エッチング時間を調整することで、厚さ方向に第２接合層１２３の途中までのエッチングを実施する。次に、クエン酸と過酸化水素系との混合液に、ｐＨ６．０〜８．０となるよう塩基性物質を加えたエッチング液を用いたウエットエッチングにより、ＩｎＧａＡｓＰからなるエッチング停止層１２２に対し、選択的にＧａＡｓからなる第２接合層１２３をエッチングする。このエッチングにより、第１溝１５３および第２溝１５４の底部に、エッチング停止層１２２の表面を露出させる。
次に、図１Ｉに示すように、第１溝１５３および第２溝１５４の底部に露出したエッチング停止層１２２の表面に、高抵抗なＧａＡｓからなる第１再成長層１０９，第２再成長層１１０を再成長させる。第１再成長層１０９，第２再成長層１１０は、バリア層１０３の厚さ方向途中まで到達する高さ（厚さ）に形成する。例えば、酸化シリコン層１２４を選択成長マスクとして用い、公知の有機金属気相成長法や分子線エピタキシ法により、高抵抗なＧａＡｓを結晶成長させることで、第１再成長層１０９，第２再成長層１１０が形成できる。
ＧａＡｓからなる第１再成長層１０９，第２再成長層１１０は、ＩｎＧａＡｓＰからなるエッチング停止層１２２の上に、エピタキシャル成長して形成されている。エッチング停止層１２２は、ＧａＡｓからなる第２基板１２１の上にエピタキシャル成長して形成されているため、高い結晶品質が維持されている。このように、高い結晶品質が維持されているエッチング停止層１２２の上に、エピタキシャル成長して形成された第１再成長層１０９，第２再成長層１１０も、高い結晶品質が維持されている。
次に、図１Ｊに示すように、チャネル層１０２に接触するソース領域１１１、ドレイン領域１１２を、第１溝１５３および第２溝１５４に形成し（第６工程）、ソース領域１１１の上にオーミック接続するソース電極１１３を形成し、ドレイン領域１１２の上にオーミック接続するドレイン電極１１４を形成する（第７工程）。
例えば、ｎ型のＩｎＧａＡｓを第１再成長層１０９，第２再成長層１１０の上に再成長させることで、チャネル層１０２に接触するソース領域１１１、ドレイン領域１１２を、第１溝１５３および第２溝１５４に形成する。ｎ型のＩｎＧａＡｓは、不純物を導入した窒素を含まない半導体である。例えば、Ｓｉをドーパントとして１ｅ１０19ｃｍ-3以上の高濃度にドーピングされたｎ型のＩｎＧａＡｓを、酸化シリコン層１２４を選択成長マスクとして用い、公知の有機金属気相成長法や分子線エピタキシ法により結晶成長させることで、ソース領域１１１、ドレイン領域１１２を形成する。ソース領域１１１、ドレイン領域１１２は、上面がゲート分離層１０６より上方に配置されるように形成する。
前述したように、第１再成長層１０９，第２再成長層１１０は、高い結晶品質が維持されており、この上にエピタキシャル成長したソース領域１１１、ドレイン領域１１２も高い結晶品質が維持されている。また、ＩｎＧａＡｓからなるソース領域１１１、ドレイン領域１１２は、窒化物半導体に比較して、より高い不純物濃度とすることが可能であり、窒化物半導体に比較して、より低抵抗とすることができる。
次に、酸化シリコン層１２４を除去した後、公知の蒸着法やスパッタ法によって、オーミックコンタクトが形成可能な電極材料（金属）を堆積することで、ソース電極１１３およびドレイン電極１１４を形成する。オーミックコンタクトが形成可能な電極材料は、例えばＴｉ／Ｐｔ／Ａｕなどである。この電極材料は、例えばＩｎＧａＡｓに対しては、ノンアロイの状態であっても、極めて低いコンタクト抵抗を実現することができる。また、ノンアロイの状態では、ＡｌＧａＮの層（ゲート分離層１０６）を介して、ＧａＮの層（チャネル層１０２）にオーミックコンタクトを形成することはない。上記電極材料を堆積して電極材料層を形成した後、電極材料層を公知のリソグラフィー技術およびエッチング技術によりパターニングすることで、ソース電極１１３およびドレイン電極１１４が形成できる。また、よく知られたリフトオフ法により、ソース電極１１３およびドレイン電極１１４を形成することも可能である。
次に、図１Ｋに示すように、ソース電極１１３とドレイン電極１１４との間のバリア層１０３およびチャネル層１０２の上に、ゲート電極１１５を形成する（第８工程）。実施の形態１では、ゲート分離層１０６の上にショットキー接続するゲート電極１１５を形成する。例えば、ゲート電極１１５は、Ｎｉ／Ａｕなどのゲート金属材料から構成することができる。ゲート金属材料を堆積してゲート金属材料層を形成した後、ゲート金属材料を公知のリソグラフィー技術およびエッチング技術によりパターニングすることで、ゲート電極１１５が形成できる。実施の形態１では、チャネル層１０２の上にチャネル層１０２のバンドギャップより大きいバンドギャップを有する材料から構成されたゲート分離層１０６を形成し、ゲート分離層１０６の上にショットキー接続するゲート電極１１５を形成している。
上述した実施の形態１によれば、窒化物半導体に比較して、より低抵抗としているソース領域１１１、ドレイン領域１１２を介し、ソース電極１１３とドレイン電極１１４とチャネル層１０２とのコンタクトをとっているので、ＧａＮ系ＨＥＭＴのソース・ドレイン電極のコンタクト抵抗が、従来の技術より低減できるようになる。この結果、本発明によれば、ＧａＮ系ＨＥＭＴの高周波特性をより拡大し、広帯域化することが可能となる。
［実施の形態２］
次に、本発明の実施の形態２におけるトランジスタの作製方法について、図２Ａ〜図２Ｉを参照して説明する。
まず、図２Ａに示すように、第１基板２０１の上に窒化物半導体からなるバリア層２０２、チャネル層２０３を形成する（第１工程）。実施の形態２では、−ｃ軸方向に結晶成長することで、バリア層２０２およびチャネル層２０３を、これらの順に第１基板２０１の上に成長する。また、実施の形態２では、第１基板２０１の上に、核形成層２０４、犠牲層２０５を形成してからバリア層２０２、チャネル層２０３を形成し、バリア層２０２の上に、第１主接合層２０７、第１副接合層２０８を形成する。なお、核形成層２０４、犠牲層２０５、第１主接合層２０７、第１副接合層２０８も、−ｃ軸方向に結晶成長することで形成する。−ｃ軸方向に結晶成長しているので、バリア層２０２の上にチャネル層２０３を形成することで、バリア層２０２とチャネル層２０３とのヘテロ接合に、自発的に、１０13ｃｍ-3程度の高密度のシートキャリアが形成される。
第１基板２０１は、例えば、Ａｌ2Ｏ3から構成し、例えば、主表面の面方位を（０００１）とする。なお、第１基板２０１は、ＧａＮなどの窒化物半導体の成長に用いることができる材料から構成する。後述するように、第１基板２０１は除去するため、例えば、ドライエッチングによる基板除去が実施可能なＳｉ、またはレーザリフトオフなどの公知の剥離技術が適用できるＡｌ2Ｏ3がよりよいが、これらに限るものではない。
核形成層２０４は、例えば、ＧａＮから構成する。核形成層２０４は、よく知られているように、Ａｌ2Ｏ3やＳｉ、ＳｉＣなどの異種基板の上に、ＧａＮなどの窒化物半導体を結晶成長するために、成長初期の核形成を支援し高品質かつ平坦な結晶を得るための層である。核形成層２０４は、低温緩衝層や低温バッファなど様々な呼称が存在する。
ここで、Ａｌ2Ｏ3からなる第１基板２０１の表面を窒化処理し、窒化処理した第１基板２０１の表面に、よく知られた有機金属気相成長法によりＧａＮをエピタキシャル成長させれば、主表面をＶ族極性面とした核形成層２０４が形成できる。核形成層２０４の表面をＶ族極性面とすることで、この上に、窒化物半導体が−ｃ軸方向に結晶成長するようになる。なお、核形成層２０４は、ＧａＮに限らず、ＡｌＮなどの他の窒化物から構成することも可能である。ただし、第１基板２０１をＧａＮから構成する場合、核形成層２０４は必要ない。
犠牲層２０５は、例えば、ＧａＮから構成する。犠牲層２０５は、後述する第１基板２０１の除去のため、また、第１基板２０１を除去した後に、半導体積層構造の表面平坦化に用いる。このため、犠牲層２０５の厚さは、第１基板２０１の除去の工程に適合させて、適宜に設定し、例えば、１００ｎｍ以上とする。なお、犠牲層２０５は、核形成層２０４とともに、犠牲層２０５より上に結晶成長する層のバッファ層としても機能する。
チャネル層２０３は、例えば、ＧａＮから構成する。また、バリア層２０２は、ＡｌＧａＮから構成する。チャネル層２０３の厚さおよびバリア層２０２の厚さは、所望とするＨＥＭＴのシート抵抗および移動度、またエピタキシャル成長する層構造全体の臨界膜厚などを考慮して決定する。バリア層２０２は、チャネル層２０３に接して形成してもよく、また、チャネル層２０３との間に、例えばＡｌＮなどから構成したスペーサ層を配置することも可能である。また、ＡｌＧａＮから構成するバリア層２０２は、例えば、Ａｌ組成が、チャネル層２０３の側よりチャネル層２０３より離れる方向に、徐々に変化する構成とすることも可能である。
第１主接合層２０７は、ＧａＮから構成し、第１副接合層２０８は、Ｃをドープして高抵抗化したＧａＮから構成する。このように、複数の層から接合層を構成することで、後述する接合工程における結晶欠陥の、チャネル層２０３，バリア層２０２への導入を抑制することが可能となる。上述した各層は、よく知られた有機金属気相成長法、分子線エピタキシ法などによって形成することも可能である。
次に、図２Ｂに示すように、窒素を含まない半導体からなる第２基板２２１を用意する（第２工程）。第２基板２２１は、後述する再成長工程によって、ソース領域およびドレイン領域を形成する際に、不純物がより高濃度にドープ可能で低抵抗化しやすい材料を再成長可能な材料から構成する。不純物がより高濃度にドープ可能で低抵抗化しやすい材料は、例えば、ＧａＡｓやなどの窒素を含まないＩＩＩ−Ｖ族化合物半導体である。実施の形態２でも、第２基板２２１を、高抵抗なＧａＡｓから構成する。
なお、実施の形態２でも、第２基板２２１の上に、エピタキシャル成長により、ＩｎＧａＡｓＰからなるエッチング停止層２２２形成し、高抵抗なＧａＡｓからなる第２接合層２２３を形成する。
次に、図２Ｃに示すように、第１基板２０１のバリア層２０２およびチャネル層２０３の側に、第２基板２２１を貼り合わせる（第３工程）。実施の形態２でも、第１基板２０１の第１副接合層２０８に、第２基板２２１の第２接合層２２３を接合させ、第１基板２０１と第２基板２２１とを貼り合わせる。この貼り合わせは、前述した実施の形態１と同様である。
次に、前述した実施の形態１と同様に、第１基板２０１を除去し、図２Ｄに示すように、第２基板２２１の上に、チャネル層２０３、バリア層２０２が、これらの順に形成された状態とする（第４工程）。実施の形態２では、第２基板２２１の上に、エッチング停止層２２２、第２接合層２２３、第１副接合層２０８、第１主接合層２０７、チャネル層２０３、バリア層２０２、犠牲層２０５、核形成層２０４が、これらの順に形成された状態となる。実施の形態２では、第２基板２２１から見て、バリア層２０２がチャネル層２０３の上に形成された状態となる。
次に、犠牲層２０５を薄層化する。後述するようにバリア層２０２の表面を露出するために、犠牲層２０５を除去することになる。犠牲層２０５の除去では、例えば、犠牲層２０５をエッチング停止層としたエッチング処理を用いる。このエッチング処理における、バリア層２０２と犠牲層２０５との間で取り得るエッチング選択比の大きさに合わせ、犠牲層２０５を薄層化しておく。また、上記エッチング処理による犠牲層２０５の除去では、犠牲層２０５の表面の平坦性が、バリア層２０２の表面に転写される場合がある。このため、犠牲層２０５は、薄層化するとともに、表面を平坦化しておく。
例えば、ＣＭＰにより、犠牲層２０５を研削研磨することで、犠牲層２０５の表面を平坦化するとともに薄層化する。このＣＭＰによって削る犠牲層２０５の厚さは、前工程の第１基板２０１の除去の状態、第１基板２０１を除去し後の犠牲層２０５の状態に依存する。例えば、第１基板２０１の除去により、犠牲層２０５の表面粗さが数ｎｍとなっている場合、犠牲層２０５の面方向全域で平坦性が損なわれた部分を除去するために、ＣＭＰにより厚さ数百ｎｍ程度の研削研磨を実施する。犠牲層２０５を厚さ１０００ｎｍ以上に形成しておけば、上述したＣＭＰによって薄層化しても、犠牲層２０５がすべて失われることはない。
次に、薄層化した犠牲層２０５を除去し、図２Ｅに示すように、バリア層２０２の表面を露出させる。犠牲層２０５は、ＧａＮから構成され、バリア層２０２はＡｌＧａＮから構成されているので、例えば、塩素ガス、窒素ガス、酸素ガスを用いたドライエッチング処理により、バリア層２０２をエッチング停止層とした犠牲層２０５の除去が可能である。
次に、図２Ｆに示すように、バリア層２０２の上に、ソース領域、ドレイン領域とする箇所に開口を備える酸化シリコンマスク２２４を形成する。酸化シリコンマスク２２４は、図１Ｇを用いて説明した酸化シリコン層１２４の形成と同様である。
次に、酸化シリコンマスク２２４をマスクとし、酸化シリコンマスク２２４より第２基板２２１の側（下側）の各層を、エッチング除去する。このエッチング処理により、バリア層２０２およびチャネル層２０３に、ゲート電極を形成するための領域を挟んで、バリア層２０２およびチャネル層２０３を貫通する第１溝２５１および第２溝２５２を形成する（第５工程）。
例えば、Ｃｌ2などの塩素系のガスを用いた、誘導結合型プラズマ（Inductive Coupled Plasma：ＩＣＰ）による反応性イオンエッチング (Reactive Ion Etching：ＲＩＥ）で、酸化シリコンマスク２２４より、チャネル層２０３、バリア層２０２、第１主接合層２０７、第１副接合層２０８、および第２接合層２２３の途中までエッチングする。エッチング時間を調整することで、厚さ方向に第２接合層２２３の途中までのエッチングを実施する。次に、クエン酸と過酸化水素系との混合液に、ｐＨ６．０〜８．０となるよう塩基性物質を加えたエッチング液を用いたウエットエッチングにより、ＩｎＧａＡｓＰからなるエッチング停止層２２２に対し、選択的にＧａＡｓからなる第２接合層２２３をエッチングする。このエッチングにより、第１溝２５１および第２溝２５２の底部に、エッチング停止層２２２の表面を露出させる。
次に、図２Ｇに示すように、第１溝２５１および第２溝２５２の底部に露出したエッチング停止層２２２の表面に、高抵抗なＧａＡｓからなる第１再成長層２０９，第２再成長層２１０を再成長させる。第１再成長層２０９，第２再成長層２１０は、チャネル層２０３の厚さ方向途中まで到達する高さ（厚さ）に形成する。第１再成長層２０９，第２再成長層２１０は、第１主接合層２０７の厚さ方向の途中まで到達する厚さに形成することも可能である。第１再成長層２０９，第２再成長層２１０の上の第１溝２５１および第２溝２５２の側面には、チャネル層２０３が露出している。例えば、酸化シリコンからなる酸化シリコンマスク２２４を選択成長マスクとして用い、公知の有機金属気相成長法や分子線エピタキシ法により、高抵抗なＧａＡｓを結晶成長させることで、第１再成長層２０９，第２再成長層２１０が形成できる。
ＧａＡｓからなる第１再成長層２０９，第２再成長層２１０は、ＩｎＧａＡｓＰからなるエッチング停止層２２２の上に、エピタキシャル成長して形成されている。エッチング停止層２２２は、ＧａＡｓからなる第２基板２２１の上にエピタキシャル成長して形成されているため、高い結晶品質が維持されている。このように、高い結晶品質が維持されているエッチング停止層２２２の上に、エピタキシャル成長して形成された第１再成長層２０９，第２再成長層２１０も、高い結晶品質が維持されている。
次に、図２Ｈに示すように、チャネル層２０３に接触するソース領域２１１、ドレイン領域２１２を、第１溝２５１および第２溝２５２に形成し（第６工程）、ソース領域２１１の上にオーミック接続するソース電極２１３を形成し、ドレイン領域２１２の上にオーミック接続するドレイン電極２１４を形成する（第７工程）。
例えばｎ型のＩｎＧａＡｓを第１再成長層２０９，第２再成長層２１０の上に再成長させることで、チャネル層２０３に接触するソース領域２１１、ドレイン領域２１２を、第１溝２５１および第２溝２５２に形成する。ｎ型のＩｎＧａＡｓは、不純物を導入した窒素を含まない半導体である。例えば、Ｓｉをドーパントとして１ｅ１０19ｃｍ-3以上の高濃度にドーピングされたｎ型のＩｎＧａＡｓを、酸化シリコンマスク２２４を選択成長マスクとして用い、公知の有機金属気相成長法や分子線エピタキシ法により結晶成長させることで、ソース領域２１１、ドレイン領域２１２を形成する。ソース領域２１１、ドレイン領域２１２は、上面がバリア層２０２より上方に配置されるように形成する。
前述したように、第１再成長層２０９，第２再成長層２１０は、高い結晶品質が維持されており、この上にエピタキシャル成長したソース領域２１１、ドレイン領域２１２も高い結晶品質が維持されている。また、ＩｎＧａＡｓからなるソース領域２１１、ドレイン領域２１２は、窒化物半導体に比較して、より高い不純物濃度とすることが可能であり、窒化物半導体に比較して、より低抵抗とすることができる。
次に、酸化シリコンマスク２２４を除去した後、公知の蒸着法やスパッタ法によって、オーミックコンタクトが形成可能な電極材料（金属）を堆積することで、ソース電極２１３およびドレイン電極２１４を形成する。オーミックコンタクトが形成可能な電極材料は、例えばＴｉ／Ｐｔ／Ａｕなどである。この電極材料は、例えばＩｎＧａＡｓに対しては、ノンアロイの状態であっても、極めて低いコンタクト抵抗を実現することができる。また、ノンアロイの状態では、ＡｌＧａＮの層（バリア層２０２）を介して、ＧａＮの層（チャネル層２０３）にオーミックコンタクトを形成することはない。上記電極材料を堆積して電極材料層を形成した後、電極材料層を公知のリソグラフィー技術およびエッチング技術によりパターニングすることで、ソース電極２１３およびドレイン電極２１４が形成できる。また、よく知られたリフトオフ法により、ソース電極２１３およびドレイン電極２１４を形成することも可能である。
次に、図２Ｉに示すように、ソース電極２１３とドレイン電極２１４との間のチャネル層２０３およびバリア層２０２の上に、ゲート電極２１５を形成する（第８工程）。実施の形態２では、バリア層２０２の上にショットキー接続するゲート電極２１５を形成する。例えば、ゲート電極２１５は、Ｎｉ／Ａｕなどのゲート金属材料から構成することができる。ゲート金属材料を堆積してゲート金属材料層を形成した後、ゲート金属材料を公知のリソグラフィー技術およびエッチング技術によりパターニングすることで、ゲート電極２１５が形成できる。
上述した実施の形態２においても、窒化物半導体に比較して、より低抵抗としているソース領域２１１、ドレイン領域２１２を介し、ソース電極２１３とドレイン電極２１４とチャネル層２０３とのコンタクトをとっているので、ＧａＮ系ＨＥＭＴのソース・ドレイン電極のコンタクト抵抗が、従来の技術より低減できるようになる。この結果、本発明によれば、ＧａＮ系ＨＥＭＴの高周波特性をより拡大し、広帯域化することが可能となる。
以上に説明したように、本発明では、窒化物半導体からなるバリア層およびチャネル層を、ｃ軸方向に結晶成長した第１基板に、窒素を含まない半導体からなる第２基板を貼り合わせ、第１基板を除去してから、バリア層およびチャネル層を貫通する第１溝および第２溝を形成し、チャネル層に接触するソース領域、ドレイン領域を、第１溝および第２溝に形成した。この結果、本発明によれば、窒化物半導体を用いたトランジスタのソース・ドレイン電極のコンタクト抵抗がより低減できるようになる。
なお、第１基板をＳｉから構成する場合、第１基板をドライエッチングによって除去可能であり、核形成層などのＧａＮ系材料による層とは選択的に除去することは可能である。また、第１基板をＳｉＣや、ＧａＮから構成した場合、ＧａＮ系材料による層のエピタキシャル成長が可能であり、かつ高品質な結晶を得やすいが、第１基板を除去する観点から、バッファ層などに技術的に工夫が必要となる。もちろん、第１基板をＳｉＣや、ＧａＮから構成した場合であっても、チャネル層やバリア層へダメージを導入することなく、広範囲にわたって第１基板の除去が実施可能であれば、十分に適用可能である。
また、上述した実施の形態では、核形成層としてＧａＮを用いたが、第１基板の除去の工程、ＨＥＭＴの特性上の問題がない範囲で、例えば、ＡｌＮ、ＡｌＧａＮ、ＡｌＯＮなどの核形成層を形成することも可能である。同様に犠牲層としてＧａＮを用いた場合を例示したが、結晶品質をより高品質化する目的などで、例えば成長条件の異なるＧａＮを複数段階にわたって成長する方法を用いることも可能である。また、犠牲層として、横方向成長を促進させるようなマスクを用いる成長方法などを用いて形成したＧａＮの層を用いることもできる。
また、上述では、エッチング停止層をＡｌＧａＮから構成した場合を例に説明したが、エッチングを停止するという目的の範囲であれば、他の材料を用いることも可能である。犠牲層にＧａＮを用いた場合、Ａｌを含む層をエッチング停止層として用いることは、ドライエッチングや熱分解などの方法によって選択比を得る観点からは優位である。ただし、本質的にはチャネル層やバリア層をプロセス可能な状態に露出または表面から近い領域にまで近づけることが目的であり、エッチング停止層を用いずともこれが実現可能であれば、前述のとおり、エッチング停止層を導入する必要は無い。
また、上述した実施の形態では、チャネル層をＧａＮから構成し、バリア層をＡｌＧａＮから構成したが、これに限るものではない。例えば、チャネル層をＩｎＧａＮ、ＩｎＮ、ＡｌＧａＮから構成してもよく、また、チャネル層をＧａＮ／ＩｎＧａＮのようなヘテロ構造としてもよい。また、バリア層を、ＩｎＡｌＮ、ＩｎＡｌＧａＮ、ＡｌＮ、ＧａＮから構成してもよく、またそれらの材料との組み合わせによる多層構造としてもよい。
また、上述では、ＨＥＭＴを例に説明したが、他のトランジスタ、フォトダイオード、変調器などにも適用可能である。
また、窒化物半導体の高抵抗化は、Ｃをドーパントとしたが、例えば、ＺｎやＦｅをドーパントとすることも可能である。また、接合によって導入されるダメージが、デバイス特性に及ぼす影響が許容できる範囲であるのなら、接合層は用いる必要は無い。
また、第２基板を高抵抗ＧａＡｓから構成した場合、ウエットエッチングによるエッチング停止の観点から、エッチング停止層は、ＩｎＧａＡｓＰ、ＩｎＧａＰなどＰを含む材料、またはＡｌＧａＡｓなどのＡｌを含む材料によって構成することができる。また、第２基板を、高抵抗ＩｎＰから構成する場合、エッチング停止層としてＩｎＡｌＡｓやＩｎＧａＡｓのようなＡｓを含む層を用いることができる。さらに、第２基板の上に形成する第２接合層についても、第２基板に応じて高抵抗ＧａＡｓ、高抵抗ＩｎＰなどの選択が可能である。
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。
１０１…第１基板、１０２…チャネル層、１０３…バリア層、１０４…核形成層、１０５…犠牲層、１０５ａ…犠牲層、１０６…ゲート分離層、１０７…第１主接合層、１０８…第１副接合層、１０９…第１再成長層、１１０…第２再成長層、１１１…ソース領域、１１２…ドレイン領域、１１３…ソース電極、１１４…ドレイン電極、１１５…ゲート電極、１２１…第２基板、１２２…エッチング停止層、１２３…第２接合層、１２４…酸化シリコン層、１２５…マスク層、１５１…開口、１５２…開口、１５３…第１溝、１５４…第２溝。

Claims (8)

  1. 第１基板の上に、窒化物半導体からなるバリア層およびチャネル層を、ｃ軸方向に結晶成長する第１工程と、
    窒素を含まない半導体からなる第２基板を用意する第２工程と、
    前記第１基板の前記バリア層および前記チャネル層の側に前記第２基板を貼り合わせる第３工程と、
    前記第１基板を除去し、前記第２基板の上に、前記バリア層および前記チャネル層が形成された状態とする第４工程と、
    前記第１基板を除去した後で、前記バリア層および前記チャネル層に、ゲート電極を形成する領域を挟んで、前記バリア層および前記チャネル層を貫通する第１溝および第２溝を形成する第５工程と、
    前記第１溝の底面および前記第２溝の底面の側より、不純物を導入した窒素を含まない半導体を再成長させることで、前記チャネル層に接触するソース領域、ドレイン領域を、前記第１溝および前記第２溝に形成する第６工程と、
    前記ソース領域の上にオーミック接続するソース電極を形成し、前記ドレイン領域の上にオーミック接続するドレイン電極を形成する第７工程と、
    前記ソース電極と前記ドレイン電極との間の前記バリア層および前記チャネル層の上に、前記ゲート電極を形成する第８工程と
    を備えるトランジスタの作製方法。
  2. 請求項１記載のトランジスタの作製方法において、
    前記第１工程は、前記バリア層の上に第１接合層を形成し、
    前記第２工程は、前記第２基板の上に第２接合層を形成し、
    前記第３工程では、前記第１接合層と前記第２接合層とを向かい合わせた状態で前記第１基板と前記第２基板とを貼り合わせる
    ことを特徴とするトランジスタの作製方法。
  3. 請求項１または２記載のトランジスタの作製方法において、
    前記第４工程では、前記バリア層の一部とともに前記第１基板を除去する
    ことを特徴とするトランジスタの作製方法。
  4. 請求項１または２記載のトランジスタの作製方法において、
    前記第１工程は、前記第１基板の上に犠牲層を介して前記バリア層および前記チャネル層を形成し、
    前記第４工程では、前記犠牲層の一部とともに前記第１基板を除去する
    ことを特徴とするトランジスタの作製方法。
  5. 請求項１〜４のいずれか１項に記載のトランジスタの作製方法において、
    前記第１工程では、＋ｃ軸方向に結晶成長することで、前記チャネル層および前記バリア層を、これらの順に前記第１基板の上に成長し、加えて、前記チャネル層の前記第１基板の側に、前記チャネル層のバンドギャップより大きいバンドギャップを有する材料から構成されたゲート分離層を、前記チャネル層に接して形成し、
    前記第８工程では、前記ゲート分離層の上に前記ゲート電極を形成する
    ことを特徴とするトランジスタの作製方法。
  6. 請求項１〜４のいずれか１項に記載のトランジスタの作製方法において、
    前記第１工程では、−ｃ軸方向に結晶成長することで、前記バリア層および前記チャネル層を、これらの順に前記第１基板の上に成長し、
    前記第８工程では、前記バリア層の上に前記ゲート電極を形成する
    ことを特徴とするトランジスタの作製方法。
  7. 請求項１〜６のいずれか１項に記載のトランジスタの作製方法において、
    前記第１基板は、サファイア、Ｓｉ、ＳｉＣ、ＧａＮ、ＡｌＮのいずれかから構成され、
    前記第２基板は、ＧａＡｓ、ＩｎＰ、Ｓｉのいずれかから構成されている
    ことを特徴とするトランジスタの作製方法。
  8. 請求項１〜７のいずれか１項に記載のトランジスタの作製方法において、
    前記チャネル層は、ＧａＮ、ＩｎＧａＮ、ＩｎＮ、ＡｌＧａＮのいずれかまたはこれらの積層構造から構成され、
    前記バリア層は、ＡｌＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮ、ＡｌＮ、ＧａＮのいずれかまたはこれらの積層構造によって構成されている
    ことを特徴とするトランジスタの作製方法。
JP2018223140A 2018-11-29 2018-11-29 トランジスタの作製方法 Active JP6984578B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018223140A JP6984578B2 (ja) 2018-11-29 2018-11-29 トランジスタの作製方法
PCT/JP2019/044863 WO2020110773A1 (ja) 2018-11-29 2019-11-15 トランジスタの作製方法
US17/291,668 US11915978B2 (en) 2018-11-29 2019-11-15 Transistor manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018223140A JP6984578B2 (ja) 2018-11-29 2018-11-29 トランジスタの作製方法

Publications (2)

Publication Number Publication Date
JP2020088258A JP2020088258A (ja) 2020-06-04
JP6984578B2 true JP6984578B2 (ja) 2021-12-22

Family

ID=70852050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018223140A Active JP6984578B2 (ja) 2018-11-29 2018-11-29 トランジスタの作製方法

Country Status (3)

Country Link
US (1) US11915978B2 (ja)
JP (1) JP6984578B2 (ja)
WO (1) WO2020110773A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023095237A1 (ja) * 2021-11-25 2023-06-01 日本電信電話株式会社 電界効果トランジスタおよびその作製方法
CN118763105B (zh) * 2024-09-05 2024-11-26 深圳市港祥辉电子有限公司 一种凹槽型GaN MIS-HEMT纵向器件及其制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3021893B2 (ja) * 1991-12-19 2000-03-15 三洋電機株式会社 電界効果トランジスタの形成方法
JP4984407B2 (ja) * 2005-03-15 2012-07-25 日立電線株式会社 半導体ウェハー及びその製造方法
WO2006114999A1 (ja) * 2005-04-18 2006-11-02 Kyoto University 化合物半導体装置及び化合物半導体製造方法
US7732301B1 (en) * 2007-04-20 2010-06-08 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
JP5505698B2 (ja) * 2010-02-01 2014-05-28 日本電信電話株式会社 半導体装置
JP2017152467A (ja) * 2016-02-23 2017-08-31 日本電信電話株式会社 電界効果トランジスタおよびその製造方法

Also Published As

Publication number Publication date
WO2020110773A1 (ja) 2020-06-04
US20210398857A1 (en) 2021-12-23
US11915978B2 (en) 2024-02-27
JP2020088258A (ja) 2020-06-04

Similar Documents

Publication Publication Date Title
US10403718B2 (en) Semiconductor devices with regrown contacts and methods of fabrication
US7550784B2 (en) Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
US8946779B2 (en) MISHFET and Schottky device integration
CN103035696B (zh) 化合物半导体器件和用于制造化合物半导体器件的方法
US20050258451A1 (en) Methods of fabricating nitride-based transistors having regrown ohmic contact regions and nitride-based transistors having regrown ohmic contact regions
US10355085B1 (en) Semiconductor devices with regrown contacts and methods of fabrication
JP7092051B2 (ja) 電界効果トランジスタの作製方法
US20130083569A1 (en) Manufacturing method of compound semiconductor device
US11430875B2 (en) Method for manufacturing transistor
JP7147972B2 (ja) ヘテロ接合バイポーラトランジスタおよびその作製方法
JP6984578B2 (ja) トランジスタの作製方法
US9691890B2 (en) Compound semiconductor device and manufacturing method thereof
WO2022097193A1 (ja) 半導体積層構造およびその作製方法、ならびに半導体装置の製造方法
JP6301863B2 (ja) 窒化物半導体装置およびその製造方法
WO2022208868A1 (ja) 半導体装置およびその製造方法
JP2017152467A (ja) 電界効果トランジスタおよびその製造方法
JP6538608B2 (ja) ヘテロ接合バイポーラトランジスタの製造方法
JP6073825B2 (ja) 半導体装置およびその製造方法
WO2024095458A1 (ja) 半導体装置の製造方法
KR101439291B1 (ko) 반도체 소자 및 그의 제작 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211026

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211108

R150 Certificate of patent or registration of utility model

Ref document number: 6984578

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150