JP6978509B2 - Bonded structures, semiconductor packages and semiconductor devices - Google Patents
Bonded structures, semiconductor packages and semiconductor devices Download PDFInfo
- Publication number
- JP6978509B2 JP6978509B2 JP2019550901A JP2019550901A JP6978509B2 JP 6978509 B2 JP6978509 B2 JP 6978509B2 JP 2019550901 A JP2019550901 A JP 2019550901A JP 2019550901 A JP2019550901 A JP 2019550901A JP 6978509 B2 JP6978509 B2 JP 6978509B2
- Authority
- JP
- Japan
- Prior art keywords
- metal terminal
- line conductor
- metal
- substrate
- semiconductor package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Semiconductor Lasers (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
本発明は、金属端子と線路導体とを接合した接合構造体、半導体パッケージおよび半導体装置に関する。 The present invention relates to a bonded structure, a semiconductor package, and a semiconductor device in which a metal terminal and a line conductor are bonded.
光半導体素子等の半導体素子が実装される半導体パッケージとして、半導体素子が実装される基板と、基板に固定されたリード端子(金属端子)とを備えるものが知られている。基板に対する半導体素子の実装およびリード端子の固定は、例えば、誘電体基板等の絶縁性部材を介して行なわれる。 As a semiconductor package on which a semiconductor element such as an optical semiconductor element is mounted, a substrate having a substrate on which the semiconductor element is mounted and a lead terminal (metal terminal) fixed to the substrate are known. The mounting of the semiconductor element on the substrate and the fixing of the lead terminal are performed, for example, via an insulating member such as a dielectric substrate.
この場合、半導体パッケージにおいて、誘電体基板に、金−スズまたはスズ−銀等のろう材を介して信号端子が接合されて、固定されている。信号端子は金属製のリード端子等である。誘電体基板の表面のうち、ろう材が接合される部分には金属層があらかじめ設けられる。リード端子の端部が、リード端子の長さ方向に沿って金属層と対向して接合される(例えば特許文献1を参照)。 In this case, in the semiconductor package, the signal terminal is bonded and fixed to the dielectric substrate via a brazing material such as gold-tin or tin-silver. The signal terminal is a metal lead terminal or the like. A metal layer is provided in advance on the portion of the surface of the dielectric substrate to which the brazing material is bonded. The ends of the lead terminals are joined to face the metal layer along the length direction of the lead terminals (see, for example, Patent Document 1).
近年、信号端子と金属層とで構成される伝送路を伝送される信号の高周波化が進んでいる。そのため、上記伝送路における特性インピーダンスの整合をより高い精度で行なうことが求められるようになってきている。また、そのような半導体パッケージの構成が容易な接合構造が求められている。 In recent years, the frequency of signals transmitted through a transmission line composed of a signal terminal and a metal layer has been increasing. Therefore, it is required to match the characteristic impedance in the transmission line with higher accuracy. Further, there is a demand for a bonded structure in which such a semiconductor package can be easily constructed.
本発明の一つの態様の接合構造体は、端面を有する金属端子と、該金属端子の前記端面の一部が対向している側面を有する線路導体と、金属粒子を含んでいるとともに、前記金属端子の前記端面から前記線路導体の一部にかけて覆うように位置しており、前記金属端子および前記線路導体に接合している接合材とを備える。 The bonded structure of one aspect of the present invention contains a metal terminal having an end face, a line conductor having a side surface on which a part of the end face of the metal terminal faces, and metal particles, and the metal. It is located so as to cover from the end face of the terminal to a part of the line conductor, and includes the metal terminal and a bonding material bonded to the line conductor.
本発明の一つの態様の半導体パッケージは、第1面および該第1面と反対側の第2面を有する基板と、前記基板の前記第1面側に位置する線路導体と、前記基板の前記第2面から前記第1面にかけて貫通しており、前記第1面側に端部を有する金属端子と、金属粒子を含んでおり、前記金属端子の前記端部と前記線路導体との間に介在している接合材とを備えており、前記金属端子の前記端部と前記線路導体との間に上記構成の接合構造体を有している。 A semiconductor package according to one aspect of the present invention includes a substrate having a first surface and a second surface opposite to the first surface, a line conductor located on the first surface side of the substrate, and the substrate. It penetrates from the second surface to the first surface, contains a metal terminal having an end on the first surface side, and contains metal particles, and is between the end of the metal terminal and the line conductor. It is provided with an intervening bonding material, and has a bonding structure having the above configuration between the end portion of the metal terminal and the line conductor.
本発明の一つの態様の半導体装置は、上記構成の半導体パッケージと、前記第1面側に位置し、前記線路導体と電気的に接続される半導体素子と、を備える。 A semiconductor device according to one aspect of the present invention includes a semiconductor package having the above configuration and a semiconductor element located on the first surface side and electrically connected to the line conductor.
本発明の目的、特色、および利点は、下記の詳細な説明と図面とからより明確になるであろう。
本発明の実施形態の接合構造体および半導体パッケージについて、添付の図面を参照して説明する。図1は、本発明の実施形態の接合構造体を示す断面図である。図2Aは本発明の実施形態の半導体パッケージの斜視図であり、図2Bは図2Aの反対側から見た斜視図である。また、図3Aは本発明の実施形態の半導体パッケージの平面図であり、図3Bは図3AのX−X線における断面図である。 The bonded structure and the semiconductor package according to the embodiment of the present invention will be described with reference to the accompanying drawings. FIG. 1 is a cross-sectional view showing a joint structure according to an embodiment of the present invention. FIG. 2A is a perspective view of the semiconductor package according to the embodiment of the present invention, and FIG. 2B is a perspective view seen from the opposite side of FIG. 2A. Further, FIG. 3A is a plan view of the semiconductor package according to the embodiment of the present invention, and FIG. 3B is a cross-sectional view taken along the line XX of FIG. 3A.
本発明の実施形態の接合構造体Cは、端面1aを有する金属端子1と、その端面1aに対向している側面2aを有する線路導体2と、金属粒子を含んでいるとともに、金属端子1の端面1aから線路導体2の一部(例えば、側面2aを含む第2端部2b)にかけて覆うように位置しており、金属端子1および線路導体2に接合している接合材3とを備えている。この接合構造体Cは、例えば外部接続用の金属端子1と、半導体素子と電気的に接続される線路導体2と、金属端子1および線路導体2が所定の位置関係で配置される基板4を含む半導体パッケージにおける、金属端子1と線路導体2との接合材3を介した接合に用いられる。本発明の実施形態の半導体パッケージ10は、金属端子1と、線路導体2と、金属端子1と線路導体2との間に介在している接合材3と、金属端子1および線路導体2が配置されている基板4とを有し、さらに、金属端子1と線路導体2との間に上記実施形態の接合構造体Cを有している。
The joint structure C of the embodiment of the present invention contains a
また、図2A、図2B、図3Aおよび図3Bに示す例において、半導体パッケージ10は、さらに、線路導体2が実際に配置されて基板4に固定されている絶縁板5と、絶縁板5に接合されているサブマウント6とを有している。基板4は、第1面4aおよび第1面4aと反対側の第2面4bを有し、第1面4aと第2面4bとの間で基板4を厚み方向に貫通している貫通孔4cを有している。金属端子1は、第2面4bから第1面4aにかけて、貫通孔4c内を通って基板4を貫通している。金属端子1の端面1aおよび端面を含む第1端部1bは第1面4a側に位置している。基板4の第1面4a側に絶縁板5が位置し、これにより基板4の第1面4a側に線路導体2が配置されている。この、基板4の第1面4a側で、上記構成の接合構造体Cを介して金属端子1と線路導体2とが互いに接合されている。すなわち、金属端子1の端面1aの一部が線路導体2の側面2aと対向している。金属粒子を含む接合材3が、金属端子1の端面1aを含む第1端部1bから線路導体2の側面2aを含む第2端部2bにかけて覆うように位置している。接合材3は、金属端子1および線路導体2に接合し、接合材3によって金属端子1と線路導体2とが互いに接合されている。
Further, in the examples shown in FIGS. 2A, 2B, 3A, and 3B, the
この半導体パッケージ10は、例えば、光半導体素子等の半導体素子(図示せず)を気密封止するものである。半導体素子は、絶縁板5に搭載されるとともに線路導体2と電気的に接続される。基板4の、半導体素子が搭載された第1面4a側が金属製ケース(CAN)(図示せず)で封止されれば、いわゆるTO(Transistor Outline)−CAN型の半導体パッケージが形成される。半導体素子が光半導体素子であるときには、光信号の入出力用の開口を有する金属製ケースが用いられる。
The
実施形態の接合構造体Cにおいて、金属端子1は、例えば上記のような半導体パッケージ10における外部接続用の導電路としての機能を有する。この場合、金属端子1は、細長い帯状または棒状等のリード(ピン)端子である。金属端子1は、例えば、鉄−ニッケル−コバルト合金、鉄−ニッケル合金または銅を含む合金材料等の金属材料からなる。金属端子1は、例えば鉄−ニッケル−コバルト合金からなる場合は、鉄−ニッケル−コバルト合金のインゴット(塊)に圧延加工、打ち抜き加工、切削加工およびエッチング加工等から適宜選択した金属加工を施すことによって製作することができる。
In the bonded structure C of the embodiment, the
金属端子1は、例えば図2A、図2B、図3Aおよび図3Bに示す例のように、複数の金属端子1が並んで基板4に固定されるものでもよい。図2A、図2B、図3Aおよび図3Bに示す例では、信号伝送用の一対の金属端子1が基板4を貫通して配置されている。それぞれの金属端子1は、基板4の第1面4a側に位置する端面1aおよび端面1aを含む第1端部1bを有している。金属端子1のうち基板4の第1面4a側に位置する部分(気密封止される部分)を第1端部1bとみなすこともできる。
The
なお、図2A、図2B、図3Aおよび図3Bに示す例では、一対の金属端子1と並んで、接地端子7が配置されている。接地端子7は、金属端子1と同様の金属材料を用い、同様の方法で製作することができる。半導体パッケージ10における金属端子1の構成および機能の詳細については後述する。
In the examples shown in FIGS. 2A, 2B, 3A, and 3B, the
金属端子1は、例えば、長さが1.5〜22mmで直径が0.1〜1mmの線状である。信号伝送用の場合、一対の金属端子1の機械的強度、特性インピーダンス(以下、単にインピーダンスという)のマッチングおよび半導体パッケージ10としての小型化等を考慮すれば、それぞれの金属端子1の直径は0.15〜0.25mmとする。金属端子1の直径が0.15mm以上であれば、例えば半導体パッケージ10の取り扱い時における金属端子1の曲がり等を抑制することが容易であり、作業性の向上等において有利である。また、金属端子1の直径が0.25mm以下であれば、金属端子1が貫通する貫通孔4cの径を小さく抑えることができるため、基板4の小型化、つまりは半導体パッケージ10の小型化に対して有効である。
The
線路導体2は、例えば、半導体パッケージ10における半導体素子接続用の導体としての機能を有している。半導体素子と線路導体2との電気的な接続は、ボンディングワイヤまたははんだ等の低融点ろう材を介して行なわれる。ボンディングワイヤの場合であれば、ボールボンド法等のボンディング法によって半導体素子(電極)と線路導体2とに順次、金ワイヤまたはアルミニウムワイヤ等のボンディングワイヤを接合する。これにより、半導体素子を線路導体2に電気的に接続させることができる。この線路導体2と金属端子1とが接合材3を介して互いに接合されて、半導体素子と外部電気回路とを電気的に接続する導電路が構成される。
The
前述したように、線路導体2は、例えば絶縁板5の表面に形成されている。この絶縁板5が基板4の第1面4a側に固定されて、線路導体2が基板4の第1面4a側に位置している。線路導体2は、第1面4a側において側面2aを有し、側面2aを含む第2端部2bを有している。また、この第1面4a側において、線路導体2の側面2aに対向して金属端子1の端面1aが位置している。金属端子1の端面1aは、その一部のみが線路導体2の側面2aに対向していてもよい。金属端子1の第1端部1bと線路導体2の第2端部2bとが、後述する接合材3を介して両者が互いに接合されている。接合材3は、端面1aおよび側面2aにも接合している。
As described above, the
線路導体2は、例えば、タングステン、モリブデン、マンガン、銅、銀、金、パラジウム、白金、ロジウム、ニッケルおよびコバルト等の金属材料から適宜選択された金属材料またはこれらの金属材料を含む合金の金属材料により形成されている。線路導体2は、メタライズ層、めっき層および薄膜層等の形態で形成することができる。線路導体2は、前述したように絶縁板5に形成されたものであり、金、銅、ニッケル、銀等の薄膜層を含むものであるときには、チタン、クロム、タンタル、ニオブ、ニッケル−クロム合金、窒化タンタル等の密着金属層をさらに含むものでもよい。密着金属層は、絶縁板5と薄膜層との間に位置し、線路導体2の絶縁板5に対する密着性を向上させる機能を有する。
The
線路導体2の厚みは、例えば電気抵抗の低減および内部応力の抑制等を考慮して、0.1〜5μm程度に設定される。また、密着金属層の厚みは、絶縁板5に対する密着性の向上および内部応力の抑制等を考慮して、0.01〜0.2μm程度に設定される。なお、線路導体2は、密着金属層と薄膜層との間に、両者の相互拡散を抑制する拡散抑制層をさらに含んでいてもよい。拡散抑制層は、例えば、白金、パラジウム、ロジウム、ニッケル、チタン−タングステン合金等の金属材料により形成することができる。拡散抑制層の厚みは、例えば上記の相互拡散の抑制および線路導体2における電気抵抗の抑制等を考慮して、約0.05〜1μmに設定される。
The thickness of the
また、線路導体2は、メタライズ法によって絶縁板5の表面に配置されたものであるときには、例えば、タングステン、モリブデン、マンガン、銅、銀、金、白金およびパラジウム等の金属材料から適宜選択された金属材料を含んでいて構わない。この場合には、例えば、タングステンの粉末を有機溶剤およびバインダ等とともに混練して作製した金属ペーストを、絶縁板5と焼成することによって線路導体2を形成することができる。
Further, when the
絶縁板5は、例えば、酸化アルミニウム質焼結体、窒化アルミニウム質焼結体、窒化ケイ素質焼結体またはガラスセラミック焼結体等のセラミックス絶縁材料によって形成されている。絶縁板5は、例えば酸化アルミニウム質焼結体からなる場合であれば、次のようにして製作することができる。まず、酸化アルミニウム、酸化ケイ素、酸化カルシウムおよび酸化マグネシウム等の原料粉末に適当な有機溶剤、溶媒を添加混合してスラリーを作製する。次に、スラリーをドクターブレード法またはカレンダーロール法等によってシート状に成形してセラミックグリーンシート(以下、グリーンシートともいう)を得る。その後、グリーンシートを所定形状に打ち抜き加工するとともに必要に応じて複数枚積層し、これを約1300〜1600℃の所定温度で焼成する。以上の工程によって絶縁板5を製作することができる。
The insulating
線路導体2がタングステン等のメタライズ層からなる場合には、メタライズ層(線路導体2)用の金属ペーストを絶縁板5となるグリーンシートの表面に所定パターンに印刷し、同時焼成する製造方法を用いてもよい。この場合には、絶縁板5と線路導体2とを一体的に製作することができる。そのため、線路導体2と絶縁板5との接合の強度および生産性等の向上に関しては有効である。
When the
接合材3は、金属端子1の端面1aを含む第1端部1bから線路導体2の側面2aを含む第2端部2bにかけて覆うように位置している。金属端子1の第1端部1bと線路導体2の第2端部2bとに接合している接合材3は、例えば、銀、銅、金およびパラジウム等の金属材料またはこれらの金属材料を含む合金等の金属材料からなる金属粒子を含有している。金属粒子同士が互いに金属結合によって結合し合い、接合材3としてまとまった形状になっている。また、この金属粒子が金属端子1および線路導体2それぞれに含有されている金属成分と結合し合っている。これにより、金属端子1と線路導体2との接合材3を介した接合が行なわれている。
The joining
この接合構造体Cは、例えば図1に示すような上下方向の断面視(縦断面視)において、金属端子1の端面1aが線路導体2の表面2bbに対して垂直になっている。なお、線路導体2の、絶縁板5と反対側の表面2bbに垂直で、表面2bbが臨む方向を上方向とし、その反対を下方向とする。さらに基板4の第1面4aの側から第1面4aを見たときに、この上下方向に対する左右方向も規定する。線路導体2の表面2bbは、以下では上面2bbと呼ぶ。線路導体2の上面2bbは、線路導体2の第2端部2bの一部を構成している。また、線路導体2の側面2aは、金属端子1の端面1aに対してほぼ平行である。そのため、金属端子1の端面と線路導体2の側面とを互いに対向させて配置させることができる。
In this joint structure C, for example, in a vertical cross-sectional view (longitudinal view) as shown in FIG. 1, the
金属端子1と線路導体2との接合材3を介した接合構造体Cは、金属端子1と線路導体2との間、つまり金属端子1が接続される外部電気回路と、線路導体2が接続される半導体素子との間の信号の伝送路を構成する。このときに、伝送路を伝送される信号の高周波化(例えば40GHz以上)に対応できるように、この金属端子1と線路導体2との間のインピーダンスを整合させる必要がある。これに対して、実施形態の接合構造体Cでは、そのようなインピーダンス整合の精度向上が容易である。インピーダンス整合の精度向上の詳細は以下のとおりである。
The joining structure C via the joining
すなわち、実施形態の接合構造体Cによれば、金属端子1の端面1aと線路導体2の側面2aとが対向した状態で接合材3により接合されている。つまり、本発明において、対向とは、信号が伝送される方向である金属端子1の長さ方向において金属端子1と線路導体2とが重なり合っていないことを言う。言い換えると、線路導体2の上面2bbに垂直な方向に見たときの平面視において、金属端子1と線路導体2とが重なり合っていないことを言う。そのため、金属端子1と線路導体2との重なり合いに起因した、伝送路における抵抗の変化が抑制されている。これにより、伝送路の長さ方向における抵抗の変化による特性インピーダンスの変化を低減することができる。したがって、金属端子1と線路導体2とで構成される高周波信号の伝送路における特性インピーダンス整合の精度向上に有効な接合構造体Cを提供することができる。本実施形態では、金属端子1の端面1aと線路導体2の側面2aとが対向し、端面1aと側面2aとが直接に接触している。また、金属端子1の端面1aを含む上下方向の断面視において、線路導体2の下面が金属端子1よりも下側に位置している。
That is, according to the joining structure C of the embodiment, the
接合材3を介した金属端子1と線路導体2との接合は、例えば次のようにして行なわれる。まず、銀等の上記金属材料の粒子(実際には多数の粒子の集合物)を有機溶剤およびバインダとともに混練してペーストを作製する。次に、金属端子1の端面1aを線路導体2の側面2aに対向させて位置合せし、位置合わせした部分に上記ペーストを配置して、これらをジグ等で仮固定する。その後、これらを電気炉等で加熱してペースト中の金属粒子同士を結合させる。このときに、バインダ成分間の重合等が生じるようにしてもよい。すなわち、接合材3は、金属粒子間の金属結合に加えて、有機成分の重合体による接合の作用を含んでいてもよい。上記バインダ成分を含有するペーストによる接合の温度は、例えば約200〜300℃に設定される。
The
このような接合時の金属粒子等の挙動から、ペーストが線路導体2の第2端部2bに位置する上面2bbおよび金属端子1にかけて濡れ広がる。これにより、例えば図1に示すような接合構造体Cを作製することができる。
Due to the behavior of the metal particles and the like at the time of such joining, the paste wets and spreads over the upper surface 2bb and the
また、このときに、上記ペーストが互いに重合する有機成分を含有していれば、有機成分の重合体によってペーストが比較的低温で硬化するため、接合材3となるペーストの形状維持が容易である。そのため、金属端子1の第1端部1bと線路導体2の第2端部2bとの接合材3を介した接合を容易に行なわせることもできる。また、比較的低温で接合ができるため、金属端子1と線路導体2との接合材3を介した接合の作業性、ならびに接合構造体Cおよび半導体パッケージ10としての生産性の向上についても有効である。
Further, at this time, if the paste contains an organic component that polymerizes with each other, the paste is cured at a relatively low temperature by the polymer of the organic component, so that it is easy to maintain the shape of the paste to be the
また、接合材3における金属粒子は、金属粒子間の接合の容易さおよび接合の強度等を考慮したときに、1μm程度またはそれ未満の粒径である微小粒子(いわゆるサブミクロン粒子、サブナノ粒子、ナノ粒子)であってもよいし、微小粒子とミクロン単位の金属粒子との混合物であってもよい。接合材3となるペーストは、このような微小粒子を金属粒子として用いるときに、互いに重合し合う有機樹脂成分を含有していてもよい。このような有機樹脂成分としては、例えば重合性のカルボン酸誘導体等を挙げることができる。
Further, the metal particles in the
図4は、本発明の他の実施形態の接合構造体Cにおける要部を拡大して示す断面図である。図4において図1〜図3Bと同様の部位には同様の符号を付している。図4に示す例では金属端子1の端面1aと線路導体2の側面2aとが対向しているとともに、互いに離れている。この端面1aと側面2aとの間には間隙8があり、間隙8には接合材3が位置している。すなわち、互いに離れて直接接していない金属端子1の端面1aと線路導体2の側面2aとの間が接合材3でつながり、互いに電気的に接続されている。これ以外の点において、この他の実施形態の接合構造体Cおよび半導体パッケージ10は、上記実施形態の接合構造体Cおよび半導体パッケージ10と同様である。これらの同様の点については説明を省略する。
FIG. 4 is an enlarged cross-sectional view showing a main part of the joint structure C according to another embodiment of the present invention. In FIG. 4, the same parts as those in FIGS. 1 to 3B are designated by the same reference numerals. In the example shown in FIG. 4, the
このような場合には、金属端子1と線路導体2との間に生じる熱応力の効果的な緩和に対して有利である。すなわち、前述したような金属材料からなる金属端子1と、絶縁板5に固定されている線路導体2との間で、金属端子1と絶縁板5との熱膨張率の差に起因した熱応力が生じる可能性がある。この時に、両者の間に、比較的変形が容易な銀等の金属材料を含む接合材3が、間隙8を埋める程度の量(体積)、つまり変形が容易な量で介在している。そのため、接合材3の変形によって、金属端子1と線路導体2(絶縁板5)との間に生じる熱応力を有効に緩和することができる。
In such a case, it is advantageous for effective relaxation of the thermal stress generated between the
この例の場合には、上記のように熱応力の緩和について有利であるため、熱応力による接合構造体Cの機械的な破壊を効果的に抑制することができる。したがって、この場合には、インピーダンス整合の精度向上に有効であるとともに、金属端子1と線路導体2の接合の長期信頼性の向上についても有効な接合構造体Cとすることができる。なお、このような信頼性向上の効果を得る上では、接合材3が、銀または銅等の弾性率(例えばヤング率)が比較的小さい金属材料を含有する方がよい。接合材3が銀または銅を含む場合には、接合材3における導通抵抗の低減についても有利である。
In the case of this example, since it is advantageous for relaxation of thermal stress as described above, mechanical destruction of the joint structure C due to thermal stress can be effectively suppressed. Therefore, in this case, the joint structure C can be used, which is effective for improving the accuracy of impedance matching and also for improving the long-term reliability of the joint between the
また、接合材3が、前述したような銀等の微小粒子を含有するものであれば、微粒子間の結合の変位による接合材3としての(巨視的な)変形も容易である。したがって、接合材3は、接合の信頼性向上等に関しては、銀または銅の微小粒子を含有するものが適している。
Further, if the
なお、上記の間隙8の寸法は、例えば、平面視において(線路導体2の上面に対向する方向から見て)約10μm以上であれば、上記の熱応力緩和を有効に行なうことができる程度の量の接合材3を、端面1aと側面2aとの間に位置させることが容易である。また、上記の間隙8は、例えば、平面視において約100μm以下であれば、金属端子1の端面1aと線路導体2の側面2aとの間の距離が、接合材3の入り込みが難しくなる程度に大きくなる可能性を低減することができる。つまり、接合材3を介した金属端子1と線路導体2との接合の作業性および接合強度の確保に対して有利である。したがって、金属端子1の端面1aと線路導体2の側面2aとの間に間隙8を設定する場合には、平面視における間隙8の寸法を約10〜100μmの範囲に設定すればよい。
If the dimension of the
なお、このような間隙8を含む形態は、図4に示す例に限られない。例えば、接合材3は、間隙8から金属端子1の下面まで回り込んで接合されていてもよく、金属端子1の第1端部1bにおいて金属端子1の全周を囲むように(つまり環状に)接合材3が位置していてもよい。
The form including such a
図1および図4に示す例において、接合材3の上部外周は、外側に若干膨らんだようになっている。すなわち、縦断面において接合材3の外周の一部が外側に凸状になっている。これにより、接合材3の量を比較的大きくして、導通抵抗の低減および応力緩和の効果を高めることもできる。
In the examples shown in FIGS. 1 and 4, the upper outer circumference of the joining
端面1aと側面2aとが対向し合って接合される金属端子1と線路導体2との位置関係は、図1〜図4に示す例に限られない。例えば、金属端子1が線路導体2の下方に位置していてもよく、端面1aの中央部に線路導体2の側面2aが接続されていてもよい。
The positional relationship between the
ただし、例えば図1および図4に示す例のように、金属端子1と線路導体2とが互いに長さ方向に平行であるとともに、金属端子1が線路導体2の上方に位置しており、金属端子1の端面1aの下部と、前記線路導体の前記側面の上部とが互いに対向している接合構造体Cでは、次のような利点がある。すなわち、この場合には、線路導体2に対する金属端子1の位置合せが、線路導体2の露出した方向である上側から行なえるので、位置合せの作業が容易であり、位置精度の向上も容易である。したがって、接合構造体Cおよび半導体パッケージ10としての特性および生産性の向上に有利である。
However, as in the examples shown in FIGS. 1 and 4, for example, the
また、この場合には、接合材3が上記のように外側に凸状に膨らんだ形状とすることも容易である。したがって、応力緩の効果を高める上で有利な構造の接合構造体Cを作製することも容易である。
Further, in this case, it is easy for the
図5は、本発明のさらに他の実施形態の接合構造体Cにおける要部を拡大して示す断面図である。図5において図1〜図3Bと同様の部位には同様の符号を付している。図5に示す例では、金属端子1の端面1aを含む上下方向の断面視において、金属端子1の下面が線路導体2よりも下側に位置している。これ以外の点において、この他の実施形態の接合構造体Cおよび半導体パッケージ10は、前述した実施形態の接合構造体Cおよび半導体パッケージ10と同様である。これらの同様の点については説明を省略する。
FIG. 5 is an enlarged cross-sectional view showing a main part of the joint structure C according to still another embodiment of the present invention. In FIG. 5, the same parts as those in FIGS. 1 to 3B are designated by the same reference numerals. In the example shown in FIG. 5, the lower surface of the
この場合には、線路導体2の側面2aを金属端子1の端面1aに対向させるときに、端面1aの比較的広い範囲に線路導体2を対向させることができる。言い換えれば、両者の位置合せの厳密さを低くすることができる。そのため、接合構造体Cおよびそれを含む半導体パッケージ10の作製をより容易にすることができる。
In this case, when the
また、この場合には、線路導体2の側面2aを金属端子1の端面1aに直接に接触させて接触抵抗を低減することもできる。また、そのような直接の接触(接続)構造の作製を上記のように容易にすることもできる。したがって、インピーダンスの整合が容易であるとともに、導通抵抗の低減にも有効であり、生産性の確保についても有効な接合構造体Cおよび半導体パッケージ10とすることができる。
Further, in this case, the
図6は、本発明のさらに他の実施形態の接合構造体Cにおける要部を拡大して示す断面図である。図6において図1〜図3Bと同様の部位には同様の符号を付している。図6に示す例では、図1に示した実施形態と同様の、金属端子1の端面1aと線路導体2の側面2aとが対向し、端面1aと側面2aとが直接に接触する構成に加えて、さらに、金属端子1の第1端部1bにおいて金属端子1の外周を覆うように接合材3が位置している。これ以外の点において、この他の実施形態の接合構造体Cおよび半導体パッケージ10は、前述した実施形態の接合構造体Cおよび半導体パッケージ10と同様である。これらの同様の点については説明を省略する。
FIG. 6 is an enlarged cross-sectional view showing a main part of the joint structure C according to still another embodiment of the present invention. In FIG. 6, the same parts as those in FIGS. 1 to 3B are designated by the same reference numerals. In the example shown in FIG. 6, in addition to the configuration in which the
端面1aと側面2aとが対向することで、金属端子1と線路導体2との重なり合いに起因した、伝送路における抵抗の変化は抑制される。一方、図1に示すように、第1端部1bにおいて、周面の下方の一部が接合材3で覆われておらず、金属端子1に空気が隣接する部分が有ると、その部分でインピーダンスが局所的に変化する。伝送される信号は、この変化に起因した反射などによって、その伝送特性が劣化してしまう。本実施形態は、接合材3が第1端部1bの外周を覆うように位置しているので、第1端部1bにおけるインピーダンスの変化を抑制し、伝送特性の劣化を抑えることができる。接合材3は、第1端部1bのうち、第1面4aから突出した部分の外周を覆っている。接合材3は、外周に直接接触するように覆っていてもよい。
By facing the
図7は、本発明のさらに他の実施形態の接合構造体Cにおける要部を拡大して示す断面図である。図7において図1〜図3Bと同様の部位には同様の符号を付している。図7に示す例では、金属端子1のうち、基板4の第1面4a側には、端面1aのみが露出するように位置しており、金属端子1の端面1aと線路導体2の側面2aとが対向し、端面1aと側面2aとが直接に接触している。これ以外の点において、この他の実施形態の接合構造体Cおよび半導体パッケージ10は、前述した実施形態の接合構造体Cおよび半導体パッケージ10と同様である。これらの同様の点については説明を省略する。本実施形態における、上下方向の位置関係については、図1に示す実施形態と同様に、金属端子1の端面1aを含む上下方向の断面視において、線路導体2の下面が金属端子1よりも下側に位置している。
FIG. 7 is an enlarged cross-sectional view showing a main part of the joint structure C according to still another embodiment of the present invention. In FIG. 7, the same parts as those in FIGS. 1 to 3B are designated by the same reference numerals. In the example shown in FIG. 7, of the
金属端子1のうち、基板4の第1面4a側に端面1aのみが露出するとは、言い換えると、第1面4aと端面1aとが面一となっているか、または金属端子1の長さ方向に見て、端面1aが第1面4aから突出していない。接合材3は、露出した端面1aから線路導体2の側面2aを含む第2端部2bにかけて覆うように位置している。後述のように、基板4の貫通孔4c内には、絶縁材料からなる封止材が位置している。封止材は、金属端子1と貫通孔4cとの間の隙間を塞ぐ機能を有している。第1面4a側に端面1aのみが露出する場合、基板4の貫通孔4c内における金属端子1の周面は、封止材によって全周が覆われており、端面1aは、接合材3によって覆われており、空気と接触する部分が無い。これによりインピーダンスの局所的な変化が抑制され、伝送特性の劣化を抑えることができる。
Of the
図8は、本発明のさらに他の実施形態の接合構造体Cにおける要部を拡大して示す断面図である。図8において図1〜図3Bと同様の部位には同様の符号を付している。図8に示す例では、図7に示す実施形態と同様に、金属端子1のうち、基板4の第1面4a側には、端面1aのみが露出するように位置しており、金属端子1の端面1aと線路導体2の側面2aとが対向し、端面1aと側面2aとが直接に接触している。上下方向の位置関係については、図5に示す実施形態と同様に、金属端子1の端面1aを含む上下方向の断面視において、金属端子1の下面が線路導体2よりも下側に位置している。これ以外の点において、この他の実施形態の接合構造体Cおよび半導体パッケージ10は、前述した実施形態の接合構造体Cおよび半導体パッケージ10と同様である。これらの同様の点については説明を省略する。
FIG. 8 is an enlarged cross-sectional view showing a main part of the joint structure C according to still another embodiment of the present invention. In FIG. 8, the same parts as those in FIGS. 1 to 3B are designated by the same reference numerals. In the example shown in FIG. 8, similarly to the embodiment shown in FIG. 7, the
また、他の実施形態を含む上記各実施形態の例において、接合材3が、金属端子1の第1端部1bから線路導体2の上面2bbの側面に隣接した部分にかけて連続的に広がって位置しているものでもよい。この場合には、比較的広い範囲で接合材3が広がって線路導体2に接合されるため、接合材3と線路導体2との接合強度の向上に有効である。また、これにより、接合材3を介した金属端子1と線路導体2との接合強度も効果的に向上させることができる。
Further, in the example of each of the above embodiments including other embodiments, the joining
この場合、接合材3のうち線路導体2に上面2bbに接合された部分の先端は、例えば、平面視において、円弧状または楕円弧状等の角部分を有していない形状であってもよい。この場合には、その角部分を起点にした接合材の剥がれの可能性を効果的に低減することができる。したがって、接合材3を介した金属端子1と線路導体2との接合強度も効果的に向上させることができる。
In this case, the tip of the portion of the joining
なお、上記の各例において、金属粒子が銀粒子であるときには、次のような点で有利である。すなわち、接合材3における熱伝導性(つまり、接合構造体Cおよびこれを含む半導体パッケージ10の放熱性等)、線路導体2および金属端子1を含む信号の伝送路における電気抵抗の低減等に有利である。また、半導体素子の実装または金属ケースの接合等のための熱負荷工程においても再溶融しづらい、アウトガスが少ないという利点が挙げられる。
In each of the above examples, when the metal particles are silver particles, it is advantageous in the following points. That is, it is advantageous for thermal conductivity in the bonding material 3 (that is, heat dissipation of the bonding structure C and the
この場合の銀粒子は、銀を99.9質量%以上含有する、いわゆる純銀であってもよく、微量の銅または金等の他の成分を含有するものでもよい。また、金属粒子の全部が銀粒子でなくてもよく、例えば銀粒子と銅粒子の両方が金属粒子に含まれていてもかまわない。 The silver particles in this case may be so-called sterling silver containing 99.9% by mass or more of silver, or may contain a trace amount of other components such as copper or gold. Further, not all of the metal particles need to be silver particles, and for example, both silver particles and copper particles may be contained in the metal particles.
また、金属粒子が銅粒子であるとき、または銅粒子を含むときには、金属粒子の全部が銀粒子であるときに比べて、イオンマイグレーションの可能性を低減すること、経済性を向上させること等においては有利である。 Further, when the metal particles are copper particles or contain copper particles, the possibility of ion migration is reduced and the economic efficiency is improved as compared with the case where all the metal particles are silver particles. Is advantageous.
前述したように、本発明の実施形態の半導体パッケージは次の構成を有している。すなわち、本実施形態の半導体パッケージ10は第1面4aおよび第1面4aと反対側の第2面4bを有する基板4と、基板4の第1面4a側に位置する線路導体2と、基板4の第2面4bから第1面4aにかけて貫通しており、第1面4a側に端部1bを有する金属端子1と、金属粒子を含んでおり、金属端子1の端部(第1端部)1bと線路導体2との間に介在している接合材3とを有している。また、本実施形態の半導体パッケージ10は、金属端子1の端部1bと線路導体2との間に、上記いずれかの構成の接合構造体Cを有している。
As described above, the semiconductor package of the embodiment of the present invention has the following configuration. That is, the
上記形態の半導体パッケージ10によれば、上記いずれかの構成の接合構造体Cを有することから、金属端子1と線路導体2とで構成される信号の伝送路におけるインピーダンス整合が容易で、高周波信号の伝送特性向上に有効な半導体パッケージ10を提供することができる。
According to the
基板4の第1面4a側は、前述した金属ケースで封止される側である。基板4と金属ケースとの間に形成される空間内に、半導体素子および金属端子1の端部1bが封止される。また、図2A、図2B、図3Aおよび図3B等に示す例では、基板4の貫通孔4c内に封止材(符号なし)が位置している。封止材は、金属端子1と貫通孔4cとの間の隙間を塞ぐ機能を有している。封止材は、ガラス材料またはセラミック材料等の絶縁材料からなる。このような絶縁材料の例としては、ホウケイ酸ガラス、ソーダガラス等のガラス、およびこれらのガラスに熱膨張係数や比誘電率を調整するためのセラミックフィラーを加えたものが挙げられる。この絶縁材料は、金属端子1におけるインピーダンスマッチング(比誘電率)および封止の信頼性等を考慮して、適宜選択することができる。なお、図1、図4および図5において、金属端子1と基板5の貫通孔4cとの間の封止材を省略している。
The
サブマウント6は、基板4の第1面4a上に設けられ、第1面4aに垂直な基板搭載面を有する。半導体パッケージ10において、サブマウント6は、絶縁板5に搭載される電子部品が発生する熱を基板4へ伝導する機能等を有している。すなわち、サブマウント6は、半導体パッケージ10の外部に放熱する放熱材としての機能を有する。
The
サブマウント6は、基板4と一体に形成されていてもよく、冷却部材(例えば、ペルチェ素子など)を含んでいてもよい。サブマウント6が基板4と一体に形成されている場合、サブマウント6は、基板4と同様の金属材料からなる。これにより、半導体パッケージ10における放熱性が効果的に確保される。
The
図9は、本発明の実施形態の半導体装置の斜視図である。本発明の実施形態の半導体装置は次の構成を有している。すなわち、本実施形態の半導体装置100は、半導体パッケージ10と、基板4の第1面4a側に位置し、線路導体2と電気的に接続される半導体素子20と、を備える。半導体素子20は、前述のとおり、たとえば光半導体素子等である。半導体素子20は、絶縁板5に搭載されるとともに、線路導体2と、ボンディングワイヤまたははんだ等によって電気的に接続される。
FIG. 9 is a perspective view of the semiconductor device according to the embodiment of the present invention. The semiconductor device of the embodiment of the present invention has the following configuration. That is, the
上記形態の半導体装置100によれば、上記いずれかの構成の半導体パッケージ10を備えることから、インピーダンス整合が容易で、高周波信号の伝送特性が向上する半導体装置100を提供することができる。
According to the
なお、本発明は以上の実施の形態の例に限定されるものではなく、本発明の要旨の範囲内であれば種々の変更は可能である。 The present invention is not limited to the examples of the above embodiments, and various modifications can be made within the scope of the gist of the present invention.
例えば、金属端子1の端面1aは、線路導体2の上面2bbに対して正確に垂直である必要はなく、加工精度等に応じて多少(数度程度)傾斜していてもよい。
For example, the
図1に示す実施形態の接合構造体(第1構造体)と、図8に示す実施形態の接合構造体(第2構造体)の高周波信号特性についてシミュレーションを行い、比較した。第1構造体と第2構造体との違いは、第1構造体が、金属端子1の第1端部1bが、基板4の第1面4aから突き出ている構造であり、第2構造体が、金属端子1の第1端部1bが、基板4の第1面4aから突き出ていない構造である。
The high frequency signal characteristics of the junction structure (first structure) of the embodiment shown in FIG. 1 and the junction structure (second structure) of the embodiment shown in FIG. 8 were simulated and compared. The difference between the first structure and the second structure is that the first structure has a structure in which the
図10Aおよび図10Bは、シミュレーションモデルを示す図であり、図10Aは第1構造体モデルAを示し、図10Bは、第2構造体モデルBを示す。第1構造体モデルAでは、基板4の第1面4aから、金属端子1の第1端部1bが50μm突出している。第2構造体モデルBは、基板4の第1面4aから、金属端子1の第1端部1bが突出しておらず、基板4の第1面4a側には端面1aのみが露出するように位置している構成であり、本発明の図8に示す実施形態のモデルに相当する。
10A and 10B are diagrams showing a simulation model, FIG. 10A shows a first structure model A, and FIG. 10B shows a second structure model B. In the first structure model A, the
図10Cおよび図10Dは、シミュレーション結果を示す図であり、図10Cは反射損失(S11)を示し、図10Dは挿入損失(S21)を示す。反射損失および挿入損失は、Sパラメータ解析によって得た演算結果である。第1構造体モデルAの結果を破線で示し、第2構造体モデルBの結果を実線で示す。反射損失は、縦軸の値(dB)が小さい(グラフの下方側)ほど損失が小さく、伝送特性が良好であることを示し、挿入損失は、縦軸の値(dB)がゼロに近い(グラフの上方側)ほど損失が小さく、伝送特性が良好であることを示す。図10Cに示すように、反射損失では、周波数が高くなるほど、第1構造体モデルAと第2構造体モデルBとの差が大きくなり、第2構造体モデルBのほうが良好な特性を示した。図10Dに示すように、挿入損失では、第2構造体モデルBのほうがやや良好な特性を示した。 10C and 10D are diagrams showing simulation results, FIG. 10C shows a reflection loss (S11), and FIG. 10D shows an insertion loss (S21). The reflection loss and the insertion loss are the calculation results obtained by the S-parameter analysis. The result of the first structure model A is shown by a broken line, and the result of the second structure model B is shown by a solid line. As for the reflection loss, the smaller the value (dB) on the vertical axis is (lower side of the graph), the smaller the loss is, and the better the transmission characteristics are. The upper side of the graph) indicates that the loss is smaller and the transmission characteristics are better. As shown in FIG. 10C, in the reflection loss, the higher the frequency, the larger the difference between the first structure model A and the second structure model B, and the second structure model B showed better characteristics. .. As shown in FIG. 10D, the second structure model B showed slightly better characteristics in terms of insertion loss.
本発明は、その精神または主要な特徴から逸脱することなく、他のいろいろな形態で実施できる。したがって、前述の実施形態はあらゆる点で単なる例示に過ぎず、本発明の範囲は特許請求の範囲に示すものであって、明細書本文には何ら拘束されない。さらに、特許請求の範囲に属する変形や変更は全て本発明の範囲内のものである。 The present invention can be practiced in various other forms without departing from its spirit or key features. Therefore, the above-described embodiment is merely an example in all respects, and the scope of the present invention is shown in the claims and is not bound by the text of the specification. Further, all modifications and modifications that fall within the scope of the claims are within the scope of the present invention.
1・・金属端子
1a・・端面
1b・・第1端部
2・・線路導体
2a・・側面
2b・・第2端部
2bb・・(線路導体の)上面
3・・接合材
4・・基板
4a・・第1面
4b・・第2面
4c・・貫通孔
5・・絶縁板
6・・サブマウント
7・・接地端子
8・・間隙
10・・半導体パッケージ
20・・半導体素子
100・・半導体装置
C・・接合構造体1 ・ ・
10 ... Semiconductor package
20 ... Semiconductor element
100 ... Semiconductor device C ... Bonded structure
Claims (7)
該金属端子の前記端面の一部が対向している側面を有する線路導体と、
金属粒子を含んでいるとともに、前記金属端子の前記端面から前記線路導体の一部にかけて覆うように位置しており、前記金属端子および前記線路導体に接合している接合材と、を備え、
前記接合材が、前記金属端子の前記端面を含む第1端部の外周を覆うように位置している接合構造体。 With metal terminals with end faces,
A track conductor having a side surface on which a part of the end face of the metal terminal faces each other,
It contains metal particles and is located so as to cover from the end face of the metal terminal to a part of the line conductor, and includes the metal terminal and a bonding material bonded to the line conductor .
A joining structure in which the joining material is located so as to cover the outer periphery of the first end portion including the end face of the metal terminal.
第1面および該第1面と反対側の第2面を有する基板と、を備えており、
前記線路導体は、前記基板の前記第1面側に位置し、
前記金属端子は、前記基板の前記第2面から前記第1面にかけて貫通しており、前記第1面側に端面を有している、半導体パッケージ。 The joint structure according to any one of claims 1 to 5 and
It comprises a first surface and a substrate having a second surface opposite to the first surface.
The line conductor is located on the first surface side of the substrate.
A semiconductor package in which the metal terminal penetrates from the second surface to the first surface of the substrate and has an end surface on the first surface side.
前記第1面側に位置し、前記線路導体と電気的に接続される半導体素子と、を備える半導体装置。 The semiconductor package according to claim 6 and
A semiconductor device including a semiconductor element located on the first surface side and electrically connected to the line conductor.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017207259 | 2017-10-26 | ||
JP2017207259 | 2017-10-26 | ||
PCT/JP2018/036560 WO2019082602A1 (en) | 2017-10-26 | 2018-09-28 | Bonding structure, semiconductor package and semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2019082602A1 JPWO2019082602A1 (en) | 2020-11-12 |
JP6978509B2 true JP6978509B2 (en) | 2021-12-08 |
Family
ID=66247432
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019550901A Active JP6978509B2 (en) | 2017-10-26 | 2018-09-28 | Bonded structures, semiconductor packages and semiconductor devices |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP6978509B2 (en) |
CN (2) | CN117936483A (en) |
WO (1) | WO2019082602A1 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022130757A (en) * | 2019-07-31 | 2022-09-07 | 京セラ株式会社 | Electronic device mounting package and electronic device |
WO2021166073A1 (en) * | 2020-02-18 | 2021-08-26 | 三菱電機株式会社 | To-can type optical semiconductor module |
JP7475176B2 (en) * | 2020-03-25 | 2024-04-26 | 京セラ株式会社 | Electronic element mounting package and electronic device |
WO2025023251A1 (en) * | 2023-07-24 | 2025-01-30 | 京セラ株式会社 | Heat dissipation member |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5004824B2 (en) * | 2007-08-29 | 2012-08-22 | 京セラ株式会社 | Connection structure between signal terminal and signal line conductor, electronic component mounting package and electronic device |
JP2011061750A (en) * | 2009-09-15 | 2011-03-24 | Nippon Telegr & Teleph Corp <Ntt> | Connection method and structure for high-frequency line, and package having the structure |
JP5776583B2 (en) * | 2011-03-18 | 2015-09-09 | 株式会社村田製作所 | Multilayer ceramic capacitor |
JP2013074048A (en) * | 2011-09-27 | 2013-04-22 | Kyocera Corp | Semiconductor element housing package and semiconductor device |
-
2018
- 2018-09-28 WO PCT/JP2018/036560 patent/WO2019082602A1/en active Application Filing
- 2018-09-28 JP JP2019550901A patent/JP6978509B2/en active Active
- 2018-09-28 CN CN202410061659.1A patent/CN117936483A/en active Pending
- 2018-09-28 CN CN201880068385.1A patent/CN111316425B/en active Active
Also Published As
Publication number | Publication date |
---|---|
WO2019082602A1 (en) | 2019-05-02 |
JPWO2019082602A1 (en) | 2020-11-12 |
CN111316425A (en) | 2020-06-19 |
CN117936483A (en) | 2024-04-26 |
CN111316425B (en) | 2024-02-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6978509B2 (en) | Bonded structures, semiconductor packages and semiconductor devices | |
JP7441287B2 (en) | semiconductor equipment | |
US7211934B2 (en) | Electronic device and method of manufacturing the same | |
JP3009788B2 (en) | Package for integrated circuit | |
CN107924880B (en) | Electronic component mounting package and electronic device | |
CN103329260B (en) | Semiconductor element is packaging body, the semiconductor device that possesses it and electronic installation for storage | |
JP2001196488A (en) | Electronic component device and manufacturing method thereof | |
KR20170086828A (en) | Clip -bonded semiconductor chip package using metal bump and the manufacturing method thereof | |
CN109478537B (en) | Substrate for mounting semiconductor element and semiconductor device | |
CN109005669A (en) | Semiconductor device | |
JP3816821B2 (en) | High frequency power module substrate and manufacturing method thereof | |
CN111834885B (en) | Semiconductor device header and semiconductor device | |
CN106415821A (en) | Element-accommodating package and mounting structure | |
US10985098B2 (en) | Electronic component mounting substrate, electronic device, and electronic module | |
CN113169130B (en) | Wiring board, package for mounting electronic component, and electronic device | |
JP2017092389A (en) | Semiconductor device | |
JP6927829B2 (en) | Bonded structure and semiconductor package | |
JP2008294219A (en) | Semiconductor device, and manufacturing method thereof | |
JP6867263B2 (en) | Bonded structure and semiconductor package | |
JP6927850B2 (en) | Bonded structure and semiconductor package | |
US10388628B2 (en) | Electronic component package | |
WO2012124539A1 (en) | Electronic component, and method for producing same | |
JP2004356391A (en) | Semiconductor element storage package and semiconductor device | |
CN107431047B (en) | Wiring board, electronic device, and electronic module | |
CN204189779U (en) | Electronic unit storage packaging part and electronic installation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200417 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210622 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210820 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211102 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211111 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6978509 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |