[go: up one dir, main page]

JP6971921B2 - Differential transmission lines, wiring boards and semiconductor packages - Google Patents

Differential transmission lines, wiring boards and semiconductor packages Download PDF

Info

Publication number
JP6971921B2
JP6971921B2 JP2018119728A JP2018119728A JP6971921B2 JP 6971921 B2 JP6971921 B2 JP 6971921B2 JP 2018119728 A JP2018119728 A JP 2018119728A JP 2018119728 A JP2018119728 A JP 2018119728A JP 6971921 B2 JP6971921 B2 JP 6971921B2
Authority
JP
Japan
Prior art keywords
line
wiring board
dielectric layer
signal line
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018119728A
Other languages
Japanese (ja)
Other versions
JP2020005018A (en
Inventor
隆行 白崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2018119728A priority Critical patent/JP6971921B2/en
Publication of JP2020005018A publication Critical patent/JP2020005018A/en
Application granted granted Critical
Publication of JP6971921B2 publication Critical patent/JP6971921B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)
  • Waveguides (AREA)

Description

本発明は、互いに平行な一対の信号線路を含む差動伝送線路、外部接続用のピン端子を有する半導体用パッケージおよび半導体装置に関する。 The present invention relates to a differential transmission line including a pair of parallel signal lines, a semiconductor package having pin terminals for external connection, and a semiconductor device.

高周波信号を伝送する伝送線路として、互いに逆位相の信号が伝送される一対の信号線路を含む差動線路が知られている。通常、差動線路の幅方向の両側には、差動線路の一対の信号線路の両方をまとめて挟むように接地導体層が配置されて、差動伝送線路を構成している。電位が異なる導体間の短絡を防ぐために、一対の信号線路同士は互いに距離をあけて位置し、差動線路と接地導体層とも互いに間をあけて位置している。 As a transmission line for transmitting a high frequency signal, a differential line including a pair of signal lines in which signals having opposite phases are transmitted is known. Usually, a ground conductor layer is arranged on both sides of the differential line in the width direction so as to sandwich both of the pair of signal lines of the differential line together to form a differential transmission line. In order to prevent short circuits between conductors having different potentials, the pair of signal lines are located at a distance from each other, and the differential line and the ground conductor layer are also located at a distance from each other.

差動伝送線路は、例えばセラミック板等の絶縁基板上に配置されて配線基板を構成する。配線基板は、例えば光半導体素子または半導体集積回路素子等の半導体素子を実装する半導体用パッケージに実装され、半導体素子と外部電気回路とを電気的に接続する導電路の一部を構成する。 The differential transmission line is arranged on an insulating substrate such as a ceramic plate to form a wiring board. The wiring board is mounted on a semiconductor package for mounting a semiconductor element such as an optical semiconductor element or a semiconductor integrated circuit element, and constitutes a part of a conductive path for electrically connecting the semiconductor element and an external electric circuit.

特開2008−10673号公報Japanese Unexamined Patent Publication No. 2008-10673 特開2004−304233号公報Japanese Unexamined Patent Publication No. 2004-304233

上記差動線路を含む差動伝送線路等においては、例えば半導体素子と外部電気回路との電気的な接続を容易とするために、一対の信号線路の長さ方向の一部を一方向に曲げる場合がある。つまり、差動線路が、その長さ方向の一部において湾曲している。このような場合には、差動線路が曲がった一方向側の信号線路、つまり内側の信号線路と、それと反対側の外側の信号線路とでは、線路の長さが互いに異なる。この長さの差に起因して、高周波信号の伝送損失が生じる可能性がある。 In a differential transmission line or the like including the above differential line, a part of a pair of signal lines in the length direction is bent in one direction in order to facilitate electrical connection between a semiconductor element and an external electric circuit, for example. In some cases. That is, the differential line is curved in a part of its length direction. In such a case, the length of the signal line on the one-way side where the differential line is bent, that is, the inner signal line and the outer signal line on the opposite side are different from each other. Due to this difference in length, transmission loss of high frequency signals can occur.

本発明の1つの態様の差動伝送線路は、それぞれ第1端および第2端を有し、前記第1端と前記第2端との間において第1方向に曲がった湾曲部分を有する互いに平行な一対の信号線路を含む差動線路と、該差動線路を挟んで、前記一対の信号線路と間をあけて位置している接地導体層と、前記湾曲部分において前記一対の信号線路のうち前記第1方向側に位置している内側の信号線路と、内側の前記信号線路に隣り合う前記接地導体層との間に位置している誘電体とを備える。 The differential transmission lines of one embodiment of the present invention have a first end and a second end, respectively, and are parallel to each other with a curved portion curved in the first direction between the first end and the second end. Of the differential line including the pair of signal lines, the ground conductor layer located at a distance from the pair of signal lines across the differential line, and the pair of signal lines in the curved portion. It includes an inner signal line located on the first direction side and a dielectric located between the ground conductor layer adjacent to the inner signal line.

本発明の1つの態様の配線基板は、上面を有する絶縁基板と、該絶縁基板の前記上面に位置しており、それぞれ第1端および第2端を有し、前記第1端と前記第2端との間において第1方向に曲がった湾曲部分を有する互いに平行な一対の信号線路を含む差動線路と、該差動線路を挟んで、前記一対の信号線路と間をあけて位置している接地導体層と、前記湾曲部分において前記一対の信号線路のうち前記第1方向側に位置している内側の前記信号線路と内側の前記信号線路に隣り合う前記接地導体層との間に位置している誘電体層とを含む差動伝送線路と備える。 The wiring substrate of one aspect of the present invention is located on an insulating substrate having an upper surface and the upper surface of the insulating substrate, and has a first end and a second end, respectively, and the first end and the second end, respectively. A differential line including a pair of parallel signal lines having a curved portion curved in the first direction between the ends and the pair of signal lines sandwiching the differential line is located at a distance from each other. Located between the grounded conductor layer and the grounded conductor layer adjacent to the inner signal line located on the first direction side of the pair of signal lines in the curved portion. It is provided with a differential transmission line including a dielectric layer.

本発明の1つの態様の半導体装置は、上記構成の配線基板と、半導体素子の収容部を有
する筐体と、該筐体の前記収容部に位置しており、前記配線基板の前記差動線路と電気的に接続された伝送線路とを備える。
The semiconductor device according to one aspect of the present invention is located in a wiring board having the above configuration, a housing having a housing portion for semiconductor elements, and the housing portion of the housing, and the differential line of the wiring board. And an electrically connected transmission line.

本発明の1つの態様の伝送線路によれば、誘電体の存在により、内側の信号線路において信号の伝送速度が遅くなり、電気長が長くなる。そのため、一対の信号線路の湾曲部分における内側の信号線路と外側の信号線路との物理長の差を打ち消すことができる。したがって、伝送損失の低減に有効な差動伝送線路を提供することができる。 According to the transmission line of one aspect of the present invention, the presence of the dielectric slows the transmission speed of the signal in the inner signal line and increases the electrical length. Therefore, it is possible to cancel the difference in physical length between the inner signal line and the outer signal line in the curved portion of the pair of signal lines. Therefore, it is possible to provide a differential transmission line that is effective in reducing transmission loss.

本発明の1つの態様の配線基板によれば、誘電体層の存在により、内側の信号線路において信号の伝送速度が低くなり、電気長が長くなる。そのため、一対の信号線路の湾曲部分における内側の信号線路と外側の信号線路との物理長の差を打ち消すことができる。したがって、伝送損失の低減に有効な差動伝送線路を有する配線基板を提供することができる。 According to the wiring board of one aspect of the present invention, the presence of the dielectric layer reduces the signal transmission rate in the inner signal line and increases the electrical length. Therefore, it is possible to cancel the difference in physical length between the inner signal line and the outer signal line in the curved portion of the pair of signal lines. Therefore, it is possible to provide a wiring board having a differential transmission line effective for reducing transmission loss.

本発明の1つの態様の半導体装置によれば、上記構成の配線基板を含むことから、高周波信号の伝送損失の低減に有効な半導体用パッケージを提供することができる。 According to the semiconductor device according to one aspect of the present invention, since the wiring board having the above configuration is included, it is possible to provide a semiconductor package effective for reducing the transmission loss of a high frequency signal.

(a)は本発明の実施形態の差動伝送線路および配線基板を示す平面図であり、(b)は(a)から誘電体(層)を除いた状態を示す平面図である。(A) is a plan view showing a differential transmission line and a wiring board according to an embodiment of the present invention, and (b) is a plan view showing a state in which a dielectric (layer) is removed from (a). 図1に示す配線基板を上側から見た斜視図である。It is a perspective view which looked at the wiring board shown in FIG. 1 from the upper side. (a)は、図2に示す配線基板の変形例を示す斜視図であり、(b)は(a)の要部を拡大して示す斜視図である。(A) is a perspective view showing a modified example of the wiring board shown in FIG. 2, and (b) is an enlarged perspective view showing a main part of (a). (a)および(b)は、それぞれ、図1に示す配線基板の変形例を示す平面図である。(A) and (b) are plan views which show the modification of the wiring board shown in FIG. 1, respectively. 図2に示す配線基板の変形例を示す斜視図である。It is a perspective view which shows the modification of the wiring board shown in FIG. (a)は本発明の他の実施形態の配線基板を示す平面図であり、(b)は(a)に示す配線基板を上側から見た斜視図である。(A) is a plan view showing a wiring board of another embodiment of the present invention, and (b) is a perspective view of the wiring board shown in (a) seen from the upper side. 本発明の実施形態の半導体用パッケージを上側から見た斜視図である。It is a perspective view which looked at the semiconductor package of embodiment of this invention from the upper side.

本発明の実施形態の差動伝送線路、配線基板および半導体用パッケージについて、添付の図面を参照して説明する。なお、以下の説明における上下の区別は説明上の便宜的なものであり、実際に差動伝送線路、配線基板または半導体用パッケージが使用されるときの上下を限定するものではない。また、以下の説明におけるインピーダンスは、特性インピーダンスを意味する。 The differential transmission line, wiring board, and semiconductor package of the embodiment of the present invention will be described with reference to the accompanying drawings. It should be noted that the distinction between the upper and lower parts in the following description is for convenience of explanation, and does not limit the upper and lower parts when the differential transmission line, the wiring board, or the semiconductor package is actually used. Further, the impedance in the following description means a characteristic impedance.

図1(a)は本発明の実施形態の差動伝送線路および配線基板を示す平面図であり、図1(b)は図1(a)から誘電体または誘電体層を除いた状態を示す平面図である。図2は図1に示す配線基板を上側から見た斜視図である。図3(a)は、図2に示す配線基板の変形例を示す斜視図であり、図3(b)は図3(a)の要部を拡大して示す斜視図である。図4(a)および(b)は、それぞれ、図1に示す配線基板の変形例を示す平面図である。図5は図2に示す配線基板の変形例を示す斜視図である。図6(a)は本発明の他の実施形態の配線基板を示す平面図であり、図6(b)は図6(a)に示す配線基板を上側から見た斜視図である。図7は、本発明の実施形態の半導体用パッケージを上側から見た斜視図である。 1 (a) is a plan view showing a differential transmission line and a wiring board according to an embodiment of the present invention, and FIG. 1 (b) shows a state in which a dielectric or a dielectric layer is removed from FIG. 1 (a). It is a plan view. FIG. 2 is a perspective view of the wiring board shown in FIG. 1 as viewed from above. 3A is a perspective view showing a modified example of the wiring board shown in FIG. 2, and FIG. 3B is an enlarged perspective view showing a main part of FIG. 3A. 4 (a) and 4 (b) are plan views showing a modified example of the wiring board shown in FIG. 1, respectively. FIG. 5 is a perspective view showing a modified example of the wiring board shown in FIG. 6 (a) is a plan view showing a wiring board of another embodiment of the present invention, and FIG. 6 (b) is a perspective view of the wiring board shown in FIG. 6 (a) as viewed from above. FIG. 7 is a perspective view of the semiconductor package according to the embodiment of the present invention as viewed from above.

実施形態の差動伝送線路10は、例えば、半導体素子と外部電気回路等の他の電気回路とを電気的に接続する導電路として用いられる。以下に説明する実施形態の差動伝送線路10
は、絶縁基板11上に配置されて配線基板20を構成している。配線基板20は、半導体素子が実装される半導体用パッケージ30において半導体素子と外部電気回路等とを電気的に接続する接続部材として用いられている。
The differential transmission line 10 of the embodiment is used, for example, as a conductive path for electrically connecting a semiconductor element and another electric circuit such as an external electric circuit. Differential transmission line 10 of the embodiment described below
Is arranged on the insulating substrate 11 to form the wiring board 20. The wiring board 20 is used as a connecting member for electrically connecting the semiconductor element and an external electric circuit or the like in the semiconductor package 30 on which the semiconductor element is mounted.

ただし、上記は説明のための便宜的な形態である。差動伝送線路10は、絶縁基板11上に位置するものには限定されず、種々の形態において高周波信号(数十GHz以上等)の信号伝送用に用いられて構わない。配線基板20も、上記の用途には限定されず、例えば、電子部品搭載用基板として単独で用いられるものでも構わない。 However, the above is a convenient form for explanation. The differential transmission line 10 is not limited to the one located on the insulating substrate 11, and may be used for signal transmission of a high frequency signal (several tens of GHz or more, etc.) in various forms. The wiring board 20 is not limited to the above-mentioned applications, and may be used alone as a board for mounting electronic components, for example.

実施形態の差動伝送線路10は、互いに平行な一対の信号線路1を含む差動線路1Aと、接地導体層2と、誘電体3とを有している。一対の信号線路1は、それぞれ第1端aおよび第2端1bを有している。また、それぞれの信号線路1は、第1端1aと第2端1bとの間において第1方向Xに曲がった湾曲部分1cを有している。湾曲部分1c以外において一対の信号線路1はそれぞれ直線状であり、平行である。湾曲部分1cにおいても、一対の信号線路1同士の間の距離は直線状の部分と同じく一定であり、互いに平行状の位置関係にある。 The differential transmission line 10 of the embodiment has a differential line 1A including a pair of signal lines 1 parallel to each other, a ground conductor layer 2, and a dielectric 3. The pair of signal lines 1 have a first end a and a second end 1b, respectively. Further, each signal line 1 has a curved portion 1c bent in the first direction X between the first end 1a and the second end 1b. The pair of signal lines 1 are linear and parallel to each other except for the curved portion 1c. Even in the curved portion 1c, the distance between the pair of signal lines 1 is constant as in the linear portion, and the positional relationship is parallel to each other.

接地導体層2は、差動線路1Aを挟んで、一対の信号線路1と間をあけて(電気的に短絡しないように)位置している。接地導体層2は、図1等に示す例では2つの接地線路(接地線路としては符号なし)によって構成されている。これらの2つの接地線路のそれぞれは、信号線路1の長さ方向に直交する幅方向において、差動線路1Aを挟む両側に位置している。 The ground conductor layer 2 is located with the differential line 1A interposed therebetween so as to be spaced apart from the pair of signal lines 1 (so as not to be electrically short-circuited). In the example shown in FIG. 1 and the like, the ground conductor layer 2 is composed of two ground lines (no sign as a ground line). Each of these two grounded lines is located on both sides of the differential line 1A in the width direction orthogonal to the length direction of the signal line 1.

誘電体3は、湾曲部分1cにおいて、一対の信号線路1のうち第1方向X側に位置している内側の信号線路1と、内側の信号線路に隣り合う接地導体層2との間に位置している。なお、以下の説明において、一対の信号線路1のうち第1方向X側(いわゆるカーブの内側)に位置するものを単に内側の信号線路1という場合がある。また、他の信号線路1を単に外側の信号線路1という場合がある。 The dielectric 3 is located in the curved portion 1c between the inner signal line 1 located on the X side in the first direction of the pair of signal lines 1 and the ground conductor layer 2 adjacent to the inner signal line. doing. In the following description, of the pair of signal lines 1, the one located on the X side in the first direction (inside the so-called curve) may be simply referred to as the inner signal line 1. Further, the other signal line 1 may be simply referred to as an outer signal line 1.

この実施形態において、誘電体3は誘電材料からなる誘電体層3Aとして実現されている。前述したように、この差動伝送線路10は絶縁基板11上に位置して実施形態の配線基板20を構成している。差動伝送線路10に含まれる誘電体3は、この絶縁基板11上に位置する誘電体層3Aに相当する。以下において、簡単のため、誘電体3を誘電体層3Aと特に区別せずに誘電体層3Aという場合がある。 In this embodiment, the dielectric 3 is realized as a dielectric layer 3A made of a dielectric material. As described above, the differential transmission line 10 is located on the insulating substrate 11 to form the wiring board 20 of the embodiment. The dielectric 3 included in the differential transmission line 10 corresponds to the dielectric layer 3A located on the insulating substrate 11. In the following, for the sake of simplicity, the dielectric 3 may be referred to as a dielectric layer 3A without being particularly distinguished from the dielectric layer 3A.

差動伝送線路10は、例えば上記のように半導体素子と外部電気回路とを電気的に接続する導電路として用いられる。差動線路1Aは、この信号を伝送する導電路である。差動線路1Aが有する一対の信号線路1は、それぞれ互いに逆位相の電流が流れて、その電位差で信号を伝送する差動伝送を行なう。 The differential transmission line 10 is used, for example, as a conductive path for electrically connecting a semiconductor element and an external electric circuit as described above. The differential line 1A is a conductive path that transmits this signal. The pair of signal lines 1 included in the differential line 1A carry out differential transmission in which currents having opposite phases flow to each other and signals are transmitted by the potential difference.

信号線路1の第1端1aおよび第2端1bは、それぞれ、例えば、半導体素子と電気的に接続される接続端部および外部電気回路と電気的に接続される接続端部である。また、信号線路1は、第1端1aと第2端1bとの間(図1等に示す例では長さ方向の中央付近)において湾曲部分1cを有している。言い換えれば、信号線路1が長さ方向の途中で90度方向等に曲がっている。信号線路1が湾曲部分1cを有していることにより、例えば、半導体素子が接続される方向と外部電気回路が接続される方向とが互いに異なるようなときでも、それらの電気的接続を行わせることができる。 The first end 1a and the second end 1b of the signal line 1 are, for example, a connection end portion electrically connected to a semiconductor element and a connection end portion electrically connected to an external electric circuit, respectively. Further, the signal line 1 has a curved portion 1c between the first end 1a and the second end 1b (near the center in the length direction in the example shown in FIG. 1 and the like). In other words, the signal line 1 is bent in the direction of 90 degrees or the like in the middle of the length direction. Since the signal line 1 has the curved portion 1c, for example, even when the direction in which the semiconductor element is connected and the direction in which the external electric circuit is connected are different from each other, they are electrically connected. be able to.

差動線路1Aを挟む接地導体層2は、それぞれの信号線路1の特性インピーダンスの調整および電磁ノイズの低減等の機能を有している。このような機能を考慮して、接地導体
層2は、差動線路1A(個々の信号線路1)の長さ方向の全長にわたって、信号線路1のそれぞれに沿って位置している。
The ground conductor layer 2 sandwiching the differential line 1A has functions such as adjusting the characteristic impedance of each signal line 1 and reducing electromagnetic noise. In consideration of such a function, the ground conductor layer 2 is located along each of the signal lines 1 over the entire length in the length direction of the differential lines 1A (individual signal lines 1).

誘電体3は、一対の信号線路1同士の間で伝送されるそれぞれの信号に対する電気長を互いに同じ値に調整する機能を有している。すなわち、湾曲部分1cにおいては、内側の信号線路1の物理長が、外側の信号線路1の物理長よりも短い。仮に誘電体3がないとすると、内側の信号線路1の電気長も外側の信号線路1の電気長よりも短くなる。この電気長の差に起因して、内側の信号線路1と外側の信号線路1との間で位相がずれて、差動伝送線路10として伝送損失を生じる可能性がある。これに対して、誘電体3が存在していることにより、内側の信号線路1において信号の伝送速度を遅くして電気長を長くすることができる。そのため、一対の信号線路1の湾曲部分1cにおける内側の信号線路1と外側の信号線路1との物理長の差を打ち消して、電気長を互いに同じ程度にすることができる。したがって、伝送損失の低減に有効な差動伝送線路10を提供することができる。 The dielectric 3 has a function of adjusting the electric length for each signal transmitted between the pair of signal lines 1 to the same value. That is, in the curved portion 1c, the physical length of the inner signal line 1 is shorter than the physical length of the outer signal line 1. If there is no dielectric 3, the electric length of the inner signal line 1 is also shorter than the electric length of the outer signal line 1. Due to this difference in electrical length, the phase may shift between the inner signal line 1 and the outer signal line 1, causing a transmission loss as the differential transmission line 10. On the other hand, the presence of the dielectric 3 makes it possible to slow down the signal transmission speed and lengthen the electrical length in the inner signal line 1. Therefore, the difference in physical length between the inner signal line 1 and the outer signal line 1 in the curved portion 1c of the pair of signal lines 1 can be canceled out so that the electric lengths can be made equal to each other. Therefore, it is possible to provide a differential transmission line 10 that is effective in reducing transmission loss.

なお、誘電体3は、この実施形態では絶縁基板11上に位置して配線基板20を構成するものとしているため、上記のように誘電体層3Aである。ただし、誘電体3は、このような誘電体層3Aには限定されず、信号線路1と接地導体層2との間に位置することができる他の形態のものであればよい。誘電体3の他の形態としては、例えば、誘電体粒子を含むガラス等の被覆材、および導線状の信号線路(図示せず)を被覆するエポキシなどの被覆材等が挙げられる。 Since the dielectric 3 is located on the insulating substrate 11 to form the wiring board 20 in this embodiment, it is the dielectric layer 3A as described above. However, the dielectric 3 is not limited to such a dielectric layer 3A, and may be any other form that can be located between the signal line 1 and the ground conductor layer 2. Other forms of the dielectric 3 include, for example, a coating material such as glass containing dielectric particles, a coating material such as epoxy for coating a conductor-shaped signal line (not shown), and the like.

誘電体3を形成する誘電材料は、仮に誘電体3がないとしたときに内側の信号線路1と接地導体層2との間に位置する空気等のものを超える比誘電率であるものを用いることができる。具体的には、誘電体3は、アルミナ(比誘電率が8〜10程度)およびガラス(比誘電率が4〜10程度)等の無機材料、エポキシ樹脂(比誘電率が3〜5程度)等の樹脂材料等を用いることができる。また、誘電体3は、チタン酸バリウム(比誘電率が1200〜1500程度)の、いわゆる誘電体セラミックからなるものでもよい。 As the dielectric material forming the dielectric 3, if there is no dielectric 3, a material having a relative permittivity exceeding that of air or the like located between the inner signal line 1 and the ground conductor layer 2 is used. be able to. Specifically, the dielectric 3 is an inorganic material such as alumina (relative permittivity of about 8 to 10) and glass (relative permittivity of about 4 to 10), and an epoxy resin (relative permittivity of about 3 to 5). Etc., resin materials and the like can be used. Further, the dielectric 3 may be made of barium titanate (relative permittivity of about 1200 to 1500), a so-called dielectric ceramic.

湾曲部分1cにおいて誘電体3が位置する範囲は、誘電体3が有する比誘電率、信号線路1を伝送される信号の周波数および湾曲部分の曲率等の条件に応じて適宜設定することができる。つまり、湾曲部分1cにおける一対の信号線路1間の物理長の差と、信号伝送が遅延することによる内側の信号線路の電気長の延びとが同じ程度になるように、誘電体3の存在範囲を設定すればよい。 The range in which the dielectric 3 is located in the curved portion 1c can be appropriately set according to conditions such as the relative permittivity of the dielectric 3, the frequency of the signal transmitted through the signal line 1, and the curvature of the curved portion. That is, the existence range of the dielectric 3 is such that the difference in physical length between the pair of signal lines 1 in the curved portion 1c and the extension of the electrical length of the inner signal line due to the delay in signal transmission are about the same. Should be set.

配線基板20は、例えば上記構成の差動伝送線路10と、差動伝送線路10が位置する上面を有する絶縁基板11とによって基本的に構成されている。この場合、差動伝送線路10は絶縁基板11の上面に位置する誘電体層3Aを有する。絶縁基板11は、例えば平面視で矩形状であり、平板状である。 The wiring board 20 is basically composed of, for example, a differential transmission line 10 having the above configuration and an insulating board 11 having an upper surface on which the differential transmission line 10 is located. In this case, the differential transmission line 10 has a dielectric layer 3A located on the upper surface of the insulating substrate 11. The insulating substrate 11 has, for example, a rectangular shape in a plan view and a flat plate shape.

すなわち、実施形態の配線基板20は、上面を有する絶縁基板11と、絶縁基板11の上面に位置している、互いに平行な一対の信号線路1を含む差動線路1Aと、その上面に位置する接地導体層2と、信号線路1と接地導体層2との間において絶縁基板11の上面に位置する誘電体層3Aとを有している。信号線路1のそれぞれは、第1端1aおよび第2端1bを有し、第1端1aと第2端1bとの間において第1方向Xに曲がった湾曲部分1cを有している。第1方向Xは、例えば矩形状の絶縁板11の1つの外辺に対して直交する方向である。つまり、差動線路1Aが約90度曲がっている。この曲がりは、90度には限定されず、外部電気回路等との接続位置等の条件に応じて適宜設定することができる。 That is, the wiring board 20 of the embodiment is located on the insulating substrate 11 having an upper surface, the differential line 1A including a pair of signal lines 1 parallel to each other, which are located on the upper surface of the insulating substrate 11, and the upper surface thereof. It has a ground conductor layer 2 and a dielectric layer 3A located on the upper surface of the insulating substrate 11 between the signal line 1 and the ground conductor layer 2. Each of the signal lines 1 has a first end 1a and a second end 1b, and has a curved portion 1c bent in the first direction X between the first end 1a and the second end 1b. The first direction X is, for example, a direction orthogonal to one outer side of the rectangular insulating plate 11. That is, the differential line 1A is bent by about 90 degrees. This bending is not limited to 90 degrees, and can be appropriately set according to conditions such as a connection position with an external electric circuit or the like.

また、接地導体層2は、差動線路1Aを挟んで、信号線路1の幅方向における両側に位置している。接地導体層2は、電気的な短絡抑制のため、一対の信号線路1と間をあけて
位置している。
Further, the ground conductor layer 2 is located on both sides of the signal line 1 in the width direction with the differential line 1A interposed therebetween. The ground conductor layer 2 is located at a distance from the pair of signal lines 1 in order to suppress an electrical short circuit.

また、誘電体層3Aは、湾曲部分1cにおいて、一対の信号線路1のうち前記第1方向X側に位置している内側の信号線路1とその内側の信号線路1に隣り合う接地導体層2との間に位置している。配線基板20に関する以下の説明においても、前述した差動伝送線路10に関する説明と同様に、第1方向X側の信号線路1を単に内側の信号線路1という場合があり、他の信号線路1を単に外側の信号線路1という場合がある。 Further, the dielectric layer 3A is a grounded conductor layer 2 adjacent to the inner signal line 1 located on the first direction X side of the pair of signal lines 1 and the inner signal line 1 in the curved portion 1c. It is located between and. In the following description of the wiring board 20, as in the above description of the differential transmission line 10, the signal line 1 on the first direction X side may be simply referred to as the inner signal line 1, and the other signal line 1 may be referred to. It may be simply referred to as the outer signal line 1.

絶縁基板11は、差動線路1Aおよび接地導体層2を互いに電気的に絶縁させた状態で、一定の位置関係に固定する基体としての機能を有している。絶縁基板11は、例えば、上記のように矩形平板状であり、酸化アルミニウム質焼結体、窒化アルミニウム質焼結体、窒化ケイ素質焼結体、炭化ケイ素質焼結体、ムライト質焼結体およびガラスセラミック焼結体等から適宜選択された電気絶縁性の材料で形成されている。絶縁基板11は、これらのセラミック材料からなるものには限定されない。例えば、絶縁基板11は、エポキシ樹脂、ポリイミド樹脂およびポリアミド樹脂等の樹脂材料を含むものでもよく、これらの樹脂材料にガラスクロスまたは無機物フィラー等が加えられた複合材料を含むものでもよい。 The insulating substrate 11 has a function as a substrate for fixing the differential line 1A and the ground conductor layer 2 in a state of being electrically insulated from each other in a fixed positional relationship. The insulating substrate 11 has, for example, a rectangular flat plate as described above, and has an aluminum oxide-like sintered body, an aluminum nitride-based sintered body, a silicon nitride-based sintered body, a silicon-carbonized sintered body, and a mulite-based sintered body. It is made of an electrically insulating material appropriately selected from a glass-ceramic sintered body and the like. The insulating substrate 11 is not limited to those made of these ceramic materials. For example, the insulating substrate 11 may include a resin material such as an epoxy resin, a polyimide resin, and a polyamide resin, or may include a composite material in which a glass cloth or an inorganic filler is added to these resin materials.

絶縁基板11は、酸化アルミニウム質焼結体からなるものであるときには、以下の工程を含む製造方法で製作することができる。まず、酸化アルミニウム、酸化ケイ素および酸化カルシウム等の原料粉末を有機溶剤およびバインダとともに混練してスラリーを作製する。次に、このスラリーをドクターブレード法またはリップコータ法等の成形法で帯状のセラミックグリーンシートに成形する。その後、セラミックグリーンシートを所定の形状および寸法に切断して複数のシートを作製し、必要に応じて複数のシートを作製した後、1300〜1600℃程度の温度で焼成する。以上の工程によって、絶縁基板11を製作することができる。 When the insulating substrate 11 is made of an aluminum oxide sintered body, it can be manufactured by a manufacturing method including the following steps. First, raw material powders such as aluminum oxide, silicon oxide and calcium oxide are kneaded together with an organic solvent and a binder to prepare a slurry. Next, this slurry is molded into a strip-shaped ceramic green sheet by a molding method such as a doctor blade method or a lip coater method. Then, the ceramic green sheet is cut into a predetermined shape and size to prepare a plurality of sheets, and if necessary, a plurality of sheets are prepared and then fired at a temperature of about 1300 to 1600 ° C. The insulating substrate 11 can be manufactured by the above steps.

また、絶縁基板11がエポキシ樹脂からなる場合であるときには、未硬化のエポキシ樹脂材料を、絶縁基板11と同様の内部空間を有する成型金型内に充填して加熱硬化させる方法で、絶縁基板11を製作することができる。 When the insulating substrate 11 is made of an epoxy resin, the insulating substrate 11 is heated and cured by filling a molding mold having an internal space similar to that of the insulating substrate 11 with an uncured epoxy resin material. Can be manufactured.

信号線路1は、タングステン、モリブデン、マンガン、銅、銀、パラジウム、金、クロム、チタンおよびコバルト等の金属材料から適宜選択された金属材料により形成されている。また、信号線路1は、これらの金属材料を含む合金材料により形成されたものでもよい。信号線路1は、メタライズ層、めっき層および蒸着層等の種々の形態で形成されたものとすることができる。信号線路1は、例えばタングステンのメタライズ層である場合には、次に示す各工程で形成することができる。 The signal line 1 is formed of a metal material appropriately selected from metal materials such as tungsten, molybdenum, manganese, copper, silver, palladium, gold, chromium, titanium and cobalt. Further, the signal line 1 may be formed of an alloy material containing these metal materials. The signal line 1 can be formed in various forms such as a metallized layer, a plating layer, and a thin-film deposition layer. In the case of a tungsten metallized layer, for example, the signal line 1 can be formed by each of the following steps.

まず、タングステンの粉末を有機溶剤およびバインダとともに混練して金属ペーストを作製する。次に、この金属ペーストをスクリーン印刷法等の方法で絶縁基板11となるシート表面に印刷する。その後、この金属ペーストをシートとともに同時焼成する。以上の方法によって信号線路1を形成することができる。このタングステンのメタライズ層は、その露出表面にニッケルおよび金等のめっき層が被着されてもよい。めっき層の被着により、信号線路1の酸化腐食抑制、信号線路1に対するはんだの濡れ性およびボンディングワイヤのボンディング性等の特性を向上させることができる。はんだおよびボンディングワイヤは、例えば、信号線路1と外部電気回路とを電気的に接続する導電性接続材である。 First, the tungsten powder is kneaded with an organic solvent and a binder to prepare a metal paste. Next, this metal paste is printed on the surface of the sheet to be the insulating substrate 11 by a method such as screen printing. Then, this metal paste is co-fired together with the sheet. The signal line 1 can be formed by the above method. The exposed surface of the metallized layer of tungsten may be coated with a plating layer such as nickel and gold. By adhering the plating layer, it is possible to improve characteristics such as suppression of oxidative corrosion of the signal line 1, wettability of the solder to the signal line 1, and bonding property of the bonding wire. The solder and the bonding wire are, for example, conductive connecting materials that electrically connect the signal line 1 and the external electric circuit.

誘電体層3Aは、湾曲部分1cにおいて内側の信号線路1と外側の信号線路1との電気長を同じ長さに揃える機能を有している。この機能は、前述した差動伝送線路10の誘電体3の場合と同様である。すなわち、湾曲部分1cにおいて、誘電体層3Aの存在により内側の信号線路の信号の伝送速度が遅くなる。そのため、内側の信号線路1の電気長が長く
なり、外側の信号線路1よりも物理長が短い内側の信号線路1の電気長が長くなる。これにより、湾曲部分1cにおける一対の信号線路1間で、互いの物理長の差が打ち消され、同じ電気長に揃えられる。したがって、一対の信号線路1間における位相のずれが低減され、伝送損失が低減される。
The dielectric layer 3A has a function of making the electric lengths of the inner signal line 1 and the outer signal line 1 the same in the curved portion 1c. This function is the same as that of the dielectric 3 of the differential transmission line 10 described above. That is, in the curved portion 1c, the transmission speed of the signal on the inner signal line becomes slow due to the presence of the dielectric layer 3A. Therefore, the electric length of the inner signal line 1 becomes longer, and the electric length of the inner signal line 1 having a shorter physical length than the outer signal line 1 becomes longer. As a result, the difference in physical length between the pair of signal lines 1 in the curved portion 1c is canceled out, and the electric lengths are made the same. Therefore, the phase shift between the pair of signal lines 1 is reduced, and the transmission loss is reduced.

誘電体層3Aは、例えば前述した実施形態の差動伝送線路10が有する誘電体3と同様の誘電材料によって形成されている。誘電体層3Aは、絶縁基板11と一体的に形成されたものでもよく、絶縁基板11とは別に製作された層状のものが絶縁基板11の上面に接合されてなるものでもよい。この場合、誘電体層3Aは、絶縁基板11と同じまたはそれ以上の比誘電率を有するものであれば、内側の信号線路1における信号伝送を効果的に遅延させることができる。すなわち、この場合には、内側の信号線路1と接地導体層2との間には空気と絶縁基板11の表面部分とが位置している。この空気の部分を誘電体層3Aで置換するため、内側の信号線路1の伝送速度を遅くすることができる。 The dielectric layer 3A is formed of, for example, the same dielectric material as the dielectric 3 of the differential transmission line 10 of the above-described embodiment. The dielectric layer 3A may be integrally formed with the insulating substrate 11, or may be a layer formed separately from the insulating substrate 11 bonded to the upper surface of the insulating substrate 11. In this case, if the dielectric layer 3A has a relative permittivity equal to or higher than that of the insulating substrate 11, the signal transmission on the inner signal line 1 can be effectively delayed. That is, in this case, the air and the surface portion of the insulating substrate 11 are located between the inner signal line 1 and the ground conductor layer 2. Since this air portion is replaced by the dielectric layer 3A, the transmission speed of the inner signal line 1 can be slowed down.

誘電体層3Aは、例えば、酸化アルミニウム質焼結体からなる絶縁基板11に含まれているのと同様のアルミナを含むものであれば、次の方法で形成することができる。まず、絶縁基板11と同様の酸化アルミニウムおよび酸化ケイ素等の原料粉末を有機溶剤およびバインダと混練してセラミックペーストを作製する。次に、このセラミックペーストを、信号配線1となる金属ペーストを印刷した、絶縁基板11となるシート表面に所定パターンに印刷する。その後、このセラミックペーストを金属ペーストおよびシートと同時焼成してアルミナを含む焼結体とする。以上の工程によって、アルミナを含む誘電体層3Aを絶縁基板11上面の所定位置に形成することができる。 The dielectric layer 3A can be formed by the following method, for example, as long as it contains alumina similar to that contained in the insulating substrate 11 made of an aluminum oxide sintered body. First, a raw material powder such as aluminum oxide and silicon oxide similar to that of the insulating substrate 11 is kneaded with an organic solvent and a binder to prepare a ceramic paste. Next, this ceramic paste is printed in a predetermined pattern on the surface of the sheet to be the insulating substrate 11 on which the metal paste to be the signal wiring 1 is printed. Then, this ceramic paste is co-fired with the metal paste and the sheet to obtain a sintered body containing alumina. By the above steps, the dielectric layer 3A containing alumina can be formed at a predetermined position on the upper surface of the insulating substrate 11.

誘電体層3Aは、絶縁基板11を形成する材料と同じ材料を含むものであれば、上記のように絶縁基板11との一体的な形成が容易である。また、誘電体層3Aと絶縁基板11との接合強度の向上にも有効である。したがって、配線基板20の生産性および信頼性等を考慮すれば、誘電体層3Aは、絶縁基板11を形成する材料と同じ材料を含むものが適している。 As long as the dielectric layer 3A contains the same material as the material forming the insulating substrate 11, it can be easily integrally formed with the insulating substrate 11 as described above. It is also effective in improving the bonding strength between the dielectric layer 3A and the insulating substrate 11. Therefore, considering the productivity and reliability of the wiring board 20, the dielectric layer 3A preferably contains the same material as the material forming the insulating substrate 11.

誘電体層3Aが絶縁基板11と異なる材料からなるときには、例えば絶縁基板11とは別に作成した層状の誘電材料を、ガラス、セラミック、ろう材または樹脂材料等の接合材を介して絶縁基板11の上面に接合すればよい。この場合には、誘電体層3Aの比誘電率を絶縁基板11の比誘電率よりも大きくすることが容易である。そのため、内側の信号線路1の信号伝送速度を効果的に低減して電気長を延ばすことも容易である。なお、絶縁基板11とは別に作成した層状の誘電材料は、例えばチタン酸バリウムの薄層であり、例えば、チタン酸バリウムの粉末をバインダ等とともに成形したシートを焼成する製造方法で、作製することができる。 When the dielectric layer 3A is made of a material different from that of the insulating substrate 11, for example, a layered dielectric material prepared separately from the insulating substrate 11 is used in the insulating substrate 11 via a bonding material such as glass, ceramic, brazing material, or resin material. It may be joined to the upper surface. In this case, it is easy to make the relative permittivity of the dielectric layer 3A larger than the relative permittivity of the insulating substrate 11. Therefore, it is easy to effectively reduce the signal transmission speed of the inner signal line 1 and extend the electric length. The layered dielectric material produced separately from the insulating substrate 11 is, for example, a thin layer of barium titanate, and is produced by, for example, a manufacturing method in which a sheet obtained by molding barium titanate powder together with a binder or the like is fired. Can be done.

配線基板20において、湾曲部分1cのうち誘電体層3Aが位置する範囲(誘電体層3Aの、信号線路1に沿った長さ)は、前述した差動伝送線路10における誘電体3の場合と同様に設定することができる。すなわち、誘電体層3Aを形成する材料の比誘電率、信号線路1を伝送される信号の周波数および湾曲部分の曲率等の条件に応じて、信号線路1に沿う誘電体層3Aの長さを設定する。 In the wiring board 20, the range in which the dielectric layer 3A is located in the curved portion 1c (the length of the dielectric layer 3A along the signal line 1) is the same as that of the dielectric 3 in the differential transmission line 10 described above. It can be set in the same way. That is, the length of the dielectric layer 3A along the signal line 1 is set according to conditions such as the relative permittivity of the material forming the dielectric layer 3A, the frequency of the signal transmitted through the signal line 1, and the curvature of the curved portion. Set.

上記の配線基板20において、絶縁基板11が第1誘電体材料を含んでいるとともに、誘電体層3Aが第1誘電体材料よりも誘電率が大きい第2誘電体材料を含んでいてもよい。例えば、絶縁基板11が酸化アルミニウム質焼結体からなる場合であれば、絶縁基板11は第1誘電体材料としてアルミナを含有している。また、このときに、例えば図3に示すように、絶縁基板11の上面が、誘電体層3Aが位置する部分において凹部4を有していてもよい。さらに、その凹部4内に誘電体層3A(図3では図示せず)が厚み方向の少なくとも一部が位置していてもよい。この厚み方向の一部とは、例えば誘電体層3Aの厚み方向の中央部よりも下側の部分である。 In the wiring board 20, the insulating substrate 11 may contain a first dielectric material, and the dielectric layer 3A may contain a second dielectric material having a higher dielectric constant than the first dielectric material. For example, when the insulating substrate 11 is made of an aluminum oxide sintered body, the insulating substrate 11 contains alumina as the first dielectric material. Further, at this time, for example, as shown in FIG. 3, the upper surface of the insulating substrate 11 may have a recess 4 in a portion where the dielectric layer 3A is located. Further, at least a part of the dielectric layer 3A (not shown in FIG. 3) in the thickness direction may be located in the recess 4. The portion in the thickness direction is, for example, a portion below the central portion in the thickness direction of the dielectric layer 3A.

この場合には、上下方向において、内側の信号線路1と接地導体層2との間に存在する誘電体層3Aの範囲をより大きくすることができる。そのため、信号線路1に対する誘電体層3Aによる信号伝送の遅延の効果を高めることができる。したがって、内側の信号線路の電気長をより容易に、長くする方向に調整することができ、伝送損失低減に有利な配線基板20とすることができる。 In this case, the range of the dielectric layer 3A existing between the inner signal line 1 and the ground conductor layer 2 can be made larger in the vertical direction. Therefore, the effect of delaying signal transmission by the dielectric layer 3A on the signal line 1 can be enhanced. Therefore, the electric length of the inner signal line can be adjusted more easily and in the direction of lengthening, and the wiring board 20 can be advantageous for reducing the transmission loss.

また、この場合には、凹部4内に誘電体層3Aの厚み方向の一部が埋まった形態であるため、アンカー効果により誘電体層3Aの絶縁基板11に対する接合の強度を高めることもできる。なお、アンカー効果による誘電体層3Aと絶縁基板11との接合強度向上の効果は、誘電体層3Aが絶縁基板11と同じ材料からなる場合でも得ることができる。したがって、単に誘電体層3Aと絶縁基板11との接合強度を高めるために、絶縁基板11が凹部4を有するものとしても構わない。 Further, in this case, since a part of the dielectric layer 3A in the thickness direction is embedded in the recess 4, the strength of the bonding of the dielectric layer 3A to the insulating substrate 11 can be increased by the anchor effect. The effect of improving the bonding strength between the dielectric layer 3A and the insulating substrate 11 by the anchor effect can be obtained even when the dielectric layer 3A is made of the same material as the insulating substrate 11. Therefore, the insulating substrate 11 may have the recess 4 simply in order to increase the bonding strength between the dielectric layer 3A and the insulating substrate 11.

配線基板20は、上記各例において、例えば図4(a)に示すように、誘電体層3Aが、絶縁基板11の上面から湾曲部分1cにおける内側の信号線路1にかけて覆うように位置しているものでもよい。この場合には、内側の信号線路1に対して、より広い範囲で、より近い位置で誘電体層3Aが存在する。そのため、信号線路1に対する誘電体層3Aによる信号伝送の遅延の効果を高めることができる。したがって、内側の信号線路1の電気長をより容易に、長くする方向に調整することができ、伝送損失低減に有利な配線基板20とすることができる。 In each of the above examples, the wiring board 20 is positioned so that the dielectric layer 3A covers from the upper surface of the insulating substrate 11 to the inner signal line 1 in the curved portion 1c, for example, as shown in FIG. 4A. It may be a thing. In this case, the dielectric layer 3A exists at a position closer to the inner signal line 1 in a wider range. Therefore, the effect of delaying signal transmission by the dielectric layer 3A on the signal line 1 can be enhanced. Therefore, the electric length of the inner signal line 1 can be adjusted more easily and in the direction of lengthening, and the wiring board 20 can be obtained which is advantageous for reducing the transmission loss.

また、この場合には、信号線路1から絶縁基板11の上面にかけて一体的に誘電体層3Aが被覆した構造になる。そのため、誘電体層3Aにより、信号線路1の絶縁基板11上面に対する接合の強度を向上させる効果も得ることができる。したがって、配線基板20としての信頼性向上に対して有利である。このような効果は、誘電体層3Aが絶縁基板11と同じ誘電材料を含み、誘電体層3Aと絶縁基板11とが同時焼成等の方法で一体的に形成されているときには、より容易に得られる。 Further, in this case, the structure is such that the dielectric layer 3A is integrally covered from the signal line 1 to the upper surface of the insulating substrate 11. Therefore, the dielectric layer 3A can also obtain the effect of improving the bonding strength of the signal line 1 with respect to the upper surface of the insulating substrate 11. Therefore, it is advantageous for improving the reliability of the wiring board 20. Such an effect can be more easily obtained when the dielectric layer 3A contains the same dielectric material as the insulating substrate 11 and the dielectric layer 3A and the insulating substrate 11 are integrally formed by a method such as co-fired. Be done.

配線基板20は、上記各例において、例えば図4(b)に示すように、誘電体層3Aが、絶縁基板11の上面から湾曲部分1cにおける内側の信号線路1に隣り合う接地導体層2上にかけて覆うように位置していてもよい。 In each of the above examples, the wiring board 20 has the dielectric layer 3A on the ground conductor layer 2 adjacent to the inner signal line 1 in the curved portion 1c from the upper surface of the insulating substrate 11, as shown in FIG. 4B, for example. It may be located so as to cover the railroad track.

この場合には、内側の信号線路1と接地導体層2との間に存在する誘電体層3Aの平面視における範囲を大きくすることが容易である。そのため、信号線路1に対する誘電体層3Aによる信号伝送の遅延の効果を高めることができる。これにより、内側の信号線路1の電気長をより容易に、長くする方向に調整することができ、伝送損失低減に有利な配線基板20とすることができる。 In this case, it is easy to increase the range of the dielectric layer 3A existing between the inner signal line 1 and the ground conductor layer 2 in a plan view. Therefore, the effect of delaying signal transmission by the dielectric layer 3A on the signal line 1 can be enhanced. As a result, the electric length of the inner signal line 1 can be adjusted more easily and in the direction of lengthening, and the wiring board 20 can be obtained which is advantageous for reducing the transmission loss.

また、この場合には、絶縁基板11の上面から接地導体層2の上面にかけて一体的に誘電体層3Aが被覆した構造になる。そのため、誘電体層3Aにより、接地導体層2の絶縁基板11上面に対する接合の強度を向上させる効果も得ることができる。したがって、配線基板20としての信頼性向上に対して有利である。 Further, in this case, the structure is integrally covered with the dielectric layer 3A from the upper surface of the insulating substrate 11 to the upper surface of the ground conductor layer 2. Therefore, the dielectric layer 3A can also obtain the effect of improving the bonding strength of the grounding conductor layer 2 with respect to the upper surface of the insulating substrate 11. Therefore, it is advantageous for improving the reliability of the wiring board 20.

なお、例えば図6に示す例のように、誘電体層3Aは、湾曲部分1cにおいて、絶縁基板11の上面から内側の信号線路1および接地導体層2の両方にかけて、それぞれの少なくとも一部を覆うものでもよい。この場合にも、上記のようなそれぞれの効果(電気長の調整の容易性および信頼性の向上)を有効に得ることができる。さらに、それらの電気長の調整による伝送特性の向上および信頼性の向上の効果を高めることも容易である。 As in the example shown in FIG. 6, for example, the dielectric layer 3A covers at least a part of the curved portion 1c from the upper surface of the insulating substrate 11 to both the inner signal line 1 and the ground conductor layer 2. It may be a thing. Also in this case, each of the above-mentioned effects (improvement of ease of adjustment of electric length and improvement of reliability) can be effectively obtained. Further, it is easy to enhance the effect of improving the transmission characteristics and the reliability by adjusting the electric lengths thereof.

なお、誘電体層3Aが存在する範囲は、例えば、誘電体層3Aとなるセラミックペーストの塗布範囲を調整することによって、容易に上記それぞれの形態に設定することができる。この場合、誘電体層3Aが内側の信号線路1を越えて外側の信号線路1の方向に広がると、外側の信号線路1でも信号伝送の遅延が生じてしまう。つまり、外側の信号線路1でも電気長を長くする作用が生じてしまうので、一対の信号線路の電気長を揃える効果が低くなる可能性がある。そのため、例えば誘電体層3Aとなるセラミックペースト塗布時の位置精度等も考慮して、誘電体層3Aは、内側の信号線路1の幅方向の一部を覆う程度に設定されていればよい。 The range in which the dielectric layer 3A exists can be easily set to each of the above forms by, for example, adjusting the coating range of the ceramic paste to be the dielectric layer 3A. In this case, if the dielectric layer 3A extends beyond the inner signal line 1 in the direction of the outer signal line 1, the signal transmission is delayed even in the outer signal line 1. That is, since the action of lengthening the electric length also occurs in the outer signal line 1, the effect of aligning the electric lengths of the pair of signal lines may be reduced. Therefore, for example, the dielectric layer 3A may be set so as to cover a part of the inner signal line 1 in the width direction in consideration of the position accuracy at the time of applying the ceramic paste to be the dielectric layer 3A.

配線基板20は、上記各例において、例えば図1(a)に示すように、誘電体層3Aが、一対の信号線路1の湾曲部分1cの両端から湾曲部分に続く両方向の直線状の部分にかけて延在していてもよい。なお、この直線状の部分は、信号線路1が外部電気回路等に接続される部分であり、以下、接続部分1dという。この場合には、接続部分1dで信号伝送遅延の割合を微調整できるので、内側の誘電体層3Aの電気長の調整精度を高めることが容易になる。また、このときに、湾曲部分1cの両端から接続部分1dに向かう両方向で、誘電体層3Aが互いに同じ長さになるように延在していてもよい。 In each of the above examples, in the wiring board 20, for example, as shown in FIG. 1A, the dielectric layer 3A extends from both ends of the curved portion 1c of the pair of signal lines 1 to linear portions in both directions continuing to the curved portion. It may be postponed. The linear portion is a portion where the signal line 1 is connected to an external electric circuit or the like, and is hereinafter referred to as a connection portion 1d. In this case, since the ratio of the signal transmission delay can be finely adjusted in the connection portion 1d, it becomes easy to improve the adjustment accuracy of the electric length of the inner dielectric layer 3A. Further, at this time, the dielectric layers 3A may extend so as to have the same length as each other in both directions from both ends of the curved portion 1c toward the connecting portion 1d.

内外の信号線路間の位相ずれは、物理的な長さの差が生じる湾曲部分1cで発生する。よって、位相ずれが発生している箇所を中心に電気長を補正することによって、より精度の高い電気長の調整が行えると同時に、より伝送損失を改善することができる。つまり、位相ずれが生じる前や生じた後で電気長を補正するよりも、位相ずれが発生している箇所および近い個所で補正したほうが、伝送損失の低減効果を高くすることができる。 The phase shift between the internal and external signal lines occurs in the curved portion 1c where the difference in physical length occurs. Therefore, by correcting the electric length centering on the portion where the phase shift occurs, the electric length can be adjusted with higher accuracy, and at the same time, the transmission loss can be further improved. That is, the effect of reducing the transmission loss can be enhanced by correcting the electrical length at the location where the phase shift occurs and at a location close to the phase shift, rather than correcting the electric length before or after the phase shift occurs.

上記実施形態の配線基板20について、一例を挙げて効果を具体的に説明する。効果の確認は、Sパラメータを用いたシミュレーションにより行なった。このシミュレーション例において、絶縁基板11は酸化アルミニウム質焼結体からなり、平面視において1辺の長さが6mmの正方形板状のものとした。一対の信号線路1は、それぞれ線幅が75μmであり、隣接する接地導体層との間隔が75μmであり、内側と外側の信号線路の間隔が105μmであり、接地導体層2の線幅は200μmのものに設定した。 The effect of the wiring board 20 of the above embodiment will be specifically described by giving an example. The effect was confirmed by a simulation using S parameters. In this simulation example, the insulating substrate 11 is made of an aluminum oxide sintered body and has a square plate shape having a side length of 6 mm in a plan view. Each of the pair of signal lines 1 has a line width of 75 μm, a distance of 75 μm from the adjacent ground conductor layer, a distance of 105 μm between the inner and outer signal lines, and a line width of the ground conductor layer 2 of 200 μm. I set it to the one.

湾曲部分1cにおいて、信号線路1が90°の角度で湾曲するものとし、内側の信号線路1の曲率半径を371μmとし、外側の信号線路1の曲率半径を958μmとした。 In the curved portion 1c, the signal line 1 is assumed to be curved at an angle of 90 °, the radius of curvature of the inner signal line 1 is 371 μm, and the radius of curvature of the outer signal line 1 is 958 μm.

誘電体層3Aは、内側の信号線路1と内側の信号線路に隣り合う接地導体層2との間に位置しており、湾曲部分1cから互いに同じ距離になるように第1端1aおよび第2端1b2の長さは4240μm(線状パターン)であり、材質はアルミナとした。 The dielectric layer 3A is located between the inner signal line 1 and the ground conductor layer 2 adjacent to the inner signal line, and the first end 1a and the second end 1a and the second end 1a and the second end 1a are located at the same distance from the curved portion 1c. The length of the end 1b2 was 4240 μm (linear pattern), and the material was alumina.

また、比較例として誘電体層3Aを有していないこと以外は上記各条件と同じ条件に設定された配線基板(図示せず)を設定した。以上の条件で、信号線路1を伝送される信号の周波数を70GHzとして伝送損失をシミュレーションで求めた。 Further, as a comparative example, a wiring board (not shown) set under the same conditions as each of the above conditions was set except that the dielectric layer 3A was not provided. Under the above conditions, the transmission loss was obtained by simulation with the frequency of the signal transmitted on the signal line 1 being 70 GHz.

伝送損失はS21で確認した。その結果、実施形態の配線基板20では、伝送損失が0.1dB程度であったのに対して、比較例の配線基板では伝送損失が1dB程度であった。以上の結果より、実施形態の配線基板20およびこれが有する差動伝送線路10における伝送損失低減の効果を確認することができた。 The transmission loss was confirmed on S21. As a result, in the wiring board 20 of the embodiment, the transmission loss was about 0.1 dB, whereas in the wiring board of the comparative example, the transmission loss was about 1 dB. From the above results, it was possible to confirm the effect of reducing the transmission loss in the wiring board 20 of the embodiment and the differential transmission line 10 contained therein.

なお、前述した曲率半径は、内側、外側それぞれの信号線路1の線幅の中央部分においての長さである。また、誘電体層3Aの長さも同様に、線幅の中央部分においての長さを示している。 The radius of curvature described above is the length at the central portion of the line width of each of the inner and outer signal lines 1. Further, the length of the dielectric layer 3A also indicates the length in the central portion of the line width.

図6(a)は本発明の他の実施形態の配線基板を示す平面図であり、図6(b)は図6(a)に示す配線基板を上側から見た斜視図である。図6に示す例では、2つの差動伝送線路10が1つの絶縁基板11の上面に互いに隣接し合って位置している。それぞれの差動伝送線路10は、上記実施形態の各例のいずれかの配線基板20が有する差動伝送線路10と同様の形態である。 6 (a) is a plan view showing a wiring board of another embodiment of the present invention, and FIG. 6 (b) is a perspective view of the wiring board shown in FIG. 6 (a) as viewed from above. In the example shown in FIG. 6, two differential transmission lines 10 are located adjacent to each other on the upper surface of one insulating substrate 11. Each differential transmission line 10 has the same form as the differential transmission line 10 included in the wiring board 20 of any of the above embodiments.

図6に示す例のように、絶縁基板11の上面に2つの差動伝送線路10が互いに平行に位置していてもよい。2つの差動伝送線路10は、それぞれの信号線路1の接続部分1d同士が互いに平行であり、湾曲部分1cにおいて互いに隣り合う外辺間の距離が一定である。つまり、湾曲部分1cにおいて、接続部分1dと同じ隣接間隔で互いに平行状の位置関係にある。 As in the example shown in FIG. 6, two differential transmission lines 10 may be located parallel to each other on the upper surface of the insulating substrate 11. In the two differential transmission lines 10, the connection portions 1d of the respective signal lines 1 are parallel to each other, and the distance between the outer sides adjacent to each other in the curved portion 1c is constant. That is, in the curved portion 1c, the positional relationship is parallel to each other at the same adjacent interval as the connecting portion 1d.

この場合には、2つの差動伝送線路10が1つの絶縁基板11に配置されているため、差動線路1Aおよび差動伝送線路10の配置の密度を大きくすることができる。これにより、例えば、配線基板20と電気的に接続される半導体素子の高集積化等への対応に有効である。なお、図6に示す例では、2つの差動伝送線路10の間に位置する接地導体層2が、それぞれの差動伝送線路10の接地導体層2として共有されている。これにより、接地導体層2を配置するスペースが低減されるため、差動伝送線路10の配置の密度を向上させることもできる。 In this case, since the two differential transmission lines 10 are arranged on one insulating substrate 11, the density of the arrangement of the differential line 1A and the differential transmission line 10 can be increased. This is effective for, for example, high integration of semiconductor elements electrically connected to the wiring board 20. In the example shown in FIG. 6, the ground conductor layer 2 located between the two differential transmission lines 10 is shared as the ground conductor layer 2 of each differential transmission line 10. As a result, the space for arranging the ground conductor layer 2 is reduced, so that the density of arrangement of the differential transmission line 10 can be improved.

この実施形態においては、2つの差動伝送線路10のうち第1方向X側に位置する内側の差動伝送線路10が有する誘電体層3Aは、2つの差動伝送線路10のうち第1方向X側と反対側に位置する外側の差動伝送線路10が有する誘電体層3Aよりも誘電率が高い。この誘電率の差は、実用上、比誘電率の差とみなすことができる。 In this embodiment, the dielectric layer 3A of the inner differential transmission line 10 located on the X side of the first direction of the two differential transmission lines 10 is the first direction of the two differential transmission lines 10. The dielectric constant is higher than that of the dielectric layer 3A of the outer differential transmission line 10 located on the opposite side to the X side. This difference in permittivity can be regarded as a difference in relative permittivity in practice.

これにより、内側の信号線路1の物理長がより短くなる内側の差動伝送線路10において、より効果的に内側の信号線路1の電気長を長くすることができる。そのため、2つの差動伝送線路の両方において、一対の信号線路1間の電気長を揃えることが容易であり、伝送損失を効果的に低減することができる。したがって、この場合には、差動伝送線路10の配置の密度および伝送特性の向上の両方に有効な配線基板20とすることができる。 As a result, in the inner differential transmission line 10 in which the physical length of the inner signal line 1 becomes shorter, the electric length of the inner signal line 1 can be lengthened more effectively. Therefore, in both of the two differential transmission lines, it is easy to make the electric lengths of the pair of signal lines 1 uniform, and the transmission loss can be effectively reduced. Therefore, in this case, the wiring board 20 can be effective for both the density of the arrangement of the differential transmission line 10 and the improvement of the transmission characteristics.

なお、2つの差動伝送線路10における誘電体層3Aの誘電率の差は、それぞれの差動線路1Aを伝送される信号の周波数、湾曲部分1cにおける各信号線路1の曲率(湾曲部分1cにおける線路長)等の条件に応じて、適宜設定することができる。例えば、内側の差動伝送線路10の誘電体層3Aがアルミナであるときに、外側の差動伝送線路10の誘電体層3Aはムライト(比誘電率が6〜7程度)またはガラス等が用いられ、上記比誘電率の差は、比誘電率の差として3〜5程度に設定される。 The difference in the dielectric constant of the dielectric layer 3A in the two differential transmission lines 10 is the frequency of the signal transmitted through each differential line 1A and the curvature of each signal line 1 in the curved portion 1c (in the curved portion 1c). It can be set as appropriate according to conditions such as line length). For example, when the dielectric layer 3A of the inner differential transmission line 10 is alumina, the dielectric layer 3A of the outer differential transmission line 10 is used by mulite (relative permittivity of about 6 to 7), glass, or the like. The difference in the relative permittivity is set to about 3 to 5 as the difference in the relative permittivity.

前述したように、図7は本発明の実施形態の半導体用パッケージ30を上側から見た斜視図である。この半導体用パッケージ30は、上記いずれかの構成の配線基板20と、半導体素子の収容部21aを有する筐体21とを有している。配線基板20は、筐体21の壁部分に設けられた開口部22を塞いで位置している。この例における配線基板20は、収容部21aの内外を導通する入出力端子として機能する。また、この半導体用パッケージ30は、筐体21の収容部21aに位置している伝送線路23を有している。伝送線路23は、配線基板20の差動線路1Aと電気的に接続されている。伝送線路23のうち差動線路1Aが接続されている部分以外の部分に、収容部21aに収容される半導体素子24が電気的に接続される。半導体用パッケージ30に半導体素子24が収容され、蓋体等の封止材(図示せず)で収容部21aが封止されて、半導体装置40が形成される。 As described above, FIG. 7 is a perspective view of the semiconductor package 30 according to the embodiment of the present invention as viewed from above. The semiconductor package 30 has a wiring board 20 having any of the above configurations and a housing 21 having a semiconductor element accommodating portion 21a. The wiring board 20 is located so as to close the opening 22 provided in the wall portion of the housing 21. The wiring board 20 in this example functions as an input / output terminal that conducts inside and outside of the accommodating portion 21a. Further, the semiconductor package 30 has a transmission line 23 located in the accommodating portion 21a of the housing 21. The transmission line 23 is electrically connected to the differential line 1A of the wiring board 20. The semiconductor element 24 accommodated in the accommodating portion 21a is electrically connected to a portion of the transmission line 23 other than the portion to which the differential line 1A is connected. The semiconductor element 24 is housed in the semiconductor package 30, and the housed portion 21a is sealed with a sealing material (not shown) such as a lid to form the semiconductor device 40.

半導体用パッケージ30および半導体装置40において、配線基板20は収容部内外を電気的に接続する機能(上記入出力端子の機能)を有する。配線基板20の差動伝送線路10のうち収容部21a内に位置する部分が、伝送線路23を介して半導体素子24と電気的に接続される。また、差動伝送線路10のうち収容部21外に位置する部分が外部電気回路と電気的に接続される。これらの電気的接続は、例えば、ボンディングワイヤ、はんだ、導電性接着剤およびフレキシブル基板等の導電性の接続材を介して行なわせることができる。 In the semiconductor package 30 and the semiconductor device 40, the wiring board 20 has a function of electrically connecting the inside and outside of the accommodating portion (the function of the input / output terminal). A portion of the differential transmission line 10 of the wiring board 20 located in the accommodating portion 21a is electrically connected to the semiconductor element 24 via the transmission line 23. Further, a portion of the differential transmission line 10 located outside the accommodating portion 21 is electrically connected to an external electric circuit. These electrical connections can be made via conductive connecting materials such as bonding wires, solders, conductive adhesives and flexible substrates.

筐体21は、例えば平面視で矩形状(図7に示す例では細長い長方形状)であり、直方体状である。直方体状の筐体21の上面に凹状の収容部21aの開口が位置している。筐体21のうち収容部21aを囲む部分が上記壁部分である。半導体素子24は、例えば収容部21aの底面に搭載される。また、半導体素子24は、搭載用の基台(いわゆるサブマウント)を介して収容部21aの底面に搭載されてもよい。 The housing 21 has, for example, a rectangular shape (an elongated rectangular shape in the example shown in FIG. 7) in a plan view, and has a rectangular parallelepiped shape. An opening of the concave accommodating portion 21a is located on the upper surface of the rectangular parallelepiped housing 21. The portion of the housing 21 that surrounds the accommodating portion 21a is the wall portion. The semiconductor element 24 is mounted on, for example, the bottom surface of the accommodating portion 21a. Further, the semiconductor element 24 may be mounted on the bottom surface of the accommodating portion 21a via a mounting base (so-called submount).

例えば、半導体素子24が光電変換機能を有する光半導体素子であるときに、貫通孔25に光ファイバが挿入されて固定される。これにより、半導体素子24と外部との光信号による接続が可能になる。この半導体素子24は配線基板20を介して外部に接続される。 For example, when the semiconductor element 24 is an optical semiconductor element having a photoelectric conversion function, an optical fiber is inserted and fixed in the through hole 25. This enables connection between the semiconductor element 24 and the outside by an optical signal. The semiconductor element 24 is connected to the outside via the wiring board 20.

この例における筐体21は、短辺側の壁部分に、収容部21aの内外に開口した貫通孔25を有している。この貫通孔25は、例えば光ファイバ等の接続材を挿入して位置決め固定する機能を有している。貫通孔25に光ファイバが挿入され、その光ファイバの端部分が半導体素子24の受光部または発光部に接続される。これにより、半導体素子24(光半導体素子)と外部との間で光信号の送受が可能になる。 The housing 21 in this example has a through hole 25 opened inside and outside the accommodating portion 21a in the wall portion on the short side side. The through hole 25 has a function of inserting and fixing a connecting material such as an optical fiber. An optical fiber is inserted into the through hole 25, and the end portion of the optical fiber is connected to a light receiving portion or a light emitting portion of the semiconductor element 24. This makes it possible to send and receive optical signals between the semiconductor element 24 (optical semiconductor element) and the outside.

筐体21は、例えば、鉄−ニッケル−クロム合金(JIS規格のSUS304、SUS310等)、鉄−ニッケル−クロム−モリブデン合金(JIS規格のSUS303、SUS316等)等のステンレス鋼、鉄−ニッケル−コバルト合金および銅−亜鉛合金等の金属材料から適宜選択された材料によって形成されている。 The housing 21 is made of stainless steel such as iron-nickel-chromium alloy (JIS standard SUS304, SUS310, etc.), iron-nickel-chromium-molybdenum alloy (JIS standard SUS303, SUS316, etc.), iron-nickel-cobalt, for example. It is formed of a material appropriately selected from metal materials such as alloys and copper-zinc alloys.

筐体21の貫通孔25は、例えば、ドリルによる孔あけ加工等により形成される。貫通孔25の筐体21外側開口の周囲にフェルール等を含む筒状の固定部材の一端が接合されてもよく、または貫通孔25に固定部材がはめ込まれて接合されてもよい。筒状の固定部材が有する長さ方向の貫通孔内に光ファイバが挿入され、固定部材を介して光ファイバが筐体21に対して位置決め固定される。 The through hole 25 of the housing 21 is formed, for example, by drilling a hole. One end of a cylindrical fixing member including a ferrule or the like may be joined around the outer opening of the housing 21 of the through hole 25, or the fixing member may be fitted and joined to the through hole 25. The optical fiber is inserted into the through hole in the length direction of the tubular fixing member, and the optical fiber is positioned and fixed to the housing 21 via the fixing member.

筐体21は、筐体21を形成する金属材料の原材料に、圧延、打ち抜き、放電、切削および研磨等の金属加工法から適宜選択した加工を施すことによって製作することができる。この場合、筐体21は、収容部21aの底面を含む板状の部分と、板状の部分の上面の外周に位置する枠状の部分(壁部分)とを別々に作製した後、これらを互いに接合させる方法で製作しても構わない。板状の部分と枠部状の部分とは、例えば、ろう材を介した接合等の接合法で接合させることができる。 The housing 21 can be manufactured by subjecting the raw material of the metal material forming the housing 21 to a process appropriately selected from metal processing methods such as rolling, punching, electric discharge, cutting and polishing. In this case, the housing 21 separately has a plate-shaped portion including the bottom surface of the accommodating portion 21a and a frame-shaped portion (wall portion) located on the outer periphery of the upper surface of the plate-shaped portion, and then these are formed. It may be manufactured by a method of joining them together. The plate-shaped portion and the frame-shaped portion can be joined by a joining method such as joining via a brazing material, for example.

また、筐体21は、その露出表面にニッケルおよび金等のめっき層を被着させてもよい。金めっき層等によって、筐体21の酸化の抑制およびろう材の濡れ性向上等の効果を得ることができる。一例を挙げれば、厚さ0.5〜9μmのニッケル層と厚さ0.5〜9μmの金層とが、順次電気めっき法等のめっき法により筐体21の表面に被着される。これによって、筐体21が酸化腐食するのを抑制することができる。 Further, the housing 21 may be coated with a plating layer such as nickel and gold on the exposed surface thereof. With the gold-plated layer or the like, it is possible to obtain effects such as suppressing oxidation of the housing 21 and improving the wettability of the brazing material. As an example, a nickel layer having a thickness of 0.5 to 9 μm and a gold layer having a thickness of 0.5 to 9 μm are sequentially adhered to the surface of the housing 21 by a plating method such as an electroplating method. As a result, it is possible to prevent the housing 21 from being oxidatively corroded.

なお、筐体21は、全体的に一体成形されたものでもよい。この一体成形の方法としては材料の原材料に上記のような金属加工を施す方法が挙げられる。筐体21が全体的に一体成型されたものである場合は、上記板状の部分と枠状の部分との境界部分における機械的な
強度の向上およびこれらの位置精度の向上等の点において有利である。
The housing 21 may be integrally molded as a whole. As a method of this integral molding, a method of applying the above-mentioned metal processing to the raw material of the material can be mentioned. When the housing 21 is integrally molded as a whole, it is advantageous in terms of improving the mechanical strength at the boundary portion between the plate-shaped portion and the frame-shaped portion and improving the position accuracy thereof. Is.

1・・信号線路
1a・・第1端
1b・・第2端
1A・・差動線路
1c・・湾曲部分
1d・・接続部分
2・・接地導体層
3・・誘電体
3A・・誘電体層
4・・凹部
10・・差動伝送線路
11・・絶縁基板
20・・配線基板
21・・筐体
21a・・収容部
22・・開口部
23・・伝送線路
24・・半導体素子
25・・貫通孔
30・・半導体用パッケージ
40・・半導体装置
X・・第1方向
1 ・ ・ Signal line 1a ・ ・ 1st end 1b ・ ・ 2nd end 1A ・ ・ Differential line 1c ・ ・ Curved part 1d ・ ・ Connection part 2 ・ ・ Ground conductor layer 3 ・ ・ Dielectric 3A ・ ・ Dielectric layer 4 ... concave
10 ... Differential transmission line
11 ... Insulation board
20 ... Wiring board
21 ... Housing
21a ... Containment section
22 ... Opening
23 ... Transmission line
24 ... Semiconductor element
25 ... Through hole
30 ... Semiconductor package
40 ... Semiconductor device X ... First direction

Claims (8)

それぞれ第1端および第2端を有し、前記第1端と前記第2端との間において第1方向に曲がった湾曲部分を有する互いに平行な一対の信号線路を含む差動線路と、
該差動線路を挟んで、前記一対の信号線路と間をあけて位置している接地導体層と、
前記湾曲部分において前記一対の信号線路のうち前記第1方向側に位置している内側の信号線路と、内側の前記信号線路に隣り合う前記接地導体層との間に位置している誘電体とを備える差動伝送線路。
A differential line containing a pair of parallel signal lines having a first end and a second end, respectively, and having a curved portion curved in the first direction between the first end and the second end.
A grounded conductor layer located at a distance from the pair of signal lines across the differential line,
A dielectric located between the inner signal line located on the first direction side of the pair of signal lines and the ground conductor layer adjacent to the inner signal line in the curved portion. A differential transmission line.
上面を有する絶縁基板と、
該絶縁基板の前記上面に位置しており、それぞれ第1端および第2端を有し、前記第1端と前記第2端との間において第1方向に曲がった湾曲部分を有する互いに平行な一対の信号線路を含む差動線路と、
該差動線路を挟んで、前記一対の信号線路と間をあけて位置している接地導体層と、
前記湾曲部分において前記一対の信号線路のうち前記第1方向側に位置している内側の前記信号線路と内側の前記信号線路に隣り合う前記接地導体層との間に位置している誘電体層とを含む差動伝送線路と備える配線基板。
Insulated substrate with top surface and
It is located on the upper surface of the insulating substrate, has a first end and a second end, respectively, and is parallel to each other with a curved portion curved in the first direction between the first end and the second end. A differential line containing a pair of signal lines and
A grounded conductor layer located at a distance from the pair of signal lines across the differential line,
A dielectric layer located between the inner signal line located on the first direction side of the pair of signal lines and the ground conductor layer adjacent to the inner signal line in the curved portion. Wiring board with differential transmission lines including.
前記絶縁基板が第1誘電体材料を含んでいるとともに、前記誘電体層が前記第1誘電体材料よりも誘電率が大きい第2誘電体材料を含んでおり、
前記絶縁基板の前記上面が、前記誘電体層が位置する部分において凹部を有しているとともに、該凹部内に前記誘電体層の厚み方向の少なくとも一部が位置している請求項2記載の配線基板。
The insulating substrate contains a first dielectric material, and the dielectric layer contains a second dielectric material having a higher dielectric constant than the first dielectric material.
The second aspect of claim 2, wherein the upper surface of the insulating substrate has a recess in a portion where the dielectric layer is located, and at least a part of the dielectric layer in the thickness direction is located in the recess. Wiring board.
前記誘電体層が、前記絶縁基板の上面から前記湾曲部分における内側の前記信号線路にかけて覆うように位置している請求項2または請求項3記載の配線基板。 The wiring board according to claim 2 or 3, wherein the dielectric layer is located so as to cover from the upper surface of the insulating substrate to the signal line inside the curved portion. 前記誘電体層が、前記絶縁基板の上面から前記湾曲部分における内側の前記信号線路に隣り合う前記接地導体層上にかけて覆うように位置している請求項2〜請求項4のいずれか1項記載の配線基板。 The invention according to any one of claims 2 to 4, wherein the dielectric layer is located so as to cover from the upper surface of the insulating substrate to the ground conductor layer adjacent to the signal line inside the curved portion. Wiring board. 前記誘電体層が、前記一対の信号線路の湾曲部分の両端から前記湾曲部分に続く両方向の接続部分にかけて、前記両方向で互いに同じ長さになるように延在している請求項2〜請求項5のいずれか1項記載の配線基板。 Claims 2 to claim that the dielectric layer extends from both ends of a curved portion of the pair of signal lines to a connecting portion in both directions following the curved portion so as to have the same length as each other in both directions. 5. The wiring board according to any one of 5. 前記絶縁基板の上面に2つの前記差動伝送線路が互いに平行に位置しており、
2つの前記差動伝送線路のうち前記第1方向側に位置する内側の前記差動伝送線路が有する前記誘電体層は、2つの前記差動伝送線路のうち前記第1方向側と反対側に位置する外側の前記差動伝送線路が有する前記誘電体層よりも誘電率が高い請求項2〜請求項6のいずれか1項記載の配線基板。
The two differential transmission lines are located parallel to each other on the upper surface of the insulating substrate.
The dielectric layer of the inner differential transmission line located on the first direction side of the two differential transmission lines is on the side opposite to the first direction side of the two differential transmission lines. The wiring board according to any one of claims 2 to 6, which has a higher dielectric constant than the dielectric layer of the outer differential transmission line located.
請求項2〜請求項7のいずれか1項記載の配線基板と、
半導体素子の収容部を有する筐体と、
該筐体の前記収容部に位置しており、前記配線基板の前記差動線路と電気的に接続された伝送線路とを備える半導体装置。
The wiring board according to any one of claims 2 to 7.
A housing with a semiconductor element housing and
A semiconductor device located in the housing portion of the housing and including a transmission line electrically connected to the differential line of the wiring board.
JP2018119728A 2018-06-25 2018-06-25 Differential transmission lines, wiring boards and semiconductor packages Active JP6971921B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018119728A JP6971921B2 (en) 2018-06-25 2018-06-25 Differential transmission lines, wiring boards and semiconductor packages

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018119728A JP6971921B2 (en) 2018-06-25 2018-06-25 Differential transmission lines, wiring boards and semiconductor packages

Publications (2)

Publication Number Publication Date
JP2020005018A JP2020005018A (en) 2020-01-09
JP6971921B2 true JP6971921B2 (en) 2021-11-24

Family

ID=69100571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018119728A Active JP6971921B2 (en) 2018-06-25 2018-06-25 Differential transmission lines, wiring boards and semiconductor packages

Country Status (1)

Country Link
JP (1) JP6971921B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021146517A1 (en) * 2020-01-17 2021-07-22 Amphenol Corporation Bend compensation for conductive traces on printed circuit boards
JP2023045181A (en) 2021-09-21 2023-04-03 キオクシア株式会社 Printed wiring boards and electronic devices
JPWO2023053255A1 (en) * 2021-09-29 2023-04-06
JP2024109378A (en) * 2023-02-01 2024-08-14 富士通株式会社 Power distribution circuit and power combining circuit

Also Published As

Publication number Publication date
JP2020005018A (en) 2020-01-09

Similar Documents

Publication Publication Date Title
JP6971921B2 (en) Differential transmission lines, wiring boards and semiconductor packages
US10014233B2 (en) Electronic component containing package and electronic device
US10512155B2 (en) Wiring board, optical semiconductor element package, and optical semiconductor device
EP3118895B1 (en) Package for housing an electronic component and electronic device including the package
CN107534023A (en) Semiconductor component packing part, semiconductor device and attachment structure
CN109863591B (en) High-frequency substrate, high-frequency package, and high-frequency module
US10777493B2 (en) Semiconductor device mounting board and semiconductor package
US20240405130A1 (en) Wiring board, electronic component package, and electronic apparatus
JP4874177B2 (en) Connection terminal, package using the same, and electronic device
JP2009283898A (en) Electronic part container, package for storing electronic part using the same and electronic device
JP6680521B2 (en) Electronic equipment
CN108781512A (en) High-frequency substrates, high-frequency packages, and high-frequency modules
JP7036646B2 (en) Packages for semiconductor devices and semiconductor devices
JP4249601B2 (en) Wiring board
JP4272570B2 (en) High frequency transmission line
JP2020017622A (en) Wiring board, electronic component package and electronic device
JP7432703B2 (en) Wiring base and electronic equipment
JP6965060B2 (en) Electronic component storage packages and electronic devices
US11889618B2 (en) Wiring board, electronic component package, and electronic apparatus
JP4535894B2 (en) Wiring board
JP2001189405A (en) High frequency input / output terminals and high frequency semiconductor element storage package
JP4953684B2 (en) WIRING BOARD AND ELECTRONIC DEVICE USING THE SAME
JP4167576B2 (en) Semiconductor element storage package and semiconductor device
JPH11339898A (en) High frequency input / output terminal and high frequency circuit package
JP3612292B2 (en) Semiconductor element storage package and semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20210827

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20210827

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211019

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211102

R150 Certificate of patent or registration of utility model

Ref document number: 6971921

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150