JP6967138B2 - How to form a cavity - Google Patents
How to form a cavity Download PDFInfo
- Publication number
- JP6967138B2 JP6967138B2 JP2020506079A JP2020506079A JP6967138B2 JP 6967138 B2 JP6967138 B2 JP 6967138B2 JP 2020506079 A JP2020506079 A JP 2020506079A JP 2020506079 A JP2020506079 A JP 2020506079A JP 6967138 B2 JP6967138 B2 JP 6967138B2
- Authority
- JP
- Japan
- Prior art keywords
- cavity
- electronic component
- layer
- circuit wiring
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Structure Of Printed Boards (AREA)
Description
本開示は、電子デバイスの3次元積層造形におけるキャビティの形成方法に関するものである。 The present disclosure relates to a method of forming a cavity in three-dimensional laminated modeling of an electronic device.
近年、電子デバイスの3次元積層造形に関して、電子部品が収容されるキャビティを絶縁樹脂層に形成する技術が、種々提案されている。 In recent years, various techniques for forming a cavity in which an electronic component is housed in an insulating resin layer have been proposed for three-dimensional laminated modeling of an electronic device.
例えば、下記特許文献1に記載の技術は、光造形プロセスにより光造形樹脂層を積層して光造形樹脂を形成し、該光造形樹脂中に半導体素子、抵抗、キャパシタ等のインサート部品を一体に内蔵するとともに、前記光造形樹脂層に配線を形成して該配線により前記インサート部品を電気的に接続した電子製品の製造方法であって、光造形プロセスにより光造形樹脂層を形成した後、該樹脂層に前記インサート部品を搭載し、次に、該樹脂層の上に光造形樹脂層を積層して形成し、前記インサート部品を光造形樹脂に内蔵することを特徴とする。 For example, in the technique described in Patent Document 1 below, a stereolithography resin layer is laminated by a stereolithography process to form a stereolithography resin, and insert parts such as a semiconductor element, a resistor, and a capacitor are integrally formed in the stereolithography resin. It is a method for manufacturing an electronic product that is built-in and has a wiring formed in the stereolithography resin layer and the insert component is electrically connected by the wiring. The insert component is mounted on the resin layer, then the stereolithography resin layer is laminated on the resin layer to form the insert component, and the insert component is incorporated in the stereolithography resin.
さらに、下記特許文献1に記載の技術は、前記光造形樹脂層に前記インサート部品を収容する収納凹部を形成した後、該収納凹部に前記インサート部品を搭載することを特徴とする。 Further, the technique described in Patent Document 1 below is characterized in that a storage recess for accommodating the insert component is formed in the stereolithography resin layer, and then the insert component is mounted in the storage recess.
上記特許文献1に記載の技術では、インサート部品が収納凹部に収容された際において、インサート部品と収納凹部との間隙が狭すぎると、その間隙を光造形樹脂で埋め込む速度が遅くなったり、その埋め込まれた光造形樹脂の上面が平坦化され難くなって、その上面に形成される配線に影響を及ぼす虞があった。 In the technique described in Patent Document 1, when the insert component is housed in the storage recess, if the gap between the insert component and the storage recess is too narrow, the speed of embedding the gap with the stereolithography resin may be slowed down. The upper surface of the embedded stereolithography resin becomes difficult to flatten, which may affect the wiring formed on the upper surface.
そこで、本開示は、上述した点を鑑みてなされたものであり、電子部品と回路配線層を含んだ状態で3次元積層造形される電子デバイスの絶縁樹脂層に、電子部品が収容されるキャビティを形成する際において、電子デバイスの製造スループット向上と回路配線層の品質安定化を図ったキャビティの形成方法を提供することを課題とする。 Therefore, the present disclosure has been made in view of the above-mentioned points, and a cavity in which an electronic component is housed in an insulating resin layer of an electronic device that is three-dimensionally laminated and formed including an electronic component and a circuit wiring layer. It is an object of the present invention to provide a method for forming a cavity in which the manufacturing throughput of an electronic device is improved and the quality of a circuit wiring layer is stabilized.
本明細書は、電子部品と回路配線層を含んだ状態で3次元積層造形される電子デバイスの絶縁樹脂層に、電子部品が収容されるキャビティを形成するに際し、電子部品の上端縁からキャビティの開口縁までの間隔上において、キャビティを埋め込むための絶縁樹脂を吐出するノズルがキャビティを区画する内壁面と電子部品との間隙に絶縁樹脂が埋め込まれる速度の要求値に応じた所定数以上並ぶように、キャビティの開口寸法を調整する第1調整工程を備えるキャビティの形成方法を開示する。 In the present specification, when forming a cavity in which an electronic component is housed in an insulating resin layer of an electronic device that is three-dimensionally laminated and formed including an electronic component and a circuit wiring layer, the cavity is formed from the upper end edge of the electronic component. On the interval to the opening edge, the nozzles that discharge the insulating resin for embedding the cavity should be lined up in a predetermined number or more according to the required value of the speed at which the insulating resin is embedded in the gap between the inner wall surface that divides the cavity and the electronic component. Discloses a method of forming a cavity comprising a first adjusting step of adjusting the opening dimension of the cavity.
本開示によれば、キャビティの形成方法は、電子部品と回路配線層を含んだ状態で3次元積層造形される電子デバイスの絶縁樹脂層に、電子部品が収容されるキャビティを形成する際において、電子デバイスの製造スループット向上と回路配線層の品質安定化を図ることが可能である。 According to the present disclosure, the method for forming a cavity is to form a cavity in which an electronic component is housed in an insulating resin layer of an electronic device that is three-dimensionally laminated and formed including an electronic component and a circuit wiring layer. It is possible to improve the manufacturing throughput of electronic devices and stabilize the quality of the circuit wiring layer.
以下、本開示の好適な実施形態を、図面を参照しつつ詳細に説明する。 Hereinafter, preferred embodiments of the present disclosure will be described in detail with reference to the drawings.
図1に、3次元積層電子デバイス製造装置10を示す。3次元積層電子デバイス製造装置10は、搬送装置20と、第1造形ユニット22と、第2造形ユニット24と、装着ユニット26と、制御装置(図2参照)27を備えている。それら搬送装置20と第1造形ユニット22と第2造形ユニット24と装着ユニット26とは、3次元積層電子デバイス製造装置10のベース28の上に配置されている。ベース28は、概して長方形状をなしており、以下の説明では、ベース28の長手方向をX軸方向、ベース28の短手方向をY軸方向、X軸方向及びY軸方向の両方に直交する方向をZ軸方向と称して説明する。
FIG. 1 shows a three-dimensional laminated electronic
搬送装置20は、X軸スライド機構30と、Y軸スライド機構32とを備えている。そのX軸スライド機構30は、X軸スライドレール34とX軸スライダ36とを有している。X軸スライドレール34は、X軸方向に延びるように、ベース28の上に配設されている。X軸スライダ36は、X軸スライドレール34によって、X軸方向にスライド可能に保持されている。さらに、X軸スライド機構30は、電磁モータ(図2参照)38を有しており、電磁モータ38の駆動により、X軸スライダ36がX軸方向の任意の位置に移動する。また、Y軸スライド機構32は、Y軸スライドレール50とステージ52とを有している。Y軸スライドレール50は、Y軸方向に延びるように、ベース28の上に配設されている。Y軸スライドレール50の一端部が、X軸スライダ36に連結されている。そのため、Y軸スライドレール50は、X軸方向に移動可能とされている。そして、そのY軸スライドレール50には、ステージ52が、Y軸方向にスライド可能に保持されている。さらに、Y軸スライド機構32は、電磁モータ(図2参照)56を有しており、電磁モータ56の駆動により、ステージ52がY軸方向の任意の位置に移動する。これにより、ステージ52は、X軸スライド機構30及びY軸スライド機構32の駆動により、ベース28上の任意の位置に移動する。
The
ステージ52は、基台60と、保持装置62と、昇降装置64とを有している。基台60は、平板状に形成され、上面に基板が載せられる。保持装置62は、基台60のX軸方向の両側部に設けられている。そして、基台60に載置された基板のX軸方向の両縁部が、保持装置62によって挟まれることで、基板が固定的に保持される。また、昇降装置64は、基台60の下方に配設されており、基台60をZ軸方向で昇降させる。
The
第1造形ユニット22は、ステージ52の基台60に載置された基板(図3参照)70の上に回路配線層を造形するユニットであり、第1印刷部72と、焼成部74とを有している。第1印刷部72は、インクジェットヘッド(図2参照)76を有しており、基台60に載置された基板70の上に、金属インクを線状に吐出する。金属インクは、金属の微粒子が溶剤中に分散されたものである。なお、インクジェットヘッド76は、例えば、圧電素子を用いたピエゾ方式によって複数のノズルから金属インクを吐出する。
The
焼成部74は、レーザ照射装置(図2参照)78を有している。レーザ照射装置78は、基板70の上に吐出された金属インクにレーザを照射する装置であり、レーザが照射された金属インクは焼成し、回路配線層が形成される。なお、金属インクの焼成とは、エネルギーを付与することによって、溶媒の気化や金属微粒子保護膜の分解等が行われ、金属微粒子が接触または融着をすることで、導電率が高くなる現象である。そして、金属インクが焼成することで、金属製の回路配線層が形成される。
The
また、第2造形ユニット24は、ステージ52の基台60に載せられた基板70の上に絶縁層を造形するユニットであり、第2印刷部84と、硬化部86とを有している。第2印刷部84は、インクジェットヘッド(図2参照)88を有しており、基台60に載せらされた基板70の上に紫外線硬化樹脂を吐出する。紫外線硬化樹脂は、紫外線の照射により硬化する樹脂である。なお、インクジェットヘッド88は、例えば、圧電素子の変形によって樹脂を複数のノズルから吐出するピエゾ方式でもよく、樹脂を加熱して気泡を発生させ複数のノズルから吐出するサーマル方式でもよい。
Further, the
硬化部86は、平坦化装置(図2参照)90と照射装置(図2参照)92とを有している。平坦化装置90は、インクジェットヘッド88によって基板70の上に吐出された紫外線硬化樹脂の上面を平坦化するものであり、例えば、紫外線硬化樹脂の表面を均しながら余剰分の樹脂を、ローラもしくはブレードによって掻き取ることで、紫外線硬化樹脂の厚みを均一させる。また、照射装置92は、光源として水銀ランプもしくはLEDを備えており、基板70の上に吐出された紫外線硬化樹脂に紫外線を照射する。これにより、基板70の上に吐出された紫外線硬化樹脂が硬化し、絶縁層が形成される。
The cured
また、装着ユニット26は、ステージ52の基台60に載せられた基板70の上に電子部品(図7参照)94を装着するユニットであり、供給部100と、装着部102とを有している。供給部100は、テーピング化された電子部品94を1つずつ送り出すテープフィーダ(図2参照)110を複数有しており、供給位置において、電子部品94を供給する。なお、供給部100は、テープフィーダ110に限らず、トレイから電子部品94をピックアップして供給するトレイ型の供給装置でもよい。また、供給部100は、テープ型とトレイ型との両方、あるいはそれ以外の供給装置を備えた構成でもよい。
Further, the mounting
装着部102は、装着ヘッド(図2参照)112と、移動装置(図2参照)114とを有している。装着ヘッド112は、電子部品94を吸着保持するための吸着ノズル(図7参照)116を有している。吸着ノズル116は、正負圧供給装置(図示省略)から負圧が供給されることで、エアの吸引により電子部品94を吸着保持する。そして、正負圧供給装置から僅かな正圧が供給されることで、電子部品94を離脱する。また、移動装置114は、テープフィーダ110による電子部品94の供給位置と、基台60に載せられた基板70との間で、装着ヘッド112を移動させる。これにより、装着部102では、テープフィーダ110から供給された電子部品94が、吸着ノズル116により保持され、その吸着ノズル116によって保持された電子部品94が、基板70の上に装着される。
The mounting
また、制御装置27は、図2に示すように、コントローラ120と、複数の駆動回路122とを備えている。複数の駆動回路122は、上記電磁モータ38,56、保持装置62、昇降装置64、インクジェットヘッド76、レーザ照射装置78、インクジェットヘッド88、平坦化装置90、照射装置92、テープフィーダ110、装着ヘッド112、移動装置114に接続されている。コントローラ120は、CPU,ROM,RAM等を備え、コンピュータを主体とするものであり、複数の駆動回路122に接続されている。これにより、搬送装置20、第1造形ユニット22、第2造形ユニット24、装着ユニット26の作動が、コントローラ120によって制御される。
Further, as shown in FIG. 2, the
次に、3次元積層電子デバイスの製造方法について説明する。 Next, a method for manufacturing a three-dimensional laminated electronic device will be described.
まず、図3に示すように、基板70の上に、3次元積層造形物202の1層目の絶縁層206が形成される。そのためには、ステージ52が第2造形ユニット24の下方に移動される。これにより、ステージ52の基台60に対してセットされている基板70は、第2造形ユニット24の下方に移動される。さらに、第2印刷部84において、インクジェットヘッド88が、基板70の上面に対して紫外線硬化樹脂を薄膜状に吐出する。続いて、硬化部86において、平坦化装置90が、その吐出された紫外線硬化樹脂を、その膜厚が均一となるように平坦化する。その後、照射装置92が、その平坦化された紫外線硬化樹脂に紫外線を照射する。これにより、紫外線硬化樹脂が硬化する。以後、上述した第2造形ユニット24における工程(つまり、第2印刷部84の工程と硬化部86の工程)が繰り返されることによって、基板70の上では、3次元積層造形物202の1層目の絶縁層206が形成される。
First, as shown in FIG. 3, the first insulating
第2印刷部84で使用されるインクジェットヘッド88には、図4に示すように、第1ノズル列130と第2ノズル列132が設けられている。第1ノズル列130と第2ノズル列132は、インクジェットヘッド88の長手方向に沿って設けられている。第1ノズル列130と第2ノズル列132では、複数のノズル134が所定ピッチを空けて並んでいる。さらに、第1ノズル列130の各ノズル134は、第2ノズル列132の各ノズル134に対して、インクジェットヘッド88の長手方向において、所定ピッチの半分ずれた位置に設けられている。つまり、インクジェットヘッド88では、各ノズル134が千鳥状に配置されている。
As shown in FIG. 4, the
第1ノズル列130と第2ノズル列132では、各ノズル134から紫外線硬化樹脂が吐出される。コントローラ120は、3次元積層造形物202の製造状況に応じて、紫外線硬化樹脂を吐出するノズル134を選択することが可能である。
In the
なお、インクジェットヘッド88は、2つのノズル列130,132が設けられたものに限らず、1つ又は3つ以上のノズル列が設けられたものであってもよい。また、インクジェットヘッド88は、各ノズル134が千鳥状に配置されたものに限らず、各ノズル134が格子状に配置されたものであってもよい。さらに、インクジェットヘッド88は、各ノズル134が所定ピッチで並んだものに限らず、例えば、各ノズル134のピッチが徐々に変化したり、或いは、各ノズル134が不規則に並んだものであってもよい。
The
次に、基板70の上に、3次元積層造形物202の1層目の回路配線層208が形成され、硬化される。そのためには、ステージ52が第1造形ユニット22の下方に移動される。さらに、図5に示すように、第1印刷部72において、インクジェットヘッド76が、3次元積層造形物202の絶縁層206の上面に対して、金属インクを配線回路パターンに応じて線状に吐出する。これにより、3次元積層造形物202の絶縁層206の上面では、1層目の回路配線層208が複数形成される。その後、焼成部74において、レーザ照射装置78が、その線状に吐出された金属インクにレーザを照射する。これにより、金属インクが硬化する。このようにして、3次元積層造形物202の絶縁層206の上面では、各回路配線層208が硬化される。
Next, the first
その後、第2造形ユニット24における工程及び第1造形ユニット22における工程が繰り返される。これにより、図6に示すように、3次元積層造形物202では、2層目の絶縁層210が形成され、2層目の回路配線層212が複数形成され、硬化される。
After that, the process in the
但し、第2造形ユニット24における工程では、第2印刷部84の工程と硬化部86の工程が繰り返される際において、インクジェットヘッド88が、1層目の各回路配線層208の上面に対して、所定の部分が概して円形に露出するように、紫外線硬化樹脂を吐出する。これにより、2層目の絶縁層210では、複数のビアホール214が形成される。各ビアホール214は、2層目の絶縁層210の上面から1層目の回路配線層208の上面に向かうに連れて先細りした形状である。さらに、インクジェットヘッド88が、1層目の絶縁層206の上面に対して、所定の部分が概して矩形に露出するように、紫外線硬化樹脂を吐出する。これにより、2層目の絶縁層210では、キャビティ216が形成される。
However, in the process of the
また、第1造形ユニット22における工程では、第1印刷部72の工程において、金属インクが、2層目の絶縁層210の上面から、各ビアホール214の傾斜面を経由して、1層目の各回路配線層208の上面に至るまで吐出される。従って、焼成部74の工程が実行されると、2層目の回路配線層212が、各ビアホール214の傾斜面を経由して、1層目の各回路配線層208と電気的に接続される。
Further, in the process of the
その後、第2造形ユニット24における工程及び第1造形ユニット22における工程が繰り返される。これにより、図7に示すように、3次元積層造形物202では、3層目の絶縁層218が形成され、3層目の回路配線層220が複数形成され、硬化される。その際、2層目の絶縁層210にある各ビアホール214は、硬化した紫外線硬化樹脂で埋められる。さらに、3層目の絶縁層218では、2層目の絶縁層210に形成された各ビアホール214やキャビティ216と同様にして、複数のビアホール222やキャビティ224が形成される。これにより、3層目の回路配線層220が、各ビアホール222の傾斜面を経由して、2層目の各回路配線層212と電気的に接続される。また、3層目の絶縁層218に形成されたキャビティ224は、2層目の絶縁層210にあるキャビティ216と上下方向で連なった状態で設けられる。
After that, the process in the
なお、以下の説明において、キャビティ216,224を区別せずに総称する場合は、キャビティ224と表記する。また、キャビティ224の形成方法については、後述する。さらに、図7では、1層目の絶縁層206の上面にある各回路配線層208と、2層目の絶縁層210に形成された各ビアホール214やキャビティ216は、省略している。
In the following description, when the
続いて、ステージ52が装着ユニット26の下方に移動される。装着ユニット26では、テープフィーダ110により供給された電子部品94が、図7に示すように、装着ヘッド112の吸着ノズル116に保持される。その保持された電子部品94は、装着ヘッド112が移動装置114で移動するに伴って、キャビティ224に装着される。その際、電子部品94の各電極96は、上方を向く。さらに、電子部品94の各電極96の上面と、3層目の絶縁層218の上面は、同一平面上に位置する。
Subsequently, the
その後、第2造形ユニット24における工程(つまり、第2印刷部84の工程と硬化部86の工程)が繰り返される。これにより、図7に示すように、3層目の絶縁層218にある各ビアホール222は、硬化した紫外線硬化樹脂で埋められる。また、キャビティ224を区画する内壁面と電子部品94との間隙も、硬化した紫外線硬化樹脂で埋められる。さらに、第1造形ユニット22における工程が行われる。これにより、4層目の回路配線層226が、3層目の回路配線層220の一部と電子部品94の各電極96とを繋ぐように形成され、硬化される。これにより、電子部品94は、各回路配線層208,212,220,226と電気的に接続される。
After that, the process in the second modeling unit 24 (that is, the process of the
その後、第2造形ユニット24における工程(つまり、第2印刷部84の工程と硬化部86の工程)が繰り返される。これにより、図8に示すように、4層目の絶縁層227が形成される。
After that, the process in the second modeling unit 24 (that is, the process of the
なお、図8では、2層目の絶縁層210の上面にある各回路配線層212と、3層目の絶縁層218に形成された各ビアホール222やキャビティ224は、省略している。これらの点は、図9でも同様である。
In FIG. 8, each
続いて、図9に示すように、3次元積層造形物202は、溶剤などによって、基板70から分離され、3次元積層電子デバイス204となる。
Subsequently, as shown in FIG. 9, the three-dimensional
次に、キャビティの形成方法について説明する。なお、以下の説明では、キャビティが形成される3次元積層電子デバイスについて、上述した3次元積層電子デバイス204と実質的に共通する部分には同一の符号を付することによって、詳しい説明を省略する。
Next, a method of forming the cavity will be described. In the following description, the detailed description of the three-dimensional laminated electronic device in which the cavity is formed is omitted by assigning the same reference numerals to the portions substantially in common with the above-mentioned three-dimensional laminated
図10に示すように、キャビティの形成方法300は、第1調整工程P10と、第2調整工程P20と、第3調整工程P30とを備えている。キャビティの形成方法300は、3次元積層電子デバイス204が製造される際において、コントローラ120によって実行される。
As shown in FIG. 10, the
第1調整工程P10では、キャビティ224の開口寸法が調整される。具体的には、図11に示すように、電子部品94の短手方向におけるキャビティ224の開口寸法D1は、電子部品94の上端縁95からキャビティ224の開口縁225までの間隔G1上において、紫外線硬化樹脂を吐出する(インクジェットヘッド88の)ノズル134が少なくとも所定個数並ぶことが可能な長さに調整される。
In the first adjustment step P10, the opening size of the
この点は、図12に示すように、電子部品94の長手方向におけるキャビティ224の開口寸法D2についても、同様である。つまり、その開口寸法D2は、電子部品94の上端縁95からキャビティ224の開口縁225までの間隔G2上において、紫外線硬化樹脂を吐出する(インクジェットヘッド88の)ノズル134が少なくとも所定個数並ぶことが可能な長さに調整される。
This point is the same for the opening dimension D2 of the
キャビティ224(及びキャビティ216)の断面は、図13に示すように、キャビティ224(及びキャビティ216)の内周面である傾斜面228の間が、キャビティ224(及びキャビティ216)の底面230から開口232へ向かうに連れて広がる形状を有している。図13に示されたキャビティ224(及びキャビティ216)の断面は、電子部品94の短手方向に沿った断面であるが、電子部品94の長手方向に沿った断面も、同様な形状を有している。なお、図11及び図12では、底面230と傾斜面228の境界線や、隣接する傾斜面228の境界線は、省略されている。
As shown in FIG. 13, the cross section of the cavity 224 (and the cavity 216) is open from the
上記の所定個数は、キャビティ224を区画する内壁面(つまり、傾斜面228及び底面230)と電子部品94との間隙に紫外線硬化樹脂が埋め込まれる速度の要求値に応じて、或いは、その間隙に埋め込まれた紫外線硬化樹脂の上面が平坦化装置90で平坦化されることにより3層目の絶縁層218の上面(及び電子部品94の各電極96の上面)と面一になることが可能な最小間隔の観点から定められる。
The above predetermined number depends on the required value of the speed at which the ultraviolet curable resin is embedded in the gap between the inner wall surface (that is, the
第2調整工程P20では、隣接して配置されるキャビティ224が、所定条件を満たすと、一体化される。以下、具体的に説明する。例えば、図14に示すように、2つのキャビティ224A,224Bが隣接して配置される場合を想定する。そのような場合において、隣接する2つのキャビティ224A,224Bを隔てる仕切壁234の厚さ234tが所定距離未満となるときは、図15に示すように、仕切壁234が省かれることによって、2つのキャビティ224A,224Bが一つのキャビティ224(以下、一体化されたキャビティ224という。)にされる。
In the second adjusting step P20, the
上記の所定距離は、基板70の大型化を防止する観点から定められてもよいし、仕切壁234を形成することが可能な最小厚さの観点から定められてもよい。
The above-mentioned predetermined distance may be determined from the viewpoint of preventing the
なお、第2調整工程P20では、一体化されたキャビティ224の開口縁225が仕切壁234と向かい合わせとなる方向において、つまり、図15では電子部品94の短手方向において、一体化されたキャビティ224の開口寸法D3が、図16に示す開口寸法D4まで狭められてもよい。ここで、図16の開口寸法D4とは、図15の開口寸法D3と比べ、仕切壁234の厚さ234t分小さい寸法をいう。
In the second adjustment step P20, the integrated cavity is in the direction in which the
第3調整工程P30では、電子部品94が配線される方向において、上記間隔G1が広げられる。以下、具体的に説明する。例えば、図17に示すように、電子部品94の電極96と回路配線層226が接続される方向において、つまり、電子部品94の短手方向において、電子部品94の上端縁95からキャビティ224の開口縁225までの距離が、上記間隔G1から間隔G3まで広げられる。これにより、一体化されたキャビティ224の開口寸法D3は、開口寸法D5まで広げられる。
In the third adjustment step P30, the interval G1 is widened in the direction in which the
以上詳細に説明したように、本実施形態のキャビティの形成方法300では、第1調整工程P10が実行されると、キャビティ224の開口寸法D1,D2が、電子部品94の上端縁95からキャビティ224の開口縁225までの間隔G1,G2上において、紫外線硬化樹脂を吐出する(インクジェットヘッド88の)ノズル134が少なくとも所定個数並ぶことが可能な長さに調整される。
As described in detail above, in the
この点、上記の所定個数は、キャビティ224を区画する内壁面(つまり、傾斜面228及び底面230)と電子部品94との間隙に紫外線硬化樹脂が埋め込まれる速度の要求値に応じて、或いは、その間隙に埋め込まれた紫外線硬化樹脂の上面が平坦化装置90で平坦化されることにより3層目の絶縁層218の上面(及び電子部品94の各電極96の上面)と面一になることが可能な最小間隔の観点から定められる。
In this regard, the above-mentioned predetermined number is determined according to the required value of the speed at which the ultraviolet curable resin is embedded in the gap between the inner wall surface (that is, the
なお、上記間隙に埋め込まれた紫外線硬化樹脂の上面が絶縁層218の上面(及び電子部品94の各電極96の上面)と面一であると、電子部品94の電極96の上面から絶縁層218の上面に亘って形成される回路配線層226において段差が生じない。
When the upper surface of the ultraviolet curable resin embedded in the gap is flush with the upper surface of the insulating layer 218 (and the upper surface of each
従って、本実施形態のキャビティの形成方法300は、電子部品94と各回路配線層208,212,220,226を含んだ状態で3次元積層造形される3次元積層電子デバイス204の絶縁層210,218に、電子部品94が収容されるキャビティ224を形成する際において、3次元積層電子デバイス204の製造スループット向上と回路配線層226の品質安定化を図ることが可能である。
Therefore, in the
ちなみに、本実施形態において、3次元積層電子デバイス204は、電子デバイスの一例である。各絶縁層210,218は、絶縁樹脂層の一例である。キャビティ216,224の傾斜面228は、キャビティの相対する壁面の一例である。キャビティ216,224の底面230は、キャビティの底部の一例である。紫外線硬化樹脂は、絶縁樹脂の一例である。電子部品94の短手方向は、電子部品と回路配線層が配線される方向の一例である。
Incidentally, in the present embodiment, the three-dimensional laminated
尚、本開示は上記実施形態に限定されるものでなく、その趣旨を逸脱しない範囲で様々な変更が可能である。 The present disclosure is not limited to the above embodiment, and various changes can be made without departing from the spirit of the present invention.
例えば、コントローラ120は、第1調整工程P10、第2調整工程P20、及び第3調整工程P30を独立して実行してもよい。 For example, the controller 120 may independently execute the first adjustment step P10, the second adjustment step P20, and the third adjustment step P30.
また、キャビティ224(及びキャビティ216)の断面は、図13に示された形状とは異なって、キャビティ224(及びキャビティ216)の内周面が底面230に対して垂直に設けられた形状等を有してもよい。
Further, the cross section of the cavity 224 (and the cavity 216) is different from the shape shown in FIG. 13, and has a shape in which the inner peripheral surface of the cavity 224 (and the cavity 216) is provided perpendicular to the
94 電子部品
95 電子部品の上端縁
134 ノズル
204 3次元積層電子デバイス
206,210,218 絶縁層
208,212,220,226 回路配線層
216 キャビティ
224 (一つの)キャビティ
224A,224B 隣接するキャビティ
225 キャビティの開口縁
228 キャビティの傾斜面
230 キャビティの底面
232 キャビティの開口
234 仕切壁
234t 仕切壁の厚さ
300 キャビティの形成方法
D1,D2,D3,D4,D5 キャビティの開口寸法
G1,G2,G3 間隔
P10 第1調整工程
P20 第2調整工程
P30 第3調整工程
94
Claims (5)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2018/010447 WO2019176088A1 (en) | 2018-03-16 | 2018-03-16 | Cavity forming method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2019176088A1 JPWO2019176088A1 (en) | 2020-10-22 |
JP6967138B2 true JP6967138B2 (en) | 2021-11-17 |
Family
ID=67907055
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020506079A Active JP6967138B2 (en) | 2018-03-16 | 2018-03-16 | How to form a cavity |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6967138B2 (en) |
WO (1) | WO2019176088A1 (en) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004055965A (en) * | 2002-07-23 | 2004-02-19 | Seiko Epson Corp | Wiring board, semiconductor device, manufacturing method thereof, circuit board, and electronic equipment |
JP2013038177A (en) * | 2011-08-05 | 2013-02-21 | Sumitomo Heavy Ind Ltd | Droplet discharge device and inspection method |
JP2016033975A (en) * | 2014-07-31 | 2016-03-10 | イビデン株式会社 | Electronic component built-in wiring board and manufacturing method of the same |
JP6811770B2 (en) * | 2016-06-08 | 2021-01-13 | 株式会社Fuji | Circuit formation method |
-
2018
- 2018-03-16 WO PCT/JP2018/010447 patent/WO2019176088A1/en active Application Filing
- 2018-03-16 JP JP2020506079A patent/JP6967138B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
WO2019176088A1 (en) | 2019-09-19 |
JPWO2019176088A1 (en) | 2020-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6947842B2 (en) | Manufacturing method of 3D laminated electronic device | |
JP6466479B2 (en) | Data conversion apparatus and additive manufacturing system | |
JP6479957B2 (en) | Forming method and forming apparatus | |
JP6714109B2 (en) | Circuit forming method and circuit forming apparatus | |
JP6533112B2 (en) | Circuit formation method | |
JP6987975B2 (en) | 3D structure forming method and 3D structure forming device | |
JP6811770B2 (en) | Circuit formation method | |
WO2016189577A1 (en) | Wiring forming method | |
JP6949751B2 (en) | Via forming method for 3D laminated modeling | |
JP6967138B2 (en) | How to form a cavity | |
JP6663516B2 (en) | Circuit forming method and circuit forming apparatus | |
WO2017006412A1 (en) | Shaping device and shaping method | |
JP7394626B2 (en) | Manufacturing method and manufacturing apparatus for three-dimensional laminated electronic device | |
WO2021214813A1 (en) | Circuit forming method and circuit forming device | |
JP6909920B2 (en) | Information processing device | |
JP6816283B2 (en) | Wiring forming method and wiring forming device | |
JPWO2019186780A1 (en) | Circuit formation method and circuit formation device | |
JP6866198B2 (en) | Circuit forming device | |
JP2020077661A (en) | Circuit formation method | |
JP7495836B2 (en) | Capping device and three-dimensional object manufacturing device equipped with same | |
JP7062795B2 (en) | Circuit forming device | |
JP6818154B2 (en) | Wiring forming method and wiring forming device | |
WO2021019707A1 (en) | Method for manufacturing circuit wiring by three-dimensional additive manufacturing | |
WO2023209960A1 (en) | Design method, design program and method for producing circuit board | |
WO2024057475A1 (en) | Resin laminate formation device and resin laminate formation method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200318 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210316 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210514 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211019 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211022 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6967138 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |