JP6961421B2 - Power supply and image forming equipment - Google Patents
Power supply and image forming equipment Download PDFInfo
- Publication number
- JP6961421B2 JP6961421B2 JP2017156871A JP2017156871A JP6961421B2 JP 6961421 B2 JP6961421 B2 JP 6961421B2 JP 2017156871 A JP2017156871 A JP 2017156871A JP 2017156871 A JP2017156871 A JP 2017156871A JP 6961421 B2 JP6961421 B2 JP 6961421B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- voltage
- power supply
- transformer
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electrophotography Configuration And Component (AREA)
- Control Or Security For Electrophotography (AREA)
- Dc-Dc Converters (AREA)
Description
本発明は、電源装置及び画像形成装置に関し、特に、フライバックトランスを用いた絶縁型コンバータに、アクティブクランプ方式を用いたスイッチング電源装置に関する。 The present invention relates to a power supply device and an image forming device, and more particularly to a switching power supply device using an active clamp method for an isolated converter using a flyback transformer.
商用電源等の交流電圧から直流電圧に変換するスイッチング電源において、スイッチング電源の消費電力を低減するため、スイッチング電源の効率を改善することが求められている。ここで、スイッチング電源の効率は、スイッチング電源に供給された電力に対する、スイッチング電源が出力する電力の比率で表される。 In a switching power supply that converts an AC voltage into a DC voltage such as a commercial power supply, it is required to improve the efficiency of the switching power supply in order to reduce the power consumption of the switching power supply. Here, the efficiency of the switching power supply is represented by the ratio of the power output by the switching power supply to the power supplied to the switching power supply.
スイッチング電源の効率を改善する手段としては、例えば、特許文献1に記載されているように、スイッチング電源の二次側出力に同期整流を用いる方法が提案されている。
As a means for improving the efficiency of the switching power supply, for example, as described in
しかし、フライバックトランスを用いた絶縁型コンバータにアクティブクランプ方式を用いたスイッチング電源においては、次のような課題がある。すなわち、スイッチング電源の二次側出力に同期整流を用いる場合、二次側整流に用いるスイッチング素子をオフする最適なタイミングを検知することが難しいという課題がある。二次側出力の同期整流に用いるスイッチング素子をオフするタイミングが最適なタイミングでない場合、電源効率が低下する。すなわち、同期整流に用いるスイッチング素子のオフのタイミングが早い場合、整流がダイオードによって行われるため効率が低下する。一方、同期整流に用いるスイッチング素子のオフのタイミングが遅い場合、二次側から一次側に電流が逆流し、ノイズが発生したり、大きな損失が生じ故障の原因となったりする。 However, the switching power supply using the active clamp method for the isolated converter using the flyback transformer has the following problems. That is, when synchronous rectification is used for the secondary side output of the switching power supply, there is a problem that it is difficult to detect the optimum timing for turning off the switching element used for the secondary side rectification. If the timing for turning off the switching element used for synchronous rectification of the secondary output is not the optimum timing, the power supply efficiency will decrease. That is, when the switching element used for synchronous rectification is turned off early, the efficiency is lowered because the rectification is performed by the diode. On the other hand, if the off timing of the switching element used for synchronous rectification is late, a current flows back from the secondary side to the primary side, causing noise or a large loss, which may cause a failure.
本発明は、このような状況のもとでなされたもので、アクティブクランプ方式を用いたスイッチング電源の効率を改善することを目的とする。 The present invention has been made under such circumstances, and an object of the present invention is to improve the efficiency of a switching power supply using an active clamp method.
上述した課題を解決するために、本発明は、以下の構成を備える。 In order to solve the above-mentioned problems, the present invention includes the following configurations.
(1)一次巻線及び二次巻線を有するトランスと、前記トランスの前記一次巻線に直列に接続された第一のスイッチング素子と、前記トランスの前記一次巻線に並列に接続された第二のスイッチング素子と、前記第二のスイッチング素子に直列に接続され、前記第二のスイッチング素子とともに前記トランスの前記一次巻線に並列に接続されたコンデンサと、前記二次巻線に誘起された電圧を整流するための整流手段と、前記トランスの前記二次巻線に誘起された電圧に応じて、一次側にフィードバック電圧を出力するフィードバック手段と、前記フィードバック電圧に基づいて、前記第一のスイッチング素子及び前記第二のスイッチング素子のオン又はオフを制御する第一の制御手段と、を備え、前記第一の制御手段は、前記第一のスイッチング素子と前記第二のスイッチング素子をともにオフさせるデッドタイムを挟んで前記第一のスイッチング素子と前記第二のスイッチング素子を交互にオン又はオフさせるスイッチング動作を行う電源装置であって、前記整流手段は、前記二次巻線に誘起された電圧を整流するための第三のスイッチング素子と、前記第三のスイッチング素子に直列に接続されたインダクタと、前記第三のスイッチング素子のスイッチング動作を制御する第二の制御手段と、を有し、直列に接続された前記第三のスイッチング素子及び前記インダクタの両端の電圧を検知する電圧検知手段を備え、前記第二の制御手段は、前記第三のスイッチング素子をオフからオンにしてから第一の時間、前記電圧検知手段により検知した電圧にかかわらず前記第三のスイッチング素子のオン状態を保持するように制御し、前記第一の時間が経過した後は、前記電圧検知手段により検知した電圧に応じて前記第三のスイッチング素子をオンからオフにするように制御し、前記第一の時間は、前記第二のスイッチング素子のオンにより前記電圧検知手段により検知された電圧が負となってから前記検知された電圧が最小の値となるまでの期間よりも長く、かつ、前記第二のスイッチング素子のオン時間よりも短いことを特徴とする電源装置。
(2)一次巻線及び二次巻線を有するトランスと、前記トランスの前記一次巻線に直列に接続された第一のスイッチング素子と、前記トランスの前記一次巻線に並列に接続された第二のスイッチング素子と、前記第二のスイッチング素子に直列に接続され、前記第二のスイッチング素子とともに前記トランスの前記一次巻線に並列に接続されたコンデンサと、前記二次巻線に誘起された電圧を整流するための整流手段と、前記トランスの前記二次巻線に誘起された電圧に応じて、一次側にフィードバック電圧を出力するフィードバック手段と、前記フィードバック電圧に基づいて、前記第一のスイッチング素子及び前記第二のスイッチング素子のオン又はオフを制御する第一の制御手段と、を備え、前記第一の制御手段は、前記第一のスイッチング素子と前記第二のスイッチング素子をともにオフさせるデッドタイムを挟んで前記第一のスイッチング素子と前記第二のスイッチング素子を交互にオン又はオフさせるスイッチング動作を行う電源装置であって、前記整流手段は、前記二次巻線に誘起された電圧を整流するための第三のスイッチング素子と、前記第三のスイッチング素子に直列に接続されたインダクタと、前記第三のスイッチング素子のスイッチング動作を制御する第二の制御手段と、を有し、直列に接続された前記第三のスイッチング素子及び前記インダクタの両端の電圧を検知する電圧検知手段を備え、前記第二の制御手段は、前記第三のスイッチング素子をオンからオフにしてから第二の時間、前記電圧検知手段により検知した電圧にかかわらず前記第三のスイッチング素子のオフ状態を保持するように制御し、前記第二の時間が経過した後は、前記電圧検知手段により検知した電圧に応じて前記第三のスイッチング素子をオフからオンにするように制御し、前記第二の時間は、前記第二のスイッチング素子がオフしてから二次側に流れる電流がゼロになるまでの期間よりも長く、かつ、前記第一のスイッチング素子のオン時間よりも短いことを特徴とする電源装置。
(3)記録材に画像形成を行う画像形成手段と、前記(1)又は前記(2)に記載の電源装置と、を備えることを特徴とする画像形成装置。
(1) A transformer having a primary winding and a secondary winding, a first switching element connected in series with the primary winding of the transformer, and a first switching element connected in parallel with the primary winding of the transformer. A second switching element, a capacitor connected in series with the second switching element and connected in parallel with the first winding of the transformer together with the second switching element, and induced in the secondary winding. Based on the rectifying means for rectifying the voltage, the feedback means for outputting the feedback voltage to the primary side according to the voltage induced in the secondary winding of the transformer, and the first A switching element and a first control means for controlling the on / off of the second switching element are provided, and the first control means turns off both the first switching element and the second switching element. A power supply device that performs a switching operation in which the first switching element and the second switching element are alternately turned on or off with a dead time to be caused, and the rectifying means is induced in the secondary winding. It has a third switching element for rectifying a voltage, an inductor connected in series with the third switching element, and a second control means for controlling the switching operation of the third switching element. The third switching element connected in series and the voltage detecting means for detecting the voltage across the inductor are provided, and the second control means turns the third switching element from off to on and then turns the third switching element on. It is controlled so as to keep the on state of the third switching element regardless of the voltage detected by the voltage detecting means for one time, and after the first time elapses, it is detected by the voltage detecting means. The third switching element is controlled to be turned from on to off according to the voltage, and during the first time, the voltage detected by the voltage detecting means due to the on of the second switching element becomes negative. A power supply device characterized in that it is longer than the period from when the detected voltage becomes the minimum value and shorter than the on-time of the second switching element.
(2) A transformer having a primary winding and a secondary winding, a first switching element connected in series with the primary winding of the transformer, and a first switching element connected in parallel with the primary winding of the transformer. A second switching element, a capacitor connected in series with the second switching element and connected in parallel with the first winding of the transformer together with the second switching element, and induced in the secondary winding. Based on the rectifying means for rectifying the voltage, the feedback means for outputting the feedback voltage to the primary side according to the voltage induced in the secondary winding of the transformer, and the first A switching element and a first control means for controlling the on / off of the second switching element are provided, and the first control means turns off both the first switching element and the second switching element. A power supply device that performs a switching operation in which the first switching element and the second switching element are alternately turned on or off with a dead time to be caused, and the rectifying means is induced in the secondary winding. It has a third switching element for rectifying a voltage, an inductor connected in series with the third switching element, and a second control means for controlling the switching operation of the third switching element. The third switching element connected in series and the voltage detecting means for detecting the voltage across the inductor are provided, and the second control means turns the third switching element from on to off and then turns the third switching element on. It is controlled so as to keep the off state of the third switching element regardless of the voltage detected by the voltage detecting means for two hours, and after the second time elapses, it is detected by the voltage detecting means. The third switching element is controlled to be turned from off to on according to the voltage, and the second time is from when the second switching element is turned off until the current flowing to the secondary side becomes zero. A power supply device characterized by being longer than the period of 1 and shorter than the on-time of the first switching element.
(3) An image forming apparatus including an image forming means for forming an image on a recording material and a power supply device according to the above (1) or (2).
本発明によれば、アクティブクランプ方式を用いたスイッチング電源の効率を改善することができる。 According to the present invention, the efficiency of a switching power supply using the active clamp method can be improved.
以下、本発明を実施するための形態を、実施例により図面を参照しながら詳しく説明する。 Hereinafter, embodiments for carrying out the present invention will be described in detail with reference to the drawings by way of examples.
[電源装置]
図1は実施例1のアクティブクランプ方式を用いたスイッチング電源回路の概略を示す回路図である。商用電源等の交流電源10は交流電圧を出力しており、全波整流手段であるブリッジダイオードBD1で整流された電圧は、スイッチング電源回路100に入力されている。平滑用コンデンサC3は整流された電圧の平滑手段として用いられ、平滑用コンデンサC3の低い側の電位をDCL、高い側の電位をDCHとする。スイッチング電源回路100は、平滑用コンデンサC3に充電された入力電圧Vinから、絶縁された二次側へ出力電圧Voutを出力する。実施例1では、スイッチング電源回路100は、出力電圧Voutの一例として、例えば24Vの一定の電圧を出力する。
[Power supply]
FIG. 1 is a circuit diagram showing an outline of a switching power supply circuit using the active clamp method of the first embodiment. The
スイッチング電源回路100は、一次側に一次巻線P1、補助巻線P2、二次側に二次巻線S1を備えた絶縁型のトランスT1を有している。トランスT1の一次巻線P1から二次巻線S1には、後述する図3で説明するスイッチング動作によってエネルギーが供給されている。トランスT1の補助巻線P2は、一次巻線P1に印加された入力電圧Vinのフォワード電圧を、ダイオードD4及びコンデンサC4で整流平滑し、電源電圧V1を供給するために用いられる。
The switching
スイッチング電源回路100の一次側には、トランスT1の一次巻線P1に第一のスイッチング素子である電界効果トランジスタ(以下、FETとする)1が直列に接続されている。電圧クランプ用のコンデンサC2と第二のスイッチング素子であるFET2は直列に接続されている。直列に接続された電圧クランプ用のコンデンサC2とFET2は、トランスT1の一次巻線P1に並列に接続されている。スイッチング電源回路100の一次側には、FET1及びFET2の第一の制御手段として、制御部101を有している。FET1と並列に接続された電圧共振用のコンデンサC1は、FET1及びFET2のスイッチオフ時の損失を低減するために設けられている。電圧共振用のコンデンサC1を設けずに、FET1のドレイン端子とソース端子間の容量を用いてもよい。図3で説明するゼロ電圧でスイッチング素子をオンする動作を容易にするため、電圧共振用のコンデンサC1は、電圧クランプ用のコンデンサC2に比べて、小さい静電容量のものが選択されている。スイッチング電源回路100の二次側には、トランスT1の二次巻線S1に誘起された電圧であるフライバック電圧の二次側の整流手段である第三のスイッチング素子であるFET12、ダイオードD12、インダクタL12、制御部200を有している。なお、実施例1のダイオードD1は、FET1のボディーダイオードである。同様に、ダイオードD2はFET2のボディーダイオードである。同様に、ダイオードD12はFET12のボディーダイオードである。
On the primary side of the switching
トランスT1の二次巻線S1に誘起された電圧は、二次側の平滑手段であるコンデンサC11によって平滑され、出力電圧Voutとして出力される。スイッチング電源回路100の二次側には、二次側に出力される出力電圧Voutに応じた情報を一次側にフィードバックするフィードバック手段として、フィードバック電圧を出力するフィードバック部115を有している(図中、点線枠部)。
The voltage induced in the secondary winding S1 of the transformer T1 is smoothed by the capacitor C11 which is a smoothing means on the secondary side, and is output as an output voltage Vout. The secondary side of the switching
(制御部101)
制御部101は、フィードバック部115からFB端子に入力された電圧信号(フィードバック電圧)(以下、FB端子電圧という)に基づき、ゲート駆動信号DL及びゲート駆動信号DHを制御する回路である。ゲート駆動信号DLはFET1のゲート電圧を制御する信号であり、ゲート駆動信号DHはFET2のゲート電圧を制御する信号である。制御部101のVC端子とG端子の間には、補助巻線P2で生成された電源電圧V1が供給されている。FET1とFET2によるスイッチングが開始されると、補助巻線P2から電力が供給される状態となる。制御部101のVS端子には、起動抵抗R6から、スイッチング電源回路100の起動時に必要な電力が供給されており、スイッチングが開始されるまでの間の電力供給手段として用いられる。また、FET2を駆動するため、コンデンサC5及びダイオードD5で構成されるチャージポンプ回路によって、VH端子とGH端子の間に電源電圧V1が供給されている。
(Control unit 101)
The
(制御部200)
第二の制御手段である制御部200は、二次側電流I2を図1の矢印方向に整流するための制御回路である。制御部200のVC端子とG端子の間には、出力電圧Voutが電源電圧として供給されている。実施例1では、二次巻線S1のGND(グランド)側にFET12のソース端子が接続され、FET12のドレイン端子にインダクタL12の一端が接続され、インダクタL12の他端に二次巻線S1が接続されている。電圧検知手段である電圧検知部201は、FET12とインダクタL12の直列回路の両端電圧を検知することで、FET12のオン状態とオフ状態を遷移させるタイミングを検知している。FET12とインダクタL12の直列回路の両端電圧は、制御部200のS端子とG端子との間に印加された検知電圧V2として制御部200によって検知される。実施例1では、インダクタL12を挟んで電圧を検知する点を特徴としている。ゲート駆動部202は、電圧検知部201の検知結果に基づき、FET12のゲート駆動信号DS2を出力している。なお、制御部200による制御方法の説明は図3を用いて後述する。
(Control unit 200)
The
(インダクタL12)
図2は、インダクタL12の形成方法の例を示す図である。図2は、コイルを用いずにインダクタを形成する方法の例を示している。図2にはFET12と、FET12のゲート端子(G端子)、ドレイン端子(D端子)、ソース端子(S端子)を図示している。図2(A)では、FET12のD端子を磁性体50の間に通すことで、インダクタンスを形成している。なお、磁性体50は、中央に穴の空いた、ビーズ形状に形成された磁性体である。また、図2(B)では、FET12のD端子は基板52上(基板上)の導電層51のパターンを介してトランスT1と接続されており、FET12のD端子及び導電層51のパターンによって、インダクタンスを形成している。基板52は、FET12やトランスT1等の電源回路が実装される基板である。図2(A)、(B)に示す方法を用いることで、回路規模やコストを増加せずに、インダクタンスを形成することができる。また、インダクタL12にはコイルを用いてもよい。
(Inductor L12)
FIG. 2 is a diagram showing an example of a method for forming the inductor L12. FIG. 2 shows an example of a method of forming an inductor without using a coil. FIG. 2 illustrates the
(フィードバック部115)
図1の説明に戻る。フィードバック部115は、出力電圧Voutを所定の一定電圧に制御するために用いられる。出力電圧Voutの電圧値は、シャントレギュレータIC5のリファレンス端子REFの基準電圧、抵抗R52及び抵抗R53によって設定される。出力電圧Voutが所定の電圧(ここでは24V)より高くなると、シャントレギュレータIC5のカソード端子Kから電流が流れ、プルアップ抵抗R51を介してフォトカプラPC5の二次側ダイオードが導通状態となる。これにより、フォトカプラPC5の一次側トランジスタが動作し、コンデンサC6から電荷が放電される。このため、制御部101のFB端子電圧が低下する。一方、出力電圧Voutが24Vより低くなると、フォトカプラPC5の二次側ダイオードが非導通状態となる。これにより、フォトカプラPC5の一次側のトランジスタがオフ状態となり、制御部101のFB端子からコンデンサC6に一定電流が流れるため、制御部101のFB端子電圧が上昇する。
(Feedback section 115)
Returning to the description of FIG. The
このように、フィードバック部115は、出力電圧Voutの変動に応じて制御部101のFB端子電圧を変化させる。制御部101は、フィードバック部115から入力されたFB端子電圧を検知することで、出力電圧Voutを所定の一定電圧に制御するためのフィードバック制御を行うことができる。制御部101は、PWM等の制御方法を用いて、FB端子電圧に応じて、FET1のオンデューティを制御することで、出力電圧Voutを制御している。
In this way, the
[スイッチング電源回路100の制御方法]
図3は、制御部101及び制御部200によるアクティブクランプ方式を用いたスイッチング電源回路100の制御方法の説明図である。図3において、(i)はFET1のゲート駆動信号DLを示す図、(ii)はFET2のゲート駆動信号DHを示す図である。図3において、(iii)はFET1のドレイン電流を示す図、(iv)はFET1のドレイン端子とソース端子間の電圧を示す図である。図3において、(v)は二次側電流I2を示す図、(vi)はFET12のゲート駆動信号DS2を示す図、(vii)は電圧検知部201の検知電圧V2を示す図である。横軸はいずれも時間を示す。
[Control method of switching power supply circuit 100]
FIG. 3 is an explanatory diagram of a control method of the switching
(制御部101の制御方法)
制御部101は、FET1とFET2をともにオフさせるデッドタイム(図3の〔4〕、〔5〕の期間)を挟んでFET1とFET2を交互にオン又はオフさせて繰り返し制御を行っている。FET2と電圧クランプ用のコンデンサC2を用いた動作(以下、アクティブクランプ動作という)を図3の(i)〜(v)で説明する。
(Control method of control unit 101)
The
図3の(i)(iii)に示すように、FET1のゲート駆動信号DLがオン状態の期間〔3〕では、FET1及びトランスT1の一次巻線P1を流れる電流が線形的に増加する。FET1がオン状態からオフ状態に遷移すると、図3に示すデッドタイム期間〔5〕において、電圧共振用のコンデンサC1とトランスT1の電圧共振動作によって、図3の(iv)に示すようにFET1のドレイン端子とソース端子間の電圧が上昇する。
As shown in FIGS. 3 (i) and 3 (iii), the current flowing through the primary winding P1 of the
アクティブクランプ方式のスイッチング電源回路100では、電圧共振用のコンデンサC1の働きによって、FET1のドレイン端子とソース端子間の電圧上昇の速度を抑えることができるため、FET1のスイッチングオフ時の損失を低減できる。また、アクティブクランプ方式のスイッチング電源回路100では、電圧共振用のコンデンサC1よりも容量の大きい電圧クランプ用のコンデンサC2が接続されている。このため、FET1のオフ時に生じる、トランスT1のリーケージインダクタンスによるサージ電圧を抑制することができ、スイッチング素子(FET1、FET2、FET12)に必要な耐圧を抑えることができる。
In the active clamp type switching
図3の(ii)(iv)に示すように、FET2のゲート駆動信号DHがオン状態の期間〔6〕は、電圧クランプ用のコンデンサC2とトランスT1による電圧共振動作が継続する。FET1のドレイン端子とソース端子間の電圧が大きくなると、図3の(v)に示すようにトランスT1から二次側電流I2が出力される状態となる。FET2がオン状態からオフ状態に遷移すると、図3に示すデッドタイム期間〔4〕において、電圧共振用のコンデンサC1とトランスT1の電圧共振動作によって、図3の(iv)に示すようにFET1のドレイン端子とソース端子間の電圧が低下する。電圧共振用のコンデンサC1の容量は、電圧クランプ用のコンデンサC2の容量に比べて十分に低い値となっている。このため、FET2をオフ状態にすることで、FET1のドレイン端子とソース端子間の電圧はゼロボルト以下まで低下し、FET1のボディーダイオードD1の順方向に電流が流れる状態となる。FET1のボディーダイオードD1に電流が流れる状態で、FET1をオン状態に遷移することを、ゼロ電圧スイッチングといい、FET1のスイッチングオン時の損失を低減できる。
As shown in FIGS. 3 (ii) and 3 (iv), the voltage resonance operation by the voltage clamping capacitor C2 and the transformer T1 continues during the period [6] in which the gate drive signal DH of the
(制御部200の制御方法)
制御部200は、図3の(v)に示すように二次側電流I2が、図1に示す矢印方向に流れる状態を検知し、FET12をオン状態にする制御を行っている。図3の(v)〜(vii)で説明する。
(Control method of control unit 200)
As shown in FIG. 3 (v), the
最初に、FET12をオン状態へ遷移する制御について説明する。図3の(v)に示すように、二次側電流I2がFET12のボディーダイオードD12に流れると、ダイオードの順方向電圧(例えば0.6V)による電圧降下が生じ、図3の(vii)に示す〔1〕の期間で、電圧検知部201の検知電圧V2は負の電圧となる。制御部200は検知電圧V2が第一の閾値である所定の閾値Von以下(第一の閾値以下)であることを検知すると、図3の(vi)に示すように、FET12のゲート駆動信号DS2をハイレベルにし、FET12をオン状態に遷移させる。制御部200は検知電圧V2が第二の閾値である所定の閾値Voff以上(第二に閾値以上)になるまでの間、FET12のオン状態を継続する。なお、実施例1ではゼロ電圧を閾値Voffとする。FET12のオン抵抗損失は、ダイオードの順方向電圧による損失よりも少ないため、FET12をオンする制御を行うことで、スイッチング電源回路100の効率を改善できる。所定の閾値Voffは所定の閾値Vonよりも大きい(Voff>Von)。
First, the control of transitioning the
次に、実施例1の特徴である、FET12をオフ状態へ遷移するタイミングの検知方法について説明する。図3の〔4〕の期間では、前述した制御部101の制御により、FET2がオン状態からオフ状態に遷移すると、電圧共振用のコンデンサC1とトランスT1による電圧共振動作によって、二次側電流I2が急激に減少する状態となる。二次側電流I2が減少すると、インダクタL12には電圧が生じる状態となる。
インダクタL12に発生する電圧=−L12のインダクタンス×dI2/dt…式(1)
Next, a method of detecting the timing of transitioning the
Voltage generated in inductor L12 = -L12 inductance x dI2 / dt ... Equation (1)
そのため、図3の(v)、(vii)に示す〔2〕の期間では、二次側電流I2が図1の矢印方向に流れている状態にもかかわらず、検知電圧V2が所定の閾値Voff以上(実施例1ではゼロ電圧以上)となっていることを検知することができる。そして、FET12をオフ状態に遷移することができる。
Therefore, in the period of [2] shown in FIGS. 3 (v) and 3 (vii), the detection voltage V2 is a predetermined threshold voltage Voff even though the secondary side current I2 is flowing in the direction of the arrow in FIG. It can be detected that the above (zero voltage or more in the first embodiment) is satisfied. Then, the
ところで、FET12をオン状態からオフ状態に遷移させるには、所定のスイッチング期間を要する。そのため、二次側電流I2がゼロになったことを検知してから、FET12をオフする制御を行うと、次のような課題が生じる。すなわち、FET12をオフするタイミングが間に合わず、コンデンサC11から、トランスT1を介し、一次側回路へ逆流電流が流れてしまうおそれがある。逆流電流が生じると、スイッチング電源の電源効率が低下してしまうという課題がある。
By the way, it takes a predetermined switching period to make the
また、一次側回路への逆流電流を防止する方法としては、所定の閾値Voffの電圧をゼロ電圧よりも低い負の電圧値に設定する方法も考えられる。しかしながら、閾値Voffの電圧値を低くすると、FET12にオン抵抗値の低いスイッチング素子を用いた場合などに、二次側電流I2に大きな電流が流れているのにもかかわらず、FET12をオフしてしまうという課題が生じる。しかしながら、この課題を防止するためにFET12のオン抵抗値を大きくすると、今度はFET12のオン抵抗損失が増大し、スイッチング電源の効率が低下してしまうという課題がある。
Further, as a method of preventing the backflow current to the primary side circuit, a method of setting the voltage of a predetermined threshold value Voff to a negative voltage value lower than the zero voltage can be considered. However, when the voltage value of the threshold value Voff is lowered, the
また、一次側の制御部101から、通信用の絶縁回路(フォトカプラやトランス等)を介して、二次側の制御部200に、FET12をオフするタイミングを報知する方法も考えられる。しかしながら、通信用の絶縁回路を用いる方法では、回路規模、コストが増大し、また、絶縁回路による消費電力が増加してしまうという課題がある。
Further, a method of notifying the
実施例1で説明したスイッチング電源回路100では、回路規模やコストを増大させることなく、FET12にオン抵抗値が低いFETを用いた場合においても、適切なタイミングでFET12を制御することができる。そして、スイッチング電源回路100の効率を改善することができる。
In the switching
以上説明したように、制御部200は、制御部101のアクティブクランプ動作と、インダクタL12を利用することで、同期整流回路のFET12をオン、オフするタイミングを、簡易な回路構成で検知することができる。そして、アクティブクランプ方式を用いたスイッチング電源の電源効率を改善することができる。
As described above, the
[スイッチング電源回路の構成]
次に、実施例2のスイッチング電源回路300を説明する。実施例1と同様の構成には同一の符号を付し、説明を省略する。図4に示すスイッチング電源回路300は、タイマー部303を有する第二の制御手段である制御部301と、CRフィルタ(スナバ回路)を構成する抵抗R12、コンデンサC12とを有する点が実施例1の構成と異なる。抵抗R12及びコンデンサC12からなるスナバ回路は、FET12とインダクタL12の直列回路と並列に接続されている。実施例2の電圧検知部201は、抵抗R12とコンデンサC12が直列に接続されたスナバ回路によって平滑した電圧を検知することにより、FET12とインダクタL12の直列回路の両端の電圧を検知電圧V2として検知している。
[Configuration of switching power supply circuit]
Next, the switching
(タイマー部303)
制御部301のタイマー部303は、ゲート駆動信号DS2をオフ状態からオン状態に遷移させた際に、所定時間、強制的にオン状態を保持させる強制オン時間のタイマーを有している。また、タイマー部303は、ゲート駆動信号DS2をオン状態からオフ状態に遷移させた際に、所定時間、強制的にオフ状態を保持させる強制オフ時間のタイマーも有している。
(Timer section 303)
The
図5は、実施例2における各部の波形を示す図であり、(i)〜(vii)は図3の(i)〜(vii)と同様のグラフである。図5の〔7〕は第一の時間である強制オン時間を示す。〔7〕に示す強制オン時間においては、電圧検知部201の検知電圧V2が閾値Voff以上に上昇した場合でも、ゲート駆動信号DS2をオン状態に保持できる。図5の〔6〕に示すように、アクティブクランプ方式を用いたスイッチング電源では、電圧クランプ用のコンデンサC2の働きによって、二次側電流I2はゆっくり増加する(図5(v))。そのため、FET12をオンした直後の二次側電流I2の電流値が増加する前のタイミングにおいては、検知電圧V2はゼロ電圧に近くなり、ノイズなどで、検知電圧V2が閾値Voff以上となり誤検知してしまう課題がある。実施例2では、制御部301のタイマー部303による強制オン時間を用いることで、二次側電流I2が少ない場合や、FET12によりオン抵抗値の低いスイッチング素子を用いた場合においても、FET12を適切なタイミングで制御できる。
FIG. 5 is a diagram showing waveforms of each part in the second embodiment, and (i) to (vii) are the same graphs as (i) to (vii) in FIG. [7] in FIG. 5 shows the forced on time, which is the first time. In the forced on time shown in [7], the gate drive signal DS2 can be held in the on state even when the detection voltage V2 of the
図5の〔8〕に示す第二の時間である強制オフ時間においては、電圧検知部201の検知電圧V2が閾値Von以下に低下した場合でも、ゲート駆動信号DS2をオフ状態に保持できる。FET2のスイッチングオフ時のノイズや、FET1のスイッチングオン時のノイズによって、検知電圧V2が閾値Von以下となり誤検知し、FET12をオンさせることを防止できる。
In the forced off time, which is the second time shown in FIG. 5 [8], the gate drive signal DS2 can be held in the off state even when the detection voltage V2 of the
(CRフィルタ(スナバ回路))
検知電圧V2を検知する際に、抵抗R12とコンデンサC12で形成されたCRフィルタを用いることで、外来ノイズ等による制御部301の誤動作を防止できる。ところで、インダクタL12を用いない従来の同期整流回路では、検知電圧V2の検知にCRフィルタを用いると、FET12をオン状態からオフ状態に遷移するタイミングが遅れてしまう。このため、二次側のコンデンサC11から、トランスT1を介し、一次側回路へ逆流電流が流れてしまう場合がある。しかしながら、制御部301では、実施例1で説明したように、図5の〔2〕の期間において、二次側電流I2がゼロになる前に、FET12をオフするタイミングを検知できる特徴を有している。このため、図4のようにCRフィルタを用いた場合においても、スイッチング電源回路300の一次側回路へ逆流電流が流れる課題を防止できる。なお、CRフィルタは実施例1のスイッチング電源回路100及び後述する実施例3のスイッチング電源回路500にも用いることができる。
(CR filter (snubber circuit))
By using the CR filter formed by the resistor R12 and the capacitor C12 when detecting the detection voltage V2, it is possible to prevent the
このように、タイマー部303や、CRフィルタ(C12、R12)を用いることで、制御部301の誤動作を防止することができ、同期整流回路のFET12をオン、オフするタイミングを、簡易な回路構成で検知することができる。そして、アクティブクランプ方式を用いたスイッチング電源の電源効率を改善することができる。
In this way, by using the
次に、実施例3のスイッチング電源回路500を説明する。実施例1と同様の構成には同一の符号を付し、説明を省略する。図6に示すスイッチング電源回路500は、同期整流回路を二次巻線S1の出力電圧Vout側の端子に設ける点が、実施例1の構成と異なる。補助巻線S2、ダイオードD21、コンデンサC21は、制御部200の電源電圧を供給するために用いる回路である。電圧検知部201によって検知される検知電圧V2や二次側電流I2の向きは図6に示すとおりである。より詳細には、実施例3では、二次巻線S1にFET12のソース端子が接続され、FET12のドレイン端子にインダクタL12の一端が接続され、インダクタL12の他端から出力電圧Voutが出力される。
Next, the switching
同様に、実施例2のスイッチング電源回路300においても、同期整流回路を、二次巻線S1の出力電圧Vout側の端子に設けてもよい。このように、同期整流回路は、二次巻線S1のGND側の端子に設けても、Vout側の端子に設けてもよい。以上、実施例3によれば、アクティブクランプ方式を用いたスイッチング電源の効率を改善することができる。
Similarly, in the switching
実施例1〜実施例3で説明した電源装置であるスイッチング電源回路100、300、500は、例えば画像形成装置の低圧電源、即ちコントローラ(制御部)やモータ等の駆動部へ電力を供給するスイッチング電源として適用可能である。以下に、一例として、実施例1のスイッチング電源回路100を適用した画像形成装置の構成を説明する。
The switching
[画像形成装置の構成]
画像形成装置の一例として、レーザビームプリンタを例にあげて説明する。図7に電子写真方式のプリンタの一例であるレーザビームプリンタの概略構成を示す。レーザビームプリンタ700は、静電潜像が形成される像担持体としての感光ドラム311、感光ドラム311を一様に帯電する帯電部317(帯電手段)、感光ドラム311に形成された静電潜像をトナーで現像する現像部312(現像手段)を備えている。そして、感光ドラム311に現像されたトナー像をカセット316から供給された記録材としてのシート(不図示)に転写部318(転写手段)によって転写して、シートに転写したトナー像を定着器314で定着してトレイ315に排出する。この感光ドラム311、帯電部317、現像部312、転写部318が画像形成部である。また、レーザビームプリンタ700は、スイッチング電源回路100を備えている。なお、スイッチング電源回路100を適用可能な画像形成装置は、図7に例示したものに限定されず、例えば複数の画像形成部を備える画像形成装置であってもよい。更に、感光ドラム311上のトナー像を中間転写ベルトに転写する一次転写部と、中間転写ベルト上のトナー像をシートに転写する二次転写部を備える画像形成装置であってもよい。
[Configuration of image forming apparatus]
As an example of the image forming apparatus, a laser beam printer will be described as an example. FIG. 7 shows a schematic configuration of a laser beam printer, which is an example of an electrophotographic printer. The
レーザビームプリンタ700は、画像形成部による画像形成動作や、シートの搬送動作を制御するコントローラ320を備えており、スイッチング電源回路100は、例えばコントローラ320に電力を供給する。また、スイッチング電源回路100は、感光ドラム311を回転するため又はシートを搬送する各種ローラ等を駆動するためのモータ等の駆動部に電力を供給する。以上、実施例4によれば、アクティブクランプ方式を用いたスイッチング電源を搭載した画像形成装置においても、スイッチング電源の効率を改善することができる。
The
101 制御部
115 フィードバック部
200 制御部
C2 電圧クランプ用のコンデンサ
FET1 第一のスイッチング素子
FET2 第二のスイッチング素子
FET12 第三のスイッチング素子
L12 インダクタ
T1 トランス
Claims (9)
前記トランスの前記一次巻線に直列に接続された第一のスイッチング素子と、
前記トランスの前記一次巻線に並列に接続された第二のスイッチング素子と、
前記第二のスイッチング素子に直列に接続され、前記第二のスイッチング素子とともに前記トランスの前記一次巻線に並列に接続されたコンデンサと、
前記二次巻線に誘起された電圧を整流するための整流手段と、
前記トランスの前記二次巻線に誘起された電圧に応じて、一次側にフィードバック電圧を出力するフィードバック手段と、
前記フィードバック電圧に基づいて、前記第一のスイッチング素子及び前記第二のスイッチング素子のオン又はオフを制御する第一の制御手段と、
を備え、
前記第一の制御手段は、前記第一のスイッチング素子と前記第二のスイッチング素子をともにオフさせるデッドタイムを挟んで前記第一のスイッチング素子と前記第二のスイッチング素子を交互にオン又はオフさせるスイッチング動作を行う電源装置であって、
前記整流手段は、前記二次巻線に誘起された電圧を整流するための第三のスイッチング素子と、前記第三のスイッチング素子に直列に接続されたインダクタと、前記第三のスイッチング素子のスイッチング動作を制御する第二の制御手段と、を有し、
直列に接続された前記第三のスイッチング素子及び前記インダクタの両端の電圧を検知する電圧検知手段を備え、
前記第二の制御手段は、前記第三のスイッチング素子をオフからオンにしてから第一の時間、前記電圧検知手段により検知した電圧にかかわらず前記第三のスイッチング素子のオン状態を保持するように制御し、前記第一の時間が経過した後は、前記電圧検知手段により検知した電圧に応じて前記第三のスイッチング素子をオンからオフにするように制御し、
前記第一の時間は、前記第二のスイッチング素子のオンにより前記電圧検知手段により検知された電圧が負となってから前記検知された電圧が最小の値となるまでの期間よりも長く、かつ、前記第二のスイッチング素子のオン時間よりも短いことを特徴とする電源装置。 A transformer with primary and secondary windings,
A first switching element connected in series with the primary winding of the transformer,
A second switching element connected in parallel to the primary winding of the transformer,
A capacitor connected in series with the second switching element and connected in parallel with the primary winding of the transformer together with the second switching element.
A rectifying means for rectifying the voltage induced in the secondary winding and
A feedback means that outputs a feedback voltage to the primary side according to the voltage induced in the secondary winding of the transformer.
A first control means for controlling on or off of the first switching element and the second switching element based on the feedback voltage.
With
The first control means alternately turns on or off the first switching element and the second switching element with a dead time for turning off both the first switching element and the second switching element. A power supply that performs switching operations
The rectifying means is a switching of a third switching element for rectifying a voltage induced in the secondary winding, an inductor connected in series with the third switching element, and the third switching element. It has a second control means for controlling the operation,
A voltage detecting means for detecting a voltage across the third switching element and the inductor connected in series is provided.
The second control means keeps the third switching element on state for the first time after turning the third switching element from off to on, regardless of the voltage detected by the voltage detecting means. After the first time has elapsed, the third switching element is controlled to be turned from on to off according to the voltage detected by the voltage detecting means.
The first time is longer than the period from when the voltage detected by the voltage detecting means becomes negative due to the on of the second switching element until the detected voltage becomes the minimum value, and , A power supply device characterized in that it is shorter than the on-time of the second switching element.
前記トランスの前記一次巻線に直列に接続された第一のスイッチング素子と、
前記トランスの前記一次巻線に並列に接続された第二のスイッチング素子と、
前記第二のスイッチング素子に直列に接続され、前記第二のスイッチング素子とともに前記トランスの前記一次巻線に並列に接続されたコンデンサと、
前記二次巻線に誘起された電圧を整流するための整流手段と、
前記トランスの前記二次巻線に誘起された電圧に応じて、一次側にフィードバック電圧を出力するフィードバック手段と、
前記フィードバック電圧に基づいて、前記第一のスイッチング素子及び前記第二のスイッチング素子のオン又はオフを制御する第一の制御手段と、
を備え、
前記第一の制御手段は、前記第一のスイッチング素子と前記第二のスイッチング素子をともにオフさせるデッドタイムを挟んで前記第一のスイッチング素子と前記第二のスイッチング素子を交互にオン又はオフさせるスイッチング動作を行う電源装置であって、
前記整流手段は、前記二次巻線に誘起された電圧を整流するための第三のスイッチング素子と、前記第三のスイッチング素子に直列に接続されたインダクタと、前記第三のスイッチング素子のスイッチング動作を制御する第二の制御手段と、を有し、
直列に接続された前記第三のスイッチング素子及び前記インダクタの両端の電圧を検知する電圧検知手段を備え、
前記第二の制御手段は、前記第三のスイッチング素子をオンからオフにしてから第二の時間、前記電圧検知手段により検知した電圧にかかわらず前記第三のスイッチング素子のオフ状態を保持するように制御し、前記第二の時間が経過した後は、前記電圧検知手段により検知した電圧に応じて前記第三のスイッチング素子をオフからオンにするように制御し、
前記第二の時間は、前記第二のスイッチング素子がオフしてから二次側に流れる電流がゼロになるまでの期間よりも長く、かつ、前記第一のスイッチング素子のオン時間よりも短いことを特徴とする電源装置。 A transformer with primary and secondary windings,
A first switching element connected in series with the primary winding of the transformer,
A second switching element connected in parallel to the primary winding of the transformer,
A capacitor connected in series with the second switching element and connected in parallel with the primary winding of the transformer together with the second switching element.
A rectifying means for rectifying the voltage induced in the secondary winding and
A feedback means that outputs a feedback voltage to the primary side according to the voltage induced in the secondary winding of the transformer.
A first control means for controlling on or off of the first switching element and the second switching element based on the feedback voltage.
With
The first control means alternately turns on or off the first switching element and the second switching element with a dead time for turning off both the first switching element and the second switching element. A power supply that performs switching operations
The rectifying means is a switching of a third switching element for rectifying a voltage induced in the secondary winding, an inductor connected in series with the third switching element, and the third switching element. It has a second control means for controlling the operation,
A voltage detecting means for detecting a voltage across the third switching element and the inductor connected in series is provided.
The second control means keeps the third switching element off for a second time after turning the third switching element from on to off, regardless of the voltage detected by the voltage detecting means. After the second time has elapsed, the third switching element is controlled to turn from off to on according to the voltage detected by the voltage detecting means.
The second time is longer than the period from when the second switching element is turned off until the current flowing to the secondary side becomes zero, and shorter than the on time of the first switching element. A power supply that features.
前記電圧検知手段は、前記第三のスイッチング素子がオフ状態であるときに、前記ボディーダイオードの順方向に電流が流れることによる前記ボディーダイオードの電圧降下を前記電圧検知手段により検知することを特徴とする請求項3に記載の電源装置。 The third switching element is a field effect transistor having a body diode.
The voltage detecting means is characterized in that when the third switching element is in the off state, the voltage drop of the body diode due to a forward current flowing through the body diode is detected by the voltage detecting means. The power supply device according to claim 3.
穴が設けられた磁性体を備え、
前記インダクタは、前記穴に前記電界効果トランジスタのドレイン端子を通すことで形成されることを特徴とする請求項1から請求項5のいずれか1項に記載の電源装置。 The third switching element is a field effect transistor and
Equipped with a magnetic material with holes
The power supply device according to any one of claims 1 to 5 , wherein the inductor is formed by passing a drain terminal of the field effect transistor through the hole.
前記電界効果トランジスタが実装される基板を備え、
前記電界効果トランジスタのドレイン端子は、前記基板上の導電層のパターンを介して前記トランスと接続されており、
前記インダクタは、前記電界効果トランジスタのドレイン端子と前記導電層のパターンによって形成されることを特徴とする請求項1から請求項6のいずれか1項に記載の電源装置。 The third switching element is a field effect transistor and
A substrate on which the field effect transistor is mounted is provided.
The drain terminal of the field effect transistor is connected to the transformer via a pattern of a conductive layer on the substrate.
The power supply device according to any one of claims 1 to 6 , wherein the inductor is formed by a pattern of the drain terminal of the field effect transistor and the conductive layer.
前記電圧検知手段は、前記スナバ回路によって平滑された電圧を検知することを特徴とする請求項1から請求項7のいずれか1項に記載の電源装置。 A snubber circuit in which a resistor and a capacitor are connected in series, including the third switching element connected in series and a snubber circuit connected in parallel with the inductor.
The power supply device according to any one of claims 1 to 7 , wherein the voltage detecting means detects a voltage smoothed by the snubber circuit.
請求項1から請求項8のいずれか1項に記載の電源装置と、
を備えることを特徴とする画像形成装置。 An image forming means for forming an image on a recording material,
The power supply device according to any one of claims 1 to 8.
An image forming apparatus comprising.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017156871A JP6961421B2 (en) | 2017-08-15 | 2017-08-15 | Power supply and image forming equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017156871A JP6961421B2 (en) | 2017-08-15 | 2017-08-15 | Power supply and image forming equipment |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019037073A JP2019037073A (en) | 2019-03-07 |
JP6961421B2 true JP6961421B2 (en) | 2021-11-05 |
Family
ID=65638015
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017156871A Active JP6961421B2 (en) | 2017-08-15 | 2017-08-15 | Power supply and image forming equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6961421B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20220069697A1 (en) * | 2020-08-28 | 2022-03-03 | Sync Power Corp. | Converter including active clamp switch and secondary side rectifier and controlling method thereof |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5736890A (en) * | 1996-04-03 | 1998-04-07 | Semi Technology Design, Inc. | Method and apparatus for controlling transistors as rectifiers |
JP2005073335A (en) * | 2003-08-21 | 2005-03-17 | Sony Corp | Switching power supply circuit |
JP4701749B2 (en) * | 2005-02-25 | 2011-06-15 | サンケン電気株式会社 | DC converter |
JP6579827B2 (en) * | 2015-06-30 | 2019-09-25 | キヤノン株式会社 | Power supply device and image forming apparatus |
US9906151B2 (en) * | 2015-08-25 | 2018-02-27 | Dialog Semiconductor Inc. | Minimum off-time adaptive to timing fault conditions for synchronous rectifier control |
-
2017
- 2017-08-15 JP JP2017156871A patent/JP6961421B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019037073A (en) | 2019-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110120750B (en) | Power supply device and image forming apparatus | |
US10139770B2 (en) | Power source device and image forming apparatus | |
US10720845B2 (en) | Power supply apparatus and image forming apparatus controlling switching elements to output a voltage | |
JP6961420B2 (en) | Power supply and image forming equipment | |
US10432084B2 (en) | Power supply apparatus and image forming apparatus controlling switching elements based on detection of a malfunction | |
US9071156B2 (en) | Switching power supply device and image forming apparatus with switching power supply device | |
US10547244B2 (en) | Power supply apparatus and image forming apparatus | |
JP6579827B2 (en) | Power supply device and image forming apparatus | |
US10389259B2 (en) | Power supply apparatus and image forming apparatus switching a capacitance value of a resonance capacitor at a time of a continuous operation and an intermittent operation | |
US10536085B2 (en) | Power supply apparatus and image forming apparatus | |
CN104734541A (en) | Power Supply Apparatus And Image Forming Apparatus | |
JP2019083617A (en) | Power supply device and image forming apparatus | |
JP6242370B2 (en) | Power supply device and image forming apparatus | |
EP4089922A1 (en) | Power supply device and image forming apparatus | |
JP6961421B2 (en) | Power supply and image forming equipment | |
US9356529B2 (en) | Power supply and image forming apparatus | |
JP2013251979A (en) | Power supply device and image formation apparatus | |
JP2020096434A (en) | Power unit and image forming apparatus | |
US10547235B2 (en) | Power supply apparatus and image forming apparatus changing a frequency of a switching operation | |
JP2018182787A (en) | Power supply device and image forming device | |
JP6406798B2 (en) | Power supply device and image forming apparatus | |
US20230396175A1 (en) | Power supply apparatus and image forming apparatus | |
JP6316013B2 (en) | Power supply device and image forming apparatus | |
JP2019037120A (en) | Power supply device and image forming apparatus | |
JP2020195190A (en) | Power supply device and image forming device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20171201 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200713 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210525 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210526 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210726 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210914 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211013 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6961421 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |