JP6955477B2

JP6955477B2 - Semiconductor device

Info

Publication number: JP6955477B2
Application number: JP2018146138A
Authority: JP
Inventors: 鈴木　隆司; 隆司鈴木; 侑佑山下; 渡辺　行彦; 行彦渡辺; 成雅副島; 野中　裕介; 裕介野中; 振一郎柳
Original assignee: Denso Corp; Toyota Central R&D Labs Inc
Current assignee: Denso Corp; Toyota Central R&D Labs Inc
Priority date: 2018-08-02
Filing date: 2018-08-02
Publication date: 2021-10-27
Anticipated expiration: 2038-08-02
Also published as: JP2020021882A

Description

本明細書が開示する技術は、半導体装置に関する。 The techniques disclosed herein relate to semiconductor devices.

高いゲート電圧で駆動する半導体装置が必要とされることがある。このような半導体装置を具現化するために、膜厚の厚いゲート絶縁膜を採用する技術が知られている。特許文献１及び特許文献２は、膜厚の厚いゲート絶縁膜として、ＳＴＩ（Shallow Trench Isolation）構造を利用する技術を開示する。 Semiconductor devices driven by high gate voltages may be required. In order to realize such a semiconductor device, a technique of adopting a thick gate insulating film is known. Patent Document 1 and Patent Document 2 disclose a technique for utilizing an STI (Shallow Trench Isolation) structure as a thick gate insulating film.

特開２０１０−１６５８９４号公報JP-A-2010-165894 特開２０１６−０５８５４１号公報Japanese Unexamined Patent Publication No. 2016-058541

このようなゲート絶縁膜は、半導体基板の一方の主面に溝を形成した後に、その溝内に絶縁膜を充填することで形成される。溝内に絶縁膜を充填するために、ＣＶＤ（Chemical Vapor Deposition）技術が用いられる。 Such a gate insulating film is formed by forming a groove on one main surface of a semiconductor substrate and then filling the groove with an insulating film. CVD (Chemical Vapor Deposition) technology is used to fill the groove with an insulating film.

ＣＶＤ技術を利用して充填される絶縁膜には、原料ガスに由来した水素が含まれている。絶縁膜に含まれる水素は、半導体装置を製造する工程中に外方拡散によって絶縁膜から抜けることがある。外方拡散によって絶縁膜から抜ける水素量は、半導体装置の製造バラツキに応じて大きく変動する。絶縁ゲートの閾値電圧は、絶縁膜に含まれる水素量の影響を受けることから、絶縁膜に含まれる水素が外方拡散によって絶縁膜から抜けると、絶縁ゲートの閾値電圧が変動してしまう。このような絶縁ゲートの閾値電圧の変動を抑える技術が必要とされている。 The insulating film filled by using the CVD technology contains hydrogen derived from the raw material gas. Hydrogen contained in the insulating film may escape from the insulating film by outward diffusion during the process of manufacturing the semiconductor device. The amount of hydrogen released from the insulating film due to outward diffusion varies greatly depending on the manufacturing variation of the semiconductor device. Since the threshold voltage of the insulating gate is affected by the amount of hydrogen contained in the insulating film, the threshold voltage of the insulating gate fluctuates when hydrogen contained in the insulating film escapes from the insulating film by outward diffusion. There is a need for a technique for suppressing fluctuations in the threshold voltage of such an insulated gate.

本明細書が開示する半導体装置の一実施形態は、半導体基板と、前記半導体基板の一方の主面の溝内に充填されており、水素を含む充填絶縁膜と、前記充填絶縁膜上に設けられている表面水素遮断膜と、前記充填絶縁膜上に設けられているゲート電極と、を備えることができる。前記表面水素遮断膜は、前記半導体基板の前記一方の主面に直交する方向から見たときに、前記ゲート電極の全範囲と重複するように配置されている。前記半導体基板の材料には、シリコン（Ｓｉ）、化合物半導体（ＳｉＣ，ＧａＮ等）、酸化物半導体（ＺｎＯ，ＴｉＯ₂，ＳｎＯ₂等）、ダイヤモンド（Ｃ）等、種々の材料を用いることができる。前記充填絶縁膜は、ＳＴＩ（Shallow Trench Isolation）構造であってもよい。前記表面水素遮断膜の材料には、水素に対する拡散係数が十分に小さい材料が用いられ、水素の通過を抑えることができる材料が用いられる。前記表面水素遮断膜の材料には、水素に対する拡散係数が前記充填絶縁膜のうちの水素を含む部分の膜の拡散係数よりも小さい材料が用いられる。前記表面水素遮断膜は、例えば窒化膜であってもよく、典型的には窒化シリコン膜であってもよい。この例に代えて、前記表面水素遮断膜の材料は、窒化アモルファスシリコンであってもよい。上記実施形態の半導体装置では、前記表面水素遮断膜が設けられていることにより、前記充填絶縁膜に含まれる水素が外方拡散によって前記充填絶縁膜から抜けることが抑えられる。これにより、上記実施形態の半導体装置では、前記充填絶縁膜に含まれる水素量の変動が抑えられ、絶縁ゲートの閾値電圧の変動が抑えられる。 In one embodiment of the semiconductor device disclosed in the present specification, the semiconductor substrate is filled in a groove on one main surface of the semiconductor substrate, and is provided on the filled insulating film containing hydrogen and the packed insulating film. The surface hydrogen blocking film provided and the gate electrode provided on the packed insulating film can be provided. The surface hydrogen blocking film is arranged so as to overlap the entire range of the gate electrode when viewed from a direction orthogonal to the one main surface of the semiconductor substrate. As the material of the semiconductor substrate, various materials such as silicon (Si), compound semiconductor (SiC, GaN, etc.), oxide semiconductor (ZnO, TiO ₂ , SnO _2, etc.), diamond (C), and the like can be used. .. The filled insulating film may have an STI (Shallow Trench Isolation) structure. As the material of the surface hydrogen blocking film, a material having a sufficiently small diffusion coefficient with respect to hydrogen is used, and a material capable of suppressing the passage of hydrogen is used. As the material of the surface hydrogen blocking film, a material having a diffusion coefficient with respect to hydrogen smaller than the diffusion coefficient of the film of the hydrogen-containing portion of the packed insulating film is used. The surface hydrogen blocking film may be, for example, a nitride film, and typically may be a silicon nitride film. Instead of this example, the material of the surface hydrogen blocking film may be amorphous silicon nitride. In the semiconductor device of the above embodiment, since the surface hydrogen blocking film is provided, it is possible to prevent hydrogen contained in the packed insulating film from escaping from the packed insulating film by outward diffusion. As a result, in the semiconductor device of the above embodiment, fluctuations in the amount of hydrogen contained in the packed insulating film are suppressed, and fluctuations in the threshold voltage of the insulating gate are suppressed.

上記実施形態の半導体装置では、前記表面水素遮断膜が、前記充填絶縁膜と前記ゲート電極の間に設けられている第１表面水素遮断膜と、前記ゲート電極上に設けられている第２表面水素遮断膜と、を有していてもよい。前記第１表面水素遮断膜と前記第２表面水素遮断膜の双方が設けられていることにより、前記充填絶縁膜に含まれる水素が外方拡散によって前記充填絶縁膜から抜けることがより確実に抑えられる。 In the semiconductor device of the above embodiment, the surface hydrogen blocking film is provided on the first surface hydrogen blocking film provided between the filled insulating film and the gate electrode, and the second surface provided on the gate electrode. It may have a hydrogen blocking film. By providing both the first surface hydrogen blocking film and the second surface hydrogen blocking film, hydrogen contained in the packed insulating film is more reliably suppressed from being released from the packed insulating film by outward diffusion. Be done.

上記実施形態の半導体装置では、前記第１表面水素遮断膜が、前記半導体基板の前記一方の主面に直交する方向から見たときに、前記充填絶縁膜の全範囲と重複する位置に配置されていてもよい。また、前記第２表面水素遮断膜も、前記半導体基板の前記一方の主面に直交する方向から見たときに、前記充填絶縁膜の全範囲と重複する位置に配置されていてもよい。このような形態によると、前記充填絶縁膜に含まれる水素が外方拡散によって前記充填絶縁膜から抜けることがより確実に抑えられる。 In the semiconductor device of the above embodiment, the first surface hydrogen blocking film is arranged at a position overlapping the entire range of the packed insulating film when viewed from a direction orthogonal to the one main surface of the semiconductor substrate. May be. Further, the second surface hydrogen blocking film may also be arranged at a position overlapping the entire range of the filled insulating film when viewed from a direction orthogonal to the one main surface of the semiconductor substrate. According to such a form, hydrogen contained in the packed insulating film is more reliably suppressed from being released from the packed insulating film by outward diffusion.

半導体装置の要部断面図を模式的に示す。The cross-sectional view of the main part of the semiconductor device is schematically shown. 半導体装置の製造過程の要部断面図を模式的に示す。The cross-sectional view of the main part of the manufacturing process of the semiconductor device is schematically shown. 半導体装置の製造過程の要部断面図を模式的に示す。The cross-sectional view of the main part of the manufacturing process of the semiconductor device is schematically shown. 半導体装置の製造過程の要部断面図を模式的に示す。The cross-sectional view of the main part of the manufacturing process of the semiconductor device is schematically shown. 半導体装置の製造過程の要部断面図を模式的に示す。The cross-sectional view of the main part of the manufacturing process of the semiconductor device is schematically shown. 半導体装置の製造過程の要部断面図を模式的に示す。The cross-sectional view of the main part of the manufacturing process of the semiconductor device is schematically shown. 半導体装置の製造過程の要部断面図を模式的に示す。The cross-sectional view of the main part of the manufacturing process of the semiconductor device is schematically shown. 変形例の半導体装置の要部断面図を模式的に示す。The cross-sectional view of the main part of the semiconductor device of the modified example is schematically shown. 変形例の半導体装置の要部断面図を模式的に示す。The cross-sectional view of the main part of the semiconductor device of the modified example is schematically shown.

図１に示されるように、半導体装置１は、ＬＤＭＯＳ（Lateral Diffusion MOSFET）と称される種類の半導体装置であり、半導体基板１０、ドレイン電極２２、ソース電極２４、ゲート電極２６、充填絶縁膜３０、表面水素遮断膜４０及び層間絶縁膜５０を備えている。 As shown in FIG. 1, the semiconductor device 1 is a type of semiconductor device called LDMOS (Lateral Diffusion MOSFET), and is a semiconductor substrate 10, a drain electrode 22, a source electrode 24, a gate electrode 26, and a packed insulating film 30. , A surface hydrogen blocking film 40 and an interlayer insulating film 50 are provided.

半導体基板１０は、シリコン単結晶であり、ドレイン領域１１、ドリフト領域１２、低濃度領域１３、ボディ領域１４及びソース領域１５を有している。 The semiconductor substrate 10 is a silicon single crystal and has a drain region 11, a drift region 12, a low concentration region 13, a body region 14, and a source region 15.

ドレイン領域１１は、ｎ⁺⁺型の高濃度ドレイン領域１１ａとｎ型の低濃度ドレイン領域１１ｂを含んでいる。高濃度ドレイン領域１１ａは、充填絶縁膜３０の側面に接するとともに半導体基板１０の表面に露出するように設けられている。高濃度ドレイン領域１１ａは、半導体基板１０の表面上に設けられているドレイン電極２２にオーミック接触している。低濃度ドレイン領域１１ｂは、高濃度ドレイン領域１１ａを取り囲んでおり、充填絶縁膜３０の側面及び底面に接しており、高濃度ドレイン領域１１ａとドリフト領域１２の間に設けられている。 The drain region 11 includes an n ⁺⁺ type high concentration drain region 11a and an n type low concentration drain region 11b. The high-concentration drain region 11a is provided so as to be in contact with the side surface of the filled insulating film 30 and to be exposed on the surface of the semiconductor substrate 10. The high-concentration drain region 11a is in ohmic contact with the drain electrode 22 provided on the surface of the semiconductor substrate 10. The low-concentration drain region 11b surrounds the high-concentration drain region 11a, is in contact with the side surface and the bottom surface of the packed insulating film 30, and is provided between the high-concentration drain region 11a and the drift region 12.

ドリフト領域１２は、ドレイン領域１１よりも不純物濃度が薄く、低濃度領域１３よりも不純物濃度が濃いｎ型の領域である。ドリフト領域１２は、充填絶縁膜３０の底面に接するように設けられている。 The drift region 12 is an n-type region having a lower impurity concentration than the drain region 11 and a higher impurity concentration than the low concentration region 13. The drift region 12 is provided so as to be in contact with the bottom surface of the filled insulating film 30.

低濃度領域１３は、半導体基板１０内に各種半導体領域を形成した残部である。この例では、ドリフト領域１２とボディ領域１４の間に低濃度領域１３が介在して設けられているが、ドリフト領域１２とボディ領域１４が直接的に接していてもよい。 The low concentration region 13 is a remainder in which various semiconductor regions are formed in the semiconductor substrate 10. In this example, the low concentration region 13 is provided between the drift region 12 and the body region 14, but the drift region 12 and the body region 14 may be in direct contact with each other.

ボディ領域１４は、ｐ型の領域であり、ソース領域１５を取り囲んでおり、充填絶縁膜３０の底面に接するように設けられている。ボディ領域１４のうちの充填絶縁膜３０の底面に接する部分を特に、チャネル領域ＣＨという。チャネル領域ＣＨは、ドリフト領域１２とソース領域１５の間に配置されており、この例ではさらに、低濃度領域１３とソース領域１５の間に配置されている。チャネル領域ＣＨは、半導体基板１０の表面に直交する方向から見たときに（以下、「平面視したときに」という）、ゲート電極２６の存在範囲内に含まれており、ゲート電極２６の少なくとも一部の範囲と重複するように配置されている。チャネル領域ＣＨは、ゲート電極２６にゲートオン電圧が印加されたときに、反転チャネルが形成される領域である。 The body region 14 is a p-shaped region, surrounds the source region 15, and is provided so as to be in contact with the bottom surface of the filled insulating film 30. The portion of the body region 14 in contact with the bottom surface of the filled insulating film 30 is particularly referred to as a channel region CH. The channel region CH is arranged between the drift region 12 and the source region 15, and in this example, it is further arranged between the low concentration region 13 and the source region 15. The channel region CH is included in the existence range of the gate electrode 26 when viewed from a direction orthogonal to the surface of the semiconductor substrate 10 (hereinafter, referred to as “planar view”), and is at least the gate electrode 26. It is arranged so as to overlap a part of the range. The channel region CH is a region in which an inverting channel is formed when a gate-on voltage is applied to the gate electrode 26.

ソース領域１５は、ｎ⁺⁺型の高濃度ソース領域１５ａとｎ⁺型の低濃度ソース領域１５ｂを含んでいる。高濃度ソース領域１５ａは、充填絶縁膜３０の側面に接するとともに半導体基板１０の表面に露出するように設けられている。高濃度ソース領域１５ａは、半導体基板１０の表面上に設けられているソース電極２４にオーミック接触している。低濃度ソース領域１５ｂは、高濃度ソース領域１５ａを取り囲んでおり、充填絶縁膜３０の側面及び底面に接しており、高濃度ソース領域１５ａとボディ領域１４の間に設けられている。低濃度ソース領域１５ｂが充填絶縁膜３０の底面に接する部分は、平面視したときに、ゲート電極２６の少なくとも一部の範囲と重複するように配置されている。 The source region 15 includes an n ⁺⁺ type high concentration source region 15a and an n ⁺ type low concentration source region 15b. The high-concentration source region 15a is provided so as to be in contact with the side surface of the filled insulating film 30 and to be exposed on the surface of the semiconductor substrate 10. The high-concentration source region 15a is in ohmic contact with the source electrode 24 provided on the surface of the semiconductor substrate 10. The low-concentration source region 15b surrounds the high-concentration source region 15a, is in contact with the side surface and the bottom surface of the filled insulating film 30, and is provided between the high-concentration source region 15a and the body region 14. The portion where the low-concentration source region 15b is in contact with the bottom surface of the filled insulating film 30 is arranged so as to overlap at least a part of the range of the gate electrode 26 when viewed in a plan view.

充填絶縁膜３０は、ドレイン電極２２とソース電極２４の間に配置されており、半導体基板１０の表面に形成されたシャロートレンチＳＴ内に充填して設けられている。充填絶縁膜３０は、熱酸化膜３２、埋込み水素遮断膜３４及び埋込み絶縁膜３６を有している。充填絶縁膜３０は、ゲート電極２６とチャネル領域ＣＨの間に設けられており、絶縁ゲートのゲート絶縁膜として機能する。図示省略するが、充填絶縁膜３０は、半導体基板１０の他の領域に形成された素子間にも設けられており、素子分離用のＳＴＩ構造としても機能する。 The packed insulating film 30 is arranged between the drain electrode 22 and the source electrode 24, and is provided by filling the shallow trench ST formed on the surface of the semiconductor substrate 10. The packed insulating film 30 has a thermal oxide film 32, an embedded hydrogen blocking film 34, and an embedded insulating film 36. The packed insulating film 30 is provided between the gate electrode 26 and the channel region CH, and functions as a gate insulating film of the insulating gate. Although not shown, the filled insulating film 30 is also provided between the elements formed in other regions of the semiconductor substrate 10, and also functions as an STI structure for element separation.

熱酸化膜３２は、シャロートレンチＳＴの内壁を被覆しており、シャロートレンチＳＴの内壁を熱酸化することで形成される。熱酸化膜３２は、シャロートレンチＳＴを形成するときのエッチングダメージを低減するために形成されている。 The thermal oxide film 32 covers the inner wall of the shallow trench ST, and is formed by thermally oxidizing the inner wall of the shallow trench ST. The thermal oxide film 32 is formed to reduce etching damage when forming the shallow trench ST.

埋込み水素遮断膜３４は、熱酸化膜３２と埋込み絶縁膜３６の間に設けられている。埋込み水素遮断膜３４は、平面視したときに、チャネル領域ＣＨの全範囲と重複するように配置されている。より好ましくは、埋込み水素遮断膜３４は、平面視したときに、ゲート電極２６の全範囲と重複するように配置されている。この例では、埋込み水素遮断膜３４は、埋込み絶縁膜３６の側面及び底面の全範囲を被覆して設けられており、埋込み絶縁膜３６とシャロートレンチＳＴの内壁の間の全範囲に介在している。埋込み水素遮断膜３４の材料は、水素に対する拡散係数が埋込み絶縁膜３６よりも小さい材料であり、この例では、窒化シリコン膜が用いられている。埋込み水素遮断膜３４は、例えばＣＶＤ技術を利用して成膜される。 The embedded hydrogen blocking film 34 is provided between the thermal oxide film 32 and the embedded insulating film 36. The embedded hydrogen blocking film 34 is arranged so as to overlap the entire range of the channel region CH when viewed in a plan view. More preferably, the embedded hydrogen blocking film 34 is arranged so as to overlap the entire range of the gate electrode 26 when viewed in a plan view. In this example, the embedded hydrogen blocking film 34 is provided so as to cover the entire side surface and bottom surface of the embedded insulating film 36, and is interposed in the entire range between the embedded insulating film 36 and the inner wall of the shallow trench ST. There is. The material of the embedded hydrogen blocking film 34 is a material having a diffusion coefficient with respect to hydrogen smaller than that of the embedded insulating film 36, and in this example, a silicon nitride film is used. The embedded hydrogen blocking film 34 is formed by using, for example, a CVD technique.

埋込み絶縁膜３６は、埋込み水素遮断膜３４の表面上に設けられている。埋込み絶縁膜３６は、例えばＣＶＤ技術を利用して成膜される。 The embedded insulating film 36 is provided on the surface of the embedded hydrogen blocking film 34. The embedded insulating film 36 is formed by using, for example, a CVD technique.

表面水素遮断膜４０は、第１表面水素遮断膜４２及び第２表面水素遮断膜４４を有している。第１表面水素遮断膜４２は、充填絶縁膜３０上であって、充填絶縁膜３０とゲート電極２６の間に設けられている。第２表面水素遮断膜４４は、充填絶縁膜３０上であって、ゲート電極２６の表面を覆うように設けられている。 The surface hydrogen blocking film 40 has a first surface hydrogen blocking film 42 and a second surface hydrogen blocking film 44. The first surface hydrogen blocking film 42 is provided on the packed insulating film 30 and between the packed insulating film 30 and the gate electrode 26. The second surface hydrogen blocking film 44 is provided on the packed insulating film 30 so as to cover the surface of the gate electrode 26.

第１表面水素遮断膜４２は、平面視したときに、ゲート電極２６の全範囲と重複するように配置されている。この例では、第１表面水素遮断膜４２は、充填絶縁膜３０の表面の全範囲を被覆するように設けられている。このように、第１表面水素遮断膜４２と埋込み水素遮断膜３４によって、埋込み絶縁膜３６の周囲が完全に取り囲まれている。第１表面水素遮断膜４２の材料は、水素に対する拡散係数が埋込み絶縁膜３６よりも小さい材料であり、この例では、窒化シリコン膜が用いられている。第１表面水素遮断膜４２は、例えばＣＶＤ技術を利用して成膜される。 The first surface hydrogen blocking film 42 is arranged so as to overlap the entire range of the gate electrode 26 when viewed in a plan view. In this example, the first surface hydrogen blocking film 42 is provided so as to cover the entire surface of the packed insulating film 30. In this way, the first surface hydrogen blocking film 42 and the embedded hydrogen blocking film 34 completely surround the embedded insulating film 36. The material of the first surface hydrogen blocking film 42 is a material having a diffusion coefficient with respect to hydrogen smaller than that of the embedded insulating film 36, and in this example, a silicon nitride film is used. The first surface hydrogen blocking film 42 is formed by using, for example, a CVD technique.

第２表面水素遮断膜４４は、平面視したときに、ゲート電極２６の全範囲と重複するように配置されている。この例では、第２表面水素遮断膜４４は、ゲート電極２６の表面に加えて、充填絶縁膜３０の表面の全範囲に対向して被覆するように設けられている。第２表面水素遮断膜４４の材料は、水素に対する拡散係数が埋込み絶縁膜３６よりも小さい材料であり、この例では、窒化シリコン膜が用いられている。第２表面水素遮断膜４４は、例えばＣＶＤ技術を利用して成膜される。 The second surface hydrogen blocking film 44 is arranged so as to overlap the entire range of the gate electrode 26 when viewed in a plan view. In this example, the second surface hydrogen blocking film 44 is provided so as to cover the entire surface of the packed insulating film 30 in addition to the surface of the gate electrode 26. The material of the second surface hydrogen blocking film 44 is a material having a diffusion coefficient with respect to hydrogen smaller than that of the embedded insulating film 36, and in this example, a silicon nitride film is used. The second surface hydrogen blocking film 44 is formed by using, for example, a CVD technique.

層間絶縁膜５０は、半導体基板１０上を被覆している。図示省略するが、層間絶縁膜５０内には、各電極に接続される配線が配設されている。 The interlayer insulating film 50 covers the semiconductor substrate 10. Although not shown, wiring connected to each electrode is arranged in the interlayer insulating film 50.

半導体装置１は、ドレイン電極２２が高電圧側端子に接続され、ソース電極２４が低電圧（例えば接地電圧）側端子に接続されて用いられる。この状態でゲート電極２６に閾値電圧以上の電圧（オン電圧）が印加されると、ボディ領域１４のチャネル領域ＣＨに反転チャネルが形成され、この反転チャネルを介してドレイン電極２２とソース電極２４が導通する。一方、ゲート電極２６に閾値電圧を下回る電圧（例えば接地電圧）が印加されると、ボディ領域１４のチャネル領域ＣＨの反転チャネルが消失し、ドレイン電極２２とソース電極２４の間が絶縁される。このように、半導体装置１は、スイッチング素子として動作する。 The semiconductor device 1 is used with the drain electrode 22 connected to the high voltage side terminal and the source electrode 24 connected to the low voltage (for example, ground voltage) side terminal. When a voltage (on voltage) equal to or higher than the threshold voltage is applied to the gate electrode 26 in this state, an inverting channel is formed in the channel region CH of the body region 14, and the drain electrode 22 and the source electrode 24 pass through the inverting channel. Conducts. On the other hand, when a voltage lower than the threshold voltage (for example, a ground voltage) is applied to the gate electrode 26, the inverted channel of the channel region CH of the body region 14 disappears, and the drain electrode 22 and the source electrode 24 are insulated from each other. In this way, the semiconductor device 1 operates as a switching element.

充填絶縁膜３０の埋込み絶縁膜３６は、ＣＶＤ技術を利用して成膜される。原料ガスにシラン系ガス（例えばモノシランガス）が用いられることから、埋込み絶縁膜３６内に水素が残留する。ここで、埋込み水素遮断膜３４及び表面水素遮断膜４０が設けられていない場合を想定する。この場合、埋込み絶縁膜３６に含まれる水素は、半導体装置を製造する工程中において、ボディ領域１４のチャネル領域ＣＨに移動し、チャネル領域ＣＨの表面においてＳｉダングリングボンドに結合してＳｉ−Ｈ結合を形成することが考えられる。これにより、チャネル領域ＣＨの界面準位が変動し、絶縁ゲートの閾値電圧が変動する。あるいは、埋込み絶縁膜３６に含まれる水素は、半導体装置を製造する工程中において、外方拡散によって埋込み絶縁膜３６から抜けることが考えられる。一方、半導体装置を製造する工程中において、外気から埋込み絶縁膜３６内に水素が侵入することが考えられる。このように、埋込み絶縁膜３６に含まれる水素量が変動し、絶縁ゲートの閾値電圧が変動する。このような閾値電圧の変動は、製造バラツキに敏感であり、製造バラツキに依存する。 The embedded insulating film 36 of the packed insulating film 30 is formed by using a CVD technique. Since a silane gas (for example, monosilane gas) is used as the raw material gas, hydrogen remains in the embedded insulating film 36. Here, it is assumed that the embedded hydrogen blocking film 34 and the surface hydrogen blocking film 40 are not provided. In this case, the hydrogen contained in the embedded insulating film 36 moves to the channel region CH of the body region 14 during the process of manufacturing the semiconductor device, and is bonded to the Si dangling bond on the surface of the channel region CH to form Si—H. It is possible to form a bond. As a result, the interface state of the channel region CH fluctuates, and the threshold voltage of the insulated gate fluctuates. Alternatively, it is conceivable that the hydrogen contained in the embedded insulating film 36 escapes from the embedded insulating film 36 by outward diffusion during the process of manufacturing the semiconductor device. On the other hand, in the process of manufacturing the semiconductor device, it is conceivable that hydrogen invades into the embedded insulating film 36 from the outside air. In this way, the amount of hydrogen contained in the embedded insulating film 36 fluctuates, and the threshold voltage of the insulating gate fluctuates. Such fluctuations in the threshold voltage are sensitive to manufacturing variations and depend on manufacturing variations.

半導体装置１では、埋込み絶縁膜３６とチャネル領域ＣＨの間に埋込み水素遮断膜３４が設けられている。このため、埋込み絶縁膜３６に含まれる水素がチャネル領域ＣＨに移動することが抑えられることから、チャネル領域ＣＨの表面においてＳｉ−Ｈ結合を形成することが抑えられる。これにより、半導体装置１では、製造バラツキに抗してチャネル領域ＣＨの表面準位が安定しており、絶縁ゲートの閾値電圧の変動が抑えられる。なお、埋込み水素遮断膜３４は、少なくとも埋込み絶縁膜３６とチャネル領域ＣＨの間に設けられていればよいが、この例のように、埋込み絶縁膜３６の底面全体に設けられていると、埋込み絶縁膜３６に含まれる水素がチャネル領域ＣＨに移動することを確実に抑えられる。 In the semiconductor device 1, an embedded hydrogen blocking film 34 is provided between the embedded insulating film 36 and the channel region CH. Therefore, since hydrogen contained in the embedded insulating film 36 is suppressed from moving to the channel region CH, it is possible to suppress the formation of Si—H bonds on the surface of the channel region CH. As a result, in the semiconductor device 1, the surface level of the channel region CH is stable against manufacturing variations, and fluctuations in the threshold voltage of the insulated gate are suppressed. The embedded hydrogen blocking film 34 may be provided at least between the embedded insulating film 36 and the channel region CH, but if it is provided on the entire bottom surface of the embedded insulating film 36 as in this example, it is embedded. The transfer of hydrogen contained in the insulating film 36 to the channel region CH can be reliably suppressed.

また、半導体装置１では、埋込み絶縁膜３６上に表面水素遮断膜４０が設けられている。このため、埋込み絶縁膜３６に含まれる水素が外方拡散によって埋込み絶縁膜３６から抜けること、さらに、外気から埋込み絶縁膜３６内に水素が侵入することが抑えられる。これにより、半導体装置１では、製造バラツキに抗して埋込み絶縁膜３６に含まれる水素量が安定しており、絶縁ゲートの閾値電圧の変動が抑えられる。なお、この例では、表面水素遮断膜４０が第１表面水素遮断膜４２と第２表面水素遮断膜４４の組合せで構成されている。第１表面水素遮断膜４２と第２表面水素遮断膜４４のうちの少なくとも一方が設けられていれば、埋込み絶縁膜３６に含まれる水素が外方拡散によって埋込み絶縁膜３６から抜けること、さらに、外気から埋込み絶縁膜３６内に水素が侵入することが抑えられる。また、少なくともゲート電極２６の下方の埋込み絶縁膜３６内の水素量が安定すれば良いことから、表面水素遮断膜４０は、平面視したときに、少なくともゲート電極２６の全範囲と重複する位置に配置されていればよい。この例のように、表面水素遮断膜４０が充填絶縁膜３０の全範囲を覆うように設けられていると、埋込み絶縁膜３６内の水素量がより確実に安定することができる。 Further, in the semiconductor device 1, a surface hydrogen blocking film 40 is provided on the embedded insulating film 36. Therefore, hydrogen contained in the embedded insulating film 36 is prevented from being released from the embedded insulating film 36 by outward diffusion, and further, hydrogen is prevented from entering the embedded insulating film 36 from the outside air. As a result, in the semiconductor device 1, the amount of hydrogen contained in the embedded insulating film 36 is stable against manufacturing variations, and fluctuations in the threshold voltage of the insulating gate are suppressed. In this example, the surface hydrogen blocking film 40 is composed of a combination of the first surface hydrogen blocking film 42 and the second surface hydrogen blocking film 44. If at least one of the first surface hydrogen blocking film 42 and the second surface hydrogen blocking film 44 is provided, the hydrogen contained in the embedded insulating film 36 escapes from the embedded insulating film 36 by outward diffusion, and further. Hydrogen is suppressed from entering the embedded insulating film 36 from the outside air. Further, since it is sufficient that at least the amount of hydrogen in the embedded insulating film 36 below the gate electrode 26 is stable, the surface hydrogen blocking film 40 is located at a position that overlaps at least the entire range of the gate electrode 26 when viewed in a plan view. It suffices if it is arranged. When the surface hydrogen blocking film 40 is provided so as to cover the entire range of the filled insulating film 30 as in this example, the amount of hydrogen in the embedded insulating film 36 can be more reliably stabilized.

次に、図２Ａ〜図２Ｆを参照し、半導体装置１の製造方法を説明する。まず、図２Ａに示されるように、半導体基板１０を準備する。次に、リソグラフィー技術を利用して、開口を有するマスク（図示省略）を半導体基板１０の表面上に形成し、その開口から露出する半導体基板１０の表層部をドライエッチングし、シャロートレンチＳＴを形成する。 Next, a method of manufacturing the semiconductor device 1 will be described with reference to FIGS. 2A to 2F. First, as shown in FIG. 2A, the semiconductor substrate 10 is prepared. Next, using lithography technology, a mask with openings (not shown) is formed on the surface of the semiconductor substrate 10, and the surface layer portion of the semiconductor substrate 10 exposed from the openings is dry-etched to form a shallow trench ST. do.

次に、図２Ｂに示されるように、半導体基板１０の表面（シャロートレンチＳＴの内壁を含む）を熱酸化し、熱酸化膜３２を成膜する。次に、ＣＶＤ技術を利用して、熱酸化膜３２の表面上に埋込み水素遮断膜３４を成膜する。原料ガスには、ＳｉＨ₄−Ｎ₂、ＳｉＨ₄−ＮＨ₃、ＳｉＨ₄―ＮＨ₃―Ｎ₂が用いられる。次に、ＣＶＤ技術を利用して、埋込み水素遮断膜３４の表面上に埋込み絶縁膜３６を成膜する。原料ガスには、モノシランが用いられる。 Next, as shown in FIG. 2B, the surface of the semiconductor substrate 10 (including the inner wall of the shallow trench ST) is thermally oxidized to form a thermal oxide film 32. Next, using the CVD technique, an embedded hydrogen blocking film 34 is formed on the surface of the thermal oxide film 32. As the raw material gas, SiH _4- N ₂ , SiH _4- NH ₃ , and SiH _4- NH _3- N ₂ are used. Next, the embedded insulating film 36 is formed on the surface of the embedded hydrogen blocking film 34 by using the CVD technique. Monosilane is used as the raw material gas.

次に、図２Ｃに示されるように、半導体基板１０上に成膜された埋込み絶縁膜３６を研磨し、半導体基板１０の表面を平坦化する。この例では、半導体基板１０の表面が露出するまで平坦化しているが、必要に応じて、半導体基板１０の表面上に熱酸化膜３２が残存してもよく、熱酸化膜３２と埋込み水素遮断膜３４の双方が残存してもよい。 Next, as shown in FIG. 2C, the embedded insulating film 36 formed on the semiconductor substrate 10 is polished to flatten the surface of the semiconductor substrate 10. In this example, the surface of the semiconductor substrate 10 is flattened until it is exposed, but if necessary, the thermal oxide film 32 may remain on the surface of the semiconductor substrate 10, and the thermal oxide film 32 and the embedded hydrogen are blocked. Both of the films 34 may remain.

次に、図２Ｄに示されるように、ＣＶＤ技術を利用して、半導体基板１０と充填絶縁膜３０の表面上に第１表面水素遮断膜４２を成膜する。原料ガスには、ＳｉＨ₄−Ｎ₂、ＳｉＨ₄−ＮＨ₃、ＳｉＨ₄―ＮＨ₃―Ｎ₂が用いられる。 Next, as shown in FIG. 2D, a first surface hydrogen blocking film 42 is formed on the surfaces of the semiconductor substrate 10 and the filled insulating film 30 by using the CVD technique. As the raw material gas, SiH _4- N ₂ , SiH _4- NH ₃ , and SiH _4- NH _3- N ₂ are used.

次に、図２Ｅに示されるように、充填絶縁膜３０上であって、第１表面水素遮断膜４２の表面上の一部にゲート電極２６を形成する。ゲート電極２６は、不純物を高濃度に含むポリシリコンである。ゲート電極２６を形成した後に、熱酸化処理を実施し、ゲート電極２６の表面に熱酸化膜を成膜してもよい。 Next, as shown in FIG. 2E, the gate electrode 26 is formed on a part of the surface of the first surface hydrogen blocking film 42 on the packed insulating film 30. The gate electrode 26 is polysilicon containing a high concentration of impurities. After forming the gate electrode 26, a thermal oxidation treatment may be performed to form a thermal oxide film on the surface of the gate electrode 26.

次に、図２Ｆに示されるように、ＣＶＤ技術を利用して、ゲート電極２６の表面上と第１表面水素遮断膜４２の表面上に第２表面水素遮断膜４４を成膜する。原料ガスには、ＳｉＨ₄−Ｎ₂、ＳｉＨ₄−ＮＨ₃、ＳｉＨ₄―ＮＨ₃―Ｎ₂が用いられる。 Next, as shown in FIG. 2F, a second surface hydrogen blocking film 44 is formed on the surface of the gate electrode 26 and on the surface of the first surface hydrogen blocking film 42 by using the CVD technique. As the raw material gas, SiH _4- N ₂ , SiH _4- NH ₃ , and SiH _4- NH _3- N ₂ are used.

最後に、イオン注入技術を利用して半導体基板１０内に各種半導体領域を形成することにより、図１に示す半導体装置１が完成する。 Finally, the semiconductor device 1 shown in FIG. 1 is completed by forming various semiconductor regions in the semiconductor substrate 10 using the ion implantation technique.

図３に、変形例の半導体装置２を示す。この半導体装置２は、図１の半導体装置１と対比すると、第１表面水素遮断膜４２が設けられていないことを特徴とする。この半導体装置２でも、埋込み絶縁膜３６上に第２表面水素遮断膜４４が設けられているので、埋込み絶縁膜３６に含まれる水素が外方拡散によって埋込み絶縁膜３６から抜けること、さらに、外気から埋込み絶縁膜３６内に水素が侵入することが抑えられる。これにより、半導体装置２でも、製造バラツキに抗して埋込み絶縁膜３６に含まれる水素量が安定しており、絶縁ゲートの閾値電圧の変動が抑えられる。また、この半導体装置２でも、埋込み水素遮断膜３４が設けられているので、埋込み絶縁膜３６に含まれる水素がチャネル領域ＣＨに移動することが抑えられている。これにより、半導体装置２でも、製造バラツキに抗してチャネル領域ＣＨの表面準位が安定しており、絶縁ゲートの閾値電圧の変動が抑えられる。 FIG. 3 shows a modified semiconductor device 2. Compared with the semiconductor device 1 of FIG. 1, the semiconductor device 2 is characterized in that the first surface hydrogen blocking film 42 is not provided. Also in this semiconductor device 2, since the second surface hydrogen blocking film 44 is provided on the embedded insulating film 36, hydrogen contained in the embedded insulating film 36 escapes from the embedded insulating film 36 by outward diffusion, and further, outside air. Hydrogen is suppressed from entering the embedded insulating film 36. As a result, even in the semiconductor device 2, the amount of hydrogen contained in the embedded insulating film 36 is stable against manufacturing variations, and fluctuations in the threshold voltage of the insulating gate can be suppressed. Further, since the embedded hydrogen blocking film 34 is also provided in this semiconductor device 2, hydrogen contained in the embedded insulating film 36 is suppressed from moving to the channel region CH. As a result, even in the semiconductor device 2, the surface level of the channel region CH is stable against manufacturing variations, and fluctuations in the threshold voltage of the insulated gate can be suppressed.

図４に、変形例の半導体装置３を示す。この半導体装置３は、図１の半導体装置１と対比すると、埋込み水素遮断膜３４が設けられていないこと、さらに、第１表面水素遮断膜４２が設けられていないことを特徴とする。この半導体装置３でも、埋込み絶縁膜３６上に第２表面水素遮断膜４４が設けられているので、埋込み絶縁膜３６に含まれる水素が外方拡散によって埋込み絶縁膜３６から抜けること、さらに、外気から埋込み絶縁膜３６内に水素が侵入することが抑えられる。これにより、半導体装置３でも、製造バラツキに抗して埋込み絶縁膜３６に含まれる水素量が安定しており、絶縁ゲートの閾値電圧の変動が抑えられる。 FIG. 4 shows a modified semiconductor device 3. Compared with the semiconductor device 1 of FIG. 1, the semiconductor device 3 is characterized in that the embedded hydrogen blocking film 34 is not provided and the first surface hydrogen blocking film 42 is not provided. Also in this semiconductor device 3, since the second surface hydrogen blocking film 44 is provided on the embedded insulating film 36, hydrogen contained in the embedded insulating film 36 escapes from the embedded insulating film 36 by outward diffusion, and further, outside air. Hydrogen is suppressed from entering the embedded insulating film 36. As a result, even in the semiconductor device 3, the amount of hydrogen contained in the embedded insulating film 36 is stable against manufacturing variations, and fluctuations in the threshold voltage of the insulating gate can be suppressed.

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。 Although specific examples of the present invention have been described in detail above, these are merely examples and do not limit the scope of claims. The techniques described in the claims include various modifications and modifications of the specific examples illustrated above. In addition, the technical elements described in the present specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the techniques illustrated in the present specification or drawings can achieve a plurality of purposes at the same time, and achieving one of the purposes itself has technical usefulness.

１：半導体装置、１０：半導体基板、１１：ドレイン領域、１１ａ：高濃度ドレイン領域、１１ｂ：低濃度ドレイン領域、１２：ドリフト領域、１３：低濃度領域、１４：ボディ領域、１５：ソース領域、１５ａ：高濃度ソース領域、１５ｂ：低濃度ソース領域、２２：ドレイン電極、２４：ソース電極、２６：ゲート電極、３０：充填絶縁膜、３２：熱酸化膜、３４：埋込み水素遮断膜、３６：埋込み絶縁膜、４０：表面水素遮断膜、４２：第１表面水素遮断膜、４４：第２表面水素遮断膜、５０：層間絶縁膜 1: Semiconductor device, 10: Semiconductor substrate, 11: Drain region, 11a: High concentration drain region, 11b: Low concentration drain region, 12: Drift region, 13: Low concentration region, 14: Body region, 15: Source region, 15a: High concentration source region, 15b: Low concentration source region, 22: Drain electrode, 24: Source electrode, 26: Gate electrode, 30: Filled insulating film, 32: Thermal oxide film, 34: Embedded hydrogen blocking film, 36: Embedded insulating film, 40: surface hydrogen blocking film, 42: first surface hydrogen blocking film, 44: second surface hydrogen blocking film, 50: interlayer insulating film

Claims

With a semiconductor substrate
A filled insulating film that is filled in the groove on one main surface of the semiconductor substrate and contains hydrogen, and
A surface hydrogen blocking film provided on the filled insulating film and
It is provided with a gate electrode provided on the filled insulating film.
The semiconductor substrate is
The first conductive type drift region in contact with a part of the bottom surface of the filled insulating film, and
The first conductive type source region in contact with a part of the bottom surface of the filled insulating film, and
It has a second conductive body region that is arranged between the drift region and the source region and is in contact with a part of the bottom surface of the filled insulating film.
The body region arranged between the drift region and the source region overlaps with at least a part of the range of the gate electrode when viewed from a direction orthogonal to the one main surface of the semiconductor substrate. Arranged like
The surface hydrogen blocking film is arranged so as to overlap the entire range of the gate electrode when viewed from a direction orthogonal to the one main surface of the semiconductor substrate, and is arranged on the surface of the filled insulating film. A semiconductor device that is in contact with at least a part.

The surface hydrogen blocking film is provided on the gate electrode, and is arranged so as to overlap the entire range of the packed insulating film when viewed from a direction orthogonal to the one main surface of the semiconductor substrate. The semiconductor device according to claim 1.

The surface hydrogen blocking film is
A first surface hydrogen blocking film provided between the filled insulating film and the gate electrode,
The semiconductor device according to claim 1, further comprising a second surface hydrogen blocking film provided on the gate electrode.

The third aspect of the present invention, wherein the first surface hydrogen blocking film is arranged so as to overlap the entire range of the packed insulating film when viewed from a direction orthogonal to the one main surface of the semiconductor substrate. Semiconductor device.

Claim 3 or claim, wherein the second surface hydrogen blocking film is arranged so as to overlap the entire range of the packed insulating film when viewed from a direction orthogonal to the one main surface of the semiconductor substrate. Item 4. The semiconductor device according to item 4.

The semiconductor device according to any one of claims 1 to 5, wherein the surface hydrogen blocking film is a nitride film.

The semiconductor device according to claim 6, wherein the surface hydrogen blocking film is a silicon nitride film.

The semiconductor device according to any one of claims 1 to 7, wherein the filled insulating film has an STI structure.

The filled insulating film is
Embedded insulating film and
It has an embedded hydrogen blocking film,
The semiconductor device according to any one of claims 1 to 8, wherein the embedded insulating film is surrounded by the surface hydrogen blocking film and the embedded hydrogen blocking film.