JP6904343B2 - 不揮発性メモリセル、メモリセルユニット及び情報書き込み方法、並びに、電子機器 - Google Patents
不揮発性メモリセル、メモリセルユニット及び情報書き込み方法、並びに、電子機器 Download PDFInfo
- Publication number
- JP6904343B2 JP6904343B2 JP2018520706A JP2018520706A JP6904343B2 JP 6904343 B2 JP6904343 B2 JP 6904343B2 JP 2018520706 A JP2018520706 A JP 2018520706A JP 2018520706 A JP2018520706 A JP 2018520706A JP 6904343 B2 JP6904343 B2 JP 6904343B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- magnetization
- memory cell
- heating
- fixed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1653—Address circuits or decoders
- G11C11/1655—Bit-line or column circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1659—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/40—Devices controlled by magnetic fields
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/329—Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
- H01F41/30—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
- H01F41/302—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F41/303—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices with exchange coupling adjustment of magnetic film pairs, e.g. interface modifications by reduction, oxidation
- H01F41/304—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices with exchange coupling adjustment of magnetic film pairs, e.g. interface modifications by reduction, oxidation using temporary decoupling, e.g. involving blocking, Néel or Curie temperature transitions by heat treatment in presence/absence of a magnetic field
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Power Engineering (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
Description
複数の不揮発性メモリセルが、第1の方向、及び、第1の方向とは異なる第2の方向に2次元マトリクス状に配列されて成るメモリセルユニットであって、
各不揮発性メモリセルは、磁化方向に対応して情報を記憶する記憶層と、記憶層の磁化方向を規定する磁化固定層とが積層されて成る積層構造体、及び、磁化固定層を加熱し、磁化固定層の磁化方向を制御する加熱層を備えている。
磁化方向に対応して情報を記憶する記憶層と、記憶層の磁化方向を規定する磁化固定層とが積層されて成る積層構造体、及び、磁化固定層を加熱し、磁化固定層の磁化方向を制御する加熱層を備えている。
複数の不揮発性メモリセルが、第1の方向、及び、第1の方向とは異なる第2の方向に2次元マトリクス状に配列されて成り、
各不揮発性メモリセルは、磁化方向に対応して情報を記憶する記憶層と、記憶層の磁化方向を規定する磁化固定層とが積層されて成る積層構造体を備えているメモリセルユニットにおける情報書き込み方法であって、
磁化固定層を加熱し、以て、磁化固定層の磁化方向を制御することで、磁化固定層の磁化方向に基づく情報を記憶層に書き込む。
1.本開示の不揮発性メモリセル、メモリセルユニット及び情報書き込み方法、並びに、電子機器、全般に関する説明
2.実施例1(不揮発性メモリセル、メモリセルユニット及び情報書き込み方法)
3.実施例2(実施例1の変形)
4.実施例3(実施例1〜実施例2の変形)
5.その他
本開示のメモリセルユニットあるいは本開示の電子機器に備えられたメモリセルユニットにおいて、
加熱層は、磁化固定層の少なくとも一部から成り、
第1の方向に沿って配列された不揮発性メモリセル群において、各不揮発性メモリセルを構成する加熱層は、加熱層延在部によって結ばれており、
加熱層延在部は、加熱層と同じ層構成を有する形態とすることができる。また、本開示の不揮発性メモリセルにおいて、
加熱層は、磁化固定層の少なくとも一部から成り、
一の方向に沿って隣接する不揮発性メモリセル間において、不揮発性メモリセルを構成する加熱層は、加熱層延在部によって結ばれており、
加熱層延在部は、加熱層と同じ層構成を有する形態とすることができる。
加熱層は、磁化固定層と接して設けられており、
第1の方向に沿って配列された不揮発性メモリセル群において、各不揮発性メモリセルを構成する加熱層は、加熱層延在部によって結ばれている形態とすることができる。また、本開示の不揮発性メモリセルにおいて、
加熱層は、磁化固定層と接して設けられており、
一の方向に沿って隣接する不揮発性メモリセル間において、不揮発性メモリセルを構成する加熱層は、加熱層延在部によって結ばれている形態とすることができる。
各不揮発性メモリセルは、積層構造体を構成する磁化固定層の少なくとも一部から成る加熱層を備えており、
第1の方向に沿って配列された不揮発性メモリセル群において、各不揮発性メモリセルを構成する加熱層は、加熱層延在部によって結ばれており、
加熱層延在部は、加熱層と同じ層構成を有し、
加熱層及び加熱層延在部に電流を流すことで、磁化固定層を加熱する形態とすることができる。あるいは又、
各不揮発性メモリセルは、積層構造体を構成する磁化固定層と接して設けられた加熱層を備えており、
第1の方向に沿って配列された不揮発性メモリセル群において、各不揮発性メモリセルを構成する加熱層は、加熱層延在部によって結ばれており、
加熱層及び加熱層延在部に電流を流すことで、磁化固定層を加熱する形態とすることができる。そして、これらの場合、加熱層の最大幅は加熱層延在部の幅の平均よりも狭い形態とすることができ、これによって、磁化固定層を確実に加熱することができ、更には、これらの場合、加熱層及び加熱層延在部はビット線を兼ねている形態とすることができる。
磁化固定層と記憶層の間には中間層が設けられており、
磁化固定層は、中間層側から、第1の固定層、非磁性層及び第2の固定層の積層構造を有し、
第1の固定層と第2の固定層とは反強磁性的結合を有し、
磁化固定層の加熱時、第1の固定層の保磁力と、第2の固定層の保磁力とは異なる形態とすることができる。そして、この場合、磁化固定層の加熱によって、第1の固定層と第2の固定層との反強磁性的結合が解除され、第1の固定層の磁化方向と第2の固定層の磁化方向と記憶層の磁化方向とは同方向(同じ向き)となる形態とすることができ、更には、第1の固定層と第2の固定層の内、保磁力が大きい方の固定層の磁化方向と、記憶層の磁化方向とが同方向(同じ向き)となる形態とすることができる。あるいは又、この場合、磁化固定層の加熱によって、第1の固定層と第2の固定層との反強磁性的結合を解除し、第1の固定層の磁化方向と第2の固定層の磁化方向と記憶層の磁化方向とを同方向(同じ向き)とする形態とすることができ、更には、第1の固定層と第2の固定層の内、保磁力が大きい方の固定層の磁化方向と、記憶層の磁化方向とが同方向(同じ向き)となる形態とすることができる。ここで、「磁化方向が同方向になる」とは、磁化方向が平行になる状態だけではなく、磁化方向が平行から逸脱した状態をも含む。即ち、後述するように、第1の固定層あるいは第2の固定層の磁化方向は、記憶層に記憶すべき情報の基準となる磁化方向であり、記憶層の磁化方向と第1の固定層あるいは第2の固定層の磁化方向の相対的な角度によって、情報「0」及び情報「1」が規定されるが、このように、情報「0」及び情報「1」が規定される限りにおいて、第1の固定層あるいは第2の固定層の磁化方向と記憶層の磁化方向とは同方向であるとみなす。以下の説明においても同様である。
第2の固定層は、鉄(Fe)、コバルト(Co)、ニッケル(Ni)及びマンガン(Mn)から成る群から選択された少なくとも1種の元素〈便宜上、『元素−A』と呼ぶ〉、並びに、白金(Pt)、パラジウム(Pd)、ニッケル(Ni)、マンガン(Mn)、イリジウム(Ir)及びロジウム(Rh)から成る群から選択された少なくとも1種の元素(但し、前記の元素−Aとは異なる元素)を主成分とする材料から成る形態とすることができる。
第1の方向に沿って配列された不揮発性メモリセル群において、各不揮発性メモリセル10を構成する加熱層40は、加熱層延在部41によって結ばれており、
加熱層延在部41は、加熱層40と同じ層構成を有する。
一の方向に沿って隣接する不揮発性メモリセル間において、不揮発性メモリセル10を構成する加熱層40は、加熱層延在部41によって結ばれており、
加熱層延在部41は、加熱層40と同じ層構成を有する。
磁化固定層30は、中間層側から、第1の固定層31、非磁性層33及び第2の固定層32の積層構造を有し、
第1の固定層31と第2の固定層32とは反強磁性的結合を有し、
磁化固定層30の加熱時、第1の固定層31の保磁力(抗磁力)と、第2の固定層32の保磁力(抗磁力)とは異なる。実施例1においては、具体的には、第2の固定層32の保磁力の方が、第1の固定層31の保磁力(抗磁力)よりも高い。そして、磁化固定層30の加熱によって、第1の固定層31と第2の固定層32との反強磁性的結合が解除され、第1の固定層31の磁化方向と第2の固定層32の磁化方向と記憶層20の磁化方向とは同方向(同じ向き)となる。更には、第1の固定層31と第2の固定層32の内、保磁力(抗磁力)が大きい方の固定層(実施例1にあっては、第2の固定層32)の磁化方向と、記憶層20の磁化方向とが同方向(同じ向き)となる。
キャップ層22 :膜厚1nmのTa層と膜厚5nmのRu層の積層
記憶層20 :膜厚1.6nmの(Co20Fe80)80B20層
中間層21 :膜厚1.0nmのMgO層
磁化固定層30
第1の固定層31:膜厚0.9nmのCoFeB層
膜厚0.2nmのTa層
膜厚0.8nmのCo層
非磁性層33 :膜厚0.8nmのRu層
第2の固定層32:膜厚0.1nmのPt層と膜厚0.3nmのCo層とを3回繰り
返し積層した積層構造
下地層50 :膜厚5nmのTa層
複数の不揮発性メモリセル10が、第1の方向、及び、第1の方向とは異なる第2の方向に2次元マトリクス状に配列されて成り、
各不揮発性メモリセル10は、磁化方向に対応して情報を記憶する記憶層20と、記憶層20の磁化方向を規定する磁化固定層30とが積層されて成る積層構造体11を備えているメモリセルユニットにおける情報書き込み方法である。そして、
磁化固定層30を加熱し、以て、磁化固定層30の磁化方向を制御することで、磁化固定層30の磁化方向に基づく情報を記憶層20に書き込む。
先ず、周知の方法に基づき、シリコン半導体基板60に素子分離領域(図示せず)を形成し、素子分離領域によって囲まれたシリコン半導体基板60の部分に、ゲート酸化膜62、ゲート電極61、ソース/ドレイン領域64A,64Bから成る選択用トランジスタTRを形成する。ソース/ドレイン領域64Aとソース/ドレイン領域64Bの間に位置するシリコン半導体基板60の部分がチャネル形成領域63に相当する。次いで、層間絶縁層68を形成し、ソース/ドレイン領域の他方64Bの上方の層間絶縁層68の部分にタングステンプラグ67Dを形成し、更には、層間絶縁層68上に配線層(センス線)65を形成する。その後、全面に層間絶縁層69を形成し、ソース/ドレイン領域の一方64Aの上方の層間絶縁層68、層間絶縁層69の部分にタングステンプラグから成る接続孔67A、ランディングパッド部67C、接続孔67Bを形成する。こうして、層間絶縁層68,69で覆われた選択用トランジスタTRを得ることができる。
その後、全面に、下地層50、積層構造体11(第2の固定層32、非磁性層33、第1の固定層31、中間層21、記憶層20)、キャップ層22を連続成膜し、次いで、キャップ層22、記憶層20及び中間層21を反応性イオンエッチング法(RIE法)に基づきエッチングすることで、円柱状の記憶層20を得ることができる。次いで、第1の固定層31、非磁性層33、第2の固定層32及び下地層50をRIE法に基づきエッチングすることで、加熱層40及び加熱層延在部41を得ることができる。尚、酸化マグネシウム(MgO)から成る中間層21は、RFマグネトロンスパッタ法に基づきMgO層の成膜を行うことで形成した。また、その他の層はDCマグネトロンスパッタ法に基づき成膜を行った。
次に、全面に絶縁材料層51を形成し、絶縁材料層51に平坦化処理を施すことで、絶縁材料層51の頂面をキャップ層22の頂面と同じレベルとする。その後、絶縁材料層51に、接続孔67Bと接続された接続孔52を設け、更に、絶縁材料層51上に、キャップ層22と接続孔52とを接続する接続部53を形成する。こうして、図1A、図1B、図2、図3に示した構造の不揮発性メモリセル(具体的には、スピン注入型磁気抵抗効果素子)を得ることができる。尚、RIE法によって各層をパターニングする代わりに、イオンミリング法(イオンビームエッチング法)に基づき各層をパターニングすることもできる。
[A01]《メモリセルユニット》
複数の不揮発性メモリセルが、第1の方向、及び、第1の方向とは異なる第2の方向に2次元マトリクス状に配列されて成るメモリセルユニットであって、
各不揮発性メモリセルは、磁化方向に対応して情報を記憶する記憶層と、記憶層の磁化方向を規定する磁化固定層とが積層されて成る積層構造体、及び、磁化固定層を加熱し、磁化固定層の磁化方向を制御する加熱層を備えているメモリセルユニット。
[A02]加熱層は、磁化固定層の少なくとも一部から成り、
第1の方向に沿って配列された不揮発性メモリセル群において、各不揮発性メモリセルを構成する加熱層は、加熱層延在部によって結ばれており、
加熱層延在部は、加熱層と同じ層構成を有する[A01]に記載のメモリセルユニット。
[A03]加熱層は、磁化固定層と接して設けられており、
第1の方向に沿って配列された不揮発性メモリセル群において、各不揮発性メモリセルを構成する加熱層は、加熱層延在部によって結ばれている[A01]に記載のメモリセルユニット。
[A04]加熱層の最大幅は加熱層延在部の幅の平均よりも狭い[A02]又は[A03]に記載のメモリセルユニット。
[A05]加熱層及び加熱層延在部はビット線を兼ねている[A02]乃至[A04]のいずれか1項に記載のメモリセルユニット。
[A06]磁化固定層と記憶層の間には中間層が設けられており、
磁化固定層は、中間層側から、第1の固定層、非磁性層及び第2の固定層の積層構造を有し、
第1の固定層と第2の固定層とは反強磁性的結合を有し、
磁化固定層の加熱時、第1の固定層の保磁力と、第2の固定層の保磁力とは異なる[A01]乃至[A05]のいずれか1項に記載のメモリセルユニット。
[A07]磁化固定層の加熱によって、第1の固定層と第2の固定層との反強磁性的結合が解除され、第1の固定層の磁化方向と第2の固定層の磁化方向と記憶層の磁化方向とは同方向(同じ向き)となる[A06]に記載のメモリセルユニット。
[A08]第1の固定層と第2の固定層の内、保磁力が大きい方の固定層の磁化方向と、記憶層の磁化方向とが同方向(同じ向き)となる[A07]に記載のメモリセルユニット。
[A09]各不揮発性メモリセルは、電界効果トランジスタから成る選択用トランジスタを更に備えている[A01]乃至[A08]のいずれか1項に記載のメモリセルユニット。
[A10]選択用トランジスタを不作動とした状態で、電流が加熱層に流されることで加熱層が発熱する[A09]に記載のメモリセルユニット。
[A11]記憶層はソース/ドレイン領域の一方に接続されている[A09]又は[A10]に記載のメモリセルユニット。
[A12]選択用トランジスタのソース/ドレイン領域の他方は配線層に接続されている[A11]に記載のメモリセルユニット。
[A13]選択用トランジスタのゲート電極はワード線に接続されている[A09]乃至[A12]のいずれか1項に記載のメモリセルユニット。
[A14]ワード線は、第2の方向に延びている[A13]に記載のメモリセルユニット。
[A15]各不揮発性メモリセルの積層構造体は、層間絶縁層を介して選択用トランジスタの上方に設けられている[A09]乃至[A14]のいずれか1項に記載のメモリセルユニット。
[A16]不揮発性メモリセルは、垂直磁化方式のスピン注入型磁気抵抗効果素子から成る[A01]乃至[A15]のいずれか1項に記載のメモリセルユニット。
[B01]《不揮発性メモリセル》
磁化方向に対応して情報を記憶する記憶層と、記憶層の磁化方向を規定する磁化固定層とが積層されて成る積層構造体、及び、磁化固定層を加熱し、磁化固定層の磁化方向を制御する加熱層を備えている不揮発性メモリセル。
[B02]加熱層は、磁化固定層の少なくとも一部から成り、
一の方向に沿って隣接する不揮発性メモリセル間において、不揮発性メモリセルを構成する加熱層は、加熱層延在部によって結ばれており、
加熱層延在部は、加熱層と同じ層構成を有する[B01]に記載の不揮発性メモリセル。
[B03]加熱層は、磁化固定層と接して設けられており、
一の方向に沿って隣接する不揮発性メモリセル間において、不揮発性メモリセルを構成する加熱層は、加熱層延在部によって結ばれている[B01]に記載の不揮発性メモリセル。
[B04]加熱層の最大幅は加熱層延在部の幅の平均よりも狭い[B02]又は[B03]に記載の不揮発性メモリセル。
[B05]加熱層及び加熱層延在部はビット線を兼ねている[B02]乃至[B04]のいずれか1項に記載の不揮発性メモリセル。
[B06]磁化固定層と記憶層の間には中間層が設けられており、
磁化固定層は、中間層側から、第1の固定層、非磁性層及び第2の固定層の積層構造を有し、
第1の固定層と第2の固定層とは反強磁性的結合を有し、
磁化固定層の加熱時、第1の固定層の保磁力と、第2の固定層の保磁力とは異なる[B01]乃至[B05]のいずれか1項に記載の不揮発性メモリセル。
[B07]磁化固定層の加熱によって、第1の固定層と第2の固定層との反強磁性的結合が解除され、第1の固定層の磁化方向と第2の固定層の磁化方向と記憶層の磁化方向とは同方向(同じ向き)となる[B06]に記載の不揮発性メモリセル。
[B08]第1の固定層と第2の固定層の内、保磁力が大きい方の固定層の磁化方向と、記憶層の磁化方向とが同方向(同じ向き)となる[B07]に記載の不揮発性メモリセル。
[B09]電界効果トランジスタから成る選択用トランジスタを更に備えている[B01]乃至[B08]のいずれか1項に記載の不揮発性メモリセル。
[B10]選択用トランジスタを不作動とした状態で、電流が加熱層に流されることで加熱層が発熱する[B09]に記載の不揮発性メモリセル。
[B11]記憶層はソース/ドレイン領域の一方に接続されている[B09]又は[B10]に記載の不揮発性メモリセル。
[B12]選択用トランジスタのソース/ドレイン領域の他方は配線層に接続されている[B11]に記載の不揮発性メモリセル。
[B13]選択用トランジスタのゲート電極はワード線に接続されている[B09]乃至[B12]のいずれか1項に記載の不揮発性メモリセル。
[B14]ワード線は、一の方向とは異なる方向に延びている[B13]に記載の不揮発性メモリセル。
[B15]積層構造体は、層間絶縁層を介して選択用トランジスタの上方に設けられている[B09]乃至[B14]のいずれか1項に記載の不揮発性メモリセル。
[B16]垂直磁化方式のスピン注入型磁気抵抗効果素子から成る[B01]乃至[B15]のいずれか1項に記載の不揮発性メモリセル。
[C01]《情報書き込み方法》
複数の不揮発性メモリセルが、第1の方向、及び、第1の方向とは異なる第2の方向に2次元マトリクス状に配列されて成り、
各不揮発性メモリセルは、磁化方向に対応して情報を記憶する記憶層と、記憶層の磁化方向を規定する磁化固定層とが積層されて成る積層構造体を備えているメモリセルユニットにおける情報書き込み方法であって、
磁化固定層を加熱し、以て、磁化固定層の磁化方向を制御することで、磁化固定層の磁化方向に基づく情報を記憶層に書き込む、情報書き込み方法。
[C02]各不揮発性メモリセルは、積層構造体を構成する磁化固定層の少なくとも一部から成る加熱層を備えており、
第1の方向に沿って配列された不揮発性メモリセル群において、各不揮発性メモリセルを構成する加熱層は、加熱層延在部によって結ばれており、
加熱層延在部は、加熱層と同じ層構成を有し、
加熱層及び加熱層延在部に電流を流すことで、磁化固定層を加熱する[C01]に記載の情報書き込み方法。
[C03]各不揮発性メモリセルは、積層構造体を構成する磁化固定層と接して設けられた加熱層を備えており、
第1の方向に沿って配列された不揮発性メモリセル群において、各不揮発性メモリセルを構成する加熱層は、加熱層延在部によって結ばれており、
加熱層及び加熱層延在部に電流を流すことで、磁化固定層を加熱する[C01]に記載の情報書き込み方法。
[C04]加熱層の最大幅は加熱層延在部の幅の平均よりも狭い[C02]又は[C03]に記載の情報書き込み方法。
[C05]加熱層及び加熱層延在部はビット線を兼ねている[C02]乃至[C04]のいずれか1項に記載の情報書き込み方法。
[C06]磁化固定層を加熱することで、第1の方向に沿って配列された不揮発性メモリセル群に一括して第1の情報を書き込む[C01]乃至[C05]に記載の情報書き込み方法。
[C07]第1の方向に沿って配列された不揮発性メモリセル群に一括して第1の情報を書き込んだ後、加熱層による磁化固定層の加熱を中止し、第1の方向に沿って配列された不揮発性メモリセル群において、所望の不揮発性メモリセルに第2の情報を書き込む[C06]に記載の情報書き込み方法。
[C08]磁化固定層と記憶層の間には中間層が設けられており、
磁化固定層は、中間層側から、第1の固定層、非磁性層及び第2の固定層の積層構造を有し、
第1の固定層と第2の固定層とは反強磁性的結合を有し、
磁化固定層の加熱時、第1の固定層の保磁力と、第2の固定層の保磁力とは異なる[C01]乃至[C07]のいずれか1項に記載の情報書き込み方法。
[C09]磁化固定層の加熱によって、第1の固定層と第2の固定層との反強磁性的結合を解除し、第1の固定層の磁化方向と第2の固定層の磁化方向と記憶層の磁化方向とを同方向(同じ向き)とする[C08]に記載の情報書き込み方法。
[C10]第1の固定層と第2の固定層の内、保磁力が大きい方の固定層の磁化方向と、記憶層の磁化方向とが同方向(同じ向き)となる[C09]に記載の情報書き込み方法。
[C11]各不揮発性メモリセルは、電界効果トランジスタから成る選択用トランジスタを更に備えている[C01]乃至[C10]のいずれか1項に記載の情報書き込み方法。
[C12]選択用トランジスタを不作動とした状態で、電流を加熱層に流すことで加熱層を発熱させ、不揮発性メモリセルに第1の情報を書き込む[C11]に記載の情報書き込み方法。
[C13]第1の情報を書き込んだ後、磁化固定層の加熱を中止し、選択用トランジスタを作動させて、所望の不揮発性メモリセルに第2の情報を書き込む[C12]に記載の情報書き込み方法。
[C14]不揮発性メモリセルに第2の情報を書き込むとき、不揮発性メモリセルにおいて、記憶層から磁化固定層に向かって電流を流す[C13]に記載の情報書き込み方法。
[C15]記憶層はソース/ドレイン領域の一方に接続されている[C11]乃至[C14]のいずれか1項に記載の情報書き込み方法。
[C16]選択用トランジスタのソース/ドレイン領域の他方は配線層に接続されている[C15]に記載の情報書き込み方法。
[C17]選択用トランジスタのゲート電極はワード線に接続されている[C11]乃至[C16]のいずれか1項に記載の情報書き込み方法。
[C18]ワード線は、第2の方向に延びている[C17]に記載の情報書き込み方法。
[C19]各不揮発性メモリセルの積層構造体は、層間絶縁層を介して選択用トランジスタの上方に設けられている[C11]乃至[C18]のいずれか1項に記載の情報書き込み方法。
[C20]不揮発性メモリセルは、垂直磁化方式のスピン注入型磁気抵抗効果素子から成る[C01]乃至[C19]のいずれか1項に記載の情報書き込み方法。
[D01]《電子機器》
[A01]乃至[A16]のいずれか1項に記載のメモリセルユニットを備えている電子機器。
Claims (19)
- 複数の不揮発性メモリセルが、第1の方向、及び、第1の方向とは異なる第2の方向に2次元マトリクス状に配列されて成るメモリセルユニットであって、
各不揮発性メモリセルは、
磁化方向に対応して情報を記憶する記憶層と、前記記憶層の磁化方向を規定する磁化固定層とが積層されて成る積層構造体と、
前記磁化固定層を加熱し、前記磁化固定層の磁化方向を制御する加熱層と、
前記磁化固定層と前記記憶層の間に設けられた中間層と、
を備え、
前記磁化固定層は、前記中間層側から、第1の固定層、非磁性層及び第2の固定層の積層構造を有し、
前記第1の固定層と前記第2の固定層とは、反強磁性的結合を有し、
前記磁化固定層の加熱時、前記第1の固定層の保磁力と、前記第2の固定層の保磁力とは異なる
メモリセルユニット。 - 前記加熱層は、前記磁化固定層の少なくとも一部から成り、
第1の方向に沿って配列された不揮発性メモリセル群において、各不揮発性メモリセルを構成する前記加熱層は、加熱層延在部によって結ばれており、
前記加熱層延在部は、前記加熱層と同じ層構成を有する
請求項1に記載のメモリセルユニット。 - 前記加熱層は、前記磁化固定層と接して設けられており、
第1の方向に沿って配列された不揮発性メモリセル群において、各不揮発性メモリセルを構成する前記加熱層は、加熱層延在部によって結ばれている
請求項1に記載のメモリセルユニット。 - 前記加熱層の最大幅は、前記加熱層延在部の幅の平均よりも狭い
請求項2又は請求項3に記載のメモリセルユニット。 - 前記加熱層及び前記加熱層延在部は、ビット線を兼ねている
請求項2又は請求項3に記載のメモリセルユニット。 - 前記磁化固定層の加熱によって、前記第1の固定層と前記第2の固定層との反強磁性的結合が解除され、前記第1の固定層の磁化方向と前記第2の固定層の磁化方向と前記記憶層の磁化方向とは同方向となる
請求項5に記載のメモリセルユニット。 - 前記第1の固定層と前記第2の固定層の内、保磁力が大きい方の固定層の磁化方向と、前記記憶層の磁化方向とが同方向となる
請求項6に記載のメモリセルユニット。 - 各不揮発性メモリセルは、電界効果トランジスタから成る選択用トランジスタを更に備えている
請求項1に記載のメモリセルユニット。 - 前記選択用トランジスタを不作動とした状態で、電流が前記加熱層に流されることで前記加熱層が発熱する
請求項8に記載のメモリセルユニット。 - 前記記憶層は、ソース/ドレイン領域の一方に接続されている
請求項8に記載のメモリセルユニット。 - 前記選択用トランジスタのゲート電極は、ワード線に接続されている
請求項8に記載のメモリセルユニット。 - 各不揮発性メモリセルは、垂直磁化方式のスピン注入型磁気抵抗効果素子から成る
請求項1に記載のメモリセルユニット。 - 磁化方向に対応して情報を記憶する記憶層と、前記記憶層の磁化方向を規定する磁化固定層とが積層されて成る積層構造体と、
前記磁化固定層を加熱し、前記磁化固定層の磁化方向を制御する加熱層と、
前記磁化固定層と前記記憶層の間に設けられた中間層と、
を備え、
前記磁化固定層は、前記中間層側から、第1の固定層、非磁性層及び第2の固定層の積層構造を有し、
前記第1の固定層と前記第2の固定層とは、反強磁性的結合を有し、
前記磁化固定層の加熱時、前記第1の固定層の保磁力と、前記第2の固定層の保磁力とは異なる
不揮発性メモリセル。 - 複数の不揮発性メモリセルが、第1の方向、及び、第1の方向とは異なる第2の方向に2次元マトリクス状に配列されて成り、
各不揮発性メモリセルは、磁化方向に対応して情報を記憶する記憶層と、前記記憶層の磁化方向を規定する磁化固定層とが積層されて成る積層構造体と、前記磁化固定層と前記記憶層の間に設けられた中間層と、を備えているメモリセルユニットにおける情報書き込み方法であって、
前記磁化固定層を加熱し、以て、前記磁化固定層の磁化方向を制御することで、前記磁化固定層の磁化方向に基づく情報を前記記憶層に書き込むことを備え、
前記磁化固定層は、前記中間層側から、第1の固定層、非磁性層及び第2の固定層の積層構造を有し、
前記第1の固定層と前記第2の固定層とは、反強磁性的結合を有し、
前記磁化固定層の加熱時、前記第1の固定層の保磁力と、前記第2の固定層の保磁力とは異なる
情報書き込み方法。 - 各不揮発性メモリセルは、前記積層構造体を構成する前記磁化固定層の少なくとも一部から成る加熱層を備えており、
前記第1の方向に沿って配列された不揮発性メモリセル群において、各不揮発性メモリセルを構成する前記加熱層は、加熱層延在部によって結ばれており、
前記加熱層延在部は、前記加熱層と同じ層構成を有し、
前記加熱層及び前記加熱層延在部に電流を流すことで、前記磁化固定層を加熱する
請求項14に記載の情報書き込み方法。 - 各不揮発性メモリセルは、前記積層構造体を構成する前記磁化固定層と接して設けられた加熱層を備えており、
前記第1の方向に沿って配列された不揮発性メモリセル群において、各不揮発性メモリセルを構成する前記加熱層は、加熱層延在部によって結ばれており、
前記加熱層及び前記加熱層延在部に電流を流すことで、前記磁化固定層を加熱する
請求項14に記載の情報書き込み方法。 - 前記磁化固定層を加熱することで、前記第1の方向に沿って配列された不揮発性メモリセル群に一括して第1の情報を書き込む
請求項15に記載の情報書き込み方法。 - 前記第1の方向に沿って配列された前記不揮発性メモリセル群に一括して前記第1の情報を書き込んだ後、前記加熱層による前記磁化固定層の加熱を中止し、前記第1の方向に沿って配列された前記不揮発性メモリセル群において、所望の不揮発性メモリセルに第2の情報を書き込む
請求項17に記載の情報書き込み方法。 - 請求項1乃至請求項12のいずれか1項に記載のメモリセルユニットを備えている電子機器。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016108494 | 2016-05-31 | ||
JP2016108494 | 2016-05-31 | ||
PCT/JP2017/015610 WO2017208653A1 (ja) | 2016-05-31 | 2017-04-18 | 不揮発性メモリセル、メモリセルユニット及び情報書き込み方法、並びに、電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2017208653A1 JPWO2017208653A1 (ja) | 2019-03-28 |
JP6904343B2 true JP6904343B2 (ja) | 2021-07-14 |
Family
ID=60478297
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018520706A Active JP6904343B2 (ja) | 2016-05-31 | 2017-04-18 | 不揮発性メモリセル、メモリセルユニット及び情報書き込み方法、並びに、電子機器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10706903B2 (ja) |
JP (1) | JP6904343B2 (ja) |
KR (1) | KR102306333B1 (ja) |
WO (1) | WO2017208653A1 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10756255B2 (en) * | 2018-05-17 | 2020-08-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device with asymmetrical pinned magnets, and method of manufacture |
US10818729B2 (en) * | 2018-05-17 | 2020-10-27 | Macronix International Co., Ltd. | Bit cost scalable 3D phase change cross-point memory |
CN109300495B (zh) * | 2018-09-18 | 2020-11-06 | 西安交通大学 | 基于人工反铁磁自由层的磁性结构及sot-mram |
US11442700B2 (en) | 2019-03-29 | 2022-09-13 | Stmicroelectronics S.R.L. | Hardware accelerator method, system and device |
JP6806939B1 (ja) | 2019-08-08 | 2021-01-06 | Tdk株式会社 | 磁気抵抗効果素子およびホイスラー合金 |
KR102632986B1 (ko) * | 2019-10-01 | 2024-02-05 | 에스케이하이닉스 주식회사 | 전자 장치 |
WO2021064935A1 (ja) | 2019-10-03 | 2021-04-08 | Tdk株式会社 | 磁気記録層、磁壁移動素子及び磁気記録アレイ |
WO2021161700A1 (ja) * | 2020-02-12 | 2021-08-19 | ソニーセミコンダクタソリューションズ株式会社 | 不揮発性メモリ素子及びその製造方法 |
EP3917009B1 (en) * | 2020-05-29 | 2024-12-25 | Melexis Bulgaria Ltd | Semiconductor device with passive magneto-electric transducer |
WO2022137284A1 (ja) * | 2020-12-21 | 2022-06-30 | Tdk株式会社 | 磁気抵抗効果素子 |
US11696512B2 (en) | 2021-01-05 | 2023-07-04 | Tdk Corporation | Magnetic domain wall moving element and magnetic array |
CN114823882B (zh) * | 2022-04-15 | 2023-05-12 | 电子科技大学 | 一种多功能自旋波晶体管及其制备方法和应用 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2832542B1 (fr) * | 2001-11-16 | 2005-05-06 | Commissariat Energie Atomique | Dispositif magnetique a jonction tunnel magnetique, memoire et procedes d'ecriture et de lecture utilisant ce dispositif |
US20070058422A1 (en) * | 2002-10-03 | 2007-03-15 | Konninklijke Philips Electronics N.V. Groenewoudseweg 1 | Programmable magnetic memory device |
JP2004172218A (ja) * | 2002-11-18 | 2004-06-17 | Sony Corp | 磁気記憶素子及びその記録方法、並びに磁気記憶装置 |
US7372722B2 (en) * | 2003-09-29 | 2008-05-13 | Samsung Electronics Co., Ltd. | Methods of operating magnetic random access memory devices including heat-generating structures |
KR100568512B1 (ko) * | 2003-09-29 | 2006-04-07 | 삼성전자주식회사 | 열발생층을 갖는 자기열 램셀들 및 이를 구동시키는 방법들 |
EP2242097B1 (en) * | 2008-02-08 | 2017-07-26 | III Holdings 3, LLC | Magnetic memory element, method for driving same, and nonvolatile storage |
JP5440509B2 (ja) * | 2008-12-22 | 2014-03-12 | 富士電機株式会社 | 不揮発記憶装置 |
US8995179B2 (en) * | 2009-09-17 | 2015-03-31 | Fuji Electric Co., Ltd. | Magnetoresistance element and non-volatile semiconductor storage device using same magnetoresistance element |
EP2325846B1 (en) * | 2009-11-12 | 2015-10-28 | Crocus Technology S.A. | A magnetic tunnel junction memory with thermally assisted writing |
JP2012015312A (ja) | 2010-06-30 | 2012-01-19 | Sony Corp | 磁気記憶素子及び磁気メモリ |
JP2014072393A (ja) | 2012-09-28 | 2014-04-21 | Sony Corp | 記憶素子、記憶装置、磁気ヘッド |
US9372722B2 (en) * | 2013-07-01 | 2016-06-21 | International Business Machines Corporation | Reliable asynchronous processing of a synchronous request |
US9218864B1 (en) * | 2014-10-04 | 2015-12-22 | Ge Yi | Magnetoresistive random access memory cell and 3D memory cell array |
-
2017
- 2017-04-18 KR KR1020187033602A patent/KR102306333B1/ko active Active
- 2017-04-18 JP JP2018520706A patent/JP6904343B2/ja active Active
- 2017-04-18 WO PCT/JP2017/015610 patent/WO2017208653A1/ja active Application Filing
- 2017-04-18 US US16/301,063 patent/US10706903B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
WO2017208653A1 (ja) | 2017-12-07 |
KR20190013757A (ko) | 2019-02-11 |
KR102306333B1 (ko) | 2021-09-30 |
JPWO2017208653A1 (ja) | 2019-03-28 |
US10706903B2 (en) | 2020-07-07 |
US20190189172A1 (en) | 2019-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6904343B2 (ja) | 不揮発性メモリセル、メモリセルユニット及び情報書き込み方法、並びに、電子機器 | |
US11276729B2 (en) | Magnetoresistive element and electronic device having high heat resistance | |
US7119410B2 (en) | Magneto-resistive effect element and magnetic memory | |
US8072800B2 (en) | Magnetic element having perpendicular anisotropy with enhanced efficiency | |
JP3863484B2 (ja) | 磁気抵抗効果素子および磁気メモリ | |
CN109564896B (zh) | 磁阻元件和电子设备 | |
JP4970113B2 (ja) | 磁気抵抗素子及び磁気メモリ | |
JP4277870B2 (ja) | 記憶素子及びメモリ | |
US9847161B2 (en) | Multilayer magnetic storage element and storage device | |
US20070030724A1 (en) | Memory element and memory | |
US8194443B2 (en) | Memory device and memory | |
US9299916B2 (en) | Memory element and memory device | |
JP2013115412A (ja) | 記憶素子、記憶装置 | |
JP2016004589A (ja) | 抵抗変化型メモリ装置及び半導体装置 | |
JP5724256B2 (ja) | 記憶素子、メモリ装置 | |
US10069062B2 (en) | Magnetoresistive element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200403 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200403 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210209 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20210322 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210401 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210525 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210607 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6904343 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |