[go: up one dir, main page]

JP6895094B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6895094B2
JP6895094B2 JP2019562065A JP2019562065A JP6895094B2 JP 6895094 B2 JP6895094 B2 JP 6895094B2 JP 2019562065 A JP2019562065 A JP 2019562065A JP 2019562065 A JP2019562065 A JP 2019562065A JP 6895094 B2 JP6895094 B2 JP 6895094B2
Authority
JP
Japan
Prior art keywords
region
semiconductor substrate
electrode
resistance
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019562065A
Other languages
English (en)
Other versions
JPWO2019131702A1 (ja
Inventor
智行 芦峰
智行 芦峰
博 中川
博 中川
康裕 村瀬
康裕 村瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2019131702A1 publication Critical patent/JPWO2019131702A1/ja
Application granted granted Critical
Publication of JP6895094B2 publication Critical patent/JP6895094B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/62—Capacitors having potential barriers
    • H10D1/66—Conductor-insulator-semiconductor capacitors, e.g. MOS capacitors
    • H10D1/665—Trench conductor-insulator-semiconductor capacitors, e.g. trench MOS capacitors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/10—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
    • H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
    • H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/01—Manufacture or treatment
    • H10D1/041—Manufacture or treatment of capacitors having no potential barriers
    • H10D1/043—Manufacture or treatment of capacitors having no potential barriers using patterning processes to form electrode extensions, e.g. etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/40—Resistors
    • H10D1/47—Resistors having no potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H10D1/716—Electrodes having non-planar surfaces, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/611—Combinations of BJTs and one or more of diodes, resistors or capacitors
    • H10D84/613—Combinations of vertical BJTs and one or more of diodes, resistors or capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/80—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple passive components, e.g. resistors, capacitors or inductors
    • H10D86/85—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple passive components, e.g. resistors, capacitors or inductors characterised by only passive components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、容量部及び抵抗部を含む半導体装置に関する。
容量部及び抵抗部を有する半導体装置は、例えば、不純物がドーピングされた半導体基板と、半導体基板の第１主面に設けられた誘電体層と、誘電体層の上に設けられた導電性の第１電極と、半導体基板の第２主面に設けられた導電性の第２電極と、によって形成される。このとき、第１電極及び第２電極に比べて、半導体基板の電気抵抗が高いため、半導体基板が抵抗部として機能し、誘電体層が静電容量を形成する容量部として機能する。抵抗部は、半導体装置の寸法、すなわち半導体基板の面積や厚みによって電気抵抗が決定される。このため、半導体装置は、適切な静電容量及び電気抵抗を有する半導体回路として設計することが難しい。
例えば、特許文献１には、半導体基板が、容量部の直下に接続された第１抵抗領域と、第１抵抗領域に並列に配置された周辺抵抗領域と、第１抵抗領域と周辺抵抗領域との間に第１抵抗領域の抵抗値以上の抵抗値を有する抵抗分離領域と、を有する半導体装置が開示されている。抵抗分離領域は、半導体基板にイオン注入して結晶性を悪化させて高抵抗化している。特許文献１に記載の半導体装置は、抵抗分離領域の抵抗値の制御や、第１抵抗領域と抵抗分離領域との体積比の制御によって、抵抗部の電気抵抗を変化させることができる。つまり、半導体装置は、回路設計の自由度を向上させることができる。
特許第５４７６７４７号公報
しかしながら、特許文献１に記載の半導体装置では、抵抗分離領域にイオン注入する際に、半導体基板を厚さ方向において均一に高抵抗化するためには高い注入エネルギーが必要となり、抵抗値の制御が困難であるという課題が生じる。
本発明はこのような事情に鑑みてなされたものであり、回路設計の自由度の向上を図ることが可能な半導体装置を提供することを目的とする。
本発明の一態様に係る半導体装置は、第１主面及び第２主面を有する半導体基板と、半導体基板の第１主面側に設けられた第１電極と、半導体基板と第１電極との間に設けられた誘電体層と、半導体基板の第２主面側に設けられた第２電極と、半導体基板と第２電極との間に設けられた抵抗制御層と、を備え、抵抗制御層は、半導体基板と第２電極とを電気的に接続する第１領域と、第１領域と並び第１領域よりも電気抵抗率の高い第２領域と、を備える。
本発明によれば、回路設計の自由度の向上を図ることが可能な半導体装置を提供することが可能となる。
図１は、第１実施形態に係る半導体装置の構成を概略的に示す断面図である。 図２は、第１実施形態に係る半導体装置の構成を概略的に示す平面図である。 図３は、第１実施形態に係る半導体装置の回路としての実装例を概略的に示す回路図である。 図４は、第２実施形態に係る半導体装置の構成を概略的に示す断面図である。 図５は、第３実施形態に係る半導体装置の構成を概略的に示す断面図である。 図６は、第４実施形態に係る半導体装置の構成を概略的に示す断面図である。 図７は、第５実施形態に係る半導体装置の構成を概略的に示す断面図である。 図８は、第５実施形態に係る半導体装置の構成を概略的に示す平面図である。
以下、図面を参照しながら本発明の実施形態について説明する。但し、第２実施形態以降の各実施形態において、第１実施形態と同一又は類似の構成要素は、第１実施形態と同一又は類似の符号で表し、詳細な説明を適宜省略する。また、第２実施形態以降の各実施形態において得られる効果について、第１実施形態と同様のものについては説明を適宜省略する。各実施形態の図面は例示であり、各部の寸法や形状は模式的なものであり、本願発明の技術的範囲を当該実施形態に限定して解するべきではない。
各々の図面には、各々の図面相互の関係を明確にし、各部材の位置関係を理解する助けとするために、便宜的にＸ軸、Ｙ軸、及びＺ軸からなる直交座標系（ＸＹＺ座標系）を付すことがある。この場合、例えば、Ｘ軸と平行な方向を「Ｘ軸方向」と呼ぶこととする。他の軸と平行な方向についても同様とする。以下の説明において、Ｚ軸正方向側を上（上方）と呼ぶこととする。なお、Ｘ軸方向は、矢印の正方向に限定されず、矢印とは反対の負方向も含むものとする。また、Ｘ軸及びＹ軸によって特定される面と平行な面を「ＸＹ面」と呼ぶこととし、以下、他の軸によって特定される面と平行な面についても同様とする。
＜第１実施形態＞
まず、図１〜図２を参照しつつ、本発明の第１実施形態に係る半導体装置１００の構成について説明する。図１は、第１実施形態に係る半導体装置の構成を概略的に示す断面図である。図２は、第１実施形態に係る半導体装置の構成を概略的に示す平面図である。なお、図２は、第２電極１３２の図示を省略して抵抗制御層１６０を平面視したときの半導体装置１００を示している。
半導体装置１００は、静電容量を形成する容量部Ｃと、電気抵抗として機能する抵抗部Ｒとが一体に形成された半導体回路である。すなわち、半導体装置１００は、ＣＲ回路に相当する。半導体装置１００は、半導体基板１１０、誘電体層１２０、第１電極１３１、第２電極１３２、及び抵抗制御層１６０を備えている。半導体基板１１０は抵抗部Ｒ１として機能し、誘電体層１２０は容量部Ｃとして機能し、抵抗制御層１６０は抵抗部Ｒ２として機能する。抵抗部Ｒは、抵抗部Ｒ１と抵抗部Ｒ２とからなる。半導体装置１００は、例えば他の素子から独立したディスクリートパーツであってもよく、共通の半導体基板１１０に他の素子と共に集積されたＩＣパッケージの一部であってもよい。
半導体基板１１０は、ＸＹ面と平行な第１主面１１０Ａ及び第２主面１１０Ｂを有している。第１主面１１０ＡはＺ軸正方向側の主面であり、第２主面１１０ＢはＺ軸負方向側の主面である。第１主面１１０Ａの法線方向から視たとき、半導体基板１１０は矩形状である。但し、半導体基板１１０の形状は上記に限定されるものではなく、多角形状、円形状、楕円状、又はこれらを組み合わせた形状であってもよい。
半導体基板１１０は、例えば、電気抵抗率が１０−４Ω・ｃｍ以上、１０−２Ω・ｃｍ以下のｐ型又はｎ型のシリコン基板によって設けられている。言い換えると、半導体基板１１０は、不純物濃度が１０１９ｃｍ−３以上１０２１ｃｍ−３以下のｐ型又はｎ型のシリコン基板によって設けられている。
半導体基板１１０については、シリコン基板によって設けられることで、他の半導体材料によって設ける場合よりも安価に製造することができる。また、半導体基板１１０については、電気抵抗率が１０−２Ω・ｃｍ以下の低抵抗シリコン基板によって設けられることで、移動度の温度依存性を低減することできる。従来の構成のように、抵抗部Ｒを主に半導体基板１１０によって構成しようとすると、１Ω・ｃｍ以上の電気抵抗率を有するシリコン基板によって半導体基板１１０を設ける必要がある。しかし、１Ω・ｃｍ以上の電気抵抗率を有するシリコン基板においては、温度変化と共に移動度が大きく変化する。具体例を挙げると、不純物濃度が１０１６ｃｍ−３のｎ型シリコン基板においては、−５５℃における移動度に比べて、２００℃°における移動度が約１／５となる。シリコン基板の不純物濃度が１０１９ｃｍ−３以上、すなわち、電気抵抗率が１０−２Ω・ｃｍ以下であれば、移動度の低下に伴う電気抵抗率の増加を抑制することができ、半導体装置１００の半導体回路としての特性の温度変化を抑制することができる。なお、電気抵抗率を１０−４Ω・ｃｍ以上とすることで、半導体基板１１０を導体ではなく半導体として機能させることができる。つまり、抵抗部Ｒ１として機能させることができる。
半導体基板１１０は、シリコン基板に限定されるものではなく、ゲルマニウム（Ｇｅ）、ガリウムヒ素（ＧａＡｓ）、シリコンカーバイト（ＳｉＣ）、等の半導体材料によって設けられてもよい。
誘電体層１２０は、半導体基板１１０の第１主面１１０Ａと第１電極１３１との間に設けられている。誘電体層１２０は、例えば、シリコン酸化物（ＳｉＯ２）、シリコン窒化物（Ｓｉ３Ｎ４）膜、シリコン酸窒化物（ＳｉＯｘＮｙ）膜、等のシリコン化合物で設けられている。半導体基板１１０がシリコン基板である場合、シリコン酸化物からなる誘電体層１２０は、シリコン基板の熱酸化によって容易に設けることができ、欠陥に起因したリーク電流の発生を抑制することができる。シリコン窒化物やシリコン酸窒化物からなる誘電体層１２０は、シリコン酸化物よりも誘電率を高めることができるため、容量部Ｃを高容量化することができる。誘電体層１２０は、多層構造であってもよい。例えば、半導体基板１１０がシリコン基板である場合、誘電体層１２０は、熱酸化によってシリコン酸化物を半導体基板１１０の第１主面１１０Ａに設け、ＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）やＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）によってシリコン窒化物をシリコン酸化物の上に堆積させることによって設けられてもよい。これによれば、誘電体層１２０は、リーク電流を抑制しつつ容量部Ｃを高容量化することができる。なお、シリコン化合物の化学式は組成の一例を示すものであり、シリコン化合物の組成を限定するものではない。また、シリコン（Ｓｉ）、酸素（Ｏ）、窒素（Ｎ）以外の元素が含まれてもよい。以下、他の物質についても同様である。
誘電体層１２０の少なくとも一部は、アルミニウム酸化物（Ａｌ２Ｏ３）、ハフニウム酸化物（ＨｆＯ２）、タンタル酸化物（Ｔａ２Ｏ５）、チタン酸バリウム（ＢａＴｉＯ３）、チタン酸バリウムストロンチウム（（ＢａＳｒ）ＴｉＯ３）、チタン酸ストロンチウム（ＳｒＴｉＯ３）、ジルコン酸カルシウム（ＣａＺｒＯ３）、等の酸化物によって設けられてもよい。容量部Ｃを高容量化するためには、誘電体層１２０は、誘電率の高い材料によって設けられた層を有するのが望ましく、例えばシリコン酸化物よりも誘電率が高いペロブスカイト型酸化物によって設けられた層を有するのが望ましい。
第１電極１３１は、半導体基板１１０の第１主面１１０Ａ側に設けられている。第２電極１３２は、半導体基板１１０の第２主面１１０Ｂ側に設けられている。第１電極１３１は誘電体層１２０を挟んで半導体基板１１０と対向し、第２電極１３２は抵抗制御層１６０を挟んで半導体基板１１０と対向している。第１電極１３１は、誘電体層１２０の全面を覆っていてもよく、容量部Ｃとして機能させたい領域の誘電体層１２０のみ覆っていてもよい。第１電極１３１及び第２電極１３２は、例えば、低抵抗化したシリコンによって形成されている。第１電極１３１及び第２電極１３２は、Ｃｕ（銅）、Ａｇ（銀）、Ａｕ（金）、Ａｌ（アルミニウム）、Ｍｏ（モリブデン）、Ｗ（タングステン）、Ｐｔ（プラチナ）、Ｔｉ（チタン）、Ｎｉ（ニッケル）、Ｃｒ（クロム）、等の金属又はこれらの合金によって形成されてもよい。また、第１電極１３１及び第２電極１３２は、導電性を有するものであれば、ＲｕＯ２、ＳｒＲｕＯ３、ＬａＮｉＯ３、等の酸化物であってもよく、導電性樹脂等の有機材料であってもよい。第１電極１３１及び第２電極１３２は、それぞれ異なる構成の電極であってもよい。また、第１電極１３１及び第２電極１３２は、多層構造であってもよい。第１電極１３１及び第２電極１３２の電気抵抗率は、半導体基板１１０の電気抵抗率と同等以下の大きさである。これによれば、半導体装置１００においては、抵抗部Ｒの抵抗値への第１電極１３１及び第２電極１３２の影響を低減することができる。
抵抗制御層１６０は、半導体基板１１０と第２電極１３２との間に設けられている。抵抗制御層１６０は、低抵抗領域１６１と高抵抗領域１６２とを備えている。低抵抗領域１６１は抵抗制御層１６０の第１領域に相当し、高抵抗領域１６２は抵抗制御層１６０の第２領域に相当する。低抵抗領域１６１は、半導体基板１１０と第２電極１３２とを電気的に接続するように設けられている。高抵抗領域１６２は、半導体基板１１０の第２主面１１０Ｂと平行な方向において、低抵抗領域１６１と並んでいる。高抵抗領域１６２の電気抵抗率は、低抵抗領域１６１の電気抵抗率よりも大きい。例えば、低抵抗領域１６１は導体によって設けられ、高抵抗領域１６２は絶縁体によって設けられている。
抵抗制御層１６０の形成においては、例えば、半導体基板１１０の第２主面１１０ＢにＰＶＤやＣＶＤによって絶縁体層を設け、当該絶縁体層の一部をエッチングし、エッチングによって形成された空間に導体を設けることで低抵抗領域１６１とする。そして、エッチングされずに残留した当該絶縁体層を高抵抗領域１６２とする。このような半導体装置１００においては、抵抗制御層１６０の厚さを大きくすることができ、抵抗部Ｒ２の抵抗値を変化させ易くすることができる。半導体基板１１０がシリコンによって設けられる場合は、熱酸化によって設けられるシリコン酸化物を当該絶縁体層としてもよい。これによれば、半導体装置１００の製造工程を簡略化することができる。つまり、半導体装置１００の製造コストを低減することができる。
なお、低抵抗領域１６１及び高抵抗領域１６２は、半導体によって設けられてもよい。このような抵抗制御層１６０の形成においては、例えば、先に高抵抗領域１６２を設け、次に低抵抗領域１６１を設ける。具体的には、まず、半導体基板１１０の第２主面１１０ＢにＰＶＤやＣＶＤ等によって高抵抗な半導体層を設ける。次に、当該高抵抗な半導体層の一部をドーピングによって低抵抗化する。この低抵抗化した部分を低抵抗領域１６１とし、当該高抵抗な半導体層を高抵抗領域１６２とする。逆に、抵抗制御層１６０の形成においては、先に低抵抗領域１６１を設け、次に高抵抗領域１６２を設けてもよい。具体的には、まず、半導体基板１１０の第２主面１１０ＢにＰＶＤやＣＶＤ等によって低抵抗な半導体層を設ける。次に、当該低抵抗な半導体層の一部の結晶性を低下させて高抵抗化させる。この高抵抗化した部分を高抵抗領域１６２とし、当該低抵抗な半導体層を低抵抗領域１６１としてもよい。このように、半導体層の一部を低抵抗化又は高抵抗化して抵抗制御層１６０を設けた場合、低抵抗領域１６１及び高抵抗領域１６２の厚さが同じになるように抵抗制御層１６０を設けることができる。これによって、低抵抗領域１６１の寸法の変動を抑制することができるため、抵抗部Ｒ２の抵抗値の変動を抑制することができる。また、低抵抗領域１６１と高抵抗領域１６２との間での剥離等の欠陥の発生を抑制することができる。
半導体基板１１０と第２電極１３２との間において、電気は主に低抵抗領域１６１を流れる。すなわち、半導体基板１１０と第２電極１３２との間では、抵抗制御層１６０の低抵抗領域１６１が導通のボトルネックとして機能する。したがって、抵抗部Ｒ２の抵抗値は、低抵抗領域１６１の物性及び寸法によって変化する。具体的には、抵抗部Ｒ２の抵抗値は、低抵抗領域１６１の電気抵抗率、低抵抗領域１６１のＺ軸方向に沿った厚さＴ１、低抵抗領域１６１のＸ軸方向に沿った幅Ｗ１、等によって設計することができる。
幅Ｗ１は、厚さＴ１よりも大きい。これによれば、抵抗制御層１６０の欠陥の抑制、抵抗部Ｒ２の抵抗値の変動の抑制を図ることができる。エッチングによって形成される空間に導体又は半導体を設けて低抵抗領域１６１とする場合には、幅Ｗ１が厚さＴ１より大きいことで、低抵抗領域１６１の形成不良による間隙等の欠陥の発生を抑制することができる。また、幅Ｗ１が厚さＴ１より大きいことで、低抵抗領域１６１の断面形状がテーパ状又は逆テーパ状となることを抑制することができる。低抵抗領域１６１の形状の変動を抑制することができるため、半導体装置１００個体間での抵抗部Ｒ２の抵抗値の変動を抑制することができる。
半導体層の一部を低抵抗化して低抵抗領域１６１とする場合には、幅Ｗ１が厚さＴ１より大きいことで、低抵抗領域１６１のＺ軸方向に沿った不純物濃度を均一化しやすくなる。つまり、半導体装置１００個体間での抵抗部Ｒ２の抵抗値の変動を抑制することができる。また、幅Ｗ１が厚さＴ１より大きいことで、ドーピング時の不純物の照射エネルギーを低減したとしても低抵抗領域１６１へ均一にドーピングすることができるため、低抵抗領域１６１での欠陥の発生を抑制することができる。
なお、抵抗部Ｒ２の抵抗値は、半導体基板１１０の第１主面１１０Ａと平行な低抵抗領域１６１の断面積によって設計することができる。このため、抵抗部Ｒ２の抵抗値を設計するための寸法は、低抵抗領域１６１のＺ軸方向に沿った厚さＴ１とＸ軸方向に沿った幅Ｗ１に限定されるものではない。抵抗部Ｒ２の抵抗値は、低抵抗領域１６１のＸＹ面を平面視したときの形状やＹ軸方向に沿った幅によって設計されてもよい。
図２に示す構成例において、抵抗制御層１６０の低抵抗領域１６１は、半導体基板１１０の第２主面１１０Ｂを平面視したとき、円形状に設けられている。低抵抗領域１６１の直径は、幅Ｗ１である。低抵抗領域１６１を円形に設けることで、低抵抗領域１６１が角部を有する場合に当該角部に生じる恐れのある電界集中に起因する絶縁破壊や、当該角部に生じる恐れのある応力集中に起因する損傷、等の欠陥を抑制することができる。なお、半導体基板１１０の第２主面１１０Ｂを平面視したとき、低抵抗領域１６１の形状は上記に限定されるものではなく、楕円形、矩形、多角形、又はこれらの組み合わせでもよい。
抵抗制御層１６０の低抵抗領域１６１は、第２電極１３２と同様の材料によって、第２電極１３２と一体的に形成されている。このとき、低抵抗領域１６１の電気抵抗率は、第２電極１３２の電気抵抗率と同等である。これによれば、低抵抗領域１６１及び第２電極１３２を同じ工程によって同時に設けることができる。つまり、半導体装置１００の製造工程を簡略化し、製造コストを低減することができる。また、抵抗制御層１６０と第２電極１３２との間で異なる材料同士が接触する界面の種類を減らすことができるため、抵抗制御層１６０と第２電極１３２との間での剥離等の欠陥の発生を抑制することができる。
以上のように、半導体装置１００においては、抵抗制御層１６０によって抵抗部Ｒ２の抵抗値を変化させることができるため、容量部Ｃと抵抗部Ｒとの素子値の組み合わせを好適に変化させることができる。すなわち、半導体装置１００の半導体回路としての設計の自由度を向上させることができる。
なお、半導体装置１００は、第１電極１３１の上、すなわち第１電極１３１と図示しない配線部との間にも抵抗制御層を備えてもよい。ここでいう配線部とは、半導体装置１００を外部回路に電気的に接続する部分であり、第１電極１３１を挟んで半導体基板１１０と対向するように設けられる。このような抵抗制御層は、第１電極１３１と配線部とを電気的に接続する低抵抗領域と、低抵抗領域よりも電気抵抗率の高い高抵抗領域と、を備える。第１電極１３１の上に設ける抵抗制御層は、抵抗制御層１６０と同様の構成とすることができる。第１電極１３１と配線部との間にも抵抗制御層を備える場合、このような抵抗制御層でも抵抗部Ｒの抵抗値を変化させることができるため、半導体装置１００の半導体回路としての設計の自由度を向上させることができる。
次に、図３を参照しつつ、半導体装置１００の用途例について説明する。図３は、第１実施形態に係る半導体装置の回路としての実装例を概略的に示す回路図である。
半導体装置１００は、例えば、ブースト回路やインバータ回路に用いられる。半導体装置１００は、トランジスタのドレイン−ソース間またはコレクタ−エミッタ間に並列に接続されることで、スナバ回路として機能させることができる。半導体装置１００においては、半導体装置１００の寸法が変化したとしても、抵抗部Ｒの抵抗値を容量部Ｃの静電容量に合わせて変化させることができる。つまり、半導体装置１００の寸法が制限されたとしても、スナバ回路として好適な静電容量及び抵抗値を有する半導体回路として半導体装置１００を設計することができる。半導体装置１００は、スナバ回路として充分な抵抗値を有することができるため、外部に抵抗素子を電気的に接続することなく、スナバ回路として用いることができる。
半導体装置１００の用途はスナバ回路に限定されるものではない。例えば、半導体装置１００は、フィルタ回路や整合回路の一部として用いられてもよい。
＜第２実施形態＞
次に、図４を参照しつつ、第２実施形態に係る半導体装置２００の構成を説明する。図４は、第２実施形態に係る半導体装置の構成を概略的に示す断面図である。
第２実施形態に係る半導体装置２００は、第１実施形態に係る半導体装置１００と同様に、半導体基板２１０、誘電体層２２０、第１電極２３１、第２電極２３２、及び抵抗制御層２６０を備えている。抵抗制御層２６０は、低抵抗領域２６１及び高抵抗領域２６２を備えている。
第２実施形態に係る半導体装置２００は、抵抗制御層２６０の低抵抗領域２６１が第２電極２３２と異なる材料によって設けられている点で、第１実施形態に係る半導体装置１００と異なっている。
低抵抗領域２６１の電気抵抗率は、第２電極２３２の電気抵抗率よりも大きい。これによれば、抵抗部Ｒ２の抵抗値を増大させることができる。すなわち、半導体装置２００の半導体回路としての設計の自由度を向上させることができる。また、低抵抗領域２６１の電気抵抗率は、半導体基板２１０の電気抵抗率よりも大きい。これによれば、抵抗部Ｒ２の抵抗値を増大させることができる。すなわち、半導体装置２００の半導体回路としての設計の自由度を向上させることができる。
＜第３実施形態＞
次に、図５を参照しつつ、第３実施形態に係る半導体装置３００の構成を説明する。図５は、第３実施形態に係る半導体装置の構成を概略的に示す断面図である。
第３実施形態に係る半導体装置３００は、第１実施形態に係る半導体装置１００と同様に、半導体基板３１０、誘電体層３２０、第１電極３３１、第２電極３３２、及び抵抗制御層３６０を備えている。抵抗制御層３６０は、低抵抗領域３６１及び高抵抗領域３６２を備えている。
第３実施形態に係る半導体装置３００は、抵抗制御層３６０の低抵抗領域３６１が半導体基板３１０と同様の材料によって半導体基板３１０と一体的に設けられている点で、第１実施形態に係る半導体装置１００と異なっている。つまり、低抵抗領域３６１の電気抵抗率は、半導体基板３１０の電気抵抗率と等しい。
これによれば、低抵抗領域３６１と半導体基板３１０とを同じ工程によって同時に設けることができる。また、抵抗制御層３６０と半導体基板３１０との間で異なる材料同士が接触する界面の種類を減らすことができるため、抵抗制御層３６０と半導体基板３１０との間での剥離等の欠陥の発生を抑制することができる。
抵抗制御層３６０の形成においては、例えば、半導体基板３１０の一部をエッチングし、エッチングによって形成された空間に絶縁体を設けることで高抵抗領域３６２とする。これによれば、低抵抗領域３６１の厚さを大きくすることができ、抵抗部Ｒ２の抵抗値を変化させ易くすることができる。抵抗制御層３６０の形成においては、半導体基板３１０の一部を高抵抗化して高抵抗領域３６２としてもよい。具体的には、半導体基板３１０がシリコンによって設けられる場合、抵抗制御層３６０の形成においては、半導体基板３１０の一部を熱酸化して高抵抗領域３６２としてもよい。これによれば、半導体装置３００の製造工程を簡略化することができる。つまり、半導体装置３００の製造コストを低減することができる。
＜第４実施形態＞
次に、図６を参照しつつ、第４実施形態に係る半導体装置４００の構成を説明する。図６は、第４実施形態に係る半導体装置の構成を概略的に示す断面図である。
第４実施形態に係る半導体装置４００は、第１実施形態に係る半導体装置１００と同様に、半導体基板４１０、誘電体層４２０、第１電極４３１、第２電極４３２、及び抵抗制御層４６０を備えている。抵抗制御層４６０は、低抵抗領域４６１及び高抵抗領域４６２を備えている。
第４実施形態に係る半導体装置４００は、第２電極４３２が第１電極層４３３及び第２電極層４３４からなる点で、第１実施形態に係る半導体装置１００と異なっている。第１電極層４３３は、抵抗制御層４６０の高抵抗領域４６２に接触し、抵抗制御層４６０の低抵抗領域４６１の内部に設けられている。つまり、低抵抗領域４６１と第１電極層４３３とは、同じ材料によって一体的に設けられている。第２電極層４３４は、第１電極層４３３を挟んで抵抗制御層４６０と対向している。なお、低抵抗領域４６１は、その少なくとも一部が第１電極層４３３によって占められていれば、その少なくとも一部が第２電極層４３４によって占められてもよい。具体的には、低抵抗領域４６１において第１電極層４３３が高抵抗領域４６２及び半導体基板４１０の表面に沿って凹状に設けられ、第２電極層４３４が第１電極層４３３の凹状の表面に沿って低抵抗領域４６１の内部に設けられてもよい。
第２電極層４３４の電気抵抗率は、第１電極層４３３の電気抵抗率よりも小さい。これによれば、抵抗部Ｒ２の抵抗値を増大させるために低抵抗領域４６１を低抵抗な材料によって形成したとしても、第２電極４３２の抵抗値の増大を抑制することができる。第２電極層４３４は、第１電極層４３３よりも硬度の高い材料で設けられてもよい。これによれば、第２電極４３２が、はんだ付やワイヤボンディングによって外部回路に電気的に接続される場合に、第２電極４３２の損傷を抑制することができる。また、第２電極層４３４は、第１電極層４３３よりも、はんだやボンディングワイヤとの密着性の高い材料によって設けてもよい。これによれば、半導体装置４００の電気的な接触不良を抑制することができる。
＜第５実施形態＞
次に、図７を参照しつつ、第５実施形態に係る半導体装置５００の構成を説明する。図７は、第５実施形態に係る半導体装置の構成を概略的に示す断面図である。図８は、第５実施形態に係る半導体装置の構成を概略的に示す平面図である。
第５実施形態に係る半導体装置５００は、第１実施形態に係る半導体装置１００と同様に、半導体基板５１０、誘電体層５２０、第１電極５３１、第２電極５３２、及び抵抗制御層５６０を備えている。抵抗制御層５６０は、低抵抗領域５６１及び高抵抗領域５６２を備えている。
第５実施形態に係る半導体装置５００は、半導体基板５１０の第１主面５１０Ａ側に複数のトレンチ部５１０Ｃからなるトレンチ構造５１１が形成されている点で、第１実施形態に係る半導体装置１００と異なっている。
トレンチ部５１０Ｃは、第１主面５１０ＡからＺ軸方向に形成された凹部である。トレンチ部５１０Ｃは、第２主面５１０Ｂを平面視したとき、円形状に形成されている。誘電体層５２０及び第１電極５３１は、トレンチ構造５１１に沿うように形成され、トレンチ部５１０Ｃの内部に延在している。半導体装置５００がトレンチ構造５１１を有することによって、容量部Ｃの静電容量を増大させることができる。なお、トレンチ部５１０ＣのＸＹ面を平面視したときの形状は円形状に限定されるものではなく、楕円形状、矩形状、多角形状、格子状、又はこれらの組み合わせであってもよい。また、トレンチ部５１０Ｃの形状は柱体状に限定されず、錐体状、又はこれらの組み合わせであってもよい。また、トレンチ部５１０Ｃは、その数を特に限定されるものではなく、少なくとも１つ形成されればよい。
なお、誘電体層５２０は積層構造であってもよく、例えば、第１誘電体層５２１及び第２誘電体層５２２を備えている。トレンチ構造５１１を有する半導体装置５００においては、トレンチ部５１０Ｃの角部へ応力が集中して誘電体層５２０が損傷しやすくなる恐れがある。誘電体層５２０が２種類以上の異なる誘電体層を備えることで、誘電体層５２０の内部応力を緩和し、損傷の発生を抑制することができる。また、第１誘電体層５２１を損傷の生じ難い構成とし、第２誘電体層５２２を第１誘電体層５２１よりも高い誘電率とすることで、半導体装置５００の容量部Ｃにおいてリーク電流の発生抑制と静電容量の増大との両方を図ることができる。
以上のように、本発明の一態様によれば、第１主面１１０Ａ及び第２主面１１０Ｂを有する半導体基板１１０と、半導体基板１１０の第１主面１１０Ａ側に設けられた第１電極１３１と、半導体基板１１０と第１電極１３１との間に設けられた誘電体層１２０と、半導体基板１１０の第２主面１１０Ｂ側に設けられた第２電極１３２と、半導体基板１１０と第２電極１３２との間に設けられた抵抗制御層１６０と、を備え、抵抗制御層１６０は、半導体基板１１０と第２電極１３２とを電気的に接続する第１領域１６１と、第１領域１６１と並び第１領域１６１よりも電気抵抗率の高い第２領域１６２と、を備える半導体装置１００が提供される。
上記態様によれば、半導体装置は、半導体基板を第１の抵抗部として機能させ、誘電体層を容量部として機能させ、抵抗制御層を第２の抵抗部として機能させる半導体回路とすることができる。半導体装置においては、抵抗制御層の第１領域の電気抵抗率及び寸法によって、第２の抵抗部の抵抗値を変化させることができる。つまり、半導体装置においては、容量部と抵抗部との素子値の組み合わせを好適に変化させることができる。言い換えると、半導体装置の半導体回路としての設計の自由度を向上させることができる。
半導体基板１１０は、シリコンによって設けられてもよい。これによれば、他の半導体材料によって設ける場合よりも安価に半導体基板を製造することができる。
半導体基板１１０の電気抵抗率は、１０−４Ω・ｃｍ以上、１０−２Ω・ｃｍ以下であってもよい。半導体基板の電気抵抗率を１０−２Ω・ｃｍ以下とすることで、移動度の温度依存性を低減することができる。つまり、半導体装置の半導体回路としての特性の温度変化を抑制することができる。なお、半導体基板は、電気抵抗率を１０−４Ω・ｃｍ以上とすることで導体ではなく半導体として機能させることができる。つまり、半導体基板を第１の抵抗部として機能させることができる。
抵抗制御層２６０の第１領域２６１の電気抵抗率は、第２電極２３２の電気抵抗率と同等以上の大きさであってもよい。第１領域と第２電極との電気抵抗率が同じ場合、第１領域と第２電極とを同じ工程によって同時に設けることができる。つまり、半導体装置の製造工程を簡略化し、製造コストを低減することができる。また、抵抗制御層と第２電極との間で異なる材料同士が接触する界面の種類を減らすことができるため、抵抗制御層と第２電極との間での剥離等の欠陥の発生を抑制することができる。第１領域の電気抵抗率が第２電極の電気抵抗率よりも大きい場合、第２の抵抗部の抵抗値を増大させることができる。すなわち、半導体装置の半導体回路としての設計の自由度を向上させることができる。
抵抗制御層２６０の第１領域２６１の電気抵抗率は、半導体基板２１０の電気抵抗率と同等以上の大きさであってもよい。第１領域と半導体基板との電気抵抗率が同じ場合、第１領域と半導体基板とを同じ工程によって同時に設けることができる。また、抵抗制御層と半導体基板との間で異なる材料同士が接触する界面の種類を減らすことができるため、抵抗制御層と半導体基板との間での剥離等の欠陥の発生を抑制することができる。第１領域の電気抵抗率が半導体基板の電気抵抗率よりも大きい場合、第２の抵抗部の抵抗値を増大させることができる。すなわち、半導体装置の半導体回路としての設計の自由度を向上させることができる。
半導体基板１１０の電気抵抗率は、第２電極１３２の電気抵抗率と同等以上の大きさであってもよい。これによれば、半導体装置においては、抵抗部の抵抗値への第２電極の影響を低減することができる。
半導体基板１１０の第２主面１１０Ｂと直交し且つ抵抗制御層１６０の第１領域１６１の中央部を含むように切断される断面視において、第１領域１６１における第２主面１１０Ｂと平行な方向の幅Ｗ１は、第１領域１６１における第２主面１１０Ｂと直交する方向の厚さＴ１より大きくてもよい。これによれば、第１領域を設ける際の抵抗制御層における欠陥の発生を抑制することができる。また、第１領域の形状の安定性を向上させることができ、第１領域の厚さ方向における電気抵抗率を均一にすることができる。つまり、第２の抵抗部の抵抗値の変動の抑制を図ることができる。
抵抗制御層１６０の第１領域１６１は、半導体基板１１０の第２主面１１０Ｂを平面視したとき、円形状に設けられてもよい。これによれば、電界集中に起因する絶縁破壊や、応力集中に起因する損傷、等の欠陥を抑制することができる。
抵抗制御層１６０の第２領域１６２は、絶縁体によって設けられてもよい。これによれば、半導体基板と第２電極との間において、第２領域の導通を抑制することができる。つまり、第２の抵抗部の抵抗値に対して、第１領域の電気抵抗率及び寸法が与える影響力を高めることができる。
抵抗制御層３６０の第２領域３６２は、シリコン酸化物によって設けられてもよい。これによれば、半導体基板がシリコン基板によって設けられている場合、半導体基板の熱酸化によって第２領域を設けることができる。つまり、半導体装置の製造工程を簡略化し、製造コストを低減することができる。
抵抗制御層１６０の第１領域１６１及び第２領域１６２は、半導体によって設けられてもよい。これによれば、半導体の一部を低抵抗化又は高抵抗化することによって、第１領域及び第２領域を設けることができる。このとき、第１領域及び第２領域の厚さが同じになるように抵抗制御層を設けることができる。第１領域の寸法の変動を抑制することができるため、第２の抵抗部の抵抗値の変動を抑制することができる。また、第１領域と第２領域との間での剥離等の欠陥の発生を抑制することができる。
半導体基板５１０の第１主面５１０Ａ側には、少なくとも１つのトレンチ部５１０Ｃからなるトレンチ構造５１１が形成され、トレンチ構造５１１に沿うように、誘電体層５２０と第１電極５３１が形成されていてもよい。これによれば、半導体装置においては、容量部の静電容量を増大させることができる。
半導体装置１００は、トランジスタのドレイン−ソース間またはコレクタ−エミッタ間に並列に接続されてもよい。これによれば、半導体装置をスナバ回路として用いることができる。半導体装置の寸法が制限されたとしても、スナバ回路として好適な静電容量及び抵抗値を有する半導体回路として半導体装置を設計することができる。
以上説明したように、本発明の一態様によれば、回路設計の自由度の向上を図ることが可能な半導体装置を提供することが可能となる。
なお、以上説明した実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更／改良され得ると共に、本発明にはその等価物も含まれる。即ち、各実施形態に当業者が適宜設計変更を加えたものも、本発明の特徴を備えている限り、本発明の範囲に包含される。例えば、各実施形態が備える各要素及びその配置、材料、条件、形状、サイズなどは、例示したものに限定されるわけではなく適宜変更することができる。また、各実施形態が備える各要素は、技術的に可能な限りにおいて組み合わせることができ、これらを組み合わせたものも本発明の特徴を含む限り本発明の範囲に包含される。
１００…半導体装置
Ｃ…容量部
Ｒ，Ｒ１…抵抗部
１１０…半導体基板
１１０Ａ…第１主面
１１０Ｂ…第２主面
１２０…誘電体層
１３１…第１電極
１３２…第２電極
１６０…抵抗制御層
１６１…低抵抗領域（第１領域）
１６２…高抵抗領域（第２領域）
Ｔ１…低抵抗領域の厚さ
Ｗ１…低抵抗領域の幅

Claims (13)

  1. 第１主面及び第２主面を有する半導体基板と、
    前記半導体基板の前記第１主面側に設けられた第１電極と、
    前記半導体基板と前記第１電極との間に設けられた誘電体層と、
    前記半導体基板の前記第２主面側に設けられた第２電極と、
    前記半導体基板と前記第２電極との間の全域に亘って設けられた抵抗制御層と、
    を備え、
    前記抵抗制御層は、前記半導体基板と前記第２電極とを電気的に接続する第１領域と、前記第１領域と並び前記第１領域よりも電気抵抗率の高い第２領域と、を備える半導体装置。
  2. 前記半導体基板は、シリコンによって設けられる、
    請求項１に記載の半導体装置。
  3. 前記半導体基板の電気抵抗率は、１０-4Ω・ｃｍ以上、１０-2Ω・ｃｍ以下である、
    請求項２に記載の半導体装置。
  4. 前記抵抗制御層の前記第１領域の電気抵抗率は、前記第２電極の電気抵抗率と同等以上の大きさである、
    請求項１から３のいずれか１項に記載の半導体装置。
  5. 前記抵抗制御層の前記第１領域の電気抵抗率は、前記半導体基板の電気抵抗率と同等以上の大きさである、
    請求項１から４のいずれか１項に記載の半導体装置。
  6. 前記半導体基板の電気抵抗率は、前記第２電極の電気抵抗率と同等以上の大きさである、
    請求項１から５のいずれか１項に記載の半導体装置。
  7. 前記半導体基板の前記第２主面と直交し且つ前記抵抗制御層の前記第１領域の中央部を含むように切断される断面視において、前記第１領域における前記第２主面と平行な方向の幅は、前記第１領域における前記第２主面と直交する方向の高さより大きい、
    請求項１から６のいずれか１項に記載の半導体装置。
  8. 前記抵抗制御層の前記第１領域は、前記半導体基板の前記第２主面を平面視したとき、円形状に設けられる、
    請求項１から７のいずれか１項に記載の半導体装置。
  9. 前記抵抗制御層の前記第２領域は、絶縁体によって設けられる、
    請求項１から８のいずれか１項に記載の半導体装置。
  10. 前記抵抗制御層の前記第２領域は、シリコン酸化物によって設けられる、
    請求項９に記載の半導体装置。
  11. 第１主面及び第２主面を有する半導体基板と、
    前記半導体基板の前記第１主面側に設けられた第１電極と、
    前記半導体基板と前記第１電極との間に設けられた誘電体層と、
    前記半導体基板の前記第２主面側に設けられた第２電極と、
    前記半導体基板と前記第２電極との間に設けられた抵抗制御層と、
    を備え、
    前記抵抗制御層は、前記半導体基板と前記第２電極とを電気的に接続する第１領域と、前記第１領域と並び前記第１領域よりも電気抵抗率の高い第２領域と、を備え、
    前記抵抗制御層の前記第１領域及び前記第２領域は、半導体によって設けられる、半導体装置。
  12. 前記半導体基板の前記第１主面側には、少なくとも１つのトレンチ部からなるトレンチ構造が形成され、
    前記トレンチ構造に沿うように、前記誘電体層と前記第１電極が形成されている、
    請求項１から１１のいずれか１項に記載の半導体装置。
  13. トランジスタのドレイン−ソース間またはコレクタ−エミッタ間に並列に接続される、
    請求項１から１２のいずれか１項に記載の半導体装置。
JP2019562065A 2017-12-28 2018-12-26 半導体装置 Active JP6895094B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017254595 2017-12-28
JP2017254595 2017-12-28
PCT/JP2018/047714 WO2019131702A1 (ja) 2017-12-28 2018-12-26 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2019131702A1 JPWO2019131702A1 (ja) 2020-09-10
JP6895094B2 true JP6895094B2 (ja) 2021-06-30

Family

ID=67067412

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019562065A Active JP6895094B2 (ja) 2017-12-28 2018-12-26 半導体装置

Country Status (5)

Country Link
US (1) US11239226B2 (ja)
JP (1) JP6895094B2 (ja)
CN (1) CN111279466B (ja)
DE (1) DE112018005050T5 (ja)
WO (1) WO2019131702A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7538097B2 (ja) * 2021-09-13 2024-08-21 株式会社東芝 半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4364072A (en) * 1978-03-17 1982-12-14 Zaidan Hojin Handotai Kenkyu Shinkokai Static induction type semiconductor device with multiple doped layers for potential modification
JPS628550A (ja) * 1985-07-04 1987-01-16 Nec Ic Microcomput Syst Ltd 半導体装置の抵抗素子形成方法
JPS63213956A (ja) * 1987-03-02 1988-09-06 Nec Corp 半導体集積回路装置
JP3175151B2 (ja) * 1997-12-29 2001-06-11 日本電気株式会社 コンデンサを備えた半導体装置
JP3571353B2 (ja) * 1998-09-10 2004-09-29 三菱電機株式会社 半導体装置
DE102006017487A1 (de) * 2006-04-13 2007-10-18 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Integriertes Beschaltungsbauelement auf Halbleiterbasis zur Schaltentlastung, Spannungsbegrenzung bzw. Schwingungsdämpfung
DE102008049732B4 (de) * 2008-09-30 2011-06-09 Amd Fab 36 Limited Liability Company & Co. Kg Halbleiterbauelement mit vergrabenem Polysiliziumwiderstand sowie Verfahren zu seiner Herstellung
US20100117725A1 (en) * 2008-11-12 2010-05-13 Infineon Technologies Austria Ag Semiconductor diode
US8664713B2 (en) * 2008-12-31 2014-03-04 Stmicroelectronics S.R.L. Integrated power device on a semiconductor substrate having an improved trench gate structure
JP5476747B2 (ja) 2009-03-05 2014-04-23 日産自動車株式会社 半導体装置
JP2011040497A (ja) * 2009-08-07 2011-02-24 Sony Corp 電子デバイスおよびその製造方法
JP2013016730A (ja) * 2011-07-06 2013-01-24 Murata Mfg Co Ltd 可変容量装置
JP2015015361A (ja) * 2013-07-04 2015-01-22 古河電気工業株式会社 半導体装置
JP6622611B2 (ja) * 2016-02-10 2019-12-18 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US10446487B2 (en) * 2016-09-30 2019-10-15 Invensas Bonding Technologies, Inc. Interface structures and methods for forming same

Also Published As

Publication number Publication date
JPWO2019131702A1 (ja) 2020-09-10
US20200286880A1 (en) 2020-09-10
DE112018005050T5 (de) 2020-06-18
WO2019131702A1 (ja) 2019-07-04
CN111279466A (zh) 2020-06-12
CN111279466B (zh) 2023-11-03
US11239226B2 (en) 2022-02-01

Similar Documents

Publication Publication Date Title
US10879347B2 (en) Capacitor
CN110945643B (zh) 电容器
CN110574154B (zh) 电容器及其制造方法
US10153267B2 (en) ESD-protective-function-equipped composite electronic component
CN110323209A (zh) 金属-绝缘体-金属电容器、包含其的半导体结构及其制作方法
US20190123133A1 (en) Mim capacitor and method of forming the same
JPWO2017145515A1 (ja) 半導体コンデンサおよび電源モジュール
US11303201B2 (en) CR snubber element
JP6895094B2 (ja) 半導体装置
JP2019029537A (ja) キャパシタ
JP6910599B2 (ja) 半導体装置
JP5704291B1 (ja) Ｅｓｄ保護機能付薄膜キャパシタ装置およびその製造方法
CN111492471B (zh) 半导体装置及其制造方法
US9299657B2 (en) Semiconductor device and method for manufacturing semiconductor device
KR20180069507A (ko) 박막 커패시터
JPH05299584A (ja) 薄膜容量素子及び半導体記憶装置
US11545304B2 (en) Capacitor cluster having capacitors with different shapes
CN101375371A (zh) 包括半导体不兼容材料的集成电路的制造
JPH04243157A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210325

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210506

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210519

R150 Certificate of patent or registration of utility model

Ref document number: 6895094

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150