JP6888456B2 - Power converter - Google Patents
Power converter Download PDFInfo
- Publication number
- JP6888456B2 JP6888456B2 JP2017142890A JP2017142890A JP6888456B2 JP 6888456 B2 JP6888456 B2 JP 6888456B2 JP 2017142890 A JP2017142890 A JP 2017142890A JP 2017142890 A JP2017142890 A JP 2017142890A JP 6888456 B2 JP6888456 B2 JP 6888456B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- wiring
- output terminal
- electrode terminal
- neutral point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000007935 neutral effect Effects 0.000 claims description 21
- 238000006243 chemical reaction Methods 0.000 claims description 20
- 239000003990 capacitor Substances 0.000 claims description 10
- 230000002457 bidirectional effect Effects 0.000 claims description 4
- 238000004088 simulation Methods 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
Images
Landscapes
- Inverter Devices (AREA)
Description
本発明は、中性点クランプ(NPC:Neutral Point Clamped)方式の電力変換装置に関する発明であり、当該電力変換装置におけるサージ電圧を緩和する技術について、ここに開示する。 The present invention relates to a neutral point clamped (NPC: Neutral Point Clamped) type power conversion device, and a technique for alleviating a surge voltage in the power conversion device is disclosed herein.
NPC方式の電力変換装置は、3レベルのマルチレベルインバータであり、小型で高効率の電力変換装置として近年使用されつつある。このようなNPC方式の電力変換装置について、特許文献1に説明されている。当該電力変換装置の主回路を図1に示す。直流電源Eから正の電位が印加される高電位側の正極端子Pと同直流電源Eから負の電位が印加される低電位側の負極端子Nとの間に、2つのコンデンサC1,C2を同極性で直列に接続してあり、コンデンサC1とコンデンサC2の接続点に中性点(中間電位点E/2)端子Cが設けられ、これら正極端子P、負極端子N及び中性点端子Cにより3レベルの電位を印加可能な直流電圧源が構成されている。 The NPC type power conversion device is a three-level multi-level inverter, and has been used in recent years as a compact and highly efficient power conversion device. Such an NPC type power conversion device is described in Patent Document 1. The main circuit of the power conversion device is shown in FIG. Two capacitors C1 and C2 are placed between the high potential side positive potential terminal P to which a positive potential is applied from the DC power supply E and the low potential side negative potential terminal N to which a negative potential is applied from the DC power supply E. They are connected in series with the same polarity, and neutral point (intermediate potential point E / 2) terminals C are provided at the connection points of the capacitors C1 and C2, and these positive terminal P, negative negative terminal N, and neutral point terminal C are provided. A DC voltage source capable of applying a three-level potential is configured.
該直流電圧源の正極端子Pと負極端子Nとの間に、Si−IGBT(Insulated Gate Bipolar Transistor)等の2つのスイッチング素子Q1,Q2が同極性で直列に接続され、そして、このスイッチング素子Q1,Q2のそれぞれに対してSiC−SBD(Schottky Barrier Diode)等のダイオードD1,D2が逆並列に接続されており、スイッチング素子Q1とスイッチング素子Q2の接続点に、負荷へ接続される出力端子Uが設けられる(交流出力)。正極端子P側に設けられたスイッチング素子Q1及び逆並列接続のダイオードD1により上アームが構成され、負極端子N側に設けられたスイッチング素子Q2及び逆並列接続のダイオードD2により下アームが構成されている。また、中性点端子Cと出力端子Uとの間には、Si−IGBT等の2つのスイッチング素子Q3,Q4が逆極性で直列に接続され、そして、このスイッチング素子Q3,Q4のそれぞれに対してSi−FWD(Free Wheel Diode)等のダイオードD3,D4が逆並列に接続される。これらスイッチング素子Q3,Q4及びダイオードD3,D4により双方向スイッチの中間アームが構成されている。 Two switching elements Q1 and Q2 such as Si-IGBT (Insulated Gate Bipolar Transistor) are connected in series between the positive terminal P and the negative terminal N of the DC voltage source with the same polarity, and the switching element Q1 Diodes D1 and D2 such as SiC-SBDs (Schottky Barrier Diodes) are connected in antiparallel to each of these and Q2, and the output terminal U connected to the load at the connection point between the switching element Q1 and the switching element Q2 Is provided (AC output). The upper arm is configured by the switching element Q1 provided on the positive electrode terminal P side and the diode D1 connected in antiparallel, and the lower arm is configured by the switching element Q2 provided on the negative electrode terminal N side and the diode D2 connected in antiparallel. There is. Further, two switching elements Q3 and Q4 such as Si-IGBT are connected in series between the neutral point terminal C and the output terminal U with opposite polarities, and with respect to each of the switching elements Q3 and Q4. Diodes D3 and D4 such as Si-FWD (Free Wheel Diode) are connected in antiparallel. These switching elements Q3 and Q4 and diodes D3 and D4 form an intermediate arm of a bidirectional switch.
なお、図1に示す電力変換装置を3組、直列に接続してハーフブリッジ回路を構成すれば、三相交流用の電力変換装置とすることができる(例えば特許文献1の図9、特許文献2の図1)。 If three sets of power conversion devices shown in FIG. 1 are connected in series to form a half-bridge circuit, a power conversion device for three-phase AC can be obtained (for example, FIG. 9 of Patent Document 1, Patent Document). 2 in FIG. 1).
特許文献1に開示されるような回路構成をもつNPC方式の電力変換装置をスイッチング制御するにあたっては、スイッチング素子のバラツキなどに起因して素子状態切り替え時にコンデンサC1,C2の短絡が生じ得るので、これを防ぐ目的で、デッドタイム(短絡保護期間)がスイッチング周期に対し短い時間、設定される(特許文献1の段落0016〜0020等参照)。このデッドタイムで上下アームのスイッチング素子Q1,Q2がターンオフするときに、配線インダクタンスに起因してスイッチング素子Q1,Q2の両端電圧が電源電圧Eを越えるサージ電圧が発生し、回路素子に悪影響を及ぼす可能性がある(例えば、特許文献2の段落0007)。 In switching control of an NPC type power conversion device having a circuit configuration as disclosed in Patent Document 1, short circuits of capacitors C1 and C2 may occur when switching element states due to variations in switching elements and the like. In order to prevent this, a dead time (short circuit protection period) is set to a shorter time than the switching cycle (see paragraphs 0016 to 0020 of Patent Document 1). When the switching elements Q1 and Q2 of the upper and lower arms turn off at this dead time, a surge voltage is generated in which the voltage across the switching elements Q1 and Q2 exceeds the power supply voltage E due to the wiring inductance, which adversely affects the circuit element. There is a possibility (for example, paragraph 0007 of Patent Document 2).
以上の背景に鑑みて本発明は、デッドタイム時のサージ電圧を緩和可能な回路構成をもったNPC式の電力変換装置を提案する。 In view of the above background, the present invention proposes an NPC type power conversion device having a circuit configuration capable of alleviating the surge voltage at the time of dead time.
本発明によれば、
正極端子と負極端子との間に直列接続された少なくとも2つのコンデンサと、
前記正極端子と前記負極端子との間に直列接続された少なくとも2つのスイッチング素子及び該スイッチング素子のそれぞれに逆並列接続されたダイオードと、
前記2つのコンデンサの接続点に設けられる中性点端子と前記2つのスイッチング素子の接続点に設けられる出力端子との間に直列接続された少なくとも2つのスイッチング素子及び該スイッチング素子のそれぞれに逆並列接続されたダイオードを含んでなる双方向スイッチと、
を備えた電力変換装置において、
前記中性点端子から前記出力端子の配線インダクタンスに対し、前記正極端子から前記出力端子の配線インダクタンス及び前記負極端子から前記出力端子の配線インダクタンスが小さいことを特徴とする。
According to the present invention
At least two capacitors connected in series between the positive and negative terminals,
At least two switching elements connected in series between the positive electrode terminal and the negative electrode terminal, and a diode connected in antiparallel to each of the switching elements.
At least two switching elements connected in series between the neutral point terminal provided at the connection point of the two capacitors and the output terminal provided at the connection point of the two switching elements, and antiparallel to each of the switching elements. A bidirectional switch that includes a connected diode,
In a power converter equipped with
The wiring inductance from the positive electrode terminal to the output terminal and the wiring inductance from the negative electrode terminal to the output terminal are smaller than the wiring inductance from the neutral point terminal to the output terminal.
本発明に係る電力変換装置は、前述のデッドタイムにおいて上下アームのスイッチング素子がターンオフするときに、上下アームの両配線インダクタンスが中間アームのインダクタンスよりも小さいことから、中間アームに流れる電流は少なく且つ上下アームに流れる電流は多くなる。すると、中間アームに関して電流変化が小さくなって、この中間アームの電流変化及び配線インダクタンスによって生じるサージ電圧が緩和される。 In the power conversion device according to the present invention, when the switching elements of the upper and lower arms turn off in the above-mentioned dead time, the inductance of both wirings of the upper and lower arms is smaller than the inductance of the intermediate arm, so that the current flowing through the intermediate arm is small and The current flowing through the upper and lower arms increases. Then, the current change with respect to the intermediate arm becomes small, and the surge voltage generated by the current change of the intermediate arm and the wiring inductance is alleviated.
図1に、NPC方式の電力変換装置の回路図を示す。
この例に係る電力変換装置は、直流電源Eから正の電位が印加される高電位側の正極端子Pと同直流電源Eから負の電位が印加される低電位側の負極端子Nとの間に、2つのコンデンサC1,C2を同極性で直列に接続してあり、該2つのコンデンサC1,C2の接続点に中性点(中間電位点E/2)端子Cが設けられていて、これら正極端子P、負極端子N及び中性点端子Cにより3レベルの電位を印加可能な直流電圧源が構成されている。正極端子Pと負極端子Nとの間には、本例ではSi−IGBTとした2つのスイッチング素子Q1,Q2が同極性で直列に接続され、そして、このスイッチング素子Q1,Q2のそれぞれに対して、本例では高速ダイオードのSiC−SBDとしたダイオードD1,D2を逆並列接続してある。2つのスイッチング素子Q1,Q2の接続点には、負荷へ接続される出力端子Uが設けられる(交流出力)。正極端子P側に設けられたスイッチング素子Q1及び逆並列接続のダイオードD1により上アームが構成され、負極端子N側に設けられたスイッチング素子Q2及び逆並列接続のダイオードD2により下アームが構成されている。
FIG. 1 shows a circuit diagram of an NPC type power converter.
In the power conversion device according to this example, between the positive potential terminal P on the high potential side to which a positive potential is applied from the DC power supply E and the negative potential terminal N on the low potential side to which a negative potential is applied from the DC power supply E. Two capacitors C1 and C2 are connected in series with the same polarity, and a neutral point (intermediate potential point E / 2) terminal C is provided at the connection point of the two capacitors C1 and C2. A DC voltage source capable of applying a three-level potential is configured by a positive electrode terminal P, a negative electrode terminal N, and a neutral point terminal C. Two switching elements Q1 and Q2, which are Si-IGBTs in this example, are connected in series between the positive electrode terminal P and the negative electrode terminal N with the same polarity, and with respect to each of the switching elements Q1 and Q2. In this example, the diodes D1 and D2, which are SiC-SBDs of high-speed diodes, are connected in antiparallel. At the connection point of the two switching elements Q1 and Q2, an output terminal U connected to the load is provided (AC output). The upper arm is configured by the switching element Q1 provided on the positive electrode terminal P side and the diode D1 connected in antiparallel, and the lower arm is configured by the switching element Q2 provided on the negative electrode terminal N side and the diode D2 connected in antiparallel. There is.
中性点端子Cと出力端子Uとの間には、本例ではSi−IGBTとした2つのスイッチング素子Q3,Q4が逆極性で直列に接続され、そして、このスイッチング素子Q3,Q4のそれぞれに対して、本例ではSi−FWDとしたダイオードD3,D4が逆並列に接続される。これらスイッチング素子Q3,Q4及びダイオードD3,D4により双方向スイッチの中間アームが構成されている。 Two switching elements Q3 and Q4, which are Si-IGBTs in this example, are connected in series between the neutral point terminal C and the output terminal U with opposite polarities, and are connected to each of the switching elements Q3 and Q4. On the other hand, in this example, the diodes D3 and D4 as Si-FWD are connected in antiparallel. These switching elements Q3 and Q4 and diodes D3 and D4 form an intermediate arm of a bidirectional switch.
図1中、上アームの配線インダクタンス(正極端子から出力端子にかけての配線インダクタンス)はL1、下アームの配線インダクタンス(負極端子から出力端子にかけての配線インダクタンス)はL2、そして中間アームの配線インダクタンス(中性点端子から出力端子にかけての配線インダクタンス)はL3で示してある。 In FIG. 1, the wiring inductance of the upper arm (wiring inductance from the positive terminal to the output terminal) is L1, the wiring inductance of the lower arm (wiring inductance from the negative terminal to the output terminal) is L2, and the wiring inductance of the intermediate arm (middle). The wiring inductance from the neutral terminal to the output terminal) is indicated by L3.
この例の電力変換装置は、前述の特許文献1に記載されているようなスイッチング制御により駆動されるが、当該スイッチング制御において、素子状態切り替え時に生じ得るコンデンサC1,C2の短絡を防ぐ目的で、上下アームのスイッチング素子Q1,Q2を両方ともターンオフさせるデッドタイムが、スイッチング周期に対し短い時間で設定される。このデッドタイムで上下アームのスイッチング素子Q1,Q2がターンオフするときに、回路インダクタンスに起因してスイッチング素子Q1,Q2の両端電圧が電源電圧Eを越えるサージ電圧が発生する。 The power conversion device of this example is driven by switching control as described in Patent Document 1 described above, but in the switching control, for the purpose of preventing a short circuit of capacitors C1 and C2 that may occur when switching element states, the purpose is to prevent short circuits. The dead time for turning off both the switching elements Q1 and Q2 of the upper and lower arms is set to be shorter than the switching cycle. When the switching elements Q1 and Q2 of the upper and lower arms turn off at this dead time, a surge voltage is generated in which the voltage across the switching elements Q1 and Q2 exceeds the power supply voltage E due to the circuit inductance.
このときの動作について、下アームのスイッチング素子Q2がオンからターンオフするときを一例として説明する。この場合、スイッチング素子Q2のターンオフにより、下アームのU−N間電圧が0から中間電位E/2となるのに伴い、上アームのP−U間電圧は電源電圧Eから中間電位E/2となる(スイッチング素子Q1はオフ)。すると、下アームに流れていた電流が中間アームへ転流する(スイッチング素子Q4がオン)。さらにここに、中間アームの配線インダクタンスL3及び電流変化(−di/dt)に起因する電圧が上乗せされる状態になるので、U−N間電圧が中間電位E/2よりも高くなると共にP−U間電圧は中間電位E/2よりも低くなる。そして、U−N間電圧が電源電圧Eを越えようとすると、P−U間電圧が0になるため、上アームのダイオードD1が導通して還流電流は中間アームと上アームの両方を流れることになる。このときに、本来なら、導通するダイオードD1がクリッピングダイオードの役割を担うので、N−U間電圧は電源電圧Eにクランプされるはずであるが、実際には、ダイオードD1の寄生容量と配線インダクタンスL1,L3に起因して共振するため、電源電圧Eにその共振電圧が重畳され、サージ電圧を発生させる波形となる(図2参照)。 The operation at this time will be described as an example when the switching element Q2 of the lower arm turns off from on. In this case, as the voltage between UN of the lower arm changes from 0 to the intermediate potential E / 2 due to the turn-off of the switching element Q2, the voltage between PU of the upper arm changes from the power supply voltage E to the intermediate potential E / 2. (Switching element Q1 is off). Then, the current flowing in the lower arm is commutated to the intermediate arm (switching element Q4 is turned on). Further, since the voltage due to the wiring inductance L3 of the intermediate arm and the current change (-di / dt) is added here, the voltage between UN and N becomes higher than the intermediate potential E / 2 and P-. The U-to-U voltage is lower than the intermediate potential E / 2. Then, when the voltage between U and N tries to exceed the power supply voltage E, the voltage between P and U becomes 0, so that the diode D1 of the upper arm conducts and the reflux current flows through both the intermediate arm and the upper arm. become. At this time, since the conducting diode D1 normally plays the role of a clipping diode, the NU-U voltage should be clamped to the power supply voltage E, but in reality, the parasitic capacitance and wiring inductance of the diode D1 Since resonance occurs due to L1 and L3, the resonance voltage is superimposed on the power supply voltage E, resulting in a waveform that generates a surge voltage (see FIG. 2).
そこで、本発明の実施形態に係る電力変換装置では、中間アームの配線インダクタンスL3に対し、上アーム及び下アームの各配線インダクタンスL1,L2が小さくなるように設計してある。上記の動作状況において、上アームの配線インダクタンスL1が小さくなっていれば、ダイオードD1を通って上アームへ流れる電流の量が多くなる(インピーダンスの低い方に電流は流れやすい)。上アームに流れる電流が多くなる分、中間アームに流れる電流が少なくなるので、中間アームにおける−di/dtが小さくなり、この−di/dt及び配線インダクタンスL3によって生じるサージ電圧をその分低下させることができる。この効果について、図3〜図5にシミュレーション結果の波形を示している。 Therefore, the power conversion device according to the embodiment of the present invention is designed so that the wiring inductances L1 and L2 of the upper arm and the lower arm are smaller than the wiring inductance L3 of the intermediate arm. In the above operating condition, if the wiring inductance L1 of the upper arm is small, the amount of current flowing to the upper arm through the diode D1 is large (the current tends to flow to the lower impedance). As the current flowing through the upper arm increases, the current flowing through the intermediate arm decreases, so that -di / dt in the intermediate arm decreases, and the surge voltage generated by this -di / dt and the wiring inductance L3 is reduced by that amount. Can be done. Regarding this effect, the waveforms of the simulation results are shown in FIGS. 3 to 5.
図3は、従来設計に従ってL1=L2=L3=30nHとした場合の波形を示す。なお、図3〜図5のシミュレーションにおいて使用した電源電圧Eは600V、中間電位E/2は300Vである。スイッチング素子Q2のターンオフで下アーム電圧は上昇し、下アーム電流は減少する。下アーム電圧は最終的には中間電位E/2に集束するが、デッドタイムにおいて920Vのサージ電圧を発生している。このときに、上アーム電圧は0Vへ一旦下降した後、中間電位E/2へ集束する。これに伴って中間アームに転流する電流と上アームへ流れる電流とが発生し、上アームへ流れる電流は45Aになる。 FIG. 3 shows a waveform when L1 = L2 = L3 = 30 nH according to the conventional design. The power supply voltage E used in the simulations of FIGS. 3 to 5 is 600 V, and the intermediate potential E / 2 is 300 V. At the turn-off of the switching element Q2, the lower arm voltage rises and the lower arm current decreases. The lower arm voltage is finally focused on the intermediate potential E / 2, but a surge voltage of 920 V is generated in the dead time. At this time, the upper arm voltage once drops to 0 V and then focuses on the intermediate potential E / 2. Along with this, a current commutating to the intermediate arm and a current flowing to the upper arm are generated, and the current flowing to the upper arm becomes 45A.
図4は、本発明を適用し、L1=L2=20nH、L3=40nHとした場合の波形を示す。回路全体としては図3同様の挙動を示すが、中間アームの配線インダクタンスL3に対し、上アームの配線インダクタンスL1が小さくなっている結果、上アームへ流れる電流が65Aに増加し、サージ電圧が880Vへ低下している。
図5も本発明を適用したシミュレーションで、L1=L2=10nH、L3=50nHとした場合の波形である。これも回路全体としては図3同様の挙動を示すが、中間アームの配線インダクタンスL3に対し、上アームの配線インダクタンスL1が図4の場合よりも小さくなっている結果、上アームへ流れる電流がさらに100Aまで増加し、サージ電圧が820Vまで低下している。
これらの結果から、上下アームの配線インダクタンスL1,L2を中間アームの配線インダクタンスL3に対して1/2以下にすることで、サージ電圧緩和の効果を得られることが分かる。
FIG. 4 shows a waveform when the present invention is applied and L1 = L2 = 20 nH and L3 = 40 nH. The circuit as a whole behaves in the same manner as in FIG. 3, but as a result of the wiring inductance L1 of the upper arm being smaller than the wiring inductance L3 of the intermediate arm, the current flowing to the upper arm increases to 65A and the surge voltage is 880V. It has dropped to.
FIG. 5 is also a simulation to which the present invention is applied, and is a waveform when L1 = L2 = 10 nH and L3 = 50 nH. This also behaves in the same manner as in FIG. 3 as a whole circuit, but as a result of the wiring inductance L1 of the upper arm being smaller than that in the case of FIG. 4 with respect to the wiring inductance L3 of the intermediate arm, the current flowing to the upper arm is further increased. It has increased to 100A and the surge voltage has decreased to 820V.
From these results, it can be seen that the effect of surge voltage mitigation can be obtained by reducing the wiring inductances L1 and L2 of the upper and lower arms to 1/2 or less of the wiring inductance L3 of the intermediate arm.
中間アームの配線インダクタンスL3に対し、上下アームの配線インダクタンスL1,L2を小さく設計するには、具体的には、図6に示すようなバスバー設計が一例として可能である。図示の例では、上アーム及び下アームを構成するバスバー1,2の間に、中間アームを構成するバスバー3が積層されており、上アーム及び下アームを構成するバスバー1,2の形状が、中間アームを構成するバスバー3の形状とは異なっている。詳細には、上アーム及び下アームを構成するバスバー1,2の銅板面積(体積)に対し、中間アームを構成するバスバー3の銅板面積(体積)を、銅板の切り抜き部を増やすなどして、小さくしてある。この切り抜き部の面積比率により配線インダクタンスを容易に調整することができる。例えば、中間アームの切り抜き部の面積を、上アーム及び下アームの切り抜き部の面積の2倍以上にするなどで、容易に調整可能である。
In order to design the wiring inductances L1 and L2 of the upper and lower arms to be smaller than the wiring inductance L3 of the intermediate arm, specifically, the bus bar design as shown in FIG. 6 is possible as an example. In the illustrated example, the
バスバー、すなわち配線形状による配線インダクタンスの調整に関しては、この他にも、中間アームの配線長さに対して上アーム及び下アームの配線長さを1/2以下にする、中間アームの配線厚さに対して上アーム及び下アームの配線厚さを2倍以上にする、などで調整することも可能である。 Regarding the adjustment of the wiring inductance by the bus bar, that is, the wiring shape, in addition to this, the wiring thickness of the intermediate arm that reduces the wiring length of the upper arm and the lower arm to 1/2 or less with respect to the wiring length of the intermediate arm. It is also possible to adjust the wiring thickness of the upper arm and the lower arm by doubling or more.
以上、スイッチング素子Q2の場合に絞って説明してきたが、スイッチング素子Q1のターンオフにおいても同様の作用、効果を得られることは、当業者であれば本明細書から容易に把握できる。 Although the above description has focused on the case of the switching element Q2, those skilled in the art can easily understand from the present specification that the same action and effect can be obtained even at the turn-off of the switching element Q1.
Q1〜Q4 スイッチング素子
D1〜D4 ダイオード
E 電源電圧
E/2 中間電位
P 正極端子
N 負極端子
C 中性点端子
U 出力端子
L1 上アーム配線インダクタンス
L2 下アーム配線インダクタンス
L3 中間アーム配線インダクタンス
Q1 to Q4 Switching elements D1 to D4 Diode E Power supply voltage E / 2 Intermediate potential P Positive terminal N Negative terminal C Neutral point terminal U Output terminal L1 Upper arm wiring inductance L2 Lower arm wiring inductance L3 Intermediate arm wiring inductance
Claims (7)
前記正極端子と前記負極端子との間に直列接続された2つのスイッチング素子及び該スイッチング素子のそれぞれに逆並列接続されたダイオードと、
前記2つのコンデンサの接続点に設けられる中性点端子と前記2つのスイッチング素子の接続点に設けられる出力端子との間に直列接続された少なくとも2つのスイッチング素子及び該スイッチング素子のそれぞれに逆並列接続されたダイオードを含んでなる双方向スイッチと、
を備えた電力変換装置において、
前記中性点端子から前記出力端子の配線インダクタンスに対し、前記正極端子から前記出力端子の配線インダクタンス及び前記負極端子から前記出力端子の配線インダクタンスが小さいことを特徴とする、電力変換装置。 Two capacitors connected in series between the positive and negative terminals of the DC power supply,
Two switching elements connected in series between the positive electrode terminal and the negative electrode terminal, and a diode connected in antiparallel to each of the switching elements.
At least two switching elements connected in series between the neutral point terminal provided at the connection point of the two capacitors and the output terminal provided at the connection point of the two switching elements, and antiparallel to each of the switching elements. A bidirectional switch that includes a connected diode,
In a power converter equipped with
A power conversion device, characterized in that the wiring inductance from the positive electrode terminal to the output terminal and the wiring inductance from the negative electrode terminal to the output terminal are smaller than the wiring inductance from the neutral point terminal to the output terminal.
前記正極端子から前記出力端子の配線及び前記負極端子から前記出力端子の配線の切り抜き部は、前記中性点端子から前記出力端子の配線の切り抜き部よりも小さい、請求項1又は2に記載の電力変換装置。 The wiring from the positive electrode terminal to the output terminal, the wiring from the negative electrode terminal to the output terminal, and the wiring from the neutral point terminal to the output terminal have cutout portions, respectively.
The first or second claim, wherein the cut-out portion of the wiring from the positive electrode terminal to the output terminal and the wiring from the negative electrode terminal to the output terminal is smaller than the cut-out portion of the wiring from the neutral point terminal to the output terminal. Power converter.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017142890A JP6888456B2 (en) | 2017-07-24 | 2017-07-24 | Power converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017142890A JP6888456B2 (en) | 2017-07-24 | 2017-07-24 | Power converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019024290A JP2019024290A (en) | 2019-02-14 |
JP6888456B2 true JP6888456B2 (en) | 2021-06-16 |
Family
ID=65368686
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017142890A Active JP6888456B2 (en) | 2017-07-24 | 2017-07-24 | Power converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6888456B2 (en) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008193779A (en) * | 2007-02-02 | 2008-08-21 | Fuji Electric Systems Co Ltd | Semiconductor module |
JP5369922B2 (en) * | 2009-06-15 | 2013-12-18 | 富士電機株式会社 | 3-level power converter |
ATE528856T1 (en) * | 2009-06-19 | 2011-10-15 | Vincotech Holdings S A R L | POWER MODULE WITH ADDITIONAL TRANSIENT CURRENT PATH AND POWER MODULE SYSTEM |
CA2780434C (en) * | 2009-11-17 | 2015-10-06 | Mitsubishi Electric Corporation | 3-level power conversion apparatus |
JP5695379B2 (en) * | 2010-09-30 | 2015-04-01 | 東芝三菱電機産業システム株式会社 | Power converter |
JP2014036509A (en) * | 2012-08-09 | 2014-02-24 | Mitsubishi Electric Corp | Three-level power conversion device |
JP6575072B2 (en) * | 2015-02-03 | 2019-09-18 | 富士電機株式会社 | Phase unit and three-level power converter using the same |
-
2017
- 2017-07-24 JP JP2017142890A patent/JP6888456B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019024290A (en) | 2019-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9705313B2 (en) | Three-level inverter employing a bidirectional switch, and modular structure therefor | |
US6392907B1 (en) | NPC inverter control system | |
KR101366393B1 (en) | 3-stage pulse width modulation inverter with discharge network | |
US8861235B2 (en) | Power converting apparatus | |
US20120201066A1 (en) | Dual switching frequency hybrid power converter | |
CN101268607A (en) | Control Method of Multiphase Converter with Distributed Energy Storage | |
JP2004214452A (en) | Power semiconductor module and connection method with external electrodes | |
US10554150B2 (en) | Three-level inverter | |
JP2018520625A (en) | Power converter physical topology | |
KR101281281B1 (en) | Power conversion device | |
JP6573025B2 (en) | Multi-level power converter | |
JP6888456B2 (en) | Power converter | |
JP2012039790A (en) | Power conversion equipment | |
JP5695379B2 (en) | Power converter | |
EP3462594A1 (en) | Five-level converter | |
JP6455793B2 (en) | Power converter and power conditioner using the same | |
JP2019024289A (en) | Driving method of power converter | |
KR20060100840A (en) | Power module circuit | |
JP2004274801A (en) | Inverter circuit | |
JP6206090B2 (en) | 3-level power converter | |
JP6268939B2 (en) | 3-level power converter | |
JP4487682B2 (en) | Capacitor and installation method | |
JP2005012913A (en) | Power converter | |
JP7154972B2 (en) | INVERTER DEVICE, CONTROL METHOD AND CONTROL PROGRAM THEREOF | |
JP6934275B2 (en) | Power converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170726 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200615 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200615 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210412 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210420 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210503 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6888456 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |