JP6878338B2

JP6878338B2 - 受光装置および受光装置の製造方法

Info

Publication number: JP6878338B2
Application number: JP2018046725A
Authority: JP
Inventors: 国分　弘一; 弘一国分
Original assignee: Toshiba Corp; Toshiba Electronic Devices and Storage Corp
Current assignee: Toshiba Corp; Toshiba Electronic Devices and Storage Corp
Priority date: 2018-03-14
Filing date: 2018-03-14
Publication date: 2021-05-26
Anticipated expiration: 2038-03-14
Also published as: US20190288149A1; CN110277414A; JP2019161047A; US10497823B2; EP3540788A1; EP3540788B1; KR20190108470A

Description

本発明の実施形態は、受光装置および受光装置の製造方法に関する。

従来、クエンチング抵抗およびアバランシェフォトダイオード（以下、ＡＰＤという）の直列接続を並列に接続し、入射したフォトンの個数を計測する受光装置が開示されている。ＡＰＤがシリコン（Ｓｉ）で構成されることからＳｉＰＭ（Silicon Photomultiplieris）と呼ばれる。このような受光装置で、隣接するＡＰＤ間でのクロストークを劣化させないようにしながら、受光感度を上げることが望まれている。

特許第５６１６５５２号公報

本発明の一つの実施形態は、隣接する受光素子間でのクロストークを劣化させずに、受光感度を上げることができる受光素子および受光装置の製造方法を提供することを目的とする。

本発明の一つの実施形態によれば、半導体基板の第１主面上に２次元的に設けられる第１導電型の不純物が第１濃度で導入される複数の第１半導体層と、第１半導体層のそれぞれに設けられる光電変換素子と、隣合う光電変換素子の間に設けられる絶縁膜と、第１主面側の絶縁膜上に設けられる第１電極と、半導体基板の第１主面に対向する第２主面上に設けられる第２電極と、を備え、光電変換素子は、第１半導体層の第１電極が配置される側の上面から所定の深さの範囲に設けられ、第２導電型の不純物が第２濃度で導入される第２半導体層と、第１半導体層内で、第１半導体層より浅い範囲の深さで設けられ、第２半導体層の側面および下面を囲むように設けられ、第１導電型の不純物が第１濃度よりも高い第３濃度で導入される第３半導体層と、を有する。

図１は、第１の実施形態による受光装置の構成の一例を模式的に示す平面図である。図２は、第１の実施形態による受光装置の構成の一例を模式的に示す断面図であり、図１のＡ−Ａ断面図である。図３は、第１の実施形態による受光装置の画素領域の一部を模式的に示す平面図である。図４は、第１の実施形態による受光装置の断面構造を模式的に示す図であり、図３のＢ―Ｂ断面図である。図５は、第１の実施形態の受光装置の一部の等価回路を示す図である。図６は、第１の実施形態による受光装置の製造方法の一例を模式的に示す断面図である。図７は、比較例による受光装置の画素領域の一部を模式的に示す平面図である。図８は、比較例による受光装置の断面構造を模式的に示す図であり、図７のＣ―Ｃ断面図である。図９は、第２の実施形態による受光装置の画素領域の一部を模式的に示す平面図である。

以下に添付図面を参照して、実施形態にかかる受光素子および受光装置の製造方法を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。また、以下の実施形態で用いられる受光装置の断面図は模式的なものであり、層の厚みと幅との関係や各層の厚みの比率などは現実のものとは異なる場合がある。

（第１の実施形態）
図１は、第１の実施形態による受光装置の構成の一例を模式的に示す平面図である。図２は、第１の実施形態による受光装置の構成の一例を模式的に示す断面図であり、図１のＡ−Ａ断面図である。受光装置１は、シリコン基板１０上に複数の光電変換素子が形成された複数の画素領域２１を有する。たとえば、画素領域２１は、シリコン基板１０の主表面内に２次元的に配置される。シリコン基板１０は、たとえば単結晶基板を用いることができる。

各画素領域２１は、光電変換素子からの出力信号が供給される電極パッド３１を有する。画素領域２１および電極パッド３１は、それぞれ配線４１により接続される。電極パッド３１は、たとえば外部電極とボンディングワイヤ（図示せず）で接続されるボンディングパッドである。

画素領域２１は、シリコン基板１０のおもて面（以下、受光面ともいう）上に設けられるＳｉエピタキシャル層１６に形成される。各画素領域２１の間には、分離膜１３が設けられる。分離膜１３として、たとえばシリコン酸化膜が用いられる。各画素領域２１のおもて面には、保護膜１４が設けられる。保護膜１４として、たとえばシリコン酸化膜が用いられる。各画素領域２１には、複数の光電変換素子が設けられる。各光電変換素子は、配線６１ａ〜６１ｃを介して、配線４１に接続される。

シリコン基板１０の裏面には金属膜１５が形成される。金属膜１５は、入射した光を画素領域２１側に反射する反射膜としての機能を有する。金属膜１５により反射した光が画素領域２１に到達することにより、光電変換素子の感度を上げることができる。また、金属膜１５は、各光電変換素子の共通電極、ここではアノード電極としての機能を有する。金属膜１５として、たとえば、アルミニウム、銅、金などが用いられる。

図３は、第１の実施形態による受光装置の画素領域の一部を模式的に示す平面図である。図４は、第１の実施形態による受光装置の断面構造を模式的に示す図であり、図３のＢ―Ｂ断面図である。画素領域２１のＰ型のシリコン基板１０上には、Ｐ型Ｓｉエピタキシャル層１６１が設けられ、Ｐ型Ｓｉエピタキシャル層１６１内に光電変換素子７１が設けられる。光電変換素子７１は、ガイガーモードで動作するＡＰＤである。ガイガーモードにおいては、各ＡＰＤのアノードとカソード間にブレークダウン電圧よりも高い逆バイアス電圧が印加される。

光電変換素子７１は、Ｐ型Ｓｉエピタキシャル層１６１内に設けられるＰ⁺型Ｓｉエピタキシャル層１６２と、Ｐ⁺型Ｓｉエピタキシャル層１６２内に設けられるＮ⁺型Ｓｉエピタキシャル層１６３と、を有する。Ｐ⁺型Ｓｉエピタキシャル層１６２およびＮ⁺型Ｓｉエピタキシャル層１６３は、光電変換素子７１のＰＮ接合を構成する。Ｐ⁺型Ｓｉエピタキシャル層１６２のＰ型不純物濃度は、Ｐ型Ｓｉエピタキシャル層１６１のＰ型不純物濃度よりも高い。Ｐ型Ｓｉエピタキシャル層１６１のＰ型不純物濃度は、例えば１×１０¹⁵／ｃｍ³であり、Ｐ⁺型Ｓｉエピタキシャル層１６２のＰ型不純物濃度は、ピーク濃度で７×１０¹⁶／ｃｍ³であり、Ｎ⁺型Ｓｉエピタキシャル層１６３のＮ型不純物濃度は、ピーク濃度で１×１０¹⁹／ｃｍ³である。Ｐ型Ｓｉエピタキシャル層１６１、Ｐ⁺型Ｓｉエピタキシャル層１６２およびＮ⁺型Ｓｉエピタキシャル層１６３は、Ｓｉエピタキシャル層１６を構成する。

光電変換素子７１は、図３に示されるように、平面視上で矩形状を有し、シリコン基板１０上に２次元的に配置される。図４に示されるように、シリコン基板１０上の隣接する光電変換素子７１間には、分離膜１３０が設けられる。分離膜１３０は、画素領域２１間を分離する分離膜１３と同じ材料によって構成されてもよく、たとえばシリコン酸化膜からなる。隣接する光電変換素子７１間の距離、すなわち分離膜１３０の幅は、隣接する光電変換素子７１で発生した２次光子が減衰して届かない程度の距離とすることができる。光電変換素子７１上および分離膜１３０上には、保護膜１４が設けられる。

図４に示されるように、Ｎ⁺型Ｓｉエピタキシャル層１６３は、上面が保護膜１４と接し、他の面がＰ⁺型Ｓｉエピタキシャル層１６２と接する。このように、ＰＮ接合面積を増やすことで受光感度を上げることができる。

図３の例では、Ｘ方向に延在する保護膜１４上の一部には、クエンチング抵抗８１が設けられる。クエンチング抵抗８１は、光子がＡＰＤに入射し電子雪崩が発生した場合に、その電圧降下によってＡＰＤの増倍作用を終息させる作用を有する。クエンチング抵抗８１の抵抗値は、たとえば、数百ｋΩ程度に設定される。クエンチング抵抗８１は、たとえば、多結晶シリコンによって構成される。

また、Ｙ方向に延在する保護膜１４上の一部には、電極膜４２が設けられる。電極膜４２は、クエンチング抵抗８１を介して各光電変換素子７１のＮ⁺型Ｓｉエピタキシャル層１６３と接続される。具体的には、クエンチング抵抗８１の一端から光電変換素子７１上の保護膜１４に延在する配線９１が設けられる。配線９１の一方の端部は、クエンチング抵抗８１の一端と接続部１０１を介して接続される。配線９１の他方の端部は、光電変換素子７１上の保護膜１４に設けられる、Ｎ⁺型Ｓｉエピタキシャル層１６３に到達するビアなどの接続部１０２と接続される。ビアは、たとえば金属材料によって構成される。電極膜４２は、各クエンチング抵抗８１の他端と接続部１０３を介して接続される。電極膜４２は、光電変換素子７１のカソード電極としての機能を有する。なお、上記したように、シリコン基板１０の裏面側には、アノード電極としての金属膜１５が形成される。

図５は、第１の実施形態の受光装置の一部の等価回路を示す図である。各光電変換素子７１のアノードは、アノード配線１５１を介してアノード電極１５０に接続される。図２および図４に示す金属膜１５がアノード配線１５１として用いられる。なお、アノード配線１５１は、各画素領域２１で共通である。

それぞれの画素領域２１内の光電変換素子７１のカソードは、クエンチング抵抗８１を介してそれぞれの画素領域２１毎に設けられる配線４１に接続される。配線４１は、電極パッド３１に電気的に接続される。

つぎに、このような構成の受光装置１の製造方法について説明する。図６は、第１の実施形態による受光装置の製造方法の一例を模式的に示す断面図である。まず、図６（ａ）に示されるように、シリコン基板１０の主表面に、たとえば、Chemical Vapor Deposition（ＣＶＤ）法などの成膜法によって絶縁膜１３１を形成する。絶縁膜１３１として、シリコン酸化膜などが用いられる。

ついで、絶縁膜１３１上にレジストを塗布する。その後、図６（ｂ）に示されるように、リソグラフィ技術によって光電変換素子７１の形成領域が開口したパターンをレジストに露光し、現像して、レジストパターン１４１を形成する。

ついで、図６（ｃ）に示されるように、レジストパターン１４１をマスクとして、Reactive Ion Etching（ＲＩＥ）法などの異方性エッチングによって、絶縁膜１３１をエッチングする。これによって、平面視上で矩形状を有する開口３００が形成される。上記したように、開口３００は、光電変換素子７１を形成する領域となる。なお、画素領域２１内では、絶縁膜１３１は、分離膜１３０となり、画素領域２１間では、絶縁膜１３１は、分離膜１３となる。

レジストパターン１４１を除去した後、図６（ｄ）に示されるように、開口３００により露出するシリコン基板１０の主表面上に、たとえばＣＶＤ法によってＰ型Ｓｉエピタキシャル層１６１を選択的に形成する。キャリアガスとして水素（Ｈ₂）、ガス種として、たとえばジクロロシラン（ＳｉＨ₂Ｃｌ₂）、塩化水素（ＨＣｌ）、Ｐ型のドーピングガスとして、ジボラン（Ｂ₂Ｈ₆）を用いることができる。Ｐ型Ｓｉエピタキシャル層１６１のＰ型不純物濃度は、例えば１×１０¹⁵／ｃｍ³である。

ついで、図６（ｅ）に示されるように、イオン注入法によって、Ｐ型Ｓｉエピタキシャル層１６１にさらにＰ型不純物を導入し、Ｐ⁺型Ｓｉエピタキシャル層１６２を形成する。たとえば、Ｐ型不純物濃度がピーク濃度で７×１０¹⁶／ｃｍ³となるように、ＢなどのＰ型不純物をイオン注入する。Ｐ⁺型Ｓｉエピタキシャル層１６２は、Ｐ型Ｓｉエピタキシャル層１６１よりも浅い領域に、かつＰ型Ｓｉエピタキシャル層１６１と同じかＰ型Ｓｉエピタキシャル層１６１よりも狭い領域に形成される。

さらに、図６（ｆ）に示されるように、イオン注入法によって、Ｐ⁺型Ｓｉエピタキシャル層１６２内にＮ型不純物を導入し、Ｎ⁺型Ｓｉエピタキシャル層１６３を形成する。たとえば、Ｎ型不純物濃度がピーク濃度で１×１０¹⁹／ｃｍ³となるように、Ｐ，ＡｓなどのＮ型不純物をイオン注入する。また、Ｎ⁺型Ｓｉエピタキシャル層１６３は、Ｐ⁺型Ｓｉエピタキシャル層１６２よりも浅い領域に、かつＰ⁺型Ｓｉエピタキシャル層１６２よりも狭い領域に形成される。

その後、シリコン基板１０を熱処理することで、Ｐ型Ｓｉエピタキシャル層１６１、Ｐ⁺型Ｓｉエピタキシャル層１６２およびＮ⁺型Ｓｉエピタキシャル層１６３に導入されたＰ型不純物およびＮ型不純物を活性化する。これによって、各開口３００にＰＮ接合を有する光電変換素子７１が形成される。

ついで、光電変換素子７１が形成されたシリコン基板１０上に、保護膜１４を形成する。保護膜１４として、たとえばシリコン酸化膜などが用いられる。その後、分離膜１３０上の所定の位置に、保護膜１４を介してクエンチング抵抗８１となるポリシリコン膜を形成する。また、Ｎ⁺型Ｓｉエピタキシャル層１６３が形成された領域内の保護膜１４に、Ｎ⁺型Ｓｉエピタキシャル層１６３に届くコンタクトホールを形成した後、保護膜１４上の全面に導電層を形成する。その後、分離膜１３０上の所定の位置と、コンタクトホールとクエンチング抵抗８１とを結ぶ所定の位置とに、導電膜が残るようにパターニングを行う。これによって、電極膜４２と、配線９１と、が形成される。そして、シリコン基板１０の裏面の全面に、アノード配線となる金属膜１５を形成することで、図１〜図３に示される受光装置１が得られる。

図７は、比較例による受光装置の画素領域の一部を模式的に示す平面図である。図８は、比較例による受光装置の断面構造を模式的に示す図であり、図７のＣ―Ｃ断面図である。なお、ここでは、光電変換素子よりも上に形成されている保護膜と、カソード配線などの配線層と、を省略している。

比較例では、Ｐ型のシリコン基板１０上に、Ｐ型Ｓｉエピタキシャル層１６１が配置され、Ｐ型Ｓｉエピタキシャル層１６１に光電変換素子７１が形成される。光電変換素子７１間には、第１の実施形態と同様に、シリコン酸化膜などからなる分離膜１３０が設けられている。光電変換素子７１は、Ｐ型Ｓｉエピタキシャル層１６１の上面から所定の深さに設けられるＰ⁺型Ｓｉエピタキシャル層１６２と、Ｐ⁺型Ｓｉエピタキシャル層１６２の上面と接し、Ｐ⁺型Ｓｉエピタキシャル層１６２よりも上に設けられるＮ⁺型Ｓｉエピタキシャル層１６３と、を有する。Ｐ⁺型Ｓｉエピタキシャル層１６２は、Ｎ⁺型Ｓｉエピタキシャル層１６３よりも基板面内方向のサイズが小さい。また、Ｐ⁺型Ｓｉエピタキシャル層１６２は、Ｎ⁺型Ｓｉエピタキシャル層１６３と上面のみで接している。

受光装置１では、できるだけＳＮ比を高くすることが望まれている。そこで、比較例による受光装置１００では、感度を上げるためには、開口率を上げ、受光面積を増やすことが考えられる。受光面積を増やすには、Ｐ⁺型Ｓｉエピタキシャル層１６２の基板面内方向のサイズを増やすことになる。しかし、このようにすると、隣接する光電変換素子７１間の距離、すなわち光電変換素子７１間に配置される分離膜１３０の幅が小さくなる。分離膜１３０の幅が小さくなると、ある光電変換素子７１で２次光子が発生すると、隣接する別の光電変換素子７１に、２次光子が入射してしまう。つまり、２次光子が発生した光電変換素子７１に隣接する別の光電変換素子７１では、２次光子を検出するクロストークが劣化し、ノイズが高くなってしまう。その結果、開口率を上げるだけでは、ＳＮ比を高くすることができない。このように、比較例の受光装置１００では、ノイズを低減することが困難である。

これに対して、第１の実施形態では、Ｎ⁺型Ｓｉエピタキシャル層１６３の側面および下面を囲むようにＰ⁺型Ｓｉエピタキシャル層１６２を配置した光電変換素子７１とした。このように、比較例での実効的なＰＮ接合は、面積の小さいＰ⁺型Ｓｉエピタキシャル層１６２の上面がＮ⁺型Ｓｉエピタキシャル層１６３の下面と接触する部分であるのに対して、第１の実施形態の実効的なＰＮ接合の面積は増加する。その結果、比較例に比して受光感度を上げることができる。また、受光感度を上げることで、隣接する光電変換素子７１間の距離を小さくしなくてもよいので、クロストークを劣化させないようにすることもできる。

なお、Ｎ⁺型Ｓｉエピタキシャル層１６３の側面および下面を囲むようにＰ⁺型Ｓｉエピタキシャル層１６２を配置したので、Ｐ⁺型Ｓｉエピタキシャル層１６２の側面および下面を囲むようにＮ⁺型Ｓｉエピタキシャル層１６３を配置した場合に比して、受光感度を上げることができる。特に、Ｎ⁺型Ｓｉエピタキシャル層１６３の膜厚を厚くすると、受光面が増加するので、受光感度をより上げることが可能になる。

（第２の実施形態）
第１の実施形態では、光電変換素子の平面視上の形状が矩形状である場合を例に挙げたが、光電変換素子の平面視上の形状は、上記の例の場合に限定されない。第２の実施形態では、光電変換素子の平面視上の形態が他の形状である場合を例に挙げる。

図９は、第２の実施形態による受光装置の画素領域の一部を模式的に示す平面図である。図９（ａ）では、Ｐ型Ｓｉエピタキシャル層１６１、Ｐ⁺型Ｓｉエピタキシャル層１６２およびＮ⁺型Ｓｉエピタキシャル層１６３のいずれも、角部が丸みを帯びた矩形状を有している。また、図９（ｂ）では、Ｐ型Ｓｉエピタキシャル層１６１、Ｐ⁺型Ｓｉエピタキシャル層１６２およびＮ⁺型Ｓｉエピタキシャル層１６３のいずれも円形状を有している。なお、ここに示した形状以外にも、Ｐ型Ｓｉエピタキシャル層１６１、Ｐ⁺型Ｓｉエピタキシャル層１６２およびＮ⁺型Ｓｉエピタキシャル層１６３が、楕円形上を有していてもよい。なお、その他の構成について、第１の実施形態と同様であるので、その説明を省略する。

第１の実施形態のように、光電変換素子７１の平面視上の形状が矩形状を有する場合には、角部において電界集中が生じてしまう。しかし、第２の実施形態では、Ｓｉエピタキシャル層１６の形状において、角部が生じない形態としたので、電界集中を第１の実施形態に比して抑制することができるという効果を、第１の実施形態の効果に加えて得ることができる。

なお、上記した説明では、Ｎ⁺型Ｓｉエピタキシャル層１６３の側面および下面を囲むようにＰ⁺型Ｓｉエピタキシャル層１６２を配置したが、Ｐ⁺型Ｓｉエピタキシャル層１６２の側面および下面を囲むようにＮ⁺型Ｓｉエピタキシャル層１６３を配置してもよい。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１受光装置、１０シリコン基板、１３，１３０分離膜、１４保護膜、１５金属膜、１６Ｓｉエピタキシャル層、２１画素領域、３１電極パッド、４１配線、４２電極膜、６１ａ〜６１ｃ配線、８１クエンチング抵抗、９１配線、１０１〜１０３接続部、１３１絶縁膜、１４１レジストパターン、１５０アノード電極、１５１アノード配線、１６１Ｐ型Ｓｉエピタキシャル層、１６２Ｐ⁺型Ｓｉエピタキシャル層、１６３Ｎ⁺型Ｓｉエピタキシャル層、３００開口。

Claims

半導体基板の第１主面上に２次元的に設けられる第１導電型の不純物が第１濃度で導入される複数の第１半導体層と、
前記第１半導体層のそれぞれに設けられる光電変換素子と、
隣合う前記光電変換素子の間に設けられる絶縁膜と、
前記第１主面側の前記絶縁膜上に設けられる第１電極と、
前記半導体基板の前記第１主面に対向する第２主面上に設けられる第２電極と、
を備え、
前記光電変換素子は、
前記第１半導体層の前記第１電極が配置される側の上面から所定の深さの範囲に設けられ、第２導電型の不純物が第２濃度で導入される第２半導体層と、
前記第１半導体層内で、前記第１半導体層より浅い範囲の深さで設けられ、前記第２半導体層の側面および下面を囲むように設けられ、前記第１導電型の不純物が前記第１濃度よりも高い第３濃度で導入される第３半導体層と、
を有する受光装置。
前記第１半導体層、前記第２半導体層および前記第３半導体層の形状は、平面視上、角部を有さない請求項１に記載の受光装置。
前記第１半導体層、前記第２半導体層および前記第３半導体層は、平面視上、丸みを帯びた角部を有する矩形状を有する請求項１に記載の受光装置。
前記第１半導体層、前記第２半導体層および前記第３半導体層は、平面視上、円形状を有する請求項１に記載の受光装置。
前記第１半導体層、前記第２半導体層および前記第３半導体層は、平面視上、楕円形状を有する請求項１に記載の受光装置。
前記第１導電型はＰ型であり、
前記第２導電型はＮ型である請求項１から５のいずれか１つに記載の受光装置。
前記第１導電型はＮ型であり、
前記第２導電型はＰ型である請求項１から５のいずれか１つに記載の受光装置。
前記第１半導体層、前記第２半導体層および前記第３半導体層は、エピタキシャル膜によって構成される請求項１に記載の受光装置。
半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜に前記半導体基板にまで到達する開口部を形成する工程と、
前記開口部内に、第１導電型の不純物を第１濃度で含む第１半導体層を形成する工程と、
前記第１半導体層の上面から前記半導体基板に到達するまでであってかつ第１深さまでの範囲で、平面視上で前記第１半導体層の形成範囲よりも狭い範囲に、前記第１導電型の不純物を前記第１濃度よりも高い第２濃度で導入して第２半導体層を形成する工程と、
前記第２半導体層の上面から前記第１深さよりも浅い第２深さまでの範囲で、平面視上で前記第２半導体層の形成範囲よりも狭い範囲に、第２導電型の不純物を第３濃度で導入して第３半導体層を形成する工程と、
を含む受光装置の製造方法。