JP6873486B2 - ディスプレイ表示装置 - Google Patents

Description

本発明は、画像を表示するディスプレイ表示装置に関する。

従来、画像を表示するディスプレイ表示装置が知られている。このディスプレイ表示装置の一例として、特許文献１には、複数の画素回路を有するパネル部と、パネル部の端部に設けられ複数の画素回路に接続される配線電極と、配線電極に接続されるフレキシブルプリント基板とを備えるディスプレイ表示装置が開示されている。このディスプレイ表示装置では、複数の画素回路を駆動するための駆動電流が、フレキシブルプリント基板から配線電極を介して複数の画素回路に供給される。

特開２００８−５２２４８号公報

例えば、上記に示すようなディスプレイ表示装置では、配線電極を保護するための保護膜が配線電極上に設けられ、さらに保護膜の全面を覆うように樹脂部が形成される。ディスプレイ表示装置では、高温高湿試験によって耐環境性等の評価が行われるが、この高温高湿試験にて樹脂部の膨張および収縮が繰り返され、保護膜に外力が付与される。これにより、保護膜にクラックが発生したり、保護膜が配線電極から剥がれたりすることがある。そのため、保護膜と配線電極との間に水分等を含む気体が侵入し、配線電極が腐食することがある。

そこで本発明は、ディスプレイ表示装置のパネル部の端部に設けられた配線電極が腐食することを抑制することを目的とする。

上記目的を達成するために、本発明に係るディスプレイ表示装置の一態様は、複数の画素回路を有するパネル部と、前記パネル部の端部に設けられているパネル端子部とを備え、前記パネル端子部は、基板と、前記基板上に設けられ、前記複数の画素回路に接続される複数の配線電極と、前記複数の配線電極に接続するように前記基板に実装された実装部品と、前記実装部品が前記基板に実装される実装領域を除いて前記複数の配線電極を覆うように前記基板上に設けられた保護膜と、前記実装部品を覆い、かつ、前記保護膜のうちの一部を覆い当該一部以外を覆わないように設けられた樹脂部とを備え、前記保護膜は、前記樹脂部で覆われている樹脂被覆部と、前記樹脂部で覆われていない保護膜露出部とを有し、前記保護膜露出部は、前記複数の配線電極のうち隣り合う配線電極に印加される電圧の差が最も大きい当該隣り合う配線電極上に設けられている。

本発明に係るディスプレイ表示装置は、パネル部の端部に設けられた配線電極が腐食することを抑制することができる。

実施の形態１に係るディスプレイ表示装置を示す概略図である。 実施の形態１に係るディスプレイ表示装置の画素回路を示す回路図である。 実施の形態１に係るディスプレイ表示装置を示す平面図および側面図である。 実施の形態１に係るディスプレイ表示装置のパネル端子部の一部の平面図であり、図３に示すＩＶＡ部分の詳細図である。 実施の形態１に係るパネル端子部を図４ＡのＩＶＢ−ＩＶＢ線で切断した場合の断面図である。 図４Ａに示すパネル端子部の樹脂被覆部および保護膜露出部を示す図である。 図４Ａに示すパネル端子部から、保護膜および樹脂部を除いた構造を示す図である。 比較例に係るディスプレイ表示装置のパネル端子部の一部の平面図である。 比較例に係るパネル端子部を図５ＡのＶＢ−ＶＢ線で切断した場合の断面図である。 実施の形態１の変形例に係るディスプレイ表示装置を示す平面図である。 実施の形態１の変形例に係るディスプレイ表示装置のパネル端子部の一部の平面図であり、図６に示すＶＩＩＡ部分の詳細図である。 実施の形態１の変形例に係るパネル端子部を図７ＡのＶＩＩＢ−ＶＩＩＢ線で切断した場合の断面図である。 図７Ａに示すパネル端子部の樹脂被覆部および保護膜露出部を示す図である。 実施の形態２に係るディスプレイ表示装置のパネル端子部の一部の平面図である。 実施の形態２に係るパネル端子部を図８ＡのＶＩＩＩＢ−ＶＩＩＩＢ線で切断した場合の断面図である。 図８Ａに示すパネル端子部の樹脂被覆部および保護膜露出部を示す図である。 実施の形態３に係るディスプレイ表示装置のパネル端子部の一部の平面図である。 実施の形態３に係るパネル端子部を図９ＡのＩＸＢ−ＩＸＢ線で切断した場合の断面図である。 図９Ａに示すパネル端子部の第１樹脂部および第２樹脂部を示す図である。 実施の形態３に係るパネル端子部における樹脂部の高さとクラック発生時間との関係を示す概念図である。 実施の形態に係る制御装置を内蔵したディスプレイ表示装置の一例である薄型フラットテレビシステムの外観図である。

以下、本発明の実施の形態について説明する。なお、以下に説明する実施の形態は、いずれも本発明の好ましい一具体例を示すものである。したがって、以下の実施の形態で示される、数値、形状、材料、構成要素、構成要素の配置位置、接続形態、ステップおよびステップの順序などは一例であって本発明を限定する主旨ではない。よって、以下の実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。

また、各図は、模式図であり、必ずしも厳密に図示されたものではない。各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略または簡略化する。

（実施の形態１）
以下、実施の形態１について、図１〜図４Ｄを参照しながら説明する。本実施の形態では、ディスプレイ表示装置として、有機エレクトロルミネッセンス（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｓｅｎｃｅ：ＥＬ）素子を用いたディスプレイ表示装置１を例として説明する。

［１−１．ディスプレイ表示装置の全体構成］
はじめに、ディスプレイ表示装置１の全体構成について説明する。

図１は、実施の形態１に係るディスプレイ表示装置１を示す概略図である。図２は、ディスプレイ表示装置１の画素回路３０を示す回路図である。

図１に示すように、ディスプレイ表示装置１は、表示パネル１０と、制御装置２０とを備えている。

制御装置２０は、表示パネル１０の外部に配置される外部システム回路基板（図示せず）上に形成されている。制御装置２０は、例えばＴＣＯＮ（Ｔｉｍｉｎｇ Ｃｏｎｔｒｏｌｌｅｒ）としての機能を有し、ディスプレイ表示装置１の全体の動作を制御する。具体的には、制御装置２０は、外部から供給される垂直同期信号、水平同期信号、映像期間信号にしたがって、ゲート駆動回路１４に対して走査を指示する。また、制御装置２０は、ソース駆動回路１６に対して、映像信号Ｒ、Ｇ、Ｂのデジタルシリアルデータを供給する。

表示パネル１０は、パネル部１２と、ゲート駆動回路１４と、ソース駆動回路１６とを備えている。

パネル部１２は、例えば有機ＥＬ表示パネルであり、矩形状の形状を有している。パネル部１２は、パネル基板１３と、パネル基板１３上に行列状に配列された複数の画素回路３０と、パネル基板１３上に設けられた複数の走査線４０および複数の信号線４２とを有している。より詳細には、パネル部１２は、行並び方向に沿って配置された複数の走査線４０と、列並び方向に沿って配置された複数の信号線４２と、両者が交差する部分に配置された発光素子３２を有する各画素回路３０とを有している。

パネル基板１３は、例えば、ガラス材料またはアクリル等の樹脂材料により形成されている。

複数の画素回路３０は、例えば、半導体プロセスによってパネル基板１３に形成されている。各画素回路３０は、有機ＥＬ素子を発光素子として有し、ＲＧＢ三原色のいずれかの色の発光画素を構成する。図２に示すように、画素回路３０は、発光素子３２と、駆動トランジスタ３３と、選択トランジスタ３５と、スイッチトランジスタ３６および３７と、画素容量３８とを有している。なお、画素回路３０の構成については後述する。

各走査線４０の一端は、ゲート駆動回路１４の各段の出力端に接続され、他端は各画素回路３０に接続されている。各信号線４２の一端は、ソース駆動回路１６の各段の出力端に接続され、他端は各画素回路３０に接続されている。

ゲート駆動回路１４は、画素回路３０の行単位にゲート駆動信号を走査する駆動回路である。ゲート駆動信号とは、画素回路３０内の駆動トランジスタ３３、選択トランジスタ３５、スイッチトランジスタ３６および３７のゲートに入力されて各トランジスタのオンおよびオフを制御する信号である。

ゲート駆動回路１４は、例えばシフトレジスタ等によって構成されている。ゲート駆動回路１４は、制御装置２０から映像期間信号が与えられることにより、同じく制御装置２０から与えられる垂直同期信号に同期してゲート駆動信号を出力し、走査線４０を駆動する。これにより、フレームごとに画素回路３０が順次選択され、映像信号に応じた輝度で各画素回路３０の発光素子３２が発光する。なお、ゲート駆動回路１４は、図１に示すようにパネル部１２の短辺の一辺に配置されてもよいし、それに限られず、パネル部１２の対向する短辺の二辺に配置されてもよい。

ソース駆動回路１６は、制御装置２０からフレーム単位で供給される映像信号を各画素回路３０に供給する駆動回路である。

ソース駆動回路１６は、信号線４２を通して、画素回路３０の各々に対して映像信号に基づく輝度情報を電流値または電圧値の形で書き込む、電流書き込み型または電圧書き込み型の駆動回路である。本実施の形態に係るソース駆動回路１６は、例えば電圧書き込み型の駆動回路を使用している。ソース駆動回路１６は、制御装置２０から入力される映像信号に基づいて、それぞれの画素回路３０に設けられた発光素子３２の明るさを表す電圧を信号線４２に供給する。

制御装置２０からソース駆動回路１６に入力される映像信号は、例えば、ＲＧＢ三原色の色ごとのデジタルシリアルデータ（映像信号Ｒ、Ｇ、Ｂ）である。ソース駆動回路１６に入力された映像信号Ｒ、Ｇ、Ｂは、ソース駆動回路１６の内部で行単位のパラレルデータに変換される。さらに、行単位のパラレルデータは、ソース駆動回路１６の内部で行単位のアナログデータに変換され、信号線４２に出力される。信号線４２に出力された電圧は、ゲート駆動回路１４の走査において選択された行に属する画素回路３０の画素容量３８に書き込まれる。つまり、信号線４２に出力された電圧に対応する電荷が、画素容量３８に蓄積される。なお、ソース駆動回路１６は、図１に示すようにパネル部１２の長辺の一辺に配置されてもよいし、それに限られず、パネル部１２の対向する長辺の二辺に配置されてもよい。

［１−２．画素回路の構成］
次に、画素回路３０の構成について説明する。画素回路３０は、図２に示すように、発光素子３２と、駆動トランジスタ３３と、選択トランジスタ３５と、スイッチトランジスタ３６および３７と、画素容量３８とを有している。

発光素子３２は、例えばアノードおよびカソードを備えたダイオード形の有機ＥＬ素子である。なお、発光素子３２は有機ＥＬ素子に限らず、他の発光素子であってもよい。例えば、発光素子３２は、一般的に電流駆動で発光する全ての素子を含む。

スイッチトランジスタ３７は、走査線４０から供給される制御信号ＩＮＩに応じてオン状態となり、駆動トランジスタ３３のソースを基準電圧Ｖｉｎｉに設定する。スイッチトランジスタ３６は、走査線４０から供給される制御信号ＲＥＦに応じてオン状態となり、駆動トランジスタ３３のゲートを基準電圧Ｖｒｅｆに設定する。選択トランジスタ３５は、走査線４０から供給される制御信号ＷＳに応じてオン状態となり、信号線４２から供給される映像信号の信号電位に応じた電荷を画素容量３８に蓄積する。画素容量３８は、蓄積された電荷による信号電位に応じて、駆動トランジスタ３３のゲートに電圧を印加する。

駆動トランジスタ３３は、オン状態となることで、ゲート−ソース間電圧に応じたドレイン−ソース間電流を発光素子３２に供給する。発光素子３２は、このドレイン−ソース間電流により、映像信号の信号電位に応じた輝度で発光する。

駆動トランジスタ３３、選択トランジスタ３５、スイッチトランジスタ３６およびスイッチトランジスタ３７は、例えばＮチャネル型のポリシリコンＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：薄膜トランジスタ）で構成されている。なお、各トランジスタの導電型は上記したものに限られず、Ｎチャネル型とＰチャネル型のＴＦＴを適宜混在させてもよい。また、各トランジスタは、ポリシリコンＴＦＴに限らず、アモルファスシリコンＴＦＴ等で構成されていてもよい。

［１−３．パネル部の構成］
次に、パネル部の構成について、図３を参照しながら説明する。

図３は、ディスプレイ表示装置１を示す平面図および側面図である。なお本実施の形態では、ディスプレイ表示装置１が実際に使用される場合に、ディスプレイ表示装置１を正面から見た図を平面図としている。

図３に示すように、ディスプレイ表示装置１は、パネル部１２と、ドライバ回路基板７５とを備える。

パネル部１２は、矩形状のパネル基板１３と、パネル基板１３の主面１３ａに行列状に形成された複数の画素回路３０と、複数の画素回路３０に接続される走査線４０および信号線４２とを備える。パネル部１２の内部であって、パネル部１２の短辺側には、例えば、ゲート駆動回路１４が埋め込まれている（図示省略）。パネル部１２の長辺側であってパネル部１２の端部には、パネル端子部６０が設けられている。パネル端子部６０は、パネル部１２を外部の回路基板等に電気的に接続するための部分である。

ドライバ回路基板７５は、パネル部１２の長辺側に配置されている。ドライバ回路基板７５には、例えば、ソース駆動回路１６の一部が実装されている。ドライバ回路基板７５は、複数のフレキシブルプリント基板７１を介して、パネル端子部６０に接続されている。なお、制御装置２０は、ドライバ回路基板７５に実装されていてもよいし、配線ケーブルを介してドライバ回路基板７５に接続されていてもよい（図示省略）。

次に、パネル端子部６０の構成について、図４Ａ〜図４Ｄを参照しながら説明する。

図４Ａは、ディスプレイ表示装置１のパネル端子部６０の一部の平面図であり、図３に示すＩＶＡ部分の詳細図である。図４Ｂは、パネル端子部６０を図４ＡのＩＶＢ−ＩＶＢ線で切断した場合の断面図である。図４Ｃは、図４Ａに示すパネル端子部６０の樹脂被覆部ａ１および保護膜露出部ａ２を示す図である。図４Ｄは、図４Ａに示すパネル端子部６０から、保護膜６６および樹脂部６７を除いた構造を示す図である。

以下、図４Ａ〜図４Ｄに示すパネル端子部６０の一部を例に挙げて説明する。なお、図４Ａ〜図４Ｄでは、画素回路３０に接続される電源線の記載を省略している。図４Ｄは、パネル端子部６０の構造を理解するための参考図である。

図４Ａおよび図４Ｂに示すように、パネル端子部６０は、基板６２と、複数の配線電極６３および６４と、実装部品６５と、保護膜６６と、樹脂部６７とを備えている。

基板６２は、前述したパネル基板１３の一部で構成されており、パネル基板１３の長辺側の端部に位置している。基板６２の材料は、パネル基板１３と同じである。

複数の配線電極６３、６４は、狭ピッチで基板６２上に設けられている（図４Ｄ参照）。複数の配線電極６３、６４は、複数の画素回路３０に選択的に接続される。具体的には、各配線電極６３は、信号線４２を介して複数の画素回路３０に接続される。なお配線電極６３には、後述するドライバＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）７２が実装されている。各配線電極６４は、ゲート駆動回路１４および走査線４０を介して複数の画素回路３０に接続される。配線電極６３、６４は、例えば銅またはアルミニウムを含む材料から形成される。

図４Ｂに示すように、基板６２の主面６２ａ側には、フレキシブルプリント基板７１およびドライバＩＣ７２が実装されている。前述したように、フレキシブルプリント基板７１は、基板６２とドライバ回路基板７５とを接続している。ドライバＩＣ７２は、例えばソース駆動回路１６の一部を構成するソースドライバである。ドライバＩＣ７２から出力された信号は、配線電極６３および信号線４２を介して各画素回路３０に入力される。

フレキシブルプリント基板７１は、パネル端子部６０に実装される実装部品６５の一例であり、ドライバＩＣ７２は、パネル端子部６０に実装される実装部品６５の一例である。以下において、フレキシブルプリント基板７１およびドライバＩＣ７２の両方または一方を指して実装部品６５と呼ぶこととする。

実装部品６５は、天面６５ａと、側面６５ｂと、底面６５ｃとを有している。実装部品６５は、底面６５ｃに設けられた外部端子が複数の配線電極６３、６４に接続するように、基板６２に実装されている。実装部品６５は、例えば、導電性接着材を用いて、配線電極６３、６４に接合されている。

保護膜６６は、配線電極６３、６４を外気から保護するための膜である。保護膜６６は、例えば、シリコン窒化膜であり、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）で形成される。保護膜６６は、実装部品６５が基板６２に実装される領域ｂ１（以下、実装領域ｂ１と呼ぶ）を除いて複数の配線電極６３、６４を覆うように基板６２上に設けられる。具体的には、保護膜６６は、ＣＶＤで形成される際にマスクを用いて、基板６２の実装領域ｂ１を除く領域に形成される。

基板６２上の一部に保護膜６６が形成された後、実装領域ｂ１に実装部品６５が実装される。実装部品６５を実装する際は実装精度のばらつきが発生するため、保護膜６６および実装部品６５は、ばらつきが発生しても干渉しないようにレイアウト設計される。そのため、保護膜６６と実装後の実装部品６５との間には、隙間ｃ１が形成される。

樹脂部６７は、この隙間ｃ１を塞ぐように、保護膜６６と実装部品６５との間に充填される。具体的には、樹脂部６７は、実装部品６５の天面６５ａ、側面６５ｂおよび上記隙間ｃ１を覆うように形成され、また、実装部品６５の周辺領域に位置する保護膜６６を覆うように形成されている。すなわち、樹脂部６７は、実装部品６５を覆い、かつ、保護膜６６のうちの一部を覆い当該一部以外を覆わないように設けられている。例えば、パネル端子部６０を基板６２の主面６２ａに垂直な方向から見た場合、樹脂部６７の面積は、実装領域ｂ１の面積の１．１倍以上３倍以下である。

樹脂部６７は、電気絶縁性を有する樹脂材料、例えば、エポキシまたはシリコン材料によって形成されている。樹脂部６７は、例えば、３Ｄプリンタなどのインクジェット装置を用いて形成される。なお、樹脂部６７は、ディスペンサ（液体定量吐出装置）やスクリーン印刷機を用いて形成されてもよい。

図４Ｃに示すように、保護膜６６上の樹脂部６７の有無により、保護膜６６は、樹脂部６７で覆われている樹脂被覆部ａ１と、樹脂部６７で覆われずに保護膜６６が露出している保護膜露出部ａ２とを有する。保護膜露出部ａ２は、複数の配線電極６３、６４のうちの少なくとも一部の配線電極上に設けられている。本実施の形態の保護膜露出部ａ２は、全ての配線電極６３、６４上に設けられている。また、保護膜露出部ａ２は、各配線電極６３、６４が延びる方向において、実装領域ｂ１の周辺領域を除く配線電極６３、６４上に設けられている。

本実施の形態のディスプレイ表示装置１では、実装部品６５および実装部品６５の周辺領域のみを樹脂部６７で覆うので、保護膜６６と樹脂部６７とが接触する領域を小さくすることができる。これにより、保護膜６６にクラックまたは剥がれが発生し得る領域を小さくすることができる。そのため、保護膜６６と配線電極６３、６４との間に水分等を含む外気が侵入すること抑制でき、配線電極６３、６４が腐食することを抑制することができる。

［１−４．効果等］
ここで、本実施の形態のディスプレイ表示装置１の効果を説明するため、比較例のディスプレイ表示装置について説明する。

図５Ａは、比較例に係るディスプレイ表示装置のパネル端子部５６０の一部の平面図である。図５Ｂは、比較例に係るディスプレイ表示装置のパネル端子部５６０を図５ＡのＶＢ−ＶＢ線で切断した場合の断面図である。

図５Ａおよび図５Ｂに示すように、比較例のディスプレイ表示装置のパネル端子部５６０は、基板６２と、複数の配線電極６３、６４と、実装部品６５と、保護膜６６と、樹脂部６７とを備えている。樹脂部６７は、実装部品６５および保護膜６６の全部、すなわちパネル端子部５６０の全面を覆うように設けられている。そのため、比較例のディスプレイ表示装置が高温高湿環境下に置かれた場合に、樹脂部６７が膨張および収縮を繰り返し、保護膜６６に外力が付与される。これにより、保護膜６６にクラックが発生したり、保護膜６６が配線電極６３、６４から剥がれたりする。そのため、保護膜６６と配線電極６３、６４との間に水分等を含む外気が侵入し、配線電極６３、６４が腐食するという問題が起きやすい。

それに対し、本実施の形態のディスプレイ表示装置１では、複数の画素回路３０を有するパネル部１２と、パネル部１２の端部に設けられているパネル端子部６０とを備える。パネル端子部６０は、基板６２と、基板６２上に設けられ、複数の画素回路３０に接続される複数の配線電極６３、６４と、複数の配線電極６３、６４に接続するように基板６２に実装された実装部品６５と、実装部品６５が基板６２に実装される実装領域ｂ１を除いて複数の配線電極６３、６４を覆うように基板６２上に設けられた保護膜６６と、実装部品６５を覆い、かつ、保護膜６６のうちの一部を覆い当該一部以外を覆わないように設けられた樹脂部６７とを備える。

このように、保護膜６６のうちの一部を覆い当該一部以外を覆わないように樹脂部６７を設けることで、例えば保護膜の全部を樹脂部で覆う構造（比較例）に比べて、保護膜６６と樹脂部６７とが接触する領域を小さくすることができる。これにより、保護膜６６にクラックまたは剥がれが発生し得る領域を小さくすることができる。そのため、保護膜６６と配線電極６３、６４との間に水分等を含む外気が侵入すること抑制でき、配線電極６３、６４が腐食することを抑制することができる。

また、保護膜６６は、樹脂部６７で覆われている樹脂被覆部ａ１と、樹脂部６７で覆われていない保護膜露出部ａ２とを有していてもよい。

このように、保護膜６６が保護膜露出部ａ２を有することで、保護膜６６が樹脂部６７に接触しない領域を設けることができる。これにより、保護膜６６にクラックまたは剥がれが発生しにくい領域を設けることができる。そのため、保護膜露出部ａ２を設けた領域にて、保護膜６６と配線電極６３、６４との間に外気が侵入すること抑制でき、配線電極６３、６４が腐食することを抑制することができる。

また、保護膜露出部ａ２は、複数の配線電極６３、６４のうちの少なくとも一部の配線電極上に設けられていてもよい。

これによれば、配線電極６３、６４上に位置する保護膜６６の少なくとも一部を樹脂部６７で覆わない構造とすることができる。これにより、配線電極６３、６４上の保護膜６６にクラックまたは剥がれが発生することを抑制できる。そのため、保護膜６６と配線電極６３、６４との間に外気が侵入しにくくなり、配線電極６３、６４が腐食することを抑制することができる。

また、樹脂部６７の面積は、実装領域ｂ１の面積の１．１倍以上３倍以下であってもよい。

これによれば、実質的に実装部品６５および実装部品６５の周辺領域のみを樹脂部６７で覆うこととなり、保護膜６６と樹脂部６７とが接触する領域を小さくすることができる。これにより、保護膜６６にクラックまたは剥がれが発生し得る領域を小さくすることができる。そのため、保護膜６６と配線電極６３、６４との間に外気が侵入すること抑制でき、配線電極６３、６４が腐食することを抑制することができる。

また、保護膜６６と実装部品６５とは隙間ｃ１を有し、樹脂部６７は、隙間ｃ１を塞ぐように設けられている。

これによれば、隙間ｃ１から外気が侵入することを抑制でき、配線電極６３、６４が腐食することを抑制することができる。

また、実装部品６５は、フレキシブルプリント基板７１およびドライバＩＣ７２の少なくとも一方であってもよい。

上記のように配線電極６３、６４の腐食を抑制できるパネル端子部６０を用いることで、配線電極６３、６４とフレキシブルプリント基板７１またはドライバＩＣ７２との電気的な接続を確実に行うことができる。これにより、ディスプレイ表示装置１の品質低下を抑制することができる。

また、さらに、複数の画素回路３０を駆動するための駆動電流を供給するドライバ回路基板７５を備え、実装部品６５は、フレキシブルプリント基板７１であり、パネル端子部６０とドライバ回路基板７５とは、フレキシブルプリント基板７１を介して接続されていてもよい。

上記のように配線電極６３、６４の腐食を抑制できるパネル端子部６０を用いることで、フレキシブルプリント基板７１を介して配線電極６３、６４とドライバ回路基板７５との電気的な接続を確実に行うことができる。これにより、ディスプレイ表示装置１の品質低下を抑制することができる。

［１−５．変形例］
次に、実施の形態１の変形例に係るディスプレイ表示装置１Ａについて、図６〜図７Ｃを参照しながら説明する。この変形例では、パネル端子部６０Ａが、ドライバＩＣ７２を有しておらずフレキシブルプリント基板７１のみを有している例について説明する。

図６は、変形例に係るディスプレイ表示装置１Ａを示す平面図である。図７Ａは、ディスプレイ表示装置１Ａのパネル端子部６０Ａの一部の平面図であり、図６に示すＶＩＩＡ部分の詳細図である。図７Ｂは、パネル端子部６０Ａを図７ＡのＶＩＩＢ−ＶＩＩＢ線で切断した場合の断面図である。

図６〜図７Ｃに示すように、基板６２には、ドライバＩＣ７２が実装されず、フレキシブルプリント基板７１のみが実装されている。すなわち、パネル端子部６０Ａは、実装部品６５としてフレキシブルプリント基板７１のみを有している。ドライバＩＣ７２は、フレキシブルプリント基板７１上に実装されている。このドライバＩＣ７２は、フレキシブルプリント基板７１上の配線、パネル端子部６０Ａの配線電極６３、および、信号線４２を介して複数の画素回路３０に接続される。

この変形例のように、パネル端子部６０Ａ上にフレキシブルプリント基板７１のみが実装されている場合であっても、樹脂部６７が保護膜６６のうちの一部を覆い当該一部以外を覆わないように設けられることで、比較例に比べて、保護膜６６と樹脂部６７とが接触する領域を小さくすることができる。これにより、保護膜６６にクラックまたは剥がれが発生し得る領域を小さくすることができる。そのため、保護膜６６と配線電極６３、６４との間に外気が侵入すること抑制でき、配線電極６３、６４が腐食することを抑制することができる。

（実施の形態２）
次に、実施の形態２に係るディスプレイ表示装置について図８Ａおよび図８Ｂを参照しながら説明する。実施の形態２では、保護膜６６のうち特定の隣り合う配線電極上の保護膜に樹脂部６７が形成されていない例について説明する。

図８Ａは、実施の形態２のディスプレイ表示装置のパネル端子部６０Ｂの一部の平面図である。図８Ｂは、パネル端子部６０Ｂを図８ＡのＶＩＩＩＢ−ＶＩＩＩＢ線で切断した場合の断面図である。図８Ｃは、図８Ａに示すパネル端子部６０Ｂの樹脂被覆部ａ１および保護膜露出部ａ２を示す図である。

図８Ａおよび図８Ｂに示すように、パネル端子部６０Ｂは、基板６２と、複数の配線電極６３および６４ａ、６４ｂ、６４ｃ、６４ｄ、６４ｅ、６４ｆと、実装部品６５と、保護膜６６と、樹脂部６７とを備えている。

基板６２は、パネル基板１３の一部で構成されており、パネル基板１３の長辺側の端部に位置している。

複数の配線電極６３、６４ａ〜６４ｆは、狭ピッチで基板６２上に設けられている。複数の配線電極６３、６４ａ〜６４ｆは、複数の画素回路３０に選択的に接続される。具体的には、各配線電極６３は、信号線４２を介して各画素回路３０に接続される。各配線電極６４は、ゲート駆動回路１４および走査線４０を介して各画素回路３０に接続される。

各配線電極６３、６４ａ〜６４ｆには所定の電圧が印加されるが、配線電極６３は、信号線４２に繋がる配線であるため配線電極６４ａ〜６４ｆに比べて印加される電圧が低い。そこで、比較的高い電圧が印加される配線電極６４ａ〜６４ｆについて説明する。

表１に、各配線電極６４ａ〜６４ｆの接続先、レベルおよび印加電圧を示す。配線電極の接続先であるＩＮＩ、ＲＥＦ、ＷＳは、図２に示す各トランジスタのゲートに対応している。レベルのＨ（ハイ）およびＬ（ロー）は、ＩＮＩ、ＲＥＦ、ＷＳに切り替え入力される電圧の高低を示している。

各配線電極６４ａ〜６４ｆは、ゲート駆動回路１４によって各画素回路３０への導通または非導通が選択される。この選択によって、ＩＮＩ，ＲＥＦおよびＷＳの各トランジスタのゲートにＬまたはＨの電圧が印加される。

図８Ｂに示すように、基板６２の主面６２ａ側には、フレキシブルプリント基板７１およびドライバＩＣ７２などの実装部品６５が実装されている。

実装部品６５は、天面６５ａと、側面６５ｂと、底面６５ｃとを有している。実装部品６５は、底面６５ｃに設けられた外部端子が複数の配線電極６３、６４ａ〜６４ｆに接続するように、基板６２に実装されている。

保護膜６６は、例えば、シリコン窒化膜であり、ＣＶＤで形成される。保護膜６６は、実装部品６５が基板６２に実装される実装領域ｂ１を除いて複数の配線電極６３、６４ａ〜６４ｆを覆うように基板６２上に設けられる。

基板６２上の一部に保護膜６６が形成された後、保護膜６６が形成されていない実装領域ｂ１に実装部品６５が実装される。実装部品６５を実装する際は実装精度のばらつきが発生するため、保護膜６６および実装部品６５は、ばらつきが発生しても干渉しないようにレイアウト設計される。そのため、保護膜６６と実装後の実装部品６５との間には、隙間ｃ１が形成される。

樹脂部６７は、この隙間ｃ１を塞ぐように、保護膜６６と実装部品６５との間に充填される。具体的には、樹脂部６７は、実装部品６５の天面６５ａ、側面６５ｂおよび上記隙間ｃ１を覆うように形成され、また、保護膜６６の一部を覆うように形成されている。すなわち、樹脂部６７は、実装部品６５を覆い、かつ、保護膜６６のうちの一部を覆い当該一部以外を覆わないように設けられている。

図８Ｃに示すように、保護膜６６上の樹脂部６７の有無により、保護膜６６は、樹脂部６７で覆われている樹脂被覆部ａ１と、樹脂部６７で覆われず保護膜６６が露出している保護膜露出部ａ２とを有する。保護膜露出部ａ２は、複数の配線電極６３、６４ａ〜６４ｆのうちの少なくとも一部の配線電極上に設けられている。具体的には、保護膜露出部ａ２は、配線電極６４ｃ、６４ｄ上の領域に設けられている。

保護膜露出部ａ２は、複数の配線電極６４ａ〜６４ｆのうち隣り合う配線電極に印加される電圧の差が最も大きい当該隣り合う配線電極上に設けられることが望ましい。本実施の形態では表１に示すように、配線電極６４ｃおよび６４ｄの電圧の差が１４Ｖであり、電圧の差が最も大きくなっている。そこで、保護膜露出部ａ２は、配線電極６４ｃおよび６４ｄ上に設けられている。なお、保護膜露出部ａ２は、隣り合う配線電極間の電位差が９Ｖ以上である場合に、当該隣り合う配線電極上に設けられることが望ましい。

また、保護膜露出部ａ２は、複数の配線電極６４ａ〜６４ｆのうち隣り合う配線電極の極性が異なる当該隣り合う配線電極上に設けられることが望ましい。本実施の形態では表１に示すように、配線電極６４ｃの印加電圧が負で、配線電極６４ｄの印加電圧が正であるので、配線電極６４ｃおよび６４ｄで互いに異なる極性となっている。そこで、保護膜露出部ａ２は、配線電極６４ｃ、６４ｄ上に設けられている。

なお、配線電極６４ａ〜６４ｆは、必ずしも表１に示す順で配置されていなくてもよい。例えば表１に示す配線電極６４ａ〜６４ｆが、左から６４ａ、６４ｄ、６４ｂ、６４ｅ、６４ｃ、６４ｆの順で配列されている場合は、配線電極６４ａ、６４ｄの電圧の差が最も大きくなるので、保護膜露出部ａ２は、配線電極６４ａ、６４ｄ上に設けられていてもよい。また、配線電極６４ａ、６４ｄ、６４ｂ、６４ｅ、６４ｃ、６４ｆのそれぞれの間で、電位差が９Ｖ以上となるので、保護膜露出部ａ２は、配線電極６４ａ、６４ｄ、６４ｂ、６４ｅ、６４ｃ、６４ｆ上に設けられていてもよい。また、配線電極６４ａ、６４ｄ、６４ｂ、６４ｅ、６４ｃ、６４ｆのそれぞれの間で、互いに極性が異なるので、保護膜露出部ａ２は、配線電極６４ａ、６４ｄ、６４ｂ、６４ｅ、６４ｃ、６４ｆ上に設けられていてもよい。

実施の形態２のディスプレイ表示装置においても、樹脂部６７が、保護膜６６のうちの一部を覆い当該一部以外を覆わないように設けられているので、比較例に比べて、保護膜６６と樹脂部６７とが接触する領域を小さくすることができる。これにより、保護膜６６にクラックまたは剥がれが発生し得る領域を小さくすることができる。そのため、保護膜６６と配線電極６３、６４ａ〜６４ｆとの間に水分等を含む外気が侵入すること抑制でき、配線電極６３、６４ａ〜６４ｆが腐食することを抑制することができる。

また、保護膜露出部ａ２は、複数の配線電極６４ａ〜６４ｆのうち隣り合う配線電極に印加される電圧の差が最も大きい当該隣り合う配線電極（本実施の形態では配線電極６４ｃ、６４ｄ）上に設けられていてもよい。

例えば、配線電極６４ｃ、６４ｄ間の電圧差が大きい場合、電気化学的に反応する物質が配線電極６４ｃ、６４ｄに触れると、配線電極６４ｃ、６４ｄの腐食を早めてしまうことがある。そのため、配線電極６４ｃ、６４ｄ上の保護膜６６にクラックや剥がれが発生すると配線電極６４ｃ、６４ｄがより腐食しやすくなる。それに対し、本実施の形態では、保護膜露出部ａ２を、電圧の差が最も大きい隣り合う配線電極６４ｃ、６４ｄ上に設けるので、配線電極６４ｃ、６４ｄ上に位置する保護膜６６を樹脂部６７で覆わない構造とすることができる。これにより、配線電極６４ｃ、６４ｄ上の保護膜６６にクラックまたは剥がれが発生することを抑制できる。そのため、保護膜６６と配線電極６４ｃ、６４ｄとの間に外気が侵入しにくくなり、配線電極６４ｃ、６４ｄが腐食することを抑制することができる。

また、保護膜露出部ａ２は、複数の配線電極６４ａ〜６４ｆのうち隣り合う配線電極の極性が異なる当該隣り合う配線電極（本実施の形態では配線電極６４ｃ、６４ｄ）上に設けられていてもよい。

例えば、配線電極６４ｃ、６４ｄ間の極性が異なる場合、電気化学的に反応する物質が配線電極６４ｃ、６４ｄに触れると、配線電極６４ｃ、６４ｄの腐食を早めてしまうことがある。そのため、配線電極６４ｃ、６４ｄ上の保護膜６６にクラックや剥がれが発生すると配線電極６４ｃ、６４ｄがより腐食しやすくなる。それに対し、本実施の形態では、保護膜露出部ａ２を、極性が異なる隣り合う配線電極６４ｃ、６４ｄ上に設けるので、配線電極６４ｃ、６４ｄ上に位置する保護膜６６を樹脂部６７で覆わない構造とすることができる。これにより、配線電極６４ｃ、６４ｄ上の保護膜６６にクラックまたは剥がれが発生することを抑制できる。そのため、保護膜６６と配線電極６４ｃ、６４ｄとの間に外気が侵入しにくくなり、配線電極６４ｃ、６４ｄが腐食することを抑制することができる。

（実施の形態３）
次に、実施の形態３に係るディスプレイ表示装置について図９Ａおよび図９Ｂを参照しながら説明する。実施の形態３では、樹脂部６７の高さが、実装部品６５が存在する領域と、実装部品６５が存在しない領域とで異なる例について説明する。

図９Ａは、ディスプレイ表示装置のパネル端子部６０Ｃの一部の平面図である。図９Ｂは、パネル端子部６０Ｃを図９ＡのＩＸＢ−ＩＸＢ線で切断した場合の断面図である。図９Ｃは、図９Ａに示すパネル端子部６０Ｃの第１樹脂部６７ａおよび第２樹脂部６７ｂを示す図である。

図９Ａおよび図９Ｂに示すように、パネル端子部６０Ｃは、基板６２と、複数の配線電極６３および６４と、実装部品６５と、保護膜６６と、樹脂部６７とを備えている。

基板６２は、パネル基板１３の一部で構成されており、パネル基板１３の長辺側の端部に位置している。

複数の配線電極６３、６４は、狭ピッチで基板６２上に設けられている。複数の配線電極６３、６４は、複数の画素回路３０に選択的に接続される。具体的には、各配線電極６３は、信号線４２を介して各画素回路３０に接続される。各配線電極６４は、ゲート駆動回路１４および走査線４０を介して各画素回路３０に接続される。

図９Ｂに示すように、基板６２の主面６２ａ側には、フレキシブルプリント基板７１およびドライバＩＣ７２などの実装部品６５が実装されている。

実装部品６５は、天面６５ａと、側面６５ｂと、底面６５ｃとを有している。実装部品６５は、底面６５ｃに設けられた外部端子が複数の配線電極６３、６４に接続するように、基板６２に実装されている。

保護膜６６は、配線電極６３、６４を外気から保護するための膜である。保護膜６６は、例えば、シリコン窒化膜であり、ＣＶＤで形成される。保護膜６６は、実装部品６５が基板６２に実装される実装領域ｂ１を除いて複数の配線電極６３、６４を覆うように基板６２上に設けられる。

基板６２上の一部に保護膜６６が形成された後、実装領域ｂ１に実装部品６５が実装される。実装部品６５を実装する際は実装精度のばらつきが発生するため、保護膜６６および実装部品６５は、ばらつきが発生しても干渉しないようにレイアウト設計される。そのため、保護膜６６と実装後の実装部品６５との間には、隙間ｃ１が形成される。

樹脂部６７は、この隙間ｃ１を塞ぐように、保護膜６６と実装部品６５との間に充填される。具体的には、樹脂部６７は、実装部品６５の天面６５ａ、側面６５ｂおよび上記隙間ｃ１を覆うように形成され、また、保護膜６６の全部を覆うように形成されている。なお、樹脂部６７は、保護膜６６の一部を覆うように形成されていてもよい。

また樹脂部６７は、図９Ｃに示すように、保護膜６６のうち、実装部品６５の周辺領域ｂ２に位置する保護膜上に設けられた第１樹脂部６７ａと、実装領域ｂ１および周辺領域ｂ２の両方と異なる領域ｂ３に位置する保護膜上に設けられた第２樹脂部６７ｂとを有している。

第２樹脂部６７ｂの高さｈ２は、保護膜６６を基準とした場合に、第１樹脂部６７ａの高さｈ１よりも低い。また、第２樹脂部６７ｂの高さｈ２は、保護膜６６を基準とした場合に、実装部品６５の天面６５ａの高さｈ３よりも低い。このように、パネル端子部６０Ｃでは、高さｈ１の第１樹脂部６７ａと、高さｈ１および高さｈ３よりも低い高さｈ２の第２樹脂部６７ｂとが存在する。

ここで、樹脂部６７の高さおよびクラック発生時間の関係について、図１０を参照しながら説明する。図１０は、実施の形態３に係るパネル端子部６０Ｃにおける樹脂部６７の高さとクラック発生時間との関係を示す概念図である。クラック発生時間とは、ディスプレイ表示装置に対して高温高湿試験を行った際、保護膜６６にクラックが発生するまでの時間である。ディスプレイ表示装置は、クラック発生時間が長いほど耐久性を有する。

図１０には、第２樹脂部６７ｂの高さｈ２が低いほど、すなわち、第２樹脂部６７ｂの厚みが薄いほどクラック発生時間が長くなることが示されている。これは、第２樹脂部６７ｂの高さｈ２が低いほど、高温高湿試験時における樹脂部６７の膨張量および収縮量が減り、保護膜６６に与える外力が小さくなるためであると考えられる。

本実施の形態のディスプレイ装置は、複数の画素回路３０を有するパネル部１２と、パネル部１２の端部に設けられているパネル端子部６０Ｃとを備える。パネル端子部６０Ｃは、基板６２と、基板６２上に設けられ、複数の画素回路３０に接続される複数の配線電極６３、６４と、複数の配線電極６３、６４に接続するように基板６２に実装された実装部品６５と、実装部品６５が基板６２に実装される実装領域ｂ１を除いて複数の配線電極６３、６４を覆うように基板６２上に設けられた保護膜６６と、実装部品６５を覆い、かつ、保護膜６６の一部または全部を覆うように設けられた樹脂部６７とを備える。樹脂部６７は、保護膜６６のうち、実装部品６５の周辺領域ｂ２に位置する保護膜上に設けられた第１樹脂部６７ａと、実装領域ｂ１および周辺領域ｂ２の両方と異なる領域ｂ３に位置する保護膜上に設けられた第２樹脂部６７ｂとを有している。第２樹脂部６７ｂの高さｈ２は、保護膜６６を基準とした場合に、第１樹脂部６７ａの高さｈ１よりも低い。

このように、第２樹脂部６７ｂの高さｈ２を第１樹脂部６７ａの高さｈ１よりも低くすることで、高温高湿試験時における第１樹脂部６７ａの膨張量および収縮量を小さくすることができる。これにより、第１樹脂部６７ａから保護膜６６に与える外力を小さくすることができ、保護膜６６にクラックまたは剥がれが発生することを抑制できる。そのため、保護膜６６と配線電極６３、６４との間に水分等を含む外気が侵入すること抑制でき、配線電極６３、６４が腐食することを抑制することができる。

また、第２樹脂部６７ｂの高さｈ２は、実装部品６５の天面６５ａの高さｈ３よりも低くてもよい。

このように、第２樹脂部６７ｂの高さｈ２を実装部品６５の天面６５ａの高さｈ３よりも低くすることで、高温高湿試験時における第１樹脂部６７ａの膨張量および収縮量をさらに小さくすることができる。これにより、第１樹脂部６７ａから保護膜６６に与える外力を小さくすることができ、保護膜６６にクラックまたは剥がれが発生することを抑制できる。そのため、保護膜６６と配線電極６３、６４との間に水分等を含む外気が侵入すること抑制でき、配線電極６３、６４が腐食することを抑制することができる。

（その他の実施の形態）
なお、本発明は、上述した実施の形態および変形例に記載した構成に限定されるものではなく、適宜変更を加えてもよい。

例えば、実施の形態１および変形例では、ドライバＩＣ７２がソースドライバである例を示したがそれに限られず、ドライバＩＣ７２がゲートドライバであってもよい。すなわち、ゲートドライバが、実装部品６５としてパネル端子部６０上に実装されていてもよいし、フレキシブルプリント基板７１上に実装されていてもよい。

また、ゲート駆動回路は、パネル部の短辺の一辺に配置されてもよいし、パネル部の対向する短辺の二辺に配置されてもよい。同様に、ソース駆動回路は、パネル部の長辺の一辺に配置されてもよいし、パネル部の対向する長辺の二辺に配置されてもよい。

また、発光素子は、有機ＥＬ素子に限らず、ＬＥＤ等の他の発光素子であってもよい。

また、ディスプレイ表示装置において、画素回路の構成は、上述した実施の形態および変形例に示した構成に限らず、変更してもよい。例えば、駆動トランジスタ、選択トランジスタおよび画素容量を備える構成であれば、他のスイッチトランジスタの配置は適宜変更してもよい。また、画素回路に設けられる複数のトランジスタは、ポリシリコンＴＦＴであってもよいし、アモルファスシリコンＴＦＴ等他のトランジスタで構成されていてもよい。また、トランジスタの導電型はＮチャネル型であってもよいしＰチャネル型であってもよいし、これらを組み合わせたものであってもよい。

その他、本発明の趣旨を逸脱しない限り、上述の実施の形態に対して当業者が思いつく各種変形を施して得られる形態、または、本発明の趣旨を逸脱しない範囲で上述の実施の形態における構成要素および機能を任意に組み合わせることで実現される形態も本発明に含まれる。例えば、本発明に係る制御装置を備えたディスプレイ表示装置の一例として、図１１に示すような薄型のフラットテレビシステム１００、表示パネルが搭載されたゲーム機、ＰＣ用モニタシステムも本発明に含まれる。

本発明は、特に、耐環境性または耐久性が要望されるディスプレイ等の技術分野に有用である。

１、１Ａ ディスプレイ表示装置
１０ 表示パネル
１２ パネル部
１３ パネル基板
１３ａ 主面
１４ ゲート駆動回路
１６ ソース駆動回路
２０ 制御装置
３０ 画素回路
３２ 発光素子
３３ 駆動トランジスタ
３６、３７ スイッチトランジスタ
３５ 選択トランジスタ
３８ 画素容量
４０ 走査線
４２ 信号線
６０、６０Ａ、６０Ｂ、６０Ｃ パネル端子部
６２ 基板
６２ａ 基板の主面
６３、６４、６４ａ、６４ｂ、６４ｃ、６４ｄ、６４ｅ、６４ｆ 配線電極
６５ 実装部品
６５ａ 天面
６５ｂ 側面
６５ｃ 底面
６６ 保護膜
６７ 樹脂部
６７ａ 第１樹脂部
６７ｂ 第２樹脂部
７１ フレキシブルプリント基板
７２ ドライバＩＣ
７５ ドライバ回路基板
１００ フラットテレビシステム
ａ１ 樹脂被覆部
ａ２ 保護膜露出部
ｂ１ 実装領域
ｂ２ 実装部品の周辺領域
ｃ１ 隙間
ｈ１、ｈ２、ｈ３ 高さ

Claims (7)

1. 複数の画素回路を有するパネル部と、
   前記パネル部の端部に設けられているパネル端子部と
   を備え、
   前記パネル端子部は、
   基板と、
   前記基板上に設けられ、前記複数の画素回路に接続される複数の配線電極と、
   前記複数の配線電極に接続するように前記基板に実装された実装部品と、
   前記実装部品が前記基板に実装される実装領域を除いて前記複数の配線電極を覆うように前記基板上に設けられた保護膜と、
   前記実装部品を覆い、かつ、前記保護膜のうちの一部を覆い当該一部以外を覆わないように設けられた樹脂部と
   を備え、
   前記保護膜は、前記樹脂部で覆われている樹脂被覆部と、前記樹脂部で覆われていない保護膜露出部とを有し、
   前記保護膜露出部は、前記複数の配線電極のうち隣り合う配線電極に印加される電圧の差が最も大きい当該隣り合う配線電極上に設けられている
   ディスプレイ表示装置。
2. 前記保護膜露出部は、前記複数の配線電極のうちの少なくとも一部の配線電極上に設けられている
   請求項１に記載のディスプレイ表示装置。
3. 前記保護膜露出部は、前記複数の配線電極のうち隣り合う配線電極の極性が異なる当該隣り合う配線電極上に設けられている
   請求項１または２に記載のディスプレイ表示装置。
4. 前記樹脂部の面積は、前記実装領域の面積の１．１倍以上３倍以下である
   請求項１〜３のいずれか１項に記載のディスプレイ表示装置。
5. 前記保護膜と前記実装部品とは隙間を有し、
   前記樹脂部は、前記隙間を塞ぐように設けられている
   請求項１〜４のいずれか１項に記載のディスプレイ表示装置。
6. 前記実装部品は、フレキシブルプリント基板およびドライバＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）の少なくとも一方である
   請求項１〜５のいずれか１項に記載のディスプレイ表示装置。
7. さらに、前記複数の画素回路を駆動するための駆動電流を供給するドライバ回路基板を備え、
   前記実装部品は、フレキシブルプリント基板であり、
   前記パネル端子部と前記ドライバ回路基板とは、前記フレキシブルプリント基板を介して接続されている
   請求項１〜６のいずれか１項に記載のディスプレイ表示装置。

Images