[go: up one dir, main page]

JP6865544B2 - Spatial Light Modulators and Methods for Manufacturing Spatial Light Modulators - Google Patents

Spatial Light Modulators and Methods for Manufacturing Spatial Light Modulators Download PDF

Info

Publication number
JP6865544B2
JP6865544B2 JP2016147895A JP2016147895A JP6865544B2 JP 6865544 B2 JP6865544 B2 JP 6865544B2 JP 2016147895 A JP2016147895 A JP 2016147895A JP 2016147895 A JP2016147895 A JP 2016147895A JP 6865544 B2 JP6865544 B2 JP 6865544B2
Authority
JP
Japan
Prior art keywords
substrate
electrode
light modulation
modulation element
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016147895A
Other languages
Japanese (ja)
Other versions
JP2018017881A (en
Inventor
加藤 大典
大典 加藤
慎太郎 麻生
慎太郎 麻生
秀和 金城
秀和 金城
信彦 船橋
信彦 船橋
賢一 青島
賢一 青島
町田 賢司
賢司 町田
久我 淳
淳 久我
菊池 宏
宏 菊池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Broadcasting Corp
Original Assignee
Japan Broadcasting Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Broadcasting Corp filed Critical Japan Broadcasting Corp
Priority to JP2016147895A priority Critical patent/JP6865544B2/en
Publication of JP2018017881A publication Critical patent/JP2018017881A/en
Application granted granted Critical
Publication of JP6865544B2 publication Critical patent/JP6865544B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Hall/Mr Elements (AREA)

Description

本発明は、入射した光を磁気光学効果により光の位相や振幅等を空間的に変調して出射する空間光変調器および空間光変調器の製造方法に関する。 The present invention relates to a spatial light modulator and a method for manufacturing a spatial light modulator that spatially modulates the phase, amplitude, etc. of light by a magneto-optical effect and emits the incident light.

空間光変調器は、画素として光学素子(光変調素子)を用い、これをマトリクス状に2次元配列して光の位相や振幅等を空間的に変調するものであって、ディスプレイ技術や記録技術等の分野で広く利用されている。空間光変調器として、従来より液晶が用いられているが、近年では、高速処理かつ画素の1μm以下の微細化の可能性が期待される磁気光学材料を用いた磁気光学式空間光変調器の開発が進められている。 Spatial light modulators use optical elements (optical modulation elements) as pixels and arrange them two-dimensionally in a matrix to spatially modulate the phase and amplitude of light, and display technology and recording technology. It is widely used in such fields. Liquid crystals have been used as spatial light modulators in the past, but in recent years, magneto-optical spatial light modulators using magneto-optical materials, which are expected to have high-speed processing and the possibility of miniaturization of pixels of 1 μm or less. Development is in progress.

磁気光学式空間光変調器においては、磁性体に入射した光が透過または反射する際にその偏光の向きを変化(旋光)させて出射するファラデー効果(反射の場合はカー効果)を利用している。すなわち磁気光学式空間光変調器(以下、空間光変調器)は、選択された画素(選択画素)における光変調素子の磁化方向とそれ以外の画素(非選択画素)における光変調素子の磁化方向を異なるものとして、選択画素から出射した光と非選択画素から出射した光で、その偏光の回転角(旋光角)に差を生じさせた2値の光に変調する。このような光変調素子の磁化方向を変化させる方法として、光変調素子に磁界を印加する磁界印加方式(例えば、特許文献1)や、光変調素子に電流を供給する、磁気ランダムアクセスメモリ(MRAM)にも適用されているスピン注入方式(例えば、特許文献2,3)や磁壁移動方式(例えば、特許文献4)がある。 In a magneto-optical spatial light modulator, the Faraday effect (Kerr effect in the case of reflection) is used to change the direction of polarized light (optical rotation) when light incident on a magnetic material is transmitted or reflected. There is. That is, in the magneto-optical spatial light modulator (hereinafter, spatial light modulator), the magnetization direction of the light modulation element in the selected pixel (selected pixel) and the magnetization direction of the light modulation element in the other pixels (non-selection pixel). The light emitted from the selected pixel and the light emitted from the non-selected pixel are modulated into binary light having a difference in the rotation angle (rotation angle) of the polarization. As a method of changing the magnetization direction of the light modulation element, a magnetic field application method of applying a magnetic field to the light modulation element (for example, Patent Document 1) or a magnetic random access memory (MRAM) for supplying a current to the light modulation element. ), There are a spin injection method (for example, Patent Documents 2 and 3) and a domain wall moving method (for example, Patent Document 4).

スピン注入方式の空間光変調器は、CPP−GMR(Current Perpendicular to the Plane Giant MagnetoResistance:垂直通電型巨大磁気抵抗効果)素子や、TMR(Tunnel MagnetoResistance:トンネル磁気抵抗効果)素子等のスピン注入磁化反転素子が光変調素子として搭載される。一般的に、スピン注入磁化反転素子は、非磁性膜または絶縁膜(中間層)を挟んだ2つの磁性膜からなる少なくとも3層の積層構造で、膜面に垂直に電流を供給することにより電子のスピンが注入されて、磁性膜の一方が磁化自由層としてその磁化方向が変化する。すなわち、この磁化自由層が前記磁界印加方式の光変調素子に相当する。スピン注入磁化反転素子は、上下面に一対の電極を接続するので、磁界印加方式の光変調素子のように、電極を画素サイズに対して極度に細い配線として形成しなくてよく、配線幅による素子サイズの制約が少ない。さらに、スピン注入磁化反転素子は、駆動電流が膜面での電流密度によるため、素子サイズ(面積)が小さい程電流が抑えられる上、容易に磁化反転させるために1辺が500nm程度以下、好ましくは100〜300nm程度に形成される。このようなスピン注入磁化反転素子を搭載した空間光変調器は、一対の電極の、少なくともスピン注入磁化反転素子の光の入出射側に接続する電極、ここでは磁化自由層に接続する電極を構成する配線を透明電極材料で形成して、スピン注入磁化反転素子に光が入射するように構成される。また、スピン注入磁化反転素子は、光変調素子として2次元配列して空間光変調器を構成する場合に、上に接続する配線(電極)と下に接続する配線とを平面視で互いに直交するストライプ状に形成すればよいので、磁界印加方式よりも画素のいっそうの微細化を可能とする。さらに、特許文献5,6のように、磁化自由層に電極を接続しない並設デュアルピン構造のスピン注入磁化反転素子を適用して、一対の電極を構成する各配線の両方を良導体の金属電極材料で形成することもできる。 Spin injection type spatial optical modulators include spin injection magnetization reversal of CPP-GMR (Current Perpendicular to the Plane Giant Magneto Resistance) elements and TMR (Tunnel Magneto Resistance) elements. The element is mounted as a magnetoresistive element. Generally, a spin injection magnetization reversing element has a laminated structure of at least three layers composed of a non-magnetic film or two magnetic films sandwiching an insulating film (intermediate layer), and electrons are supplied by supplying an electric current perpendicular to the film surface. Spin is injected, and one of the magnetic films acts as a magnetization free layer, and its magnetization direction changes. That is, this magnetization free layer corresponds to the light modulation element of the magnetic field application method. Since the spin injection magnetization reversing element connects a pair of electrodes to the upper and lower surfaces, it is not necessary to form the electrodes as extremely thin wiring with respect to the pixel size as in the magnetic field application type light modulation element, depending on the wiring width. There are few restrictions on the element size. Further, since the drive current of the spin injection magnetization reversing element depends on the current density on the film surface, the smaller the element size (area), the more the current can be suppressed, and the one side is preferably about 500 nm or less for easy magnetization reversal. Is formed to about 100 to 300 nm. A spatial light modulator equipped with such a spin-injection magnetization reversal element constitutes an electrode connected to at least the light input / output side of the spin-injection magnetization reversal element, and here, an electrode connected to the magnetization free layer. The wiring to be used is formed of a transparent electrode material so that light is incident on the spin injection magnetization reversing element. Further, when the spin injection magnetization reversing element is two-dimensionally arranged as a light modulation element to form a spatial light modulator, the wiring (electrode) connected above and the wiring connected below are orthogonal to each other in a plan view. Since it may be formed in a striped shape, the pixels can be further miniaturized as compared with the magnetic field application method. Further, as in Patent Documents 5 and 6, a spin injection magnetization reversing element having a parallel dual pin structure in which an electrode is not connected to the magnetization free layer is applied, and both of the wirings constituting the pair of electrodes are made of good conductor metal electrodes. It can also be formed of material.

磁壁移動方式の空間光変調器は、細線状の磁性膜(磁性細線)が光変調素子として搭載され、その両端に一対の電極が接続される。磁性細線に電流を細線方向に供給すると、電流と逆方向に磁壁が移動するため、所定領域における磁化方向が変化する。磁壁移動方式では、駆動に必要な電流が、細線方向における(細線方向に垂直な断面での)電流密度によるため、スピン注入方式よりも電流が抑えられる。さらに、20nm程度以下の薄膜でないと磁化反転し難いスピン注入磁化反転素子の磁化自由層と異なり、磁壁移動方式の空間光変調器は、磁性細線が70nm程度まで厚膜化されてもよく、磁気光学効果を高くすることが容易である。また、MRAMに適用されているように、磁性細線に生成している磁壁が安定して維持されるために、磁性細線の両端に磁化固定層を積層して電極を接続することが好ましい(例えば、特許文献7)。 In the domain wall movement type spatial light modulator, a fine wire-shaped magnetic film (magnetic thin wire) is mounted as a light modulation element, and a pair of electrodes are connected to both ends thereof. When a current is supplied to the magnetic wire in the wire direction, the domain wall moves in the direction opposite to the current, so that the magnetization direction in a predetermined region changes. In the domain wall moving method, the current required for driving depends on the current density in the wire direction (in the cross section perpendicular to the wire direction), so that the current can be suppressed as compared with the spin injection method. Further, unlike the magnetizing free layer of the spin injection magnetization reversing element, which is difficult to invert the magnetization unless it is a thin film of about 20 nm or less, the magnetic wall movement type spatial light modulator may have a thick magnetic wire up to about 70 nm, and is magnetic. It is easy to increase the optical effect. Further, as applied to MRAM, in order to stably maintain the domain wall generated in the magnetic thin wire, it is preferable to laminate an magnetization fixing layer on both ends of the magnetic thin wire and connect the electrodes (for example). , Patent Document 7).

また、スピン注入方式や磁壁移動方式の空間光変調器は、選択トランジスタ型のMRAMと同様に、光変調素子をMOSFETで形成したトランジスタ等を経由して電極の一方を構成する配線に接続してもよい(例えば、特許文献6,7)。このような構成にすることにより、電流の回り込みによる損失を削減して消費電流を低減することができ、スピン注入方式ではさらに、MRAMの読出しと同様の方法で書込みエラー検出を可能とすることもできる。 Further, in the spatial light modulator of the spin injection type or the domain wall movement type, the light modulation element is connected to the wiring constituting one of the electrodes via a transistor formed of MOSFET or the like, similarly to the selection transistor type MRAM. It may be used (for example, Patent Documents 6 and 7). With such a configuration, it is possible to reduce the loss due to the wraparound of the current and reduce the current consumption, and in the spin injection method, it is also possible to detect a write error by the same method as reading the MRAM. it can.

特許第4596468号公報Japanese Patent No. 4596468 特許第4829850号公報Japanese Patent No. 4829850 特許第5001807号公報Japanese Patent No. 5001807 特許第4939489号公報Japanese Patent No. 4939489 特許第5567969号公報Japanese Patent No. 5567969 特開2013−195594号公報Japanese Unexamined Patent Publication No. 2013-195594 特開2011−119537号公報Japanese Unexamined Patent Publication No. 2011-119537 特開2005−101186号公報Japanese Unexamined Patent Publication No. 2005-101186 特許第2791429号公報Japanese Patent No. 2791429 特許第5401661号公報Japanese Patent No. 5401661 特開2013−243333号公報Japanese Unexamined Patent Publication No. 2013-243333

空間光変調器は、スピン注入方式においては3層以上の多層膜からなる光変調素子を基板上に2次元配列して、電極として少なくとも2層の配線、およびこれらを互いに絶縁するために間に設けられる絶縁層を備え、あるいはさらにトランジスタを備える。そのため、空間光変調器の製造は、これらの各層の成膜と加工とを繰り返す多数の工程を要し、製品完成のための所要時間(TAT:turn around time)が長くなる。特に、並設デュアルピン構造のスピン注入磁化反転素子や磁壁移動方式の光変調素子は、面内に分離した2つの磁化固定層を備えるため、工程が繁雑である。 In the spatial light modulator, in the spin injection method, light modulation elements composed of three or more layers are arranged two-dimensionally on a substrate, wiring of at least two layers as electrodes, and in order to insulate them from each other. It is provided with an insulating layer to be provided, or is further provided with a transistor. Therefore, the manufacture of the spatial light modulator requires a large number of steps of repeating the film formation and processing of each of these layers, and the time required for product completion (TAT: turn around time) becomes long. In particular, the spin injection magnetization reversal element having a parallel dual pin structure and the optical modulation element of the domain wall movement type have two magnetizing fixed layers separated in the plane, so that the process is complicated.

そこで、本発明者らは、近年、高集積化された半導体素子(半導体装置)のチップ面積を縮小するために開発された積層型半導体装置に着目した。積層型半導体装置は、それぞれ回路を形成したウェハまたはチップを貼り合わせて製造されるので、ウェハ毎に別ラインで製造することができる。具体的には、例えば、ウェハに一対の電極の一方を構成する配線を形成し、他方を構成する配線および光変調素子を別のウェハに形成して、これら2枚のウェハを貼り合わせて光変調素子と配線(電極)とを接合する。 Therefore, in recent years, the present inventors have focused on a laminated semiconductor device developed for reducing the chip area of a highly integrated semiconductor element (semiconductor device). Since the laminated semiconductor device is manufactured by laminating wafers or chips on which circuits are formed, each wafer can be manufactured on a separate line. Specifically, for example, a wiring constituting one of a pair of electrodes is formed on a wafer, a wiring constituting the other and a light modulation element are formed on another wafer, and these two wafers are bonded together to form light. Join the modulation element and the wiring (electrode).

このような積層型半導体装置において各ウェハの配線同士を機械的にかつ電気的に接続するためには、貫通電極を形成したり、一方のウェハまたはチップの接合面にバンプ等を形成して、高温や加圧等で圧着する方法が知られている(例えば、特許文献8)。しかし、1μm程度以下のピッチの微細な画素毎に貫通孔を形成することは困難である。一方、バンプによる接合は、熱で光変調素子の磁性膜へのダメージを生じる虞があり、また、微細な画素の空間光変調器では、配線の幅が狭いため、十分な密着力が得られ難く、剥離する虞がある。 In such a laminated semiconductor device, in order to mechanically and electrically connect the wirings of each wafer, through electrodes are formed, or bumps or the like are formed on the joint surface of one wafer or chip. A method of crimping at a high temperature or pressure is known (for example, Patent Document 8). However, it is difficult to form a through hole for each fine pixel having a pitch of about 1 μm or less. On the other hand, bonding with bumps may cause damage to the magnetic film of the light modulation element due to heat, and in a spatial light modulator with fine pixels, the width of the wiring is narrow, so sufficient adhesion can be obtained. It is difficult and may peel off.

また、金属材料や絶縁材料にかかわらず、さらに室温等の低温で、ウェハやチップを接合する技術として、表面活性化接合、水酸基接合、および原子拡散接合が知られている。表面活性化接合は、Ar等の不活性ガス雰囲気で、不活性ガスのイオンやプラズマを両方の接合面に照射した後、この環境下で接触させることにより接合する(例えば、特許文献9)。表面活性化接合は、被接合材料にもよるが、密着力が強くなく剥離する虞がある。原子拡散接合は、一方または両方の接合面に、真空または不活性ガス雰囲気でAl等の金属を膜厚0.2nm〜1μmに成膜して、成膜した金属膜同士をこの環境下で接触させることにより接合する(例えば、特許文献10)。したがって、それぞれのウェハに形成した2組以上の配線同士を電気的に接続するためには、各接合面に露出させた異なる配線間が金属膜で短絡しないように、配線パターンを空けたマスクを成膜チャンバー内で離脱自在にウェハ上に設置する必要があり、また、結果として、バンプによる接合と同様に、配線の幅が狭いために十分な密着力が得られ難い。水酸基接合は、接合面に水洗等により水酸基を付着させて親水化処理し、この接合面同士を接触させることにより接合する(例えば、特許文献11)。水酸基接合のためには、両接合面を算術平均粗さRaで1nm以下に平滑化する必要があり、光変調素子を形成したウェハを化学的機械研磨(CMP)等で研磨すると、光変調素子にダメージを与える虞がある。 Further, regardless of the metal material or the insulating material, surface activation bonding, hydroxyl group bonding, and atomic diffusion bonding are known as techniques for bonding wafers and chips at a low temperature such as room temperature. The surface-activated bonding is performed by irradiating both bonding surfaces with ions or plasma of the inert gas in an inert gas atmosphere such as Ar, and then bringing them into contact with each other in this environment (for example, Patent Document 9). Although the surface-activated bonding depends on the material to be bonded, the adhesive force is not strong and there is a risk of peeling. In atomic diffusion bonding, a metal such as Al is formed on one or both bonding surfaces in a vacuum or an inert gas atmosphere to a thickness of 0.2 nm to 1 μm, and the formed metal films are brought into contact with each other in this environment. (For example, Patent Document 10). Therefore, in order to electrically connect two or more sets of wiring formed on each wafer, a mask with a wiring pattern is provided so that different wirings exposed on each bonding surface are not short-circuited by a metal film. It is necessary to displace it on the wafer so that it can be detached in the film forming chamber, and as a result, it is difficult to obtain sufficient adhesion due to the narrow width of the wiring as in the case of bonding by bumps. In the hydroxyl group bonding, a hydroxyl group is attached to the bonding surface by washing with water or the like to perform a hydrophilic treatment, and the bonding surfaces are brought into contact with each other for bonding (for example, Patent Document 11). For hydroxyl group bonding, it is necessary to smooth both bonding surfaces to 1 nm or less with an arithmetic mean roughness Ra. When the wafer on which the light modulation element is formed is polished by chemical mechanical polishing (CMP) or the like, the light modulation element is used. May cause damage to.

しかしながら、これら2枚のウェハを電気的に接続するためには、金属薄膜の光変調素子や配線(電極)への高精細なパターニングを必要としていた。その為、空間光変調器の製造工程が複雑になってしまっていた。 However, in order to electrically connect these two wafers, high-definition patterning of a metal thin film on a light modulation element or wiring (electrode) is required. Therefore, the manufacturing process of the spatial light modulator has become complicated.

本発明はかかる点に鑑みてなされたものであって、製造工程が簡素である空間光変調器および空間光変調器の製造方法を提供することを課題とする。 The present invention has been made in view of the above points, and an object of the present invention is to provide a spatial light modulator and a method for manufacturing a spatial light modulator having a simple manufacturing process.

前記課題を解決するために本発明の一態様による空間光変調器は、第1基板と第2基板とを接合層を介して接合した空間光変調器である。
ここで、前記第1基板は、矩形に形成された第1基体と、前記第1基体上で対向する辺に向かって形成された複数の第1電極と、隣り合う前記第1電極間を絶縁する第1絶縁層とを備え、表面には前記第1電極によって縞状のパターンが形成されている。
In order to solve the above problems, the spatial light modulator according to one aspect of the present invention is a spatial light modulator in which a first substrate and a second substrate are bonded via a bonding layer.
Here, the first substrate insulates between a first substrate formed in a rectangular shape, a plurality of first electrodes formed toward opposite sides on the first substrate, and adjacent first electrodes. A first insulating layer is provided , and a striped pattern is formed on the surface by the first electrode.

また、前記第2基板は、矩形に形成された第2基体と、前記第2基体上に前記第1電極と交差する方向に形成された複数の第2電極と、前記第2電極上で前記第1電極と交差する交点に当該第2電極から突出して2次元配列された複数の光変調素子と、隣り合う前記第2電極間および隣り合う前記光変調素子間を絶縁すると共に2次元配列された前記各光変調素子の一部が前記第1基板側に突出するように形成された第2絶縁層とを備え、表面には前記光変調素子によって2次元配列の凸形状パターンが形成されている。 Further, the second substrate includes a second substrate formed in a rectangular shape, a plurality of second electrodes formed on the second substrate in a direction intersecting with the first electrode, and the second electrode on the second electrode. A plurality of light modulation elements projecting from the second electrode at an intersection intersecting with the first electrode and two-dimensionally arranged, and adjacent second electrodes and adjacent light modulation elements are insulated and two-dimensionally arranged. wherein a second insulating layer a part of which is formed so as to protrude before Symbol first substrate side of the light modulation element, convex pattern of the two-dimensional array by said light modulating element is formed on the surface ing.

また、前記接合層は、前記第1基板の表面に成膜された第1金属膜と、前記第2基板の表面に成膜された第2金属膜と、を備え、突出した前記各光変調素子の一部により当該第1金属膜と当該第2金属膜との接合部が形成されると共に、前記接合部以外の当該接合層の表面部分が酸化膜として形成される。 Further, the bonding layer includes a first metal film formed on the surface of the first substrate and a second metal film formed on the surface of the second substrate, and each of the protruding optical modulations is provided. A joint portion between the first metal film and the second metal film is formed by a part of the element, and a surface portion of the joint layer other than the joint portion is formed as an oxide film.

このような構成を備える空間光変調器は、突出した各光変調素子によって凸形状パターンが第2基板に形成される。そして、この凸形状パターンは、第2金属膜が成膜されることで、第1基板に成膜される第1金属膜との接合部を形成する。 In the spatial light modulator having such a configuration, a convex pattern is formed on the second substrate by each of the protruding light modulation elements. Then, this convex pattern forms a joint portion with the first metal film formed on the first substrate by forming the second metal film.

本発明の一態様によれば、第2絶縁層の表面から突出した各光変調素子に第2金属膜が成膜されることで第1基板との接合部になるので、接合のためのパターニングが不要であり、製造工程を簡素化、短縮することができる According to one aspect of the present invention, a second metal film is formed on each light modulation element protruding from the surface of the second insulating layer to form a joint with the first substrate, so that patterning for bonding is performed. Is unnecessary, and the manufacturing process can be simplified and shortened .

本発明の第1実施形態に係る空間光変調器の概略構成図である。It is a schematic block diagram of the spatial light modulator which concerns on 1st Embodiment of this invention. 本発明の第1実施形態に係る空間光変調器に用いる光変調素子の概略図であり、(a)はON状態(明)を示し、(b)はOFF状態(暗)を示す。It is the schematic of the light modulation element used in the spatial light modulator according to the 1st Embodiment of this invention, (a) shows an ON state (bright), (b) shows an OFF state (dark). 本発明の第1実施形態に係る空間光変調器の上部電極が延設される方向(Y方向)の断面図である。It is sectional drawing in the direction (Y direction) in which the upper electrode of the spatial light modulator according to the first embodiment of the present invention is extended. 本発明の第1実施形態に係る空間光変調器の下部電極が延設される方向(X方向)の断面図であり、(a)は全体図を示し、(b)は要部拡大図を示す。It is sectional drawing in the direction (X direction) in which the lower electrode of the spatial light modulator according to 1st Embodiment of this invention is extended, (a) shows the whole view, (b) is the enlarged view of the main part. Shown. 本発明の第1実施形態に係る空間光変調器を説明するための図であり、(a)は第2基板である上部基板の外観斜視図であり、(b)は第1基板である下部基板の外観斜視図である。It is a figure for demonstrating the spatial light modulator which concerns on 1st Embodiment of this invention, (a) is the external perspective view of the upper substrate which is a 2nd substrate, (b) is the lower part which is a 1st substrate. It is an external perspective view of a substrate. 第1基板である下部基板の製造工程の例示であり、(a)ないし(c)は各工程を示す。It is an example of the manufacturing process of the lower substrate which is a 1st substrate, and (a) to (c) show each process. 第2基板である上部基板の製造工程の例示であり、(a)ないし(g)は各工程を示す。It is an example of the manufacturing process of the upper substrate which is a 2nd substrate, and (a) to (g) show each process. 第1基板である下部基板および第2基板である上部基板の接合工程の例示であり、(a)ないし(c)は各工程を示す。It is an example of the joining process of the lower substrate which is a 1st substrate and the upper substrate which is a 2nd substrate, and (a) to (c) show each process. 本発明の第2実施形態に係る空間光変調器の上部電極が延設される方向(Y方向)の断面図であり、(a)は全体図を示し、(b)は要部拡大図を示す。It is sectional drawing in the direction (Y direction) in which the upper electrode of the spatial light modulator according to 2nd Embodiment of this invention is extended, (a) shows the whole view, (b) is the enlarged view of the main part. Shown. 本発明の第2実施形態に係る空間光変調器を説明するための図であり、(a)は第2基板である上部基板の外観斜視図であり、(b)は第1基板である下部基板の外観斜視図である。It is a figure for demonstrating the spatial light modulator which concerns on 2nd Embodiment of this invention, (a) is the external perspective view of the upper substrate which is a 2nd substrate, (b) is the lower part which is a 1st substrate. It is an external perspective view of a substrate. 第1基板である下部基板の製造工程の例示であり、(a)ないし(d)は各工程を示す。It is an example of the manufacturing process of the lower substrate which is a 1st substrate, and (a) to (d) show each process. 第2基板である上部基板の製造工程の例示であり、(a)ないし(f)は各工程を示す。It is an example of the manufacturing process of the upper substrate which is a 2nd substrate, and (a) to (f) show each process. 第1基板である下部基板および第2基板である上部基板の接合工程の例示であり、(a)ないし(c)は各工程を示す。It is an example of the joining process of the lower substrate which is a 1st substrate and the upper substrate which is a 2nd substrate, and (a) to (c) show each process.

本発明に係る空間光変調器を実現するための形態について図を参照して説明する。ここで、各図は、本発明を十分に理解できる程度に、概略的に示してあるに過ぎない。よって、本発明は、図示例のみに限定されるものではない。また、参照する図面における寸法は、説明を明確にするために誇張して表現されている場合がある。なお、各図において、共通する構成要素や同様な構成要素については、同一の符号を付し、それらの重複する説明を省略する。 A mode for realizing the spatial light modulator according to the present invention will be described with reference to the drawings. Here, each figure is merely schematically shown to the extent that the present invention can be fully understood. Therefore, the present invention is not limited to the illustrated examples. Also, the dimensions in the referenced drawings may be exaggerated for clarity. In each figure, common components and similar components are designated by the same reference numerals, and duplicate description thereof will be omitted.

[第1実施形態]
≪第1実施形態に係る空間光変調器の構成≫
本発明の第1実施形態に係る空間光変調器1の構成の概略を図1に示す。なお、図1では、光の変調に関する構成以外のもの(例えば、基体や絶縁層など)を省略して記載している。本発明の第1実施形態に係る空間光変調器1は、入射した光を異なる2値の光(偏光成分)に変調して出射するスピン注入方式の光変調素子23を2次元配列して備える。光変調素子23は、Y方向(図1における縦方向)に延設された上部電極22と、上部電極22に直交するX方向(図1における横方向)に延設された下部電極12との交点に設置されており、一対の電極としての上部電極22と下部電極12によって上下から挟まれている。各々の光変調素子23は、空間光変調器1による表示の最小単位での情報(明/暗)を表示する手段を指す画素となる。
[First Embodiment]
<< Configuration of Spatial Light Modulator according to First Embodiment >>
FIG. 1 shows an outline of the configuration of the spatial light modulator 1 according to the first embodiment of the present invention. In FIG. 1, a configuration other than the configuration related to light modulation (for example, a substrate, an insulating layer, etc.) is omitted. The spatial light modulator 1 according to the first embodiment of the present invention includes a spin injection type light modulation element 23 that modulates incident light into different binary light (polarizing component) and emits the light in a two-dimensional arrangement. .. The optical modulation element 23 includes an upper electrode 22 extending in the Y direction (vertical direction in FIG. 1) and a lower electrode 12 extending in the X direction (horizontal direction in FIG. 1) orthogonal to the upper electrode 22. It is installed at the intersection and is sandwiched from above and below by the upper electrode 22 and the lower electrode 12 as a pair of electrodes. Each light modulation element 23 is a pixel that points to a means for displaying information (bright / dark) in the smallest unit of display by the spatial light modulator 1.

本実施形態では、説明を簡潔にするために、空間光変調器1は、Y方向(図1における縦方向)に延設された4本(D1〜D4)の上部電極22と、上部電極22と直交するX方向(図1における横方向)に延設された4本(S1〜S4)の下部電極12と、を備える。そして、上部電極22と下部電極12との交点毎に1つの光変調素子23(画素)が形成されることで、4行×4列の16個の光変調素子23(画素)からなる構成で例示される。これは、後記の第2実施形態も同様とする。 In the present embodiment, for the sake of brevity, the spatial light modulator 1 includes four (D1 to D4) upper electrodes 22 extending in the Y direction (vertical direction in FIG. 1) and upper electrodes 22. It is provided with four (S1 to S4) lower electrodes 12 extending in the X direction (horizontal direction in FIG. 1) orthogonal to the above. Then, one light modulation element 23 (pixels) is formed at each intersection of the upper electrode 22 and the lower electrode 12, so that the configuration is composed of 16 light modulation elements 23 (pixels) in 4 rows × 4 columns. Illustrated. This also applies to the second embodiment described later.

上部電極22には、上部電極選択部2が接続されており、一方、下部電極12には、下部電極選択部3が接続されている。また、上部電極選択部2および下部電極選択部3には、電流源4と、電流制御手段5とが接続されている。なお、上部電極選択部2、下部電極選択部3、電流源4および電流制御手段5は、空間光変調器1と別の構成にしてもよい。
上部電極選択部2は、D1〜D4の上部電極22から1つの電極を選択し、また、下部電極選択部3は、S1〜S4の下部電極12から1つの電極を選択する。これら上部電極選択部2および下部電極選択部3によって、マトリクス状の複数の光変調素子23(画素)の中から1個が特定されることになる。
The upper electrode selection unit 2 is connected to the upper electrode 22, while the lower electrode selection unit 3 is connected to the lower electrode 12. Further, the current source 4 and the current control means 5 are connected to the upper electrode selection unit 2 and the lower electrode selection unit 3. The upper electrode selection unit 2, the lower electrode selection unit 3, the current source 4, and the current control means 5 may have a configuration different from that of the spatial light modulator 1.
The upper electrode selection unit 2 selects one electrode from the upper electrodes 22 of D1 to D4, and the lower electrode selection unit 3 selects one electrode from the lower electrodes 12 of S1 to S4. The upper electrode selection unit 2 and the lower electrode selection unit 3 identify one of the plurality of light modulation elements 23 (pixels) in the matrix.

電流源4は、光変調素子23にパルス電流を供給するものである。なお、電流源4は、直流電流を供給するように構成してもよい。
電流制御手段5は、上部電極選択部2、下部電極選択部3および電流源4を制御するものである。この電流制御手段5は、各光変調素子23に流れる電流の方向および大きさを制御して、各光変調素子23にスピン注入することによって、光変調素子23の磁化を反転させる。
The current source 4 supplies a pulse current to the light modulation element 23. The current source 4 may be configured to supply a direct current.
The current control means 5 controls the upper electrode selection unit 2, the lower electrode selection unit 3, and the current source 4. The current control means 5 controls the direction and magnitude of the current flowing through each of the light modulation elements 23, and spin-injects the current into each of the light modulation elements 23 to reverse the magnetization of the light modulation element 23.

次に、図2を参照して、スピン注入方式の光変調素子23の動作原理を簡単に説明する。光変調素子23は、スピン注入磁化反転と磁気光学効果を利用したCPP−GMR素子またはTMR素子である。光変調素子23は、主に、磁化固定層231、中間層232、磁化自由層233により構成され、上部(自由層233側)に上部電極22が接続されると共に下部(固定層231側)に下部電極12が接続される。 Next, with reference to FIG. 2, the operating principle of the spin-injection type light modulation element 23 will be briefly described. The light modulation element 23 is a CPP-GMR element or a TMR element that utilizes spin injection magnetization reversal and a magneto-optical effect. The light modulation element 23 is mainly composed of a magnetization fixed layer 231, an intermediate layer 232, and a magnetization free layer 233, and an upper electrode 22 is connected to the upper part (free layer 233 side) and a lower part (fixed layer 231 side). The lower electrode 12 is connected.

磁化固定層231は、磁化方向が所定方向に固定された層である。ここで、磁化固定層231内の矢印は磁化方向の例示であり、図2では下向きに磁化している場合を想定している。中間層232は、磁化固定層231と磁化自由層233とに挟まれた中間に位置したトンネルバリヤ層である。磁化自由層233は、上部電極22,下部電極12を介して流される電流の大きさと向きにより、磁化の向きが反転される層である。ここで、磁化自由層233内の矢印は、磁化方向の例示である。 The magnetization fixing layer 231 is a layer in which the magnetization direction is fixed in a predetermined direction. Here, the arrow in the magnetization fixing layer 231 is an example of the magnetization direction, and in FIG. 2, it is assumed that the magnetization is magnetized downward. The intermediate layer 232 is a tunnel barrier layer located in the middle between the magnetized fixed layer 231 and the magnetized free layer 233. The magnetization free layer 233 is a layer in which the direction of magnetization is reversed depending on the magnitude and direction of the current flowing through the upper electrode 22 and the lower electrode 12. Here, the arrow in the magnetization free layer 233 is an example of the magnetization direction.

例えば、電流を磁化自由層233側から流した場合には、電子は下から上へ流れる。ここで、磁化固定層231が下向きに磁化しているので、磁化固定層231に入ろうとする上向きのスピンの電子は磁化固定層231で反射され、下向きのスピンの電子だけが磁化固定層231、中間層232を通過して磁化自由層233に注入される。したがって、磁化自由層233の磁化は、下向きに反転する(図2(a)参照)。一方、電流を磁化固定層231側から流した場合には、電子は上から下へ流れる。ここで、磁化固定層231が下向きに磁化しているので、磁化自由層233、中間層232を通過した電子のうち、磁化固定層231の磁化の向きと反対の上向きのスピンの電子は磁化固定層231で反射される。したがって、磁化自由層233には上向きのスピンの電子が多く存在することになり、磁化自由層233の磁化は、上向きに反転する(図2(b)参照)。 For example, when a current is passed from the magnetization free layer 233 side, electrons flow from the bottom to the top. Here, since the magnetization fixing layer 231 is magnetized downward, the electrons of the upward spin that try to enter the magnetization fixing layer 231 are reflected by the magnetization fixing layer 231 and only the electrons of the downward spin are the magnetization fixing layer 231. It passes through the intermediate layer 232 and is injected into the magnetized free layer 233. Therefore, the magnetization of the magnetization free layer 233 is inverted downward (see FIG. 2A). On the other hand, when a current is passed from the magnetization fixed layer 231 side, electrons flow from top to bottom. Here, since the magnetization fixing layer 231 is magnetized downward, among the electrons that have passed through the magnetization free layer 233 and the intermediate layer 232, the electrons having an upward spin opposite to the magnetization direction of the magnetization fixing layer 231 are magnetized and fixed. It is reflected by layer 231. Therefore, a large number of electrons with upward spins are present in the magnetization free layer 233, and the magnetization of the magnetization free layer 233 is inverted upward (see FIG. 2B).

このように、光変調素子23は、電流源4から流される電流の大きさと向きにより、磁化自由層233の磁化の向きを制御することができる。つまり、上部電極22に透明電極材料を用いて、レーザ光源92から偏光フィルタ94a越しに当てたレーザー光は、磁気光学カー効果により磁化自由層233の磁化の向きや大きさにより偏光面が回転する。 In this way, the light modulation element 23 can control the direction of magnetization of the magnetization free layer 233 by the magnitude and direction of the current flowing from the current source 4. That is, when a transparent electrode material is used for the upper electrode 22, the laser beam applied from the laser light source 92 through the polarizing filter 94a has a polarizing surface that rotates depending on the direction and size of magnetization of the magnetization free layer 233 due to the magneto-optical Kerr effect. ..

次に、図3および図4を参照して、本発明の第1実施形態に係る空間光変調器1の具体的な構成について説明する。図3は、本発明の第1実施形態に係る空間光変調器1の上部電極22が延設される方向(Y方向)の断面図である。図4は、本発明の第1実施形態に係る空間光変調器1の下部電極12が延設される方向(X方向)の断面図であり、(a)は全体図を示し、(b)は図4(a)の要部拡大図を示すものである。なお、空間光変調器1の上部側(Z方向側)が光の入射面である。 Next, a specific configuration of the spatial light modulator 1 according to the first embodiment of the present invention will be described with reference to FIGS. 3 and 4. FIG. 3 is a cross-sectional view in the direction (Y direction) in which the upper electrode 22 of the spatial light modulator 1 according to the first embodiment of the present invention is extended. FIG. 4 is a cross-sectional view in the direction (X direction) in which the lower electrode 12 of the spatial light modulator 1 according to the first embodiment of the present invention is extended, FIG. 4A shows an overall view, and FIG. 4B shows an overall view. Is an enlarged view of a main part of FIG. 4 (a). The upper side (Z direction side) of the spatial light modulator 1 is the incident surface of light.

図3および図4に示すように、空間光変調器1は、共に板状の上部基体21および下部基体11を備えて構成され、重ねられた2枚の基体21,11の間に、光変調素子23が2次元配列されている。下部基体11は、第1基体であり、また、上部基体21は、第2基体である。光変調素子23の上部には、上部電極22が接続され、一方、光変調素子23の下部には、接合層30を介して下部電極12が接続されている。これにより、空間光変調器1は、下から主に、下部基体11、下部電極12、接合層30、光変調素子23、上部電極22、上部基体21の順に積層されている。 As shown in FIGS. 3 and 4, the spatial light modulator 1 is configured to both include a plate-shaped upper base 21 and a lower base 11, and light modulation is performed between the two stacked bases 21 and 11. The elements 23 are arranged two-dimensionally. The lower base 11 is the first base, and the upper base 21 is the second base. The upper electrode 22 is connected to the upper part of the light modulation element 23, while the lower electrode 12 is connected to the lower part of the light modulation element 23 via the bonding layer 30. As a result, the spatial light modulator 1 is mainly laminated from the bottom in the order of the lower base 11, the lower electrode 12, the bonding layer 30, the light modulation element 23, the upper electrode 22, and the upper base 21.

空間光変調器1は、後記製造方法にて説明するように、各基体11,21を土台として光変調素子23等の要素が別々に形成され、第1基板である下部基板10(図5(b)参照)および第2基板である上部基板20(図5(a)参照)が製造される。そして、上部電極22と下部電極12とが交差(ここでは、直交)するように対面させ、図3および図4に示すように、これら二つの基板10,20が接合層30を介して1つに貼り合わされて製造される。なお、各基板10,20の構成を個別に説明するに際して、基体11,21のそれぞれにおける平面(上面や表面と呼ぶ場合がある)は、光変調素子23や電極12,22が形成された側を指し、各要素については、土台とする基体11または基体21の側を下として説明する場合がある。以下、各構成について説明する。 In the spatial light modulator 1, as described later in the manufacturing method, elements such as the light modulation element 23 are separately formed on the bases 11 and 21 of each substrate, and the lower substrate 10 which is the first substrate (FIG. 5 (FIG. 5). b)) and the upper substrate 20 (see FIG. 5A), which is the second substrate, are manufactured. Then, the upper electrode 22 and the lower electrode 12 are made to face each other so as to intersect (here, orthogonally), and as shown in FIGS. 3 and 4, these two substrates 10 and 20 are one via the bonding layer 30. Manufactured by sticking to. In explaining the configurations of the substrates 10 and 20 individually, the planes (sometimes referred to as the upper surface or the surface) of the substrates 11 and 21 are the sides on which the light modulation elements 23 and the electrodes 12 and 22 are formed. Each element may be described with the side of the base 11 or the base 21 as the base facing down. Hereinafter, each configuration will be described.

<下部基板>
第1基板である下部基板10の構成について説明する。図3に示すように、下部基板10は、第1基体である下部基体11と、下部基体11上にパターン形成される第1電極である下部電極12と、パターン形成された下部電極12の間に形成される第1絶縁層である絶縁層13とからなる。
<Lower board>
The configuration of the lower substrate 10 which is the first substrate will be described. As shown in FIG. 3, the lower substrate 10 is formed between the lower substrate 11 which is the first substrate, the lower electrode 12 which is the first electrode patterned on the lower substrate 11, and the patterned lower electrode 12. It is composed of an insulating layer 13 which is a first insulating layer formed in.

下部基体11は、例えば、Si基板である。下部基体11には、図1に示す上部電極選択部2、下部電極選択部3、電流源4、電流制御手段5を含む回路が形成されていてもよい。下部電極12は、例えば、リソグラフィ技術を用いて下部基体11上にパターン形成される。下部電極12は、Cu,Al,Au,Ag,Ta,Cr等の金属やその合金のような一般的な金属電極材料であってよい。絶縁層13は、パターン形成された下部電極12の間に形成されており、隣接する下部電極12間を絶縁する。 The lower substrate 11 is, for example, a Si substrate. The lower substrate 11 may be formed with a circuit including an upper electrode selection unit 2, a lower electrode selection unit 3, a current source 4, and a current control means 5 shown in FIG. The lower electrode 12 is patterned on the lower substrate 11 using, for example, a lithography technique. The lower electrode 12 may be a general metal electrode material such as a metal such as Cu, Al, Au, Ag, Ta, Cr or an alloy thereof. The insulating layer 13 is formed between the patterned lower electrodes 12 and insulates between the adjacent lower electrodes 12.

下部基板10の表面10aは、図5(b)に示すように、下部電極12および絶縁層13が同一平面状(面一)に形成されている。下部基板10の表面粗さは、例えば、CMP(Chemical Mechanical Polishing)処理等により小さいことが望ましい。 As shown in FIG. 5B, the surface 10a of the lower substrate 10 has the lower electrode 12 and the insulating layer 13 formed on the same plane (plane). It is desirable that the surface roughness of the lower substrate 10 is smaller than that for, for example, CMP (Chemical Mechanical Polishing) treatment.

<上部基板>
第2基板である上部基板20の構成について説明する。図4(a)に示すように、上部基板20は、第2基体である上部基体21と、上部基体21上にパターン形成される第2電極である上部電極22と、上部電極22から突出して2次元配置されている光変調素子23と、パターン形成された上部電極22や光変調素子23の間に形成される第2絶縁層である絶縁層24とからなる。
<Upper board>
The configuration of the upper substrate 20 which is the second substrate will be described. As shown in FIG. 4A, the upper substrate 20 projects from the upper substrate 21 which is the second substrate, the upper electrode 22 which is the second electrode patterned on the upper substrate 21, and the upper electrode 22. It is composed of a two-dimensionally arranged light modulation element 23 and an insulating layer 24 which is a second insulating layer formed between the patterned upper electrode 22 and the light modulation element 23.

上部基体21は、例えば、ガラスなどの透明基板である。上部電極22は、光を通す透明電極であり、例えば、リソグラフィ技術を用いて上部基体21上にパターン形成される。上部電極22は、インジウム亜鉛酸化物(IZO:Indium Zinc Oxide)、インジウム−スズ酸化物(ITO:Indium Tin Oxide)、酸化スズ(SnO2)、酸化アンチモン−酸化スズ系(ATO)、酸化亜鉛(ZnO)、フッ素ドープ酸化スズ(FTO)、酸化インジウム(In23)等の公知の透明電極材料からなる。上部電極22は、特に、比抵抗と成膜の容易さとの点からIZOが最も好ましい。 The upper substrate 21 is a transparent substrate such as glass. The upper electrode 22 is a transparent electrode that allows light to pass through, and is patterned on the upper substrate 21 using, for example, a lithography technique. The upper electrode 22 has indium zinc oxide (IZO: Indium Zinc Oxide), indium-tin oxide (ITO: Indium Tin Oxide), tin oxide (SnO 2 ), antimony oxide-tin oxide system (ATO), zinc oxide ( It is made of known transparent electrode materials such as ZnO), fluorine-doped tin oxide (FTO), and indium oxide (In 2 O 3). The upper electrode 22 is most preferably IZO in terms of specific resistance and ease of film formation.

光変換素子23は、例えば、リソグラフィ技術を用いて上部電極22上にパターン形成される。ここでの光変調素子23は、図4(b)に示すように、上部電極22側から磁化自由層233、中間層232、磁化固定層231、保護層234の順に積層されている4層構造である。 The light conversion element 23 is patterned on the upper electrode 22 by using, for example, a lithography technique. As shown in FIG. 4B, the light modulation element 23 here has a four-layer structure in which the magnetization free layer 233, the intermediate layer 232, the magnetization fixing layer 231 and the protective layer 234 are laminated in this order from the upper electrode 22 side. Is.

磁化固定層231および磁化自由層233は、CPP−GMR素子、TMR素子に用いられる公知の磁性材料であって、特に、極カー効果で旋光角が大きくなる垂直磁気異方性材料を適用することが好ましい。磁化固定層231および磁化自由層233は、例えば、Fe,Co,Ni等の遷移金属とPd,Ptのような貴金属とを繰り返し積層したCo/Pd多層膜のような多層膜、Tb−Fe−Co,Gd−Fe等の希土類金属と遷移金属との合金(RE−TM合金)、L10系の規則合金としたFePt,FePd等からなる。 The magnetization fixing layer 231 and the magnetization free layer 233 are known magnetic materials used for CPP-GMR elements and TMR elements, and in particular, a perpendicular magnetic anisotropy material whose optical rotation angle is increased due to the polar Kerr effect is applied. Is preferable. The magnetization fixing layer 231 and the magnetization free layer 233 are, for example, a multilayer film such as a Co / Pd multilayer film in which a transition metal such as Fe, Co, Ni and a noble metal such as Pd, Pt are repeatedly laminated, Tb-Fe-. Co, an alloy of a rare earth metal and a transition metal such as Gd-Fe (RE-TM alloy), FePt was the L 10 system ordered alloy consists FePd like.

光変調素子23をGMR構造とする場合、中間層232は、Cu,Ag,Alのような非磁性金属からなり、厚さは1〜10nmとすることが好ましい。また、TMR構造とする場合、中間層232は、非磁性金属ではなく、MgO,Al23,MgAl24,HfO2からなり、厚さが0.6〜2nm程度の極めて薄い絶縁膜とすることが好ましい。 When the light modulation element 23 has a GMR structure, the intermediate layer 232 is preferably made of a non-magnetic metal such as Cu, Ag, and Al, and has a thickness of 1 to 10 nm. In the case of a TMR structure, the intermediate layer 232 is not a non-magnetic metal but is made of MgO, Al 2 O 3 , MgAl 2 O 4 , and HfO 2 , and is an extremely thin insulating film having a thickness of about 0.6 to 2 nm. Is preferable.

保護層234は、磁化固定層231を形成する磁性膜に連続して成膜される。保護層234は、Ta,Ru,Cuの単層、またはCu/Ta,Cu/Ruの2層(Cuが内側(下層))等から構成される。保護層234の厚さ(膜厚)は、1nm未満であると連続した膜を形成し難く、一方、10nmを超えて厚くしても、製造工程において磁化固定層231を保護する効果がそれ以上には向上しない。したがって、保護層234の厚さは、1〜10nmが好ましく、3〜5nmがより好ましい。 The protective layer 234 is continuously formed on the magnetic film forming the magnetization fixing layer 231. The protective layer 234 is composed of a single layer of Ta, Ru, and Cu, or two layers of Cu / Ta and Cu / Ru (Cu is the inner (lower layer)) and the like. If the thickness (film thickness) of the protective layer 234 is less than 1 nm, it is difficult to form a continuous film, while even if the thickness exceeds 10 nm, the effect of protecting the magnetization fixing layer 231 in the manufacturing process is further enhanced. Does not improve. Therefore, the thickness of the protective layer 234 is preferably 1 to 10 nm, more preferably 3 to 5 nm.

絶縁層24は、パターン形成された上部電極22や光変調素子23の間に形成されており、隣接する上部電極22間や隣接する光変調素子23間を絶縁する。上部基板20の表面20aは、光変調素子23および絶縁層24からなり、光変調素子23の一部が絶縁層24に対して露出することにより段差構造を形成している。つまり、絶縁層24は、光変調素子23の先端が下部基板10側に所定量だけ露出するように形成されている。光変調素子23の露出量(突出量)H(図4(b)参照)は、例えば、0.2nm以上あることが好ましく、また、製造過程において磁化固定層231が大気に暴露されないようにするため、保護層234の厚み未満であることが望ましい。これにより、上部基板20の表面20aには、図5(a)に示すように、露出した光変調素子23によって2次元配列の凸形状パターンが形成される。 The insulating layer 24 is formed between the patterned upper electrodes 22 and the light modulation elements 23, and insulates between the adjacent upper electrodes 22 and the adjacent light modulation elements 23. The surface 20a of the upper substrate 20 is composed of a light modulation element 23 and an insulating layer 24, and a step structure is formed by exposing a part of the light modulation element 23 to the insulating layer 24. That is, the insulating layer 24 is formed so that the tip of the light modulation element 23 is exposed to the lower substrate 10 side by a predetermined amount. The exposure amount (protrusion amount) H of the light modulation element 23 (see FIG. 4B) is preferably 0.2 nm or more, and the magnetization fixing layer 231 is prevented from being exposed to the atmosphere during the manufacturing process. Therefore, it is desirable that the thickness is less than the thickness of the protective layer 234. As a result, as shown in FIG. 5A, the exposed light modulation element 23 forms a convex pattern of a two-dimensional array on the surface 20a of the upper substrate 20.

光変調素子23による凸形状パターンは、種々の方法により形成されてよく、形成するための方法は特に限定されない。以下では、凸形状パターンの形成方法の例を示す。
例えば、リソグラフィで光変調素子23のレジストのパターニング、エッチングの後に絶縁層24で埋め戻す場合、エッチング深さよりも保護層234の厚み分だけ浅く埋め戻すようにする。その後、可能であればCMP等で表面平坦化処理をするのが好ましい。
The convex pattern formed by the light modulation element 23 may be formed by various methods, and the method for forming the convex pattern is not particularly limited. The following shows an example of a method for forming a convex pattern.
For example, when backfilling with the insulating layer 24 after patterning and etching the resist of the light modulation element 23 by lithography, the backfilling is made shallower by the thickness of the protective layer 234 than the etching depth. After that, if possible, it is preferable to perform surface flattening treatment with CMP or the like.

また、リソグラフィで光変調素子23のレジストのパターニング、エッチングの後に絶縁層24で埋め戻す場合、絶縁層24を適切な厚みで埋め戻して(必要に応じてCMP等で表面を平坦化して)、CF4などの反応性ガスで絶縁層24のみを数nmエッチングしてもよい。この際、光変調素子23は、ほとんどエッチングされないので(光変調素子23と絶縁層24とはエッチングレートが異なるため)容易に凸形状パターンが完成する。 Further, when backfilling with the insulating layer 24 after patterning and etching the resist of the light modulation element 23 by lithography, the insulating layer 24 is backfilled with an appropriate thickness (the surface is flattened with CMP or the like if necessary). Only the insulating layer 24 may be etched by a few nm with a reactive gas such as CF 4. At this time, since the light modulation element 23 is hardly etched (because the etching rates of the light modulation element 23 and the insulating layer 24 are different), the convex pattern is easily completed.

また、上部基体21上に絶縁層24を形成し、フォトリソグラフィにより光変調素子23のパターンのレジスト孔をパターニングし、エッチングをした後に、光変調素子23の成膜およびリフトオフを行う場合、エッチングの深さよりも厚く光変調素子23を成膜してからリフトオフを行うようにする。その後、可能であればCMP等で表面平坦化処理をするのが好ましい。 Further, when the insulating layer 24 is formed on the upper substrate 21, the resist holes of the pattern of the light modulation element 23 are patterned by photolithography, and after etching, the light modulation element 23 is formed and lifted off. The light modulation element 23 is formed thicker than the depth, and then the lift-off is performed. After that, if possible, it is preferable to perform surface flattening treatment with CMP or the like.

<接合層>
接合層30の構成について説明する。図4(a)に示すように、接合層30は、第1基板である下部基板10と第2基板である上部基板20とを接合するものである。接合層30は、図4(b)に示すように、上部基板20の表面に形成された上部側の金属薄膜32と下部基板10の表面に形成された下部側の金属薄膜31とからなり、例えば、原子拡散接合法によりこれらの金属薄膜31,32が接合されている。金属薄膜31,32は、スパッタ等の方法で基板10,20上に成膜されればよく、略均一の厚さに形成される。上部側の金属薄膜32は、上部基板20と同様の凸形状パターンを有する。これにより、光変調素子23の下部が上部側の金属薄膜32と下部側の金属薄膜31とを接合する接合部33となる。なお、以下では、下部基体11と、下部電極12と、絶縁層13と、下部電極12および絶縁層13の表面に形成された金属薄膜31とを含めて「第1基板」と呼ぶ場合がある。また、上部基体21と、上部電極22と、光変調素子23と、絶縁層24と、光変調素子23および絶縁層24の表面に形成された金属薄膜32とを含めて「第2基板」と呼ぶ場合がある。
<Joint layer>
The configuration of the bonding layer 30 will be described. As shown in FIG. 4A, the bonding layer 30 joins the lower substrate 10 which is the first substrate and the upper substrate 20 which is the second substrate. As shown in FIG. 4B, the bonding layer 30 is composed of an upper metal thin film 32 formed on the surface of the upper substrate 20 and a lower metal thin film 31 formed on the surface of the lower substrate 10. For example, these metal thin films 31 and 32 are bonded by the atomic diffusion bonding method. The metal thin films 31 and 32 may be formed on the substrates 10 and 20 by a method such as sputtering, and are formed to have a substantially uniform thickness. The metal thin film 32 on the upper side has a convex pattern similar to that of the upper substrate 20. As a result, the lower part of the light modulation element 23 becomes a joint portion 33 that joins the metal thin film 32 on the upper side and the metal thin film 31 on the lower side. In the following, the lower substrate 11, the lower electrode 12, the insulating layer 13, and the metal thin film 31 formed on the surfaces of the lower electrode 12 and the insulating layer 13 may be referred to as a “first substrate”. .. Further, the "second substrate" includes the upper substrate 21, the upper electrode 22, the light modulation element 23, the insulating layer 24, and the metal thin film 32 formed on the surfaces of the light modulation element 23 and the insulating layer 24. May be called.

また、接合層30は、導通部30aと絶縁部30bとの二つの部分からなる。導通部30aは、光変調素子23の下部(特に、接合部33の中央付近)に形成されており、光変調素子23と下部電極12とを電気的に接続させる。一方、絶縁部30bは、導通部30aの周囲および接合部33以外の部分に形成されている。導通部30aおよび絶縁部30bは、金属薄膜31,32が接合された状態の下部基板10および上部基板20を大気中に暴露することにより、金属薄膜31,32の表面が酸化されることによって形成される。つまり、接合部33以外の接合層30の表面部分が酸化膜として形成されている。 Further, the bonding layer 30 is composed of two portions, a conductive portion 30a and an insulating portion 30b. The conductive portion 30a is formed in the lower portion of the light modulation element 23 (particularly, near the center of the junction portion 33), and electrically connects the light modulation element 23 and the lower electrode 12. On the other hand, the insulating portion 30b is formed around the conductive portion 30a and in a portion other than the joint portion 33. The conductive portion 30a and the insulating portion 30b are formed by exposing the surfaces of the metal thin films 31 and 32 to the atmosphere by exposing the lower substrate 10 and the upper substrate 20 in a state where the metal thin films 31 and 32 are joined to the atmosphere. Will be done. That is, the surface portion of the bonding layer 30 other than the bonding portion 33 is formed as an oxide film.

接合層30の材料は、接合のための自己拡散係数が大きく、かつ大気中で酸化しやすい材料が望ましく、アルミニウム(Al)、鉄(Fe)にクロム(Cr)やニッケル(Ni)を加えた合金などが適している。また、各金属薄膜31,32の厚さは、接合の強度や、接合部33以外の部分を完全に酸化させる必要があることを考えた場合に、数nm程度であることが望ましい。 The material of the bonding layer 30 is preferably a material having a large self-diffusion coefficient for bonding and easily oxidizing in the atmosphere, and chromium (Cr) and nickel (Ni) are added to aluminum (Al) and iron (Fe). Alloys are suitable. Further, the thickness of each of the metal thin films 31 and 32 is preferably about several nm, considering the strength of the joint and the need to completely oxidize the portion other than the joint portion 33.

≪第1実施形態に係る空間光変調器の製造方法≫
次に、第1実施形態に係る空間光変調器1の製造方法について説明する。
本実施形態に係る空間光変調器1は、光変調素子23や電極12,22をそれぞれ基体11または基体21に形成することで、図5に示す下部基板10および上部基板20を製造する。そして、上部電極22と下部電極12とが交差(ここでは、直交)するように対面させ、これら二つの基板10,20を貼り合わせて製造される。以下、各工程について説明する。
<< Manufacturing method of spatial light modulator according to the first embodiment >>
Next, a method of manufacturing the spatial light modulator 1 according to the first embodiment will be described.
The spatial light modulator 1 according to the present embodiment manufactures the lower substrate 10 and the upper substrate 20 shown in FIG. 5 by forming the light modulation elements 23 and the electrodes 12 and 22 on the substrate 11 or the substrate 21, respectively. Then, the upper electrode 22 and the lower electrode 12 are made to face each other so as to intersect (here, orthogonally), and these two substrates 10 and 20 are laminated to be manufactured. Hereinafter, each step will be described.

<下部基板の製造工程>
第1基板である下部基板10の製造工程について説明する。下部基板10の製造工程は、一般的な半導体装置の製造工程と同様の方法を適用することができる。例えば、フォトリソグラフィにより下部基板10の製造を行う場合について、図6を参照して説明する。
<Manufacturing process of lower substrate>
The manufacturing process of the lower substrate 10 which is the first substrate will be described. As the manufacturing process of the lower substrate 10, the same method as the manufacturing process of a general semiconductor device can be applied. For example, a case where the lower substrate 10 is manufactured by photolithography will be described with reference to FIG.

最初に、Siなどの下部基体11上にSiO2などの絶縁膜13pを成膜し(図6(a)参照)、下部電極の形成位置を開口するレジスト41を用いて成膜した絶縁膜13pに下部電極パターンの孔を形成する(図6(b)参照)。次に、下部電極材料である銅などを成膜してからレジスト41をリフトオフして、下部電極12をパターン形成する(図6(c)参照)。これにより、第1基板である下部基板10が完成する。 First, an insulating film 13p such as SiO 2 is formed on a lower substrate 11 such as Si (see FIG. 6A), and the insulating film 13p is formed using a resist 41 that opens the formation position of the lower electrode. A hole in the lower electrode pattern is formed in the lower electrode pattern (see FIG. 6 (b)). Next, after forming a film of copper or the like as a lower electrode material, the resist 41 is lifted off to form a pattern of the lower electrode 12 (see FIG. 6C). As a result, the lower substrate 10 which is the first substrate is completed.

<上部基板の製造工程>
第2基板である上部基板20の製造工程について説明する。上部基板20の製造工程は、光変調素子23の一部が絶縁層24に対して露出することで、光変調素子23による2次元配列の凸形状パターンを上部基板20の表面20aに形成することができればよく、種々の方法を用いることができる。ここでは、リソグラフィ技術を用いて上部電極22および光変調素子23を形成した後に、絶縁層24を埋め戻す工程で凸形状パターンを形成する場合について、図7を参照して説明する。なお、絶縁層24を先に形成した後で、光変調素子23を形成する工程で光変調素子23による凸形状パターンを形成してもよい。
<Manufacturing process of upper substrate>
The manufacturing process of the upper substrate 20 which is the second substrate will be described. In the manufacturing process of the upper substrate 20, a part of the light modulation element 23 is exposed to the insulating layer 24 to form a convex pattern of a two-dimensional array by the light modulation element 23 on the surface 20a of the upper substrate 20. As long as it can be done, various methods can be used. Here, a case where a convex pattern is formed in a step of backfilling the insulating layer 24 after forming the upper electrode 22 and the light modulation element 23 by using a lithography technique will be described with reference to FIG. 7. After forming the insulating layer 24 first, the convex pattern may be formed by the light modulation element 23 in the step of forming the light modulation element 23.

最初に、ガラスなどの透明な上部基体21上に上部電極材料であるインジウム亜鉛酸化物などの上部電極膜22pを成膜し(図7(a)参照)、上部電極の形成位置以外を開口するレジスト42を用いて成膜した上部電極膜22pを上部電極パターンにエッチングする(図7(b)参照)。次に、エッチングした部分をSiO2で埋め戻すことで絶縁層24の一部分24pを形成してから、レジスト42をリフトオフすることで上部電極22をパターン形成する(図7(c)参照)。 First, an upper electrode film 22p such as indium zinc oxide, which is an upper electrode material, is formed on a transparent upper substrate 21 such as glass (see FIG. 7A), and openings other than the positions where the upper electrodes are formed are opened. The upper electrode film 22p formed by using the resist 42 is etched into the upper electrode pattern (see FIG. 7B). Next, the etched portion is backfilled with SiO 2 to form a part 24p of the insulating layer 24, and then the resist 42 is lifted off to form a pattern of the upper electrode 22 (see FIG. 7C).

次に、光変調素子23の磁化自由層233、中間層232、磁化固定層231、保護層234を形成するための金属膜や磁性膜からなる光変調素子層23pを成膜し(図7(d)参照)、光変調素子の形成位置以外を開口するレジスト43を用いて成膜した光変調素子層23pを光変調素子パターンにエッチングする(図7(e)参照)。 Next, a light modulation element layer 23p made of a metal film or a magnetic film for forming the magnetization free layer 233, the intermediate layer 232, the magnetization fixing layer 231 and the protective layer 234 of the light modulation element 23 is formed (FIG. 7 (FIG. 7). d)), the light modulation element layer 23p formed by using a resist 43 that opens other than the formation position of the light modulation element is etched into the light modulation element pattern (see FIG. 7E).

次に、エッチングした部分をSiO2で埋め戻すことで絶縁層24を形成してから、レジスト43をリフトオフすることで光変調素子層23を二次元配列にパターン形成する(図7(f)参照)。そして、必要に応じてCMP処理で表面を平坦化してから、CF4などの反応性ガスで絶縁層24のみを数nmエッチングし、凸形状パターンを形成する(図7(g)参照)。この際、光変調素子23と絶縁層24とはエッチングレートが異なるため、光変調素子23はほとんどエッチングされない。その為、容易に凸形状パターン(段差構造)を完成することができる。 Next, the insulating layer 24 is formed by backfilling the etched portion with SiO 2 , and then the light modulation element layer 23 is patterned in a two-dimensional array by lifting off the resist 43 (see FIG. 7 (f)). ). Then, if necessary, the surface is flattened by CMP treatment, and then only the insulating layer 24 is etched by a few nm with a reactive gas such as CF 4 to form a convex pattern (see FIG. 7 (g)). At this time, since the etching rates of the light modulation element 23 and the insulating layer 24 are different, the light modulation element 23 is hardly etched. Therefore, the convex pattern (step structure) can be easily completed.

これにより、第2基板である上部基板20が完成する。なお、接合工程において、上部基板20の表面粗さは小さいことが望ましいので、最後に上部基板20の表面20aをCMP(Chemical Mechanical Polishing)処理等することが好ましい。
なお、図7(f)に示すエッチングした部分をSiO2で埋め戻す工程において、エッチング深さよりも保護層234の厚み分だけ浅く埋め戻すようにして凸形状パターンを形成するようにしてもよい。これにより、図7(g)に示すエッチングの工程を省略することができる。この際にも、CMP処理等で表面を平坦化することが好ましい。
As a result, the upper substrate 20 which is the second substrate is completed. Since it is desirable that the surface roughness of the upper substrate 20 is small in the joining step, it is preferable that the surface 20a of the upper substrate 20 is finally subjected to CMP (Chemical Mechanical Polishing) treatment or the like.
In the step of backfilling the etched portion shown in FIG. 7 (f) with SiO 2 , the convex pattern may be formed by backfilling the etched portion shallower by the thickness of the protective layer 234 than the etching depth. As a result, the etching step shown in FIG. 7 (g) can be omitted. Also at this time, it is preferable to flatten the surface by CMP treatment or the like.

また、ここでは、リソグラフィ技術を用いて上部電極22および光変調素子23を形成した後に、絶縁層24を埋め戻す工程で凸形状パターンを形成する場合を説明したが、絶縁層24を先に形成した後で、光変調素子23を形成する工程で凸形状パターンを形成してもよい。その場合、例えば、ガラスなどの透明の上部基体21上に絶縁層24を形成し、フォトリソグラフィにより光変調素子パターンのレジスト孔をパターニングし、エッチングをした後に、光変調素子層23pの成膜およびリフトオフを行うことで光変調素子23をパターン形成する。この際に、エッチングの深さよりも厚く光変調素子層23pを成膜し、リフトオフを行うようにする。その後、可能であればCMP処理等で表面を平坦化することが好ましい。 Further, here, the case where the convex pattern is formed in the step of backfilling the insulating layer 24 after forming the upper electrode 22 and the light modulation element 23 by using the lithography technique has been described, but the insulating layer 24 is formed first. After that, the convex pattern may be formed in the step of forming the light modulation element 23. In that case, for example, the insulating layer 24 is formed on a transparent upper substrate 21 such as glass, the resist holes of the light modulation element pattern are patterned by photolithography, and after etching, the light modulation element layer 23p is formed and formed. The light modulation element 23 is patterned by performing lift-off. At this time, the light modulation element layer 23p is formed thicker than the etching depth, and lift-off is performed. After that, if possible, it is preferable to flatten the surface by CMP treatment or the like.

<上部基板と下部基板との接合工程>
第2基板である上部基板20(図5(a)参照)と第1基板である下部基板10(図5(b)参照)とを製造した後に、これらの両基板10,20を接合する接合工程について図8を参照して説明する。ここでは、両基板10,20の接合に原子拡散接合法を用いる場合を想定する。原子拡散接合法は、金属薄膜の粒界や表面における原子拡散を利用することで、大きな圧力を印加することなく室温で対象物を接合することが可能である。
<Joining process between upper substrate and lower substrate>
After manufacturing the upper substrate 20 (see FIG. 5 (a)) which is the second substrate and the lower substrate 10 (see FIG. 5 (b)) which is the first substrate, joining these both substrates 10 and 20 together. The process will be described with reference to FIG. Here, it is assumed that the atomic diffusion bonding method is used for bonding both substrates 10 and 20. The atomic diffusion bonding method makes it possible to bond an object at room temperature without applying a large pressure by utilizing atomic diffusion at the grain boundaries and surfaces of a metal thin film.

真空中で下部基板10や上部基板20の表面に金属薄膜31,32をスパッタ等の方法で成膜し(図8(a)参照)、引き続き同一真空中で成膜した金属薄膜31,32を相互に接触させて接合する(図8(b)参照)。この際に、上部基板20の表面20aには、光変調素子23によって凸形状パターンが形成されているために、光変調素子23の下部が上部側の金属薄膜32と下部側の金属薄膜31とを接合する接合部33となる。これにより、二つの金属薄膜31,32からなる接合層30が形成される。 Metal thin films 31 and 32 were formed on the surfaces of the lower substrate 10 and the upper substrate 20 in a vacuum by a method such as sputtering (see FIG. 8A), and then the metal thin films 31 and 32 formed in the same vacuum were formed. They are brought into contact with each other and joined (see FIG. 8B). At this time, since the convex pattern is formed on the surface 20a of the upper substrate 20 by the light modulation element 23, the lower part of the light modulation element 23 is the metal thin film 32 on the upper side and the metal thin film 31 on the lower side. It becomes a joint portion 33 to join. As a result, the bonding layer 30 composed of the two metal thin films 31 and 32 is formed.

金属薄膜31,32の材料は、接合のための自己拡散係数が大きく、かつ大気中で酸化しやすい材料が望ましく、アルミニウム(Al)、鉄(Fe)にクロム(Cr)やニッケル(Ni)を加えた合金などが適している。また、金属薄膜31,32の厚さは、この後の工程における接合の強度や酸化される範囲を考慮した場合に、数nm程度にするのが望ましい。 The materials of the metal thin films 31 and 32 are preferably materials having a large self-diffusion coefficient for bonding and easily oxidizing in the atmosphere, and aluminum (Al) and iron (Fe) are mixed with chromium (Cr) or nickel (Ni). The added alloy is suitable. Further, the thickness of the metal thin films 31 and 32 is preferably about several nm in consideration of the bonding strength and the oxidation range in the subsequent steps.

次に、接合されて一体となった基板10,20を真空空間から取り出して、大気中に暴露する。これによって、成膜した金属薄膜31,32の表面が酸化して酸化領域(絶縁部30b)が形成される。この絶縁部30bは、接合部33全体が酸化しないようにする保護の役割と、各電極12や各光変調素子23間を絶縁する絶縁層としての役割とを有する。 Next, the bonded and integrated substrates 10 and 20 are taken out of the vacuum space and exposed to the atmosphere. As a result, the surfaces of the formed metal thin films 31 and 32 are oxidized to form an oxidized region (insulating portion 30b). The insulating portion 30b has a role of protecting the entire joint portion 33 from being oxidized and a role of an insulating layer for insulating between each electrode 12 and each light modulation element 23.

以上のように、第1実施形態に係る空間光変調器1およびその製造方法は、光変調素子23の一部が絶縁層24に対して露出することで、上部基板20の表面20aに光変調素子23による凸形状パターンが形成される。そして、この凸形状パターンは、金属薄膜32が成膜されることで、下部基板10(具体的には、下部電極12)との接合部33になる。その為、第1実施形態に係る空間光変調器1は、接合のための金属薄膜31,32のパターニングが不要になるので、製造工程を簡素化、短縮することが可能である。
なお、両基板10,20を接合した後で大気中に暴露されることで、金属薄膜31,32の表面は酸化される。この酸化膜は、接合部33全体が酸化しないようにするための保護の役割と、各電極間や各素子間を絶縁する絶縁層として働く。
As described above, in the spatial light modulator 1 and the manufacturing method thereof according to the first embodiment, a part of the light modulation element 23 is exposed to the insulating layer 24, so that the surface 20a of the upper substrate 20 is light-modulated. A convex pattern is formed by the element 23. Then, this convex pattern becomes a joint portion 33 with the lower substrate 10 (specifically, the lower electrode 12) by forming the metal thin film 32 into a film. Therefore, the spatial light modulator 1 according to the first embodiment does not require patterning of the metal thin films 31 and 32 for bonding, so that the manufacturing process can be simplified and shortened.
The surfaces of the metal thin films 31 and 32 are oxidized by being exposed to the atmosphere after joining the substrates 10 and 20. This oxide film serves as a protective role for preventing the entire joint portion 33 from being oxidized and as an insulating layer that insulates between each electrode and between each element.

[第2実施形態]
第1実施形態に係る空間光変調器1では、光変調素子を絶縁層から露出させることで2次元配列の凸形状パターン(段差構造)からなる接合部を形成していた。第2実施形態に空間光変調器1Aでは、下部電極を絶縁層から露出させることで線状の凸形状パターン(段差構造)からなる接合部を形成する。
[Second Embodiment]
In the spatial light modulator 1 according to the first embodiment, the light modulation element is exposed from the insulating layer to form a joint portion having a convex pattern (step structure) of a two-dimensional array. In the second embodiment, in the spatial light modulator 1A, the lower electrode is exposed from the insulating layer to form a joint portion having a linear convex pattern (step structure).

≪第2実施形態に係る空間光変調器の構成≫
図9を参照して、本発明の第2実施形態に係る空間光変調器1Aの具体的な構成について説明する。図9は、本発明の第2実施形態に係る空間光変調器1Aの上部電極22が延設される方向(Y方向)の断面図であり、(a)は全体図を示し、(b)は図9(a)の要部拡大図を示すものである。なお、空間光変調器1Aの上部側(Z方向側)が光の入射面である。
<< Configuration of Spatial Light Modulator according to the Second Embodiment >>
A specific configuration of the spatial light modulator 1A according to the second embodiment of the present invention will be described with reference to FIG. 9A and 9B are cross-sectional views in the direction (Y direction) in which the upper electrode 22 of the spatial light modulator 1A according to the second embodiment of the present invention is extended. FIG. 9A shows an overall view, and FIG. 9B shows an overall view. Is an enlarged view of a main part of FIG. 9A. The upper side (Z direction side) of the spatial light modulator 1A is the light incident surface.

図9に示すように、空間光変調器1Aは、共に板状の上部基体21および下部基体11を備えて構成され、重ねられた2枚の基体21,11の間に、光変調素子23が2次元配列されている。下部基体11は、第1基体であり、また、上部基体21は、第2基体である。光変調素子23の上部には、上部電極22が接続され、一方、光変調素子23の下部には、接合層30Aを介して下部電極12が接続されている。これにより、空間光変調器1Aは、下から主に、下部基体11、下部電極12、接合層30A、光変調素子23、上部電極22、上部基体21の順に積層されている。 As shown in FIG. 9, the spatial light modulator 1A is configured to include both the plate-shaped upper base 21 and the lower base 11, and the light modulation element 23 is placed between the two stacked bases 21 and 11. It is arranged in two dimensions. The lower base 11 is the first base, and the upper base 21 is the second base. The upper electrode 22 is connected to the upper part of the light modulation element 23, while the lower electrode 12 is connected to the lower part of the light modulation element 23 via the bonding layer 30A. As a result, the spatial light modulator 1A is mainly laminated from the bottom in the order of the lower base 11, the lower electrode 12, the bonding layer 30A, the light modulation element 23, the upper electrode 22, and the upper base 21.

空間光変調器1Aは、後記製造方法にて説明するように、各基体11,21を土台として光変調素子23等の要素が別々に形成され、第1基板である下部基板10A(図10(b)参照)および第2基板である上部基板20A(図10(a)参照)が製造される。そして、上部電極22と下部電極12とが交差(ここでは、直交)するように対面させ、図9に示すように、これら二つの基板10A,20Aが接合層30Aを介して1つに貼り合わされて製造される。なお、各基板10A,20Aの構成を個別に説明するに際して、基体11,21のそれぞれにおける平面(上面や表面と呼ぶ場合がある)は、光変調素子23や電極12,22が形成された側を指し、各要素については、土台とする基体11または基体21の側を下として説明する場合がある。以下、各構成について説明する。 In the spatial light modulator 1A, as described later in the manufacturing method, elements such as the light modulation element 23 are separately formed on the basis of the substrates 11 and 21, and the lower substrate 10A which is the first substrate (FIG. 10 (FIG. 10). b)) and the upper substrate 20A (see FIG. 10A), which is the second substrate, are manufactured. Then, the upper electrode 22 and the lower electrode 12 are made to face each other so as to intersect (here, orthogonally), and as shown in FIG. 9, these two substrates 10A and 20A are bonded together via the bonding layer 30A. Manufactured. In explaining the configurations of the substrates 10A and 20A individually, the planes (sometimes referred to as the upper surface or the surface) of the substrates 11 and 21 are the sides on which the light modulation elements 23 and the electrodes 12 and 22 are formed. Each element may be described with the side of the base 11 or the base 21 as the base facing down. Hereinafter, each configuration will be described.

<下部基板>
第1基板である下部基板10Aの構成について説明する。図9(a)に示すように、下部基板10Aは、第1基体である下部基体11と、下部基体11上にパターン形成される第1電極である下部電極12と、パターン形成された下部電極12の間に形成される第1絶縁層である絶縁層13Aとからなる。
<Lower board>
The configuration of the lower substrate 10A, which is the first substrate, will be described. As shown in FIG. 9A, the lower substrate 10A includes a lower substrate 11 which is a first substrate, a lower electrode 12 which is a first electrode patterned on the lower substrate 11, and a patterned lower electrode. It is composed of an insulating layer 13A which is a first insulating layer formed between the twelve.

下部基体11は、例えば、Si基板である。下部電極12は、例えば、リソグラフィ技術を用いて下部基体11上にパターン形成される。下部電極12は、Cu,Al,Au,Ag,Ta,Cr等の金属やその合金のような一般的な金属電極材料であってよい。絶縁層13Aは、パターン形成された下部電極12の間に形成されており、隣接する下部電極12間を絶縁する。 The lower substrate 11 is, for example, a Si substrate. The lower electrode 12 is patterned on the lower substrate 11 using, for example, a lithography technique. The lower electrode 12 may be a general metal electrode material such as a metal such as Cu, Al, Au, Ag, Ta, Cr or an alloy thereof. The insulating layer 13A is formed between the patterned lower electrodes 12 and insulates between the adjacent lower electrodes 12.

下部基板10Aの表面10Aaは、下部電極12および絶縁層13Aからなり、下部電極12の一部が絶縁層13Aに対して露出することにより段差構造を形成している。
つまり、絶縁層13Aは、下部電極12の先端が上部基板20A側に所定量だけ露出するように形成されている。下部電極12の露出量(突出量)Hは、例えば、0.2nm以上あることが好ましい。これにより、下部基板10Aの表面10Aaには、図10(b)に示すように、露出した下部電極12によって線状の凸形状パターンが形成される。
The surface 10Aa of the lower substrate 10A is composed of a lower electrode 12 and an insulating layer 13A, and a step structure is formed by exposing a part of the lower electrode 12 to the insulating layer 13A.
That is, the insulating layer 13A is formed so that the tip of the lower electrode 12 is exposed to the upper substrate 20A side by a predetermined amount. The exposure amount (protrusion amount) H of the lower electrode 12 is preferably 0.2 nm or more, for example. As a result, as shown in FIG. 10B, a linear convex pattern is formed on the surface 10Aa of the lower substrate 10A by the exposed lower electrodes 12.

下部電極12による凸形状パターンは、種々の方法により形成されてよく、形成するための方法は特に限定されない。以下では、凸形状パターンの形成方法の例を示す。
例えば、リソグラフィで下部電極12のレジストのパターニング、エッチングの後に絶縁層13Aで埋め戻す場合、下部電極12の厚さよりも浅く埋め戻すようにする。その後、可能であればCMP等で表面平坦化処理をするのが好ましい。
The convex pattern formed by the lower electrode 12 may be formed by various methods, and the method for forming the convex pattern is not particularly limited. The following shows an example of a method for forming a convex pattern.
For example, when backfilling with the insulating layer 13A after patterning and etching the resist of the lower electrode 12 by lithography, the backing is made shallower than the thickness of the lower electrode 12. After that, if possible, it is preferable to perform surface flattening treatment with CMP or the like.

また、リソグラフィで下部電極12のレジストのパターニング、エッチングの後に絶縁層13Aで埋め戻す場合、絶縁層13Aを適切な厚みで埋め戻して(必要に応じてCMP等で表面を平坦化して)、CF4などの反応性ガスで絶縁層13Aのみを数nmエッチングしてもよい。この際、下部電極12は、ほとんどエッチングされないので(下部電極12と絶縁層13Aとはエッチングレートが異なるため)容易に凸形状パターンが完成する。 Further, when backfilling with the insulating layer 13A after patterning and etching the resist of the lower electrode 12 by lithography, the insulating layer 13A is backfilled with an appropriate thickness (the surface is flattened with CMP or the like if necessary), and CF Only the insulating layer 13A may be etched by a few nm with a reactive gas such as 4. At this time, since the lower electrode 12 is hardly etched (because the etching rates of the lower electrode 12 and the insulating layer 13A are different), the convex pattern is easily completed.

また、下部基体11上に絶縁層13Aを形成し、フォトリソグラフィにより下部電極12のパターンのレジスト孔をパターニングし、エッチングをした後に、下部電極12の成膜およびリフトオフを行う場合、エッチングの深さよりも厚く下部電極12を成膜してからリフトオフを行うようにする。その後、可能であればCMP等で表面平坦化処理をするのが好ましい。 Further, when the insulating layer 13A is formed on the lower substrate 11, the resist holes of the pattern of the lower electrode 12 are patterned by photolithography, and the resist holes of the pattern of the lower electrode 12 are etched, and then the film formation and lift-off of the lower electrode 12 are performed, the depth of the etching is increased. The lower electrode 12 is formed thickly before lift-off. After that, if possible, it is preferable to perform surface flattening treatment with CMP or the like.

<上部基板>
第2基板である上部基板20Aの構成について説明する。図9(a)に示すように、上部基板20Aは、第2基体である上部基体21と、上部基体21上にパターン形成される第2電極である上部電極22と、上部電極22から突出して2次元配置されている光変調素子23と、パターン形成された上部電極22や光変調素子23の間に形成される第2絶縁層である絶縁層24Aとからなる。
<Upper board>
The configuration of the upper substrate 20A, which is the second substrate, will be described. As shown in FIG. 9A, the upper substrate 20A protrudes from the upper substrate 21 which is the second substrate, the upper electrode 22 which is the second electrode patterned on the upper substrate 21, and the upper electrode 22. It is composed of a two-dimensionally arranged light modulation element 23 and an insulating layer 24A which is a second insulating layer formed between the patterned upper electrode 22 and the light modulation element 23.

上部基体21、上部電極22および光変調素子23は、第1実施形態で説明した通りである。すなわち、上部基体21は、例えば、ガラスなどの透明基板である。上部電極22は、光を通す透明電極である。光変換素子23は、例えば、リソグラフィ技術を用いて上部電極22上に形成され、磁化自由層233、中間層232、磁化固定層231、保護層234の4層構造からなる。 The upper substrate 21, the upper electrode 22, and the light modulation element 23 are as described in the first embodiment. That is, the upper substrate 21 is a transparent substrate such as glass. The upper electrode 22 is a transparent electrode that allows light to pass through. The optical conversion element 23 is formed on the upper electrode 22 by using, for example, a lithography technique, and has a four-layer structure of a magnetization free layer 233, an intermediate layer 232, a magnetization fixing layer 231 and a protective layer 234.

絶縁層24Aは、パターン形成された上部電極22や光変調素子23の間に形成されており、隣接する上部電極22間や隣接する光変調素子23間を絶縁する。上部基板20Aの表面20Aaは、図10(a)に示すように、光変調素子23および絶縁層24Aが同一平面状(面一)に形成されている。上部基板20Aの表面粗さは、例えば、CMP(Chemical Mechanical Polishing)処理等により小さいことが望ましい。 The insulating layer 24A is formed between the patterned upper electrodes 22 and the light modulation elements 23, and insulates between the adjacent upper electrodes 22 and the adjacent light modulation elements 23. As shown in FIG. 10A, the surface 20Aa of the upper substrate 20A has the light modulation element 23 and the insulating layer 24A formed in the same plane (plane). It is desirable that the surface roughness of the upper substrate 20A is smaller than that for, for example, CMP (Chemical Mechanical Polishing) treatment.

<接合層>
接合層30Aの構成について説明する。図9(a)に示すように、接合層30Aは、第1基板である下部基板10Aと第2基板である上部基板20Aとを接合するものである。接合層30Aは、図9(b)に示すように、上部基板20Aの表面に形成された上部側の金属薄膜32Aと下部基板10Aの表面に形成された下部側の金属薄膜31Aとからなり、例えば、原子拡散接合法によりこれらの金属薄膜31A,32Aが接合されている。金属薄膜31A,32Aは、スパッタ等の方法で基板10A,20A上に成膜されればよく、略均一の厚さに形成される。下部側の金属薄膜31Aは、下部基板10Aと同様の凸形状パターンを有する。これにより、下部電極12の上部が上部側の金属薄膜32Aと下部側の金属薄膜31Aとを接合する接合部33Aとなる。
<Joint layer>
The configuration of the bonding layer 30A will be described. As shown in FIG. 9A, the bonding layer 30A joins the lower substrate 10A, which is the first substrate, and the upper substrate 20A, which is the second substrate. As shown in FIG. 9B, the bonding layer 30A is composed of an upper metal thin film 32A formed on the surface of the upper substrate 20A and a lower metal thin film 31A formed on the surface of the lower substrate 10A. For example, these metal thin films 31A and 32A are bonded by the atomic diffusion bonding method. The metal thin films 31A and 32A may be formed on the substrates 10A and 20A by a method such as sputtering, and are formed to have a substantially uniform thickness. The metal thin film 31A on the lower side has a convex pattern similar to that of the lower substrate 10A. As a result, the upper portion of the lower electrode 12 becomes a joint portion 33A that joins the metal thin film 32A on the upper side and the metal thin film 31A on the lower side.

また、接合層30Aは、導通部30Aaと絶縁部30Abとの二つの部分からなる。導通部30Aaは、下部電極12の上部(特に、接合部33Aの中央付近)に形成されており、光変調素子23と下部電極12とを電気的に接続させる。一方、絶縁部30Abは、導通部30Aa周囲および接合部33A以外の部分に形成されている。導通部30Aaおよび絶縁部30Abは、金属薄膜31A,32Aが接合された状態の下部基板10Aおよび上部基板20Aを大気中に暴露することにより、金属薄膜31A,32Aの表面が酸化されることによって形成される。つまり、接合部33A以外の接合層30Aの表面部分が酸化膜として形成されている。 Further, the bonding layer 30A is composed of two portions, a conductive portion 30Aa and an insulating portion 30Ab. The conductive portion 30Aa is formed in the upper portion of the lower electrode 12 (particularly near the center of the joint portion 33A), and electrically connects the light modulation element 23 and the lower electrode 12. On the other hand, the insulating portion 30Ab is formed around the conductive portion 30Aa and in a portion other than the joint portion 33A. The conductive portion 30Aa and the insulating portion 30Ab are formed by exposing the surfaces of the metal thin films 31A and 32A to the atmosphere by exposing the lower substrate 10A and the upper substrate 20A in a state where the metal thin films 31A and 32A are joined to the atmosphere. Will be done. That is, the surface portion of the bonding layer 30A other than the bonding portion 33A is formed as an oxide film.

接合層30Aの材料は、接合のための自己拡散係数が大きく、かつ大気中で酸化しやすい材料が望ましく、アルミニウム(Al)、鉄(Fe)にクロム(Cr)やニッケル(Ni)を加えた合金などが適している。また、各金属薄膜31A,32Aの厚さは、接合の強度や、接合部33A以外の部分を完全に酸化させる必要があることを考えた場合に、数nm程度であることが望ましい。 The material of the bonding layer 30A is preferably a material having a large self-diffusion coefficient for bonding and easily oxidizing in the atmosphere, and chromium (Cr) and nickel (Ni) are added to aluminum (Al) and iron (Fe). Alloys are suitable. Further, the thickness of each of the metal thin films 31A and 32A is preferably about several nm in consideration of the strength of the joint and the need to completely oxidize the portion other than the joint portion 33A.

≪第2実施形態に係る空間光変調器の製造方法≫
次に、第2実施形態に係る空間光変調器1Aの製造方法について説明する。
本実施形態に係る空間光変調器1Aは、光変調素子23や電極12,22をそれぞれ基体11または基体21に形成することで、図10に示す下部基板10Aおよび上部基板20Aを製造する。そして、上部電極22と下部電極12とが交差(ここでは、直交)するように対面させ、これら二つの基板10A,20Aを貼り合わせて製造される。以下、各工程について説明する。
<< Manufacturing method of spatial light modulator according to the second embodiment >>
Next, a method of manufacturing the spatial light modulator 1A according to the second embodiment will be described.
The spatial light modulator 1A according to the present embodiment manufactures the lower substrate 10A and the upper substrate 20A shown in FIG. 10 by forming the light modulation element 23 and the electrodes 12 and 22 on the substrate 11 or the substrate 21, respectively. Then, the upper electrode 22 and the lower electrode 12 are made to face each other so as to intersect (here, orthogonally), and these two substrates 10A and 20A are laminated to be manufactured. Hereinafter, each step will be described.

<下部基板の製造工程>
第1基板である下部基板10Aの製造工程について説明する。下部基板10Aの製造工程は、下部電極12の一部が絶縁層13Aに対して露出することで、下部電極12による凸形状パターンを下部基板10Aの表面10Aaに形成することができればよく、種々の方法を用いることができる。ここでは、フォトリソグラフィにより下部基板10Aの製造を行う場合について、図11を参照して説明する。
<Manufacturing process of lower substrate>
The manufacturing process of the lower substrate 10A, which is the first substrate, will be described. In the manufacturing process of the lower substrate 10A, it is sufficient that a part of the lower electrode 12 is exposed to the insulating layer 13A so that a convex pattern formed by the lower electrode 12 can be formed on the surface 10Aa of the lower substrate 10A. The method can be used. Here, a case where the lower substrate 10A is manufactured by photolithography will be described with reference to FIG.

最初に、Siなどの下部基体11上にSiO2などの絶縁膜13pを成膜し(図11(a)参照)、下部電極の形成位置を開口するレジスト41を用いて成膜した絶縁膜13pに下部電極パターンの孔を形成する(図11(b)参照)。次に、下部電極材料である銅などを成膜してからレジストをリフトオフして、下部電極12をパターン形成する(図11(c)参照)。 First, an insulating film 13p such as SiO 2 is formed on a lower substrate 11 such as Si (see FIG. 11A), and the insulating film 13p formed by using a resist 41 that opens the formation position of the lower electrode. A hole in the lower electrode pattern is formed in the lower electrode pattern (see FIG. 11B). Next, copper or the like, which is a lower electrode material, is formed into a film, and then the resist is lifted off to form a pattern of the lower electrode 12 (see FIG. 11C).

そして、必要に応じてCMP処理で表面を平坦化してから、CF4などの反応性ガスで絶縁層13Aのみを数nmエッチングし、下部電極12による凸形状パターンを形成する(図11(d)参照)。この際、下部電極12と絶縁層13Aとはエッチングレートが異なるため、下部電極12はほとんどエッチングされない。その為、容易に凸形状パターン(段差構造)を完成することができる。
これにより、第1基板である下部基板10Aが完成する。なお、接合工程において、下部基板10Aの表面粗さは小さいことが望ましいので、最後に下部基板10Aの表面10AaをCMP(Chemical Mechanical Polishing)処理等することが好ましい。
Then, if necessary, the surface is flattened by CMP treatment, and then only the insulating layer 13A is etched by a few nm with a reactive gas such as CF 4 to form a convex pattern by the lower electrode 12 (FIG. 11 (d)). reference). At this time, since the etching rates of the lower electrode 12 and the insulating layer 13A are different, the lower electrode 12 is hardly etched. Therefore, the convex pattern (step structure) can be easily completed.
As a result, the lower substrate 10A, which is the first substrate, is completed. Since it is desirable that the surface roughness of the lower substrate 10A is small in the joining step, it is preferable that the surface 10Aa of the lower substrate 10A is finally subjected to CMP (Chemical Mechanical Polishing) treatment or the like.

なお、図11(c)に示す下部電極材料である銅などを成膜する工程において、エッチングの深さよりも厚く下部電極12を成膜し、リフトオフを行うようにしてもよい。これにより、図11(d)に示すエッチングの工程を省略することができる。この際にも、CMP処理等で表面を平坦化することが好ましい。 In the step of forming a film of copper or the like, which is the lower electrode material shown in FIG. 11C, the lower electrode 12 may be formed thicker than the etching depth to perform lift-off. As a result, the etching step shown in FIG. 11D can be omitted. Also at this time, it is preferable to flatten the surface by CMP treatment or the like.

また、リソグラフィ技術を用いて下部電極12を形成した後に、絶縁層13Aを埋め戻す工程で凸形状パターンを形成してもよい。その場合、絶縁層13Aで埋め戻す際に、下部電極12の厚さよりも浅く絶縁層13Aを埋め戻すようにする。この場合にも、CMP処理等で表面を平坦化することが好ましい。 Further, a convex pattern may be formed in a step of backfilling the insulating layer 13A after forming the lower electrode 12 by using a lithography technique. In that case, when backfilling with the insulating layer 13A, the insulating layer 13A is backfilled shallower than the thickness of the lower electrode 12. Also in this case, it is preferable to flatten the surface by CMP treatment or the like.

<上部基板の製造工程>
第2基板である上部基板20Aの製造工程について説明する。上部基板20Aの製造工程は、一般的な半導体装置の製造工程と同様の方法を適用することができる。例えば、フォトリソグラフィにより上部基板20Aの製造を行う場合について、図12を参照して説明する。
<Manufacturing process of upper substrate>
The manufacturing process of the upper substrate 20A, which is the second substrate, will be described. As the manufacturing process of the upper substrate 20A, the same method as the manufacturing process of a general semiconductor device can be applied. For example, a case where the upper substrate 20A is manufactured by photolithography will be described with reference to FIG.

最初に、ガラスなどの透明な上部基体21上に上部電極材料であるインジウム亜鉛酸化物などの上部電極膜22pを成膜し(図12(a)参照)、上部電極の形成位置以外を開口するレジスト42を用いて成膜した上部電極膜22pを上部電極パターンにエッチングする(図12(b)参照)。次に、エッチングした部分をSiO2で埋め戻すことで絶縁層24Aの一部分24pを形成してから、レジスト42をリフトオフすることで上部電極22をパターン形成する(図12(c)参照)。 First, an upper electrode film 22p such as indium zinc oxide, which is an upper electrode material, is formed on a transparent upper substrate 21 such as glass (see FIG. 12A), and openings other than the positions where the upper electrodes are formed are opened. The upper electrode film 22p formed by using the resist 42 is etched into the upper electrode pattern (see FIG. 12B). Next, the etched portion is backfilled with SiO 2 to form a part 24p of the insulating layer 24A, and then the resist 42 is lifted off to form a pattern of the upper electrode 22 (see FIG. 12C).

次に、光変調素子23の磁化自由層233、中間層232、磁化固定層231、保護層234を形成するための金属膜や磁性膜からなる光変調素子層23pを成膜し(図12(d)参照)、光変調素子の形成位置以外を開口するレジスト43を用いて成膜した光変調素子層23pを光変調素子パターンにエッチングする(図12(e)参照)。 Next, a light modulation element layer 23p made of a metal film or a magnetic film for forming the magnetization free layer 233, the intermediate layer 232, the magnetization fixing layer 231 and the protective layer 234 of the light modulation element 23 is formed (FIG. 12 (FIG. 12). d)), the light modulation element layer 23p formed by using a resist 43 that opens other than the formation position of the light modulation element is etched into the light modulation element pattern (see FIG. 12E).

次に、エッチングした部分をSiO2で埋め戻すことで絶縁層24Aを形成してから、レジスト43をリフトオフすることで光変調素子層23を二次元配列にパターン形成する(図12(f)参照)。
これにより、第2基板である上部基板20Aが完成する。なお、接合工程において、上部基板20Aの表面粗さは小さいことが望ましいので、最後に上部基板20Aの表面20AaをCMP(Chemical Mechanical Polishing)処理等することが好ましい。
Next, the etched portion is backfilled with SiO 2 to form the insulating layer 24A, and then the resist 43 is lifted off to form the light modulation element layer 23 in a two-dimensional array (see FIG. 12 (f)). ).
As a result, the upper substrate 20A, which is the second substrate, is completed. Since it is desirable that the surface roughness of the upper substrate 20A is small in the joining step, it is preferable that the surface 20Aa of the upper substrate 20A is finally subjected to CMP (Chemical Mechanical Polishing) treatment or the like.

<上部基板と下部基板との接合工程>
第2基板である上部基板20A(図10(a)参照)と第1基板である下部基板10A(図10(b)参照)とを製造した後に、これらの両基板10A,20Aを接合する接合工程について図13を参照して説明する。ここでは、両基板10A,20Aの接合に原子拡散接合法を用いる場合を想定する。原子拡散接合法は、金属薄膜の粒界や表面における原子拡散を利用することで、大きな圧力を印加することなく室温で対象物を接合することが可能である。
<Joining process between upper substrate and lower substrate>
After manufacturing the upper substrate 20A (see FIG. 10A) which is the second substrate and the lower substrate 10A (see FIG. 10B) which is the first substrate, joining these two substrates 10A and 20A together. The process will be described with reference to FIG. Here, it is assumed that the atomic diffusion bonding method is used for bonding both substrates 10A and 20A. The atomic diffusion bonding method makes it possible to bond an object at room temperature without applying a large pressure by utilizing atomic diffusion at the grain boundaries and surfaces of a metal thin film.

真空中で下部基板10Aや上部基板20Aの表面に金属薄膜31A,32Aをスパッタ等の方法で成膜し(図13(a)参照)、引き続き同一真空中で成膜した金属薄膜31A,32Aを相互に接触させて接合する(図13(b)参照)。この際に、下部基板10Aの表面10Aには、下部電極12によって凸形状パターンが形成されているために、下部電極12の上部が上部側の金属薄膜32Aと下部側の金属薄膜31Aとを接合する接合部33Aとなる。これにより、二つの金属薄膜31A,32Aからなる接合層30Aが形成される。 Metal thin films 31A and 32A were formed on the surfaces of the lower substrate 10A and the upper substrate 20A in a vacuum by a method such as sputtering (see FIG. 13A), and then the metal thin films 31A and 32A formed in the same vacuum were formed. They are brought into contact with each other and joined (see FIG. 13 (b)). At this time, since the convex pattern is formed on the surface 10A of the lower substrate 10A by the lower electrode 12, the upper portion of the lower electrode 12 joins the upper metal thin film 32A and the lower metal thin film 31A. It becomes the joint portion 33A to be formed. As a result, the bonding layer 30A composed of the two metal thin films 31A and 32A is formed.

金属薄膜31A,32Aの材料は、接合のための自己拡散係数が大きく、かつ大気中で酸化しやすい材料が望ましく、アルミニウム(Al)、鉄(Fe)にクロム(Cr)やニッケル(Ni)を加えた合金などが適している。また、金属薄膜31A,32Aの厚さは、この後の工程における接合の強度や酸化される範囲を考慮した場合に、数nm程度にするのが望ましい。 The materials of the metal thin films 31A and 32A are preferably materials having a large self-diffusion coefficient for bonding and easily oxidizing in the atmosphere, and aluminum (Al) and iron (Fe) with chromium (Cr) and nickel (Ni). The added alloy is suitable. Further, the thickness of the metal thin films 31A and 32A is preferably about several nm in consideration of the bonding strength and the oxidation range in the subsequent steps.

次に、接合されて一体となった基板10A,20Aを真空空間から取り出して、大気中に暴露する。これによって、成膜した金属薄膜31A,32Aの表面が酸化して酸化領域(絶縁部30Ab)が形成される。この絶縁部30Abは、接合部33A全体が酸化しないようにする保護の役割と、各電極12や各光変調素子23間を絶縁する絶縁層としての役割とを有する。 Next, the bonded and integrated substrates 10A and 20A are taken out from the vacuum space and exposed to the atmosphere. As a result, the surfaces of the formed metal thin films 31A and 32A are oxidized to form an oxidized region (insulating portion 30Ab). The insulating portion 30Ab has a role of protecting the entire joint portion 33A from being oxidized and a role of an insulating layer for insulating between each electrode 12 and each light modulation element 23.

以上のように、第2実施形態に係る空間光変調器1Aおよびその製造方法は、下部電極12の一部が絶縁層13Aに対して露出することで、下部基板10Aの表面10Aaに下部電極12による凸形状パターンが形成される。そして、この凸形状パターンは、金属薄膜31Aが成膜されることで、上部基板20A(具体的には、光変調素子23)との接合部33Aになる。その為、第2実施形態に係る空間光変調器1Aは、接合のための金属薄膜31A,32Aのパターニングが不要になるので、製造工程を簡素化、短縮することが可能である。
なお、両基板10A,20Aを接合した後で大気中に暴露されることで、金属薄膜31A,32Aの表面は酸化される。この酸化膜は、接合部33A全体が酸化しないようにするための保護の役割と、各電極間や各素子間を絶縁する絶縁層として働く。
As described above, in the spatial light modulator 1A and the manufacturing method thereof according to the second embodiment, the lower electrode 12 is exposed on the surface 10Aa of the lower substrate 10A by exposing a part of the lower electrode 12 to the insulating layer 13A. A convex pattern is formed by. Then, this convex pattern becomes a joint portion 33A with the upper substrate 20A (specifically, the light modulation element 23) by forming a metal thin film 31A. Therefore, the spatial light modulator 1A according to the second embodiment does not require patterning of the metal thin films 31A and 32A for bonding, so that the manufacturing process can be simplified and shortened.
The surfaces of the metal thin films 31A and 32A are oxidized by being exposed to the atmosphere after joining the two substrates 10A and 20A. This oxide film serves as a protective role for preventing the entire joint portion 33A from being oxidized and as an insulating layer that insulates between each electrode and between each element.

[変形例]
以上、本発明の実施形態について説明したが、本発明はこれに限定されるものではなく、特許請求の範囲の趣旨を変えない範囲で実施することができる。
[Modification example]
Although the embodiments of the present invention have been described above, the present invention is not limited to this, and can be carried out within a range that does not change the gist of the claims.

各実施形態では、上部基板20,20A側(上部電極22側)に光変換素子23が配設される場合について説明したが、下部基板10,10A側(下部電極12側)に光変換素子23が配設されていてもよい。その場合、光変換素子23は、例えば、リソグラフィ技術を用いて下部電極12上に形成され、下部電極12側から磁化固定層231、中間層232、磁化自由層233、保護層234の順に積層された4層構造になる。そして、凸形状パターンは、下部基板10に配設された光変換素子23の先端が絶縁層13に対して露出するか、または、上部電極22の先端が絶縁層24に対して露出するようにする。つまり、各実施形態において「第1基板」は下部基板10,10Aであり、「第2基板」は上部基板20,20Aであったが、この場合において「第1基板」は上部基板20,20Aであり、「第2基板」は下部基板10,10Aになる。 In each embodiment, the case where the optical conversion element 23 is arranged on the upper substrates 20 and 20A side (upper electrode 22 side) has been described, but the optical conversion element 23 is arranged on the lower substrates 10 and 10A side (lower electrode 12 side). May be disposed. In that case, the optical conversion element 23 is formed on the lower electrode 12 by using, for example, lithography technology, and is laminated in the order of the magnetization fixing layer 231, the intermediate layer 232, the magnetization free layer 233, and the protective layer 234 from the lower electrode 12 side. It has a four-layer structure. Then, in the convex pattern, the tip of the optical conversion element 23 arranged on the lower substrate 10 is exposed to the insulating layer 13, or the tip of the upper electrode 22 is exposed to the insulating layer 24. To do. That is, in each embodiment, the "first substrate" is the lower substrate 10, 10A and the "second substrate" is the upper substrate 20, 20A, but in this case, the "first substrate" is the upper substrate 20, 20A. The "second substrate" is the lower substrate 10, 10A.

また、各実施形態では、各々の基板10,20または基板10A,20Aをすべて製造した後に、各基板10,10A,20,20Aの表面に金属薄膜31,31A,32,32Aを成膜していた。しかしながら、各々の基板10,20または基板10A,20Aを接合する前段階の工程(例えば、各基板10,10A,20,20Aの製造や金属薄膜31,31A,32,32Aの成膜をする工程であり、まとめて「基板準備工程」と呼ぶ場合がある)の順番はこれに限定されるものではない。例えば、基板準備工程は、第2基板である上部基板20を製造して金属薄膜32を成膜した後に、第1基板である下部基板10を製造して金属薄膜31を成膜する順番であってもよい。 Further, in each embodiment, after all the substrates 10, 20 or the substrates 10A, 20A are manufactured, the metal thin films 31, 31A, 32, 32A are formed on the surfaces of the substrates 10, 10A, 20, 20A. It was. However, the steps before joining the respective substrates 10, 20 or 10A, 20A (for example, the steps of manufacturing the respective substrates 10, 10A, 20, 20A and forming the metal thin films 31, 31A, 32, 32A). Therefore, the order of (which may be collectively referred to as a "board preparation process") is not limited to this. For example, the substrate preparation step is an order in which the upper substrate 20 which is the second substrate is manufactured to form the metal thin film 32, and then the lower substrate 10 which is the first substrate is manufactured to form the metal thin film 31. You may.

1,1A 空間光変調器
2 上部電極選択部
3 下部電極選択部
4 電流源
5 電流制御手段
10,10A 下部基板(第1基板)
11 下部基体(第1基体)
12 下部電極(第1電極)
13,13A 絶縁層(第1絶縁層)
20,20A 上部基板(第2基板)
21 上部基体(第2基体)
22 上部電極(第2電極)
23 光変調素子
24,24A 絶縁層(第2絶縁層)
231 磁化固定層
232 中間層
233 磁化自由層
234 保護層
30,30A 接合層
31,31A 金属薄膜(第1金属膜)
32,32A 金属薄膜(第2金属膜)
33,33A 接合部
1,1A Spatial light modulator 2 Upper electrode selection part 3 Lower electrode selection part 4 Current source 5 Current control means 10,10A Lower substrate (first substrate)
11 Lower substrate (first substrate)
12 Lower electrode (first electrode)
13,13A Insulation layer (first insulation layer)
20,20A Upper board (second board)
21 Upper base (second base)
22 Upper electrode (second electrode)
23 Light Modulation Element 24, 24A Insulation Layer (Second Insulation Layer)
231 Magnetized fixed layer 232 Intermediate layer 233 Magnetized free layer 234 Protective layer 30,30A Bonding layer 31,31A Metal thin film (first metal film)
32, 32A metal thin film (second metal film)
33,33A Joint

Claims (3)

第1基板と第2基板とを接合層を介して接合した空間光変調器であって、
前記第1基板は、矩形に形成された第1基体と、前記第1基体上で対向する辺に向かって形成された複数の第1電極と、隣り合う前記第1電極間を絶縁する第1絶縁層と、を備え、表面には前記第1電極によって縞状のパターンが形成されており、
前記第2基板は、矩形に形成された第2基体と、前記第2基体上に前記第1電極と交差する方向に形成された複数の第2電極と、前記第2電極上で前記第1電極と交差する交点に当該第2電極から突出して2次元配列された複数の光変調素子と、隣り合う前記第2電極間および隣り合う前記光変調素子間を絶縁すると共に2次元配列された前記各光変調素子の一部が前記第1基板側に突出するように形成された第2絶縁層と、を備え、表面には前記光変調素子によって2次元配列の凸形状パターンが形成されており、
前記接合層は、前記第1基板の表面に成膜された第1金属膜と、前記第2基板の表面に成膜された第2金属膜と、を備え、突出した前記各光変調素子の一部により当該第1金属膜と当該第2金属膜との接合部が形成されると共に、前記接合部以外の当該接合層の表面部分が酸化膜として形成されることを特徴とする空間光変調器。
A spatial light modulator in which a first substrate and a second substrate are bonded via a bonding layer.
The first substrate is a first substrate that insulates between a first substrate formed in a rectangular shape, a plurality of first electrodes formed toward opposite sides on the first substrate, and adjacent first electrodes. It is provided with an insulating layer, and a striped pattern is formed on the surface by the first electrode.
The second substrate includes a second substrate formed in a rectangular shape, a plurality of second electrodes formed on the second substrate in a direction intersecting with the first electrode, and the first electrode on the second electrode. A plurality of light modulation elements projecting from the second electrode at intersections intersecting with the electrodes and two-dimensionally arranged, and the two-dimensionally arranged light modulation elements while insulating between the adjacent second electrodes and the adjacent light modulation elements. A second insulating layer formed so that a part of each light modulation element projects toward the first substrate side is provided, and a convex pattern of a two-dimensional arrangement is formed on the surface by the light modulation element. ,
The bonding layer includes a first metal film formed on the surface of the first substrate and a second metal film formed on the surface of the second substrate, and the protruding optical modulation elements of the respective photomodulators. Spatial photomodulation characterized in that a joint portion between the first metal film and the second metal film is formed by a part thereof, and a surface portion of the joint layer other than the joint portion is formed as an oxide film. vessel.
前記光変調素子の前記第1基板側には、保護層が形成されており、
前記光変調素子の突出量は、前記保護層の厚み未満であることを特徴とする請求項1に記載の空間光変調器。
A protective layer is formed on the first substrate side of the light modulation element.
The spatial light modulator according to claim 1, wherein the amount of protrusion of the light modulation element is less than the thickness of the protective layer.
矩形に形成された第1基体、前記第1基体上で対向する辺に向かって形成された複数の第1電極、隣り合う前記第1電極間を絶縁する第1絶縁層、前記第1電極および前記第1絶縁層の表面に形成された第1金属膜を有する第1基板と、矩形に形成された第2基体、前記第2基体上に前記第1電極と交差する方向に形成された複数の第2電極、前記第2電極上で前記第1電極と交差する交点に当該第2電極から突出して2次元配列された複数の光変調素子、隣り合う前記第2電極間および隣り合う前記光変調素子間を絶縁すると共に2次元配列された前記各光変調素子の一部が突出するように形成された第2絶縁層、前記光変調素子および前記第2絶縁層の表面に形成された第2金属膜を有する第2基板と、を準備する基板準備工程と、
前記第1電極と前記第2電極とが交差するように対面させ、前記各光変調素子を覆う前記第2金属膜の部分と前記第1金属膜の対向する部分とを接合する接合工程と、
接合後に前記第1金属膜および前記第2金属膜の接合部以外の部分の表面を酸化させる酸化膜形成工程とからなり、
前記第1基板には、前記第1電極によって縞状のパターンが前記第1金属膜の下に形成されており、
前記第2基板には、前記光変調素子によって2次元配列の凸形状パターンが前記第2金属膜の下に形成されている、
ことを特徴とする空間光変調器の製造方法。
A first substrate formed in a rectangular shape, a plurality of first electrodes formed toward opposite sides on the first substrate, a first insulating layer that insulates between adjacent first electrodes, the first electrode, and the like. A first substrate having a first metal film formed on the surface of the first insulating layer, a second substrate formed in a rectangular shape, and a plurality of formed on the second substrate in a direction intersecting with the first electrode. 2nd electrode, a plurality of photomodulators protruding from the 2nd electrode at an intersection intersecting with the 1st electrode on the 2nd electrode, and 2 adjacent second electrodes and adjacent light A second insulating layer formed so as to insulate between the modulation elements and to project a part of each of the optical modulation elements arranged in two dimensions, a second insulating layer formed on the surface of the optical modulation element and the second insulating layer. A substrate preparation step for preparing a second substrate having two metal films, and
A joining step in which the first electrode and the second electrode face each other so as to intersect each other, and the portion of the second metal film covering each light modulation element and the opposing portion of the first metal film are joined.
It consists of an oxide film forming step of oxidizing the surfaces of parts other than the joint portion of the first metal film and the second metal film after joining.
On the first substrate, a striped pattern is formed under the first metal film by the first electrode.
On the second substrate, a convex pattern of a two-dimensional array is formed under the second metal film by the light modulation element.
A method for manufacturing a spatial light modulator.
JP2016147895A 2016-07-27 2016-07-27 Spatial Light Modulators and Methods for Manufacturing Spatial Light Modulators Active JP6865544B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016147895A JP6865544B2 (en) 2016-07-27 2016-07-27 Spatial Light Modulators and Methods for Manufacturing Spatial Light Modulators

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016147895A JP6865544B2 (en) 2016-07-27 2016-07-27 Spatial Light Modulators and Methods for Manufacturing Spatial Light Modulators

Publications (2)

Publication Number Publication Date
JP2018017881A JP2018017881A (en) 2018-02-01
JP6865544B2 true JP6865544B2 (en) 2021-04-28

Family

ID=61081741

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016147895A Active JP6865544B2 (en) 2016-07-27 2016-07-27 Spatial Light Modulators and Methods for Manufacturing Spatial Light Modulators

Country Status (1)

Country Link
JP (1) JP6865544B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240427214A1 (en) * 2021-01-28 2024-12-26 Fujikura Ltd. Optical phase modulator, optical device, and optical computing device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4500177A (en) * 1982-05-05 1985-02-19 Litton Systems, Inc. Method and device for creating switchable redundancy with a magnetic element
JP3440057B2 (en) * 2000-07-05 2003-08-25 唯知 須賀 Semiconductor device and manufacturing method thereof
JP2015115446A (en) * 2013-12-11 2015-06-22 株式会社東芝 Manufacturing method of semiconductor device
JP2016118723A (en) * 2014-12-22 2016-06-30 日本放送協会 Spatial light modulator

Also Published As

Publication number Publication date
JP2018017881A (en) 2018-02-01

Similar Documents

Publication Publication Date Title
JP5567969B2 (en) Light modulator and spatial light modulator using the same
JP4939489B2 (en) Magneto-optic spatial light modulator
JP2011060918A (en) Spin injection magnetization reversal element, magnetic random access memory, optical modulator, display apparatus, holography apparatus, hologram recording apparatus, and method of manufacturing optical modulator
JP4791945B2 (en) Magneto-optic spatial light modulator
JP5238619B2 (en) Magneto-optic spatial light modulator and manufacturing method thereof
JP6865544B2 (en) Spatial Light Modulators and Methods for Manufacturing Spatial Light Modulators
JP5054639B2 (en) Light modulator and spatial light modulator
JP5249876B2 (en) Reflective spatial light modulator
JP2013257437A (en) Method for manufacturing optical modulation element
JP6017165B2 (en) Spatial light modulator
JP2012230143A (en) Spin injection type magnetization inversion element, optical modulation element and spatial light modulator
JP2010145462A (en) Multi-element spatial light modulator
JP2010232374A (en) Magnetoresistive element, magnetic random access memory and spatial light modulator using the same
JP6329384B2 (en) Spin injection magnetization reversal element
JP5567970B2 (en) Light modulator and spatial light modulator using the same
JP5679690B2 (en) Spin injection magnetization reversal device, magnetic random access memory and spatial light modulator using the same
JP2015138098A (en) Magnetoresistance effect element and spatial light modulator
JP4939477B2 (en) Multi-element spatial light modulator
JP2011180355A (en) Optical modulation element and spatial light modulator
JP2013218140A (en) Spatial light modulator and hologram display device
JP2016118723A (en) Spatial light modulator
JP2012088667A (en) Light modulation element and spatial light modulator using the same
JP5238616B2 (en) Light modulation element
JP2018205515A (en) Optical modulation element, space optical modulator and space optical modulation system
JP2021110787A (en) Domain wall mobile spatial light modulator

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190531

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210309

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210406

R150 Certificate of patent or registration of utility model

Ref document number: 6865544

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250