[go: up one dir, main page]

JP6840673B2 - 増幅器、オーディオ信号出力方法、および電子機器 - Google Patents

増幅器、オーディオ信号出力方法、および電子機器 Download PDF

Info

Publication number
JP6840673B2
JP6840673B2 JP2017545139A JP2017545139A JP6840673B2 JP 6840673 B2 JP6840673 B2 JP 6840673B2 JP 2017545139 A JP2017545139 A JP 2017545139A JP 2017545139 A JP2017545139 A JP 2017545139A JP 6840673 B2 JP6840673 B2 JP 6840673B2
Authority
JP
Japan
Prior art keywords
output
amplitude
generation circuit
pwm signal
positive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017545139A
Other languages
English (en)
Other versions
JPWO2017065010A1 (ja
Inventor
佐智雄 曙
佐智雄 曙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of JPWO2017065010A1 publication Critical patent/JPWO2017065010A1/ja
Application granted granted Critical
Publication of JP6840673B2 publication Critical patent/JP6840673B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
    • H03F3/183—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
    • H03F3/183—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only
    • H03F3/187—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R3/00—Circuits for transducers, loudspeakers or microphones
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/03—Indexing scheme relating to amplifiers the amplifier being designed for audio applications
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/123—A difference signal between an output and an input signal of an amplifier being coupled back at the input of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/129—Indexing scheme relating to amplifiers there being a feedback over the complete amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/171—A filter circuit coupled to the output of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/267—A capacitor based passive circuit, e.g. filter, being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/351—Pulse width modulation being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21139—An impedance adaptation circuit being added at the output of a power amplifier stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21157—A filter circuit being added at the output of a power amplifier stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45022—One or more added resistors to the amplifying transistors in the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45116—Feedback coupled to the input of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45138—Two or more differential amplifiers in IC-block form are combined, e.g. measuring amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45521—Indexing scheme relating to differential amplifiers the FBC comprising op amp stages, e.g. cascaded stages of the dif amp and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45528—Indexing scheme relating to differential amplifiers the FBC comprising one or more passive resistors and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
    • H04R2430/00—Signal processing covered by H04R, not provided for in its groups
    • H04R2430/01—Aspects of volume control, not necessarily automatic, in sound systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Signal Processing (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Circuit For Audible Band Transducer (AREA)

Description

本技術は、増幅器、オーディオ信号出力方法、および電子機器に関し、特に、PWM信号の波高値を変化させるD級増幅器において、意図しない音出力を抑制することができるようにする増幅器、オーディオ信号出力方法、および電子機器に関する。
パルス幅変調された信号であるPWM信号を出力し、電力を増幅させるD級増幅器が知られている（例えば、特許文献１参照）。D級増幅器には、帰還型と無帰還型とがあり、帰還型は、出力信号の誤差を補正するため、歪を低減させやすく、所望の出力信号特性を得ることができる。D級増幅器は、オーディオ信号の電力増幅などに用いられている。
特開２０１１−６６５５９号公報
ところで、PWM信号の波高値を変化させることによって出力レベルを制御するD級増幅器がある。出力するPWM信号の波高値を小さくすることができれば、前段のデジタル回路の動作周波数や変調方式などに依存するノイズレベルを小さくすることができるので、例えば、無音状態のときなどにおいて、ノイズを小さくすることができる。
PWM信号の波高値を変化させるD級増幅器においては、例えば、グランド電圧を中心として、正側の波高値と負側の波高値とを切り替えて出力する方法を採用することができる。このとき、正側の波高値と負側の波高値にアンバランスが生じていると、そのアンバランスにより残存する出力レベルが、音として出力されることとなり、クリックノイズやポップノイズと呼ばれる異音の原因となる。
本技術は、このような状況に鑑みてなされたものであり、PWM信号の波高値を変化させるD級増幅器において、意図しない音出力を抑制することができるようにするものである。
本技術の第１の側面の増幅器は、装置外へ出力するPWM信号である出力PWM信号の正側の振幅を生成する正側振幅生成回路と、前記出力PWM信号の負側の振幅を生成する負側振幅生成回路と、前記正側振幅生成回路と前記負側振幅生成回路それぞれが生成した振幅の差分とグランド電圧との差を増幅して、前記正側振幅生成回路と前記負側振幅生成回路の両方にフィードバックするフィードバック回路とを備える。
本技術の第２の側面のオーディオ信号出力方法は、正側振幅生成回路、負側振幅生成回路、フィードバック回路、及び、PWM信号出力回路を備える増幅器の前記正側振幅生成回路が、装置外へ出力するPWM信号である出力PWM信号の正側の振幅を生成し、前記負側振幅生成回路が、前記出力PWM信号の負側の振幅を生成し、前記フィードバック回路が、前記正側振幅生成回路と前記負側振幅生成回路それぞれが生成した振幅の差分とグランド電圧との差を増幅して、前記正側振幅生成回路と前記負側振幅生成回路の両方にフィードバックし、前記PWM信号出力回路が、前記正側振幅生成回路及び前記負側振幅生成回路で生成された振幅に基づく前記出力PWM信号をオーディオ信号として出力する。
本技術の第２の側面においては、正側振幅生成回路において、装置外へ出力するPWM信号である出力PWM信号の正側の振幅が生成され、負側振幅生成回路において、前記出力PWM信号の負側の振幅が生成され、フィードバック回路において、前記正側振幅生成回路と前記負側振幅生成回路それぞれが生成した振幅の差分とグランド電圧との差が増幅されて、前記正側振幅生成回路と前記負側振幅生成回路の両方にフィードバックされ、PWM信号出力回路において、前記正側振幅生成回路及び前記負側振幅生成回路で生成された振幅に基づく前記出力PWM信号がオーディオ信号として出力される。
本技術の第３の側面の電子機器は、装置外へ出力するPWM信号である出力PWM信号の正側の振幅を生成する正側振幅生成回路と、前記出力PWM信号の負側の振幅を生成する負側振幅生成回路と、前記正側振幅生成回路と前記負側振幅生成回路それぞれが生成した振幅の差分とグランド電圧との差を増幅して、前記正側振幅生成回路と前記負側振幅生成回路の両方にフィードバックするフィードバック回路とを有する増幅器を備える。
本技術の第１及び第３の側面においては、装置外へ出力するPWM信号である出力PWM信号の正側の振幅が生成され、前記出力PWM信号の負側の振幅が生成され、前記正側振幅生成回路と前記負側振幅生成回路それぞれが生成した振幅の差分とグランド電圧との差が増幅されて、前記正側振幅生成回路と前記負側振幅生成回路の両方にフィードバックされる。
増幅器は、独立した装置であっても良いし、１つの装置を構成している内部ブロックであっても良い。
本技術の第１及び第２の側面によれば、PWM信号の波高値を変化させるD級増幅器において、意図しない音出力を抑制することができるようにする。
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
PWM信号の波高値を可変しない場合のD級増幅器の構成例を示す図である。 PWM信号の波高値を可変させる場合のD級増幅器の構成例を示す図である。 PWM信号の波高値の変更を説明する図である。 正の基準電圧REF_Pと負の基準電圧REF_Nの応答ずれを説明する図である。 本技術を適用したD級増幅器の構成例を示すブロック図である。 図５のD級増幅器の回路構成を示す図である。 正基準電圧REF_Pと負基準電圧REF_Nとの差分REF_DIFの例を示す図である。 フィードバック回路の有無による電位変動の違いを示す図である。 本技術を適用したD級増幅器のその他の構成例を示す図である。 本技術を採用した電子機器としての、オーディオプレーヤの構成例を示すブロック図である。
以下、本技術を実施するための形態（以下、実施の形態という）について説明する。なお、説明は以下の順序で行う。
１．比較のためのD級増幅器の構成例１
２．比較のためのD級増幅器の構成例２
３．本技術を適用したD級増幅器のブロック図
４．D級増幅器の回路構成例
５．D級増幅器のその他の回路構成例
６．電子機器への適用例
＜１．比較のためのD級増幅器の構成例１＞
本技術を適用したD級増幅器は、図５等を参照して後述するようにPWM信号の波高値を可変して出力することができるD級増幅器であるが、その説明の前に、PWM信号の波高値を可変しない場合と可変させる場合の一般的なD級増幅器の構成について説明する。また、以下では、D級増幅器をオーディオ用途に用いる例について説明する。
図１は、PWM信号の波高値を可変しない場合のD級増幅器１の構成例を示している。
D級増幅器１は、PWM信号出力回路１１を備え、入力されるPWM信号を電力増幅して出力する。
PWM信号出力回路１１は、２個のバッファ２１P及び２１Nと、２個のトランジスタ２２P及び２２Nとで構成される。２個のトランジスタ２２P及び２２Nのうち、バッファ２１Pの出力を受けるトランジスタ２２Pは、PMOSトランジスタであり、バッファ２１Nの出力を受けるトランジスタ２２Nは、NMOSトランジスタである。D級増幅器１の前段のデジタル回路（不図示）によって生成されたPWM信号は、PWM信号出力回路１１に入力され、並列配置された２個のバッファ２１P及び２１Nに供給される。
バッファ２１Pの出力は、PMOSトランジスタ２２Pのゲートと接続されている。PMOSトランジスタ２２Pのドレインは、P端子２３に接続されている。バッファ２１Nの出力は、NMOSトランジスタ２２Nのゲートと接続されている。NMOSトランジスタ２２Nのソースは、N端子２４に接続されている。P端子２３には、例えば、電源電圧VDDが供給され、N端子２４には、例えば、グランド電圧GNDが供給される。PMOSトランジスタ２２PのソースとNMOSトランジスタ２２Nのドレインは、ともに出力端子２５に接続され、D級増幅器１の出力となる。
D級増幅器１の出力先には、高周波成分を除去するためのローパスフィルタ２が配置されている。ローパスフィルタ２は、例えば、コイル３１とキャパシタ３２とからなるLCフィルタで構成される。ローパスフィルタ２の先には、キャパシタ３とスピーカ４が配置される。キャパシタ３は、スピーカ４にDCバイアス電流を流さずに、信号成分のみを伝えるための、いわゆるカップリングコンデンサである。
図１のD級増幅器１からは、P端子２３とN端子２４のそれぞれに供給される固定の電圧に応じた波高値のPWM信号が出力され、ローパスフィルタ２を介してスピーカ４に供給される。
＜２．比較のためのD級増幅器の構成例２＞
図２は、PWM信号の波高値を可変させる場合のD級増幅器５１の構成例を示している。
D級増幅器５１は、入力されるPWM信号を電力増幅して出力するが、PWM信号の時間幅だけではなく、波高値を変化させることによって、出力レベルを制御する。波高値が固定である場合、PWM信号のノイズレベルは、前段のデジタル回路(不図示)の動作周波数や変調方式によって決まるが、波高値が可変である場合、その波高値を小さくし、出力レベルを小さくすることで、出力ノイズレベルを小さくすることができる。オーディオ用途のD級増幅器５１では、波高値は、例えば、スピーカ４から出力する音のボリュームレベルに応じて変更（制御）される。
D級増幅器５１は、図１のD級増幅器１と同様のPWM信号出力回路１１を備える。
また、D級増幅器５１は、出力振幅設定回路６１、正側振幅生成回路６２、及び、負側振幅生成回路６３をさらに備える。
出力振幅設定回路６１は、例えば、D級増幅器５１が組み込まれたオーディオプレーヤ等のボリュームレベルに応じて、PWM信号の振幅（波高値）を制御する。出力振幅設定回路６１に入力される基準電圧REFが、ボリュームレベルに応じた電圧となっている。
出力振幅設定回路６１から出力される基準電圧REFが、正側振幅生成回路６２と負側振幅生成回路６３に供給される。
正側振幅生成回路６２は、正基準生成アンプ７１、正出力アンプ７２、及び、出力容量７３で構成される。正側振幅生成回路６２は、出力振幅設定回路６１から供給された基準電圧REFを正基準生成アンプ７１で１倍（×１）した後、正出力アンプ７２を介して出力容量７３に蓄積する。そして、出力容量７３から、正の基準電圧REF_P（＝(＋REF)）が、PWM信号出力回路１１のP端子２３に供給される。
負側振幅生成回路６３は、負基準生成アンプ７４、負出力アンプ７５、及び、出力容量７６で構成される。負側振幅生成回路６３は、出力振幅設定回路６１から供給された基準電圧REFを負基準生成アンプ７４で−１倍（×（−１））した後、負出力アンプ７５を介して出力容量７６に蓄積する。そして、出力容量７６から、負の基準電圧REF_N（＝(-REF)）が、PWM信号出力回路１１のN端子２４に供給される。
このように、正側振幅生成回路６２と負側振幅生成回路６３を用意して、出力振幅設定回路６１から供給された基準電圧REFから、正側基準電圧REF_Pと負側基準電圧REF_Nを生成し、PWM信号出力回路１１に供給することで、図３に示されるような、DCバイアスのないグランド電圧中心のスイッチング信号出力となる。これにより、図２では、図１においてローパスフィルタ２とスピーカ４の間に設けられていたキャパシタ（カップリングコンデンサ）３が不要となっている。
図３では、出力振幅設定回路６１から供給された基準電圧REFが破線で示されており、その基準電圧REFに対して、正側振幅生成回路６２からP端子２３に供給される正の基準電圧REF_Pと、負側振幅生成回路６３からN端子２４に供給される負の基準電圧REF_Nが、実線で示されている。
しかしながら、図３に示した、PWM信号出力回路１１のP端子２３に供給される正の基準電圧REF_Pの波形と、PWM信号出力回路１１のN端子２４に供給される負の基準電圧REF_Nの波形は、バラツキ要因が全くない理想的な波形を示している。実際には、正出力アンプ７２と負出力アンプ７５の製造バラツキや、正基準生成アンプ７１、負基準生成アンプ７４、出力容量７３及び７６の各部品のバラツキ等により、例えば、図４に示されるように、正側振幅生成回路６２が出力する正の基準電圧REF_Pと、負側振幅生成回路６３が出力する負の基準電圧REF_Nとで応答速度が異なり、出力レベルの変化は過渡応答となってしまう。正の基準電圧REF_Pと負の基準電圧REF_Nの応答のずれREF_(P+N)は、スピーカ４への出力信号となるので、クリックノイズやポップノイズと呼ばれる異音の原因となる。
そこで、次に説明する、本技術を適用したD級増幅器では、正の基準電圧REF_Pと負の基準電圧REF_Nの応答のずれREF_(P+N)を素早く調整する構成が採用されている。
＜３．本技術を適用したD級増幅器のブロック図＞
図５は、本技術を適用したD級増幅器の構成例を示すブロック図である。なお、図５では、図１及び図２と同様に、D級増幅器の後段に接続されるローパスフィルタ（LPF）２とスピーカ４も図示されている。
図５に示されるD級増幅器１００は、図１及び図２と同じPWM信号出力回路１１に加えて、出力振幅設定回路１０１、正側振幅生成回路１０２、負側振幅生成回路１０３、及びフィードバック回路１０４で構成される。フィードバック回路１０４は、加算器１１１と増幅回路１１２で構成される。
出力振幅設定回路１０１は、PWM信号の振幅（波高値）を制御する。より具体的には、D級増幅器１００が組み込まれている装置（例えば、図１０のオーディオプレーヤ２００）から、無音状態の有無やボリューム設定値などに応じた基準電圧REFが入力され、出力振幅設定回路１０１は、入力電圧と同じ基準電圧REFを出力する。
正側振幅生成回路１０２は、出力振幅設定回路１０１から供給される基準電圧REFに基づいて、PWM信号の正側の振幅（波高値）となる電圧を生成して出力する。具体的には、正側振幅生成回路１０２は、出力振幅設定回路１０１から供給される基準電圧REFを１倍した正基準電圧REF_P（＝REF）を、正側の振幅として生成し、PWM信号出力回路１１のP端子２３及びフィードバック回路１０４の加算器１１１に出力する。
負側振幅生成回路１０３は、出力振幅設定回路１０１から供給される基準電圧REFに基づいて、PWM信号の負側の振幅（波高値）となる電圧を生成して出力する。具体的には、負側振幅生成回路１０３は、出力振幅設定回路１０１から供給される基準電圧REFを−１倍した負基準電圧REF_N（＝（-REF））を、負側の振幅として生成し、PWM信号出力回路１１のN端子２４及びフィードバック回路１０４の加算器１１１に出力する。
フィードバック回路１０４の加算器１１１は、正側振幅生成回路１０２から供給されるPWM信号の正側の振幅に相当する正基準電圧REF_Pと、負側振幅生成回路１０３から供給されるPWM信号の負側の振幅に相当する負基準電圧REF_Nとを加算し、その加算結果を増幅回路１１２に出力する。
正側振幅生成回路１０２から供給されるPWM信号の正側の振幅と、負側振幅生成回路１０３から供給されるPWM信号の負側の振幅は、極性のみが異なる同一電圧値であるので、応答のずれがなければ、加算結果は、中間電位であるグランド電圧（０V）となる。換言すれば、加算器１１１は、PWM信号の正側の振幅とPWM信号の負側の振幅の差分を演算して出力する。
フィードバック回路１０４の増幅回路１１２は、加算器１１１から供給された加算結果を増幅して、正側振幅生成回路１０２及び負側振幅生成回路１０３に供給する。
したがって、フィードバック回路１０４全体は、PWM信号の正側の振幅とPWM信号の負側の振幅の差分を演算して、正側振幅生成回路１０２及び負側振幅生成回路１０３にフィードバックする。
＜４．D級増幅器の回路構成例＞
図６は、図５に示したブロック図に対応するD級増幅器１００の回路構成を示す図である。
なお、D級増幅器１００の後段のローパスフィルタ２とスピーカ４の構成については、図１及び図２と同様であるので、その説明は省略する。
出力振幅設定回路１０１は、例えば、出力電圧可変の電圧レギュレータ（Low Dropoutレギュレータ）で構成され、ボリュームレベルに応じた基準電圧REFを出力する。
正側振幅生成回路１０２は、正基準生成アンプ１３１、正出力アンプ１３２、及び、出力容量１３３を備える。
正基準生成アンプ１３１はオペアンプで構成されており、オペアンプの非反転入力端子には、出力振幅設定回路１０１の出力が供給され、反転入力端子には、正出力アンプ１３２の出力が供給されている。正基準生成アンプ１３１の出力は、正出力アンプ１３２の非反転入力端子に供給される。
正出力アンプ１３２はオペアンプで構成されており、オペアンプの非反転入力端子には、正基準生成アンプ１３１の出力が供給され、反転入力端子には、フィードバック回路１０４の出力が供給されている。正出力アンプ１３２の出力は、正基準生成アンプ１３１の反転入力端子、出力容量１３３、及び、フィードバック回路１０４に供給される。出力容量１３３は、正出力アンプ１３２の出力を蓄積し、出力容量１３３から、正の基準電圧REF_Pが、PWM信号出力回路１１のP端子２３に供給される。
負側振幅生成回路１０３は、負基準生成アンプ１４１、負出力アンプ１４２、及び、出力容量１４３を備える。
負基準生成アンプ１４１はオペアンプで構成されており、オペアンプの反転入力端子には、出力振幅設定回路１０１の出力が供給され、非反転入力端子には、正出力アンプ１３２の出力が供給されている。負基準生成アンプ１４１の出力は、負出力アンプ１４２の非反転入力端子に供給される。
負出力アンプ１４２はオペアンプで構成されており、オペアンプの非反転入力端子には、負基準生成アンプ１４１の出力が供給され、反転入力端子には、フィードバック回路１０４の出力が供給されている。負出力アンプ１４２の出力は、出力容量１４３とフィードバック回路１０４に供給される。出力容量１４３は、負出力アンプ１４２の出力を蓄積し、出力容量１４３から、負の基準電圧REF_Nが、PWM信号出力回路１１のN端子２４に供給される。
フィードバック回路１０４は、抵抗１５１及び１５２と、正負バランスアンプ１５３とで構成される。抵抗１５１及び１５２は、図５の加算器１１１に対応し、正負バランスアンプ１５３は、図５の増幅回路１１２に対応する。抵抗１５１及び１５２のインピーダンスは、PWM信号出力回路１１よりも高いインピーダンスとなるように構成されている。
図６のD級増幅器１００の動作について説明する。
出力振幅設定回路１０１は、ボリュームレベル等に応じた基準電圧REFを、正基準生成アンプ１３１と負基準生成アンプ１４１に出力する。
正基準生成アンプ１３１は、正出力アンプ１３２の出力をフィードバック入力させ、出力振幅設定回路１０１から供給された基準電圧REFを１倍（×１）した正基準電圧REF_Pを生成し、正出力アンプ１３２に出力する。
正出力アンプ１３２は、フィードバック回路１０４の正負バランスアンプ１５３から供給される、正基準電圧REF_Pと負基準電圧REF_Nとの差分REF_DIFに基づいて、正基準生成アンプ１３１から供給される正基準電圧REF_Pを調整して出力する。
出力容量１３３は、正出力アンプ１３２から供給される正基準電圧REF_Pを蓄積し、PWM信号出力回路１１のP端子２３と抵抗１５１に供給する。
負基準生成アンプ１４１は、正出力アンプ１３２の出力をフィードバック入力させ、出力振幅設定回路１０１から供給された基準電圧REFを−１倍（×（−１））した負基準電圧REF_Nを生成し、負出力アンプ１４２に出力する。
負出力アンプ１４２は、フィードバック回路１０４の正負バランスアンプ１５３から供給される、正基準電圧REF_Pと負基準電圧REF_Nとの差分REF_DIFに基づいて、負基準生成アンプ１４１から供給される負基準電圧REF_Nを調整して出力する。
出力容量１４３は、負出力アンプ１４２から供給される負基準電圧REF_Nを蓄積し、PWM信号出力回路１１のN端子２４と抵抗１５２に供給する。
PWM信号出力回路１１は、P端子２３に供給された正基準電圧REF_Pを正側の振幅とし、N端子２４に供給された負基準電圧REF_Nを負側の振幅とするPWM信号を出力する。
フィードバック回路１０４の正負バランスアンプ１５３の非反転入力端子には、抵抗１５１と抵抗１５２を介して、正基準電圧REF_Pと負基準電圧REF_Nとの差分REF_DIFが、供給される。正負バランスアンプ１５３の反転入力端子には、設計上（理論値）の正基準電圧REF_Pと負基準電圧REF_Nの中間電位となるグランド電圧が供給されている。
正負バランスアンプ１５３は、正基準電圧REF_Pと負基準電圧REF_Nとの差分REF_DIFを増幅して、正出力アンプ１３２の反転入力端子と、負出力アンプ１４２の反転入力端子に、出力する。
図７は、正基準電圧REF_Pと負基準電圧REF_Nとの差分REF_DIFの例を示している。
図７の例では、正出力アンプ１３２から出力される正基準電圧REF_Pの電位上昇が、負出力アンプ１４２から出力される負基準電圧REF_Nの電位降下よりも早い例を示している。
正基準電圧REF_Pの電位変動のタイミングが、負基準電圧REF_Nよりも早い場合、差分REF_DIFは、図７に示されるように、正の電圧となる。
差分REF_DIFが正の電圧である場合、正出力アンプ１３２の非反転入力端子に入力される正基準電圧REF_Pと、反転入力端子に入力される差分REF_DIFとの差は小さくなる。正基準電圧REF_Pと差分REF_DIFとの差の減少は、正出力アンプ１３２において、出力となる正基準電圧REF_Pの電位上昇を遅らせるように作用する。
一方、差分REF_DIFが正の電圧である場合、負出力アンプ１４２の非反転入力端子に入力される負基準電圧REF_Nと、反転入力端子に入力される差分REF_DIFとの差は大きくなる。負基準電圧REF_Nと差分REF_DIFとの差の拡大は、負出力アンプ１４２において、出力となる負基準電圧REF_Nの電位降下を早めるように作用する。
図８は、フィードバック回路１０４の有無による正基準電圧REF_P、負基準電圧REF_N、及び差分REF_DIFの電位変動の違いを示す図である。
図８において、実線の波形は、フィードバック回路１０４がある場合の電圧波形を示し、破線の波形は、フィードバック回路１０４がない場合の電圧波形を示している。
フィードバック回路１０４が、正基準電圧REF_Pと負基準電圧REF_Nとの差分REF_DIFを、正側振幅生成回路１０２の正出力アンプ１３２と、負側振幅生成回路１０３の負出力アンプ１４２にフィードバックすることにより、上述したように、例えば、正基準電圧REF_Pの電位変動のタイミングが負基準電圧REF_Nよりも早い場合には、正出力アンプ１３２においては、出力となる正基準電圧REF_Pの電位上昇を遅らせるように作用し、負出力アンプ１４２においては、出力となる負基準電圧REF_Nの電位降下を早めるように作用する。これにより、図８に示されるように、D級増幅器１００は、正基準電圧REF_Pと負基準電圧REF_Nとのずれを素早く修正するように動作するので、フィードバック回路１０４がない場合と比較して、正基準電圧REF_Pと負基準電圧REF_Nとの差分REF_DIFは小さくなる。
以上のように、D級増幅器１００によれば、フィードバック回路１０４が、正出力アンプ１３２と負出力アンプ１４２の出力を低インピーダンスであるPWM信号出力回路１１よりも高いインピーダンスの抵抗１５１と１５２で抵抗分割することで、正出力アンプ１３２と負出力アンプ１４２の応答のずれの情報を得る。そして、抵抗分割の中点電圧を、正負バランスアンプ１５３によって正出力アンプ１３２と負出力アンプ１４２にフィードバックすることで、図８に示したように、正基準電圧REF_Pと負基準電圧REF_Nとの差分REF_DIFを減少させるように、正出力アンプ１３２と負出力アンプ１４２が動作する。
＜５．D級増幅器のその他の回路構成例＞
図９は、D級増幅器１００のその他の回路構成例を示すブロック図である。
図６に示したD級増幅器１００の回路構成では、正出力アンプ１３２の出力を、正基準生成アンプ１３１と負基準生成アンプ１４１にフィードバックする構成とされていた。
図９に示されるD級増幅器１００の回路構成では、負出力アンプ１４２の出力を、正基準生成アンプ１３１と負基準生成アンプ１４１にフィードバックする構成とされている。
このように、正基準生成アンプ１３１及び負基準生成アンプ１４１へのフィードバックは、正出力アンプ１３２または負出力アンプ１４２のどちらでもよい。図９のその他の回路構成は、図６に示した回路構成と同じであるため、説明は省略する。
図９に示したD級増幅器１００の回路構成においても、正基準電圧REF_Pと負基準電圧REF_Nのアンバランスを素早く解消するように制御される。
以上のように構成されるD級増幅器１００によれば、フィードバック回路１０４を備えることにより、正基準電圧REF_Pと負基準電圧REF_Nのアンバランスが素早く解消されるように制御される。
したがって、D級増幅器１００が、オーディオ装置のスピーカ４に出力するPWM信号を電力増幅する増幅器として搭載されている場合、正基準電圧REF_Pと負基準電圧REF_Nのアンバランスにより発生する異音が減少する。すなわち、PWM信号の波高値を調整するD級増幅器１００において、意図しない音出力を抑制することができる。
なお、フィードバック回路１０４は、出力振幅設定回路１０１が出力する基準電圧REFが変化したときではなく、一定電圧を出力している状態において、例えば、電源電圧の揺れなどで、正基準電圧REF_Pや負基準電圧REF_N自体に変動が生じた場合にも、正基準電圧REF_Pと負基準電圧REF_Nの差分REF_DIFを減少させるように動作する。このような観点から言えば、D級増幅器１００のフィードバック回路１０４は、低ノイズ、低歪なPWM信号を出力するという作用効果も奏する。
＜６．電子機器への適用例＞
本技術は、D級増幅器への適用に限られるものではない。即ち、本技術は、例えば、オーディオ信号に基づいて音を出力するオーディオプレーヤ、音出力機能を有するスマートフォン、タブレットなどの携帯端末装置、音出力機能を有する複写機やプリンタ装置、撮像装置など、音出力機能を有する電子機器全般に対して適用可能である。
図１０は、本技術を採用した電子機器としての、オーディオプレーヤの構成例を示すブロック図である。
図１０のオーディオプレーヤ２００は、操作部２０１、データ記憶部２０２、通信部２０３、制御部２０４、表示部２０５、デルタシグマ（△Σ）変調部２０６、PWM信号生成部２０７、D級増幅器２０８、ローパスフィルタ２０９、及び、スピーカ２１０で構成される。
操作部２０１は、データ記憶部２０２に記憶されている所定の楽曲（音楽）の再生、停止などのユーザの操作を受け付け、受け付けた操作に対応する操作信号を制御部２０４に供給する。
データ記憶部２０２は、例えば、半導体メモリなどで構成され、複数の楽曲のデータを、所定のデータ形式（例えばMP3（MPEG（Moving Picture Experts Group）１ Audio Layer3））により記憶する。また、データ記憶部２０２は、制御部２０４がオーディオプレーヤ２００全体の動作を制御するためのプログラムなども記憶する。
通信部２０３は、例えば、USB(Universal Serial Bus)インタフェースなどで構成され、制御部２０４の制御により、外部装置と接続して、オーディオデータなどを送受信する。また、通信部２０３は、ローカルエリアネットワーク、インターネット、その他のネットワークに接続するネットワークインタフェースなどで構成されても良く、ネットワークを介して外部装置と接続し、オーディオデータなどをやりとりしてもよい。
制御部２０４は、例えば、CPU（Central Processing Unit）、RAM（Random Access Memory）などで構成され、オーディオプレーヤ２００全体の動作を制御する。例えば、制御部２０４は、データ記憶部２０２に記憶されている所定の楽曲の再生がユーザによって操作された操作信号が操作部２０１から供給された場合、再生指示された楽曲のオーディオデータをデータ記憶部２０２から取得してデルタシグマ変調部２０６に供給する。また、制御部２０４は、表示部２０５に表示される画像を制御する。
表示部２０５は、例えば、LCD(Liquid Crystal Display)やEL(Electro Luminescence)ディスプレイなどで構成され、制御部２０４の制御に従い、再生中の楽曲のタイトルや再生時間、データ記憶部２０２に記憶されているオーディオデータなどを表示する。
デルタシグマ変調部２０６は、制御部２０４から供給されたオーディオデータに対してデルタシグマ変調処理を施し、デルタシグマ変調されたNビット（N＞０）のデジタルデータを生成してPWM信号生成部２０７に出力する。
PWM信号生成部２０７は、デルタシグマ変調部２０６から供給されるデルタシグマ変調されたNビットのデジタルデータを、オーディオ信号としてのPWM信号に変換してD級増幅器２０８に出力する。
D級増幅器２０８は、PWM信号生成部２０７から供給されるPWM信号を電力増幅して出力する。このD級増幅器２０８の構成として、図６または図９のD級増幅器１００の構成が採用されている。操作部２０１のボリュームボタン等で設定されたボリューム設定値や、無音状態の有無に応じて制御された基準電圧REFが、D級増幅器２０８の出力振幅設定回路１０１に供給される。
ローパスフィルタ２０９は、D級増幅器２０８が出力するPWM信号に対して、高周波成分を除去するフィルタ処理を施し、フィルタ処理後の信号をスピーカ２１０に出力する。スピーカ２１０は、ローパスフィルタ２０９を介してD級増幅器２０８から供給されるPWM信号に基づいて音を出力する。ローパスフィルタ２０９は、図６のLCフィルタ２に相当し、スピーカ２１０は、図６のスピーカ４に相当する。
デルタシグマ変調部２０６、PWM信号生成部２０７、及び、D級増幅器２０８はいずれもデジタル回路であり、D級増幅器２０８を用いることで、デジタル信号をアナログ信号に変換するA/D変換器が不要となるので、回路規模を縮小することができる。
以上のように構成されるオーディオプレーヤ２００では、D級増幅器２０８として、上述した図６または図９のD級増幅器１００の構成を採用しているので、クリックノイズやポップノイズと呼ばれる異音を抑制したPWM信号をスピーカ２１０に出力することができる。
本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更が可能である。
例えば、上述した複数の実施の形態の全てまたは一部を組み合わせた形態を採用することができる。
例えば、本技術は、１つの機能をネットワークを介して複数の装置で分担、共同して処理するクラウドコンピューティングの構成をとることができる。
なお、本明細書に記載された効果はあくまで例示であって限定されるものではなく、本明細書に記載されたもの以外の効果があってもよい。
なお、本技術は以下のような構成も取ることができる。
（１）
装置外へ出力するPWM信号である出力PWM信号の正側の振幅を生成する正側振幅生成回路と、
前記出力PWM信号の負側の振幅を生成する負側振幅生成回路と、
前記正側振幅生成回路と前記負側振幅生成回路それぞれが生成した振幅の差分を、前記正側振幅生成回路と前記負側振幅生成回路にフィードバックするフィードバック回路と
を備える増幅器。
（２）
前記出力PWM信号の振幅を設定する出力振幅設定回路をさらに備え、
前記出力振幅設定回路で設定された振幅の前記出力PWM信号が、前記正側振幅生成回路と前記負側振幅生成回路に供給される
前記（１）に記載の増幅器。
（３）
前記正側振幅生成回路は、前記出力PWM信号の正側の振幅として、前記出力振幅設定回路の出力電圧と同じ電圧値を生成し、
前記負側振幅生成回路は、前記出力PWM信号の負側の振幅として、前記出力振幅設定回路の出力電圧と符号のみ異なる電圧値を生成する
前記（２）に記載の増幅器。
（４）
前記正側振幅生成回路と前記負側振幅生成回路で生成された振幅で前記出力PWM信号を出力するPWM信号出力回路をさらに備える
前記（１）乃至（３）のいずれかに記載の増幅器。
（５）
前記フィードバック回路は、前記PWM信号出力回路のインピーダンスよりも高いインピーダンスで抵抗分割することで、前記差分を生成し、前記正側振幅生成回路と前記負側振幅生成回路にフィードバックする
前記（４）に記載の増幅器。
（６）
正側振幅生成回路、負側振幅生成回路、フィードバック回路、及び、PWM信号出力回路を備える増幅器の
前記正側振幅生成回路が、装置外へ出力するPWM信号である出力PWM信号の正側の振幅を生成し、
前記負側振幅生成回路が、前記出力PWM信号の負側の振幅を生成し、
前記フィードバック回路が、前記正側振幅生成回路と前記負側振幅生成回路それぞれが生成した振幅の差分を、前記正側振幅生成回路と前記負側振幅生成回路にフィードバックし、
前記PWM信号出力回路が、前記正側振幅生成回路及び前記負側振幅生成回路で生成された振幅に基づく前記出力PWM信号をオーディオ信号として出力する
オーディオ信号出力方法。
（７）
装置外へ出力するPWM信号である出力PWM信号の正側の振幅を生成する正側振幅生成回路と、
前記出力PWM信号の負側の振幅を生成する負側振幅生成回路と、
前記正側振幅生成回路と前記負側振幅生成回路それぞれが生成した振幅の差分を、前記正側振幅生成回路と前記負側振幅生成回路にフィードバックするフィードバック回路と
を有する増幅器
を備える電子機器。
（８）
オーディオデータを取得する取得部と、
取得された前記オーディオデータに対応するPWM信号を生成するPWM信号生成部と、
前記PWM信号生成部により生成された前記PWM信号が前記増幅器により電力増幅された信号に基づいて音を出力するスピーカと
をさらに備える
前記（７）に記載の電子機器。
１１ PWM信号出力回路， １００ D級増幅器， １０１ 出力振幅設定回路， １０２ 正側振幅生成回路， １０３ 負側振幅生成回路， １０４ フィードバック回路， １１１ 加算器， １１２ 増幅回路， １３１ 正基準生成アンプ， １３２ 正出力アンプ， １３３ 出力容量， １４１ 負基準生成アンプ， １４２ 負出力アンプ， １４３ 出力容量， １５１,１５２ 抵抗， １５３ 正負バランスアンプ， ２００ オーディオプレーヤ， ２０１ 操作部， ２０４ 制御部， ２０７ PWM信号生成部， ２０８ D級増幅器， ２１０ スピーカ

Claims (8)

  1. 装置外へ出力するPWM信号である出力PWM信号の正側の振幅を生成する正側振幅生成回路と、
    前記出力PWM信号の負側の振幅を生成する負側振幅生成回路と、
    前記正側振幅生成回路と前記負側振幅生成回路それぞれが生成した振幅の差分とグランド電圧との差を増幅して、前記正側振幅生成回路と前記負側振幅生成回路の両方にフィードバックするフィードバック回路と
    を備える増幅器。
  2. 前記出力PWM信号の振幅を設定する出力振幅設定回路をさらに備え、
    前記出力振幅設定回路で設定された振幅の前記出力PWM信号が、前記正側振幅生成回路と前記負側振幅生成回路に供給される
    請求項１に記載の増幅器。
  3. 前記正側振幅生成回路は、前記出力PWM信号の正側の振幅として、前記出力振幅設定回路の出力電圧と同じ電圧値を生成し、
    前記負側振幅生成回路は、前記出力PWM信号の負側の振幅として、前記出力振幅設定回路の出力電圧と符号のみ異なる電圧値を生成する
    請求項２に記載の増幅器。
  4. 前記正側振幅生成回路と前記負側振幅生成回路で生成された振幅で前記出力PWM信号を出力するPWM信号出力回路をさらに備える
    請求項１に記載の増幅器。
  5. 前記フィードバック回路は、前記PWM信号出力回路のインピーダンスよりも高いインピーダンスで抵抗分割することで生成した前記差分とグランド電圧との差を増幅し、前記正側振幅生成回路と前記負側振幅生成回路の両方にフィードバックする
    請求項４に記載の増幅器。
  6. 正側振幅生成回路、負側振幅生成回路、フィードバック回路、及び、PWM信号出力回路を備える増幅器の
    前記正側振幅生成回路が、装置外へ出力するPWM信号である出力PWM信号の正側の振幅を生成し、
    前記負側振幅生成回路が、前記出力PWM信号の負側の振幅を生成し、
    前記フィードバック回路が、前記正側振幅生成回路と前記負側振幅生成回路それぞれが生成した振幅の差分とグランド電圧との差を増幅して、前記正側振幅生成回路と前記負側振幅生成回路の両方にフィードバックし、
    前記PWM信号出力回路が、前記正側振幅生成回路及び前記負側振幅生成回路で生成された振幅に基づく前記出力PWM信号をオーディオ信号として出力する
    オーディオ信号出力方法。
  7. 装置外へ出力するPWM信号である出力PWM信号の正側の振幅を生成する正側振幅生成回路と、
    前記出力PWM信号の負側の振幅を生成する負側振幅生成回路と、
    前記正側振幅生成回路と前記負側振幅生成回路それぞれが生成した振幅の差分とグランド電圧との差を増幅して、前記正側振幅生成回路と前記負側振幅生成回路の両方にフィードバックするフィードバック回路と
    を有する増幅器
    を備える電子機器。
  8. オーディオデータを取得する取得部と、
    取得された前記オーディオデータに対応するPWM信号を生成するPWM信号生成部と、
    前記PWM信号生成部により生成された前記PWM信号が前記増幅器により電力増幅された信号に基づいて音を出力するスピーカと
    をさらに備える
    請求項７に記載の電子機器。
JP2017545139A 2015-10-13 2016-09-29 増幅器、オーディオ信号出力方法、および電子機器 Active JP6840673B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015201725 2015-10-13
JP2015201725 2015-10-13
PCT/JP2016/078750 WO2017065010A1 (ja) 2015-10-13 2016-09-29 増幅器、オーディオ信号出力方法、および電子機器

Publications (2)

Publication Number Publication Date
JPWO2017065010A1 JPWO2017065010A1 (ja) 2018-07-26
JP6840673B2 true JP6840673B2 (ja) 2021-03-10

Family

ID=58517579

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017545139A Active JP6840673B2 (ja) 2015-10-13 2016-09-29 増幅器、オーディオ信号出力方法、および電子機器

Country Status (3)

Country Link
US (1) US10284152B2 (ja)
JP (1) JP6840673B2 (ja)
WO (1) WO2017065010A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI644578B (zh) * 2017-12-12 2018-12-11 絡達科技股份有限公司 音頻系統
CN111556385A (zh) * 2020-05-12 2020-08-18 深圳市信维声学科技有限公司 微型扬声器及其振幅调节方法
CN112543000B (zh) * 2020-11-09 2022-02-15 武汉市聚芯微电子有限责任公司 供电电路、方法、音频功率放大器和集成电路

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5626416U (ja) 1979-08-08 1981-03-11
JPS6115624Y2 (ja) 1979-12-11 1986-05-15
JPH0869332A (ja) 1994-08-30 1996-03-12 Sanyo Electric Co Ltd 電圧発生回路
EP1784912A4 (en) * 2004-07-30 2012-03-14 Biovigilant Systems Inc PATHOGENIC AND PARTICULATE DETECTOR SYSTEM AND METHOD
JP4587222B2 (ja) 2005-11-29 2010-11-24 ローム株式会社 Ｄ級アンプ及びこれを備えた音響機器
US7312654B2 (en) * 2005-12-20 2007-12-25 Freescale Semiconductor, Inc. Quiet power up and power down of a digital audio amplifier
US7463089B1 (en) * 2006-07-28 2008-12-09 National Semiconductor Corporation Class D audio power amplifier for mobile applications
WO2010016947A1 (en) * 2008-08-08 2010-02-11 Ciris Energy, Inc. Well stimulation
JP5439694B2 (ja) * 2009-06-22 2014-03-12 ルネサスエレクトロニクス株式会社 パルス幅変調回路
JP5343782B2 (ja) 2009-09-15 2013-11-13 ヤマハ株式会社 Ｄ級増幅器
US20140019298A1 (en) * 2012-07-12 2014-01-16 Shopzilla, Inc. Systems and methods for universal online checkout
US9543913B2 (en) * 2013-01-09 2017-01-10 Osc, Llc Programmably configured switchmode audio amplifier

Also Published As

Publication number Publication date
JPWO2017065010A1 (ja) 2018-07-26
US10284152B2 (en) 2019-05-07
WO2017065010A1 (ja) 2017-04-20
US20180278217A1 (en) 2018-09-27

Similar Documents

Publication Publication Date Title
US7068103B2 (en) Operational transconductance amplifier input driver for class D audio amplifiers
TWI465034B (zh) 放大器電路及放大器電路中放大訊號之方法
US10554189B2 (en) Analogue signal paths
JP6510199B2 (ja) スイッチング回路、オーディオアンプ集積回路、電子機器、電気音響変換素子の駆動方法
US8159299B2 (en) Duplicate feedback network in class D amplifiers
US11342892B2 (en) Amplifier and signal processing circuit
JP6629562B2 (ja) オーディオ回路、それを用いた電子機器
KR102057320B1 (ko) 팝/클릭 잡음을 감쇄하는 헤드폰 드라이버 및 이를 포함하는 시스템온칩
CN110383680B (zh) Mems传感器
JP6840673B2 (ja) 増幅器、オーディオ信号出力方法、および電子機器
CN202586876U (zh) 差频消除电路、脉冲宽度调制信号产生电路与放大器电路
US10404248B2 (en) Calibration of a dual-path pulse width modulation system
US8400214B2 (en) Class AB output stage
JP6381960B2 (ja) オーディオアンプ、オーディオ出力回路、オーディオ用集積回路、電子機器、オーディオ信号の増幅方法
WO2016194651A1 (ja) 増幅器及びその制御方法、並びに電子機器
KR101499485B1 (ko) 음성출력장치 및 음성출력 방법
JP5749137B2 (ja) オーディオ信号処理回路およびそれを用いた電子機器
WO2022180351A1 (en) Class d amplifier circuitry
JP5343782B2 (ja) Ｄ級増幅器
US20120013403A1 (en) Amplifier circuit
US10334363B2 (en) Audio signal processing circuit and electronic apparatus including the same
JP6197824B2 (ja) 信号変調回路
JP2006203757A (ja) デジタルスイッチングアンプ
JP5697144B2 (ja) 電圧増幅装置、及び電圧増幅方法
CN106941341B (zh) 功放电路、音频设备和功放电路的电压反馈方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200915

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210217

R150 Certificate of patent or registration of utility model

Ref document number: 6840673

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150