[go: up one dir, main page]

JP6828548B2 - Electronic information storage medium, IC card, tampering check method and tampering check program - Google Patents

Electronic information storage medium, IC card, tampering check method and tampering check program Download PDF

Info

Publication number
JP6828548B2
JP6828548B2 JP2017059251A JP2017059251A JP6828548B2 JP 6828548 B2 JP6828548 B2 JP 6828548B2 JP 2017059251 A JP2017059251 A JP 2017059251A JP 2017059251 A JP2017059251 A JP 2017059251A JP 6828548 B2 JP6828548 B2 JP 6828548B2
Authority
JP
Japan
Prior art keywords
check
data
storage area
security
electronic information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017059251A
Other languages
Japanese (ja)
Other versions
JP2018163446A (en
Inventor
直樹 勝又
直樹 勝又
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2017059251A priority Critical patent/JP6828548B2/en
Publication of JP2018163446A publication Critical patent/JP2018163446A/en
Application granted granted Critical
Publication of JP6828548B2 publication Critical patent/JP6828548B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Storage Device Security (AREA)

Description

IC(Integrated Circuit)チップ等の電子情報記憶媒体の技術分野に関する。 The present invention relates to the technical field of electronic information storage media such as IC (Integrated Circuit) chips.

ICカードは、クレジットカード、銀行キャッシュカード、ETC(登録商標)(Electronic Toll Collection System)カード、SIM(Subscriber Identity Module Card)カードなどに用いられており、その用途の特性上、高いセキュリティが求められている。 IC cards are used for credit cards, bank cash cards, ETC (registered trademark) (Electronic Toll Collection System) cards, SIM (Subscriber Identity Module Card) cards, etc., and high security is required due to the characteristics of their use. ing.

ICカードに搭載されるICチップは、認証のための演算や、鍵の保存などを実施しており、それらの情報を不正に入手するために様々な外部からの攻撃にさらされる。その攻撃の代表的なものには、SPA(Simple Power Analysis)攻撃やDPA(Differential Power Analysis)攻撃といった消費電力解析攻撃、DFA(Differential Fault Analysis)攻撃、レーザ照射によるデータ改竄などがある。 The IC chip mounted on the IC card performs calculations for authentication, storage of keys, and the like, and is exposed to various external attacks in order to illegally obtain such information. Typical examples of such attacks include power consumption analysis attacks such as SPA (Simple Power Analysis) attacks and DPA (Differential Power Analysis) attacks, DFA (Differential Fault Analysis) attacks, and data falsification by laser irradiation.

消費電力解析攻撃は、ICカードの消費電力が処理内容と相関があることに着目して、消費電力を測定して統計処理することにより情報を不正に入手するものである。これに対して特許文献1には、消費電力解析攻撃への対策技術が開示されている。 The power consumption analysis attack focuses on the fact that the power consumption of the IC card correlates with the processing content, and illegally obtains information by measuring the power consumption and performing statistical processing. On the other hand, Patent Document 1 discloses a countermeasure technique against a power consumption analysis attack.

特開2005−322018号公報Japanese Unexamined Patent Publication No. 2005-322018

一方で、レーザ照射による攻撃は、ICチップに対してレーザを照射してICチップに記憶されているデータを改竄することにより、ICチップに記憶されている情報を不正に入手したり、ICチップの不正処理(誤った鍵を用いた認証処理で正常終了するなど)を誘発したりする目的で実施される。 On the other hand, in an attack by laser irradiation, the information stored in the IC chip can be illegally obtained or the IC chip can be obtained by irradiating the IC chip with a laser and falsifying the data stored in the IC chip. It is carried out for the purpose of inducing fraudulent processing (such as normal termination by authentication processing using an incorrect key).

従来、レーザ照射による攻撃への対策として、重要なデータについてデータの二重化や誤り検出用のデータ(CRC(Cyclic Redundancy Check)など)による検証が行われており、不正行為が検出された場合、ICチップの機能を停止するなどのエラー処理を行っている。ここで、攻撃者がレーザ照射による攻撃を実施する場合、ICチップ上のどこに目的のデータが格納されているか(もしくは、どこに目的の処理の実行プログラムが格納されているか)は、ICチップの外観から知ることができない。そのため攻撃手法の一つとして、ICチップ上の複数の場所にレーザを照射し、その際のICチップの挙動(エラー処理が行われたかなど)を確認しながら攻撃対象を絞っていく方法がある。このとき、攻撃者は攻撃が成功するまで大量のICカードに対して攻撃を繰り返すことになるが、攻撃者にどれだけの枚数のICカードを消費させるかが、そのICカードのセキュリティ評価の指標の一つとなる。 Conventionally, as a countermeasure against attacks by laser irradiation, important data has been duplicated and verified by error detection data (CRC (Cyclic Redundancy Check), etc.), and when fraudulent activity is detected, IC Error processing such as stopping the function of the chip is performed. Here, when an attacker carries out an attack by laser irradiation, where the target data is stored on the IC chip (or where the execution program of the target process is stored) is the appearance of the IC chip. I can't know from. Therefore, as one of the attack methods, there is a method of irradiating multiple places on the IC chip with a laser and narrowing down the attack target while checking the behavior of the IC chip (whether error processing has been performed, etc.) at that time. .. At this time, the attacker repeats the attack against a large number of IC cards until the attack is successful, and how many IC cards the attacker consumes is an index of the security evaluation of the IC card. It becomes one of.

そこで、本発明は、レーザ照射による攻撃を行う攻撃者がICチップ等の電子情報記憶媒体上の記憶領域において、要求されるセキュリティレベルが高いデータ(例えば、秘密鍵やPIN(Personal Idendification Number)等)が記憶されている位置を容易に特定することができない電子情報記憶媒体等を提供することを目的とする。 Therefore, in the present invention, an attacker who attacks by laser irradiation is required to have a high security level in a storage area on an electronic information storage medium such as an IC chip (for example, a private key, a PIN (Personal Idendification Number), etc.). It is an object of the present invention to provide an electronic information storage medium or the like in which the position where) is stored cannot be easily specified.

上記課題を解決するために、請求項1に記載の発明は、通常の記憶領域と、当該通常の記憶領域に記録されるデータより要求されるセキュリティレベルの高いセキュリティデータを記憶するセキュリティ記憶領域とを有し、前記通常の記憶領域にチェック用データを記憶する記憶手段と、前記セキュリティ記憶領域と、前記チェック用データが記憶されている記憶領域に対する改竄チェックを行うチェック手段と、前記改竄チェックの結果、改竄が検出された場合にエラー処理を行うエラー処理手段と、を備えることを特徴とする。 In order to solve the above problems, the invention according to claim 1 includes a normal storage area and a security storage area for storing security data having a higher security level than the data recorded in the normal storage area. A storage means for storing check data in the normal storage area, a security storage area, a check means for performing a tampering check on a storage area in which the check data is stored, and a tampering check. As a result, it is characterized by providing an error processing means for performing error processing when tampering is detected.

請求項2に記載の発明は、請求項1に記載の電子情報記憶媒体であって、前記通常の記憶領域には、複数の前記チェック用データが分散して記憶されていることを特徴とする。 The invention according to claim 2 is the electronic information storage medium according to claim 1, wherein a plurality of the check data are distributed and stored in the normal storage area. ..

請求項3に記載の発明は、請求項1又は2に記載の電子情報記憶媒体であって、前記セキュリティデータを使用するセキュリティ処理を実行するセキュリティ処理実行手段を更に備え、前記チェック手段は、前記チェック用データが記憶されている記憶領域に対する改竄チェックを、前記セキュリティ処理の実行前、実行中又は実行後の少なくとも何れかの時期に行うことを特徴とする。 The invention according to claim 3 is the electronic information storage medium according to claim 1 or 2, further comprising a security process execution means for executing a security process using the security data, and the check means is the above-mentioned check means. The storage area in which the check data is stored is checked for falsification at least at any time before, during, or after the execution of the security process.

請求項4に記載の発明は、請求項1乃至3の何れか一項に記載の電子情報記憶媒体であって、前記チェック手段は、前記セキュリティ記憶領域に対する改竄チェックを行う時期と同じ時期に、前記チェック用データが記憶されている記憶領域に対する改竄チェックを行うことを特徴とする。 The invention according to claim 4 is the electronic information storage medium according to any one of claims 1 to 3, wherein the checking means performs a falsification check on the security storage area at the same time. It is characterized in that a falsification check is performed on a storage area in which the check data is stored.

請求項5に記載の発明は、請求項1乃至4の何れか一項に記載の電子情報記憶媒体であって、前記チェック用データは固定長の所定値からなるデータであり、前記記憶手段は、前記チェック用データと同じ固定長の所定値からなる比較用データを更に記憶し、前記チェック手段は、前記チェック用データが記憶されている記憶領域に対する改竄チェックを行う場合、前記チェック用データと前記比較用データを比較することを特徴とする。 The invention according to claim 5 is the electronic information storage medium according to any one of claims 1 to 4, wherein the check data is data having a fixed length of a predetermined value, and the storage means is When the comparison data having a predetermined value having the same fixed length as the check data is further stored, and the check means performs a tampering check on the storage area in which the check data is stored, the check data and the check data are stored. It is characterized in that the comparison data is compared.

請求項6に記載の発明は、請求項1乃至5の何れか一項に記載の電子情報記憶媒体を備えるICカードである。 The invention according to claim 6 is an IC card including the electronic information storage medium according to any one of claims 1 to 5.

請求項7に記載の発明は、通常の記憶領域と、当該通常の記憶領域に記録されるデータより要求されるセキュリティレベルの高いセキュリティデータを記憶するセキュリティ記憶領域とを有し、前記通常の記憶領域にチェック用データを記憶する記憶手段を備える電子情報記憶媒体における改竄チェック方法であって、前記セキュリティ記憶領域と、前記チェック用データが記憶されている記憶領域に対する改竄チェックを行うチェック工程と、前記改竄チェックの結果、改竄が検出された場合にエラー処理を行うエラー処理工程と、を含むことを特徴とする。 The invention according to claim 7 has a normal storage area and a security storage area for storing security data having a higher security level required than the data recorded in the normal storage area. A tampering check method in an electronic information storage medium provided with a storage means for storing check data in an area, the security storage area and a check step of performing a tampering check on the storage area in which the check data is stored. It is characterized by including an error processing step of performing error processing when tampering is detected as a result of the tampering check.

請求項8に記載の発明は、通常の記憶領域と、当該通常の記憶領域に記録されるデータより要求されるセキュリティレベルの高いセキュリティデータを記憶するセキュリティ記憶領域とを有し、前記通常の記憶領域にチェック用データを記憶する記憶手段を備える電子情報記憶媒体に含まれるコンピュータを、前記セキュリティ記憶領域と、前記チェック用データが記憶されている記憶領域に対する改竄チェックを行うチェック手段、前記改竄チェックの結果、改竄が検出された場合にエラー処理を行うエラー処理手段、として機能させることを特徴とする。 The invention according to claim 8 has a normal storage area and a security storage area for storing security data having a higher security level required than the data recorded in the normal storage area. A check means for checking a computer included in an electronic information storage medium including a storage means for storing check data in an area for tampering with the security storage area and the storage area in which the check data is stored, the tamper check. As a result of the above, it is characterized in that it functions as an error processing means for performing error processing when tampering is detected.

本発明によれば、セキュリティ記憶領域と通常の記憶領域について改竄チェックを行い、セキュリティ記憶領域が改竄された場合に限らず通常の記憶領域におけるチェック用データが改竄された場合にもエラー処理を行うことから、攻撃者によるチェック用データが攻撃された場合にエラー処理が行われることにより、当該チェック用データの部分にセキュリティデータが記憶されていると攻撃者を勘違いさせることができる。したがって、攻撃者は、要求されるセキュリティレベルが高いセキュリティデータが記憶されている位置を容易に特定することができない。 According to the present invention, falsification check is performed on the security storage area and the normal storage area, and error processing is performed not only when the security storage area is falsified but also when the check data in the normal storage area is falsified. Therefore, when the check data by the attacker is attacked, the error processing is performed, so that the attacker can misunderstand that the security data is stored in the check data part. Therefore, the attacker cannot easily identify the location where the security data with a high required security level is stored.

本実施形態におけるICカード1に搭載されたICチップ1aのハードウェア構成例を示す図である。It is a figure which shows the hardware configuration example of the IC chip 1a mounted on the IC card 1 in this embodiment. 本実施形態におけるフラッシュメモリ13の記憶領域の構造例を示す図である。It is a figure which shows the structural example of the storage area of the flash memory 13 in this embodiment. 本実施形態におけるチェック用データ格納位置テーブルTの構成例を示す図である。It is a figure which shows the configuration example of the check data storage position table T in this embodiment. 本実施形態におけるCPU10の動作例を示すフローチャートである。It is a flowchart which shows the operation example of the CPU 10 in this embodiment. 変形例におけるチェック用データ格納位置テーブルT2の構成例を示す図である。It is a figure which shows the configuration example of the check data storage position table T2 in the modification.

以下、図面を参照して本発明の実施形態について詳細に説明する。まず、図1等を参照して、ICカード1に搭載されたICチップ1aの概要構成及び機能について説明する。図1は、ICチップ1aのハードウェア構成例を示す図である。なお、ICカード1は、クレジットカード、銀行キャッシュカード、ETCカード、電子マネーカード、社員カード等として使用される。或いは、ICカード1は、スマートフォンや携帯電話機等の通信機器に組み込まれる。ICチップ1aは本発明における電子情報記憶媒体を構成するが、この電子情報記憶媒体は通信機器の回路基板上に直接組み込んで構成するようにしてもよい。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. First, the outline configuration and functions of the IC chip 1a mounted on the IC card 1 will be described with reference to FIG. 1 and the like. FIG. 1 is a diagram showing a hardware configuration example of the IC chip 1a. The IC card 1 is used as a credit card, a bank cash card, an ETC card, an electronic money card, an employee card, and the like. Alternatively, the IC card 1 is incorporated in a communication device such as a smartphone or a mobile phone. The IC chip 1a constitutes the electronic information storage medium of the present invention, and the electronic information storage medium may be configured by being directly incorporated on a circuit board of a communication device.

[1.ICチップ1aの概要構成及び機能]
図1に示すように、ICチップ1aは、CPU10、ROM(Read Only Memory)11、データを一時的に記憶するための揮発性メモリであるRAM(Random Access Memory)12、不揮発性メモリであるフラッシュメモリ13、及びI/O回路14を備えて構成される。なお、フラッシュメモリの代わりに「Electrically Erasable Programmable Read-Only Memory」を採用しても構わない。
[1. Outline of IC chip 1a Configuration and function]
As shown in FIG. 1, the IC chip 1a includes a CPU 10, a ROM (Read Only Memory) 11, a RAM (Random Access Memory) 12, which is a volatile memory for temporarily storing data, and a flash, which is a non-volatile memory. It is configured to include a memory 13 and an I / O circuit 14. In addition, "Electrically Erasable Programmable Read-Only Memory" may be adopted instead of the flash memory.

I/O回路14は、外部端末2とのインターフェイスを担う。これにより、ICチップ1aは、ICリーダ・ライタを備える外部端末との間で接触又は非接触で通信を行うことができる。接触式のICチップ1aの場合、I/O回路14には、例えば、C1〜C8の8個の端子が備えられている。例えば、C1端子は電源端子(ICチップ1aへ電源供給する端子)、C2端子はリセット端子、C3端子はクロック端子、C5端子はグランド端子、C7端子は外部端末との間で通信を行うための端子である。一方、非接触式のICチップ1aの場合、I/O回路14には、例えば、アンテナ、及び変復調回路が備えられている。なお、外部端末の例としては、ICカード発行機、ATM、改札機、認証用ゲート等が挙げられる。或いは、ICチップ1aが通信機器に組み込まれる場合、外部端末には通信機器の機能を担う制御部が該当する。 The I / O circuit 14 serves as an interface with the external terminal 2. As a result, the IC chip 1a can perform contact or non-contact communication with an external terminal including an IC reader / writer. In the case of the contact type IC chip 1a, the I / O circuit 14 is provided with, for example, eight terminals C1 to C8. For example, the C1 terminal is a power supply terminal (terminal that supplies power to the IC chip 1a), the C2 terminal is a reset terminal, the C3 terminal is a clock terminal, the C5 terminal is a ground terminal, and the C7 terminal is for communicating with an external terminal. It is a terminal. On the other hand, in the case of the non-contact type IC chip 1a, the I / O circuit 14 is provided with, for example, an antenna and a modulation / demodulation circuit. Examples of external terminals include IC card issuing machines, ATMs, ticket gates, authentication gates, and the like. Alternatively, when the IC chip 1a is incorporated in a communication device, the external terminal corresponds to a control unit that has a function of the communication device.

RAM12は、例えばOS、ミドルウェア、各種アプリケーションが機能するうえで一時的に必要となるデータが記憶される。 The RAM 12 stores, for example, data temporarily required for the OS, middleware, and various applications to function.

フラッシュメモリ13には、OS、ミドルウェア及びアプリケーション等のプログラムや、各種データを記憶する。 The flash memory 13 stores programs such as an OS, middleware, and applications, and various data.

ここで、図2を用いて、フラッシュメモリ13が形成する記憶領域の構造について説明する。フラッシュメモリ13が形成する記憶領域は、セキュリティ領域131と、ノーマル領域132とを含んで構成される。セキュリティ領域131は、例えば、秘密鍵、電話機能の認証鍵或いはJava(登録商標)のKeyクラスのオブジェクトといった鍵データ、電話機能のPIN(Personal Identification Number)や、暗号演算や比較演算などのセキュリティに関わる処理のプログラムコードなど、ノーマル領域132に記憶されるデータと比較して要求されるセキュリティレベルが高いセキュリティデータを記憶する。 Here, the structure of the storage area formed by the flash memory 13 will be described with reference to FIG. The storage area formed by the flash memory 13 includes a security area 131 and a normal area 132. The security area 131 is used for security such as private key, authentication key for telephone function, key data such as Java (registered trademark) Key class object, PIN (Personal Identification Number) for telephone function, and encryption calculation and comparison calculation. Stores security data with a higher required security level than data stored in the normal area 132, such as program code for related processing.

ノーマル領域132は、各種プログラムや、セキュリティ領域131に記憶しないデータを記憶する。また、ノーマル領域132は、ICチップ1aを対象とする攻撃者によるレーザ攻撃(データの改竄)が行われていないかをチェックするためのチェック用データCを記憶する。このとき、ノーマル領域132全域を満遍なくチェックするために、複数のチェック用データCを物理的に分散して記憶しておくことが好ましい。また、本実施形態のチェック用データCは固定長(例えば、1バイト)の所定値からなる。なお、ノーマル領域132全体に占めるチェック用データCを記憶する合算領域の大きさは、他に記憶しなければならないデータの量などを考慮して設計者が予め設定してもよいし、OSが他に記憶しなければならないデータの量等に応じて適宜変更する構成としてもよい。 The normal area 132 stores various programs and data that are not stored in the security area 131. Further, the normal region 132 stores check data C for checking whether or not a laser attack (data falsification) by an attacker targeting the IC chip 1a has been performed. At this time, in order to evenly check the entire area 132 of the normal region, it is preferable to physically disperse and store a plurality of check data C. Further, the check data C of the present embodiment is composed of a predetermined value having a fixed length (for example, 1 byte). The size of the total area for storing the check data C in the entire normal area 132 may be set in advance by the designer in consideration of the amount of data that must be stored elsewhere, or the OS may set it. The configuration may be changed as appropriate according to the amount of data that must be stored.

図3は、ノーマル領域132においてチェック用データCが記憶(格納)されている位置を特定する際に用いられるチェック用データ格納位置テーブルTの構成例を示す図である。チェック用データ格納位置テーブルTはフラッシュメモリ13に記憶される。チェック用データ格納位置テーブルTには、チェック用データC毎に、INDEXとアドレスを示す情報が記述される。アドレスは、ノーマル領域132においてチェック用データCが格納されている位置を示す情報が記述される。記述方式は、絶対アドレス指定方式でも相対アドレス指定方式でも良い。 FIG. 3 is a diagram showing a configuration example of a check data storage position table T used when specifying a position where the check data C is stored (stored) in the normal area 132. The check data storage position table T is stored in the flash memory 13. In the check data storage position table T, information indicating an INDEX and an address is described for each check data C. For the address, information indicating the position where the check data C is stored in the normal area 132 is described. The description method may be an absolute address specification method or a relative address specification method.

CPU10は、コンピュータの一例であり、フラッシュメモリ13に記憶された各種プログラムを実行する演算装置である。各種プログラムには、仮想マシンプログラム、Java等のプログラム言語で記述されるアプリが含まれる。OS、及び仮想マシンプログラムは、複数のネイティブコード(実行コード群)で記述される。OSは、ICチップ1aの動作を直接コントロールするソフトウェアである。OS、及び仮想マシンプログラムは、ROM11に記憶されてもよい。なお、以下、OSを主語として処理の説明をする場合、実際には、CPU10がOSを実行することにより処理が行われる。 The CPU 10 is an example of a computer, and is an arithmetic unit that executes various programs stored in the flash memory 13. Various programs include virtual machine programs and applications written in a program language such as Java. The OS and the virtual machine program are described by a plurality of native codes (execution code groups). The OS is software that directly controls the operation of the IC chip 1a. The OS and the virtual machine program may be stored in the ROM 11. In the following description of the process with the OS as the subject, the process is actually performed by the CPU 10 executing the OS.

OSは、ICチップ1aを対象とする攻撃者によるレーザ攻撃(データの改竄)が行われていないかを改竄チェックを行う。OSは、ノーマル領域132に対するレーザ攻撃に対しては、ノーマル領域132に格納されている複数のチェック用データCのうち一部又は全てを検査対象のチェック用データCとして改竄チェックを行う。具体的には、OSは、固定長の所定値からなるチェック用データC値と同一の値を持つ比較用データをフラッシュメモリ13(又はRAM12)に保持しておき、この値が検査対象のチェック用データCと一致するか否かにより改竄チェックを行う。なお、OSは、セキュリティ領域131についても改竄チェックを行う。セキュリティ領域131についての改竄チェックは、従来公知の手法(例えば、CRC等)を採用してもよいし、ノーマル領域132と同様にセキュリティ領域131についてもチェック用データCによるチェックを行っても良い。 The OS performs a falsification check to see if a laser attack (data falsification) by an attacker targeting the IC chip 1a has been performed. For a laser attack on the normal region 132, the OS performs a falsification check by using a part or all of the plurality of check data C stored in the normal region 132 as the check data C to be inspected. Specifically, the OS holds comparison data having the same value as the check data C value consisting of a fixed length predetermined value in the flash memory 13 (or RAM 12), and this value is the check to be inspected. A falsification check is performed depending on whether or not the data matches the data C. The OS also checks for tampering with the security area 131. For the falsification check of the security area 131, a conventionally known method (for example, CRC or the like) may be adopted, or the security area 131 may be checked by the check data C as in the normal area 132.

OSは、セキュリティ領域131又はノーマル領域132に対する改竄チェックにより改竄が検出された場合に、エラー処理を行う。エラー処理としては従来公知の処理(例えば、ICチップ1aの機能停止など)を行う。 The OS performs error processing when tampering is detected by the tampering check on the security area 131 or the normal area 132. As the error processing, a conventionally known processing (for example, stopping the function of the IC chip 1a) is performed.

[2.CPU10(OS)の動作]
次に、図4を用いてCPU10(OS)によるノーマル領域132の改竄チェック処理について説明する。図4は、ノーマル領域132の改竄チェック処理の一例を示すフローチャートである。
[2. Operation of CPU10 (OS)]
Next, a falsification check process of the normal area 132 by the CPU 10 (OS) will be described with reference to FIG. FIG. 4 is a flowchart showing an example of falsification check processing of the normal area 132.

まず、OS(を実行するCPU10)は、ノーマル領域132の改竄チェックを行うチェック時期であるか否かを判定する(ステップS101)。チェック時期は、予め設定しておくこととし、例えば、以下(1)−(3)の時期を設定することができる。
(1)セキュリティ領域131に格納されたデータ(鍵データや制御データ)を用いた処理(「セキュリティ処理」の一例)の処理前、処理中又は処理後
(2)リーダ・ライタからの信号によりICチップ1aが処理を開始する前
(3)ICチップ1aが外部にデータを送信する前
但し、改竄チェックであるので、上記(1)−(3)の時期以外の時期に行っても良い。また、ノーマル領域132の改竄チェック処理ではチェック用データCを検査対象とする改竄チェックを行うが、セキュリティ領域131についての改竄チェックを行う時期(上記(1)−(3)の時期や、その他従来公知の時期など)と同じ時期に行っても良いし、異なる時期に行っても良い。
First, the OS (CPU 10 that executes) determines whether or not it is the check time to check the falsification of the normal area 132 (step S101). The check time is set in advance, and for example, the following times (1)-(3) can be set.
(1) Before, during, or after processing (an example of "security processing") using data (key data or control data) stored in the security area 131 (2) IC by a signal from the reader / writer Before the chip 1a starts processing (3) Before the IC chip 1a transmits data to the outside However, since it is a falsification check, it may be performed at a time other than the above (1)-(3). Further, in the falsification check process of the normal area 132, the falsification check is performed on the check data C as the inspection target, but the time of the falsification check of the security area 131 (the time of (1)-(3) above and other conventional times). It may be performed at the same time as (known time, etc.) or at a different time.

OSは、改竄チェックのチェック時期ではないと判定した場合には(ステップS101:NO)、再度、ステップS101の処理を行う。一方、OSは、改竄チェックのチェック時期であると判定した場合には、(ステップS101:YES)、チェック用データ格納位置テーブルTを参照し、INDEXをランダムに抽出する(ステップS102)。例えば、OSは、チェック用データ格納位置テーブルTに記述されているINDEXのうち、所定数(CPU10の処理性能と改竄チェック処理に許容される処理時間に応じて設定される)のINDEXをランダム(例えば、乱数値を用いる)に抽出する。 When the OS determines that it is not the check time for the falsification check (step S101: NO), the OS performs the process of step S101 again. On the other hand, when the OS determines that it is time to check for falsification check (step S101: YES), the OS refers to the check data storage position table T and randomly extracts INDEX (step S102). For example, the OS randomly selects a predetermined number of INDEXs (set according to the processing performance of the CPU 10 and the processing time allowed for the falsification check processing) among the INDEXs described in the check data storage position table T. For example, use a random value).

次に、OSは、ステップS102の処理で抽出した一のINDEXに対応するアドレスを特定する(ステップS103)。次いで、OSは、ステップS103の処理で特定したアドレスに記憶されているチェック用データCを検査対象として改竄チェックを行う(ステップS104)。具体的には、OSは、検査対象のチェック用データCと、フラッシュメモリ13(又はRAM12)に保持しておいた比較用データを比較する。 Next, the OS specifies an address corresponding to one INDEX extracted in the process of step S102 (step S103). Next, the OS performs a falsification check on the check data C stored in the address specified in the process of step S103 as an inspection target (step S104). Specifically, the OS compares the check data C to be inspected with the comparison data stored in the flash memory 13 (or RAM 12).

次に、OSは、ステップS104の改竄チェックの結果、改竄されているか否かを判定する(ステップS105)。このとき、OSは、改竄されている(チェック用データCと比較用データが一致しない)と判定した場合には(ステップS105:YES)、エラー処理を行い(ステップS106)、改竄チェック処理を終了する。一方、OSは、改竄されていない(チェック用データCと比較用データが一致する)と判定した場合には(ステップS105:NO)、次いで、ステップS102の処理で抽出したINDEXの件数分の改竄チェックを行ったか否かを判定する(ステップS107)。 Next, the OS determines whether or not it has been tampered with as a result of the tampering check in step S104 (step S105). At this time, if the OS determines that the data has been tampered with (the check data C and the comparison data do not match) (step S105: YES), the OS performs error processing (step S106) and ends the tampering check process. To do. On the other hand, when the OS determines that the data has not been tampered with (the check data C and the comparison data match) (step S105: NO), then the OS has tampered with the number of INDEX extracted in the process of step S102. It is determined whether or not the check has been performed (step S107).

OSは、ステップS102の処理で抽出したINDEXの件数分の改竄チェックを行っていないと判定した場合には(ステップS107:NO)、ステップS103の処理に移行する。すなわち、OSは、ステップS102の処理で抽出したINDEXに対応するアドレスに記憶されている全てのチェック用データCについて改竄チェックを行うまで、ステップS103からステップS107のループ処理を繰り返す。OSは、ループ処理中のステップS103の処理において、ステップS102の処理で抽出したINDEXに対応するアドレスのうち、それまでのループ処理中に特定していない一のINDEXに対応するアドレスを特定することとする。 When the OS determines that the falsification check for the number of INDEX cases extracted in the process of step S102 has not been performed (step S107: NO), the OS proceeds to the process of step S103. That is, the OS repeats the loop processing of steps S103 to S107 until all the check data C stored in the address corresponding to the INDEX extracted in the process of step S102 is checked for falsification. In the process of step S103 during the loop processing, the OS specifies the address corresponding to one INDEX that has not been specified during the loop processing so far, among the addresses corresponding to the INDEX extracted in the process of step S102. And.

一方、OSは、ステップS102の処理で抽出したINDEXの件数分の改竄チェックを行ったと判定した場合には(ステップS107:YES)、改竄チェック処理を終了する。 On the other hand, when it is determined that the falsification check for the number of INDEX cases extracted in the process of step S102 has been performed (step S107: YES), the OS ends the falsification check process.

以上説明した本実施形態のICチップ1aは、フラッシュメモリ13(「記憶手段」の一例)が、ノーマル領域132(「通常の記憶領域」の一例)と、ノーマル領域132に記録されるデータより要求されるセキュリティレベルの高いセキュリティデータを記憶するセキュリティ領域131(「セキュリティ記憶領域」の一例)とを有し、ノーマル領域132にチェック用データCを記憶し、CPU10(「チェック手段」、「エラー処理手段」の一例)が、セキュリティ領域131と、チェック用データCが記憶されている記憶領域に対する改竄チェックを行い、改竄チェックの結果、改竄が検出された場合にエラー処理を行う。 In the IC chip 1a of the present embodiment described above, the flash memory 13 (an example of the "storage means") is requested from the normal area 132 (an example of the "normal storage area") and the data recorded in the normal area 132. It has a security area 131 (an example of a "security storage area") that stores security data with a high security level, stores check data C in the normal area 132, and CPU 10 ("check means", "error processing". An example of "means") performs a tampering check on the security area 131 and the storage area in which the check data C is stored, and performs error processing when tampering is detected as a result of the tampering check.

したがって、本実施形態のICチップ1aによれば、セキュリティ領域131とノーマル領域132について改竄チェックを行い、セキュリティ領域131が改竄された場合に限らずノーマル領域132におけるチェック用データCが改竄されていた場合にもエラー処理を行うことから、攻撃者によるチェック用データCが攻撃された場合にエラー処理が行われることにより、チェック用データCの部分にセキュリティデータが記憶されていると攻撃者を勘違いさせることができる。したがって、攻撃者は、要求されるセキュリティレベルが高いセキュリティデータが記憶されている位置を容易に特定することができない。 Therefore, according to the IC chip 1a of the present embodiment, the security area 131 and the normal area 132 are tampered with, and the check data C in the normal area 132 is tampered with not only when the security area 131 is tampered with. Since error processing is also performed in some cases, the attacker misunderstands that security data is stored in the check data C part because the error processing is performed when the check data C by the attacker is attacked. Can be made to. Therefore, the attacker cannot easily identify the location where the security data with a high required security level is stored.

また、本実施形態のICチップ1aは、ノーマル領域132には、複数のチェック用データCが分散して記憶されている。これにより、ノーマル領域132を広く改竄チェックを行うことができ、改竄が行われていた場合にはエラー処理が行われることから、攻撃者に対してセキュリティデータが記憶されている位置を特定しづらくさせることができる。 Further, in the IC chip 1a of the present embodiment, a plurality of check data Cs are distributed and stored in the normal region 132. As a result, the normal area 132 can be widely checked for tampering, and if tampering has been performed, error processing is performed, making it difficult for an attacker to identify the location where security data is stored. Can be made to.

更に、本実施形態のICチップ1aは、CPU10(「セキュリティ処理実行手段」の一例)が、セキュリティデータを使用するセキュリティ処理を実行し、チェック用データCが記憶されている記憶領域に対する改竄チェックを、セキュリティ処理の実行前、実行中又は実行後の少なくとも何れかの時期に行う場合がある。攻撃者は、レーザ攻撃により改竄したデータに基づいてセキュリティ処理を実行させることによりデータを漏洩させようとすることから、この場合、セキュリティ処理の実行前、実行中又は実行後の少なくとも何れかの時期に改竄チェックを行い改竄が行われていた場合にはエラー処理を行うことにより、セキュリティ領域131の物理的な位置を攻撃者に推測され難くすることができる。 Further, in the IC chip 1a of the present embodiment, the CPU 10 (an example of "security processing execution means") executes security processing using security data, and checks for falsification of the storage area in which the check data C is stored. , It may be performed at least at any time before, during, or after the execution of the security process. Since an attacker attempts to leak data by executing security processing based on data falsified by a laser attack, in this case, at least at least any time before, during, or after execution of the security processing. By performing a tampering check and processing an error if tampering has been performed, it is possible to make it difficult for an attacker to guess the physical position of the security area 131.

更にまた、本実施形態のICチップ1aは、CPU10が、セキュリティ領域131に対する改竄チェックを行う時期と同じ時期に、チェック用データCが記憶されている記憶領域に対する改竄チェックを行ってもよい。この場合、ノーマル領域132へのレーザ攻撃であったとしても、セキュリティ領域131への攻撃と同じエラー処理を同じ時期に実施することで、攻撃者にノーマル領域132をセキュリティ領域131と誤認させ、セキュリティ領域131への攻撃を減らすことができ、延いてはセキュリティデータが漏洩する可能性が減少させることができる。 Furthermore, the IC chip 1a of the present embodiment may perform a falsification check on the storage area in which the check data C is stored at the same time as the CPU 10 performs the falsification check on the security area 131. In this case, even if it is a laser attack on the normal area 132, by performing the same error processing as the attack on the security area 131 at the same time, the attacker can misidentify the normal area 132 as the security area 131 and secure the security. Attacks on the area 131 can be reduced, and thus the possibility of security data leakage can be reduced.

また、本実施形態のICチップ1aは、チェック用データCは固定長の所定値からなるデータであり、フラッシュメモリ13(又はRAM12)(「記憶手段」の一例)は、チェック用データCと同じ固定長の所定値からなる比較用データを更に記憶し、CPU10は、チェック用データCが記憶されている記憶領域に対する改竄チェックを行う場合、チェック用データCと比較用データを比較する。したがって、各チェック用データCを長さと値が異なるデータとした場合と比較して、フラッシュメモリ13(又はRAM12)を有効活用することができ(チェック用データC毎に比較用データを記憶しておく必要がない)、改竄チェック処理におけるCPU10の処理負荷も軽減することができる。 Further, in the IC chip 1a of the present embodiment, the check data C is data having a fixed length of a predetermined value, and the flash memory 13 (or RAM 12) (an example of "storage means") is the same as the check data C. Further storing the comparison data consisting of a predetermined value of a fixed length, the CPU 10 compares the check data C with the comparison data when performing a tampering check on the storage area in which the check data C is stored. Therefore, the flash memory 13 (or RAM 12) can be effectively used as compared with the case where each check data C has a different length and value (comparison data is stored for each check data C). It is not necessary to keep it), and the processing load of the CPU 10 in the falsification check processing can also be reduced.

[3.変形例]
次に、上記実施形態の変形例について説明する。なお、以下に説明する変形例は適宜組み合わせることができる。
[3. Modification example]
Next, a modified example of the above embodiment will be described. The modifications described below can be combined as appropriate.

[3.1.変形例1]
図2では、プログラム中にチェック用データCが含まれていないが、プログラム中にチェック用データCを配置してもよい。例えば、プログラムのコードの中で、チェック用データCを処理には使わないダミーデータとして定義する。当該ダミーデータは当該プログラムの処理では使用しないが、外部から参照可能に定義しておくことで、OSはダミーデータがフラッシュメモリ13のどの位置に記憶されているかを把握することができるので、チェック用データ格納位置テーブルTのアドレス欄に記述することとする。これにより、フラッシュメモリ13のプログラムが記憶されている領域中にチェック用データCをダミーデータとして記憶させることができる。
[3.1. Modification 1]
In FIG. 2, the check data C is not included in the program, but the check data C may be arranged in the program. For example, in the program code, the check data C is defined as dummy data that is not used for processing. The dummy data is not used in the processing of the program, but by defining it so that it can be referred to from the outside, the OS can grasp where the dummy data is stored in the flash memory 13, so check it. It is described in the address field of the data storage position table T. As a result, the check data C can be stored as dummy data in the area where the program of the flash memory 13 is stored.

[3.2.変形例2]
上記実施形態では、チェック用データCを固定長の所定値からなるデータとしたが、チェック用データC毎に長さ(Length)又は値の少なくとも何れか一方を異ならせてもよい。この場合、図5に示すように、チェック用データ格納位置テーブルT2には、INDEX及びアドレスに加えて、チェック用データCの長さ(Length)と値を記述しておくこととする。そして、改竄チェック処理時には、チェック用データ格納位置テーブルT2に記述された「アドレス」から「長さ(Length)」分のチェック用データCを特定し、当該チェック用データCと、チェック用データ格納位置テーブルT2に記述された「値」を比較する。
[3.2. Modification 2]
In the above embodiment, the check data C is data having a fixed length of a predetermined value, but at least one of the length (Length) and the value may be different for each check data C. In this case, as shown in FIG. 5, in addition to the INDEX and the address, the length (Length) and the value of the check data C are described in the check data storage position table T2. Then, at the time of the falsification check process, the check data C for the "length" is specified from the "address" described in the check data storage position table T2, and the check data C and the check data are stored. The "values" described in the position table T2 are compared.

[3.3.変形例3]
上記実施形態では、固定長の所定値からなるチェック用データCをノーマル領域132に格納することとしたが、既にノーマル領域132において任意の位置、長さ(Length)、値で記憶されているビット列をチェック用データCとしてもよい。本変形例3の場合も変形例2の場合と同様のチェック用データ格納位置テーブルT2を用いることができる。本変形例によれば、固定長の所定値からなるチェック用データCをノーマル領域132に格納しなくてすむことから、ノーマル領域132の空き領域を多く確保することができる。但し、正常なプログラムの実行等により値が変わるビット列をチェック用データCとすると値が変わる度にチェック用データ格納位置テーブルT2の値を書き換える必要がありCPU10の処理負担が大きくなることから、値が変わることのないビット列を特定してチェック用データCとするのが好ましい。
[3.3. Modification 3]
In the above embodiment, the check data C consisting of a fixed length predetermined value is stored in the normal area 132, but a bit string already stored in the normal area 132 at an arbitrary position, length, and value. May be used as the check data C. In the case of the present modification 3, the same check data storage position table T2 as in the case of the modification 2 can be used. According to this modification, it is not necessary to store the check data C having a fixed length of a predetermined value in the normal area 132, so that a large amount of free area in the normal area 132 can be secured. However, if the bit string whose value changes due to normal program execution or the like is used as the check data C, the value of the check data storage position table T2 needs to be rewritten every time the value changes, which increases the processing load of the CPU 10. It is preferable to specify a bit string that does not change and use it as check data C.

[3.4.変形例4]
チェック用データCを記憶させる位置(アドレス位置)をICカード1(ICチップ1a)毎に異ならせても良い。一般的に攻撃者は同じ種類のカードを大量に入手して、1枚ずつレーザを照射する位置を変更しながらセキュリティデータが記憶されている位置を推測するため、本変形例のように、チェック用データCの位置をICカード1(ICチップ1a)毎に異ならせておくことにより、セキュリティデータが記憶されている位置の特定をより困難にさせることができる。
[3.4. Modification 4]
The position (address position) for storing the check data C may be different for each IC card 1 (IC chip 1a). In general, an attacker obtains a large number of cards of the same type and guesses the position where security data is stored while changing the position of irradiating the laser one by one, so check as in this modification. By making the position of the data C different for each IC card 1 (IC chip 1a), it is possible to make it more difficult to specify the position where the security data is stored.

1 ICカード
1a ICチップ
10 CPU
11 ROM
12 RAM
13 フラッシュメモリ
131 セキュリティ領域
132 ノーマル領域
14 I/O回路
C チェック用データ
1 IC card 1a IC chip 10 CPU
11 ROM
12 RAM
13 Flash memory 131 Security area 132 Normal area 14 I / O circuit C Check data

Claims (8)

通常の記憶領域と、当該通常の記憶領域に記録されるデータより要求されるセキュリティレベルの高いセキュリティデータを記憶するセキュリティ記憶領域とを有し、前記通常の記憶領域にチェック用データを記憶する記憶手段と、
前記セキュリティ記憶領域と、前記チェック用データが記憶されている記憶領域に対する改竄チェックを行うチェック手段と、
前記改竄チェックの結果、改竄が検出された場合にエラー処理を行うエラー処理手段と、
を備えることを特徴とする電子情報記憶媒体。
A storage area having a normal storage area and a security storage area for storing security data having a higher security level required than the data recorded in the normal storage area, and storing check data in the normal storage area. Means and
A check means for performing a falsification check on the security storage area and the storage area in which the check data is stored, and
An error handling means that performs error handling when tampering is detected as a result of the tampering check, and
An electronic information storage medium characterized by comprising.
請求項1に記載の電子情報記憶媒体であって、
前記通常の記憶領域には、複数の前記チェック用データが分散して記憶されていることを特徴とする電子情報記憶媒体。
The electronic information storage medium according to claim 1.
An electronic information storage medium characterized in that a plurality of the check data are distributed and stored in the normal storage area.
請求項1又は2に記載の電子情報記憶媒体であって、
前記セキュリティデータを使用するセキュリティ処理を実行するセキュリティ処理実行手段を更に備え、
前記チェック手段は、前記チェック用データが記憶されている記憶領域に対する改竄チェックを、前記セキュリティ処理の実行前、実行中又は実行後の少なくとも何れかの時期に行うことを特徴とする電子情報記憶媒体。
The electronic information storage medium according to claim 1 or 2.
Further provided with a security process execution means for executing the security process using the security data,
The check means is an electronic information storage medium characterized in that a falsification check is performed on a storage area in which the check data is stored at least at any time before, during, or after the execution of the security process. ..
請求項1乃至3の何れか一項に記載の電子情報記憶媒体であって、
前記チェック手段は、前記セキュリティ記憶領域に対する改竄チェックを行う時期と同じ時期に、前記チェック用データが記憶されている記憶領域に対する改竄チェックを行うことを特徴とする電子情報記憶媒体。
The electronic information storage medium according to any one of claims 1 to 3.
The check means is an electronic information storage medium characterized in that a falsification check is performed on a storage area in which the check data is stored at the same time as a falsification check is performed on the security storage area.
請求項1乃至4の何れか一項に記載の電子情報記憶媒体であって、
前記チェック用データは固定長の所定値からなるデータであり、
前記記憶手段は、前記チェック用データと同じ固定長の所定値からなる比較用データを更に記憶し、
前記チェック手段は、前記チェック用データが記憶されている記憶領域に対する改竄チェックを行う場合、前記チェック用データと前記比較用データを比較することを特徴とする電子情報記憶媒体。
The electronic information storage medium according to any one of claims 1 to 4.
The check data is data having a fixed length and a predetermined value.
The storage means further stores comparison data having a predetermined value having the same fixed length as the check data.
The check means is an electronic information storage medium characterized in that when a falsification check is performed on a storage area in which the check data is stored, the check data and the comparison data are compared.
請求項1乃至5の何れか一項に記載の電子情報記憶媒体を備えるICカード。 An IC card including the electronic information storage medium according to any one of claims 1 to 5. 通常の記憶領域と、当該通常の記憶領域に記録されるデータより要求されるセキュリティレベルの高いセキュリティデータを記憶するセキュリティ記憶領域とを有し、前記通常の記憶領域にチェック用データを記憶する記憶手段を備える電子情報記憶媒体における改竄チェック方法であって、
前記セキュリティ記憶領域と、前記チェック用データが記憶されている記憶領域に対する改竄チェックを行うチェック工程と、
前記改竄チェックの結果、改竄が検出された場合にエラー処理を行うエラー処理工程と、
を含むことを特徴とする改竄チェック方法。
A storage area having a normal storage area and a security storage area for storing security data having a higher security level required than the data recorded in the normal storage area, and storing check data in the normal storage area. A method for checking for tampering in an electronic information storage medium provided with means.
A check process for performing a falsification check on the security storage area and the storage area in which the check data is stored, and
An error processing process that performs error processing when tampering is detected as a result of the tampering check, and
A tampering check method characterized by including.
通常の記憶領域と、当該通常の記憶領域に記録されるデータより要求されるセキュリティレベルの高いセキュリティデータを記憶するセキュリティ記憶領域とを有し、前記通常の記憶領域にチェック用データを記憶する記憶手段を備える電子情報記憶媒体に含まれるコンピュータを、
前記セキュリティ記憶領域と、前記チェック用データが記憶されている記憶領域に対する改竄チェックを行うチェック手段、
前記改竄チェックの結果、改竄が検出された場合にエラー処理を行うエラー処理手段、
として機能させることを特徴とする改竄チェック用プログラム。
A storage area having a normal storage area and a security storage area for storing security data having a higher security level required than the data recorded in the normal storage area, and storing check data in the normal storage area. A computer included in an electronic information storage medium equipped with means,
A check means for checking for falsification of the security storage area and the storage area in which the check data is stored.
An error handling means that performs error handling when tampering is detected as a result of the tampering check.
A tampering check program characterized by functioning as.
JP2017059251A 2017-03-24 2017-03-24 Electronic information storage medium, IC card, tampering check method and tampering check program Active JP6828548B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017059251A JP6828548B2 (en) 2017-03-24 2017-03-24 Electronic information storage medium, IC card, tampering check method and tampering check program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017059251A JP6828548B2 (en) 2017-03-24 2017-03-24 Electronic information storage medium, IC card, tampering check method and tampering check program

Publications (2)

Publication Number Publication Date
JP2018163446A JP2018163446A (en) 2018-10-18
JP6828548B2 true JP6828548B2 (en) 2021-02-10

Family

ID=63859331

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017059251A Active JP6828548B2 (en) 2017-03-24 2017-03-24 Electronic information storage medium, IC card, tampering check method and tampering check program

Country Status (1)

Country Link
JP (1) JP6828548B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109472132A (en) * 2018-11-12 2019-03-15 深圳市腾瑞丰科技有限公司 Anti- brush machine guard method and device

Also Published As

Publication number Publication date
JP2018163446A (en) 2018-10-18

Similar Documents

Publication Publication Date Title
CN87108157A (en) Dexterous plate and manufacture method thereof with ability of external programming
CN102375941A (en) Method and system for validating chip validity by utilizing graphical chip
US20150296381A1 (en) Electronic circuit chip for an rfid tag with a read-only-once functionality
US20130342311A1 (en) Production method, rfid transponder, authentication method, reader device and computer program product
JP6828548B2 (en) Electronic information storage medium, IC card, tampering check method and tampering check program
RU2468428C2 (en) Method for protection of programme execution
US9912471B2 (en) Method for operating a portable data carrier, and such a portable data carrier
JP2003233790A (en) Method and structure for protecting digital circuit component
US20060289656A1 (en) Portable electronic apparatus and data output method therefor
JP6182940B2 (en) IC card, status word output method, and status word output processing program
CN1183495C (en) Secret code security access to data processing means
JP6396119B2 (en) IC module, IC card, and IC card manufacturing method
JP6340935B2 (en) IC chip, abnormality detection processing method, and program
JP2000181870A (en) Portable electronic device, failure detection method
EP2495690B1 (en) Transponder and method for monitoring access to application data in the transponder
US7806319B2 (en) System and method for protection of data contained in an integrated circuit
EP3460702A1 (en) Method to detect an attack by fault injection on a sensitive operation
JP6119345B2 (en) IC chip, IC card, verification processing method, and verification processing program
JP6175882B2 (en) Information storage medium, IC card, and bytecode execution method
JP6421662B2 (en) Electronic information storage medium, access restriction method, and access restriction program
JP6493672B2 (en) Electronic information storage medium, abnormality detection method, abnormality detection program, and IC card
CN112184212A (en) Method for controlling the operation of applet for IC card
US7681029B1 (en) Method and device for controlling a portable object life cycle, in particular a smart card
BRPI0409234B1 (en) secure electronic entity comprising means for storing a maximum allowed number of uses of a secret data and process for modifying a maximum permitted number of uses of a secret data memorized by a secure electronic entity
JP2022067721A (en) Ic card, logging information processing method of ic card, and program

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210104

R150 Certificate of patent or registration of utility model

Ref document number: 6828548

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150