[go: up one dir, main page]

JP6824115B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6824115B2
JP6824115B2 JP2017119559A JP2017119559A JP6824115B2 JP 6824115 B2 JP6824115 B2 JP 6824115B2 JP 2017119559 A JP2017119559 A JP 2017119559A JP 2017119559 A JP2017119559 A JP 2017119559A JP 6824115 B2 JP6824115 B2 JP 6824115B2
Authority
JP
Japan
Prior art keywords
region
forming
memory
transistor
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017119559A
Other languages
English (en)
Other versions
JP2019004103A (ja
Inventor
真一郎 阿部
真一郎 阿部
孝司 橋本
孝司 橋本
英明 山越
英明 山越
祐人 大水
祐人 大水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2017119559A priority Critical patent/JP6824115B2/ja
Priority to US15/957,785 priority patent/US11145744B2/en
Priority to TW107113991A priority patent/TW201906015A/zh
Priority to CN201810618493.3A priority patent/CN109148465A/zh
Publication of JP2019004103A publication Critical patent/JP2019004103A/ja
Application granted granted Critical
Publication of JP6824115B2 publication Critical patent/JP6824115B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/022—Manufacture or treatment of FETs having insulated gates [IGFET] having lightly-doped source or drain extensions selectively formed at the sides of the gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/027—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs
    • H10D30/0275—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs forming single crystalline semiconductor source or drain regions resulting in recessed gates, e.g. forming raised source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H10D30/0323—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon comprising monocrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/69—IGFETs having charge trapping gate insulators, e.g. MNOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/015—Manufacture or treatment removing at least parts of gate spacers, e.g. disposable spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D87/00—Integrated devices comprising both bulk components and either SOI or SOS components on the same substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Element Separation (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Description

本発明は、半導体装置の製造方法に関し、たとえば、電荷蓄積層を有する不揮発性メモリを備えた半導体装置に好適に利用できるものである。
電気的に書き込みと消去が可能な不揮発性メモリとして、フラッシュメモリが広く使用されている。フラッシュメモリを備えた半導体装置を開示した特許文献として、たとえば、特許文献１がある。
フラッシュメモリのメモリトランジスタでは、半導体基板におけるウェル領域に、互いに間隔を隔てて一対の拡散層等が形成されている。その一対の拡散層等によって挟まれたチャネルとなる領域上に、電荷蓄積層を含むゲート絶縁膜を介在させてゲート電極が形成されている。
選択されたビットのメモリトランジスタに対して、情報の書き込みを行う際には、ウェル領域から電荷蓄積層に電子を注入することによって、情報が書き込まれる。一方、情報の消去を行う際には、ゲート電極から電荷蓄積層にホールを注入することによって、情報が消去される。
また、情報を読み出す際には、電荷蓄積層に電子が蓄積されている場合と、電荷蓄積層に電子が蓄積されていない場合とで、メモリトランジスタのしきい値電圧が異なることを利用して、情報が読み出される。
特開２０１６−７２４７０号公報
情報の書き込みを行う際に、選択されたビットのメモリトランジスタでは、ゲート電極に正バイアスを印加し、ウェル領域に負バイアスを印加することで、ウェル領域から電荷蓄積層に電子が注入される。
一方、選択されていない非選択ビットのメモリトランジスタでは、ゲート電極に負バイアスを印加することで、ウェル領域から電荷蓄積層への電子の注入が行われない。このとき、ビット線が接続されている拡散層には正バイアスが印加されており、その拡散層と負バイアスが印加されているウェル領域との間に電位差が生じている。
ここで、拡散層とＬＤＤ領域の不純物濃度のプロファイルが急峻に変化している場合には、この電位差によって、ホットホールが発生することがある。発生したホットホールは、ゲート電極が負バイアスに印加されていることで、電荷蓄積層に注入される。その電荷蓄積層に電子が蓄積されている場合には、ホットホールが注入されることで、情報が誤って消去されることがある。
一方、拡散層とＬＤＤ領域の不純物濃度のプロファイルが緩やかに変化している場合には、拡散層からの空乏層の延びによって、チャネル領域の電位が浮くことがある。特に、ゲート電極のゲート長が短くなると、チャネル領域の電位は浮きやすくなる。このため、負バイアスに印加されているゲート電極とチャネル領域との電位差によって、電荷蓄積層の蓄積されている電子が、ウェル領域（チャネル領域）に引き抜かれてしまい、情報が誤って消去されることがある。
このように、フラッシュメモリを備えた半導体装置では、メモリトランジスタにおける拡散層の不純物濃度のプロファイルに起因して、情報の書き込み動作において、選択されていない非選択ビットのメモリトランジスタの情報が誤って消去される誤消去（書き込みディスターブ）が発生することが、発明者らによって確認された。
その他の課題と新規な特徴は、本明細書の記述および添付の図面から明らかになるであろう。
一実施の形態に係る半導体装置の製造方法は、以下の工程を有する。半導体支持基板の上に絶縁膜を介在させて半導体層が形成された半導体基板を用意する。半導体基板に対して、第１領域および第２領域を規定し、第１領域に位置する半導体層および絶縁膜を除去して第１領域に位置する半導体支持基板を露出するとともに、第２領域に位置する半導体層および絶縁膜を残す。半導体基板に分離領域を形成することによって、第１領域に第１素子領域および第２素子領域を規定し、かつ、第２領域に第３素子領域を規定する工程を含む、素子領域を規定する。第１素子領域にメモリトランジスタを形成し、第２素子領域に第１トランジスタを形成し、第３素子領域に第２トランジスタを形成する工程を含む、半導体素子を形成する。メモリトランジスタを形成する工程は、以下の工程を備えている。第１素子領域に、第１導電型のウェル領域を形成する。ウェル領域の上に、電荷蓄積層を含むゲート絶縁膜を介在させてメモリゲート電極を形成する。メモリゲート電極を注入マスクとして第２導電型の第１不純物を導入することにより、ウェル領域に第１不純物濃度を有する第１不純物領域を形成する。エピタキシャル成長法によってウェル領域の表面にせり上げ部を形成する。メモリゲート電極の側壁面に、側壁絶縁膜を形成する。メモリゲート電極および側壁絶縁膜を注入マスクとして第２導電型の第２不純物を注入することにより、せり上げ部に、第１不純物濃度よりも高い第２不純物濃度を有する第２不純物領域を形成する。第１トランジスタを形成する工程は、せり上げ部を形成する前に、第２素子領域を覆うように、エピタキシャル成長を阻止するエピタキシャル成長阻止膜を形成する工程を含む。せり上げ部を形成する工程は、第２素子領域がエピタキシャル成長阻止膜によって覆われた状態で行われる。
他の実施の形態に係る半導体装置の製造方法は、以下の工程を有する。半導体支持基板の上に絶縁膜を介在させて半導体層が形成された半導体基板を用意する。半導体基板に対して、第１領域および第２領域を規定し、第１領域に位置する半導体層および絶縁膜を残すとともに、第２領域に位置する半導体層および絶縁膜を除去して第２領域に位置する半導体支持基板を露出する。半導体基板に分離領域を形成することによって、第１領域に第１素子領域および第２素子領域を規定し、かつ、第２領域に第３素子領域を規定する工程を含む、素子領域を規定する。第１素子領域にメモリトランジスタを形成し、第２素子領域に第１トランジスタを形成し、第３素子領域に第２トランジスタを形成する工程を含む、半導体素子を形成する。メモリトランジスタを形成する工程は、以下の工程を備えている。第１素子領域に位置する半導体層の上に、電荷蓄積層を含むゲート絶縁膜を介在させてメモリゲート電極を形成する。メモリゲート電極を注入マスクとして第２導電型の第１不純物を導入することにより、半導体層に第１不純物濃度を有する第１不純物領域を形成する。エピタキシャル成長法によって半導体層の表面にせり上げ部を形成する。メモリゲート電極の側壁面に、側壁絶縁膜を形成する。メモリゲート電極および側壁絶縁膜を注入マスクとして第２導電型の第２不純物を注入することにより、せり上げ部に、第１不純物濃度よりも高い第２不純物濃度を有する第２不純物領域を形成する。第２トランジスタを形成する工程は、せり上げ部を形成する前に、第３素子領域を覆うように、エピタキシャル成長を阻止するエピタキシャル成長阻止膜を形成する工程を含む。せり上げ部を形成する工程は、第３素子領域がエピタキシャル成長阻止膜によって覆われた状態で行われる。
一実施の形態に係る半導体装置の製造方法によれば、非選択ビットのメモリトランジスタの書き込みディスターブが抑制される半導体装置を製造することができる。
他の実施の形態に係る半導体装置の製造方法によれば、非選択ビットのメモリトランジスタの書き込みディスターブが抑制される半導体装置を製造することができる。
実施の形態１に係る半導体装置の断面図である。 同実施の形態において、半導体装置の製造方法の一工程を示す断面図である。 同実施の形態において、図２に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図３に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図４に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図５に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図６に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図７に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図８に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図９に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図１０に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図１１に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図１２に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図１３に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図１４に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図１５に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図１６に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図１７に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図１８に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、メモリ領域のメモリセルの回路図である。 同実施の形態において、メモリセルに対する情報の書き込み動作を説明するための図である。 同実施の形態において、メモリセルに対する情報の消去動作を説明するための図である。 同実施の形態において、メモリセルに対する情報の読み出し動作を説明するための図である。 同実施の形態において、半導体装置におけるメモリの作用効果を説明するための比較例となるメモリの第１の部分断面図である。 同実施の形態において、半導体装置におけるメモリの作用効果を説明するための比較例となるメモリの第２の部分断面図である。 同実施の形態において、半導体装置におけるメモリの作用効果を説明するための、シミュレーションによる不純物濃度プロファイルの評価結果を示す第１の図である。 同実施の形態において、半導体装置におけるメモリの作用効果を説明するための、シミュレーションによる不純物濃度プロファイルの評価結果を示す第２の図である。 同実施の形態において、半導体装置におけるメモリの作用効果を説明するための、メモリのリテンション特性を示すグラフである。 同実施の形態において、半導体装置におけるメモリの作用効果を説明するための、メモリにおける界面準位の評価結果を示すグラフである。 実施の形態２に係る半導体装置の断面図である。 同実施の形態において、半導体装置の製造方法の一工程を示す断面図である。 同実施の形態において、図３１に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図３２に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図３３に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図３４に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図３５に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図３６に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図３７に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図３８に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図３９に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図４０に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図４１に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図４２に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図４３に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図４４に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図４５に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図４６に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図４７に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、メモリ領域のメモリセルの回路図である。 同実施の形態において、メモリセルに対する情報の書き込み動作を説明するための図である。 同実施の形態において、メモリセルに対する情報の消去動作を説明するための図である。 同実施の形態において、メモリセルに対する情報の読み出し動作を説明するための図である。 実施の形態３に係る半導体装置の断面図である。 同実施の形態において、メモリ領域のメモリセルの回路図である。 同実施の形態において、メモリセルに対する情報の書き込み動作を説明するための図である。 同実施の形態において、メモリセルに対する情報の消去動作を説明するための図である。 同実施の形態において、メモリセルに対する情報の読み出し動作を説明するための図である。 実施の形態４に係る半導体装置の断面図である。 同実施の形態において、メモリ領域のメモリセルの回路図である。 同実施の形態において、メモリセルに対する情報の書き込み動作を説明するための図である。 同実施の形態において、メモリセルに対する情報の消去動作を説明するための図である。 同実施の形態において、メモリセルに対する情報の読み出し動作を説明するための図である。
各実施の形態に係る半導体装置では、たとえば、図１等に示すように、ＳＯＩ（Silicon On Insulator）基板ＳＵＢ（半導体基板）が使用される。ＳＯＩ基板ＳＵＢでは、シリコン基板ＢＳＵＢ（半導体支持基板）の上に絶縁膜ＢＯＬを介在させてシリコン層ＳＩＬ（半導体層）が形成されている。そのＳＯＩ基板ＳＵＢには、シリコン層ＳＩＬおよび絶縁膜ＢＯＬが除去されたシリコン基板ＢＳＵＢのバルク領域ＢＵＲと、シリコン層ＳＩＬおよび絶縁膜ＢＯＬが残されたＳＯＩ領域ＳＩＲとが規定されている。バルク領域ＢＵＲおよびＳＯＩ領域ＳＩＲには、メモリトランジスタＭＴＲを含む半導体素子が形成されている。
なお、半導体装置では、半導体素子として、ｎチャネル型のＭＯＳ（Metal Oxide Semiconductor）トランジスタとｐチャネル型のＭＯＳトランジスタとの双方が形成されているが、この明細書では、説明および図面を簡略化するために、ｎチャネル型のＭＯＳトランジスタを例に挙げて説明する。
実施の形態１
ここでは、一つのメモリセルが一つのメモリトランジスタと一つの選択トランジスタとによって構成され、そのメモリセルがバルク領域に形成された半導体装置の一例について説明する。
図１に示すように、ＳＯＩ基板ＳＵＢでは、バルク領域ＢＵＲとＳＯＩ領域ＳＩＲとが規定されている。バルク領域ＢＵＲでは、素子分離絶縁膜ＴＩＳによって、メモリ領域ＢＮＲと高耐圧ＭＯＳトランジスタ領域ＢＩＲとが規定されている。ＳＯＩ領域ＳＩＲでは、素子分離絶縁膜ＴＩＳによって、低耐圧ＭＯＳトランジスタ領域ＳＣＲが規定されている。
メモリ領域ＢＮＲには、シリコン基板ＢＳＵＢの表面から所定の深さにわたり、ｐ型のウェル領域ＰＷＲが形成されている。ウェル領域ＰＷＲには、メモリトランジスタＭＴＲと選択トランジスタＳＴＲとが形成されている。メモリトランジスタＭＴＲと選択トランジスタＳＴＲとは、電気的に直列に接続されている。ウェル領域ＰＷＲの表面には、せり上げエピタキシャル層ＮＥＬ、ＳＥＬ（せり上げ部）が形成されている。
メモリトランジスタＭＴＲは、電荷蓄積層を含むゲート絶縁膜ＮＯＸ、ゲート電極ＮＧＥ、ＬＤＤ領域ＮＬＲ（Lightly Doped Drain）および拡散層ＮＤＲを有する。ゲート絶縁膜ＮＯＸは、シリコン酸化膜とシリコン窒化膜とシリコン酸化膜とを順次積層させた積層構造とされる。シリコン窒化膜が電荷蓄積層となる。ゲート電極ＮＧＥは、ウェル領域ＰＷＲの上にゲート絶縁膜ＮＯＸを介在させて形成されている。
せり上げエピタキシャル層ＮＥＬは、ゲート絶縁膜ＮＯＸが配置されているウェル領域ＰＷＲの表面から、その表面よりも高い位置にわたり形成されている。ＬＤＤ領域ＮＬＲは、ゲート電極ＮＧＥの側壁面の直下に位置するウェル領域ＰＷＲの部分から、せり上げエピタキシャル層ＮＥＬの直下に位置するウェル領域ＰＷＲの部分に向かって形成されている。
拡散層ＮＤＲは、主としてせり上げエピタキシャル層ＮＥＬに形成されている。拡散層ＮＤＲの不純物濃度（第２不純物濃度）は、ＬＤＤ領域ＮＬＲの不純物濃度（第１不純物濃度）よりも高い。ゲート電極ＮＧＥの側壁面には、オフセットスペーサ膜ＯＳ１、ＯＳ２およびスペーサ膜ＰＳＦが積層されている。拡散層ＮＤＲの表面には、金属シリサイド膜ＭＳＦが形成されている。
選択トランジスタＳＴＲは、ゲート絶縁膜ＳＯＸ、ゲート電極ＳＧＥ、ＬＤＤ領域ＳＬＲおよび拡散層ＳＤＲを有する。ゲート電極ＳＧＥは、ウェル領域ＰＷＲの上にゲート絶縁膜ＳＯＸを介在させて形成されている。ＬＤＤ領域ＳＬＲは、ゲート電極ＳＧＥの側壁面の直下に位置するウェル領域ＰＷＲの部分から、せり上げエピタキシャル層ＳＥＬの直下に位置するウェル領域ＰＷＲの部分に向かって形成されている。
拡散層ＳＤＲは、主としてせり上げエピタキシャル層ＳＥＬに形成されている。拡散層ＳＤＲの不純物濃度は、ＬＤＤ領域ＳＬＲの不純物濃度よりも高い。ゲート電極ＳＧＥの側壁面には、オフセットスペーサ膜ＯＳ１、ＯＳ２およびスペーサ膜ＰＳＦが積層されている。拡散層ＳＤＲの表面には、金属シリサイド膜ＭＳＦが形成されている。
高耐圧ＭＯＳトランジスタ領域ＢＩＲには、シリコン基板ＢＳＵＢの表面から所定の深さにわたり、Ｐ型のウェル領域ＰＷＲが形成されている。ウェル領域ＰＷＲには、高耐圧ＭＯＳトランジスタＨＴＲが形成されている。高耐圧ＭＯＳトランジスタＨＴＲは、たとえば、３．３Ｖの電圧によって駆動する。高耐圧ＭＯＳトランジスタＨＴＲは、ゲート絶縁膜ＩＯＸ、ゲート電極ＩＧＥ、ＬＤＤ領域ＩＬＲおよび拡散層ＩＤＲを有する。
ゲート電極ＩＧＥは、ウェル領域ＰＷＲの上にゲート絶縁膜ＩＯＸを介在させて形成されている。ＬＤＤ領域ＩＬＲは、ゲート電極ＩＧＥの側壁面の直下に位置するウェル領域ＰＷＲの部分から、ゲート電極ＩＧＥとは距離を隔てられる方向に向かって形成されている。拡散層ＩＤＲは、スペーサ膜ＰＳＦの側壁面の直下に位置するウェル領域ＰＷＲの部分から、ゲート電極ＩＧＥとは距離を隔てられる方向に向かって形成されている。
拡散層ＩＤＲの不純物濃度は、ＬＤＤ領域ＩＬＲの不純物濃度よりも高い。ゲート電極ＩＧＥの側壁面には、オフセットスペーサ膜ＯＳ１、ＯＳ２およびスペーサ膜ＰＳＦが積層されている。
低耐圧ＭＯＳトランジスタ領域ＳＣＲには、低耐圧ＭＯＳトランジスタＬＴＲが形成されている。シリコン層ＳＩＬの表面には、せり上げエピタキシャル層ＣＥＬが形成されている。低耐圧ＭＯＳトランジスタＬＴＲは、たとえば、１．３Ｖの電圧によって駆動する。低耐圧ＭＯＳトランジスタＬＴＲは、ゲート絶縁膜ＣＯＸ、ゲート電極ＣＧＥ、ＬＤＤ領域ＣＬＲおよび拡散層ＣＤＲを有する。ゲート電極ＣＧＥは、シリコン層ＳＩＬの上にゲート絶縁膜ＣＯＸを介在させて形成されている。
ＬＤＤ領域ＣＬＲは、ゲート電極ＣＧＥの側壁面の直下に位置するシリコン層ＳＩＬの部分から、せり上げエピタキシャル層ＣＥＬの直下に位置するシリコン層ＳＩＬの部分に向かって形成されている。拡散層ＣＤＲは、主としてせり上げエピタキシャル層ＣＥＬに形成されている。拡散層ＣＤＲの不純物濃度は、ＬＤＤ領域ＣＬＲの不純物濃度よりも高い。ゲート電極ＣＧＥの側壁面には、オフセットスペーサ膜ＯＳ１、ＯＳ２およびスペーサ膜ＰＳＦが積層されている。拡散層ＣＤＲの表面には、金属シリサイド膜ＭＳＦが形成されている。
メモリトランジスタＭＴＲ、選択トランジスタＳＴＲ、高耐圧ＭＯＳトランジスタＨＴＲおよび低耐圧ＭＯＳトランジスタＬＴＲ等を覆うように、層間絶縁膜ＩＬＦが形成されている。層間絶縁膜ＩＬＦを覆うように、絶縁膜ＺＯＦが形成されている。絶縁膜ＺＯＦに、配線ＷＢ、配線ＷＳ、配線ＷＩおよび配線ＷＣが形成されている。
配線ＷＢは、プラグＰＬＧを介して、メモリトランジスタＭＴＲの一方の拡散層ＮＤＲと電気的に接続されている。配線ＷＳは、プラグＰＬＧを介して、選択トランジスタＳＴＲの一方の拡散層ＳＤＲと電気的に接続されている。一方の配線ＷＩは、プラグＰＬＧを介して、高耐圧ＭＯＳトランジスタＨＴＲの一方の拡散層ＩＤＲと電気的に接続されている。他方の配線ＷＩは、プラグＰＬＧを介して、高耐圧ＭＯＳトランジスタＨＴＲの他方の拡散層ＩＤＲと電気的に接続されている。
一方の配線ＷＣは、プラグＰＬＧを介して、低耐圧ＭＯＳトランジスタＬＴＲの一方の拡散層ＣＤＲと電気的に接続されている。他方の配線ＷＣは、プラグＰＬＧを介して、低耐圧ＭＯＳトランジスタＬＴＲの他方の拡散層ＣＤＲと電気的に接続されている。配線ＷＢ、配線ＷＳ、配線ＷＩおよび配線ＷＣを覆うように、層間絶縁膜がさらに形成されて、その層間絶縁膜に、上層の配線（図示せず）が形成されている。実施の形態１に係る半導体装置は、上記のように構成される。
次に、上述した半導体装置の製造方法の一例について説明する。冒頭で述べたように、説明および図面の簡略化を図るために、ｎチャネル型のＭＯＳトランジスタを形成する場合について説明するが、半導体装置では、ｐチャネル型のＭＯＳトランジスタも形成される。
まず、ＳＯＩ基板ＳＵＢが用意される。ＳＯＩ基板ＳＵＢでは、シリコン基板ＢＳＵＢ上に絶縁膜ＢＯＬを介在させてシリコン層ＳＩＬが形成されている（図２参照）。次に、所定の写真製版処理を行うことにより、ＳＯＩ領域ＳＩＲとなる領域を覆い、バルク領域となる領域を露出するフォトレジストパターンＰＲ１が形成される（図２参照）。
次に、図２に示すように、フォトレジストパターンＰＲ１をエッチングマスクとして、露出しているシリコン層ＳＩＬを除去することにより、バルク領域ＢＵＲとなる領域に位置する絶縁膜ＢＯＬが露出する。その後、フォトレジストパターンＰＲ１が除去される。
次に、所定の写真製版処理、エッチング処理および成膜処理等を行うことにより、図３に示すように、素子分離絶縁膜ＴＩＳが形成される。バルク領域ＢＵＲとなる領域では、素子分離絶縁膜ＴＩＳによって、メモリ領域ＢＮＲと高耐圧ＭＯＳトランジスタ領域ＢＩＲ等とが規定される。ＳＯＩ領域ＳＩＲでは、低耐圧ＭＯＳトランジスタ領域ＳＣＲ等が規定される。
次に、図４に示すように、バルク領域ＢＵＲとなる領域に位置する絶縁膜ＢＯＬが除去されて、バルク領域ＢＵＲが規定される。次に、所定の写真製版処理およびイオン注入（たとえば、Ｂ）を行うことにより、バルク領域ＢＵＲにｐ型のウェル領域ＰＷＲが形成される。
次に、所定の写真製版処理およびイオン注入（たとえば、ＢＦ２）を行うことにより、メモリ領域ＢＮＲにおける選択トランジスタが形成される領域に、チャネル注入領域ＳＣＩが形成される。高耐圧ＭＯＳトランジスタ領域ＢＩＲに、チャネル注入領域ＩＣＩが形成される。チャネル注入領域ＳＣＩによって、選択トランジスタのしきい値電圧が調整される。チャネル注入領域ＩＣＩによって、高耐圧ＭＯＳトランジスタのしきい値電圧が調整される。
所定の写真製版処理およびイオン注入（たとえば、Ｂ）を行うことにより、ＳＯＩ領域ＳＩＲでは、絶縁膜ＢＯＬの直下に位置するシリコン基板ＢＳＵＢの部分に、グランドプレイン領域ＧＰＲが形成される。グランドプレイン領域ＧＰＲによって、低耐圧ＭＯＳトランジスタのしきい値電圧が調整される。
次に、熱酸化処理を行うことにより、シリコン層ＳＩＬの表面およびシリコン基板ＢＳＵＢの表面に、たとえば、膜厚７．５ｎｍ程度のシリコン酸化膜ＯＸＦ１が形成される（図５参照）。シリコン酸化膜ＯＸＦ１は、高耐圧ＭＯＳトランジスタのゲート絶縁膜となる。次に、所定の写真製版処理を行うことにより、メモリ領域ＢＮＲにおけるメモリトランジスタが形成される領域を露出し、他の領域を覆うフォトレジストパターンＰＲ２が形成される（図５参照）。
次に、図５に示すように、フォトレジストパターンＰＲ２をエッチングマスクとして、エッチング処理を行うことにより、メモリ領域ＢＮＲにおけるメモリトランジスタが形成される領域に位置するシリコン酸化膜ＯＸＦ１の部分が除去される。次に、フォトレジストパターンＰＲ２を注入マスクとして、イオン注入（たとえば、Ａｓ）を行うことにより、露出したシリコン基板ＢＳＵＢにチャネル注入領域ＮＣＩが形成される。チャネル注入領域ＮＣＩによって、メモリトランジスタのしきい値電圧が調整される。その後、フォトレジストパターンＰＲ２が除去される。
次に、図６に示すように、たとえば、熱酸化法およびＣＶＤ（Chemical Vapor Deposition）法によって、シリコン酸化膜ＯＸ１、シリコン窒化膜ＮＩおよびシリコン酸化膜ＯＸ２を順次積層させたＯＮＯ膜ＮＸＦが形成される。ＯＮＯ膜ＮＸＦは、メモリトランジスタのゲート絶縁膜となる。ＯＮＯ膜ＮＸＦのうち、シリコン窒化膜は電荷蓄積層となる。シリコン酸化膜ＯＸＦ１は、ＯＮＯ膜ＮＸＦの下層のシリコン酸化膜との合成になる。次に、所定の写真製版処理を行うことにより、メモリ領域ＢＮＲにおけるメモリトランジスタが形成される領域を覆い、他の領域を露出するフォトレジストパターンＰＲ３が形成される（図７参照）。
次に、図７に示すように、フォトレジストパターンＰＲ３をエッチングマスクとして、エッチング処理を行うことにより、メモリ領域ＢＮＲにおけるメモリトランジスタが形成される領域以外の領域に位置するＯＮＯ膜ＮＸＦの部分が除去される。その後、フォトレジストパターンＰＲ３が除去される。
次に、所定の写真製版処理を行うことにより、バルク領域ＢＵＲを覆い、ＳＯＩ領域ＳＩＲを露出するフォトレジストパターンＰＲ４が形成される（図８参照）。次に、図８に示すように、フォトレジストパターンＰＲ４をエッチングマスクとしてエッチング処理を行うことにより、ＳＯＩ領域ＳＩＲに位置するシリコン酸化膜ＯＸＦ１の部分が除去される。その後、フォトレジストパターンＰＲ４が除去される。
次に、図９に示すように、熱酸化処理を行うことにより、シリコン層ＳＩＬの表面に、たとえば、膜厚１．５ｎｍ程度のシリコン酸化膜ＯＸＦ２が形成される。シリコン酸化膜ＯＸＦ２は、低耐圧ＭＯＳトランジスタのゲート絶縁膜となる。なお、この工程では、低耐圧ＭＯＳトランジスタのしきい値電圧を調整するために、熱酸化処理の後に、スパッタ法によって、ハフニウム等が併せて形成される。このため、ＯＮＯ膜ＮＸＦの上層のシリコン酸化膜には、ハフニウム等が堆積する。また、シリコン酸化膜ＯＸＦ１にも、ハフニウム等が堆積する。
次に、シリコン酸化膜ＯＸＦ１、シリコン酸化膜ＯＸＦ２およびＯＮＯ膜ＮＸＦ等を覆うように、たとえば、ＣＶＤ法により、ポリシリコン膜（図示せず）が形成される。次に、所定の写真製版処理およびエッチング処理を行ことにより、ゲート電極ＮＧＥ、ゲート電極ＳＧＥ、ゲート電極ＩＧＥおよびゲート電極ＣＧＥがパターニングされる（図１０参照）。
次に、ゲート電極ＮＧＥ、ＳＧＥ、ＩＧＥ、ＣＧＥを覆うように、たとえば、シリコン窒化膜（図示せず）が形成される。次に、そのシリコン窒化膜に異方性エッチングを行うことにより、ゲート電極ＮＧＥ、ＳＧＥ、ＩＧＥ、ＣＧＥの側壁面のそれぞれに、オフセットスペーサ膜ＯＳ１が形成される（図１０参照）。次に、露出しているシリコン酸化膜ＯＸＦ１、ＯＸＦ２等にエッチング処理が行われる。
これにより、図１０に示すように、メモリ領域ＢＮＲでは、ウェル領域ＰＷＲの上にゲート絶縁膜ＳＯＸを介在させてゲート電極ＳＧＥが形成される。高耐圧ＭＯＳトランジスタ領域ＢＩＲでは、ウェル領域ＰＷＲの上にゲート絶縁膜ＩＯＸを介在させてゲート電極ＩＧＥが形成される。低耐圧ＭＯＳトランジスタ領域ＳＣＲでは、シリコン層ＳＩＬの上にゲート絶縁膜ＣＯＸを介在させてゲート電極ＣＧＥが形成される。なお、メモリ領域ＢＮＲでは、ＯＮＯ膜ＮＸＦのうち、下層のシリコン酸化膜とシリコン窒化膜とが残された状態にある。
次に、図１１に示すように、所定の写真製版処理を行うことにより、メモリ領域ＢＮＲを露出し、他の領域を覆うフォトレジストパターンＰＲ５が形成される。次に、そのフォトレジストパターンＰＲ５をエッチング膜として、露出しているＯＮＯ膜ＮＸＦの部分が除去される。次に、フォトレジストパターンＰＲ５等を注入マスクとして、ｎ型の不純物を注入することにより、ＬＤＤ領域ＮＬＲおよびＬＤＤ領域ＳＬＲが形成される。このとき、不純物の濃度（ドーズ量）は、〜１０１２／ｃｍ２程度のオーダとされる。その後、フォトレジストパターンＰＲ５が除去される。
次に、図１２に示すように、ゲート電極ＮＧＥ、ＳＧＥ、ＩＧＥ、ＣＧＥの側壁面のそれぞれに、オフセットスペーサ膜ＯＳ２が形成される。さらに、ゲート電極ＮＧＥ、ＳＧＥ、ＩＧＥ、ＣＧＥの側壁面のそれぞれに、スペーサ膜ＴＳＦが形成される。スペーサ膜ＴＳＦは、仮のスペーサ膜とされる。
次に、ゲート電極ＮＧＥ、ＳＧＥ、ＩＧＥ、ＣＧＥ等を覆うように、たとえば、シリコン窒化膜（図示せず）が形成される。次に、所定の写真製版処理およびエッチング処理を行うことにより、高耐圧ＭＯＳトランジスタ領域ＢＩＲに位置する部分を残して、他の領域に位置する部分が除去される。
次に、図１３に示すように、高耐圧ＭＯＳトランジスタ領域ＢＩＲがシリコン窒化膜ＩＮＦによって覆われた状態で、７５０℃以上の温度条件のもとで水素アニール処理が行われる。これにより、ウェル領域ＰＷＲの表面およびシリコン層ＳＩＬの表面に存在する微量の酸素が、水素との還元反応によって除去される。
次に、シリコンのエピタキシャル成長が行われる。図１４に示すように、メモリ領域ＢＮＲでは、露出したウェル領域ＰＷＲの表面に、シリコンのせり上げエピタキシャル層ＮＥＬ、ＳＥＬが形成される。低耐圧ＭＯＳトランジスタ領域ＳＣＲでは、露出したシリコン層ＳＩＬの表面に、シリコンのせり上げエピタキシャル層ＣＥＬが形成される。
このとき、メモリ領域ＢＮＲのウェル領域ＰＷＲには、イオン注入によって、すでにＬＤＤ領域ＮＬＲおよびＬＤＤ領域ＳＬＲが形成されている。ここで、不純物の濃度（〜１０１２／ｃｍ２程度）が比較的低いため、イオン注入に伴うダメージは比較的小さい。しかも、ウェル領域ＰＷＲの表面およびシリコン層ＳＩＬの表面に存在する酸素が除去されている。これにより、シリコンのせり上げエピタキシャル層ＮＥＬ、ＳＥＬは安定に成長する。なお、発明者らは、不純物の濃度が、高々〜１０１４／ｃｍ２程度の濃度であれば、シリコンのせり上げエピタキシャル層ＮＥＬ、ＳＥＬが安定に成長することを確認した。
次に、図１５に示すように、シリコン窒化膜ＩＮＦとスペーサ膜ＴＳＦとが除去される。次に、所定の写真製版処理を行うことにより、高耐圧ＭＯＳトランジスタ領域ＢＩＲおよび低耐圧ＭＯＳトランジスタ領域ＳＣＲを露出し、他の領域を覆うフォトレジストパターン（図示せず）が形成される。次に、そのフォトレジストパターンを注入マスクとしてｎ型の不純物を注入することにより、高耐圧ＭＯＳトランジスタ領域ＢＩＲのウェル領域ＰＷＲにＬＤＤ領域ＩＬＲが形成される。低耐圧ＭＯＳトランジスタ領域ＳＣＲのシリコン層ＳＩＬにＬＤＤ領域ＣＬＲが形成される。その後、フォトレジストパターンが除去される。
次に、ゲート電極ＮＧＥ、ＳＧＥ、ＩＧＥ、ＣＧＥ等を覆うように、たとえば、シリコン酸化膜等（図示せず）が形成される。次に、そのシリコン酸化膜に異方性エッチング処理を行うことにより、図１６に示すように、ゲート電極ＮＧＥ、ＳＧＥ、ＩＧＥ、ＣＧＥの側壁面のそれぞれにスペーサ膜ＰＳＦが形成される。
次に、所定の写真製版処理を行うことにより、メモリ領域ＢＮＲ、高耐圧ＭＯＳトランジスタ領域ＢＩＲおよび低耐圧ＭＯＳトランジスタ領域ＳＣＲを露出し、他の領域を覆うフォトレジストパターン（図示せず）が形成される。次に、そのフォトレジストパターンを注入マスクとして、ｎ型の不純物を注入することにより、図１７に示すように、メモリ領域ＢＮＲでは、せり上げエピタキシャル層ＮＥＬに拡散層ＮＤＲが形成され、せり上げエピタキシャル層ＳＥＬに拡散層ＳＤＲが形成される。高耐圧ＭＯＳトランジスタ領域ＢＩＲでは、ウェル領域ＰＷＲに拡散層ＩＤＲが形成される。低耐圧ＭＯＳトランジスタ領域ＳＣＲでは、せり上げエピタキシャル層ＣＥＬに拡散層ＣＤＲが形成される。その後、フォトレジストパターンが除去される。
次に、図１８に示すように、たとえば、サリサイドプロセスにより、せり上げエピタキシャル層ＮＥＬ、ＳＥＬ、ＣＥＬ（拡散層ＮＤＲ、拡散層ＳＤＲ、拡散層ＣＤＲ）の表面およびウェル領域ＰＷＲ（拡散層ＩＤＲ）の表面等に、金属シリサイド膜ＭＳＦが形成される。
次に、図１９に示すように、ゲート電極ＮＧＥ、ＳＧＥ、ＩＧＥ、ＣＧＥ等を覆うように、たとえば、シリコン酸化膜等の層間絶縁膜ＩＬＦが形成される。その層間絶縁膜ＩＬＦを貫通して、金属シリサイド膜ＭＳＦのそれぞれに達するプラグＰＬＧが形成される。次に、層間絶縁膜ＩＬＦを覆うように絶縁膜ＺＯＦが形成される。その絶縁膜ＺＯＦに、たとえば、ダマシン法によって、配線ＷＢ、ＷＳ、ＷＩ、ＷＣが形成される。その後、必要に応じて上層の配線（図示せず）を形成することにより、図１に示す半導体装置の主要部分が完成する。
次に、上述した半導体装置の動作について説明する。まず、メモリ領域ＢＮＲのメモリセルの回路図について説明する。半導体装置のメモリ領域ＢＮＲのメモリセルでは、メモリトランジスタＭＴＲと選択トランジスタＳＴＲとがマトリクス状に配置されている。ここでは、説明の簡略化のために、４つのメモリセルを例に挙げる。
図２０に示すように、メモリゲート線ＭＧおよび選択ゲート線ＣＧと、ソース線ＳＬおよびビット線ＢＬとが、互いに交差するように配置されている。ソース線ＳＬとビット線ＢＬとの間に、メモリトランジスタＭＴＲと選択トランジスタＳＴＲとが電気的に直列に接続されている。メモリトランジスタＭＴＲのゲート電極が、メモリゲート線ＭＧに電気的に接続されている。選択トランジスタＳＴＲのゲート電極が、選択ゲート線ＣＧに電気的に接続されている。メモリトランジスタＭＴＲ１１〜ＭＴＲ２２および選択トランジスタＳＴＲ１１〜ＳＴＲ１１等は、ｐ型のウェル領域ＰＷＲに形成されている。
ソース線ＳＬ１とビット線ＢＬ１との間に、メモリトランジスタＭＴＲ１１と選択トランジスタＳＴＲ１１とが電気的に直列に接続されている。メモリトランジスタＭＴＲ１１のゲート電極が、メモリゲート線ＭＧ１に電気的に接続されている。選択トランジスタＳＴＲ１１のゲート電極が、選択ゲート線ＣＧ１に電気的に接続されている。
ソース線ＳＬ２とビット線ＢＬ２との間に、メモリトランジスタＭＴＲ１２と選択トランジスタＳＴＲ１２とが電気的に直列に接続されている。メモリトランジスタＭＴＲ１２のゲート電極が、メモリゲート線ＭＧ１に電気的に接続されている。選択トランジスタＳＴＲ１２のゲート電極が、選択ゲート線ＣＧ１に電気的に接続されている。
ソース線ＳＬ１とビット線ＢＬ１との間に、メモリトランジスタＭＴＲ２１と選択トランジスタＳＴＲ２１とが電気的に直列に接続されている。メモリトランジスタＭＴＲ２１のゲート電極が、メモリゲート線ＭＧ２に電気的に接続されている。選択トランジスタＳＴＲ２１のゲート電極が、選択ゲート線ＣＧ２に電気的に接続されている。
ソース線ＳＬ２とビット線ＢＬ２との間に、メモリトランジスタＭＴＲ２２と選択トランジスタＳＴＲ２２とが電気的に直列に接続されている。メモリトランジスタＭＴＲ２２のゲート電極が、メモリゲート線ＭＧ２に電気的に接続されている。選択トランジスタＳＴＲ２２のゲート電極が、選択ゲート線ＣＧ２に電気的に接続されている。
次に、図２０に示す回路図に基づいて、メモリセルに対する情報の書き込み動作について説明する。図２１に示すように、書き込みを行う選択ビットを、たとえば、メモリトランジスタＭＴＲ１１および選択トランジスタＳＴＲ１１とする。このとき、たとえば、メモリゲート線ＭＧ１に６．５Ｖ、選択ゲート線ＣＧ１に−３．５Ｖ、ソース線ＳＬ１に０Ｖ、ビット線ＢＬ１に−３．５Ｖ、ウェル領域ＰＷＲに−３．５Ｖが、それぞれ印加される。
これにより、メモリトランジスタＭＴＲ１１のゲート電極ＮＧＥには正バイアスが印加されて、負バイアスが印加されているウェル領域ＰＷＲからゲート絶縁膜ＮＯＸの電荷蓄積層（シリコン窒化膜ＮＩ）に向かって電子が注入される。こうして、選択されたビットに対して、情報の書き込みが行われる。
一方、書き込みを行わない非選択ビットとして、たとえば、メモリトランジスタＭＴＲ２２および選択トランジスタＳＴＲ２２では、メモリゲート線ＭＧ２に−１．５Ｖ、選択ゲート線ＣＧ２に−３．５Ｖ、ソース線ＳＬ２に０Ｖ、ビット線ＢＬ２に１．５Ｖ、ウェル領域ＰＷＲに−３．５Ｖが、それぞれ印加される。これにより、メモリトランジスタＭＴＲ２２のゲート電極ＮＧＥには負バイアスが印加されて、ゲート絶縁膜ＮＯＸの電荷蓄積層（シリコン窒化膜ＮＩ）への電子の注入は行われない。
ここで、この半導体装置のメモリトランジスタＭＴＲでは、ビット線の電位が印加される拡散層ＮＤＲが、せり上げエピタキシャル層ＮＥＬに形成されている。このため、ＬＤＤ領域ＮＬＲの不純物濃度のプロファイルが、拡散層の不純物の影響を受けることが抑制される。これにより、ＬＤＤ領域ＮＬＲの不純物濃度のプロファイルが急峻になった場合あるいは緩やかになった場合と比べて、非選択ビットにおいて、情報が誤って消去されることが抑制される。これについては、後で詳しく説明する。
次に、メモリセルに対する情報の消去動作について説明する。図２２に示すように、消去を行う選択ビットを、たとえば、メモリトランジスタＭＴＲ１１および選択トランジスタＳＴＲ１１と、メモリトランジスタＭＴＲ１２および選択トランジスタＳＴＲ１２とする。
このとき、たとえば、メモリゲート線ＭＧ１に−３．５Ｖ、選択ゲート線ＣＧ１に３．３Ｖ、ウェル領域ＰＷＲに６．５Ｖが、それぞれ印加される。また、ソース線ＳＬ１、ＳＬ２およびビット線ＢＬ１、ＢＬ２を、ハイインピーダンス（Ｈｉ−Ｚ）の状態にする。ハイインピーダンスの状態とは、フローティングの状態である。
これにより、メモリトランジスタＭＴＲ１１、１２のゲート電極ＮＧＥには負バイアスが印加されて、ゲート絶縁膜ＮＯＸの電荷蓄積層に蓄積されている電子が、正バイアスが印加されているウェル領域ＰＷＲに向かって引き抜かれる。こうして、選択されたビットに対して、情報の消去が行われる。
一方、消去を行わない非選択ビットとして、メモリトランジスタＭＴＲ２１および選択トランジスタＳＴＲ２１と、メモリトランジスタＭＴＲ２２および選択トランジスタＳＴＲ２２では、メモリゲート線ＭＧ２に６．５Ｖ、選択ゲート線ＣＧ２に３．３Ｖ、ウェル領域ＰＷＲに６．５Ｖが、それぞれ印加される。また、ソース線ＳＬ１、ＳＬ２およびビット線ＢＬ１、ＢＬ２を、ハイインピーダンスの状態にする。これにより、メモリトランジスタＭＴＲ２１、２２のゲート電極ＮＧＥの電位とウェル領域ＰＷＲの電位とが同電位となって、電子の引き抜きは行われない。
次に、メモリセルに対する情報の読み出し動作について説明する。図２３に示すように、読み出しを行う選択ビットを、たとえば、メモリトランジスタＭＴＲ１１および選択トランジスタＳＴＲ１１とする。このとき、たとえば、メモリゲート線ＭＧ１に０Ｖ、選択ゲート線ＣＧ１に３．３Ｖ、ソース線ＳＬ１に０Ｖ、ビット線ＢＬ１に０Ｖ、ウェル領域ＰＷＲに０Ｖが、それぞれ印加される。
このとき、メモリトランジスタＭＴＲ１１の電荷蓄積層に電子が注入されている場合には、メモリトランジスタＭＴＲ１１のしきい値電圧が上がる。このため、メモリトランジスタＭＴＲ１１および選択トランジスタＳＴＲ１１を電流は流れない。一方、電荷蓄積層に電子が注入されていない場合には、しきい値電圧が下がり、メモリトランジスタＭＴＲ１１および選択トランジスタＳＴＲ１１を電流が流れる。こうして、選択ビットに対して、情報の読み取りが行われる。
一方、読み取りを行わない非選択ビットとして、メモリトランジスタＭＴＲ２２および選択トランジスタＳＴＲ２２では、メモリゲート線ＭＧ２に０Ｖ、選択ゲート線ＣＧ２に０Ｖ、ソース線ＳＬ２に０Ｖ、ビット線ＢＬ２に０Ｖ、ウェル領域ＰＷＲに０Ｖが、それぞれ印加される。このため、選択トランジスタＳＴＲ１１にはチャネル領域が形成されず、情報の読み取りは行われない。
上述した半導体装置のメモリトランジスタＭＴＲでは、ビット線の電位が印加される拡散層ＮＤＲが、せり上げエピタキシャル層ＮＥＬに形成されていることで、ＬＤＤ領域ＮＬＲの不純物濃度のプロファイルが、拡散層ＮＤＲの不純物の影響を受けることが抑制されて、書き込みディスターブが軽減される。このことについて、せり上げエピタキシャル層が形成されていない半導体装置と比較して説明する。なお、説明の便宜上、各部の参照符号は実施の形態１に係る半導体装置の符号と同じ符号を用いる。
ＬＤＤ領域ＮＬＲの周辺の不純物濃度のプロファイルが急峻に変化している場合には、書き込み動作を行う際に、非選択ビットのメモリトランジスタＭＴＲでは、ビット線ＢＬによって印加される電位と、ウェル領域ＰＷＲに印加されている電位との電位差によって発生したホットホールが電荷蓄積層に注入されることがある。このとき、電荷蓄積層に電子が蓄積されている場合には、ホットホールが注入されることで、情報が誤って消去されることがある（書き込みディスターブ）。
一方、ＬＤＤ領域ＮＬＲの周辺の不純物濃度のプロファイルが緩やかに変化している場合には、拡散層ＮＤＲからの空乏層の延びによって、チャネル領域の電位が浮くことがある。このため、非選択ビットのメモリトランジスタＭＴＲでは、負バイアスに印加されているゲート電極の電位とチャネル領域の電位との電位差によって、電荷蓄積層に蓄積されている電子が、ウェル領域（チャネル領域）に引き抜かれてしまい、情報が消去されることがある（書き込みディスターブ）。
このため、図２４に示すように、拡散層ＮＤＲがウェル領域ＰＷＲに形成された半導体装置では、ＬＤＤ領域ＮＬＲとその周辺の不純物濃度のプロファイルを正確に管理することが求められる。しかしながら、拡散層ＮＤＲがウェル領域ＰＷＲに形成された場合には、拡散層ＮＤＲが形成された後に行われる一連の熱処理に伴って、図２５に示すように、拡散層ＮＤＲ中の不純物が拡散してしまう。このため、ＬＤＤ領域ＮＬＲとその周辺の不純物濃度のプロファイルが所望のプロファイルからずれてしまい、非選択ビットにおいて書き込みディスターブが発生しやすくなる。
そこで、発明者らは、メモリトランジスタＭＴＲのＬＤＤ領域ＮＬＲとその周辺の不純物が、拡散層ＮＤＲの不純物の影響を受けない構造として、ウェル領域ＰＷＲの表面にせり上げエピタキシャル層ＮＥＬを形成し、そのせり上げエピタキシャル層ＮＥＬに拡散層ＮＤＲを形成する構造を想到するに至った（図１参照）。
発明者らは、半導体装置の一連の開発において行った、ＭＯＳトランジスタ周辺の不純物濃度のプロファイルのシミュレーションによる結果を種々検討した。まず、図２６に、比較例となる不純物濃度のプロファイルのシミュレーション結果の一例を示す。
シミュレーションの条件として、ゲート電極ＧＥＬの高さＨを１００ｎｍ、ゲート長方向の長さＬを１００ｎｍとした。ＬＤＤ領域の注入条件を、条件（Ｐ、２０ｋｅＶ、１．２×１０１２ｃｍ−２）とし、ゲート電極ＧＥＬを注入マスクとして注入した。ソースドレイン領域の注入条件を、条件（（Ａｓ、２０ｋｅＶ、４×１０１５ｃｍ−２）、（Ｐ、１０ｋｅＶ、５×１０１４ｃｍ−２）とし、ゲート電極ＧＥＬおよびサイドウォール絶縁膜ＳＷＦを注入マスクとして注入した。ハロ領域の注入条件を、条件（ＢＦ２、６０ｋｅＶ、１．２×１０１３ｃｍ−２）とした。不純物濃度のプロファイルは、製造工程における一連の熱処理を行った後の状態を示す。
図２６に示すように、一連の熱処理後では、ソース・ドレイン領域（拡散層に対応）中の不純物が、ＬＤＤ領域に対応する領域にまで拡散し、ＬＤＤ領域に対応する領域の不純物濃度が高くなっていることがわかる。すなわち、ＬＤＤ領域がソース・ドレイン領域に隠れてしまう。
このシミュレーションによる不純物濃度のプロファイルの結果を、メモリトランジスタに当てはめると、書き込み動作を行う際に、非選択ビットにおいて書き込みディスターブを発生させることになると考えられる。
次に、図２７に、せり上げエピタキシャル層を形成したＭＯＳトランジスタ周辺の不純物濃度のプロファイルのシミュレーション結果の一例を示す。
シミュレーションの条件として、ゲート電極の高さＨを１００ｎｍ、ゲート長方向の長さＬを６５ｎｍとした。ＬＤＤ領域の注入条件を、条件（Ａｓ、３．５ｋｅＶ、２×１０１５ｃｍ−２）とし、ゲート電極ＧＥＬを注入マスクとして注入した。ソースドレイン領域の注入条件を、条件（（Ａｓ、１０ｋｅＶ、２×１０１５ｃｍ−２）、（Ｐ、８ｋｅＶ、３×１０１５ｃｍ−２）とし、ゲート電極ＧＥＬおよびサイドウォール絶縁膜ＳＷＦを注入マスクとして注入した。不純物濃度のプロファイルは、製造工程における一連の熱処理を行った後の状態を示す。
図２７に示すように、一連の熱処理後では、ソース・ドレイン領域（拡散層に対応）中の不純物は、せり上げエピタキシャル層の部分にほぼ留まっており、ＬＤＤ領域に対応する領域にまでは拡散せず、ＬＤＤ領域としての不純物濃度のプロファイルが維持されていることがわかる（丸枠内参照）。
ここで、このシミュレーションでは、ＬＤＤ領域の注入条件として、不純物（Ａｓ）の濃度は、２×１０１５ｃｍ−２に設定されている。一方、メモリトランジスタのＬＤＤ領域の不純物濃度は、１０１２ｃｍ−２程度のオーダとされる。このため、シミュレーションによる結果と、実際のメモリトランジスタとでは、ＬＤＤ領域の不純物濃度のオーダに違いがある。
しかしながら、発明者らは、このシミュレーションによる結果からは、ＬＤＤ領域の不純物濃度を、１０１２ｃｍ−２程度のオーダに設定したとしても、ソース・ドレイン領域（拡散層に対応）中の不純物は、せり上げエピタキシャル層の部分に留まり、ＬＤＤ領域の不純物濃度のプロファイルは維持されると考えた。
したがって、発明者らは、ＬＤＤ領域ＮＬＲとその周辺の不純物濃度のプロファイルが維持されることで、書き込み動作を行う際に、非選択ビットにおいて書き込みディスターブ（誤消去）が発生するのを抑制することができると考えた。
次に、高温水素アニールによる効果について説明する。高温水素アニールを行うことで、高温水素アニールを行わない場合と比べて、メモリトランジスタのリテンション特性が向上することが知られている。
メモリトランジスタのゲート絶縁膜へ書き換えストレスを与えた後、書き込み状態と消去状態の保持特性を評価した結果を、図２８に示す。横軸は時間であり、縦軸はしきい値電圧である。ゲート絶縁膜の電荷蓄積層に電子が注入されている状態では、しきい値電圧は相対的に高い。ゲート絶縁膜の電荷蓄積層に電子が注入されていない状態では、しきい値電圧は相対的に低い。
ゲート絶縁膜の電荷蓄積層に電子が注入されている状態では、時間の経過とともに、しきい値電圧が徐々に低くなることがわかる。一方、ゲート絶縁膜の電荷蓄積層に電子が注入されていない状態では、時間の経過とともに、しきい値電圧が徐々に高くなることがわかる。特に、この場合には、水素アニールを行った場合と、水素アニールを行っていない場合との差が大きい。水素アニールを行った場合には、水素アニールを行っていない場合と比べて、グラフの傾きが小さくなっており、保持特性が向上していることがわかる。
ゲート絶縁膜（ＯＮＯ膜）へ書き換えストレスを与えることで、ＯＮＯ膜の一番下に位置するシリコン酸化膜におけるウェル領域の側の部分には、界面準位（トラップ）が形成される。ＯＮＯ膜の電荷蓄積層に注入された電子は、その界面準位を介して、ウェル領域へ逃げやすくなる。そこで、水素アニールを行うことで、界面準位に水素がトラップされて、電荷蓄積層に注入された電子が、ウェル領域へ逃げるのを抑制することができる。
次に、水素アニールによって、シリコン酸化膜における界面準位の数が減少することを示すグラフを、図２９に示す。横軸はアニール条件であり、縦軸はチャージポンプ電流である。チャージポンプ電流とは、ゲート電極と基板との間に交流電圧を印加することによって、ゲート電極と基板との間に流れる電流であり、界面準位の数とチャージポンプ電流とは比例する。グラフに示されるように、水素アニールを行わない場合には、チャージポンプ電流は比較的高く、また、その値もばらついているのに対して、水素アニールを行うことで、チャージポンプ電流は低くなり、その値のばらつきも小さくなることがわかる。
このように、水素アニール処理は、メモリトランジスタＭＴＲのリテンション特性の向上に寄与する。上述した半導体装置では、せり上げエピタキシャル層を形成することで、せり上げエピタキシャル層を形成する前に行われる水素アニール処理によって代用することができる。
このため、メモリトランジスタＭＴＲのリテンション特性の向上のためにだけ水素アニールを別途行う場合と比べて、メモリトランジスタＭＴＲ以外の他の半導体素子等の不純物が影響を受けてしまい、半導体装置としての特性がずれてしまうのを防止することができる。なお、この水素アニール処理では、水素の代わりに重水素を使用してもよい。
実施の形態２
ここでは、一つのメモリセルが一つのメモリトランジスタと一つの選択トランジスタとによって構成され、そのメモリセルがＳＯＩ領域に形成された半導体装置の一例について説明する。
図３０に示すように、ＳＯＩ基板ＳＵＢでは、バルク領域ＢＵＲとＳＯＩ領域ＳＩＲとが規定されている。バルク領域ＢＵＲでは、素子分離絶縁膜ＴＩＳによって、高耐圧ＭＯＳトランジスタ領域ＢＩＲが規定されている。ＳＯＩ領域ＳＩＲでは、素子分離絶縁膜ＴＩＳによって、メモリ領域ＳＮＲと低耐圧ＭＯＳトランジスタ領域ＳＣＲとが規定されている。
メモリ領域ＳＮＲのシリコン層ＳＩＬには、メモリトランジスタＭＴＲと選択トランジスタＳＴＲとが形成されている。メモリトランジスタＭＴＲと選択トランジスタＳＴＲとは、電気的に直列に接続されている。シリコン層ＳＩＬの表面には、せり上げエピタキシャル層ＮＥＬ、ＳＥＬ（せり上げ部）が形成されている。
メモリトランジスタＭＴＲは、電荷蓄積層を含むゲート絶縁膜ＮＯＸ、ゲート電極ＮＧＥ、ＬＤＤ領域ＮＬＲおよび拡散層ＮＤＲを有する。ゲート絶縁膜ＮＯＸは、シリコン酸化膜とシリコン窒化膜とシリコン酸化膜とを順次積層させた積層構造とされる。シリコン窒化膜が電荷蓄積層となる。ゲート電極ＮＧＥは、シリコン層ＳＩＬの上にゲート絶縁膜ＮＯＸを介在させて形成されている。
せり上げエピタキシャル層ＮＥＬは、ゲート絶縁膜ＮＯＸが配置されているシリコン層ＳＩＬの表面から、その表面よりも高い位置にわたり形成されている。ＬＤＤ領域ＮＬＲは、ゲート電極ＮＧＥの側壁面の直下に位置するシリコン層ＳＩＬの部分から、せり上げエピタキシャル層ＮＥＬの直下に位置するシリコン層ＳＩＬの部分に向かって形成されている。拡散層ＮＤＲは、主としてせり上げエピタキシャル層ＮＥＬに形成されている。拡散層ＮＤＲの不純物濃度（第２不純物濃度）は、ＬＤＤ領域ＮＬＲの不純物濃度（第１不純物濃度）よりも高い。
選択トランジスタＳＴＲは、ゲート絶縁膜ＳＯＸ、ゲート電極ＳＧＥ、ＬＤＤ領域ＳＬＲおよび拡散層ＳＤＲを有する。ゲート電極ＳＧＥは、シリコン層ＳＩＬの上にゲート絶縁膜ＳＯＸを介在させて形成されている。ＬＤＤ領域ＳＬＲは、ゲート電極ＳＧＥの側壁面の直下に位置するシリコン層ＳＩＬの部分から、せり上げエピタキシャル層ＳＥＬの直下に位置するシリコン層ＳＩＬの部分に向かって形成されている。
拡散層ＳＤＲは、主としてせり上げエピタキシャル層ＳＥＬに形成されている。拡散層ＳＤＲの不純物濃度は、ＬＤＤ領域ＳＬＲの不純物濃度よりも高い。なお、これ以外の構成については、図１に示す半導体装置の構成と同様なので、同一部材には同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
次に、上述した半導体装置の製造方法の一例について説明する。実施の形態１において述べたように、説明および図面の簡略化を図るために、ｎチャネル型のＭＯＳトランジスタを形成する場合について説明するが、半導体装置では、ｐチャネル型のＭＯＳトランジスタも形成される。
まず、ＳＯＩ基板ＳＵＢが用意される。次に、所定の写真製版処理を行うことにより、ＳＯＩ領域ＳＩＲとなる領域を覆い、バルク領域となる領域を露出するフォトレジストパターンＰＲ１１が形成される（図３１参照）。
次に、図３１に示すように、フォトレジストパターンＰＲ１１をエッチングマスクとして、露出しているシリコン層ＳＩＬを除去することにより、バルク領域ＢＵＲとなる領域に位置する絶縁膜ＢＯＬが露出する。その後、フォトレジストパターンＰＲ１１が除去される。
次に、所定の写真製版処理、エッチング処理および成膜処理等を行うことにより、図３２に示すように、素子分離絶縁膜ＴＩＳが形成される。バルク領域ＢＵＲとなる領域では、素子分離絶縁膜ＴＩＳによって、高耐圧ＭＯＳトランジスタ領域ＢＩＲ等が規定される。ＳＯＩ領域ＳＩＲでは、メモリ領域ＳＮＲと低耐圧ＭＯＳトランジスタ領域ＳＣＲとが規定される。
次に、図３３に示すように、バルク領域ＢＵＲとなる領域に位置する絶縁膜ＢＯＬが除去されて、バルク領域ＢＵＲが規定される。次に、所定の写真製版処理およびイオン注入（たとえば、Ｂ）を行うことにより、バルク領域ＢＵＲにｐ型のウェル領域ＰＷＲが形成される。
次に、所定の写真製版処理およびイオン注入（たとえば、ＢＦ２）を行うことにより、高耐圧ＭＯＳトランジスタ領域ＢＩＲに、チャネル注入領域ＩＣＩが形成される。また、所定の写真製版処理およびイオン注入（たとえば、Ｂ）を行うことにより、ＳＯＩ領域ＳＩＲでは、絶縁膜ＢＯＬの直下に位置するシリコン基板ＢＳＵＢの部分に、グランドプレイン領域ＧＰＲが形成される。
次に、熱酸化処理を行うことにより、シリコン層ＳＩＬの表面およびシリコン基板ＢＳＵＢの表面に、たとえば、膜厚７．５ｎｍ程度のシリコン酸化膜ＯＸＦ１が形成される（図３４参照）。次に、所定の写真製版処理を行うことにより、メモリ領域ＳＮＲにおけるメモリトランジスタが形成される領域を露出し、他の領域を覆うフォトレジストパターンＰＲ１２が形成される（図３４参照）。
次に、図３４に示すように、フォトレジストパターンＰＲ１２をエッチングマスクとして、エッチング処理を行うことにより、メモリ領域ＳＮＲにおけるメモリトランジスタが形成される領域に位置するシリコン酸化膜ＯＸＦ１の部分が除去される。その後、フォトレジストパターンＰＲ１２が除去される。
次に、図３５に示すように、シリコン酸化膜ＯＸＦ１等を覆うように、ＯＮＯ膜ＮＸＦが形成される。次に、所定の写真製版処理を行うことにより、メモリ領域ＳＮＲにおけるメモリトランジスタが形成される領域を覆い、他の領域を露出するフォトレジストパターンＰＲ１３が形成される（図３６参照）。
次に、図３６に示すように、フォトレジストパターンＰＲ１３をエッチングマスクとして、エッチング処理を行うことにより、メモリ領域ＳＮＲにおけるメモリトランジスタが形成される領域以外の領域に位置するＯＮＯ膜ＮＸＦの部分が除去される。その後、フォトレジストパターンＰＲ１３が除去される。
次に、所定の写真製版処理を行うことにより、バルク領域ＢＵＲと、メモリ領域ＳＮＲにおけるメモリトランジスタが形成される領域とを覆い、他の領域を露出するフォトレジストパターンＰＲ１４が形成される（図３７参照）。次に、図３７に示すように、フォトレジストパターンＰＲ１４をエッチングマスクとしてエッチング処理を行うことにより、バルク領域ＢＵＲおよびメモリ領域ＳＮＲにおけるメモリトランジスタが形成される領域以外の領域に位置するシリコン酸化膜ＯＸＦ１の部分が除去される。その後、フォトレジストパターンＰＲ１４が除去される。
次に、図３８に示すように、熱酸化処理を行うことにより、シリコン層ＳＩＬの表面に、たとえば、膜厚１．５ｎｍ程度のシリコン酸化膜ＯＸＦ２が形成される。次に、シリコン酸化膜ＯＸＦ１、シリコン酸化膜ＯＸＦ２およびＯＮＯ膜ＮＸＦ等を覆うように、ポリシリコン膜（図示せず）が形成される。次に、所定の写真製版処理およびエッチング処理を行ことにより、ゲート電極ＮＧＥ、ゲート電極ＳＧＥ、ゲート電極ＩＧＥおよびゲート電極ＣＧＥがパターニングされる（図３９参照）。
次に、ゲート電極ＮＧＥ、ＳＧＥ、ＩＧＥ、ＣＧＥの側壁面のそれぞれに、オフセットスペーサ膜ＯＳ１が形成される（図３９参照）。次に、露出しているシリコン酸化膜ＯＸＦ１、ＯＸＦ２等にエッチング処理が行われる。
これにより、図３９に示すように、メモリ領域ＳＮＲでは、シリコン層ＳＩＬの上にゲート絶縁膜ＳＯＸを介在させてゲート電極ＳＧＥが形成される。高耐圧ＭＯＳトランジスタ領域ＢＩＲでは、ウェル領域ＰＷＲの上にゲート絶縁膜ＩＯＸを介在させてゲート電極ＩＧＥが形成される。低耐圧ＭＯＳトランジスタ領域ＳＣＲでは、シリコン層ＳＩＬの上にゲート絶縁膜ＣＯＸを介在させてゲート電極ＣＧＥが形成される。なお、メモリ領域ＳＮＲでは、ＯＮＯ膜ＮＸＦのうち、下層のシリコン酸化膜とシリコン窒化膜とが残された状態にある。
次に、図４０に示すように、所定の写真製版処理を行うことにより、メモリ領域ＢＮＲを露出し、他の領域を覆うフォトレジストパターンＰＲ１５が形成される。次に、そのフォトレジストパターンＰＲ１５をエッチング膜として、露出しているＯＮＯ膜ＮＸＦの部分が除去される。その後、フォトレジストパターンＰＲ１５が除去される。次に、図４１に示すように、ゲート電極ＮＧＥ、ＳＧＥ、ＩＧＥ、ＣＧＥの側壁面のそれぞれに、オフセットスペーサ膜ＯＳ２が形成される。さらに、ゲート電極ＮＧＥ、ＳＧＥ、ＩＧＥ、ＣＧＥの側壁面のそれぞれに、仮のスペーサ膜ＴＳＦが形成される。
次に、図４２に示すように、高耐圧ＭＯＳトランジスタ領域ＢＩＲを覆うように、シリコン窒化膜ＩＮＦが形成される。次に、高耐圧ＭＯＳトランジスタ領域ＢＩＲがシリコン窒化膜ＩＮＦによって覆われた状態で、７５０℃以上の温度条件のもとで水素アニール処理が行われる。これにより、ウェル領域ＰＷＲの表面およびシリコン層ＳＩＬの表面に存在する微量の酸素が、水素との還元反応によって除去される。
次に、シリコンのエピタキシャル成長が行われる。図４３に示すように、メモリ領域ＳＮＲでは、露出したシリコン層ＳＩＬの表面に、シリコンのせり上げエピタキシャル層ＮＥＬ、ＳＥＬが形成される。低耐圧ＭＯＳトランジスタ領域ＳＣＲでは、露出したシリコン層ＳＩＬの表面に、シリコンのせり上げエピタキシャル層ＣＥＬが形成される。
次に、図４４に示すように、シリコン窒化膜ＩＮＦとスペーサ膜ＴＳＦとが除去される。次に、所定の写真製版処理を行うことにより、メモリ領域ＳＮＲを露出し、他の領域を覆うフォトレジストパターン（図示せず）。次に、そのフォトレジストパターンを注入マスクとしてｎ型の不純物を注入することにより、シリコン層ＳＩＬにメモリトランジスタのＬＤＤ領域ＮＬＲと選択トランジスタのＬＤＤ領域ＳＬＲとが形成される。その後、フォトレジストパターンが除去される。
次に、所定の写真製版処理を行うことにより、高耐圧ＭＯＳトランジスタ領域ＢＩＲおよび低耐圧ＭＯＳトランジスタ領域ＳＣＲを露出し、他の領域を覆うフォトレジストパターン（図示せず）が形成される。次に、そのフォトレジストパターンを注入マスクとしてｎ型の不純物を注入することにより、高耐圧ＭＯＳトランジスタ領域ＢＩＲのウェル領域ＰＷＲにＬＤＤ領域ＩＬＲが形成される。低耐圧ＭＯＳトランジスタ領域ＳＣＲのシリコン層ＳＩＬにＬＤＤ領域ＣＬＲが形成される。その後、フォトレジストパターンが除去される。
次に、図４５に示すように、ゲート電極ＮＧＥ、ＳＧＥ、ＩＧＥ、ＣＧＥの側壁面のそれぞれにスペーサ膜ＰＳＦが形成される。次に、所定の写真製版処理を行うことにより、メモリ領域ＳＮＲ、低耐圧ＭＯＳトランジスタ領域ＳＣＲおよび高耐圧ＭＯＳトランジスタ領域ＢＩＲを露出し、他の領域を覆うフォトレジストパターン（図示せず）が形成される。
次に、そのフォトレジストパターンを注入マスクとして、ｎ型の不純物を注入することにより、図４６に示すように、メモリ領域ＳＮＲでは、せり上げエピタキシャル層ＮＥＬに拡散層ＮＤＲが形成され、せり上げエピタキシャル層ＳＥＬに拡散層ＳＤＲが形成される。低耐圧ＭＯＳトランジスタ領域ＳＣＲでは、せり上げエピタキシャル層ＣＥＬに拡散層ＣＤＲが形成される。高耐圧ＭＯＳトランジスタ領域ＢＩＲでは、ウェル領域ＰＷＲに拡散層ＩＤＲが形成される。その後、フォトレジストパターンが除去される。
次に、図４７に示すように、たとえば、サリサイドプロセスにより、せり上げエピタキシャル層ＮＥＬ、ＳＥＬ、ＣＥＬ（拡散層ＮＤＲ、拡散層ＳＤＲ、拡散層ＣＤＲ）の表面およびウェル領域ＰＷＲ（拡散層ＩＤＲ）の表面等に、金属シリサイド膜ＭＳＦが形成される。
次に、図４８に示すように、ゲート電極ＮＧＥ、ＳＧＥ、ＩＧＥ、ＣＧＥ等を覆うように、層間絶縁膜ＩＬＦが形成される。その層間絶縁膜ＩＬＦを貫通して、金属シリサイド膜ＭＳＦのそれぞれに達するプラグＰＬＧが形成される。次に、層間絶縁膜ＩＬＦを覆うように絶縁膜ＺＯＦが形成される。その絶縁膜ＺＯＦに、配線ＷＢ、ＷＳ、ＷＩ、ＷＣが形成される。その後、必要に応じて上層の配線（図示せず）を形成することにより、図３０に示す半導体装置の主要部分が完成する。
次に、上述した半導体装置の動作について説明する。まず、メモリ領域ＳＮＲのメモリセルの回路図について説明する。上述した半導体装置では、メモリ領域ＳＮＲは、ＳＯＩ領域ＳＩＲのシリコン層ＳＩＬに形成されている点で、メモリ領域ＢＮＲがバルク領域ＢＵＲのウェル領域ＰＷＲに形成されている前述した半導体装置とは異なっている。
このため、図４９に示すように、メモリ領域ＳＮＲのメモリセルの回路図では、ウェル領域ＰＷＲに対応する点線枠が示されていない点を除き、メモリトランジスタＭＴＲ、選択トランジスタＳＴＲ、メモリゲート線ＭＧ、選択ゲート線ＣＧ、ソース線ＳＬおよびビット線ＢＬの接続関係は、前述したメモリ領域ＢＮＲの回路図（図２０参照）と同じである。
次に、図４９に示す回路図に基づいて、メモリセルに対する情報の書き込み動作について説明する。図５０に示すように、書き込みを行う選択ビットを、たとえば、メモリトランジスタＭＴＲ１１および選択トランジスタＳＴＲ１１とする。このとき、たとえば、メモリゲート線ＭＧ１に６．５Ｖ、選択ゲート線ＣＧ１に−３．５Ｖ、ソース線ＳＬ１に０Ｖ、ビット線ＢＬ１に−３．５Ｖが、それぞれ印加される。
これにより、メモリトランジスタＭＴＲ１１のゲート電極ＮＧＥには正バイアスが印加されて、シリコン層ＳＩＬからゲート絶縁膜ＮＯＸの電荷蓄積層（シリコン窒化膜ＮＩ）に向かって電子が注入される。こうして、選択されたビットに対して、情報の書き込みが行われる。
一方、書き込みを行わない非選択ビットとして、たとえば、メモリトランジスタＭＴＲ２２および選択トランジスタＳＴＲ２２では、メモリゲート線ＭＧ２に−１．５Ｖ、選択ゲート線ＣＧ２に−３．５Ｖ、ソース線ＳＬ２に０Ｖ、ビット線ＢＬ２に１．５Ｖが、それぞれ印加される。これにより、メモリトランジスタＭＴＲ２２のゲート電極ＮＧＥには負バイアスが印加されて、ゲート絶縁膜ＮＯＸの電荷蓄積層（シリコン窒化膜ＮＩ）への電子の注入は行われない。
このとき、メモリトランジスタＭＴＲでは、ビット線ＢＬの電位が印加される拡散層ＮＤＲが、せり上げエピタキシャル層ＮＥＬに形成されている。これにより、前述したように、ＬＤＤ領域ＮＬＲの不純物濃度のプロファイルが、拡散層ＮＤＲの不純物の影響を受けることが抑制されて、情報が誤って消去される書き込みディスターブを抑制することができる。
次に、メモリセルに対する情報の消去動作について説明する。図５１に示すように、消去を行う選択ビットを、たとえば、メモリトランジスタＭＴＲ１１および選択トランジスタＳＴＲ１１と、メモリトランジスタＭＴＲ１２および選択トランジスタＳＴＲ１２とする。
このとき、たとえば、メモリゲート線ＭＧ１に−３．５Ｖ、選択ゲート線ＣＧ１に３．３Ｖ、ソース線ＳＬ１、ＳＬ２に６．５Ｖ、ビット線ＢＬ１、ＢＬ２に６．５Ｖが、それぞれ印加される。これにより、メモリトランジスタＭＴＲ１１のゲート電極ＮＧＥには負バイアスが印加されて、ゲート絶縁膜ＮＯＸの電荷蓄積層（シリコン窒化膜ＮＩ）に蓄積されている電子が、シリコン層ＳＩＬへ向かって引き抜かれる。こうして、選択されたビットに対して、情報の消去が行われる。
一方、消去を行わない非選択ビットとして、メモリトランジスタＭＴＲ２１および選択トランジスタＳＴＲ２１と、メモリトランジスタＭＴＲ２２および選択トランジスタＳＴＲ２２では、メモリゲート線ＭＧ２に６．５Ｖ、選択ゲート線ＣＧ２に３．３Ｖ、ソース線ＳＬ１、ＳＬ２に６．５Ｖ、ビット線ＢＬ１、ＢＬ２に６．５Ｖが、それぞれ印加される。これにより、メモリトランジスタＭＴＲ１１（ゲート電極）の電位とシリコン層ＳＩＬの電位とが同電位となって、電子の引き抜きは行われない。
次に、メモリセルに対する情報の読み出し動作について説明する。図５２に示すように、読み出しを行う選択ビットを、たとえば、メモリトランジスタＭＴＲ１１および選択トランジスタＳＴＲ１１とする。このとき、たとえば、メモリゲート線ＭＧ１に０Ｖ、選択ゲート線ＣＧ１に３．３Ｖ、ソース線ＳＬ１に０Ｖ、ビット線ＢＬ１に０．８Ｖが、それぞれ印加される。
このとき、メモリトランジスタＭＴＲ１１の電荷蓄積層に電子が注入されている場合には、メモリトランジスタＭＴＲ１１のしきい値電圧が上がる。このため、メモリトランジスタＭＴＲ１１および選択トランジスタＳＴＲ１１を電流は流れない。一方、電荷蓄積層に電子が注入されていない場合には、しきい値電圧が下がり、メモリトランジスタＭＴＲ１１および選択トランジスタＳＴＲ１１を電流が流れる。こうして、選択ビットに対して、情報の読み取りが行われる。
一方、読み取りを行わない非選択ビットとして、メモリトランジスタＭＴＲ２２および選択トランジスタＳＴＲ２２では、メモリゲート線ＭＧ２に０Ｖ、選択ゲート線ＣＧ２に０Ｖ、ソース線ＳＬ２に０Ｖ、ビット線ＢＬ２に０Ｖが、それぞれ印加される。このため、選択トランジスタＳＴＲ１１にはチャネル領域が形成されず、情報の読み取りは行われない。
上述した半導体装置のメモリトランジスタＭＴＲでは、ビット線の電位が印加される拡散層ＮＤＲが、せり上げエピタキシャル層ＮＥＬに形成されている。これにより、前述したように、ＬＤＤ領域ＮＬＲの不純物濃度のプロファイルが、拡散層ＮＤＲの不純物の影響を受けることが抑制されて、書き込みディスターブを軽減することができる。
また、前述したように、そのせり上げエピタキシャル層ＮＥＬ等を形成する前に、高温水素アニールを行うことで、ゲート絶縁膜ＮＯＸ（下層のシリコン酸化膜）の界面準位が減少して、メモリトランジスタＭＴＲのリテンション特性を向上させることができる。
実施の形態３
実施の形態１、２では、一つのメモリセルが一つのメモリトランジスタと一つの選択トランジスタとによって構成される半導体装置について説明した。ここでは、一つのメモリセルが一つのメモリトランジスタによって構成され、そのメモリセルがバルク領域に形成された半導体装置について説明する。
図５３に示すように、ＳＯＩ基板ＳＵＢでは、バルク領域ＢＵＲとＳＯＩ領域ＳＩＲとが規定されている。バルク領域ＢＵＲでは、素子分離絶縁膜ＴＩＳによって、メモリ領域ＢＮＲと高耐圧ＭＯＳトランジスタ領域ＢＩＲとが規定されている。ＳＯＩ領域ＳＩＲでは、素子分離絶縁膜ＴＩＳによって、低耐圧ＭＯＳトランジスタ領域ＳＣＲが規定されている。
メモリ領域ＢＮＲに形成されたｐ型のウェル領域ＰＷＲには、メモリトランジスタＭＴＲが形成されている。ウェル領域ＰＷＲの表面には、せり上げエピタキシャル層ＮＥＬ（せり上げ部）が形成されている。メモリトランジスタＭＴＲは、電荷蓄積層を含むゲート絶縁膜ＮＯＸ、ゲート電極ＮＧＥ、ＬＤＤ領域ＮＬＲおよび拡散層ＮＤＲを有する。
せり上げエピタキシャル層ＮＥＬは、ゲート絶縁膜ＮＯＸが配置されているウェル領域ＰＷＲの表面から、その表面よりも高い位置にわたり形成されている。ＬＤＤ領域ＮＬＲは、ゲート電極ＮＧＥの側壁面の直下に位置するウェル領域ＰＷＲの部分から、せり上げエピタキシャル層ＮＥＬの直下に位置するウェル領域ＰＷＲの部分に向かって形成されている。
拡散層ＮＤＲは、主としてせり上げエピタキシャル層ＮＥＬに形成されている。拡散層ＮＤＲの不純物濃度は、ＬＤＤ領域ＮＬＲの不純物濃度よりも高い。なお、これ以外の構成については、図１に示す半導体装置の構成と同様なので、同一部材には同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
上述した半導体装置は、メモリ領域ＢＮＲには、メモリトランジスタＭＴＲだけが形成されて、選択トランジスタが形成されない点を除いて、実施の形態１において説明した製造方法と同じ製造方法によって製造することができる。
次に、上述した半導体装置の動作について説明する。まず、メモリ領域ＢＮＲのメモリセルの回路図について説明する。半導体装置のメモリ領域ＢＮＲのメモリセルでは、メモリトランジスタＭＴＲがマトリクス状に配置されている。ここでは、説明の簡略化のために、４つのメモリセルを例に挙げる。
図５４に示すように、メモリゲート線ＭＧと、ソース線ＳＬおよびビット線ＢＬとが、互いに交差するように配置されている。ソース線ＳＬとビット線ＢＬとの間に、メモリトランジスタＭＴＲが電気的に接続されている。メモリトランジスタＭＴＲのゲート電極が、メモリゲート線ＭＧに電気的に接続されている。メモリトランジスタＭＴＲ１１〜ＭＴＲ２２等は、ｐ型のウェル領域ＰＷＲに形成されている。
ソース線ＳＬ１とビット線ＢＬ１との間に、メモリトランジスタＭＴＲ１１が電気的に接続されている。メモリトランジスタＭＴＲ１１のゲート電極が、メモリゲート線ＭＧ１に電気的に接続されている。ソース線ＳＬ２とビット線ＢＬ２との間に、メモリトランジスタＭＴＲ１２が電気的に接続されている。メモリトランジスタＭＴＲ１２のゲート電極が、メモリゲート線ＭＧ１に電気的に接続されている。
ソース線ＳＬ１とビット線ＢＬ１との間に、メモリトランジスタＭＴＲ２１が電気的に接続されている。メモリトランジスタＭＴＲ２１のゲート電極が、メモリゲート線ＭＧ２に電気的に接続されている。ソース線ＳＬ２とビット線ＢＬ２との間に、メモリトランジスタＭＴＲ２２が電気的に接続されている。メモリトランジスタＭＴＲ２２のゲート電極が、メモリゲート線ＭＧ２に電気的に接続されている。
次に、図５４に示す回路図に基づいて、メモリセルに対する情報の書き込み動作について説明する。図５５に示すように、書き込みを行う選択ビットを、たとえば、メモリトランジスタＭＴＲ１１とする。このとき、たとえば、メモリゲート線ＭＧ１に６．５Ｖ、ビット線ＢＬ１に−３．５Ｖ、ウェル領域ＰＷＲに−３．５Ｖが、それぞれ印加される。また、ソース線ＳＬ１を、ハイインピーダンスの状態にする。
これにより、メモリトランジスタＭＴＲ１１のゲート電極ＮＧＥには正バイアスが印加されて、負バイアスが印加されているウェル領域ＰＷＲからゲート絶縁膜ＮＯＸの電荷蓄積層（シリコン窒化膜ＮＩ）に向かって電子が注入される。こうして、選択されたビットに対して、情報の書き込みが行われる。
一方、書き込みを行わない非選択ビットとして、たとえば、メモリトランジスタＭＴＲ２２では、メモリゲート線ＭＧ２に−１．５Ｖ、ビット線ＢＬ２に１．５Ｖ、ウェル領域ＰＷＲに−３．５Ｖが、それぞれ印加される。また、ソース線ＳＬ２を、ハイインピーダンスの状態にする。これにより、メモリトランジスタＭＴＲ２２のゲート電極ＮＧＥには負バイアスが印加されて、ゲート絶縁膜ＮＯＸの電荷蓄積層（シリコン窒化膜ＮＩ）への電子の注入は行われない。
このとき、メモリトランジスタＭＴＲでは、ビット線ＢＬの電位が印加される拡散層ＮＤＲが、せり上げエピタキシャル層ＮＥＬに形成されている。これにより、すでに説明したように、ＬＤＤ領域ＮＬＲの不純物濃度のプロファイルが、拡散層ＮＤＲの不純物の影響を受けることが抑制されて、情報が誤って消去される書き込みディスターブを抑制することができる。
次に、メモリセルに対する情報の消去動作について説明する。図５６に示すように、消去を行う選択ビットを、たとえば、メモリトランジスタＭＴＲ１１とメモリトランジスタＭＴＲ１２とする。
このとき、たとえば、メモリゲート線ＭＧ１に−３．５Ｖ、ウェル領域ＰＷＲに６．５Ｖが、それぞれ印加される。また、ソース線ＳＬ１、ＳＬ２を、ハイインピーダンスの状態にする。ビット線ＢＬ１、ＢＬ２を、ハイインピーダンスの状態にする。これにより、メモリトランジスタＭＴＲ１１、１２のゲート電極ＮＧＥには負バイアスが印加されて、ゲート絶縁膜ＮＯＸの電荷蓄積層に蓄積されている電子が、正バイアスが印加されているウェル領域ＰＷＲに向かって引き抜かれる。こうして、選択されたビットに対して、情報の消去が行われる。
一方、消去を行わない非選択ビットして、メモリトランジスタＭＴＲ２１とメモリトランジスタＭＴＲ２２とでは、メモリゲート線ＭＧ２に６．５Ｖ、ウェル領域ＰＷＲに６．５Ｖが、それぞれ印加される。また、ソース線ＳＬ１、ＳＬ２を、ハイインピーダンスの状態にする。ビット線ＢＬ１、ＢＬ２を、ハイインピーダンスの状態にする。これにより、メモリトランジスタＭＴＲ２１、２２のゲート電極ＮＧＥの電位とウェル領域ＰＷＲの電位とが同電位となって、電子の引き抜きは行われない。
次に、メモリセルに対する情報の読み出し動作について説明する。図５７に示すように、読み出しを行う選択ビットを、たとえば、メモリトランジスタＭＴＲ１１とする。このとき、たとえば、メモリゲート線ＭＧ１に０Ｖ、ソース線ＳＬ１に０Ｖ、ビット線ＢＬ１に０．８Ｖ、ウェル領域ＰＷＲに−２Ｖが、それぞれ印加される。
このとき、メモリトランジスタＭＴＲ１１の電荷蓄積層に電子が注入されている場合には、メモリトランジスタＭＴＲ１１のしきい値電圧が上がる。このため、メモリトランジスタＭＴＲ１１を電流は流れない。一方、電荷蓄積層に電子が注入されていない場合には、しきい値電圧が下がり、メモリトランジスタＭＴＲ１１を電流が流れる。こうして、選択ビットに対して、情報の読み取りが行われる。
一方、読み取りを行わない非選択ビットして、メモリトランジスタＭＴＲ２２では、メモリゲート線ＭＧ２に−２Ｖ、ソース線ＳＬ２に０Ｖ、ビット線ＢＬ２に０Ｖ、ウェル領域ＰＷＲに−２Ｖが、それぞれ印加される。これにより、情報の読み取りは行われない。
上述した半導体装置のメモリトランジスタＭＴＲでは、ビット線の電位が印加される拡散層ＮＤＲが、せり上げエピタキシャル層ＮＥＬに形成されている。これにより、すでに説明したように、ＬＤＤ領域ＮＬＲの不純物濃度のプロファイルが、拡散層ＮＤＲの不純物の影響を受けることが抑制されて、書き込みディスターブを軽減することができる。
また、すでに説明したように、そのせり上げエピタキシャル層ＮＥＬ等を形成する前に、高温水素アニールを行うことで、ゲート絶縁膜ＮＯＸ（下層のシリコン酸化膜）の界面準位が減少して、メモリトランジスタＭＴＲのリテンション特性を向上させることができる。
実施の形態４
ここでは、一つのメモリセルが一つのメモリトランジスタによって構成され、そのメモリセルがＳＯＩ領域に形成された半導体装置について説明する。
図５８に示すように、ＳＯＩ基板ＳＵＢでは、バルク領域ＢＵＲとＳＯＩ領域ＳＩＲとが規定されている。バルク領域ＢＵＲでは、素子分離絶縁膜ＴＩＳによって、高耐圧ＭＯＳトランジスタ領域ＢＩＲが規定されている。ＳＯＩ領域ＳＩＲでは、素子分離絶縁膜ＴＩＳによって、メモリ領域ＳＮＲと低耐圧ＭＯＳトランジスタ領域ＳＣＲとが規定されている。
メモリ領域ＳＮＲのシリコン層ＳＩＬには、メモリトランジスタＭＴＲが形成されている。シリコン層ＳＩＬの表面には、せり上げエピタキシャル層ＮＥＬ（せり上げ部）が形成されている。メモリトランジスタＭＴＲは、電荷蓄積層を含むゲート絶縁膜ＮＯＸ、ゲート電極ＮＧＥ、ＬＤＤ領域ＮＬＲおよび拡散層ＮＤＲを有する。
せり上げエピタキシャル層ＮＥＬは、ゲート絶縁膜ＮＯＸが配置されているシリコン層ＳＩＬの表面から、その表面よりも高い位置にわたり形成されている。ＬＤＤ領域ＮＬＲは、ゲート電極ＮＧＥの側壁面の直下に位置するシリコン層ＳＩＬの部分から、せり上げエピタキシャル層ＮＥＬの直下に位置するシリコン層ＳＩＬの部分に向かって形成されている。
拡散層ＮＤＲは、主としてせり上げエピタキシャル層ＮＥＬに形成されている。拡散層ＮＤＲの不純物濃度（第２不純物濃度）は、ＬＤＤ領域ＮＬＲの不純物濃度（第１不純物濃度）よりも高い。なお、これ以外の構成については、図３０に示す半導体装置の構成と同様なので、同一部材には同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。
上述した半導体装置は、メモリ領域ＳＮＲには、メモリトランジスタＭＴＲだけが形成されて、選択トランジスタが形成されない点を除いて、実施の形態２において説明した製造方法と同じ製造方法によって製造することができる。
次に、上述した半導体装置の動作について説明する。まず、メモリ領域ＳＮＲのメモリセルの回路図について説明する。上述した半導体装置では、メモリ領域ＳＮＲは、ＳＯＩ領域ＳＩＲのシリコン層ＳＩＬに形成されている点で、メモリ領域ＢＮＲがバルク領域ＢＵＲのウェル領域ＰＷＲに形成されている前述した半導体装置（図５３参照）とは異なっている。
このため、図５９に示すように、メモリ領域ＳＮＲのメモリセルの回路図では、ウェル領域ＰＷＲに対応する点線枠が示されていない点を除き、メモリトランジスタＭＴＲ、メモリゲート線ＭＧ、ソース線ＳＬおよびビット線ＢＬの接続関係は、前述したメモリ領域ＢＮＲの回路図（図５４参照）と同じである。
次に、図５９に示す回路図に基づいて、メモリセルに対する情報の書き込み動作について説明する。図６０に示すように、書き込みを行う選択ビットを、たとえば、メモリトランジスタＭＴＲ１１とする。このとき、たとえば、メモリゲート線ＭＧ１に６．５Ｖ、ビット線ＢＬ１に−３．５Ｖが、それぞれ印加される。また、ソース線ＳＬ１は、ハイインピーダンスの状態にする。
これにより、メモリトランジスタＭＴＲ１１のゲート電極ＮＧＥには正バイアスが印加されて、シリコン層ＳＩＬからゲート絶縁膜ＮＯＸの電荷蓄積層（シリコン窒化膜ＮＩ）に向かって電子が注入される。こうして、選択されたビットに対して、情報の書き込みが行われる。
一方、書き込みを行わない非選択ビットとして、たとえば、メモリトランジスタＭＴＲ２２では、メモリゲート線ＭＧ２に−１．５Ｖ、ビット線ＢＬ２に１．５Ｖが、それぞれ印加される。また、ソース線ＳＬ２は、ハイインピーダンスの状態にする。これにより、メモリトランジスタＭＴＲ２２のゲート電極ＮＧＥには負バイアスが印加されて、ゲート絶縁膜ＮＯＸの電荷蓄積層（シリコン窒化膜ＮＩ）への電子の注入は行われない。
このとき、メモリトランジスタＭＴＲでは、ビット線ＢＬの電位が印加される拡散層ＮＤＲが、せり上げエピタキシャル層ＮＥＬに形成されている。これにより、すでに説明したように、ＬＤＤ領域ＮＬＲの不純物濃度のプロファイルが、拡散層ＮＤＲの不純物の影響を受けることが抑制されて、情報が誤って消去される書き込みディスターブを抑制することができる。
次に、メモリセルに対する情報の消去動作について説明する。図６１に示すように、消去を行う選択ビットを、たとえば、メモリトランジスタＭＴＲ１１とメモリトランジスタＭＴＲ１２とする。このとき、たとえば、メモリゲート線ＭＧ１に−３．５Ｖ、ビット線ＢＬ１、ＢＬ２に６．５Ｖが、それぞれ印加される。また、ソース線ＳＬ１、ＳＬ２を、ハイインピーダンスの状態にする。これにより、メモリトランジスタＭＴＲ１１、１２のゲート電極ＮＧＥには負バイアスが印加されて、ゲート絶縁膜ＮＯＸの電荷蓄積層に蓄積されている電子が、シリコン層ＳＩＬに向かって引き抜かれる。こうして、選択されたビットに対して、情報の消去が行われる。
一方、消去を行わない非選択ビットとして、メモリトランジスタＭＴＲ２１とメモリトランジスタＭＴＲ２２とでは、メモリゲート線ＭＧ２に６．５Ｖ、ビット線ＢＬ１、ＢＬ２に６．５Ｖが、それぞれ印加される。また、ソース線ＳＬ１、ＳＬ２を、ハイインピーダンスの状態にする。これにより、メモリトランジスタＭＴＲ２１、２２のゲート電極ＮＧＥの電位とシリコン層ＳＩＬの電位とが同電位となって、電子の引き抜きは行われない。
次に、メモリセルに対する情報の読み出し動作について説明する。図６２に示すように、読み出しを行う選択ビットを、たとえば、メモリトランジスタＭＴＲ１１とする。このとき、たとえば、メモリゲート線ＭＧ１に２Ｖ、ソース線ＳＬ１に０Ｖ、ビット線ＢＬ１に０．８Ｖが、それぞれ印加される。
このとき、メモリトランジスタＭＴＲ１１の電荷蓄積層に電子が注入されている場合には、メモリトランジスタＭＴＲ１１のしきい値電圧が上がる。このため、メモリトランジスタＭＴＲ１１を電流は流れない。一方、電荷蓄積層に電子が注入されていない場合には、しきい値電圧が下がり、メモリトランジスタＭＴＲ１１を電流が流れる。こうして、選択ビットに対して、情報の読み取りが行われる。
一方、読み取りを行わない非選択ビットして、メモリトランジスタＭＴＲ２２では、メモリゲート線ＭＧ２に０Ｖ、ソース線ＳＬ２に０Ｖ、ビット線ＢＬ２に０Ｖが、それぞれ印加される。これにより、情報の読み取りは行われない。
上述した半導体装置のメモリトランジスタＭＴＲでは、ビット線の電位が印加される拡散層ＮＤＲが、せり上げエピタキシャル層ＮＥＬに形成されている。これにより、すでに説明したように、ＬＤＤ領域ＮＬＲの不純物濃度のプロファイルが、拡散層ＮＤＲの不純物の影響を受けることが抑制されて、書き込みディスターブを軽減することができる。
また、すでに説明したように、そのせり上げエピタキシャル層ＮＥＬ等を形成する前に、高温水素アニールを行うことで、ゲート絶縁膜ＮＯＸ（下層のシリコン酸化膜）の界面準位が減少して、メモリトランジスタＭＴＲのリテンション特性を向上させることができる。
なお、各実施の形態において説明した半導体装置については、必要に応じて種々組み合わせることが可能である。たとえば、実施の形態１において説明した半導体装置と、実施の形態２において説明した半導体装置とを組み合わせて、ＳＯＩ領域ＳＩＲとバルク領域ＢＵＲとの双方に、メモリトランジスタＭＴＲを形成してもよい。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
ＳＵＢ ＳＯＩ基板、ＢＳＵＢ シリコン基板、ＢＯＬ 絶縁膜、ＳＩＬ シリコン層、ＳＩＲ ＳＯＩ領域、ＳＣＲ 低耐圧ＭＯＳトランジスタ領域、ＳＮＲ メモリ領域、ＢＵＲ バルク領域、ＢＩＲ 高耐圧ＭＯＳトランジスタ領域、ＢＮＲ メモリ領域、ＴＩＳ 素子分離絶縁膜、ＰＷＲ ウェル領域、ＮＣＩ チャネル注入領域、ＳＣＩ チャネル注入領域、ＩＣＩ チャネル注入領域、ＧＰＲ グランドプレイン領域、ＭＴＲ メモリトランジスタ、ＮＯＸ ゲート絶縁膜、ＮＧＥ ゲート電極、ＮＬＲ ＬＤＤ領域、ＮＥＬ せり上げエピタキシャル層、ＮＤＲ 拡散層、ＳＴＲ 選択トランジスタ、ＳＯＸ ゲート絶縁膜、ＳＧＥ ゲート電極、ＳＬＲ ＬＤＤ領域、ＳＥＬ せり上げエピタキシャル層、ＳＤＲ 拡散層、ＨＴＲ 高耐圧ＭＯＳトランジスタ、ＩＯＸ ゲート絶縁膜、ＩＧＥ ゲート電極、ＩＬＲ ＬＤＤ領域、ＩＤＲ 拡散層、ＬＴＲ 低耐圧ＭＯＳトランジスタ、ＣＯＸ ゲート絶縁膜、ＣＧＥ ゲート電極、ＣＥＬ せり上げエピタキシャル層、ＣＬＲ ＬＤＤ領域、ＣＤＲ 拡散層、ＯＳ１、ＯＳ２ オフセットスペーサ膜、ＴＳＦ スペーサ膜、ＰＳＦ スペーサ膜、ＭＳＦ 金属シリサイド膜、ＩＬＦ 層間絶縁膜、ＰＬＧ プラグ、ＺＯＦ 絶縁膜、ＷＢ、ＷＳ、ＷＩ、ＷＣ 配線、ＧＥＬ ゲート電極、ＳＷＦ サイドウォール絶縁膜、ＭＴＲ１１、ＭＴＲ１２、ＭＴＲ２１、ＭＴＲ２２ メモリトランジスタ、ＳＴＲ１１、ＳＴＲ１２、ＳＴＲ２１、ＳＴＲ２２ 選択トランジスタ、ＭＧ、ＭＧ１、ＭＧ２ メモリゲート線、ＣＧ、ＣＧ１、ＣＧ２ 選択ゲート線、ＳＬ、ＳＬ１、ＳＬ２ ソース線、ＢＬ、ＢＬ１、ＢＬ２ ビット線、ＯＸＦ１ シリコン酸化膜、ＮＸＦ ＯＮＯ膜、ＯＸ１、ＯＸ２ シリコン酸化膜、ＮＩ シリコン窒化膜、ＯＸＦ２ シリコン酸化膜、ＩＮＦ シリコン窒化膜、ＰＲ１、ＰＲ２、ＰＲ３、ＰＲ４、ＰＲ５、ＰＲ１１、ＰＲ１２、ＰＲ１３、ＰＲ１４、ＰＲ１５ フォトレジストパターン。

Claims (6)

  1. 半導体支持基板の上に絶縁膜を介在させて半導体層が形成された半導体基板を用意する工程と、
    前記半導体基板に対して、第１領域および第２領域を規定し、前記第１領域に位置する前記半導体層および前記絶縁膜を除去して前記第１領域に位置する前記半導体支持基板を露出するとともに、前記第２領域に位置する前記半導体層および前記絶縁膜を残す工程と、
    前記半導体基板に分離領域を形成することによって、前記第１領域に第１素子領域および第２素子領域を規定し、かつ、前記第２領域に第３素子領域を規定する工程を含む、素子領域を規定する工程と、
    前記第１素子領域にメモリトランジスタを形成し、前記第２素子領域に第１トランジスタを形成し、前記第３素子領域に第２トランジスタを形成する工程を含む、半導体素子を形成する工程と
    を有し、
    前記メモリトランジスタを形成する工程は、
    前記第１素子領域に、第１導電型のウェル領域を形成する工程と、
    前記ウェル領域の上に、電荷蓄積層を含むゲート絶縁膜を介在させてメモリゲート電極を形成する工程と、
    前記メモリゲート電極を注入マスクとして第２導電型の第１不純物を導入することにより、前記ウェル領域に第１不純物濃度を有する第１不純物領域を形成する工程と、
    エピタキシャル成長法によって前記ウェル領域の表面にせり上げ部を形成する工程と、
    前記メモリゲート電極の側壁面に、側壁絶縁膜を形成する工程と、
    前記メモリゲート電極および前記側壁絶縁膜を注入マスクとして第２導電型の第２不純物を注入することにより、前記せり上げ部に、前記第１不純物濃度よりも高い第２不純物濃度を有する第２不純物領域を形成する工程と
    を備え、
    前記第１トランジスタを形成する工程は、前記せり上げ部を形成する前に、前記第２素子領域を覆うように、エピタキシャル成長を阻止するエピタキシャル成長阻止膜を形成する工程を含み、
    前記せり上げ部を形成する工程は、前記第２素子領域が前記エピタキシャル成長阻止膜によって覆われた状態で行われる、半導体装置の製造方法。
  2. 前記半導体素子を形成する工程は、前記せり上げ部を形成する前に、露出している前記ウェル領域の表面を含む前記半導体基板の表面に水素アニール処理を行う工程を含む、請求項１記載の半導体装置の製造方法。
  3. 前記半導体素子を形成する工程は、前記ウェル領域に、前記メモリトランジスタと電気的に直列に接続される選択トランジスタを形成する工程を含む、請求項１記載の半導体装置の製造方法。
  4. 半導体支持基板の上に絶縁膜を介在させて半導体層が形成された半導体基板を用意する工程と、
    前記半導体基板に対して、第１領域および第２領域を規定し、前記第１領域に位置する前記半導体層および前記絶縁膜を残すとともに、前記第２領域に位置する前記半導体層および前記絶縁膜を除去して前記第２領域に位置する前記半導体支持基板を露出する工程と、
    前記半導体基板に分離領域を形成することによって、前記第１領域に第１素子領域および第２素子領域を規定し、かつ、前記第２領域に第３素子領域を規定する工程を含む、素子領域を規定する工程と、
    前記第１素子領域にメモリトランジスタを形成し、前記第２素子領域に第１トランジスタを形成し、前記第３素子領域に第２トランジスタを形成する工程を含む、半導体素子を形成する工程と、
    を有し、
    前記メモリトランジスタを形成する工程は、
    前記第１素子領域に位置する前記半導体層の上に、電荷蓄積層を含むゲート絶縁膜を介在させてメモリゲート電極を形成する工程と、
    前記メモリゲート電極を注入マスクとして第２導電型の第１不純物を導入することにより、前記半導体層に第１不純物濃度を有する第１不純物領域を形成する工程と、
    エピタキシャル成長法によって前記半導体層の表面にせり上げ部を形成する工程と、
    前記メモリゲート電極の側壁面に、側壁絶縁膜を形成する工程と、
    前記メモリゲート電極および前記側壁絶縁膜を注入マスクとして第２導電型の第２不純物を注入することにより、前記せり上げ部に、前記第１不純物濃度よりも高い第２不純物濃度を有する第２不純物領域を形成する工程と
    を備え、
    前記第２トランジスタを形成する工程は、前記せり上げ部を形成する前に、前記第３素子領域を覆うように、エピタキシャル成長を阻止するエピタキシャル成長阻止膜を形成する工程を含み、
    前記せり上げ部を形成する工程は、前記第３素子領域が前記エピタキシャル成長阻止膜によって覆われた状態で行われる、半導体装置の製造方法。
  5. 前記半導体素子を形成する工程は、前記せり上げ部を形成する前に、露出している前記半導体支持基板の表面を含む前記半導体基板の表面に水素アニール処理を行う工程を含む、請求項４記載の半導体装置の製造方法。
  6. 前記半導体素子を形成する工程は、 前記第１素子領域に位置する前記半導体層に、前記メモリトランジスタと電気的に直列に接続される選択トランジスタを形成する工程を含む、請求項４記載の半導体装置の製造方法。
JP2017119559A 2017-06-19 2017-06-19 半導体装置の製造方法 Active JP6824115B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017119559A JP6824115B2 (ja) 2017-06-19 2017-06-19 半導体装置の製造方法
US15/957,785 US11145744B2 (en) 2017-06-19 2018-04-19 Semiconductor device and method of manufacturing the same
TW107113991A TW201906015A (zh) 2017-06-19 2018-04-25 半導體裝置及其製造方法
CN201810618493.3A CN109148465A (zh) 2017-06-19 2018-06-15 半导体器件和制造半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017119559A JP6824115B2 (ja) 2017-06-19 2017-06-19 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2019004103A JP2019004103A (ja) 2019-01-10
JP6824115B2 true JP6824115B2 (ja) 2021-02-03

Family

ID=64656688

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017119559A Active JP6824115B2 (ja) 2017-06-19 2017-06-19 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US11145744B2 (ja)
JP (1) JP6824115B2 (ja)
CN (1) CN109148465A (ja)
TW (1) TW201906015A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10050147B2 (en) * 2015-07-24 2018-08-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
JP7112971B2 (ja) * 2019-01-25 2022-08-04 ルネサスエレクトロニクス株式会社 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4477886B2 (ja) 2003-04-28 2010-06-09 株式会社ルネサステクノロジ 半導体装置の製造方法
US7807520B2 (en) * 2007-06-29 2010-10-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP4666189B2 (ja) 2008-08-28 2011-04-06 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP5985789B2 (ja) 2010-03-15 2016-09-06 富士電機株式会社 超接合半導体装置の製造方法
US8482079B2 (en) * 2011-06-15 2013-07-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacturing the same
JP2013191255A (ja) * 2012-03-14 2013-09-26 Renesas Electronics Corp 内容参照メモリシステム
JP2014143269A (ja) 2013-01-23 2014-08-07 Renesas Electronics Corp 半導体装置の製造方法
JP2014232810A (ja) 2013-05-29 2014-12-11 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US9082484B1 (en) 2013-12-23 2015-07-14 International Business Machines Corporation Partial update in a ternary content addressable memory
JP6420614B2 (ja) 2014-09-30 2018-11-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US20180366556A1 (en) 2018-12-20
CN109148465A (zh) 2019-01-04
JP2019004103A (ja) 2019-01-10
US11145744B2 (en) 2021-10-12
TW201906015A (zh) 2019-02-01

Similar Documents

Publication Publication Date Title
JP5007017B2 (ja) 半導体装置の製造方法
JP5734744B2 (ja) 半導体装置およびその製造方法
US20090050956A1 (en) Semiconductor memory device and method of manufacturing the same
EP0915479A2 (en) Nonvolatile semiconductor memory device and method of reading data therefrom
JP6407644B2 (ja) 半導体装置の製造方法
JP5524632B2 (ja) 半導体記憶装置
JP6385873B2 (ja) 半導体装置およびその製造方法
TW200908343A (en) Non-volatile semiconductor memory device
JP2005005513A (ja) 不揮発性半導体メモリ装置およびその読み出し方法
CN106469733B (zh) 半导体装置的制造方法
TW200931648A (en) Non-volatile semiconductor memory device and method of manufacturing the same
JP6824115B2 (ja) 半導体装置の製造方法
JP4065671B2 (ja) 不揮発性半導体記憶装置、その製造方法及びその動作方法
JP2005209931A (ja) 不揮発性半導体記憶装置およびその製造方法
JP6310802B2 (ja) 半導体装置の製造方法
TW201633509A (zh) 記憶元件及其製造方法
JP2011009447A (ja) 不揮発性半導体記憶装置及びその製造方法
JP4654936B2 (ja) 不揮発性半導体記憶装置および、その動作方法
US9385240B1 (en) Memory device and method for fabricating the same
JP2005116582A (ja) 半導体装置およびその製造方法
TWI612640B (zh) 記憶元件及其製造方法
TW201707150A (zh) 半導體裝置的製造方法
JP2014160846A (ja) 半導体記憶装置
CN117255562A (zh) 半导体器件及其制造方法
JP2011049580A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200915

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210112

R150 Certificate of patent or registration of utility model

Ref document number: 6824115

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150