JP6820224B2 - 窒化物半導体分極制御デバイス - Google Patents

Description

本開示は、一般に半導体デバイスおよびこうしたデバイスを使用する回路に関する。

半導体デバイス、例えばダイオード、バイポーラトランジスタ、金属酸化物電界効果トランジスタ（ＭＯＳＦＥＴ）、および絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）は、半導体スイッチとして使用できる。半導体スイッチングデバイスは、一般に、ゼロでないスイッチオン電圧に到達するまで、感知できる量の電流を伝導しない。スイッチオン電圧を超えると、デバイスは、ゼロでないオン抵抗を通して相対的に大きな電流を伝導する。

本明細書に記載される一部の実施形態は、ＩＩＩ族窒化物半導体基板またはテンプレートを含む第１の層；このＩＩＩ族窒化物半導体基板またはテンプレートにわたって配設された第２のＩＩＩ族窒化物半導体層；この第２のＩＩＩ族窒化物半導体層にわたって配設された第３のＩＩＩ族窒化物半導体層；およびこの第３のＩＩＩ族窒化物半導体層にわたって配設された第４のＩＩＩ族窒化物半導体層を有する分極制御デバイスを対象とする。ｐｎ接合は、第３のＩＩＩ族窒化物半導体層と第４のＩＩＩ族窒化物半導体層との間の界面に形成される。分極ヘテロ接合は、第２のＩＩＩ族窒化物半導体層と第３のＩＩＩ族窒化物半導体層との間に形成される。分極接合は、分極接合の一方の側に極性の固定電荷を有し、分極接合の反対側に反対の極性の固定電荷を有する。無バイアスの場合、ｐｎ接合は、ｐｎ接合にわたるキャリアのフローに対抗する第１の電場を含み、分極接合は、分極接合にわたる反対に荷電したキャリアのフローに対抗する第２の電場を含む。

図１Ａは、一部の実施形態に従う分極制御デバイス（ＰＣＤ）である。 図１Ｂは、一部の実施形態に従うＩｎＡｌＮ／ＧａＮ分極接合を有するＰＣＤである。 図２は、ＩｎＡｌＮ／ＧａＮ分極接合を有するＰＣＤの計算された電流−電圧（ＩＶ）特性である。 図３Ａは、図１ＢのＰＣＤにおいて距離の関数としてのエネルギー（ｅＶ）のシミュレーションバンド構造ダイアグラムである。 図３Ｂは、図１ＢのＰＣＤにおいて距離の関数としてのエネルギー（ｅＶ）のシミュレーションバンド構造ダイアグラムである。 図４は、一部の実施形態に従ってｎ−ＧａＮおよびｎ−ＩｎＡｌＮ層においてＳｉ＝９Ｅ１８／ｃｍ^３のドーピングレベルでのｎ型ＩｎＡｌＮ／ｎ型ＧａＮ分極接合を有するデバイスの計算されたＩＶ曲線を示す。 図５は、一部の実施形態に従うＡｌＧａＮ／ＧａＮ分極接合を有するＰＣＤである。 図６は、一部の実施形態に従うＡｌＧａＮ／ＧａＮ分極接合を有するＰＣＤの計算されたＩＶ特性を示す。 図７Ａは、一部の実施形態に従うＡｌＧａＮ／ＧａＮ分極接合を有するＰＣＤの計算されたＩＶ特性を示す。 図７Ｂは、一部の実施形態に従うＡｌＧａＮ／ＧａＮ分極接合を有するＰＣＤの計算されたＩＶ特性を示す。 図８Ａは、一部の実施形態に従って、ＧａＮ基板と、この基板上に配設されたｎ−Ａｌ_０．４５Ｇａ_０．５５Ｎ、ｎ−ＧａＮ、およびｐ−ＧａＮ層とを含むデバイスのフリーキャリア濃度を示す。 図８Ｂは、一部の実施形態に従って、ＧａＮ基板と、この基板上に配設されたｎ−Ａｌ_０．４５Ｇａ_０．５５Ｎ、ｎ−ＧａＮ、およびｐ−ＧａＮ層とを含むデバイスのフリーキャリア濃度を示す。 図９は、一部の実施形態に従う紫外線センサとして構成されたＰＣＤを示す。 図１０は、一部の実施形態に従う光センサとしてのデバイスの動作を示す概略図である。 図１１は、ＰＣＤが一部の実施形態に従う発振回路に使用される回路の概略図を示す。 一部の実施形態に従うＰＣＤ発光デバイスを示す。

図は必ずしも正確な縮尺ではない。図で使用される同様の数字は、同様の構成要素を指す。しかし、所与の図においてある構成要素を指すためにある数字を使用することは、同じ数字で標識された別の図の構成要素を制限することを意図するものではないことが理解される。

本明細書に記載される実施形態は、種々の用途、例えばスイッチ、センサまたは発振器に使用できる半導体デバイスを含む。デバイスは、デバイス基板として作用する第１の窒化物半導体層を含み、この基板層上に、第２、第３、および第４の窒化物半導体層がこの順序で配設される。ｐｎ接合は、第３の層と第４の層との間の接合界面によって形成される。分極接合は、第２の層と第３の層との間のヘテロ接合界面によって形成され、ここで「ヘテロ接合」という用語は、第２の層および第３の層が異なる材料で製造されていることを示す。分極接合は、ヘテロ接合の一方の側に極性の固定電荷を有し、ヘテロ接合の反対側に反対の極性の固定電荷を有する。デバイスが無バイアスの場合、ｐｎ接合は、ｐｎ接合にわたるキャリアのフローに対抗する第１の電場を含み、分極接合は、分極接合にわたる反対に荷電したキャリアのフローに対抗する第２の電場を含む。分極接合は、ｐｎ接合を通したキャリアのフローを制御し、故に本明細書に開示されるデバイスは分極制御ダイオード（ＰＣＤ）と称される。

図１Ａは、一部の実施形態に従うＰＣＤ１００の概略断面図である。ＰＣＤ１００は、垂直デバイスとして示され、両側にｐ−コンタクトおよびｎ−コンタクトを有する。しかし、エッチング、例えば乾式エッチングを通して曝露されるｎ−ＧａＮ基板／テンプレートと同じ側に両方のコンタクトを有することができる。図１Ａに示されるように、デバイス１００は、ｐ−およびｎ−コンタクト電極１２１、１２２の間に配設されたＩＩＩ族窒化物半導体のいくつかの層１０１〜１０４からなってもよい。ｐｎ接合は、第３の窒化物半導体層１０３と第４の窒化物半導体層１０４との間の接合界面Ｉｐｎに形成される。一部の実施形態において、接合Ｉｐｎは、第３および第４の層が同じタイプの材料から製造されることを意味するｐｎホモ接合であってもよい。第３の層１０３は、第１のタイプのドーパントであるアクセプタ（ｐ型）またはドナー（ｎ型）のいずれかでドープされ、第４の窒化物半導体層１０４は、界面Ｉｐｎがｐｎ接合を形成するように、反対のタイプのドーパントでドープされる。分極接合は、第２の窒化物半導体層１０２と第３の窒化物半導体層１０３との間のヘテロ接合Ｉｐｏｌに形成される。デバイス１００はまた、第１の窒化物半導体層１０１と第２の窒化物半導体層１０２との間に第３の界面Ｉｓを含む。

一部の実施形態において、第２の窒化物半導体層はｎドープされ、第３の窒化物半導体層はｎドープされ、第４の窒化物半導体層はｐドープされる。ｎドープされた層のドーピング濃度は、１０^１８〜１０^１９のオーダーであってもよく、ｐドープされた層のドーピング濃度は１０^１９〜１０^２０のオーダーであってもよい。

あるいは一部の実施形態において、第２の窒化物半導体層はｐドープされ、第３の窒化物半導体層はｐドープされ、第４の窒化物半導体層はｎドープされる。一部の実施形態において、第２の窒化物半導体層は、上記のパラグラフに示される場合と同じドーピング濃度を有する第３の窒化物半導体層と同じ大きさのオーダーのドーパント濃度を有していてもよい。

一部の実施形態において、分極接合とｐｎ接合との間の距離は、例えば２５ｎｍ〜５００ｎｍであることができる。

図１ＢのＰＣＤ１３０によって示されるように、第４の窒化物半導体層１３４はｐ型ドーパントでドープされたｐ−ＧａＮであってもよく、第３の窒化物半導体層１３３はｎ型ドーパントでドープされたＧａＮであってもよく；第１の層１３１はｎ型ドープされたＧａＮ基板であってもよい。第２の窒化物半導体層１３２は、第１の層および第３の層の半導体材料とは異なる窒化物半導体材料、例えばｎ−ＩｎＡｌＮであってもよい。ｎ−コンタクト１４１は第１の層１３１に近接して配設され、ｐ−コンタクト１４２は第４の層１３４に近接して配設される。

一部の実施形態において、第２の層の材料は、Ａｌを含む窒化物半導体、例えば図１Ｂに示されるようにＩｎＡｌＮであってもよい。あるいは、第２の層の材料は、ｐ型またはｎ型ドーパントでドープされたＡｌＧａＮであってもよい。一部の実施形態において、第２の層の材料は、四元窒化物半導体、例えばＡｌＧａＩｎＮである。第２の窒化物半導体層１３２は、Ｉｎ_ｘＡｌ_１−ｘＮ層であることができ、ここでｘは０．１０〜０．２５である。第２の窒化物半導体層１３２は、基板層１３１に格子整合であることができる。例えば第１の層１３１がｎ型ＧａＮであり、第２の層１３２がｎ型ＩｎＡｌＮである場合、格子整合は、ＩｎＡｌＮ層のＩｎ組成が約１８％であるように選択することを含んでいてもよい。デバイス１３０は、他の基板配向も可能であるが、ＧａＮ基板１３１のｃ面（０００１）に沿って成長させる。より高い結晶品質は、層が低欠陥密度基板上に疑似整合的に成長する場合に達成され得る、例えば基板の格子定数に実質的に等しいエピタキシャルフィルムの格子定数。エピタキシャル層の格子定数が基板の格子定数に近い場合に、層は、欠陥形成（貫通転位）を通して最終的に放出され得る歪を蓄積しない。さらに、圧電分極はエピフィルム内の歪に依存する。図１Ｂは、ＮＮＮＰ構造を有するＰＣＤを示し、層１、２、３はｎ型でドープされ、層４はｐ型でドープされることを意味する。一部の実施形態において、ＰＣＤは、ＰＰＰＮ、ＮＰＰＰまたはＮＮＰＰ構造を有していてもよい。

Ｓｉは、ｎ型ドーパントとして使用されてもよく、ｎ型層、例えばＰＣＤ１３０の第１、第２および第３の層１０１、１０２、１０３のＳｉ濃度は、Ｎ_Ｄ＝１×１０^１８〜１×１０^１９Ｓｉ／ｃｍ^３の範囲であってもよい。Ｍｇはｐ型ドーパントとして使用されてもよく、こうしてｐ−層、例えばＰＣＤ１３０の第４の層１０４のＭｇ濃度はＮ_Ａ＝１×１０^１９〜１×１０^２０Ｍｇ／ｃｍ^３の範囲となってもよい。いずれかの好適なｎ型ドーパント、例えばＧｅならびにいずれかの好適なｐ型ドーパントは、ｎ型およびｐ型層をドーピングするために使用できる。

本明細書に記載されるＰＣＤの分極接合は、異なる窒化物半導体材料の第２の層と第３の層との間のヘテロ接合に形成される。それらのウルツ鉱結晶構造およびイオン性により、（０００１）面に沿ってエピタキシャル成長する窒化物半導体は、圧電および／または自発分極を示す。ヘテロ構造界面、例えばＩｐｏｌおよびＩｓ界面において、界面の片側における窒化物半導体の分極は、分極場を導き、これは分極接合を形成する窒化物半導体材料の圧電および自発分極場コンポーネントの合計の関数である。

図１Ｂに示されるように、第１の層の分極はＰ１であり、第２の層の分極はＰ２であり、第３の層の分極はＰ３である。Ｉｓでの分極の差は、Ｐ２−Ｐ１であり、これは示される実施形態のように第１の層がＧａＮであり、第２の層がＩｎＡｌＮである場合に、０より小さい。Ｉｐｏｌでの分極の差はＰ３−Ｐ２であり、これは図１Ｂに示される材料について０より大きい。ｐ−電極１４２とｎ−電極１４１との間のデバイス１３０にわたる電圧適用により、電流フローをもたらす。電流フローは、バイアス電圧がスイッチオン電圧Ｖｓよりも小さい場合に非常に低い。Ｖｓの値は、ドーピングレベル、材料の組成および種々の層の厚さのような因子によって決定される。バイアス電圧がＶｓより大きい場合、電流は、迅速に非常に大きくなる。例えば、０．００５Ｖのバイアス電圧の変化は、１０^３を超えるまたは１０^５を超えるまたはさらには１０^７を超える倍数で電流密度の増大を導き得る。デバイスがスイッチオフであるバイアス電圧とスイッチオン電圧Ｖｓとの間の差は、約０．０１ボルト未満または例えば０．００２〜０．０１ボルトの範囲であってもよい。

図１Ｂのデバイスが＋ｃ方向に成長する場合、Ｐ２−Ｐ１＜０、およびＰ３−Ｐ２＞０である。ＡｌＩｎＮからＧａＮへの相対界面（位置Ｉ＿ｐｏｌ）にて、分極は急激に変化し、分極電荷密度が形成される。示された例において、分極電荷密度は負（−σ）であり、電子の反発力を生じる。Ｖｓより小さい適用バイアス電圧Ｖに関して、電子は、第２の層１３２と第３の層１３３層との間の界面に形成するエネルギー障壁を乗り越えるのは不可能である。

界面Ｉｐｏｌと界面Ｉｐｎとの間のｎ−ＧａＮ領域にわたる−ｃ方向の正孔輸送にもエネルギー障壁が存在する。このエネルギー障壁はｐｎ接合と関連し、Ｉｐｏｌでの分極電荷をスクリーンするのに十分な数に正孔が蓄積するのを防止する。デバイス１３０を通って流れる電流は、これらの条件下で非常に低い。バイアス電圧がスイッチオン電圧Ｖｓを超えたら、Ｉｐｏｌ界面にわたる電子輸送のための障壁およびｎ−ＧａＮ層１３３にわたる正孔輸送のための障壁は、急激に低減される。バンド構造においてこの急激の変化は協働効果である。Ｉｐｏｌ界面における正孔蓄積はエネルギー障壁を低減し、一部の電子はｐｎ接合に向かってｎ−ＧａＮ層１３３に流れることができる。この電子フローが正孔輸送のための障壁を低減し、Ｉｐｏｌ界面にて正孔密度をさらに増大できる。この正のフィードバックは結果として、両方の障壁ＩｐｎおよびＩｐｏｌのシャープな低減をもたらし、デバイス１３０にわたって大きな電流を流すことができる。Ｉｐｏｌでのポテンシャル障壁は、バイアス電圧がシミュレーションに基づいて０．００５ｅＶ増大するときに１ｅＶを超えて低減され得る。同時に、正孔のためのエネルギー障壁は、バイアス電圧の同じ増大によって０．９ｅＶ低減される。これが、電流のシャープなターンオンの起源である。図２は、ｎ−Ｉｎ_０．１８Ａｌ_０．８２Ｎの第３の層を有する図１に示される構成を有するデバイスに関してバイアス電圧の関数としての計算された電流密度を示す。この例のシミュレーションにおいて、０．０５Ｖ未満のバイアス電圧の変化は、１０^３より大きい倍数で電流密度を増大させることになる。

オフ状態（Ｖバイアス＝５．０３Ｖ）およびオン状態（Ｖバイアス＝５．０３５Ｖ）に対応する＋ｃ軸に沿って図１ＢのＰＣＤにおける距離の関数としてのエネルギー（ｅＶ）のシミュレーションされたバンド構造のダイアグラムを、それぞれ図３Ａおよび３Ｂに示す。バイアス電圧は図３Ａで５．０３Ｖである（オフ電圧状態）。図３Ｂのバイアス電圧（オン状態）は５．０３５Ｖである。この場合電流フローは大きい。図３Ａにおける垂直破線は、ｎ−ＩｎＡｌＮとｎ−ＧａＮとの間のＩｐｏｌ界面（破線３９９）およびｎ−ＧａＮとｐ−ＧａＮとの間のＩｐｎ界面（破線３９８）を示す。これらの２つの界面間の距離は５０ｎｍである。

図３Ａの矢印によって終了する垂直線は、電子（線３９７）および正孔（線３９６）にとってのポテンシャル障壁を示す。図３Ａおよび３Ｂの線３０１は、電子についての擬フェルミ準位である。図３Ａおよび３Ｂの線３０２は、正孔についての擬フェルミ準位である。図３Ａおよび３Ｂにおいて線３０３は、伝導バンド端である。図３Ａおよび３Ｂにおいて線３０４は、価電子バンド端である。

試験として、中間層をＰＣＤのｎ−ＩｎＡｌＮ層とｎ−ＧａＮ層との間に配置し、シャープな界面を、ＩｎＧａＡｌＮ組成を有する追加の中間層が存在する界面で置き換える効果を評価する。第１のシナリオにおいて、シャープな界面は、Ｉｎ_０．１８Ａｌ_０．８２Ｎ層とｎ−ＧａＮ層との間の界面にて中間層を用いずに試験した。第２のシナリオにおいて、相対的に段階的な界面（段階１）を試験したが、ここでＩｎ_０．０２Ａｌ_０．０５Ｇａ_０．９３Ｎの中間層を、Ｉｎ_０．１８Ａｌ_０．８２Ｎ層とｎ−ＧａＮ層との間に配設した。第３のシナリオにおいて、相対的に段階的な界面（段階２）を試験したが、ここでＩｎ_０．０２Ａｌ_０．０８Ｇａ_０．９０Ｎの中間層を、Ｉｎ_０．１８Ａｌ_０．８２Ｎ層とｎ−ＧａＮ層との間に配設した。結果はいずれの場合も非常に似ていた：バイアス電圧に応じた電流の変化は急激なままである。層中のドーピングレベルは、これらの実施例において６Ｅ１８Ｓｉ／ｃｍ^３であった。結果を以下の表１に列挙する。

ｎ−Ｉｎ_０．１８Ａｌ_０．８２Ｎ層厚さが４００、２００または７５ｎｍであるデバイスについてのシミュレーションはすべて、図２に示されるターンオン特徴と同様のシャープなターンオン特徴を示し、ｎ−Ｉｎ_０．１８Ａｌ_０．８２Ｎ層の厚さが重要でないことを示唆している。ｎ−ＧａＮの厚さに対する閾値電圧の依存を以下の表２に示す。閾値電圧は、ＩｐｏｌとＩｐｎとの間のｎ−ＧａＮ領域の厚さに依存する。オフ状態において、この領域は正孔輸送に対する障壁として作用する。この領域を厚くすることによって、閾値電圧はわずかに増大する。ｎ−ＧａＮおよびｎ−ＩｎＡｌＮ層のＳｉドーピングレベルは、この実施例において約８×１０^１８／ｃｍ^３であった。

スイッチオン電圧Ｖｓは、第２および第３の層、例えば図１Ｂに示されるｎ−ＩｎＡｌＮおよびｎ−ＧａＮ層のドーピングレベルに依存する。図４は、ｎ−ＧａＮおよびｎ−ＩｎＡｌＮ層においてＳｉ＝９Ｅ１８／ｃｍ^３のドーピングレベルを有するデバイスについての計算されたＩＶ曲線を示す。スイッチオン電圧は、この場合に約４．３３Ｖである。対照的に、図２は、ｎ−ＧａＮおよびｎ−ＩｎＡｌＮ層における約８×１０^１８／ｃｍ^３のドーピングレベルを有するデバイスについてのＩＶ曲線を示す。このドーピングレベルに関するスイッチオン電圧は、約５．０３５ボルトである。

図５は、ｎ型ＡｌＧａＮを含む基板層５０１、ｎ型ＩｎＡｌＮを含む第２の層５０２、ｎ型ＧａＮを含む第３の層５０３、およびｐ型ＧａＮを含む第４の層５０４を有するＰＣＤを示す。この実施例はＡｌＧａＮ基板を示すが、ＧａＮまたはＡｌＮを含む他の基板が使用されてもよい。一部の実施形態において、基板、例えばＧａＮ、ＡｌＮ、サファイア、ＳｉＣ、Ｓｉおよび／または他の材料上に配設されたテンプレート、例えば緩和ＡｌＧａＮフィルムが、層５０１の代わりに使用されてもよい。ｐｎ接合は、第３の層と第４の層との間のホモ接合界面Ｉｐｎによって形成される。分極接合は、第２の層と第３の層との間のヘテロ接合界面Ｉｐｏｌによって形成される。８Ｅ１８／ｃｍ^３のＳｉドーピングレベルを有するＡｌ_０．２Ｇａ_０．８Ｎの２００ｎｍの第２の層を有する図５の構造を有するデバイスについてのＩＶ特性を図６に示す。このデバイスにおいて、電流は、図２と関連して記載されるデバイスと比較した場合に、より段階的にバイアス電圧に対して増大する。シャープなターンオンは、Ａｌ_０．２Ｇａ_０．８Ｎ／ＧａＮ分極界面を有するＰＣＤには見られない。２０％のＡｌＧａＮの数百ｎｍまで、例えば約４００ｎｍまでは、緩和またはクラック形成なく、ＧａＮ基板において擬格子整合性成長できる。より高いＡｌ組成またはより厚いフィルムに関して、層は、ＧａＮ上に成長する場合にクラックを生じ得る。

Ａｌ_０．２Ｇａ_０．８Ｎ／ＧａＮ分極ヘテロ接合（図６参照）を有するＰＣＤと、Ｉｎ_０．１８Ａｌ_０．８２Ｎ／ＧａＮ分極ヘテロ接合（図２参照）を有するＰＣＤとの動作における差は、Ｉｐｏｌ界面における分極の変化による。Ｉｎ_０．１８Ａｌ_０．８２Ｎ／ＧａＮデバイスにおいて、Ｉｐｏｌでの分極変化はΔＰ＝４．２×１０−２Ｃ／ｍ^２である一方で、Ａｌ_０．２Ｇａ_０．８Ｎ／ＧａＮデバイスについてＩｐｏｌでの分極変化はΔＰ＝１．５×１０−２Ｃ／ｍ^２である。ＩｎＡｌＮ／ＧａＮヘテロ接合の場合の顕著に大きいΔＰは、この界面にわたって流れる電子に対する障壁を増大する。ΔＰのこの差は、ＰＣＤの２つのタイプにおけるＩＶ特性の差の源であり、ここで大きいΔＰはよりシャープなスイッチオン特徴を導く。一部の実施形態において、２．０Ｃ／ｍ^２を超え、または３．０Ｃ／ｍ^２を超える第２と第３との窒化物半導体層間の分極差は、好適にシャープなスイッチオンＩＶ特性を導く。

ＡｌＧａＮ層において約４０％を超える、約４２．５％を超えるまたは４５％を超えるようにＡｌ組成を増大させることによって、Ｉｎ_０．１８Ａｌ_０．８２Ｎ／ＧａＮのＩｐｏｌヘテロ接合界面を有するＰＣＤに関して観察される場合と同様の値に、ＡｌＧａＮ／ＧａＮ構造についてのＩｐｏｌ界面において分極変化ΔＰを増大できる。Ａｌ組成が少なくとも４２．５％または少なくとも約４５％である場合、Ｉｎ_０．１８Ａｌ_０．８２Ｎ／ＧａＮデバイス構造について観察されるシャープなスイッチオン特徴が回復される。図７Ａに示されるＩＶ曲線は、４０ｎｍ厚さのｎ−Ａｌ_０．４５Ｇａ_０．５５Ｎの第２の層５０２を有する図５に示される構造を有するＰＣＤについて得られた。図７Ｂは、ｎ型Ａｌ_０．３３Ｇａ_０．６７Ｎの第１の層５０１基板、７５ｎｍ厚さのｎ−Ａｌ_{０．４２５}Ｇａ_{０．５７５}Ｎの第２の層５０２、５０ｎｍ厚さのｎ型ＧａＮの第３の層５０３、および８０ｎｍ厚さのｐ型ＧａＮの第４の層５０４を有する図５に示される構造を有するＰＣＤのＩＶ曲線を示す。図７Ｂのデバイスは、図７Ａおよび図２のデバイスよりも段階的なスイッチオンＩＶ特性を有する。

図８Ａおよび８Ｂは、この順序で基板上に配設されたｎ−Ａｌ_０．４５Ｇａ_０．５５Ｎ、ｎ−ＧａＮ、およびｐ−ＧａＮ層を有するＧａＮ基板を含むデバイスのフリーキャリア濃度を示す。

図８Ａは、デバイスがオン状態である場合に、ＧａＮ基板／ｎ−Ａｌ_０．４５Ｇａ_０．５５Ｎ／ｎ−ＧａＮ／ｐ−ＧａＮデバイスの電子８０１および正孔８０２濃度を示す。図８Ｂは、デバイスがオフ状態である場合に、ＧａＮ基板／ｎ−Ａｌ_０．４５Ｇａ_０．５５Ｎ／ｎ−ＧａＮ／ｐ−ＧａＮデバイスの電子８０１および正孔８０２濃度を示す。

図８Ａに示されるデバイスがオフ状態である場合、寄生ｐ層８０３が、ｎ−Ａｌ_０．４５Ｇａ_０．５５Ｎとｎ−ＧａＮ層との間に形成する。図８Ａおよび８Ｂに示されるように、Ｉｐｏｌ界面（ｎ−Ａｌ_０．４５Ｇａ_０．５５Ｎとｎ−ＧａＮ層との間）での寄生ｐ−層８０３の正孔濃度、ならびにＩｐｎ接合界面（ｎ−ＧａＮとｐ−ＧａＮ層との間）での電子濃度の両方は、デバイスがターンオンとなったときに急激に増大し、電流がＩｐｎおよびＩｐｏｌ界面の両方を通って流れる。

一部の場合において、Ｉｐｏｌ界面にて十分大きい正のΔＰ、例えばΔＰ＞２．０Ｃ／ｍ^２またはΔＰ＞３．０Ｃ／ｍ^２である限り、ＩｎＡｌＮまたはＡｌＧａＮではなく四元層を使用できる。例えば、四元材料Ｉｎ_０．１５Ａｌ_０．８０Ｇａ_０．０５Ｎは層２として使用でき、ｎ−ＧａＮはＩｐｏｌ界面にて層３として使用できる。Ｉｎ_０．１５Ａｌ_０．８０Ｇａ_０．０５Ｎ／ｎ−ＧａＮのＩｐｏｌ界面を有するデバイスは、約６．０Ｖのシャープなターンオンを示す。

上記で記載されるＰＣＤは、多数の用途に好適である。例えばデバイスは、環境条件にて検出されるように構成されるセンサとして機能し得る。デバイスは、環境条件への曝露によりデバイスがスイッチオンまたはスイッチオフとなるように構成される。種々の実施形態において、デバイスは、例えば化学センサ、光センサ、歪センサ、または温度センサとして操作し得る。

一部の用途において、ＰＣＤは、図９に示されるように紫外線センサ９００として構成できる。光センサ９００は、電極９１１、９１２の間に配設された第１の窒化物半導体層９０１、第２の窒化物半導体層９０２、第３の窒化物半導体層９０３、および第４の窒化物半導体層９０４を含む。第１の窒化物半導体層９０１は基板であり、この基板上に第２の層９０２、第３の層９０３、および第４の層９０４をエピタキシャル成長させる。第３の層９０３と第４の層９０４との間の界面Ｉｐｎは、先に議論されるようにｐｎ接合を形成する。第２の層９０２および第３の層９０３は、異なるタイプの窒化物半導体材料である。分極接合は、先に議論されたように、第２の層９０２と第３の層９０３層との間の界面Ｉｐｏｌに形成される。１つの例において、第１の層９０１は、ｎ型ドープされたＧａＮであり、第２の層９０２はｎ型ドープされたＩｎＡｌＮであり、第３の層９０３はｎ型ドープされたＧａＮであり、第４の層９０４はｐ型ドープされたＧａＮである。第４の層９０４は、光に対して部分的に透明である。光は、矢印９９９によって示されるように、第４の層９０４を通して透過できる。デバイス９００に入る光は、Ｉｐｏｌ界面付近で電子−正孔対を創出する。

図１０は、一部の実施形態に従う（概略図においてデバイスＤとして示される）光センサとしてのデバイス９００の動作を示す概略図である。場合により、デバイス９００は、バイアス源Ｖ_Ｂによって、抵抗器Ｒｓを通してスイッチオン電圧Ｖ_Ｓ付近およびそれ未満にバイアスがかけられてもよい。デバイスが光に曝露されない場合、デバイスは遮断され、相対的に小さい電流がデバイスを通って流れる。デバイスが遮断される場合、Ｖｏｕｔは高い状態である。デバイスが光１００１に曝される場合、光１００１は、透明な第４の層９０４を通ってデバイス９００に入り、分極接合界面にておよび／または分極接合界面付近で電子−正孔対を創出する。正孔は、ポテンシャル障壁を低減し、デバイスをスイッチオン可能にする。デバイスがスイッチオンである場合、デバイスは電流を伝導し、Ｖｏｕｔを低い状態に低減する。

別の用途において、デバイスは温度センサとして機能してもよい。例えば、デバイスが熱くなるときに、スイッチオン電圧Ｖｓは低下する。表３は、分極接合にてｎ−Ａｌ_０．４５Ｇａ_０．５５Ｎ／ｎ−ＧａＮ界面を有するＰＣＤデバイスについての温度に対するＶｓの低下を示す。

本明細書に記載されるデバイスは、Δｖ／Δｉ＜０である負性微分抵抗用途に好適であることができる。図３Ａに示されるバンド図は、窒化物極性ヘテロ界面における自然分極電荷の利点を活用することによってデバイスにおいて得られる。本明細書で記載されるＰＣＤにおいて、スイッチオン電圧が適用される前には、電流は無視できる程度に低い。スイッチオンの後、電流は、ＩＩＩ族Ｎ材料の直列抵抗およびコンタクト抵抗によって制限される。図３Ａによって示されるように、接合にわたる電圧差は、ターンオンの後、５Ｖから約４Ｖに低減され、負性微分抵抗を示す。例えば、負性微分抵抗を示す本明細書に記載されるデバイスは、増幅器および／または発振器として使用でき、ならびに／あるいはスイッチングデバイスおよび／またはメモリデバイスのような双安定用途に使用できる。

本明細書に開示されるＰＣＤは、図１１の回路図に示されるように、発振回路に使用できる。バッテリＢは、デバイスＤのターンオン電圧がデバイスＤがシャープにターンオンする点に到達するまで、キャパシタＣを抵抗器Ｒを通して充電する。これは、閾値電圧未満の値への、Ｃにわたる電圧の低減を導く。これは、アウトプット端子にて鋸歯状波形の発生Ｖｏｕｔをもたらす。一部の実施形態において、Ｒは、良好な効率のためにインダクタと置き換えることができる。発振周波数は、バッテリＢの電圧およびＲおよびＣの値に依存する。適切な回路と関連して使用される場合、デバイスは、電圧制御発振器（ＶＣＯ）または移相同期回路（ＰＬＬ）を構築するために使用できる。

本明細書に提供されるデバイスのスイッチオン電圧は、約５Ｖのスイッチオン電圧を有し、これは標準電子デバイスに好適である。提案されたＧａＮデバイスは、少数キャリア寿命がデバイスがどの程度迅速にターンオフできるかの決定的要因であるので、他の負性微分抵抗デバイス、例えば半導体ＤＩＡＣよりも相当迅速な応答時間を有することができる。ＧａＮは直接遷移材料であり、図３Ａに示されるｎ−ＩｎＡｌＮ層とｎ−ＧａＮ層との間のｅ−障壁（「寄生Ｐ層」とも称される）が非常に薄い。寄生Ｐ層はｐドープされた層自体ではなく、分極界面がｐドープされた層として有効に作用する。寄生Ｐ層が非常に薄いので、少数キャリアは迅速に排除できる。一部の実施形態において、ヘテロ構造の直列抵抗は図１１のＲとして機能できる。一部の実施形態において、図３Ａに示されるようなＮ（寄生Ｐ層＋Ｎ）ＮＰ構造の接合キャパシタンスは、図１１のキャパシタＣとして使用できる。これは、高い周波数、自己発振、高周波源を提供する。提案されたＧａＮデバイスは、トリガー閾値を提供するような他の用途に使用できる。

図１２は、発光ダイオード（ＬＥＤ）として構成されるＰＣＤ１２００を示す。デバイス１２００は、ＡｌＧａＮ、例えばＡｌ_０．３３Ｇａ_０．８７Ｎの第１の基板層１２０１、ＡｌＧａＮ、例えばｎ型Ａｌ_{０．４２５}Ｇａ_{０．５７５}Ｎの第２の層１２０２、２つのＧａＮサブ層１２０３ａ、１２０３ｂを含む第３の層１２０３（活性領域１２０５は、サブ層１２０３ａ、１２０３ｂの間に挟持されたＩｎＧａＮ量子井戸を含んで発光するように構成される）、ならびにｐ−ＧａＮを含む第４の層１２０４を含む。ｐｎ接合Ｉｐｎは、第３の層１２０３と第４の層１２０４との間のホモ接合界面によって形成される。分極接合Ｉｐｏｌは、第２の層１２０２と第３の層１２０３との間のヘテロ接合界面によって形成される。図１２に示されるデバイスは、明滅光源を構築するために図１１に示される回路に使用できる。

特に断らない限り、明細書および特許請求の範囲において使用されるフィーチャサイズ、量および物理的特性を表現するすべての数は、用語「約」によってすべての場合に修飾されることが理解されるべきある。従って、反対のことが示されない限り、前述の明細書および添付の特許請求の範囲に記載される数値パラメータは、本明細書に開示される教示を利用する当業者が得ようとする所望の特性に依存して変動し得る近似値である。終点によって数値範囲が使用されることは、この範囲内のすべての数字（例えば１〜５は１、１．５、２、２．７５、３、３．８０、４および５を含む）およびこの範囲内のいずれかの範囲を含む。

Claims (5)

1. ＩＩＩ族窒化物半導体基板またはテンプレートを含む第１の層と、
   前記ＩＩＩ族窒化物半導体基板またはテンプレートにわたって配設される第２のＩＩＩ族窒化物半導体層と、
   前記第２のＩＩＩ族窒化物半導体層にわたって配設される第３のＩＩＩ族窒化物半導体層と、
   前記第３のＩＩＩ族窒化物半導体層にわたって配設される第４のＩＩＩ族窒化物半導体層と、
   前記第３のＩＩＩ族窒化物半導体層と前記第４のＩＩＩ族窒化物半導体層との間の界面でのｐｎ接合と、
   前記第２のＩＩＩ族窒化物半導体層と前記第３のＩＩＩ族窒化物半導体層との間の分極ヘテロ接合と
   を含むデバイスであって、前記分極接合は、前記分極接合の一方の側に極性の固定電荷と、前記分極接合の反対側に反対極性の固定電荷を有し、無バイアスの場合、前記ｐｎ接合は、前記ｐｎ接合にわたって、前記ｐｎ接合に垂直なキャリアのフローに対抗する第１の電場を含み、前記分極接合は、前記分極接合にわたって、前記分極接合に垂直な反対に荷電されたキャリアのフローに対抗する第２の電場
   を含む、デバイス。
2. 前記ｐｎ接合と前記分極接合との間の距離が２５ｎｍ〜５００ｎｍである、
   請求項１に記載のデバイス。
3. 前記第２のＩＩＩ族窒化物半導体層がＩｎＡｌＮ層であり、
   前記第３のＩＩＩ族窒化物半導体層がＧａＮ層であり、
   前記第４のＩＩＩ族窒化物半導体層がＧａＮ層である、
   請求項１に記載のデバイス。
4. 前記第２のＩＩＩ族窒化物半導体層がＡｌＧａＮ層であり、
   前記第３のＩＩＩ族窒化物半導体層がＧａＮ層であり、
   前記第４のＩＩＩ族窒化物半導体層がＧａＮ層である、
   請求項１に記載のデバイス。
5. ＩＩＩ族窒化物半導体基板またはテンプレートを含む第１の層と、
   前記ＩＩＩ族窒化物半導体基板またはテンプレートにわたって配設される第２のＩＩＩ族窒化物半導体層と、
   前記第２のＩＩＩ族窒化物半導体層にわたって配設される第３のＩＩＩ族窒化物半導体層と、
   前記第３のＩＩＩ族窒化物半導体層にわたって配設される第４のＩＩＩ族窒化物半導体層と、
   前記第３のＩＩＩ族窒化物半導体層と前記第４のＩＩＩ族窒化物半導体層との間の界面でのｐｎ接合と、
   前記第２のＩＩＩ族窒化物半導体層と前記第３のＩＩＩ族窒化物半導体層との間の分極ヘテロ接合であって、前記分極接合は、前記分極接合の一方の側に極性の固定電荷と、前記分極接合の反対側に反対極性の固定電荷を有し、無バイアスの場合、前記ｐｎ接合は、前記ｐｎ接合にわたって、前記ｐｎ接合に垂直なキャリアのフローに対抗する第１の電場を含み、前記分極接合は、前記分極接合にわたって、前記分極接合に垂直な反対に荷電されたキャリアのフローに対抗する第２の電場を含む分極ヘテロ接合と、
   第１および第２のコンタクトであって、前記第１、第２、第３および第４の層が前記第１のコンタクトと第２のコンタクトとの間に配設される第１および第２のコンタクトと、
   前記第１のコンタクトと前記第２のコンタクトとの間に電気的に結合された電圧源と
   を含む回路。

Images