JP6820063B2 - Semiconductor devices, large-scale LSIs or electronic devices - Google Patents
Semiconductor devices, large-scale LSIs or electronic devices Download PDFInfo
- Publication number
- JP6820063B2 JP6820063B2 JP2018046016A JP2018046016A JP6820063B2 JP 6820063 B2 JP6820063 B2 JP 6820063B2 JP 2018046016 A JP2018046016 A JP 2018046016A JP 2018046016 A JP2018046016 A JP 2018046016A JP 6820063 B2 JP6820063 B2 JP 6820063B2
- Authority
- JP
- Japan
- Prior art keywords
- support
- semiconductor device
- circuit board
- flexible circuit
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 70
- 239000000463 material Substances 0.000 claims description 9
- 229910045601 alloy Inorganic materials 0.000 claims description 8
- 239000000956 alloy Substances 0.000 claims description 8
- 229910052759 nickel Inorganic materials 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052742 iron Inorganic materials 0.000 claims description 3
- 239000010445 mica Substances 0.000 claims description 3
- 229910052618 mica group Inorganic materials 0.000 claims description 3
- 229920005989 resin Polymers 0.000 claims description 3
- 239000011347 resin Substances 0.000 claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 2
- 229910052804 chromium Inorganic materials 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 239000010949 copper Substances 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 239000000758 substrate Substances 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims 2
- 230000017525 heat dissipation Effects 0.000 description 22
- 230000000694 effects Effects 0.000 description 10
- 239000010410 layer Substances 0.000 description 9
- 229910000679 solder Inorganic materials 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 239000012790 adhesive layer Substances 0.000 description 3
- 238000005452 bending Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000004907 flux Effects 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 239000004743 Polypropylene Substances 0.000 description 1
- 239000004760 aramid Substances 0.000 description 1
- 229920003235 aromatic polyamide Polymers 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000011231 conductive filler Substances 0.000 description 1
- 239000006071 cream Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000004519 grease Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- -1 polypropylene Polymers 0.000 description 1
- 229920001155 polypropylene Polymers 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本発明は、半導体装置、この半導体を用いた大規模LSIまたは電子機器に関する。 The present invention relates to a semiconductor device, a large-scale LSI or an electronic device using this semiconductor.
関連する技術として、ベアチップを可撓性回路基板と接続し、可撓性回路基板を支持体の端面に沿って折り曲げてベアチップと支持体を可撓性回路基板で包んだ構造が特許文献1に記載に記載されている。
この構造では、支持体が可撓性回路基板およびデバイス1の外側に突き出しており、且つ、この突き出している部分が、半導体装置と接続された実装基板、および放熱部材と高熱伝導率材料を介して接触、接続、または接合されていることにより、良好な熱伝導性を得て、放熱効率を改善している。
As a related technique,
In this structure, the support protrudes to the outside of the flexible circuit board and the
また、関連する他の技術として、特許文献2、3、4、5に記載された半導体デバイス、半導体パッケージ、あるいは電子装置がある。
Further, as another related technique, there are semiconductor devices, semiconductor packages, or electronic devices described in
しかしながら、この三次元実装型半導体装置では、可撓性回路基板で包んだデバイスの外部に支持体が突き出すことで、支持体の大気との接触面積を大きく確保して放熱効率を改善できるというメリットがあるものの、支持体が可撓性回路基板に包まれている部分では、支持体から可撓性回路基板への熱伝導を経て大気に放熱されるため、放熱効率が下がる傾向がある。
さらに、消費電力の高い半導体ベアチップを用いた場合、放熱性が不十分になって、温度が上昇し、この温度上昇がチップの誤動作の原因となることがある。
However, this three-dimensional mounting type semiconductor device has an advantage that the support can be projected to the outside of the device wrapped in the flexible circuit board to secure a large contact area of the support with the atmosphere and improve heat dissipation efficiency. However, in the portion where the support is wrapped in the flexible circuit board, heat is dissipated to the atmosphere through heat conduction from the support to the flexible circuit board, so that the heat dissipation efficiency tends to decrease.
Further, when a semiconductor bare chip having high power consumption is used, the heat dissipation property becomes insufficient and the temperature rises, and this temperature rise may cause a malfunction of the chip.
すなわち特許文献1にあっては、サイズの大きな支持体にもかかわらず放熱効果が不十分になるという課題があった。
また、関連する特許文献2〜5にあっても、支持体から大気への放熱について、格別な配慮がなされたものはなかった。
That is,
Further, even in the
本発明は上記事情に鑑みてなされたもので、半導体装置、大規模LSI、電子機器の放熱性を高めることを目的とする。 The present invention has been made in view of the above circumstances, and an object of the present invention is to improve heat dissipation of a semiconductor device, a large-scale LSI, and an electronic device.
上記課題を解決するために、本発明は下記の構成を有する。
少なくともデバイス、該デバイスの近傍に設けられていて、該デバイスより熱伝導性が高い支持体、可撓性回路基板を有し、前記可撓性回路基板が前記デバイスおよび支持体の少なくとも一部分を包んでいる半導体装置であって、前記支持体が前記可撓性回路基板に接する第1の支持体表面と、この第1の支持体表面とは異なる面であって、前記可撓性回路基板に接しない第2の支持体表面とを有する半導体装置。
In order to solve the above problems, the present invention has the following configuration.
It has at least a device, a support that is provided in the vicinity of the device and has higher thermal conductivity than the device, and a flexible circuit board, and the flexible circuit board covers at least a part of the device and the support. In the semiconductor device, the surface of the first support in which the support is in contact with the flexible circuit board and the surface of the first support are different from the surface of the flexible circuit board. A semiconductor device having a second support surface that does not come into contact with the surface.
本発明によれば、デバイスで発生した熱の放熱性を高めることができる。 According to the present invention, the heat dissipation of the heat generated in the device can be enhanced.
本発明の最少構成にかかる半導体装置の例について図1を参照して説明する。
符号1は、例えば、半導体ベアチップ、パッケージ化された電子部品、受動部品のようなデバイスである。このデバイス1の近傍には、例えば熱伝導性の良好な材料により形成された支持体2が配置され、これらデバイス1、支持体2は、可撓性回路基板3により囲まれている。前記可撓性回路基板3が前記デバイス1および支持体2の少なくとも一部分を囲むための具体的な構造として、例えば、一枚の可撓性回路基板3によってデバイス1、支持体2を包む構造が採用される。前記支持体2は、第1の支持体表面4と第2の支持体表面5とを有している。
An example of the semiconductor device according to the minimum configuration of the present invention will be described with reference to FIG.
前記第1の支持体表面4は、前記可撓性回路基板3に接触し、また前記第2の支持体表面5は、例えば、中空状に形成された前記支持体2の内部の空間を囲む面であって、例えば電子機器の筐体内の大気に接触している。
The
上記のように構成された半導体装置にあっては、第1の支持体表面4に加えて、第2の支持体表面5を設けて支持体2から空気への放熱面積が広くなることで、デバイス1で発生した熱をより効率よく放熱することが可能になり、その結果、半導体装置の温度上昇を抑えることができる。特に、第2の支持体表面5は、大気へ直接接触しているので、より大きな放熱効果を発揮することができる。
In the semiconductor device configured as described above, in addition to the
また、支持体2の放熱面積の拡大により、放熱性能が上がり、支持体2を外部への突き出して大きな放熱面積を確保する必要がなくなる、または、可撓性回路基板3の両端(図1の左右の端部)から突き出し面積を小さくすることが可能になり、半導体装置の外形サイズを小さくすることができ、また、半導体装置の重量も軽くすることができる。
Further, by expanding the heat dissipation area of the
(第1実施形態)
次に、本発明の第1実施形態について図面を参照して詳細に説明する。なお、図中図1の最少構成例と共通の構成要素には同一符号を付し、説明を簡略化する。
図2は、本発明の第1実施形態を示す半導体装置を用いた電子機器の断面図、図4は上面図である。図2は、可撓性回路基板3を図2が印刷された用紙に見立てた場合に、この紙面の表となる第1の面7の中央にデバイス1を配置し、これを囲むように支持体2を配置しておき、第1の面7を内側にして、紙面の上下をそれぞれ紙面の手前に曲げながらデバイス1、支持体2の上に重ねて包み込むことにより形成された第1実施形態の半導体装置を紙面と直交する方向へ切断した断面を示している。
この半導体装置には、前記第1の面7に第1の外部電極8があり、第2の面9に第2の外部電極10が設けられた可撓性回路基板3と、デバイス1の周囲を囲むように配置された支持体2と、可撓性回路基板3の第1の外部電極8と電気的に接続されたデバイス1とで構成されている。
(First Embodiment)
Next, the first embodiment of the present invention will be described in detail with reference to the drawings. The components common to the minimum configuration example of FIG. 1 in the drawing are designated by the same reference numerals to simplify the description.
FIG. 2 is a cross-sectional view of an electronic device using a semiconductor device showing the first embodiment of the present invention, and FIG. 4 is a top view. In FIG. 2, when the
In this semiconductor device, a
また、前記半導体装置は、可撓性回路基板3を支持体2の対向する2辺の端部で折り曲げて、デバイス1と支持体2とを包み込んだ構造となっている。
具体的には、まず、図4に破線で示すように、可撓性回路基板3の第1の面7に、全体として矩形の枠状をなす支持体2内側にデバイス1が位置するように配置する。
次いで、図4に鎖線で示すように平面状に展開された可撓性回路基板3の一方の(図4上側の)短辺3Aと、他方の(図4下側の)短辺3Aとを図4の紙面の上方へ持ち上げながら曲げ、デバイス1に被せるように包むことにより、図2に示すような断面構造の半導体装置を得ることができる。なお図4では、可撓性回路基板3の長辺3Bの方向への長さが短いため、前記デバイス1の中央部分が露出しているが、長辺3Bを図示例より長くしてデバイス1の上面全体を覆うようにしても良い。すなわち、図4の中央のデバイス1が露出する個所の断面にあっては、図2の可撓性回路基板3は断面ではなく側面(端面)が見えることになる。
Further, the semiconductor device has a structure in which the
Specifically, first, as shown by the broken line in FIG. 4, the
Next, one
前記支持体2は、前述のように、平面視で枠状をなし、図1に断面を示すように、内部が中空状に構成されていて、外気と接することができる構成とされている。すなわち、支持体2は、第1の支持体表面4と中空部側の第2の支持体表面5とを有する構造になっている。この構造により支持体2の第1の支持体表面4と第2の支持体表面5から放熱することができるため、放熱面積が広がり、デバイス1から発生する熱を空気に効率よく逃がす効果を有している。
As described above, the
図3に本実施形態の半導体装置における熱の流路を示す。デバイス1で発生した熱は、デバイス1の表面と接触している可撓性回路基板3に伝わり、その後、可撓性回路基板3と接触している支持体2へと伝わり、最終的に支持体2の第1の支持体表面4および第2の支持体表面5から空気に効率よく逃がすことができる。
また可撓性回路基板3の第2の面9にある第2の外部電極10には、実装基板6との接続のための外部端子が形成されており、外部端子としては例えばSnを含んだ金属材料で構成されたいわゆる半田ボールB等が好ましい。
なお、図2、3において、デバイス1と支持体2との間に存在する隙間に熱伝導性の良好なグリース等の熱伝導性の充填材を充填することにより、可撓性回路基板3を経由する経路に加えて、デバイス1〜充填材〜支持部材2を経由する熱伝導経路を設けてもよい。
FIG. 3 shows a heat flow path in the semiconductor device of this embodiment. The heat generated in the
Further, the second
In FIGS. 2 and 3, the
上記では、半導体装置の形状としては半田ボールを使用しているが、表面実装型部品の形状であれば、本実施形態の構造を適用することができるのは言うまでもない。
デバイス1としては例えば半導体ベアチップ、パッケージ化された電子部品、受動部品(コンデンサ、抵抗、インダクタ)などを用いることができる。
支持体2の材料としては、例えば金属(鉄、アルミニウム、アルミニウムを含んだ合金、NiとFeを含んだ合金、NiとCrを含んだ合金、Crを含んだ合金、銅)、シリコン、樹脂材料(ナイロン、ポリプロピレン、エポキシ樹脂、カーボン、アラミド樹脂)、雲母(マイカ)などを用いることができる。
In the above, a solder ball is used as the shape of the semiconductor device, but it goes without saying that the structure of the present embodiment can be applied as long as it is the shape of the surface mount type component.
As the
Examples of the material of the
次に、前記第1実施形態の半導体装置の製造方法の一例を説明する。
第1実施形態の半導体装置を製造するために、図10に示すようなデバイス1(例えば外形サイズ:約13mm×13mm×高さ0.7mm)を1個と図11に示すような中心に穴が開いていて、内側に空間ある枠状をなす支持体2(例えば外形サイズ:約23mm×17mm×厚さ0.7mm)を1個と、図12に示すような、例えば、第1の絶縁層11、第2の絶縁層12、第3の絶縁層13からなる可撓性回路基板3(すなわち、配線層数が2層の可撓性回路基板であって、例えば外形サイズ:約17mm×36mm×厚さ0.14mm)を1個と、本実施形態の半導体装置の外部端子として用いる半田ボールとして、直径約0.8mmのSnAgCuはんだボールを約100個用いた。
本実施形態では、前記可撓性回路基板3が2層構成の場合について説明しているが、配線層数が1層または、3層以上の多層の可撓性回路基板3でも構成できることは言うまでもない。
Next, an example of the method for manufacturing the semiconductor device of the first embodiment will be described.
In order to manufacture the semiconductor device of the first embodiment, one device 1 (for example, external size: about 13 mm × 13 mm × height 0.7 mm) as shown in FIG. 10 and a hole in the center as shown in FIG. 11 are provided. One support 2 (for example, external size: about 23 mm × 17 mm × thickness 0.7 mm) forming a frame shape having an open space inside and, for example, the first insulation as shown in FIG. A
In the present embodiment, the case where the
また図12に示すように、可撓性回路基板3の第1の面7には、あらかじめ支持体2の表面およびデバイス1表面と接着させる箇所に対応する部分に、接着層として厚さ約25μmの熱可塑性の接着シート14を貼っておいた。この熱可塑性樹脂には、約150℃で接着できる材料を用いた。なお支持体2と可撓性回路基板3との接着手段は、必ずしも接着シート14に限定されるものではなく、これらの間に介在する接着剤層14であっても良い。
Further, as shown in FIG. 12, the
先ず初めに、可撓性回路基板3の第1の面7の第1の外部電極8上にフラックスまたはクリーム半田を塗布し、フリップチップ実装マウンター、およびチップマウンターを用いて、デバイス1、支持体2を可撓性回路基板3に仮搭載をした。図13は以上の工程までの断面図、図14は以上の工程までの上面図になる。
First, a flux or cream solder is applied onto the first
次に、半導体装置を180°Cに加熱したヒーターステージ上に吸着固定させ、加圧ツールを用いて可撓性回路基板3を支持体2の2つの辺15に沿って折り曲げ、デバイス1と支持体2の表面に接着させ、デバイス1と支持体2の周りに可撓性回路基板3を接着させた図15のようなパッケージを作製した。
Next, the semiconductor device is adsorbed and fixed on a heater stage heated to 180 ° C., and the
このようにして作製したパッケージの外部電極に、半導体装置の外部端子となるはんだボールBをフラックスで仮搭載した後、リフロー炉に投入してはんだ接続を行い、図16に示す半導体装置を完成させた。
次に、完成した半導体装置はマウンターを用いて、実装基板5に搭載し、リフロー装置を用いて、これらの支持体半導体装置を実装基板5とはんだ接続させた、図2のような半導体装置を完成させた。
A solder ball B, which is an external terminal of the semiconductor device, is temporarily mounted on the external electrode of the package thus produced by flux, and then put into a reflow furnace to perform solder connection to complete the semiconductor device shown in FIG. It was.
Next, the completed semiconductor device was mounted on the mounting
第1実施形態の半導体装置によれば、下記の効果を得ることができる。
第一の効果は、支持体の第1の支持体表面4と第2の支持体表面5を有している構造とすることにより、デバイスで発生した熱を支持体を通し空気に放熱する放熱面積を拡大することで、放熱性を高めることができる。
第二の効果は、支持体2を中空状に構成して表面積が大きく確保し、放熱性を高めることにより、必ずしも、関連する特許文献1に記載されたように、可撓性回路基板1の外部に支持体2を突き出す必要がなくなり、半導体装置の外形サイズを小さくすることができる。
第三の効果は、支持体2が中空状に形成されて内部が空間になることにより、半導体装置の重量を軽くすることができる。
第四の効果は、放熱性を高めることにより、高温環境での使用が難しい装置にも搭載可能な半導体装置を提供することができる。
第五の効果は、放熱性を高め、サイズを小型化することにより、熱問題および搭載スペースの制限により使用が難しい装置にも搭載可能な半導体装置を提供することができる。
According to the semiconductor device of the first embodiment, the following effects can be obtained.
The first effect is that the structure has the
The second effect is that the
The third effect is that the weight of the semiconductor device can be reduced because the
The fourth effect is that it is possible to provide a semiconductor device that can be mounted on a device that is difficult to use in a high temperature environment by enhancing heat dissipation.
The fifth effect is that by increasing heat dissipation and reducing the size, it is possible to provide a semiconductor device that can be mounted on a device that is difficult to use due to heat problems and restrictions on the mounting space.
以下、本発明の第2実施形態〜第6実施形態について説明する。なお第2実施形態〜第6実施形態において、第1実施形態と共通の構成には同一符号を付し、説明を簡略化する。また第2〜第6実施形態では、可撓性回路基板3がデバイス1、支持体2の全体を覆うか否かにかかわらず、図4の矢視線で示すように、可撓性回路基板3が存在する個所の断面を示すものとする。
(第2実施形態)
なお前記第1実施形態では、支持体2が可撓性回路基板3の外側に突出していたが、図1の最少構成例で示すように、支持体2を可撓性回路基板3と同一の幅に構成しても良い。
図1は本発明の第2の形態を示す半導体装置の断面図である。図2と支持体形状が異なっており、支持体が可撓性回路基板3の外側に突き出していなくても、本発明の構成が実現できることを示している。本発明の支持体2の外側の支持体表面4と内側の支持体表面を有している構造により放熱効率が上がることで、支持体2を可撓性回路基板3の外側に突き出す必要がなくなり、半導体装置のサイズを小さくすることができる。
Hereinafter, the second to sixth embodiments of the present invention will be described. In the second to sixth embodiments, the same reference numerals are given to the configurations common to those of the first embodiment to simplify the description. Further, in the second to sixth embodiments, the
(Second Embodiment)
In the first embodiment, the
FIG. 1 is a cross-sectional view of a semiconductor device showing a second embodiment of the present invention. The shape of the support is different from that of FIG. 2, indicating that the configuration of the present invention can be realized even if the support does not protrude to the outside of the
(第3実施形態)
図5は本発明の第3実施形態を示す半導体装置の断面図である。
この第3実施形態は、図2と支持体の形状が異なっており、内側の支持体表面が必ずしも平面でなくても、本発明の構成が実現できることを示している。
この実施形態の支持体2Aは、中空状に形成されるとともに、内側の表面に横断面矩形状の凸条20が設けられている。このように、凸条20が設けられていて平面でないことにより、空気への放熱面積が増え、放熱効率をさらに向上させることができる。
また、図6の変形例の支持体2Bの如く、横断面三角形状の凸条21を設けることによっても、同様に放熱効果を高めることができる。
本実施形態において、支持体2A、2Bが可撓性回路基板3から出ていない構造の半導体装置であっても良いことは言うまでもない。
(Third Embodiment)
FIG. 5 is a cross-sectional view of a semiconductor device showing a third embodiment of the present invention.
This third embodiment has a different shape of the support from that of FIG. 2, and shows that the configuration of the present invention can be realized even if the inner support surface is not necessarily flat.
The
Further, the heat dissipation effect can be similarly enhanced by providing the
Needless to say, in the present embodiment, the
(第4実施形態)
図7は、本発明の第4実施形態を示す半導体装置の側面図、図8は図7のVIII-VIII線に沿う矢視図である。
この第4実施形態は、第3実施形態の構造に支持体2Cの内側の支持体2Cの上表面側と内側の支持体2Cの下表面側を柱状構造体22で接続することで、支持体2Cの剛性を高める向上させることができる。すなわち、表面積を大きくすべく支持体2Cを中空とすることによる強度の低下を前記柱状構造体22によって補うとともに、支持体2の厚さ方向への熱伝導路として利用する構成となっている。
本実施形態において、支持体2Cが可撓性回路基板3から出ていない構造の半導体装置であっても良いことは言うまでもない。
(Fourth Embodiment)
FIG. 7 is a side view of the semiconductor device showing the fourth embodiment of the present invention, and FIG. 8 is a view taken along the line VIII-VIII of FIG.
In the fourth embodiment, the upper surface side of the
Needless to say, in the present embodiment, the
(第5実施形態)
図9は、本発明の第5実施形態を示す半導体装置の断面図である。図9に示す本発明の第5実施形態の半導体装置では、本発明の第1実施形態1または第2実施形態で説明した半導体装置を用い、同一の半導体装置または異なる種類の半導体装置を組み合わせて複数積層した3次元実装構造になっている。この構造は、下に位置する半導体装置の第2の面9の第2の外部電極10が、上面まで第1の面7または第2の面9で配線され上部にも第2の外部電極10が配置され、その第2の外部電極10と上方に位置する半導体装置の外部端子とが電気的に接続された構造になっている。
本構造とすることにより、半導体装置を並列に2次元実装した場合と比較して実装面積を削減することができ、且つ放熱効率の優れた半導体装置を得ることができる。
(Fifth Embodiment)
FIG. 9 is a cross-sectional view of a semiconductor device showing a fifth embodiment of the present invention. In the semiconductor device of the fifth embodiment of the present invention shown in FIG. 9, the semiconductor device described in the first embodiment or the second embodiment of the present invention is used, and the same semiconductor device or different types of semiconductor devices are combined. It has a three-dimensional mounting structure in which multiple layers are stacked. In this structure, the second
With this structure, the mounting area can be reduced as compared with the case where the semiconductor devices are two-dimensionally mounted in parallel, and the semiconductor device having excellent heat dissipation efficiency can be obtained.
(第6実施形態)
また、図示は省略するが、これまでに述べた本発明の各実施形態の半導体装置を用いて電子機器を組み立てれば、従来よりも放熱効果が高くなるため低コストで、動作温度が問題になりやすい小型の電子機器に組み込むことができる。また同様に、大規模な回路を備えたLSI(Large Scale Integrated circuit)にも適用することができる。
(Sixth Embodiment)
Further, although not shown, if an electronic device is assembled using the semiconductor devices of the respective embodiments of the present invention described so far, the heat dissipation effect is higher than before, so that the cost is low and the operating temperature becomes a problem. It can be easily incorporated into small electronic devices. Similarly, it can be applied to an LSI (Large Scale Integrated circuit) provided with a large-scale circuit.
以上、本発明の実施形態について図面を参照して詳述したが、本発明は上記実施形態に限定されることなく、特許請求の範囲に記載した発明の範囲内で、種々の変形が可能であり、それらも本発明の範囲内に含まれるものであることはいうまでもない。 Although the embodiments of the present invention have been described in detail with reference to the drawings, the present invention is not limited to the above embodiments, and various modifications can be made within the scope of the invention described in the claims. It goes without saying that they are also included in the scope of the present invention.
本発明は、半導体装置、LSI、あるいはこれらを利用した多くの電子機器で使用することが考えられるが、例えば、特に小型化、高集積化の必要がある、家庭用ゲーム機、医療機器、ワークステーション、サーバー、パーソナルコンピュータ、カーナビゲーション、携帯電話、ロボットなどが好適である。 The present invention may be used in semiconductor devices, LSIs, or many electronic devices using these. For example, home-use game machines, medical devices, and workstations that require particularly small size and high integration Stations, servers, personal computers, car navigation systems, mobile phones, robots and the like are suitable.
1 デバイス
2、2A、2B、2C 支持体
3 可撓性回路基板
4 第1の支持体表面
5 第2の支持体表面
6 実装基板
7 第1の面
8 第1の外部電極
9 第2の面
10 第2の外部電極
11 第1の絶縁層
12 第2の絶縁層
13 第3の絶縁層
14 接着シート(接着剤層)
15 辺
20、21 凸条
22 柱状構造体
B 外部端子(半田ボール)
1
15
Claims (9)
前記支持体が前記可撓性回路基板に接する第1の支持体表面と、この第1の支持体表面とは異なる面であって、前記可撓性回路基板に接しない第2の支持体表面とを有し、
前記支持体が中空状をなし、前記第1の支持体表面が前記支持体の外側の表面であり、前記第2の支持体表面が前記中空部を囲む内側の表面である半導体装置。 It has at least a device, a support provided in the vicinity of the device, a support having higher thermal conductivity than the device, and a flexible circuit board, and the flexible circuit board covers at least a part of the device and the support. It ’s a semiconductor device
The surface of the first support in which the support is in contact with the flexible circuit board and the surface of the second support which is different from the surface of the first support and is not in contact with the flexible circuit board. And have
A semiconductor device in which the support has a hollow shape, the surface of the first support is the outer surface of the support, and the surface of the second support is the inner surface surrounding the hollow portion .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018046016A JP6820063B2 (en) | 2018-03-13 | 2018-03-13 | Semiconductor devices, large-scale LSIs or electronic devices |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018046016A JP6820063B2 (en) | 2018-03-13 | 2018-03-13 | Semiconductor devices, large-scale LSIs or electronic devices |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019161021A JP2019161021A (en) | 2019-09-19 |
JP6820063B2 true JP6820063B2 (en) | 2021-01-27 |
Family
ID=67994134
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018046016A Active JP6820063B2 (en) | 2018-03-13 | 2018-03-13 | Semiconductor devices, large-scale LSIs or electronic devices |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6820063B2 (en) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4062066B2 (en) * | 2002-11-19 | 2008-03-19 | 日本電気株式会社 | Semiconductor package and stacked semiconductor package |
JP5018483B2 (en) * | 2006-01-25 | 2012-09-05 | 日本電気株式会社 | Electronic device packages, modules, and electronic equipment |
JP4600443B2 (en) * | 2007-07-09 | 2010-12-15 | 日本電気株式会社 | Semiconductor package and stacked semiconductor package |
WO2011043493A1 (en) * | 2009-10-08 | 2011-04-14 | 日本電気株式会社 | Semiconductor device |
JP5614203B2 (en) * | 2010-09-24 | 2014-10-29 | 日本電気株式会社 | Semiconductor device and manufacturing method thereof |
JP5626892B2 (en) * | 2011-01-17 | 2014-11-19 | 日本電気株式会社 | Three-dimensional mounting type semiconductor device and electronic device |
-
2018
- 2018-03-13 JP JP2018046016A patent/JP6820063B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019161021A (en) | 2019-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5757573B2 (en) | Semiconductor device | |
JP5942951B2 (en) | Electronic equipment | |
JP5692056B2 (en) | Multilayer printed circuit board | |
JP5413971B2 (en) | Electronic component mounting apparatus and manufacturing method thereof | |
CN116759416A (en) | electronic module | |
JP6261642B2 (en) | Power semiconductor device | |
JP5709218B2 (en) | Semiconductor device, three-dimensional mounting type semiconductor device, semiconductor module, electronic device, and manufacturing method thereof | |
JP5012612B2 (en) | Semiconductor device mounting structure and electronic device using the mounting structure | |
JP6121926B2 (en) | Semiconductor device and electronic apparatus using the same | |
JP5626892B2 (en) | Three-dimensional mounting type semiconductor device and electronic device | |
JP6820063B2 (en) | Semiconductor devices, large-scale LSIs or electronic devices | |
JP2012169330A (en) | Electronic device | |
JP6908278B2 (en) | Semiconductor devices and electronic devices | |
CN110931447B (en) | Control modules and printed circuit boards | |
JP6391430B2 (en) | Electronic control device and manufacturing method thereof | |
JP2010021410A (en) | Thermo-module | |
JP6973861B2 (en) | Manufacturing methods for semiconductor devices, electronic devices and semiconductor devices | |
US20160254241A1 (en) | Printed circuit board and soldering method | |
JP6323672B2 (en) | Semiconductor device and manufacturing method thereof | |
JP7223639B2 (en) | electronic controller | |
JP6984949B2 (en) | Manufacturing methods for semiconductor devices, electronic devices and semiconductor devices | |
JP2013171963A (en) | Printed circuit board device, and electronic apparatus | |
JP6543226B2 (en) | Electronic device | |
JP2009088571A (en) | Flexible printed circuit board and its manufacturing method | |
JP5601430B2 (en) | Electronic equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190708 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200520 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200609 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200805 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201201 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201224 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6820063 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |