JP6804228B2 - 磁気共鳴イメージング装置 - Google Patents

Description

本発明の実施形態は、磁気共鳴イメージング装置に関する。

磁気共鳴イメージング装置において、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）パルスを生成するために、例えばＤＤＳ（Ｄｉｒｅｃｔ Ｄｉｇｉｔａｌ Ｓｙｎｔｈｅｓｉｚｅｒ）等の送信技術が用いられることがある。かかる場合、まず出力予定のＲＦパルスのエンベロープに関するデジタルデータが、ＲＦパルスのベースバンドの周波数帯域により定められる一定の時間間隔（例えば１μ秒間隔等）で生成され、生成された一定の時間間隔のデジタルデータを基に、ＲＦパルスが生成される。

しかし、ＤＤＳを用いて、例えばＵＴＥ（ｕｌｔｒａｓｈｏｔ ＴＥ）等、ベースバンド周波数の大きい、言い換えると短期間に値が大きく変化するパルスを生成しようとすると、前述のデジタルデータ一つ一つの波高値が大きくなり、スリューレートが大きくなる。スリューレートの高い入力がＲＦアンプに入力されると、過渡現象によりＲＦパルスの出力が増加し、ＲＦアンプに対する負荷が増大する。

特許第３４５２３９５号

本発明が解決しようとする課題は、ＲＦアンプに対する負荷を軽減させながらＲＦパルスを生成することのできる磁気共鳴イメージング装置を提供することである。

実施形態に係る磁気共鳴イメージング装置は、第１生成部と、第２生成部とを備える。第１生成部は、出力するＲＦパルスのエンベロープに関する情報を含むデジタルの第１のデータ列を補間して、前記第１のデータ列において隣接するデジタルデータの変化量が、
上限値を下回る第２のデータ列を生成する。第２生成部は、前記第１生成部が生成した前記第２のデータ列と、前記ＲＦパルスの搬送波に関する情報とを合成してＲＦパルスの信号を生成し、ＲＦアンプに出力する。

図１は、実施形態に係る磁気共鳴イメージング装置の構成を示すブロック図である。 図２は、実施形態に係るＲＦパルス生成回路の構成を示すブロック図である。 図３は、第１の実施形態に係る磁気共鳴イメージング装置の背景について説明した図である。 図４は、第１の実施形態に係る磁気共鳴イメージング装置の背景について説明した図である。 図５は、第１の実施形態に係る磁気共鳴イメージング装置の背景について説明した図である。 図６は、第１の実施形態に係る磁気共鳴イメージング装置の背景について説明した図である。 図７は、スリューレートリミッタを用いない磁気共鳴イメージング装置の構成について説明した図である。 図８は、第１の実施形態に係る磁気共鳴イメージング装置の構成について説明した図である。 図９は、第１の実施形態に係る磁気共鳴イメージング装置の行う処理の流れについて説明したフローチャートである。 図１０は、第１の実施形態に係る磁気共鳴イメージング装置の行う処理について説明した図である。 図１１は、第１の実施形態に係る磁気共鳴イメージング装置の行う処理について説明した図である。 図１２は、第１の実施形態の第１の変形例に係る磁気共鳴イメージング装置の構成について説明した図である。 図１３は、第１の実施形態の第１の変形例に係る磁気共鳴イメージング装置の行う処理の流れについて説明したフローチャートである。 図１４は、第１の実施形態の第２の変形例に係る磁気共鳴イメージング装置の構成について説明した図である。 図１５は、第１の実施形態の第２の変形例に係る磁気共鳴イメージング装置の行う処理の流れについて説明したフローチャートである。

以下、添付図面を用いて、実施形態に係る磁気共鳴イメージング装置を詳細に説明する。

（第１の実施形態）
図１及び図２を用いて、第１の実施形態に係る磁気共鳴イメージング装置の全体構成について説明する。図１は、第１の実施形態に係る磁気共鳴イメージング装置の構成を示すブロック図である。図２は、実施形態に係るＲＦパルス生成回路の構成を示すブロック図である。すなわち、図２は、図１におけるＲＦパルス生成回路２００をより詳細に説明した図である。

図１に示すように、磁気共鳴イメージング装置１００は、静磁場磁石１０１と、シムコイル１３０と、傾斜磁場コイル１０２と、傾斜磁場電源１０３と、寝台１０４と、寝台制御回路１０５と、送信コイル１０６と、送信回路１０７と、受信コイル１０８と、受信回路１０９と、シーケンス制御回路１１０と、計算機システム１２０と、ＲＦパルス生成回路２００を備える。なお、磁気共鳴イメージング装置１００に被検体Ｐ（例えば、人体）は含まれない。

静磁場磁石１０１は、中空の円筒形状に形成された磁石であり、内部の空間に一様な静磁場を発生する。静磁場磁石１０１は、例えば、永久磁石、超伝導磁石等である。

シムコイル１３０は、静磁場磁石１０１の内側において中空の円筒形状に形成されたコイルであり、図示されないシムコイル電源に接続され、シムコイル電源から供給される電源により、静磁場磁石１０１が発生した静磁場を均一化する。

傾斜磁場コイル１０２は、中空の円筒形状に形成されたコイルであり、静磁場磁石１０１及びシムコイル１３０の内側に配置される。傾斜磁場コイル１０２は、図２に示されているように、互いに直交するＸ，Ｙ，Ｚの各軸に対応する３つのコイル（Ｘ軸傾斜磁場コイル１０２ｘ、Ｙ軸傾斜磁場コイル１０２ｙ、Ｚ軸傾斜磁場コイル１０２ｚ）が組み合わされて形成されており、これら３つのコイルは、傾斜磁場電源１０３から個別に電流を受けて、Ｘ，Ｙ，Ｚの各軸に沿って磁場強度が変化する傾斜磁場を発生させる。なお、Ｚ軸方向は、静磁場と同方向とする。また、Ｙ軸方向は、鉛直方向とし、Ｘ軸方向は、Ｚ軸及びＹ軸に垂直な方向とする。

なお、傾斜磁場コイル１０２によって発生するＸ，Ｙ，Ｚ各軸の傾斜磁場は、例えば、スライス選択用傾斜磁場Ｇｓ、位相エンコード用傾斜磁場Ｇｅ、及びリードアウト用傾斜磁場Ｇｒを形成する。スライス選択用傾斜磁場Ｇｓは、任意に撮像断面を決めるために利用される。位相エンコード用傾斜磁場Ｇｅは、空間的位置に応じてＭＲ信号の位相を変化させるために利用される。リードアウト用傾斜磁場Ｇｒは、空間的位置に応じてＭＲ信号の周波数を変化させるために利用される。

傾斜磁場電源１０３は、傾斜磁場コイル１０２に電流を供給する。

寝台１０４は、被検体Ｐが載置される天板１０４ａを備え、寝台制御回路１０５による制御のもと、天板１０４ａを、被検体Ｐが載置された状態で撮像口内へ挿入する。通常、寝台１０４は、長手方向が静磁場磁石１０１の中心軸と平行になるように設置される。寝台制御回路１０５は、計算機システム１２０による制御のもと、寝台１０４を駆動して天板１０４ａを長手方向及び上下方向へ移動する。

送信コイル１０６は、傾斜磁場コイル１０２の内側に配置され、送信回路１０７からＲＦ（Radio Frequency）パルスの供給を受けて、高周波磁場を発生する。送信回路１０７は、対象とする原子核の種類及び磁場の強度で決まるラーモア周波数に対応するＲＦパルスを送信コイル１０６に供給する。

受信コイル１０８は、傾斜磁場コイル１０２の内側に配置され、高周波磁場の影響によって被検体Ｐから発せられるＭＲ信号を受信する。受信コイル１０８は、ＭＲ信号を受信すると、受信したＭＲ信号を受信回路１０９へ出力する。例えば、受信コイル１０８は、１以上、典型的には複数のコイルエレメントを有するコイルアレイである。

受信回路１０９は、受信コイル１０８から出力されるＭＲ信号に基づいてＭＲデータを生成する。具体的には、受信回路１０９は、受信コイル１０８から出力されるＭＲ信号に対して、前置増幅、中間周波変換、位相検波、低周波増幅、フィルタリング等の各種信号処理を施した後、各種信号処理が施されたデータに対してアナログ/デジタル変換する。これにより、受信回路１０９は、デジタル化された複素数データであるＭＲデータを生成する。受信回路１０９が生成したＭＲデータは、生データとも呼ばれる。

また、受信回路１０９は、生成したＭＲデータをシーケンス制御回路１１０へ送信する。なお、受信回路１０９は、静磁場磁石１０１や傾斜磁場コイル１０２等を備える架台装置側に備えられていてもよい。

ここで、第１の実施形態において、受信コイル１０８の各コイルエレメントから出力されるＭＲ信号は、適宜分配合成されることで、チャネル等と呼ばれる単位で受信回路１０９に出力される。このため、ＭＲデータは、受信回路１０９以降の後段の処理においてチャネル毎に取り扱われる。

コイルエレメントの総数とチャネルの総数との関係は、同一の場合もあれば、コイルエレメントの総数に対してチャネルの総数が少ない場合、あるいは反対に、コイルエレメントの総数に対してチャネルの総数が多い場合もある。なお、分配合成のタイミングは、上述したタイミングに限られるものではない。ＭＲ信号若しくはＭＲデータは、後述する画像生成機能１２２による処理の前までに、チャネル単位に分配合成されればよい。

シーケンス制御回路１１０は、計算機システム１２０から送信される撮像シーケンスの情報に基づいて、傾斜磁場電源１０３、送信回路１０７及び受信回路１０９を駆動することによって、被検体Ｐの撮像を行う。

撮像シーケンスとは、磁気共鳴イメージング装置１００による検査に含まれる複数のプロトコルそれぞれに対応するパルスシーケンスを指す。撮像シーケンスの情報には、傾斜磁場電源１０３が傾斜磁場コイル１０２に供給する電源の強さや電源を供給するタイミング、送信回路１０７が送信コイル１０６に送信するＲＦパルスの強さやＲＦパルスを印加するタイミング、受信回路１０９がＭＲ信号を検出するタイミング等が定義される。

なお、シーケンス制御回路１１０は、傾斜磁場電源１０３、送信回路１０７及び受信回路１０９、シムコイル電源等を駆動して被検体Ｐを撮像した結果、受信回路１０９からＭＲデータを受信すると、受信したＭＲデータを計算機システム１２０へ転送する。

計算機システム１２０は、磁気共鳴イメージング装置１００の全体制御や、データ収集、画像生成等を行う。計算機システム１２０は、処理回路１５０、記憶回路１２３、入力装置１２４、ディスプレイ１２５を備える。また、処理回路１５０は、インタフェース機能１２１、画像生成機能１２２、制御機能１２６を有する。

インタフェース機能１２１、画像生成機能１２２、制御機能１２６にて行われる各処理機能は、コンピュータによって実行可能なプログラムの形態で記憶回路１２３へ記憶されている。処理回路１５０はプログラムを記憶回路１２３から読み出し、実行することで各プログラムに対応する機能を実現するプロセッサである。換言すると、各プログラムを読みだした状態の処理回路１５０は、図１の処理回路１５０内に示された各機能を有することになる。なお、図１においては単一の処理回路１５０にて、インタフェース機能１２１、画像生成機能１２２、制御機能１２６にて行われる処理機能が実現されるものとして説明したが、複数の独立したプロセッサを組み合わせて処理回路１５０を構成し、各プロセッサがプログラムを実行することにより機能を実現するものとしても構わない。

換言すると、上述のそれぞれの機能がプログラムとして構成され、１つの処理回路が各プログラムを実行する場合であってもよいし、特定の機能が専用の独立したプログラム実行回路に実装される場合であってもよい。

上記説明において用いた「プロセッサ」という文言は、例えば、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、ＧＰＵ（Ｇｒａｐｈｉｃａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）或いは、特定用途向け集積回路（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：ＡＳＩＣ）、プログラマブル論理デバイス（例えば、単純プログラマブル論理デバイス（Ｓｉｍｐｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ：ＳＰＬＤ）、複合プログラマブル論理デバイス（Ｃｏｍｐｌｅｘ Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ：ＣＰＬＤ）、及びフィールドプログラマブルゲートアレイ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ：ＦＰＧＡ））等の回路を意味する。プロセッサは記憶回路１２３に保存されたプログラムを読み出し実行することで機能を実現する。なお、記憶回路１２３にプログラムを保存する代わりに、プロセッサの回路内にプログラムを直接組み込むよう構成しても構わない。この場合、プロセッサは回路内に組み込まれたプログラムを読み出し実行することで機能を実現する。なお、寝台制御回路１０５、送信回路１０７、受信回路１０９、後述する図２のＲＦパルス生成回路２００（例えば、制御回路２０１、取得回路２０２、第１生成回路２０３、スリューレートリミッタ２０３ａ、補間回路２０３ｂ、フィルタ回路２０３ｃ、第２生成回路２０４、デジタルアナログ変換回路２０５、増幅回路２０６、遅延補償回路２０７）等も同様に、上記のプロセッサなどの電子回路により構成される。

処理回路１５０は、インタフェース機能１２１により、撮像シーケンスの情報をシーケンス制御回路１１０へ送信し、シーケンス制御回路１１０からＭＲデータを受信する。また、処理回路１５０は、インタフェース機能１２１を通じて、ＭＲデータを受信すると、受信したＭＲデータを記憶回路１２３に格納する。

処理回路１５０は、画像生成機能１２２により、インタフェース機能１２１を通じて受信したＭＲデータや、記憶回路１２３に保管されたデータを用いて、画像の生成を行う。なお、処理回路１５０は、画像生成機能１２２によって得られた画像は、必要に応じてディスプレイ１２５や記憶回路１２３に送信する。

処理回路１５０は、制御機能１２６により、磁気共鳴イメージング装置１００の全体制御を行う。例えば、処理回路１５０は、制御機能１２６により、入力装置１２４を介して操作者から入力される撮像条件に基づいて撮像シーケンスの情報を生成し、生成した撮像シーケンスの情報をシーケンス制御回路１１０に送信することによって撮像を制御する。

記憶回路１２３は、処理回路１５０がインタフェース機能１２１を通じて受信したＭＲデータや、画像生成機能１２２により生成された画像データ等を記憶する。例えば、記憶回路１２３は、ＲＡＭ（Random Access Memory）、フラッシュメモリ等の半導体メモリ素子、ハードディスク、光ディスク等である。

入力装置１２４は、操作者からの各種指示や情報入力を受け付ける。入力装置１２４は、例えば、マウスやトラックボール等のポインティングデバイス、あるいはキーボード等の入力デバイスである。

ディスプレイ１２５は、処理回路１５０における制御機能１２６による制御のもと、画像データ等の各種の情報を表示する。ディスプレイ１２５は、例えば、液晶表示器等の表示デバイスである。

ＲＦパルス生成回路２００は、計算機システム１２０、シーケンス制御回路１１０及び送信回路１０７等に接続され、計算機システム１２０から受信した命令や、シーケンス制御回路１１０から受信したシーケンスに関する情報に基づいて、ＲＦパルスを生成し、生成したＲＦパルスを送信回路１０７に送信する回路である。ＲＦパルス生成回路２００のより詳細な構成は図２に示されている。図２は、実施形態に係るＲＦパルス生成回路の構成を示すブロック図である。

図２に示されているように、ＲＦパルス生成回路２００は、制御回路２０１、取得回路２０２、第１生成回路２０３、第２生成回路２０４、デジタルアナログ変換（ＤＡＣ（Ｄｉｇｉｔａｌ Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｏｒ）回路２０５）、増幅回路２０６、遅延補償回路２０７を備える。第１生成回路２０３は、スリューレートリミッタ２０３ａ、補間回路２０３ｂ、フィルタ回路２０３ｃを備える。

なお、取得回路２０２、第１生成回路２０３、第２生成回路２０４は、それぞれ取得部、第１生成部、第２生成部の一例である。

制御回路２０１は、例えばシーケンス制御回路１１０から、実行するパルスシーケンスに係る情報を取得し、取得したデータに基づいて、出力対象のＲＦパルスのエンベロープデータを、取得回路２０２に供給する回路である。取得回路２０２は、ＲＦパルスのエンベロープデータを、制御回路２０１から取得する回路である。

第１生成回路２０３は、取得回路２０２が取得したＲＦパルスのエンベロープデータに対して、スリューレートリミッタ２０３ａ、補間回路２０３ｂ、フィルタ回路２０３ｃのうち少なくとも一つの回路により所定の処理を行って、例えばスリューレートが小さくなったＲＦパルスのエンベロープデータである第２のデータを生成する回路である。第１生成回路２０３の行う処理の詳細については後述する。

第２生成回路２０４は、ＲＦパルスのエンベロープデータにＲＦパルスの搬送波を加えて、ＲＦパルスのデータを生成する回路である。デジタルアナログ変換（ＤＡＣ）回路２０５は、デジタルアナログ変換処理を行ってデジタル信号をアナログ信号に変換する回路である。

増幅回路２０６は、例えばＲＦアンプであり、入力信号を増幅して、増幅された出力信号を出力する回路である。遅延補償回路２０７は、第２生成回路２０４においてエンベロープデータと搬送波とが望ましいタイミングで加算されるように、第１生成回路２０３の行う処理に要する時間を考慮した遅延補償処理を行うための回路である。遅延補償回路２０７の処理については後述する。

以上のように、実施形態に係る磁気共鳴イメージング装置１００の全体構成について説明した。続いて、実施形態に係る磁気共鳴イメージング装置１００に係る背景について簡単に説明する。

磁気共鳴イメージング装置において、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）パルスを生成するために、例えばＤＤＳ（Ｄｉｒｅｃｔ Ｄｉｇｉｔａｌ Ｓｙｎｔｈｅｓｉｚｅｒ）等の送信技術が用いられることがある。かかる場合、まず出力予定のＲＦパルスのエンベロープに関するデジタルデータが、ＲＦパルスのベースバンドの周波数帯域により定められる一定の時間間隔（例えば１μ秒間隔等）で生成され、生成された一定の時間間隔のデジタルデータを基に、ＲＦパルスが生成される。

しかし、ＤＤＳを用いて、例えばＵＴＥ（ｕｌｔｒａｓｈｏｔ ＴＥ）等、ベースバンド周波数の大きい、すなわち短期間に値が大きく変化するパルスを生成しようとすると、前述のデジタルデータ一つ一つの波高値が大きくなり、スリューレート（信号値の時間変化率）が大きくなる。スリューレートの高い入力がＲＦアンプに入力されると、過渡現象によりＲＦパルスの出力が増加（オーバーシュート）し、ＲＦアンプに対する負荷が増大する。なお、ＲＦパルスの波高の立ち上がりを単純になだらかにしてしまうのでは、本来出力したいＲＦ波形を出せないことがある。

かかる状況について、図３〜図６を用いて説明する。図３〜図６は、第１の実施形態に係る磁気共鳴イメージング装置の背景について説明した図である。

図３は、増幅回路２０６の典型的な応答をモデル化したものである。時刻をｔとし、図３に示されているように、入力信号をｆ（ｔ）とし、アンプの増幅率をＡとし、帰還回路の減衰率をＨとすると、出力信号Ｆ（ｔ）は、Ｆ（ｔ）＝（１／（Ｈ＋１／Ａ））×ｆ（ｔ）とあらわされる。入力信号が時間依存する場合、入力信号ｆ（ｔ）のスリューレートが高い場合、出力信号Ｆ（ｔ）が、過渡応答を示す場合がある。

図４は、入力信号のスリューレートが「小」の場合の、出力信号の時間変化の一例である。横軸は時刻を表し、縦軸は出力信号の振幅を表す。かかる場合入力信号のスリューレートが「小」であるので、帰還により、出力信号が短時間で安定する。

一方、図５は、入力信号のスリューレートが「大」の場合の、出力信号の時間変化の一例である。横軸は時刻を表し、縦軸は出力信号の振幅を表す。かかる場合、アンプの増幅率と帰還回路のインピーダンスによっては、出力信号が安定せず、過渡現象が生じる。

このように、過渡現象が生じると、増幅回路２０６が破損しやすくなったり、または保護回路が作動することにより、システムダウンが生じたりすることがある。従って、増幅回路２０６への入力信号のスリューレートは増幅回路２０６に適した値となることが望ましい。

図６は、ＤＤＳにより生成される信号データと、ＲＦアンプへと出力されるデータとの関係の典型例を示している。横軸は時刻を表し、縦軸は信号強度を表す。データ信号５０ａ、５０ｂ、５０ｃ、５０ｄ、５０ｅ、５０ｆ、５０ｇ、５０ｈ、５０ｉは、ＤＤＳにより生成されるＲＦパルスのエンベロープデータを表す。実線で示されている波形１は、ＲＦパルスのエンベロープデータを基に生成され、後段の回路に出力される波形の典型例を示している。

ＤＤＳにより生成されるエンベロープデータは、図６に例示されているように、例えば一定の時間間隔（例えば１μｓ）で生成される。ハードウェアの制限から、これらのエンベロープデータの転送速度に上限があるので、エンベロープデータの時間間隔は、例えば所定の時間間隔を下回らない。かかる場合、エンベロープデータを基に生成される波形は、例えば波形１のように、矩形状になり、スリューレートが大きい波形になる。このような波形がＲＦアンプに入力されると、ＲＦアンプの負荷が大きいことから、ＲＦアンプに入力される波形は、ＲＦアンプが応答可能なスリューレート、すなわち、スリューレートが小さい波形であることが望ましい。

次に、図７を用いて、スリューレートリミッタを用いない場合の、ＲＦパルス生成回路２００の行う処理の流れについて説明する。図７は、スリューレートリミッタを用いない場合の磁気共鳴イメージング装置１００の構成について説明した図である。

図７において、制御回路２０１、取得回路２０２、第２生成回路２０４、デジタルアナログ変換回路２０５、増幅回路２０６は、それぞれ図２の制御回路２０１、取得回路２０２、第２生成回路２０４、デジタルアナログ変換回路２０５、増幅回路２０６に対応する。矢印１０は、ＲＦ波形のエンベロープデータの流れを表す。

まず、制御回路２０１は、シーケンス制御回路１１０から、実行するパルスシーケンスに係る情報を取得する。一方、制御回路２０１は、計算機システム１２０から、例えばユーザの命令のなどの情報を取得する。制御回路２０１が取得する情報の一例としては、例えば、出力対象のＲＦパルスのエンベロープの種類を表す情報（例えば、どのような形のエンベロープであるか）、出力対象のＲＦパルスのエンベロープに関するパラメータ（例えば、波高、印加タイミング、印加時間等）、出力対象のＲＦパルスの搬送波に関するパラメータ（例えば、ラーモア周波数、搬送波の強度）、ＲＦアンプの電気的特性に関するパラメータ、スリューレートの上限値等の情報である。続いて、制御回路２０１は、矢印１０に示されているように、ＲＦパルスのエンベロープに関する情報を取得回路２０２に出力する。前述したように、ハードウェアの制限から、これらのエンベロープデータの転送速度に上限があるので、エンベロープデータの時間間隔は、例えば所定の時間間隔を下回らない時間間隔となる。

取得回路２０２は、制御回路２０１から、ＲＦパルスのエンベロープに関する情報を取得する。取得回路２０２は、取得したＲＦパルスのエンベロープに関する情報に基づいて、ＲＦパルスのエンベロープ信号を生成し、生成したＲＦパルスのエンベロープ信号を、第２生成回路２０４に出力する。例えば、取得回路２０２は、図６のデータ信号５０ａ、５０ｂ、５０ｃ、５０ｄ、５０ｅ、５０ｆ、５０ｇ、５０ｈ、５０ｉをＲＦパルスのエンベロープに関する情報として制御回路２０１から取得し、波形１を第２生成回路２０４に出力する。

続いて、第２生成回路２０４は、入力されたエンベロープ信号を、搬送周波数信号にのせて、ＲＦパルスの信号を生成し、生成した信号を、デジタルアナログ変換回路２０５に出力する。デジタルアナログ変換回路２０５は、デジタルデータである入力された信号を、アナログ信号に変換し、増幅回路２０６に出力する。増幅回路２０６は、入力されたアナログ信号を増幅し、出力された信号を、送信回路１０７に出力する。

スリューレートリミッタを用いない場合の構成の場合、前述のように、ＲＦアンプの付加が大きくなりうる。かかる背景に鑑みて、実施形態に係るＲＦパルス生成回路２００は、ＲＦパルスのエンベロープデータと、パルスの満たすべきスリューレートの値の上限値とに基づいて、スリューレートの最大値が低減されたエンベロープデータを生成する。これにより、データの波高を大きく保ったまま、スリューレートを低減することができ、この結果ＲＦアンプに対する負荷を軽減させることができる。

かかる構成について、図８、図１０、図１１を適宜参照しながら、図９を用いて説明する。図８は、第１の実施形態に係る磁気共鳴イメージング装置１００の構成について説明した図である。図９は、第１の実施形態に係る磁気共鳴イメージング装置１００の行う処理の流れについて説明したフローチャートである。図１０及び図１１は、第１の実施形態に係る磁気共鳴イメージング装置１００の行う処理について説明した図である。

図８において、制御回路２０１、取得回路２０２、第１生成回路２０３、スリューレートリミッタ２０３ａ、第２生成回路２０４、デジタルアナログ変換回路２０５、増幅回路２０６は、それぞれ図２の制御回路２０１、取得回路２０２、第１生成回路２０３、スリューレートリミッタ２０３ａ、第２生成回路２０４、デジタルアナログ変換回路２０５、増幅回路２０６に対応する。矢印１１は、ＲＦ波形エンベロープデータの流れを表す。矢印１２は、スリューレート上限値の情報の流れを表す。

はじめに、制御回路２０１は、シーケンス制御回路１１０から、実行するパルスシーケンスに係る情報を取得する。また、制御回路２０１は、計算機システム１２０から、例えばユーザの命令などの情報を取得する。制御回路２０１が取得する情報の一例としては、すでに述べたように、例えば、出力対象のＲＦパルスのエンベロープの種類を表す情報（例えば、どのような形のエンベロープであるか）、出力対象のＲＦパルスのエンベロープに関するパラメータ（例えば、波高、印加タイミング、印加時間等）、出力対象のＲＦパルスの搬送波に関するパラメータ（例えば、ラーモア周波数、搬送波の強度）、ＲＦアンプの電気的特性に関するパラメータ、後述する第１のデータから生成されるデータ列の満たすべきスリューレートの上限値の値等の情報である。制御回路２０１は、取得した情報に基づいて、出力するＲＦパルスのエンベロープに関する情報を含む第１のデータを生成する（ステップＳ１００）。制御回路２０１は、取得回路２０２に対して、矢印１１に示されているように、出力するＲＦパルスのエンベロープに関する情報を含む第１のデータを出力する。また、制御回路２０１は、取得回路２０２に対して、矢印１２に示されているように、スリューレートの上限値の値を出力する。

続いて、取得回路２０２は、出力するＲＦパルスのエンベロープに関する情報を含む第１のデータを取得する（ステップＳ１１０）。例えば、取得回路２０２は、図６のデータ信号５０ａ、５０ｂ、５０ｃ、５０ｄ、５０ｅ、５０ｆ、５０ｇ、５０ｈ、５０ｉを、出力するＲＦパルスのエンベロープに関する情報として制御回路２０１から取得する。続いて、第１生成回路２０３は、取得回路２０２がステップＳ１１０において取得した第１のデータと、第１のデータから生成されるデータ列の満たすべきスリューレートの上限値の値とに基づいて、第２のデータを生成する（ステップＳ１２０）。

具体的には、ステップＳ１２０の処理が行われなかった場合、生成される第２のデータの波形は、後述する図１０の波形１のように、例えば階段関数のような形状となり、スリューレートが大きくなる。従って、第１生成回路２０３は、ステップＳ１２０の処理を行うことにより、生成される第２のデータの波形のスリューレートを低減することができる。なお、第１生成回路２０３においては、ハードウェアなどにおける制限がＤＤＳに比較して緩やかであるので、取得回路２０２が取得したエンベロープに関する情報の時間間隔（例えばデータ信号５０ａとデータ信号５０ｂとの時間間隔）より短い時間間隔に対して、データ処理を行うことができる。

まず、ステップＳ１２０の処理の第１の例として、図８に示されているように、第１生成回路２０３が、スリューレートリミッタ２０３ａを用いて第２のデータを生成する場合について説明する。すなわち、第１生成回路２０３は、スリューレートリミッタ２０３ａを用いた処理を第１のデータに対して行うことにより、スリューレートが取得したスリューレートの上限値の値を超えないようなデータである第２のデータを生成する。

スリューレートリミッタ２０３ａの例示的な構成としては、スリューレートリミッタ２０３ａは、入力信号のスリューレートの大きさを検出する検出回路と、大きいスリューレートが検出されたとき、入力信号に対してネガティブフィードバックをかける（または検出された信号を除去する）フィードバック回路とからなる。検出回路、フィードバック回路は、それぞれ例えばアナログ回路におけるコイル、及び作動増幅器に対応するデジタル回路である。スリューレートリミッタ２０３ａは、例えば所定のスリューレートの上限値を超えた信号を完全にカットしてもよいし、また所定のスリューレートの上限値を超えた信号の大きさを抑制してもよい。この結果、スリューレートリミッタ２０３ａは、第１のデータと比較してスリューレートの大きさが小さくなったデータである第２のデータを出力する。

次に、ステップＳ１２０の処理の第２の例として、図１０及び図１１を用いて、第１生成回路２０３が、補間回路２０３ｂを用いて第２のデータを生成する場合について説明する。

図１０において、横軸は時刻を表し、縦軸は信号強度を表す。図６と同様に、データ信号５０ａ、５０ｂ、５０ｃ、５０ｄ、５０ｅ、５０ｆ、５０ｇ、５０ｈ、５０ｉは、出力予定のＲＦパルスのエンベロープに関する情報を含む第１のデータのデータ点一つ一つを表している。波形１は、補間処理がなかったと仮定した場合に出力されるデータを表す。点線は、第１生成回路２０３が第１のデータに対して補間処理を含んだ処理を行って生成した第２のデータを表している。線分７０、線分７１、線分７２、線分７３、線分７４、線分７５、線分７６、線分７７は、点線の一部分をそれぞれ取り出したものである。第２のデータは、例えば図１１に示された補間処理に基づいて生成される。

図１１において、横軸は時刻を表し、縦軸は信号強度を表す。図６と同様に、データ信号５０ａ、５０ｂ、５０ｃ、５０ｄ、５０ｅ、５０ｆ、５０ｇ、５０ｈ、５０ｉ等の黒丸は、出力予定のＲＦパルスのエンベロープに関する情報を含む第１のデータのデータ点一つ一つを表している。点５１ａ、点５１ｂ、点５１ｃ、点５１ｄ、点５１ｅ、５１ｆ、点５１ｇ等の白丸は、補間処理が行われた点を表している。区間６１、区間６２、及び区間６３は、それぞれデータ信号５０ｂ、５０ｅ、５０ｆから、データ信号５０ｃ、５０ｆ、５０ｇまでの時間区間を示している。

ステップＳ１２０において、第１生成回路２０３は、データ信号を取得回路２０２を通じて取得すると、現に取得したデータ点と、その前に取得したデータ点との間で補間処理を行う。例えば、第１生成回路２０３は、データ信号５０ａとデータ信号５０ｂとを取得すると、データ信号５０ａとデータ信号５０ｂとの間に線形補間を行って、点５１ａ、点５１ｂ、点５１ｃ、点５１ｄ、点５１ｅ、点５１ｆ、点５１ｇ等の点を生成する。

続いて、第１生成回路２０３は、行われた補間処理の結果に基づいて、スリューレートの大きさが低減されたデータである第２のデータを生成する。例えば、データ信号５０ｂの時刻〜データ信号５０ｃの時刻において、第１生成回路２０３は、行われた補間処理の結果に基づいて、例えば線分７０のように、信号値の大きさが目標値であるデータ信号５０ｂの大きさに達するまで、ゆるやかに信号値の大きさが増加していくようなデータを第２のデータとして生成する。第１生成回路２０３は、線分７０の傾きを、例えば、点５１ｇとデータ信号５０ｂとを結ぶ直線の傾きとする。別の例として、第１生成回路２０３は、線分７０の傾きを、例えば、データ信号５０ａとデータ信号５０ｂとを結ぶ直線の傾きとする。信号値の大きさが目標値であるデータ信号５０ｂの大きさに達すると、第１生成回路２０３は、線分７１のように信号値をデータ信号５０ｂの値で固定するようなデータを第２のデータとして生成する。

同様に、データ信号５０ｃの時刻〜データ信号５０ｄの時刻において、第１生成回路２０３は、区間６１における補間処理の結果に基づいて、例えば線分７２のように、信号値の大きさが目標値であるデータ信号５０ｃの大きさに達するまで、ゆるやかに信号値の大きさが増加していくようなデータを第２のデータとして生成する。信号値の大きさが目標値であるデータ信号５０ｃに達すると、第１生成回路２０３は、線分７３のように信号値をデータ信号５０ｃの値で固定するようなデータを第２のデータとして生成する。

同様に、データ信号５０ｆの時刻〜データ信号５０ｇの時刻において、第１生成回路２０３は、区間６２における補間処理の結果に基づいて、例えば線分７４のように、信号値の大きさが目標値であるデータ信号５０ｆの大きさに達するまで、ゆるやかに信号値の大きさが減少していくようなデータを第２のデータとして生成する。信号値の大きさが目標値であるデータ信号５０ｆに達すると、第１生成回路２０３は、線分７５のように信号値をデータ信号５０ｆの値で固定するようなデータを第２のデータとして生成する。

同様に、データ信号５０ｇの時刻〜データ信号５０ｈの時刻において、第１生成回路２０３は、区間６３における補間処理の結果に基づいて、例えば線分７６のように、信号値の大きさが目標値であるデータ信号５０ｇの大きさに達するまで、ゆるやかに信号値の大きさが減少していくようなデータを第２のデータとして生成する。信号値の大きさが目標値であるデータ信号５０ｇに達すると、第１生成回路２０３は、線分７７のように信号値をデータ信号５０ｇの値で固定するようなデータを第２のデータとして生成する。

このように、第１生成回路２０３は、第１のデータに対して補間処理を含んだ処理を行って、第２のデータを生成する。

なお、補間処理は線形補間に限られず、対数補間、指数補間、スプライン補間、ラグランジュ補間等、他の種類の補間が用いられてもよい。また、第１生成回路２０３は、第１のデータの種類に応じた補間処理を含んだ処理を行って、第２のデータを生成してもよい。ここで、第１のデータの種類とは、例えばパルスシーケンスの種類や、生成される第１のデータの時間間隔の大小等を意味する。例えば、第１生成回路２０３は、信号値が大きく変化するような波形の場合には対数補間を用い、通常の波形の場合には線形補間を用いる。また、別の例として、第１生成回路２０３は、波形に対して高精度が要求される場合にはスプライン補間を用い、通常の場合には線形補間を用いる。

次に、ステップＳ１２０の処理の第３の例として、第１生成回路２０３が、フィルタ回路２０３ｃを用いて第２のデータを生成する場合について説明する。すなわち、第１生成回路２０３は、第１のデータに対してフィルタ処理を含んだ処理を行って、第２のデータを生成する。

ここで、フィルタ回路２０３ｃの具体例としては、例えばスムージングフィルタや移動平均フィルタの処理を行うフィルタ回路である。また、フィルタ回路２０３ｃの別の具体例としては、ローパスフィルタとして機能するフィルタ回路であってもよい。

また、第１生成回路２０３は、第１のデータの種類に応じたフィルタ処理を含んだ処理を行って、第２のデータを生成する。前述のように、第１のデータの種類の具体例としては、例えばパルスシーケンスの種類や、生成される第１のデータの時間間隔の大小等が挙げられる。かかる処理の一例として、例えば、第１生成回路２０３は、第１のデータの種類に応じて、ローパスフィルタのカットオフ周波数を変化させる。

このように、ステップＳ１２０の処理が完了すると、第１生成回路２０３は、第２生成回路２０４に、生成した第２のデータを出力する。続いて、第２生成回路２０４は、第１生成回路２０３が生成した第２のデータと、出力するＲＦパルスの搬送波に関する情報とに基づいて、ＲＦパルスの信号を生成する（ステップＳ１３０）。

続いて、デジタルアナログ変換回路２０５は、生成されたＲＦパルスの信号に対してデジタルアナログ変換（ＤＡＣ）を行いアナログデータを生成し、変換後のアナログデータをＲＦアンプ（増幅回路２０６）に出力する。（ステップＳ１４０）。ＲＦアンプ（増幅回路２０６）は、変換後のアナログデータを増幅して、ＲＦパルスを生成する（ステップＳ１５０）。換言すると、第２生成回路２０４が、ＲＦパルスの信号をデジタルデータで生成した後、デジタルアナログ変換が行われ、変化後のアナログデータが、ＲＦアンプ（増幅回路２０６）に出力される。なお、エンベロープのデータと搬送波のデータを合わせたＲＦパルスをデジタルデータで生成する場合は、エンベロープのデータのみをデジタルデータで生成し、デジタルアナログ変換を行ったあとアナログで搬送波と合成してＲＦパルスを生成する場合と比較して、出力波形が安定しやすいという利点がある。

以上のように、第１の実施形態の磁気共鳴イメージング装置１００によれば、ＲＦアンプに対する負荷を軽減させながらＲＦパルスを生成することができる。より具体的には、例えば、スリューレートの大きい信号が増幅回路２０６（ＲＦアンプ）に入力されることにより、オーバーシューティング等により不要なパルスが発生することを抑制することができる。また、パルス幅の短いパルスを出力する場合においても、パルスの立ち上がり速度を遅くすることなく、安定したＲＦパルスの波形を出力することができる。なお、例えば傾斜磁場波形を生成する場合と比較して、ＲＦパルスを生成する場合においては、スリューレートリミッタを用いた処理に加えて、エンベロープデータを搬送波に乗せる処理が、スリューレートリミッタを用いた処理の後に行われる。

実施形態はこれに限られない。一例として、ＲＦアンプに出力可能なスリューレートの最大値は、ＲＦアンプごと（例えば、製造メーカーやＲＦアンプの型番）に異なっている。従って、ステップＳ１２０において、第１生成回路２０３は、ステップＳ１４０において出力するＲＦアンプの電気的特性に応じた、スリューレートの上限値の値に基づいて、第２のデータを生成してもよい。かかる構成を用いることにより、ＲＦアンプの特性に応じて、ＲＦアンプの入力を最適化することができる。

また、ステップＳ１２０における処理については、所定の処理時間を要するので、第２のデータの波形は、第１のデータに比較して、所定の遅延時間を伴ったものになる。従って、これらの遅延時間を考慮して、ステップＳ１３０の処理が行われてもよい。具体的には、ステップＳ１３０において、第２生成回路２０４は、第１生成回路２０３が第２のデータを生成するのに要する時間である遅延時間を補償する処理を含んで、ＲＦパルスの信号を生成してもよい。換言すると、第２生成回路２０４は、例えば、遅延時間分だけ、搬送波のデータをエンベロープデータに比較して遅らせて入力する。または、第１生成回路２０３は、遅延時間分だけ、エンベロープデータを、搬送波のデータに比較して早めてスリューレートリミッタ２０３ａに入力してもよい。上述の遅延時間の値については、ＲＦパルスの生成を開始する前に予め与えられていてもよいし、ＲＦパルス生成回路２００が、ステップＳ１３０の処理までに、遅延時間の値を計算してもよい。

なお、遅延時間を考慮する処理については、後述の変形例についても同様に適用可能である。

（第１の実施形態の第１の変形例）
第１の実施形態では、ステップＳ１３０において、第２生成回路２０４が、第２のデータと、搬送波の情報に基づいて、ＲＦパルスの信号をデジタル的に生成したのち、デジタルアナログ変換回路２０５がデジタルアナログ変換を行ってアナログデータを生成する場合について説明した。実施形態はこれに限られない。第１の実施形態の第１の変形例では、デジタルアナログ変換回路２０５が、デジタルデータである第２のデータに対してデジタルアナログ変換を行ってアナログデータを生成したのち、第２生成回路２０４が、アナログ的にエンベロープデータと搬送波のデータを合成してＲＦパルスの信号を生成する。

図１２は、第１の実施形態の第１の変形例に係る磁気共鳴イメージング装置の構成について説明した図である。図１３は、第１の実施形態の第１の変形例に係る磁気共鳴イメージング装置の行う処理の流れについて説明した図である。

図１２において、制御回路２０１、取得回路２０２、第１生成回路２０３、スリューレートリミッタ２０３ａ、第２生成回路２０４、増幅回路２０６は、それぞれ図２の制御回路２０１、取得回路２０２、第１生成回路２０３、スリューレートリミッタ２０３ａ、第２生成回路２０４、増幅回路２０６に対応する。図１２のデジタルアナログ変換回路２０５は、図２のデジタルアナログ変換回路２０５と同様の処理を行う回路である。矢印１３は、ＲＦ波形エンベロープデータを表す。矢印１４は、スリューレート上限値の情報を表す。

図１３において、ステップＳ２００、ステップＳ２１０、ステップＳ２２０及びステップＳ２５０は、図９のステップＳ１００、ステップＳ１１０、ステップＳ１２０及びステップＳ１５０に対応する。これらの処理については、第１の実施形態において既に説明したので繰り返しての説明は省略する。

ステップＳ２２０において、スリューレートリミッタ２０３ａが第２のデータを生成すると、第１生成回路２０３は、デジタルアナログ変換回路２０５に、生成した第２のデータを出力する。続いて、デジタルアナログ変換回路２０５は、生成された第２のデータに対して、デジタルアナログ変換（ＤＡＣ）を行いアナログデータを生成する（ステップＳ２３０）。デジタルアナログ変換回路は、生成したアナログデータを、第２生成回路２０４に出力する。続いて、第２生成回路２０４は、生成されたアナログデータと、出力するＲＦパルスの搬送波に関する情報に基づいて、ＲＦパルスの信号を生成する(ステップＳ２４０)。第２生成回路２０４は、生成されたＲＦパルスの信号を、増幅回路２０６に入力する。

このように、第１の実施形態の第１の変形例では、第１の実施形態と同様に、ＲＦアンプに対する負荷を軽減させながらＲＦパルスを生成することができる。

（第１の実施形態の第２の変形例）
第１の実施形態では、ステップＳ１２０において、第１生成回路２０３が、スリューレートリミッタ２０３ａを用いて第２のデータを生成する場合について説明した。実施形態はこれに限られない。第１の実施形態の第２の変形例では、第１生成回路２０３が、ステップＳ１２０に対応するステップにおいて、スリューレートリミッタ２０３ａ、補間回路２０３ｂ、フィルタ回路２０３ｃのうち２以上の回路を用いて第２のデータを生成する場合について説明する。スリューレートリミッタ２０３ａ、補間回路２０３ｂ、フィルタ回路２０３ｃは、信号の安定性という関係から長所短所がそれぞれあることから、これらの回路を適宜組み合わせることで、より最終的な出力を安定させることが可能になる。

図１４は、第１の実施形態の第２の変形例に係る磁気共鳴イメージング装置の構成について説明した図である。図１５は、第１の実施形態の第２の変形例に係る磁気共鳴イメージング装置の行う処理の流れについて説明したフローチャートである。

図１４において、制御回路２０１、取得回路２０２、第１生成回路２０３、フィルタ回路２０３ｃ、スリューレートリミッタ２０３ａ、デジタルアナログ変換回路２０５、第２生成回路２０４、増幅回路２０６は、それぞれ図２の制御回路２０１、取得回路２０２、第１生成回路２０３、フィルタ回路２０３ｃ、スリューレートリミッタ２０３ａ、デジタルアナログ変換回路２０５、第２生成回路２０４、増幅回路２０６に対応する。矢印１５及び矢印１８は、ＲＦ波形エンベロープデータを表す。矢印１６及び矢印１９は、サンプリングピッチやＲＦパルスの波形種など、フィルタ回路２０３ｃが行う処理に使用される所定のパラメータを表す。矢印１７及び矢印２０は、スリューレート上限値の情報を表す。

図１５において、ステップＳ３００、ステップＳ３１０、ステップＳ３４０、ステップＳ３５０及びステップＳ２６０は、図９のステップＳ１００、ステップＳ１１０、ステップＳ１３０、ステップＳ１４０及びステップＳ１５０に対応する。これらの処理については、第１の実施形態において既に説明したので繰り返しての説明は省略する。

ステップＳ３１０において、取得回路２０２が出力するＲＦパルスのエンベロープに関する情報を含む第１のデータを取得すると、続いて、第１生成回路２０３は、フィルタ回路２０３ｃにより、第１のデータに対して、例えばフィルタ処理を行うことにより、フィルタ処理が行われたデータを生成する（ステップＳ３２０）。この時、第１生成回路２０３は、矢印１９で示されるように、取得回路２０２から取得した、サンプリングピッチやＲＦパルスの波形種に基づいて、ステップＳ３２０において適用するフィルタ処理の種類を選択し、選択したフィルタ処理に基づいて、フィルタ処理が行われたデータを作成する。

また、別の例として、ステップＳ３２０において、第１生成回路２０３は、補間回路２０３ｂにより、第１のデータに対して、補間処理を行うことにより、補間が行われたデータを生成してもよい。

続いて、第１生成回路２０３は、スリューレートリミッタ２０３ａにより、生成されたデータと、スリューレートの上限値の値とに基づいて、第２のデータを生成する（ステップＳ３３０）。換言すると、第１生成回路２０３は、第１のデータに対してフィルタ処理（または補間処理）を行うことにより得られたデータと、スリューレートの上限値の値とに基づいて、第２のデータを生成する。第１生成回路２０３は、生成した第２のデータを、第２生成回路２０４に出力する。

なお、実施形態はこれらに限られない。例えば、補間回路２０３ｂ、フィルタ回路２０３ｃと、スリューレートリミッタ２０３ａの処理の順番は、上述した例に限られず、スリューレートリミッタ２０３ａの処理の後、補間回路２０３ｂ又はフィルタ回路２０３ｃで処理が行われても良い。また、補間回路２０３ｂ、フィルタ回路２０３ｃ、及びスリューレートリミッタ２０３ａの３つの回路で処理が行われても良いし、スリューレートリミッタ２０３ａで処理を行わず、補間回路２０３ｂ及びフィルタ回路２０３ｃで処理が行われても良い。

（その他の実施形態）
なお、実施形態はこれらに限られない。第１生成回路２０３が第１のデータを基に第２のデータを生成する処理を、デジタル処理を用いて行い、デジタルアナログ変換回路２０５が、アナログデータに変換する例について説明したが、実施形態はこれに限られず、第２のデータが生成される処理を、アナログ処理を用いて行ってもよい。換言すると、第１生成回路２０３は、アナログ回路を用いて、第１のデータと、スリューレートの上限値の値とに基づいて、第２のデータを生成してもよい。

かかるアナログ回路の構成例としては、例えば、ＶＧＡ（Ｖａｒｉｂｌｅ Ｇａｔｅ Ａｍｐｌｉｆｅｒ）を用いた回路が挙げられる。ＶＧＡにおいては、信号の増幅率が、印加される電圧に依存するので、電圧を動的に制御することにより、ゲインを可変に制御することができる。ステップＳ１２０においてＶＧＡが用いられる場合には、第１のデータが、ＤＤＳにおいて生成されたデジタルデータであることを要しない。

また、別の例として、ＲＦパルス生成回路２００は、ステップＳ１１０の後、ステップＳ１２０の処理に先立って、第１のデータに対して、オーバーシューティングを補償するための所定の補正処理を行い、補正処理が行われたあとのデータを、ステップＳ１２０の第１のデータとして取り扱っても良い。

（プログラム）
上述した実施形態の中で示した処理手順に示された指示は、ソフトウェアであるプログラムに基づいて実行されることが可能である。汎用の計算機システムが、このプログラムを予め記憶しておき、このプログラムを読み込むことにより、上述した実施形態の磁気共鳴イメージング装置１００による効果と同様な効果を得ることも可能である。上述した実施形態で記述された指示は、コンピュータに実行させることのできるプログラムとして、磁気ディスク（フレキシブルディスク、ハードディスク等）、光ディスク（ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷ、ＤＶＤ−ＲＯＭ、ＤＶＤ±Ｒ、ＤＶＤ±ＲＷ等）、半導体メモリ、又はこれに類する記録媒体に記録される。コンピュータ又は組み込みシステムが読み取り可能な記憶媒体であれば、その記憶形式は何れの形態であってもよい。コンピュータは、この記録媒体からプログラムを読み込み、このプログラムに基づいてプログラムに記述されている指示をＣＰＵで実行させれば、上述した実施形態の磁気共鳴イメージング装置１００と同様な動作を実現することができる。もちろん、コンピュータがプログラムを取得する場合又は読み込む場合はネットワークを通じて取得又は読み込んでもよい。

また、記憶媒体からコンピュータや組み込みシステムにインストールされたプログラムの指示に基づきコンピュータ上で稼働しているＯＳ（オペレーティングシステム）や、データベース管理ソフト、ネットワーク等のＭＷ（ミドルウェア）等が、上述した実施形態を実現するための各処理の一部を実行してもよい。

更に、記憶媒体は、コンピュータあるいは組み込みシステムと独立した媒体に限らず、ＬＡＮ（Local Area Network）やインターネット等により伝達されたプログラムをダウンロードして記憶又は一時記憶した記憶媒体も含まれる。

また、記憶媒体は１つに限られず、複数の媒体から、上述した実施形態における処理が実行される場合も、実施形態における記憶媒体に含まれ、媒体の構成は何れの構成であってもよい。

なお、実施形態におけるコンピュータ又は組み込みシステムは、記憶媒体に記憶されたプログラムに基づき、上述した実施形態における各処理を実行するためのものであって、パソコン、マイコン等の１つからなる装置、複数の装置がネットワーク接続されたシステム等の何れの構成であってもよい。

また、実施形態におけるコンピュータとは、パソコンに限らず、情報処理機器に含まれる演算処理装置、マイコン等も含み、プログラムによって実施形態における機能を実現することが可能な機器、装置を総称している。

以上述べた少なくとも一つの実施形態の磁気共鳴イメージング装置１００によれば、ＲＦアンプに対する負荷を軽減させながらＲＦパルスを生成することができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

２００ ＲＦパルス生成回路
２０２ 取得回路
２０３ 第１生成回路
２０４ 第２生成回路

Claims (10)

1. 出力するＲＦパルスのエンベロープに関する情報を含むデジタルの第１のデータ列を補間して、前記第１のデータ列において隣接するデジタルデータの変化量が、上限値を下回る第２のデータ列を生成する第１生成部と、
   前記第１生成部が生成した前記第２のデータ列と、前記ＲＦパルスの搬送波に関する情報とを合成してＲＦパルスの信号を生成し、ＲＦアンプに出力する第２生成部とを備える、磁気共鳴イメージング装置。
2. 前記第１生成部は、前記ＲＦアンプの電気的特性に応じた前記上限値の値に基づいて、前記第２のデータ列を生成する、請求項１に記載の磁気共鳴イメージング装置。
3. 前記上限値を取得する取得部を更に備え、
   前記第１生成部は、前記取得部が取得した前記上限値に基づいて、前記第２のデータ列を生成する、請求項１に記載の磁気共鳴イメージング装置。
4. 前記第２生成部は、前記第１生成部が前記第２のデータ列を生成するのに要する時間に相当する遅延時間を補償する処理を行う、請求項１〜３のいずれか一つに記載の磁気共鳴イメージング装置。
5. 前記第１生成部は、前記第１のデータ列に対して補間処理を含んだ処理を行って、前記第２のデータ列を生成する、請求項１に記載の磁気共鳴イメージング装置。
6. 前記第１生成部は、パルスシーケンスの種類又は生成される前記第１のデータ列の時間間隔のうち少なくとも一方に応じた前記補間処理を含んだ処理を行って、前記第２のデータ列を生成する、請求項５に記載の磁気共鳴イメージング装置。
7. 前記第１生成部は、前記第１のデータ列に対して補間処理を行うことにより得られたデータと、前記上限値の値とに基づいて、前記第２のデータ列を生成する、請求項５に記載の磁気共鳴イメージング装置。
8. 前記第１生成部は、前記第１のデータ列に対してフィルタ処理を含んだ処理を行って、前記第２のデータ列を生成する、請求項１に記載の磁気共鳴イメージング装置。
9. 前記第１生成部は、パルスシーケンスの種類又は生成される前記第１のデータ列の時間間隔のうち少なくとも一方に応じた前記フィルタ処理を含んだ処理を行って、前記第２のデータ列を生成する、請求項８に記載の磁気共鳴イメージング装置。
10. 前記第２生成部は、前記ＲＦパルスの信号をデジタルデータで生成した後、デジタルアナログ変換を行い変換後のアナログデータを前記ＲＦアンプに出力する、請求項１に記載の磁気共鳴イメージング装置。

Images