[go: up one dir, main page]

JP6804115B1 - プリント基板 - Google Patents

プリント基板 Download PDF

Info

Publication number
JP6804115B1
JP6804115B1 JP2019148235A JP2019148235A JP6804115B1 JP 6804115 B1 JP6804115 B1 JP 6804115B1 JP 2019148235 A JP2019148235 A JP 2019148235A JP 2019148235 A JP2019148235 A JP 2019148235A JP 6804115 B1 JP6804115 B1 JP 6804115B1
Authority
JP
Japan
Prior art keywords
circuit
surface side
interlayer
inner layer
interlayer circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019148235A
Other languages
English (en)
Other versions
JP2021028963A (ja
Inventor
多田　哲也
哲也 多田
健二 久原
健二 久原
武 三室
武 三室
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ITABASHI SEIKI CO,. LTD.
Original Assignee
ITABASHI SEIKI CO,. LTD.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ITABASHI SEIKI CO,. LTD. filed Critical ITABASHI SEIKI CO,. LTD.
Priority to JP2019148235A priority Critical patent/JP6804115B1/ja
Priority to TW109127125A priority patent/TW202117941A/zh
Priority to EP20851464.6A priority patent/EP4012761A4/en
Priority to PCT/JP2020/030633 priority patent/WO2021029416A1/ja
Priority to CN202080040559.0A priority patent/CN114041328A/zh
Priority to US17/619,892 priority patent/US12232253B2/en
Priority to JP2021539304A priority patent/JPWO2021029416A1/ja
Application granted granted Critical
Publication of JP6804115B1 publication Critical patent/JP6804115B1/ja
Publication of JP2021028963A publication Critical patent/JP2021028963A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0323—Working metal substrate or core, e.g. by etching, deforming
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4679—Aligning added circuit layers or via connections relative to previous circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】回路設計に自由度がありかつ回路の接続不良が起こりにくいプリント基板を提供する。【解決手段】中央層間回路１１と上面側層間回路１２と下面側層間回路１３とが接続面のない同じ金属から一体に形成され、上面側層間回路１２と上面側表層回路１４との接続面３３及び下面側層間回路１３と下面側表層回路１５との接続面３４は板厚方向に接続面がなく、絶縁層３１；３２と面一のため接続状態が良好であることから、第一の回路１０は接続不良がおこりにくい。又、上面側層間回路１２と下面側層間回路１３とがプリント基板の平面方向において位置をずらして配置できることから回路設計の自由度が増加し、従来のスルーホールのように板厚方向に貫通していないことから上面側層間回路１２よりも下側又は下面側層間回路１３よりも上側に絶縁層３１；３２を挟んだ状態で第一の回路と連結していない平面回路２４；１６を配置できる。【選択図】図５

Description

本発明は、回路設計に自由度がありかつ回路の接続不良が起こりにくいプリント基板に関する。
図１４の従来図に示したプリント基板９０１は、板状の絶縁体９０２からなる基材の上面及び下面に銅箔のような導電体が設けられた基板にドリル等で基板の板厚方向に一直線状に貫通孔を設けた後、メッキ処理にて貫通孔内部と上面及び下面の銅箔に導電体を設ける。その後、上面の回路９０３と下面の回路９０４とを形成するため、回路となる部分と貫通孔とをエッチングレジストで覆い、エッチング処理を行うことで、プリント基板９０１が作成される。貫通孔内部に導電体９０６が設けられた部分はスルーホール９０５と呼ばれ、このスルーホール９０５により上面の回路９０３と下面の回路９０４とが連結されるが、メッキ処理の際に、貫通孔内部にメッキ液が良好に接触した状態で処理が行われる必要があり、その処理が不十分の場合には初期断線やプリント基板の熱膨張を原因とする経年劣化による断線の不具合が生じる恐れがある。以上のことから、上面の回路９０３と下面の回路９０４とを板厚方向に繋ぐ導電体９０６の信頼度の向上が課題であった。
又、従来のプリント基板９０１では、板厚方向に一直線状に貫通孔を設ける必要があることから、スルーホール９０５で繋ぐ上面の回路９０３と下面の回路９０４とが基板の板厚方向に一直線状に（基板の平面方向において同じ座標に）設けられる必要があり、回路設計の自由度の点で制約があった。
特開２００６−３３２４４９号公報
本発明は、上記背景技術に鑑みてなされたものであり、プリント基板の板厚方向に一直線状の貫通孔を設けることなく、回路設計の自由度を向上させかつ接続不良のおこりにくいプリント基板の提供を目的とする。
本発明は、プリント基板の平面方向に延びる中央層間回路（１１）と、前記中央層間回路（１１）の一端の側に設けられた板厚方向に延びる上面側層間回路（１２）と、前記中央層間回路（１１）の他端の側に設けられた板厚方向に延びる下面側層間回路（１３）と、前記上面側層間回路（１２）の上面側に設けられた上面側表層回路（１４）と、前記下面側層間回路（１３）の下面側に設けられた下面側表層回路（１５）と、絶縁層（３１；３２）とを有するプリント基板であって、前記中央層間回路（１１）と前記上面側層間回路（１２）と前記下面側層間回路（１３）とが接続面の無い一体の導電体から設けられており、前記上面側表層回路（１４）は、前記絶縁層（３１）の上面と前記上面側層間回路（１２）の上面とが面一の状態で、前記絶縁層（３１）の上面と前記上面側層間回路（１２）の上面とに渡って設けられており、前記下面側表層回路（１５）が、前記絶縁層（３２）の下面と前記下面側層間回路（１５）の下面とが面一の状態で、前記絶縁層（３２）の下面と前記下面側層間回路（１５）の下面とに渡って設けられたことを特徴とする。
本発明は、プリント基板の平面方向に延びる中央層間回路（１１）と、前記中央層間回路の一端の側に設けられた板厚方向に延びる上面側層間回路（１２）と、前記中央層間回路の他端の側に設けられた板厚方向に延びる下面側層間回路（１３）と、絶縁層（３１）と、上面側内層平面回路（４１）と、上面側内層層間回路（４２）と、を含むプリント基板であって、前記中央層間回路（１１）と前記上面側層間回路（１２）と前記下面側層間回路（１３）とが接続面の無い一体の導電体から設けられ、前記上面側内層平面回路（４１）が、前記絶縁層（３１）の上面と前記上面側層間回路（１２）の上面とが面一の状態で、前記絶縁層（３１）の上面と前記上面側層間回路（１２）の上面とに渡って設けられており、前記上面側内層層間回路（４２）が、前記上面側内層平面回路（４１）と接続面の無い一体の導電体から設けられ、前記上面側内層平面回路（４１）の他端の側に前記上面側層間回路（１２）が接続されかつ前記上面側内層平面回路（４１）の一端の側に前記上面側内層層間回路（４２）が設けられたことを含むことを特徴とする。
本発明は、前記中央層間回路（１１）と前記上面側層間回路（１２）と前記下面側層間回路（１３）と前記上面側表層回路（１４）と前記下面側表層回路（１５）とを有する第一の回路（１０）と、前記第一の回路（１０）とは連結していない平面方向に延びる他の平面回路（１６；２０）とを有するプリント基板であって、前記上面側層間回路（１２）又は前記下面側層間回路（１３）よりも上面側又は下面側に絶縁層（３１；３２）が設けられ、前記絶縁層（３１；３２）の上面側又は下面側に前記他の回路（１６；２０）が設けられており、前記他の回路（１６；２０）と前記上面側層間回路（１２）又は前記下面側層間回路（１３）との間に絶縁層（３１；３２）がプリント基板の板厚方向に存在しかつ前記他の回路（１６；２０）と前記上面側層間回路（１２）又は前記下面側層間回路（１３）とがプリント基板の平面方向において重なって配置されたことを特徴とする。
本発明は前記他の回路（２０）は、板厚方向に延びる他の回路の上面側層間回路（２２）と、平面方向に延びる他の回路の中央層間回路（２１）と、板厚方向に延びる前記他の回路の下面側層間回路（２３）と、平面方向に延びる他の平面回路（２４）を含んでおり、前記他の回路の上面側層間回路（２２）と、前記他の回路の中央層間回路（２１）と、前記他の回路の下面側層間回路（２３）とが接続面のない一体の導電体から設けられたことを特徴とする。
本発明は、プリント基板の平面方向に延びる中央層間回路（１１）と、前記中央層間回路（１１）の一端の側に設けられた板厚方向に延びる上面側層間回路（１２）と、前記中央層間回路（１１）の他端の側に設けられた板厚方向に延びる下面側層間回路（１３）と、前記上面側層間回路（１２）の上面側に設けられた上面側表層回路（１４）と、前記下面側層間回路（１３）の下面側に設けられた下面側表層回路（１５）と、絶縁層（３１；３２）とを有するプリント基板であって、前記中央層間回路（１１）と前記上面側層間回路（１２）と前記下面側層間回路（１３）とが接続面の無い一体の導電体から設けられており、前記上面側表層回路（１４）は、前記絶縁層（３１）の上面と前記上面側層間回路（１２）の上面とが面一の状態で、前記絶縁層（３１）の上面と前記上面側層間回路（１２）の上面とに渡って設けられており、前記下面側表層回路（１５）が、前記絶縁層（３２）の下面と前記下面側層間回路（１５）の下面とが面一の状態で、前記絶縁層（３２）の下面と前記下面側層間回路（１５）の下面とに渡って設けられたことを特徴とすることから、
上面側層間回路の上面側の接続部分と下面側層間回路の下面側の接続部分とを従来のスルーホールのように板厚方向に一直線に配置する必要がないため回路設計の自由度が増加するうえ、接続不良の起こりにくい効果を有する。
本発明は、プリント基板の平面方向に延びる中央層間回路（１１）と、前記中央層間回路の一端の側に設けられた板厚方向に延びる上面側層間回路（１２）と、前記中央層間回路の他端の側に設けられた板厚方向に延びる下面側層間回路（１３）と、絶縁層（３１）と、上面側内層平面回路（４１）と、上面側内層層間回路（４２）と、を含むプリント基板であって、前記中央層間回路（１１）と前記上面側層間回路（１２）と前記下面側層間回路（１３）とが接続面の無い一体の導電体から設けられ、前記上面側内層平面回路（４１）が、前記絶縁層（３１）の上面と前記上面側層間回路（１２）の上面とが面一の状態で、前記絶縁層（３１）の上面と前記上面側層間回路（１２）の上面とに渡って設けられており、前記上面側内層層間回路（４２）が、前記上面側内層平面回路（４１）と接続面の無い一体の導電体から設けられ、前記上面側内層平面回路（４１）の他端の側に前記上面側層間回路（１２）が接続されかつ前記上面側内層平面回路（４１）の一端の側に前記上面側内層層間回路（４２）が設けられたことを含むことを特徴とすることから、
回路設計の自由度が増すうえ、中央層間回路（１１）と、上面側層間回路（１２）と、下面側層間回路（１３）と、上面側内層平面回路（４１）と、上面側内層層間回路（４２）との間で接続不良が起こりにくい効果がある。
本発明は、前記中央層間回路（１１）と前記上面側層間回路（１２）と前記下面側層間回路（１３）と前記上面側表層回路（１４）と前記下面側表層回路（１５）とを有する第一の回路（１０）と、前記第一の回路（１０）とは連結していない平面方向に延びる他の平面回路（１６；２０）とを有するプリント基板であって、前記上面側層間回路（１２）又は前記下面側層間回路（１３）よりも上面側又は下面側に絶縁層（３１；３２）が設けられ、前記絶縁層（３１；３２）の上面側又は下面側に前記他の回路（１６；２０）が設けられており、前記他の回路（１６；２０）と前記上面側層間回路（１２）又は前記下面側層間回路（１３）との間に絶縁層（３１；３２）がプリント基板の板厚方向に存在しかつ前記他の回路（１６；２０）と前記上面側層間回路（１２）又は前記下面側層間回路（１３）とがプリント基板の平面方向において重なって配置されたことから、
板厚方向に絶縁層を挟んだ状態で、前記上面側層間回路（１２）又は前記下面側層間回路の上面側又は下面側に他の平面回路が配置でき、回路設計の自由度が増加うえ、第一の回路の接続不良がおこりにくい。
本発明は前記他の回路（２０）は、板厚方向に延びる他の回路の上面側層間回路（２２）と、平面方向に延びる他の回路の中央層間回路（２１）と、板厚方向に延びる前記他の回路の下面側層間回路（２３）と、平面方向に延びる他の平面回路（２４）を含んでおり、前記他の回路の上面側層間回路（２２）と、前記他の回路の中央層間回路（２１）と、前記他の回路の下面側層間回路（２３）とが接続面のない一体の導電体から設けられたことを特徴とすることから、板厚方向に絶縁層を挟んだ状態で、前記上面側層間回路（１２）又は前記下面側層間回路の上面側又は下面側に他の平面回路が配置でき、回路設計の自由度が増加するうえ、第一の回路及び第二の回路の接続不良がおこりにくい。
発明を実施するための形態１に係るプリント基板の平面図。 （１）図は図１に記載のＣ−Ｃ断面図。（２）図は図１に記載のＤ−Ｄ断面図。 図２に記載のＣ−Ｃ断面図における発明を実施するための形態１に係るプリント基板の製造方法の工程図。 図２に記載のＤ−Ｄ断面図における発明を実施するための形態１に係るプリント基板の製造方法の工程図。 （１）図は発明を実施するための形態２に係るプリント基板の平面図。（２）図は（１）図に記載のＡ−Ａ断面図。（３）図は（１）図に記載のＢ−Ｂ断面図。 発明を実施するための形態３に係るプリント基板の平面図。 （１）図は図６に記載のＥ−Ｅ断面図。（２）図は図６に記載のＦ−Ｆ断面図。（３）図は図６に記載のＧ−Ｇ断面図。 図６に記載のＥ−Ｅ断面図における発明を実施するための形態３に係るプリント基板の製造方法の工程図。 図６に記載のＦ−Ｆ断面図における発明を実施するための形態３に係るプリント基板の製造方法の工程図。 図６に記載のＧ−Ｇ断面図における発明を実施するための形態３に係るプリント基板の製造方法の工程図。 発明を実施するための形態３に係るプリント基板の絶縁層を除去した状態の回路の斜視図。 発明を実施するための形態３に係るプリント基板の絶縁層を除去した状態の回路の斜視図。 発明を実施するための形態３に係るプリント基板の絶縁層を除去した状態の回路の斜視図。 従来のプリント基板のスルーホール部分の断面図。
図１及び図２を参照し、発明を実施するための形態１に係るプリント基板の構造について説明する。図２の（１）図は、図１に示すプリント基板３０のＣ−Ｃ断面図であり、図２（２）は、図１に示すプリント基板３０のＤ−Ｄ断面図である。プリント基板３０は、従来のプリント基板と異なり、各層間を接続するためのＺ軸（板厚）方向の貫通孔が設けられていない。プリント基板３０は、絶縁層３１；３２と第一の回路１０と第二の回路２０とを備える。第一の回路１０と第二の回路２０とは互いに連結していない回路になっており、絶縁層３１；３２で隔てられている。
図２の（１）図を参照し、第一の回路１０について説明する。第一の回路１０は、中央層間回路１１と上面側層間回路１２と下面側層間回路１３と上面側表層回路１４と下面側表層回路１５とを備える。
中央層間回路１１は平面（Ｘ−Ｙ軸）方向に延びる回路である。中央層間回路１１の一端の側には上面側層間回路１２が設けられる。本実施の形態では、中央層間回路１１がＸ軸方向に一直線に延びる回路を例示した。中央層間回路１１と上面側層間回路１２とは隣接して設けられており、中央層間回路１１と上面側層間回路１２との接続部分には板厚方向及び平面方向に接続面が存在しない。
上面側層間回路１２は板厚（Ｚ軸）方向に延びており、上面側層間回路１２の上面側には上面側表層回路１４が設けられる。上面側層間回路１２と上面側表層回路１４とは隣接して設けられており、上面側層間回路１２と上面側表層回路１４との接続部分には、平面方向に接続面３３が存在する。尚、この接続面３３は絶縁層３１の上面側の面と面一に構成されており、板厚方向には接続面が存在しない。上面側表層回路１４は平面方向に延びる回路である。図２の（２）図及び図１に示すように、上面側表層回路１４は後述する第二の回路２０の下面側層間回路２３よりも上面側を通過して設けられており、上面側表層回路１４と第二の回路２０の下面側層間回路２３とが絶縁層３１を板厚方向に挟んだ状態となっている。
言い換えると、プリント基板の板厚方向において、第一の回路１０の上面側表層回路１４と第二の回路２０の下面側層間回路２３との間に絶縁層３１が存在しかつプリント基板の平面方向において第一の回路１０の上面側表層回路１４と第二の回路２０の下面側層間回路２３とが重なった状態である。
第二の回路２０の中央層間回路２１と第二の回路２０の下面側表層回路２５とを連結する場合、従来のように板厚方向に一直線状に貫通するスルーホールを設けると、第二の回路２０の中央層間回路２１と第二の回路２０の下面側表層回路２５と第一の回路１０の上面側表層回路１４とがスルーホールで連結してしまい、第一の回路１０と第二の回路２０とが一つの回路となるため、第一の回路１０の上面側表層回路１４を配置することができない。
一方、本発明を実施するための形態であれば、絶縁層３１が第一の回路１０と第二の回路２０とを板厚方向で分断しているため、第二の回路２０の中央層間回路２１と第二の回路２０の下面側表層回路２５とが第二の回路２０の下面側層間回路２３で連結できかつ第一の回路１０の上面側表層回路１４を配置することが可能となる。
図２の（１）図に戻り、中央層間回路１１の他端の側には下面側層間回路１３が設けられる。中央層間回路１１と下面側層間回路１３とは隣接して設けられており、中央層間回路１１と下面側層間回路１３との接続部分には板厚方向及び平面方向に接続面が存在しない。下面側層間回路１３には板厚（Ｚ軸）方向に延びており、下面側層間回路１３の下面側には下面側表層回路１５が設けられる。
下面側層間回路１３と下面側表層回路１５とは隣接して設けられており、下面側層間回路１３と下面側表層回路１５との接続部分には、平面方向に接続面３４が存在する。尚、この接続面３４は絶縁層３２の下面側の面と面一に構成されており、板厚方向には接続面が存在しない。下面側表層回路１５は平面方向に延びる回路である。
図２の（２）図及び図１に示すように、下面側表層回路１５は後述する第二の回路２０の上面側層間回路２２よりも下面側を通過して設けられており、下面側表層回路１５と第二の回路２０の上面層間回路２２とが絶縁層３２を板厚方向に挟んだ状態となっている。
言い換えると、プリント基板の板厚方向において、第一の回路１０の下面側表層回路１５と第二の回路２０の上面側層間回路２２との間に絶縁層３２が存在しかつプリント基板の平面方向において第一の回路１０の下面側表層回路１５と第二の回路２０の上面側層間回路２２とが重なった状態である。
第二の回路２０の中央層間回路２１と第二の回路２０の上面側表層回路２４とを連結する場合、従来のように板厚方向に一直線状に貫通するスルーホールを設けると、第二の回路２０の中央層間回路２１と第二の回路２０の上面側表層回路２４と第一の回路１０の下面側表層回路１５とがスルーホールで連結してしまい、第一の回路１０と第二の回路２０とが一つの回路となることから、第一の回路１０の下面側表層回路１５を配置することができない。
一方、本発明を実施するための形態であれば、絶縁層３２が第一の回路１０と第二の回路２０とを板厚方向で分断しているため、第二の回路２０の中央層間回路２１と第二の回路２０の上面側表層回路２４とが第二の回路２０の上面側層間回路２２で連結できかつ第一の回路１０の下面側表層回路１５を配置することが可能となる。
図２（２）を参照し、第二の回路２０について説明する。第二の回路２０は、中央層間回路２１と上面側層間回路２２と下面側層間回路２３と上面側表層回路２４と下面側表層回路２５とを備える。
中央層間回路２１は平面（Ｘ−Ｙ軸）方向に延びる回路である。中央層間回路２１の他端の側には上面側層間回路２２が設けられる。本実施の形態では、中央層間回路２１がＸ軸方向に一直線に延びる回路を例示した。中央層間回路２１と上面側層間回路２２とは隣接して設けられており、中央層間回路２１と上面側層間回路２２との接続部分には板厚方向及び平面方向に接続面が存在しない。
上面側層間回路２２は板厚（Ｚ軸）方向に延びており、上面側層間回路２２の上面側には上面側表層回路２４が設けられる。上面側層間回路２２と上面側表層回路２４とは隣接して設けられており、上面側層間回路２２と上面側表層回路２４との接続部分には、平面方向に接続面３６が存在する。尚、この接続面３６は絶縁層３１の上面側の面と面一に構成されており、板厚方向には接続面が存在しない。
上面側表層回路２４は平面方向に延びる回路である。図２の（１）図及び図１に示すように、上面側表層回路２４は第一の回路１０の下面側層間回路１３よりも上面側を通過して設けられており、上面側表層回路２４と第一の回路１０の下面側層間回路１３とが絶縁層３１を板厚方向に挟んだ状態となっている。
言い換えると、プリント基板の板厚方向において、第二の回路２０の上面側表層回路２４と第一の回路１０の下面側層間回路１３との間に絶縁層３１が存在しかつプリント基板の平面方向において第二の回路２０の上面側表層回路２４と第一の回路１０の下面側層間回路１３とが重なった状態である。
第一の回路１０の中央層間回路１１と第一の回路１０の下面側表層回路１５とを連結する場合、従来のように板厚方向に一直線状に貫通するスルーホールを設けると、第一の回路１０の中央層間回路１１と第一の回路１０の下面側表層回路１５と第二の回路２０の上面側表層回路２４とがスルーホールで連結してしまい、第一の回路１０と第二の回路２０とが一つの回路となるため、第二の回路２０の上面側表層回路２４を配置することができない。
一方、本発明を実施するための形態であれば、絶縁層３１が第一の回路１０と第二の回路２０とを板厚方向で分断しているため、第一の回路１０の中央層間回路１１と第一の回路１０の下面側表層回路１５とが第一の回路１０の下面側層間回路１３で連結できかつ第二の回路２０の上面側表層回路２４を配置することが可能となる。
図２の（２）図に戻り、中央層間回路２１の一端の側には下面側層間回路２３が設けられる。中央層間回路２１と下面側層間回路２３とは隣接して設けられており、中央層間回路２１と下面側層間回路２３との接続部分には板厚方向及び平面方向に接続面が存在しない。下面側層間回路２３には板厚（Ｚ軸）方向に延びており、下面側層間回路２３の下面側には下面側表層回路２５が設けられる。
下面側層間回路２３と下面側表層回路２５とは隣接して設けられており、下面側層間回路２３と下面側表層回路２５との接続部分には、平面方向に接続面３５が存在する。尚、この接続面３５は絶縁層３２の下面側の面と面一に構成されており、板厚方向には接続面が存在しない。下面側表層回路２５は平面方向に延びる回路である。
図２の（１）図及び図１に示すように、下面側表層回路２５は第一の回路１０の上面側層間回路１２よりも下面側を通過して設けられており、下面側表層回路２５と第一の回路１０の上面側層間回路１２とが絶縁層３２を板厚方向に挟んだ状態となっている。
言い換えると、プリント基板の板厚方向において、第二の回路２０の下面側表層回路２５と第一の回路１０の上面側層間回路１２との間に絶縁層３２が存在しかつプリント基板の平面方向において第二の回路２０の下面側表層回路２５と第一の回路１０の上面側層間回路１２とが重なった状態である。
第一の回路１０の中央層間回路１１と第一の回路１０の上面側表層回路１４とを連結する場合、従来のように板厚方向に一直線状に貫通するスルーホールを設けると、第一の回路１０の中央層間回路１１と第一の回路１０の上面側表層回路１４と第二の回路２０の下面側表層回路２５とがスルーホールで連結してしまい、第一の回路１０と第二の回路２０とが一つの回路となることから、第二の回路２０の下面側表層回路２５を配置することができない。
一方、本発明を実施するための形態であれば、絶縁層３２が第一の回路１０と第二の回路２０とを板厚方向で分断しているため、第一の回路１０の中央層間回路１１と第一の回路１０の上面側表層回路１４とが第一の回路１０の上面側層間回路１２で連結できかつ第二の回路２０の下面側表層回路２５を配置することが可能となる。
第一の回路１０の中央層間回路１１と上面側層間回路１２と下面側層間回路１３とは接続面のない同じ金属から一体に形成された導電体で構成されることから、導電体の熱膨張による接続面の剥離が起こることがない。又、接続面が存在することによる電気抵抗が存在ないことから大電流を流す回路として好適である。
上面側表層回路１４と下面側表層回路１５との導電体はメッキ処理にて構成されたものであり、上面側層間回路１２の上面と絶縁層３１の上面とが面一の状態及び、下面側層間回路１３の下面と絶縁層３２の下面とが面一状態でメッキ処理が行われることから、上面側層間回路１２の上面と絶縁層３１の上面と下面側層間回路１３の下面と絶縁層３２の下面とがメッキ液と良好に接触し、上面側層間回路１２の上面と絶縁層３１の上面とに渡って導電体が設けられ、又、下面側層間回路１３の下面と絶縁層３２の下面とに渡って導電体が設けられることから、接続面３３；３４が存在しても導電体の熱膨張による接続面の剥離が起こりにくい。
第二の回路２０の中央層間回路２１と上面側層間回路２２と下面側層間回路２３とは接続面のない同じ金属から一体に形成された導電体で構成されることから、導電体の熱膨張による接続面の剥離が起こることがない。又、接続面が存在することによる電気抵抗が存在しないことから大電流を流す回路として好適である。
上面側表層回路２４と下面側表層回路２５との導電体はメッキ処理にて構成されたものであり、上面側層間回路２２の上面と絶縁層３１の上面とが面一の状態及び、下面側層間回路２３の下面と絶縁層３２の下面とが面一状態でメッキ処理が行われることから、上面側層間回路２２の上面と絶縁層３１の上面と下面側層間回路２３の下面と絶縁層３２の下面とがメッキ液と良好に接触し、上面側層間回路２２の上面と絶縁層３１の上面とに渡って導電体が設けられ、又、下面側層間回路２３の下面と絶縁層３２の下面とに渡って導電体が設けられることから、接続面３５；３６が存在しても導電体の熱膨張による接続面の剥離が起こりにくい。
第一の回路１０は、中央層間回路１１の一端の側に設けられた上面側層間回路１２と、中央層間回路１１の他端の側に設けられた下面側層間回路１３とを有していることから、上面側層間回路１２の上面側の接続部分と下面側層間回路１３の下面側の接続部分とを従来のスルーホールのように板厚方向に一直線に配置する必要がないため回路設計の自由度が増加する。
第二の回路２０は、中央層間回路２１の一端の側に設けられた上面側層間回路２２と、中央層間回路２１の他端の側に設けられた下面側層間回路２３とを有していることから、上面側層間回路２２の上面側の接続部分と下面側層間回路２３の下面側の接続部分とを従来のスルーホールのように板厚方向に一直線に配置する必要がないため回路設計の自由度が増加する。
図３及び図４を参照し、プリント基板３０の製造方法について説明する。図３の（１）及び図４の（１）に示すように表面が平坦な板状の導電体３８が準備される。導電体としては、銅やアルミニウムを用いることが可能であるが、これらに限定されることなく、プリント基板の電気回路として電気を通す物質であれば導電体として利用可能である。
板状の導電体３８に、第一の回路１０の上面側層間回路１２になる部分と第一の回路１０の下面側層間回路１３になる部分と第二の回路２０の上面側層間回路２２になる部分と第二の回路２０の下面側層間回路２３になる部分とを保護するレジストが設けられ、ハーフエッチングが行われる。
図３の（２）図及び図４の（２）図に示すように、ハーフエッチングは、板状の導電体３８の板厚方向の中央部分が残された状態になるように行われ、上面側層間回路１２と下面側層間回路１３と上面側層間回路２２との下面側層間回路２３が設けられる。そして図３の（３）図及び図４の（３）図に示すように、導電体３８の下面に絶縁樹脂が充填されて絶縁層３２が設けられる。
その後、第一の回路１０の上面側層間回路１２と第一の回路１０の中央層間回路１１になる部分と第二の回路２０の上面側層間回路２２と第二の回路２０の中央層間回路２１になる部分と導電体３８の下面全体とを保護するレジストが設けられ、エッチングが行われる。図３の（４）図及び図４の（４）図に示すように、エッチングは、導電体３８の上面から絶縁層３２が露出した状態になるように行われる。
図３（５）及び図４（５）に示すように、導電体３８の上面に絶縁樹脂が充填されて絶縁層３１が設けられる。その後、上面側層間回路１２；２２の上面と絶縁層３１の上面と下面側層間回路１３；２３の下面と絶縁層３２の下面とが整面処理されて、上面側層間回路１２；２２の上面と絶縁層３１の上面とが面一となり、下面側層間回路１３；２３の下面と絶縁層３２の下面とが面一となる。
その後、メッキ処理が行われ、上面側層間回路１２；２２の上面と絶縁層３１の上面とに渡ってメッキによる導電体が設けられ、下面側層間回路１３；２３の下面と絶縁層３２の下面とに渡ってメッキによる導電体が設けられる。
その後、メッキ処理により設けられた導電体にレジストを設け、エッチング処理を行うことにより、上面側表層回路１４；２４と下面側表層回路１５；２５とが設けられることにより、第一の回路１０と第二の回路２０とが完成し、プリント基板３０が完成する。その後、プリント基板３０にソルダーレジストの塗布が行われ、本発明を実施するための形態のプリント基板３０が完成する。
尚、第一の回路１０又は第二の回路２０をインピーダンスの制御の必要な信号線として使用する場合、第一の回路１０の中央層間回路１１の板厚方向の厚みｔ１と第二の回路２０中央層間回路２１との板厚方向の厚みｔ２を異ならせて、インピーダンスの制御を行うことも可能である。又、上面側層間回路１２；２２の平面方向における断面積と下面側層間回路１３；２３の平面方向における断面積を異ならせる設計も可能であることから回路設計の自由度が増加する。
第一の回路１０をインピーダンスの制御をする場合を例に説明すると、段落００４４の工程の後、段落００４５の工程の前に第一の回路１０の上面側層間回路１２と第二の回路２０の上面側層間回路２２と第二の回路２０の中央層間回路２１と導電体３８の下面全体とを保護するレジストが設けられ、ハーフエッチングを行うことにより、第二の回路２０の中央層間回路２１の板厚方向の厚みよりも厚みの薄い第一の回路１０の中央層間回路１１を設けるようにしても良い。このような製造工程を行うことにより、第一の回路１０の中央層間回路１１の板厚方向の厚みｔ１が第二の回路２０中央層間回路２１との板厚方向の厚みｔ２よりも薄くする調整ができることから回路設計の自由度の向上になる。
図５を参照し、発明を実施するための形態２に係るプリント基板の構造について説明する。発明を実施するための形態２では、第一の回路１０は発明を実施するための形態１の同じ構成である。第二の回路２０は表層側上面回路２４のみが設けられ、発明を実施するための形態１の第二の回路２０の中央層間回路２１と上面側層間回路２２と下面側層間回路２３と下面側表層回路２５とが設けられていない点が発明を実施するための形態１と異なる。つまり、第二の回路２０は層間回路を有することを必要としない。又、第一の回路１０と第二の回路２０とは接続していない平面方向に延びる第三の回路の下面側表層回路１６が設けられている。尚、本実施の形態では、第一の回路１０の中央層間回路１１がＸ軸方向とＹ軸方向に延びる回路の場合を例示した。
第二の回路２０の表層側上面回路２４は、第一の回路１０の下面側層間回路１３よりも上面側を通過して設けられており、第二の回路２０の表層側上面回路２４と第一の回路１０の下面側層間回路１３とが絶縁層３１を板厚方向に挟んだ状態かつプリント基板の平面方向に重なった状態となっている。
言い換えると、プリント基板の板厚方向において、第二の回路２０の表層側上面回路２４と第一の回路１０の下面側表層回路１４との間に絶縁層３１が存在しかつプリント基板の平面方向において第二の回路２０の表層側上面回路２４と第一の回路１０の下面側表層回路１４とが重なった状態である。本構成の効果としては、段落００２７乃至００２８に記載と同じの効果を得ることができる。
第三の回路の下面側表層回路１６は、第一の回路１０の上面側層間回路１２よりも下面側を通過して設けられており、第三の回路の下面側表層回路１６と第一の回路１０の上面側層間回路１２とが絶縁層３２を板厚方向に挟んだ状態かつプリント基板の平面方向に重なった状態となっている。
言い換えると、プリント基板の板厚方向において、第三の回路の下面側表層回路１６と第一の回路１０の上面側表層回路１２との間に絶縁層３１が存在しかつプリント基板の平面方向において第三の回路の下面側表層回路１６と第一の回路１０の上面側表層回路１２とが重なった状態である。
段落００５４の効果としては、段落００３３及び段落００３４の下面側表層回路２５を下面側表層回路１６に読み替え、第二の回路２０を第三の回路と読み替えて適用可能である。
尚、発明を実施するための形態２に係るプリント基板の製造方法については段落００４１乃至段落００４６の製造方法において、図４に示す第二の回路２０の工程を行うことなく、メッキ処理により設けられた導電体にレジストを設け、エッチング処理を行うことにより、第二の回路の２０の上面側表層回路２４と第三の回路の下面側表層回路１６を設ければよい。
図６及び図７を参照し、発明を実施するための形態３に係るプリント基板の構造について説明する。発明を実施するための形態３では、発明を実施するための形態２の第一の回路１０の上面側層間回路１２と第一の回路１０の上面側表層回路１４との間に上面側内層回路４０が設けられた構造である。
上面側内層回路４０は上面側内層平面回路４１と上面側内層層間回路４２を備える。発明を実施するための形態３に係る第一の回路１０は、中央層間回路１１と上面側層間回路１２と下面側層間回路１３と上面側表層回路１４と下面側表層回路１５と上面側内層平面回路４１と上面側内層層間回路４２とを備えた構造になっている。
図７の（２）図に示す図６のＦ−Ｆ断面図のように、上面側内層平面回路４１はプリント基板の平面方向に延びる回路であり、上面側内層平面回路４１の一端の側には上面側内層層間回路４２が設けられる。上面側内層平面回路４１と上面側内層層間回路４２とは隣接して設けられており、上面側内層平面回路４１と上面側内層層間回路４２との接続部分には板厚方向及び平面方向に接続面が存在しない一体の導電体から構成される。
上面側内層層間回路４２は板厚（Ｚ軸）方向に延びており、上面側内層層間回路４２の上面側には平面方向に延びる上面側表層回路１４が設けられる。上面側内層層間回路４２と上面側表層回路１４とは隣接して設けられており、上面側内層層間回路４２と上面側表層回路１４との接続部分には、平面方向に接続面５１が存在する。尚、この接続面５１は絶縁層５２の上面側の面と面一に構成されており、板厚方向には接続面が存在しない。
又、上面側内層平面回路４１の他端の側は上面側層間回路１２と隣接しており、上面側内層平面回路４１と上面側層間回路１２との接続部分には、平面方向に接続面５３が存在する。尚、この接続面５３は、絶縁層３１の上面側の面と面一に構成されており、板厚方向には接続面が存在しない。
図７図（２）及び図６に示すように、上面側内層層間回路４２は第四の回路の平面回路５５よりも上面側を通過して設けられており、上面側内層層間回路４２と第四の回路の平面回路５５とが絶縁層３１；３２を板厚方向に挟んだ状態となっている。尚、第四の回路の平面回路５５と第一の回路１０と第二の回路２０とは互いに連結していない回路である。
言い換えると、プリント基板の板厚方向において、第四の回路の平面回路５５と第一の回路１０の上面側内層層間回路４２との間に絶縁層３１；３２が存在しかつプリント基板の平面方向において第四の回路の平面回路５５と第一の回路１０の上面側内層層間回路４２とが重なった状態である。
第一の回路１０の上面側内層平面回路４１と第一の回路１０の上面側表層回路１４とを連結する場合、従来のように板厚方向に一直線状に貫通するスルーホールを設けると、第一の回路１０の上面側内層平面回路４１と第一の回路１０の上面側表層回路１４と第四の回路の平面回路５５がスルーホールで連結してしまい、第一の回路１０と第四の回路の平面回路５５とが一つの回路となるため、第四の回路の平面回路５５を配置することができない。
一方、本発明を実施するための形態であれば、絶縁層３１；３２が第一の回路１０と第四の回路の平面回路５５とを板厚方向で分断しているため、第一の回路１０の上面側内層平面回路４１と第一の回路１０の上面側表層回路１４とが第一の回路１０の上面側内層層間回路４２で連結できかつ第四の回路の平面回路５５を配置することが可能となる。
上面側内層平面回路４１と上面側内層層間回路４２はメッキ処理にて作成された導電体であり、上面側層間回路１２の上面と絶縁層３１の上面とが面一の状態でメッキ処理が行われることから、上面側層間回路１２の上面と絶縁層３１の上面がメッキ液と良好に接触する。よって、接続面５３が存在しても導電体の熱膨張による接続面の剥離が起こりにくい。又、上面側内層層間回路４２の上面と絶縁層５２の上面とが面一の状態でメッキ処理が行われることから、上面側内層層間回路４２の上面と絶縁層５２の上面がメッキ液と良好に接触する。よって、接続面５１が存在しても導電体の熱膨張による接続面の剥離が起こりにくい。
図８乃至図１０を参照し、発明を実施するための形態３のプリント基板の製造方法について説明すると、段落００４１乃至段落００４６の記載の通り図３の（１）図乃至（５）図までと同じ工程を行い、図８の（１）図乃至図１０の（１）図に示すように、メッキ処理にて上面側全体に導電体３９を作成する。
その後、上面側内層層間回路４２となる部分をレジストで保護し、ハーフエッチングを行い、上面側内層層間回路４２が作成された後、上面側内層層間回路４２と上面側内層平面回路４１となる部分とをレジストで保護し、導電体３９の下側の層の絶縁層３１が露出するようにエッチングを行うことで、図８の（２）図乃至図１０の（２）図に示すように、上面側内層回路４０が作成される。
その後、絶縁樹脂が充填されて絶縁層５２が設けられる。そして絶縁層５２の上面と上面側内層層間回路４２の上面とが整面処理されて絶縁層５２の上面と上面側内層層間回路４２の上面とが面一となり、図８の（３）図乃至図１０の（３）の状態となる。
そして、メッキ処理が行われ、絶縁層５２の上面と上面側内層層間回路４２の上面とに渡って導電体が設けられ、第一の回路１０の上面側表層回路１４と、第一の回路１０の下面側表層回路１５と第二の回路２０と第四の回路の平面回路５５とが設けられる。
発明を実施するための形態３では、発明を実施するための形態２の第一の回路１０の上面側層間回路１２と第一の回路１０の上面側表層回路１４との間に上面側内層回路４０が設けられた構造であるが、第一の回路１０の下面側層間回路１３と下面側表層回路１５との間に下面側内層層間回路と下面側内層平面回路とからなる下面側内層回路が設けられてもよい。下面側内層回路は、実施の形態３のプリント基板を裏返した状態の上面側内層回路４０と同じであり、下面側内層層間回路と下面側内層平面回路は接続面の無い回路である。
又、上面側内層回路４０を上面側層間回路１２と上面側表層回路１４との間に複数積層することも可能であり、下面側内層回路を下面側層間回路１３と下面側表層回路１５との間に複数積層することも可能である。
発明を実施するための形態１及び形態２に発明を実施するための形態３の上面側内層回路４０及び下面側内層回路を適用することも可能であり、発明を実施するための形態１において、第一の回路１０及び第二の回路２０の両方又は一方の回路に上面側内層回路を設けたり、下面側内層回路を設けたり、上面側内層回路と下面側内層回路とを設けたりすることも可能である。
本明細書内の発明は、第一の回路の層間回路のＺ軸方向に絶縁層で隔てられた状態かつ第一の回路の層間回路と第一の回路とは連結していない他の回路の平面回路とが平面視で重なるように配置されることで、板厚方向に貫通孔を設けることなく各層の平面回路を接続できることから、層間回路よりも上面側又は下面側に絶縁層を挟んだ状態で平面回路が配置できるため、回路の設計の自由度が向上する。
さらに、層間回路と平面回路との接続部分に接続面が無い状態で接続又は、層間回路と平面回路との接続部分が絶縁層と面一になった状態で接続されており、板厚方向に接続面の無い状態で接続されていることから接続不良のおこりにくいプリント基板となる。
段落００７４及び段落００７５における層間回路とは、板状の導電体から作成された第一の回路１０の上面側層間回路１２と、第一の回路１０の下面側層間回路１３と、第二の回路２０の上面側層間回路２２と、第二の回路２０の下面側層間回路２３と、メッキ処理で作成された導電体から作成された上面側内層回路４０の上面側内層層間回路４２と、メッキ処理で作成された導電体から作成された下面側内層回路の内層層間回路と、を含む。
又、段落００７４及び段落００７５における平面回路とは、板状の導電体から作成された中央層間回路１１；２１と、上面側表層回路１４；２４と、下面側表層回路１５；２５と、上面側内層回路４０の上面側内層平面回路４１と、メッキ処理で作成された導電体から作成された下面側内層回路の内層平面回路と、第三の回路の下面側表層回路１６と、第四の回路の平面回路５５と、を含む。
１０ 第一の回路
１１ 中央層間回路
１２ 上面側層間回路
１３ 下面側層間回路
１４ 上面側表層回路
１５ 下面側表層回路
１６ 第三の回路の下面側表層回路
２０ 第二の回路
２１ 中央層間回路
２２ 上面側層間回路
２３ 下面側層間回路
２４ 上面側表層回路
２５ 下面側表層回路
３０ プリント基板
３１ 絶縁層
３２ 絶縁層
３３ 接続面
３４ 接続面
３５ 接続面
３６ 接続面
３８ 導電体
３９ 導電体
４０ 上面側内層回路
４１ 内層平面回路
４２ 内層層間回路
５１ 接続面
５２ 絶縁層
５３ 接続面
５４ 接続面
５５ 第四の回路の平面回路

Claims (2)

  1. プリント基板の平面方向に延びる中央層間回路と、前記中央層間回路の一端の側に設けられた板厚方向に延びる上面側層間回路と、前記中央層間回路の他端の側に設けられた板厚方向に延びる下面側層間回路と、絶縁層と、上面側内層平面回路と、上面側内層層間回路と、を含むプリント基板であって、
    前記中央層間回路と前記上面側層間回路と前記下面側層間回路とが接続面の無い一体の導電体から設けられており、
    前記上面側内層平面回路と前記上面側内層層間回路との接続部分には板厚方向及び平面方向に接続面が存在しない一体の導電体から構成され、
    前記中央層間回路と前記上面側層間回路と前記下面側層間回路とが板状の導電体からエッチング処理により形成され、
    前記上面側内層平面回路と、前記上面側内層層間回路とがメッキ処理により設けられた導電体からエッチング処理で設けられており、
    前記上面側内層平面回路が、前記絶縁層の上面と前記上面側層間回路の上面とが面一の状態で、前記絶縁層の上面と前記上面側層間回路の上面とに渡って設けられておりかつ前記上面側内層平面回路と前記上面側層間回路には、板厚方向に接続面を有しない平面方向の接続面が存在し、
    前記上面側内層平面回路の他端の側に前記上面側層間回路が接続されかつ前記上面側内層平面回路の一端の側に前記上面側内層層間回路が設けられたことを含むことを特徴とするプリント基板。
  2. 請求項１記載の前記中央層間回路と前記上面側層間回路と前記下面側層間回路と前記上面側内層平面回路と前記上面側内層層間回路とを有する第一の回路と、前記第一の回路とは連結していない第四の回路の平面回路とを有するプリント基板であって、
    前記第一の回路の前記上面側内層層間回路よりも下面側に前記絶縁層が設けられ、
    前記絶縁層の下面側に前記第四の回路の平面回路が設けられており、
    前記第四の回路の平面回路と前記第一の回路の前記上面側内層層間回路との間に前記絶縁層がプリント基板の板厚方向に存在しかつ前記第四の回路の平面回路と前記第一の回路の前記上面側内層層間回路とがプリント基板の平面方向において重なって配置されたことを特徴とする請求項１記載のプリント基板。
JP2019148235A 2019-08-09 2019-08-09 プリント基板 Active JP6804115B1 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2019148235A JP6804115B1 (ja) 2019-08-09 2019-08-09 プリント基板
TW109127125A TW202117941A (zh) 2019-08-09 2020-08-10 印刷基板
PCT/JP2020/030633 WO2021029416A1 (ja) 2019-08-09 2020-08-11 プリント基板
CN202080040559.0A CN114041328A (zh) 2019-08-09 2020-08-11 印刷基板
EP20851464.6A EP4012761A4 (en) 2019-08-09 2020-08-11 CIRCUIT BOARD
US17/619,892 US12232253B2 (en) 2019-08-09 2020-08-11 Printed circuit board
JP2021539304A JPWO2021029416A1 (ja) 2019-08-09 2020-08-11

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019148235A JP6804115B1 (ja) 2019-08-09 2019-08-09 プリント基板

Publications (2)

Publication Number Publication Date
JP6804115B1 true JP6804115B1 (ja) 2020-12-23
JP2021028963A JP2021028963A (ja) 2021-02-25

Family

ID=73836130

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019148235A Active JP6804115B1 (ja) 2019-08-09 2019-08-09 プリント基板
JP2021539304A Pending JPWO2021029416A1 (ja) 2019-08-09 2020-08-11

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2021539304A Pending JPWO2021029416A1 (ja) 2019-08-09 2020-08-11

Country Status (6)

Country Link
US (1) US12232253B2 (ja)
EP (1) EP4012761A4 (ja)
JP (2) JP6804115B1 (ja)
CN (1) CN114041328A (ja)
TW (1) TW202117941A (ja)
WO (1) WO2021029416A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7626510B1 (ja) 2023-03-03 2025-02-04 板橋精機株式会社 基板

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08125339A (ja) * 1994-10-21 1996-05-17 Kyocera Corp 多層配線基板の製造方法
JP2001007468A (ja) 1999-06-24 2001-01-12 Nec Kansai Ltd 配線基板，多層配線基板およびその製造方法
JP2001036245A (ja) * 1999-07-23 2001-02-09 Yamaichi Electronics Co Ltd 配線板の製造方法
JP3319449B2 (ja) * 1999-10-05 2002-09-03 株式会社村田製作所 積層インダクタ及びその製造方法
US6772515B2 (en) 2000-09-27 2004-08-10 Hitachi, Ltd. Method of producing multilayer printed wiring board
US20030204949A1 (en) 2002-05-01 2003-11-06 Ultratera Corporation Method of forming connections on a conductor pattern of a printed circuit board
JP2004103665A (ja) * 2002-09-05 2004-04-02 Toshiba Corp 電子デバイスモジュール
JP3946114B2 (ja) * 2002-09-13 2007-07-18 日本メクトロン株式会社 多層回路配線基板の製造方法
JP3900104B2 (ja) * 2003-04-10 2007-04-04 松下電器産業株式会社 静電気対策部品
JP2006332449A (ja) 2005-05-27 2006-12-07 Cmk Corp 多層プリント配線板及びその製造方法
JP4879536B2 (ja) * 2005-09-13 2012-02-22 株式会社フジクラ 複合基板及びその製造方法、並びに電子装置
JP2009016518A (ja) * 2007-07-04 2009-01-22 Denki Kagaku Kogyo Kk 多層配線基板
JP2010080866A (ja) * 2008-09-29 2010-04-08 Tdk Corp 多層配線板及びその製造方法
KR101669534B1 (ko) 2009-12-07 2016-10-26 해성디에스 주식회사 범프를 구비한 회로기판 및 그 제조 방법
JPWO2012133380A1 (ja) 2011-03-28 2014-07-28 株式会社村田製作所 回路基板及び回路基板の製造方法
KR20160004602A (ko) * 2014-07-03 2016-01-13 삼성전기주식회사 적층 인덕터, 적층 인덕터의 제조방법 및 적층 인덕터의 실장 기판
JP6341837B2 (ja) * 2014-11-04 2018-06-13 日本特殊陶業株式会社 配線基板
KR102576010B1 (ko) 2015-08-11 2023-09-06 가부시끼가이샤 레조낙 다층 프린트 배선판의 제조 방법, 접착층 부착 금속박, 금속장 적층판, 다층 프린트 배선판
CN107046366B (zh) * 2016-02-05 2019-06-04 台达电子企业管理（上海）有限公司 电源变换器及其制备方法
JP6911369B2 (ja) * 2017-02-15 2021-07-28 Tdk株式会社 積層コイル部品の製造方法

Also Published As

Publication number Publication date
JPWO2021029416A1 (ja) 2021-02-18
TW202117941A (zh) 2021-05-01
JP2021028963A (ja) 2021-02-25
CN114041328A (zh) 2022-02-11
US12232253B2 (en) 2025-02-18
EP4012761A1 (en) 2022-06-15
WO2021029416A1 (ja) 2021-02-18
US20220361325A1 (en) 2022-11-10
EP4012761A4 (en) 2023-11-01

Similar Documents

Publication Publication Date Title
JP4614278B2 (ja) 電子回路ユニット、及びその製造方法
US5993579A (en) High performance electrical cable and method of manufacture
US20080117608A1 (en) Printed circuit board and fabricating method thereof
TWI712346B (zh) 復合電路板及其製造方法
JP6226167B2 (ja) 多層配線板
TW201813463A (zh) 軟硬複合線路板
JP2002313996A (ja) 半導体パッケージ用基板およびその製造方法
CN102244972A (zh) 电路板及其应用
JP6804115B1 (ja) プリント基板
JP2014154594A (ja) 電子部品内蔵配線板
US6465890B1 (en) Integrated circuit package having offset segmentation of package power and/or ground planes and methods for reducing delamination in integrated circuit packages
US10121737B2 (en) Printed circuit board element and method for producing a printed circuit board element
US11810703B2 (en) Multilayer coil circuit substrate
JPH0754874B2 (ja) 多層プリント配線板
CN107889356B (zh) 软硬复合线路板
WO2022107389A1 (ja) 配線基板
US20170256470A1 (en) Wiring substrate and method for manufacturing the same
JP3065422B2 (ja) プラスチックピングリッドアレイ型パッケージ及びその製造方法
JP2002016332A (ja) スルーホールを有する積層板およびその製造方法
KR102163041B1 (ko) 회로기판, 회로기판 제조방법 및 2단 비아 구조
CN103987207B (zh) 软硬复合线路板及其制造方法
US20140174798A1 (en) Metal core substrate and method of manufacturing the same
JPH0786752A (ja) 電子部品搭載用基板
JP4176283B2 (ja) 可撓性微細多層回路基板の製造法
JP2009283788A (ja) チップ内蔵基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200410

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20200410

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20200410

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20200618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201022

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201125

R150 Certificate of patent or registration of utility model

Ref document number: 6804115

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250