JP6793755B2 - 多層配線板の製造方法 - Google Patents
多層配線板の製造方法 Download PDFInfo
- Publication number
- JP6793755B2 JP6793755B2 JP2018557507A JP2018557507A JP6793755B2 JP 6793755 B2 JP6793755 B2 JP 6793755B2 JP 2018557507 A JP2018557507 A JP 2018557507A JP 2018557507 A JP2018557507 A JP 2018557507A JP 6793755 B2 JP6793755 B2 JP 6793755B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- support
- peeling
- wiring
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0147—Carriers and holders
- H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/16—Inspection; Monitoring; Aligning
- H05K2203/162—Testing a finished product, e.g. heat cycle testing of solder joints
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
前記金属層の表面に、配線層及び絶縁層を交互に形成して多層積層体を得る工程であって、最後に形成される前記配線層である第n配線層が第n接続パッドを含む工程と、
前記多層積層体の前記積層シートと反対側の表面に、開口部を備えた第2支持体を、第2剥離層を介して、前記第n接続パッドの少なくとも一部が前記開口部内に位置するように接着させて、補強された多層積層体を得る工程であって、前記第2剥離層が前記第2支持体の被接着面の全領域に又は一部の領域にのみ適用される工程と、
前記第1支持体を前記補強された多層積層体から前記第1剥離層の位置で剥離する工程と、
前記補強された多層積層体の前記第n接続パッドに導電体を接触させて電気検査を行う工程と、
を含む、多層配線板の製造方法が提供される。
本発明による多層配線板の製造方法は、(1)第1支持体を含む積層シートの用意、(2)多層積層体の作製、(3)開口部を備えた第2支持体の接着、(4)所望により行われる第3支持体の接着、(5)第1支持体の剥離、(6)所望により行われる開口部を有するプレートの取り付け、(7)所望により行われる第3支持体の剥離、(8)所望により行われるプレートの取り外し、(9)電気検査、及び(10)所望により行われる第2支持体の剥離を含む。なお、上記(1)〜(10)の各工程は必ずしもこの順序で行われる必要はなく、技術的整合性を損なわない範囲内で任意の順序で行われてよい。例えば、(9)電気検査工程は、(3)第2支持体の接着工程後であれば、(5)第1支持体の剥離工程よりも前に行ってもよい。
図1(a)に示されるように、多層配線板を形成するためのベースとなる積層シート10を用意する。積層シート10は、第1支持体12、第1剥離層14及び金属層16を順に備える。積層シート10は、いわゆるキャリア付銅箔の形態であってもよい。金属層16は、金属で構成される層であり、好ましくは後述する第1配線層18fへの給電を可能とする給電層を含む。金属層16は2層以上の層構成を有していてもよい。例えば、金属層16は上述の給電層に加え、給電層の第1剥離層14側の面に反射防止層を有していてもよい。積層シート10の本発明の好ましい態様については後述するものとする。
図1(b)に示されるように、金属層16の表面に、配線層18及び絶縁層20を交互に形成して多層積層体26を作製する。このとき、最後に形成される配線層18である第n配線層18nが第n接続パッド18npを含む。図1(b)に示される配線層18及び絶縁層20で構成される逐次積層構造は、ビルドアップ層ないしビルドアップ配線層と一般的に称されるものであるが、本発明の製造方法においては、一般的にプリント配線板において採用される公知のビルドアップ配線層の構成のみからなる多層積層体の形成方法のみならず、予め形成されたバンプ付の多層積層体の一部となる積層体を、絶縁性接着剤を介して積層する方法等も採用することができ、特に限定されない。
図1(c)に示されるように、多層積層体26の積層シート10と反対側の表面に、開口部30aを備えた第2支持体30を、第2剥離層28を介して、第n接続パッド18npの少なくとも一部が開口部30a内に位置するように接着させて、補強された多層積層体26を得る。これにより、多層積層体26は第2支持体30によって局部的に大きく湾曲されないように補強されることができる。すなわち、剥離時の湾曲が効果的に防止ないし抑制される。こうして、湾曲により引き起こされることがあるビルドアップ配線層内部の配線層の断線や剥離を回避して、多層配線層の接続信頼性を向上することができる。また、湾曲が効果的に防止ないし抑制されることで、多層配線層表面の平坦性(コプラナリティ)を向上することができる。その結果、電気検査時のプロービングを正確に行うことができる。
所望により、図4に示されるように、第1支持体12の剥離前に、補強された多層積層体26の第2支持体30上に、第3剥離層32を介して、開口部を有しない第3支持体34を接着させてもよい。こうすることで、次の工程で第1支持体12を剥離する際、多層積層体26の変形を最小限に抑えることができる。この場合、第3剥離層32は第3支持体34の被接着面の全領域に適用されてもよいし、第3支持体34の被接着面の一部の領域にのみ適用されてもよい。
図2(d)に示されるように、第1支持体12を、補強された多層積層体26から第1剥離層14の位置で剥離する。こうして第1支持体12及び第1剥離層14が剥離除去される。この剥離除去は、物理的な剥離により行われるのが好ましい。物理的分離法は、手や治工具、機械等で第1支持体12等をビルドアップ配線層から引き剥がすことにより分離する手法である。このとき、第2剥離層28を介して密着した第2支持体30が多層積層体26を補強していることで、多層積層体26が局部的に大きく湾曲するのを防止することができる。すなわち、第2支持体30は、第1支持体12が剥離される間、引き剥がし力に抗すべく多層積層体26を補強し、湾曲をより一層効果的に防止ないし抑制することができる。こうして、湾曲により引き起こされることがあるビルドアップ配線層内部の配線層の断線や剥離を回避して、多層配線層の接続信頼性を向上することができる。また、湾曲が効果的に防止ないし抑制されることで、多層配線層両面の平坦性(コプラナリティ)を向上することができる。その結果、電気検査時のプロービングを正確に行うことができる。
所望により、図5に示されるように、第1支持体12の剥離後で、かつ、電気検査の前に、補強された多層積層体26の第1配線層18f側の面にプレート36を取り付けてもよい。このプレート36は開口部36aを有しており、この開口部36a内に第1接続パッド18fpの少なくとも一部が位置するように多層積層体26に取り付けられる。プレート36があることで多層積層体26の平坦性を第1支持体12の剥離後においても安定的に維持することができ、電気検査におけるより確実なプロービングを可能とする。また、プレート36の開口部36aを介して、導電体38を第1接続パッド18fpに接触させることもできる。プレート36の材質は特に限定されないが、例えばアルミニウム、ステンレス鋼、ニッケル、銅、チタン及びこれらの合金や、ガラス、セラミック、エポキシ樹脂、ポリカーボネート樹脂、テフロン(登録商標)樹脂が挙げられ、これらの積層体であってもよい。プレート36は接着剤を介して多層積層体26に取り付けてもよいし、プレート36上に多層積層体26を単に載置してもよい。あるいは、プレート36への多層積層体26の取り付けを真空吸着により行ってもよい。
図4に示されるように第3支持体34を用いた場合には、第1支持体12の剥離後で、かつ、電気検査の前に、第3支持体34を補強された多層積層体26から第3剥離層32の位置で剥離する。この剥離工程においては、物理的な分離、化学的な分離等が採用されうる。物理的分離法は、手や治工具、機械等で第3支持体34等をビルドアップ配線層から引き剥がすことにより分離する多層配線板40を得る手法である。第3剥離層32は第1剥離層14よりも高い剥離強度を有している場合、第1剥離層14よりも剥離しにくいといえるが、前述のように、第3剥離層32が発泡剤入り樹脂層の場合、剥離前に熱処理又は紫外線処理を行って第3剥離層32中の発泡剤を発泡させることで、第3剥離層32を脆弱化し、物理的な剥離を容易に行うことができる。
補強された多層積層体26にプレート36を取り付けた場合には、電気検査後、プレート36を取り外すことになる。プレート36の取り外しは公知の手法に基づいて行えばよい。
図2(f)に示されるように、補強された多層積層体26の第n接続パッド18npに導電体38を接触させて電気検査を行う。必要に応じて、第1接続パッド18fpに導電体38を接触させてもよい。導電体38の典型例としては、コンタクトプローブ(接触端子)が挙げられる。この電気検査は、第1支持体12の剥離後に行ってもよいし、第2支持体30の接着後であるかぎりにおいて第1支持体12の剥離前に行ってもよい。いずれにしても、本発明の方法によれば、第1支持体12を予め含む多層積層体26に、開口部30aを備えた第2支持体30を接着させることで、多層積層体26表面の第n接続パッド18npに対する第2支持体30の開口部30aの位置決めを高精度に行うことができ、かつ、撓みの低減により多層積層体26の両面の望ましい平坦性を確保することができ、その結果、電気検査のための正確なプロービングが可能になる。また、後述するように、電気検査として導通検査と絶縁検査を同時に行うこともである。
導電シートを複数の第1接続パッド18fpと接触するように多層配線板40に密着させる。こうして導電シートをコモン電極として機能させる一方、第n接続パッド18npに導電体38を接触させて導通検査を行うことができる。導電シートの例としては、導電ゴムシート、金属シート等が挙げられる。また、導電シートを外すことで、絶縁検査を行うこともできる。
導電シートを複数の第n接続パッド18np間と接触するように多層配線板40に密着させる。こうして導電シートをコモン層として機能させる一方、第1接続パッド18fpに導電体38を接触させて導通検査を行うことができる。導電シートの例としては、導電ゴムシート、金属シート等が挙げられる。また、導電シートを外すことで、絶縁検査を行うこともできる。
図2(f)に示されるように、コモン電極を用いることなく、多層配線板40の両面から導電体38を接触させることで、導通検査と絶縁検査の両方を行うことができる。例えば、第1接続パッド18fpとそれと導通されるべき第n接続パッド18npとに1対の導電体38をそれぞれ接触させて導通検査を行う一方、第1接続パッド18fpとそれと絶縁されるべき第n接続パッド18npに1対の導電体38をそれぞれ接触させて絶縁検査を行うことができる。
電気検査後、第2支持体30を、補強された多層積層体26から第2剥離層28の位置で剥離して多層配線板40を得る。この剥離工程においては、物理的な分離、化学的な分離等が採用されうる。物理的分離法は、手や治工具、機械等で第2支持体30等をビルドアップ配線層から引き剥がすことにより分離する多層配線板40を得る手法である。第2剥離層28は第1剥離層14よりも高い剥離強度を有している場合、第1剥離層14よりも剥離しにくいといえるが、前述のように、第2剥離層28が発泡剤入り樹脂層の場合、剥離前に熱処理又は紫外線処理を行って第2剥離層28中の発泡剤を発泡させることで、第2剥離層28を脆弱化し、物理的な剥離を容易に行うことができる。あるいは、第2剥離層28が酸可溶型又はアルカリ可溶型樹脂層の場合、薬品(例えば酸溶液又はアルカリ溶液)で第2剥離層28を溶解させることで、物理的な剥離を容易に行うことができる。一方、化学的分離法を採用する場合、第2支持体30及び第2剥離層28の両方を溶解するエッチング液を用いて多層配線板40を得ることができる。
第1支持体12、第2支持体30及び/又は第3支持体34の少なくとも一辺がビルドアップ配線層の端部から延出しているのが好ましい。こうすることで、第1支持体12、第2支持体30又は第3支持体34を剥離する際、端部を把持することが可能となり、剥離を容易にすることができるとの利点がある。
前述したとおり、本発明の方法において用いられる積層シート10は、第1支持体12、第1剥離層14及び金属層16を順に備える。積層シート10は、いわゆるキャリア付銅箔の形態であってもよい。
Claims (10)
- 第1支持体、第1剥離層及び金属層を順に備えた積層シートを用意する工程と、
前記金属層の表面に、配線層及び絶縁層を交互に形成して多層積層体を得る工程であって、最後に形成される前記配線層である第n配線層が第n接続パッドを含む工程と、
前記多層積層体の前記積層シートと反対側の表面に、開口部を備えた第2支持体を、第2剥離層を介して、前記第n接続パッドの少なくとも一部が前記開口部内に位置するように接着させて、補強された多層積層体を得る工程であって、前記第2剥離層が前記第2支持体の被接着面の全領域に又は一部の領域にのみ適用される工程と、
前記第1支持体を前記補強された多層積層体から前記第1剥離層の位置で剥離する工程と、
前記補強された多層積層体の前記第n接続パッドに導電体を接触させて電気検査を行う工程と、
を含む、多層配線板の製造方法。 - 前記第2剥離層の剥離強度が、前記第1剥離層の剥離強度よりも高い、請求項1に記載の方法。
- JIS H 3130:2012に準拠して測定される、前記第2支持体のばね限界値Kb0.1が100〜1500N/mm2である、請求項1又は2に記載の方法。
- 前記金属層の前記第1剥離層と反対側の面に最初に形成される前記配線層が、第1接続パッドを含む第1配線層である、請求項1〜3のいずれか一項に記載の方法。
- 前記第1支持体の剥離後で、かつ、前記電気検査の前に、前記金属層をエッチングすることにより、第1接続パッドを含む第1配線層を形成する工程をさらに含む、請求項1〜3のいずれか一項に記載の方法。
- 前記第1支持体の剥離後で、かつ、前記電気検査の前に、前記金属層の前記絶縁層と反対側の面に第1接続パッドを含む第1配線層を形成する工程をさらに含む、請求項1〜3のいずれか一項に記載の方法。
- 前記第1支持体の剥離後で、かつ、前記電気検査の前に、前記補強された多層積層体の前記第1配線層側の面に、開口部を有するプレートを、前記開口部内に前記第1接続パッドの少なくとも一部が位置するように取り付ける工程と、
前記電気検査後、前記プレートを取り外す工程と、
をさらに含む、請求項4〜6のいずれか一項に記載の方法。 - 前記電気検査工程が、前記第1接続パッドにも導電体を接触させることを含む、請求項4〜7のいずれか一項に記載の方法。
- 前記第1支持体の剥離前に、前記補強された多層積層体の前記第2支持体上に、第3剥離層を介して、開口部を有しない第3支持体を接着させる工程であって、前記第3剥離層が前記第3支持体の被接着面の全領域に又は一部の領域にのみ適用される工程と、
前記第1支持体の剥離後で、かつ、前記電気検査の前に、前記第3支持体を前記補強された多層積層体から前記第3剥離層の位置で剥離する工程と、
をさらに含む、請求項1〜8のいずれか一項に記載の方法。 - 前記電気検査後、前記第2支持体を前記補強された多層積層体から前記第2剥離層の位置で剥離して多層配線板を得る工程をさらに含む、請求項1〜9のいずれか一項に記載の方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2016/088566 WO2018116477A1 (ja) | 2016-12-22 | 2016-12-22 | 多層配線板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2018116477A1 JPWO2018116477A1 (ja) | 2019-10-24 |
JP6793755B2 true JP6793755B2 (ja) | 2020-12-02 |
Family
ID=62626046
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018557507A Active JP6793755B2 (ja) | 2016-12-22 | 2016-12-22 | 多層配線板の製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US11071214B2 (ja) |
JP (1) | JP6793755B2 (ja) |
KR (1) | KR102657408B1 (ja) |
CN (1) | CN110024496B (ja) |
WO (1) | WO2018116477A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3557608A1 (en) * | 2018-04-19 | 2019-10-23 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Packaged integrated circuit with interposing functionality and method for manufacturing such a packaged integrated circuit |
TWI691041B (zh) * | 2019-01-29 | 2020-04-11 | 矽品精密工業股份有限公司 | 電子封裝件及其封裝基板與製法 |
US11374149B2 (en) * | 2019-05-09 | 2022-06-28 | Samsung Electronics Co., Ltd. | Method of manufacturing display device and source substrate structure |
CN113838760A (zh) * | 2020-06-23 | 2021-12-24 | 群创光电股份有限公司 | 电路架构及其制作方法 |
JP6985477B1 (ja) * | 2020-09-25 | 2021-12-22 | アオイ電子株式会社 | 半導体装置および半導体装置の製造方法 |
KR102597274B1 (ko) * | 2021-08-27 | 2023-11-02 | 주식회사 티에스이 | 신호 전송 커넥터 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4306925A (en) * | 1977-01-11 | 1981-12-22 | Pactel Corporation | Method of manufacturing high density printed circuit |
US5006808A (en) * | 1989-03-21 | 1991-04-09 | Bath Scientific Limited | Testing electrical circuits |
JP3773896B2 (ja) * | 2002-02-15 | 2006-05-10 | Necエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP3591524B2 (ja) | 2002-05-27 | 2004-11-24 | 日本電気株式会社 | 半導体装置搭載基板とその製造方法およびその基板検査法、並びに半導体パッケージ |
US7474538B2 (en) | 2002-05-27 | 2009-01-06 | Nec Corporation | Semiconductor device mounting board, method of manufacturing the same, method of inspecting the same, and semiconductor package |
JP3983146B2 (ja) | 2002-09-17 | 2007-09-26 | Necエレクトロニクス株式会社 | 多層配線基板の製造方法 |
EP1744167B1 (en) * | 2004-04-27 | 2013-10-02 | JSR Corporation | Sheet-like probe, method of producing the probe, and application of the probe |
KR100688823B1 (ko) * | 2004-07-21 | 2007-03-02 | 삼성전기주식회사 | 고밀도 기판의 제조방법 |
IL171378A (en) | 2005-10-11 | 2010-11-30 | Dror Hurwitz | Integrated circuit support structures and the fabrication thereof |
JP4835317B2 (ja) | 2006-08-10 | 2011-12-14 | パナソニック株式会社 | プリント配線板の電気検査方法 |
JP2014214208A (ja) | 2013-04-25 | 2014-11-17 | 日東電工株式会社 | 加熱発泡型再剥離性粘着シート |
US20150041205A1 (en) * | 2013-08-06 | 2015-02-12 | Kinsus Interconnect Technology Corp. | Thin package structure with enhanced strength |
US9351409B2 (en) | 2013-08-06 | 2016-05-24 | Kinsus Interconnect Technology Corp. | Method of manufacturing a thin support package structure |
JP6299290B2 (ja) | 2014-03-07 | 2018-03-28 | 富士通株式会社 | 回路基板の製造方法 |
JP2016114484A (ja) | 2014-12-16 | 2016-06-23 | 日本特殊陶業株式会社 | 配線基板の検査装置、配線基板の製造方法 |
JP6497149B2 (ja) | 2015-03-18 | 2019-04-10 | 凸版印刷株式会社 | 配線基板積層体、これを用いた半導体装置及び半導体装置の製造方法 |
-
2016
- 2016-12-22 KR KR1020197012598A patent/KR102657408B1/ko active Active
- 2016-12-22 CN CN201680091253.1A patent/CN110024496B/zh active Active
- 2016-12-22 WO PCT/JP2016/088566 patent/WO2018116477A1/ja active Application Filing
- 2016-12-22 JP JP2018557507A patent/JP6793755B2/ja active Active
- 2016-12-22 US US16/471,706 patent/US11071214B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20190335594A1 (en) | 2019-10-31 |
WO2018116477A1 (ja) | 2018-06-28 |
KR102657408B1 (ko) | 2024-04-16 |
CN110024496A (zh) | 2019-07-16 |
US11071214B2 (en) | 2021-07-20 |
KR20190098952A (ko) | 2019-08-23 |
CN110024496B (zh) | 2022-04-29 |
JPWO2018116477A1 (ja) | 2019-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6793755B2 (ja) | 多層配線板の製造方法 | |
JP7208011B2 (ja) | 多層配線板の製造方法 | |
JP6415760B2 (ja) | キャリア付銅箔、並びに配線層付コアレス支持体及びプリント配線板の製造方法 | |
JP7112962B2 (ja) | 多層配線板の製造方法 | |
US10840180B2 (en) | Production method for multilayer wiring board | |
JP6731060B2 (ja) | 多層配線板の製造方法 | |
JP2018029184A (ja) | キャリア付銅箔及びその製造方法、並びに配線層付コアレス支持体及びプリント配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190910 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201110 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6793755 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |