JP6779839B2 - 有機ｅｌ表示パネル及び有機ｅｌ表示パネルの製造方法 - Google Patents

Description

本開示は、有機材料の電界発光現象を利用した有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子を用いた有機ＥＬ表示パネル及びその製造方法に関する。

近年、デジタルテレビ等の表示装置に用いられる表示パネルとして、基板上に有機ＥＬ素子をマトリックス状に複数配列した有機ＥＬ表示パネルが実用化されている。
有機ＥＬ表示パネルでは、一般に各有機ＥＬ素子の発光層と、隣接する有機ＥＬ素子とは、絶縁材料からなる絶縁層で仕切られている。カラー表示用の有機ＥＬ表示パネルにおいては、有機ＥＬ素子がＲＧＢ各色に発光する副画素を形成し、隣り合うＲＧＢの副画素が組み合わさってカラー表示における単位画素が形成されている。

有機ＥＬ素子は、一対の電極の間に有機発光材料を含む発光層が配設された基本構造を有し、駆動時には、一対の電極対間に電圧を印加し、発光層に注入されるホールと電子との再結合に伴って発光する。
トップエミッション型の有機ＥＬ素子は、基板上に画素電極、有機層（発光層を含む）及び共通電極層が順に設けられた素子構造をしている。発光層からの光は、光反射性材料からなる画素電極にて反射されるとともに、光透光性材料からなる共通電極層から上方に出射される。

上記の共通電極層は、基板全面にわたって成膜することが多く、共通電極層の電気抵抗が大きい場合、給電部から遠い部分では電圧降下により電流が十分に供給されずに発光効率が低下し、これに起因して輝度ムラが発生してしまう可能性がある。
そこで、共通電極層の低抵抗化のために補助電極を設ける手法が提案されている（例えば、特許文献１）。特許文献１によると、補助電極を画素電極と同層に形成し、補助電極を、画素電極とは電気的に絶縁しつつ、共通電極層とは電気的に接続している。

特開２００２−３１８５５６号公報 特開平５−１６３４８８号公報

しかし、補助電極を画素電極と同層に形成すると、基板上に占める画素電極の面積が小さくなり、画素開口率が低下してしまうという課題がある。また、有機ＥＬ表示パネルの製造工程によっては、比較的電気抵抗の高い層を補助電極と共通電極層との間に形成する場合があり、その場合に補助電極と共通電極層との間の電気抵抗が高くなるという課題がある。

本開示は、上記課題を解決し、画素開口率を下げることなく、かつ、比較的電気抵抗の高い有機層を補助電極と共通電極層との間に形成する場合における共通電極層と補助電極との間の電気的接続における電気抵抗の低減を図ることのできる有機ＥＬ表示パネル及びこの有機ＥＬ表示パネルの製造に適した製造方法を提供することを目的とする。

本開示の一態様に係る有機ＥＬ表示パネルは、基板と、基板上に配された薄膜半導体層と、薄膜半導体層上に配された下部絶縁層と、下部絶縁層上に部分的に配され、基板側に凹入する凹部を有する給電用の補助電極と、下部絶縁層及び補助電極の上方に配された上部絶縁層と、上部絶縁層上に配されたＥＬ素子と、を備える。上部絶縁層には、補助電極の凹部まで達するコンタクト孔が開設されている。ＥＬ素子は、上部絶縁層上のコンタクト孔が開設されていない部分に配された画素電極と、画素電極上に配された発光層と、発光層上及びコンタクト孔内に配された共通電極層と、を含む。コンタクト孔内において、共通電極層は、孔内壁及び補助電極表面に沿って形成されている。

本開示の一態様に係る有機ＥＬ表示パネルは、画素電極と異なる層に補助電極を形成するので、画素電極の小面積化を抑制でき、その結果、画素開口率の低下を抑えることができる。また、補助電極を専用の層に形成するので補助電極の大面積化により共通電極層の低抵抗化を実現できる。さらに、補助電極の表面の凹部により、比較的電気抵抗の高い有機層を補助電極と共通電極層との間に形成する場合でも、有機層の成膜法と共通電極層の成膜法とで、ステップカバレッジの異なる成膜法を利用することで、補助電極と共通電極層との間の電気接続の低抵抗化を容易に実現することができる。

表示装置１の構成を示す模式図である。 表示パネル１０の各画素における１０ａにおける回路構成を示す模式図である。 表示パネル１０の回路構成を示す模式図である。 表示パネル１０の断面構成を示す模式図である。 表示パネル１０の断面構成を示す模式図である。 表示パネル１０の製造工程を説明するための模式図である。 表示パネル１０の製造工程を説明するための模式図である。 表示パネル１０の断面構成を示す模式図である。 表示パネル１０の断面構成を示す模式図である。 表示パネル１０の製造工程を説明するための模式図である。 表示パネル１０の断面構成を示す模式図である。 表示パネル１０の製造工程を説明するための模式図である。 表示パネル１０の断面構成を示す模式図である。 表示パネル１０の断面構成を示す模式図である。 表示パネル１０の製造工程を説明するための模式図である。 表示パネル１０の断面構成を説明するための模式図である。 表示パネル１０の断面構成を示す模式図である。

（実施の形態１）
１．１ 構成
１．１．１ 表示装置１の構成
実施の形態１に係る表示装置１の構成について、図１を用いて説明する。
図１に示すように、表示装置１は、表示パネル１０と、これに接続された駆動制御回路部２０とを有し構成されている。

表示パネル１０は、有機材料の電界発光現象を利用した有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）パネルであって、複数の有機ＥＬ素子が、例えば、マトリクス状に配列され構成されている。駆動制御回路部２０は、４つの駆動回路２１〜２４と制御回路２５とにより構成されている。
なお、表示装置１において、表示パネル１０に対する駆動制御回路部２０の各回路の配置形態については、図１に示した形態に限定されない。

１．１．２ 表示パネル１０の各画素１０ａの回路構成
表示パネル１０においては、複数の画素１０ａが行列状に配されて表示領域を構成している。各画素１０ａの回路構成について、図２を用いて説明する。
図２に示すように、本実施の形態に係る表示パネル１０では、各画素１０ａが２つのトランジスタＴｒ₁、Ｔｒ₂と一つのキャパシタＣ、及び発光部としての有機ＥＬ素子部ＥＬとを有し構成されている。トランジスタＴｒ₁は、駆動トランジスタであり、トランジスタＴｒ₂は、スイッチングトランジスタである。

スイッチングトランジスタＴｒ₂のゲートＧ₂は、走査ラインＶｓｃｎに接続され、ソースＳ₂は、データラインＶｄａｔに接続されている。スイッチングトランジスタＴｒ₂のドレインＤ₂は、駆動トランジスタＴｒ₁のゲートＧ₁に接続されている。
駆動トランジスタＴｒ₁のドレインＤ₁は、電源ラインＶａに接続されており、ソースＳ₁は、有機ＥＬ素子部ＥＬの画素電極（アノード）に接続されている。有機ＥＬ素子部ＥＬにおける共通電極層（カソード）は、接地ラインＶｃａｔに接続されている。

なお、キャパシタＣの第１端は、スイッチングトランジスタＴｒ₂のドレインＤ₂及び駆動トランジスタＴｒ₁のゲートＧ₁と接続され、キャパシタＣの第２端は、電源ラインＶａと接続されている。
１．１．３ 表示パネル１０の回路構成
表示パネル１０の回路構成について、図３を用いて説明する。表示パネル１０においては、図２に示すような回路構成を有する画素１０ａが、図３に示すように行列状に配されて表示領域１０Ａを構成している。

行列状に配された各画素１０ａのゲートＧ₂からゲートラインＧＬ−１〜ｎが引き出され、表示領域１０Ａ外に存する接続部１０ｂにおいて、配線接続部ＣＮｓｃｎ−１〜ｎを介して外部接続端子ＴＭｓｃｎ−１〜ｎに接続され、走査ラインＶｓｃｎ−１〜ｎに接続されている。
同様に、行列状に配された各画素１０ａのソースＳ₂からソースラインＳＬ−１〜ｍが引き出され、接続部１０ｂにおいて、配線接続部ＣＮｄａｔ−１〜ｍを介して外部接続端子ＴＭｄａｔ−１〜ｍに接続され、データラインＶｄａｔ−１〜ｍに接続されている。

また、各画素の電源ラインＶａは集約され、接続部１０ｂにおいて、配線接続部ＣＮａを介して外部接続端子ＴＭａに接続されている。
なお、カラー表示を行う表示装置１においては、隣接する複数の画素１０ａ（例えば、赤色（Ｒ）と緑色（Ｇ）と青色（Ｂ）の発光色の３つの画素１０ａ）をそれぞれサブ画素として、これら複数のサブ画素を組み合わせて一つの画素を構成してもよい。

１．１．４ 表示パネル１０の断面構成
表示パネル１０は、トップエミッション型の有機ＥＬ表示パネルであって、Ｚ軸方向下方にＴＦＴ層が形成され、その上に平坦化層が形成され、さらにその上にＥＬ層が形成されている。
（ＴＦＴ層）
図４を参照してＴＦＴ層について説明する。図４は、表示パネル１０のＹＺ平面の断面構成の一例を示す図である。

基板１００上には、ゲート電極１０１、１０２が互いに間隔を開けて形成されている。そして、ゲート電極１０１，１０２及び基板１００の表面を被覆するように、ゲート絶縁層１０３が形成されている。
ゲート絶縁層１０３上には、ゲート電極１０１、１０２のそれぞれに対応してチャネル層１０４、１０５が形成されている。そして、チャネル層１０４、１０５及びゲート絶縁層１０３の表面を被覆するように、チャネル保護層１０６が形成されている。

チャネル保護層１０６上には、ゲート電極１０１及びチャネル層１０４に対応してソース電極１０７及びドレイン電極１０８が互いに間隔を開けて形成されている。同様に、ゲート電極１０２及びチャネル層１０５に対応してソース電極１１０及びドレイン電極１０９が互いに間隔を開けて形成されている。そして、ソース電極１０７、１１０、ドレイン電極１０８、１０９、及びチャネル保護層１０６の表面を被覆するようにパッシベーション層１１２が形成されている。

ゲート絶縁層１０３及びチャネル保護層１０６には、ゲート電極１０２のコンタクト領域１０２ａの上方にコンタクト孔が設けられており、このコンタクト孔の底でドレイン電極１０８がゲート電極１０２に接触している。
チャネル保護層１０６には、チャネル層１０４のコンタクト領域１０４ａの上方にコンタクト孔が設けられており、このコンタクト孔の底でソース電極１０７がチャネル層１０４に接触している。同様に、チャネル保護層１０６には、チャネル層１０４のコンタクト領域１０４ｂの上方にコンタクト孔が設けられており、このコンタクト孔の底でドレイン電極１０８がチャネル層１０４に接触している。

チャネル保護層１０６には、チャネル層１０５のコンタクト領域１０５ａの上方にコンタクト孔が設けられており、このコンタクト孔の底でドレイン電極１０９がチャネル層１０５に接触している。同様に、チャネル保護層１０６には、チャネル層１０５のコンタクト領域１０５ｂの上方にコンタクト孔が設けられており、このコンタクト孔の底でソース電極１１０がチャネル層１０５に接触している。

また、パッシベーション層１１２には、ソース電極１１０のコンタクト領域１１０ａの上方にコンタクト孔が設けられており、このコンタクト孔の底で、後述する画素電極１１６がソース電極１１０に接触している。
なお、ゲート電極１０１が図２のゲートＧ₂に対応し、ソース電極１０７が図２のソースＳ₂に対応し、ドレイン電極１０８が図２のドレインＤ₂に対応する。同様に、ゲート電極１０２が図２のゲートＧ₁に対応し、ソース電極１１０が図２のソースＳ₁に対応し、ドレイン電極１０９が図２のドレインＤ₁に対応する。

（平坦化層）
図４及び図５を参照して平坦化層について説明する。図５は、表示パネル１０のＸＺ平面の断面構成の一例を示す図である。
パッシベーション層１１２上には、下部層間絶縁層１１３が形成され、下部層間絶縁層１１３上には、補助電極１１４が形成されている。そして、補助電極１１４及び下部層間絶縁層１１３の表面を被覆するように上部層間絶縁層１１５が形成されている。

下部層間絶縁層１１３及び上部層間絶縁層１１５には、図４に示すように、ソース電極１１０のコンタクト領域１１０ａの上方にコンタクト孔が設けられている。
上部層間絶縁層１１５には、図５に示すように、補助電極１１４のコンタクト領域１１４ａの上方にコンタクト孔が設けられており、このコンタクト孔の底で、後述する共通電極層１１９が補助電極１１４に接触している。

補助電極１１４は、下部層間絶縁層１１３及び上部層間絶縁層１１５に設けられているソース電極１１０のコンタクト領域１１０ａの上方のコンタクト孔を避けて、Ｘ軸方向及びＹ軸方向に延伸して設けられている。なお、補助電極１１４のコンタクト領域１１４ａは、Ｘ軸方向に複数画素（例えば３画素）おきに、Ｙ軸方向に延伸して設けられている。
（ＥＬ層）
図４を参照してＥＬ層について説明する。

上部層間絶縁層１１５上には、補助電極１１４のコンタクト領域１１４ａの上方のコンタクト孔が開設されていない部分に画素１０ａ単位で画素電極１１６が設けられている。画素電極１１６は、パッシベーション層１１２、下部層間絶縁層１１３、及び上部層間絶縁層１１５のソース電極１１０のコンタクト領域１１０ａの上方に開設されたコンタクト孔を通してソース電極と接続されている。

画素電極１１６上には、画素電極１１６の端縁を被覆するようにバンク１１７が形成されている。バンク１１７の囲繞により、各画素１０ａに対応する開口が形成されている。
画素電極１１６上のバンク１１７により規定された開口内には、発光層１１８が形成されている。
発光層１１８、バンク１１７、及び上部層間絶縁層１１５を被覆するように共通電極層１１９が形成されている。共通電極層１１９は、表示パネル全体に連続した状態で形成され、補助電極１１４のコンタクト領域１１４ａの上方に設けられた上部層間絶縁層１１５のコンタクト孔を通して補助電極に接続されている。

１．２ 構成材料
各部の構成材料について説明する。
（１）基板１００
基板１００、１３０としては、例えば、ガラス基板、石英基板、シリコン基板、硫化モリブデン、銅、亜鉛、アルミニウム、ステンレス、マグネシウム、鉄、ニッケル、金、銀などの金属基板、ガリウム砒素基などの半導体基板、プラスチック基板等を採用することができる。

プラスチック材料としては、熱可塑性樹脂、熱硬化性樹脂いずれの樹脂を用いてもよい。例えば、ポリエチレン、ポリプロピレン、エチレン−プロピレン共重合体、エチレン−酢酸ビニル共重合体（ＥＶＡ）等のポリオレフィン、環状ポリオレフィン、変性ポリオレフィン、ポリ塩化ビニル、ポリ塩化ビニリデン、ポリスチレン、ポリアミド、ポリイミド（ＰＩ）、ポリアミドイミド、ポリカーボネート、ポリ−（４−メチルベンテン−１）、アイオノマー、アクリル系樹脂、ポリメチルメタクリレート、アクリル−スチレン共重合体（ＡＳ樹脂）、ブタジエン−スチレン共重合体、ポリオ共重合体（ＥＶＯＨ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリブチレンテレフタレート、ポリエチレンナフタレート（ＰＥＮ）、プリシクロヘキサンテレフタレート（ＰＣＴ）等のポリエステル、ポリエーテル、ポリエーテルケトン、ポリエーテルスルホン（ＰＥＳ）、ポリエーテルイミド、ポリアセタール、ポリフェニレンオキシド、変形ポリフェニレンオキシド、ポリアリレート、芳香族ポリエステル（液晶ポリマー）、ポリテトラフルオロエチレン、ポリフッ化ビニリデン、その他フッ素系樹脂、スチレン系、ポリオレフィン系、ポリ塩化ビニル系、ポリウレタン系、フッ素ゴム系、塩素化ポリエチレン系等の各種熱可塑性エラストマー、エポキシ樹脂、フェノール樹脂、ユリア樹脂、メラミン樹脂、不飽和ポリエステル、シリコーン樹脂、ポリウレタン等、またはこれらを主とする共重合体、ブレンド体、ポリマーアロイ等が挙げられ、これらのうち１種、または２種以上を積層した積層体を用いることができる。

（２）ゲート電極１０１，１０２
ゲート電極１０１、１０２としては、例えば、モリブデンータングステン合金（ＭｏＷ）を採用している。ゲート電極１０１、１０２の構成については、これに限定されず、例えば、チタン（Ｔｉ）とアルミニウム（Ａｌ）との積層体（Ｔｉ／Ａｌ（ｏｒＡｌ合金）／Ｔｉ）などを採用することもできるし、次のような材料を採用することも可能である。

採用することが可能な材料としては、モリブデン（Ｍｏ）、タングステン（Ｗ）、銅（Ｃｕ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、銀（Ａｇ）、金（Ａｕ）、プラチナ（Ｐｔ）、パラジウム（Ｐｄ）、インジウム（Ｉｎ）、ニッケル（Ｎｉ）、ネオジム（Ｎｄ）などの金属もしくはそれらの合金、または、酸化亜鉛、酸化スズ、酸化インジウム、酸化ガリウムなどの導電性金属酸化物もしくは酸化インジウムスズ（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）、酸化アルミニウム亜鉛（ＡＺＯ）、酸化ガリウム亜鉛（ＧＺＯ）などの導電性金属複合酸化物、または、ポリアニリン、ポリピロール、ポリチオフェン、ポリアセチレンなどの導電性高分子もしくはそれらに、塩酸、硫酸、スルホン酸などの酸、六フッ化リン、五フッ化ヒ素、塩化鉄などのルイス酸、ヨウ素などのハロゲン原子、ナトリウム、カリウムなどの金属原子などのドーパントを添加したもの、もしくは、カーボンブラックや金属粒子を分散した導電性の複合材料などが挙げられる。また、金属微粒子とグラファイトのような導電性粒子を含むポリマー混合物を用いてもよい。これらは、１種または２種以上を組み合わせて用いることもできる。

（３）ゲート絶縁層１０３
ゲート絶縁層１０３としては、例えば、酸化シリコン（ＳｉＯ₂）と窒化シリコン（ＳｉＮ_x）との積層体を採用している。ただし、ゲート絶縁層１０３の構成は、これに限定されるものではなく、ゲート絶縁層の構成材料としては、例えば、電気絶縁性を有する材料であれば、公知の有機材料や無機材料のいずれも用いることができる。

有機材料としては、例えば、アクリル系樹脂、フェノール系樹脂、フッ素系樹脂、エポキシ系樹脂、イミド系樹脂、ノボラック系樹脂などを用い形成することができる。
また、無機材料としては、例えば、酸化ケイ素、酸化アルミニウム、酸化タンタル、酸化ジルコニウム、酸化セリウム、酸化亜鉛、酸化コバルトなどの金属酸化物、窒化ケイ素、窒化アルミニウム、窒化ジルコニウム、窒化セリウム、窒化亜鉛、窒化コバルト、窒化チタン、窒化タンタルなどの金属窒化物、チタン酸バリウムストロンチウム、ジルコニウムチタン酸鉛などの金属複合酸化物が挙げられる。これらは、１ 種または２ 種以上組み合わせて用いることができる。

さらに、表面処理剤（ＯＤＴＳ ＯＴＳ ＨＭＤＳ βＰＴＳ）などでその表面を処理したものも含まれる。
（４）チャネル層１０４、１０５
チャネル層１０４、１０５としては、例えば、アモルファス酸化インジウムガリウム亜鉛（ＩＧＺＯ）からなる層を採用している。チャネル層１０４、１０５の構成材料は、これに限定されるものではなく、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）から選択される少なくとも一種を含む酸化物半導体を採用することができる。
また、チャネル層１０４、１０５の構成材料として、低温ポリシリコン（ＬＴＰＳ）を用いることもできる。

（５）チャネル保護層１０６
チャネル保護層１０６としては、例えば、酸化シリコン（ＳｉＯ₂）からなる層を採用している。チャネル保護層１０６の構成材料は、これに限定されるものではなく、例えば、酸窒化シリコン（ＳｉＯＮ）、窒化シリコン（ＳｉＮ）、あるいは酸化アルミニウム（ＡｌＯ_x）を用いることができる。また、上記のような材料を用いた層を複数積層することで構成することもできる。

（６）ソース電極１０７、１１０、ドレイン電極１０８、１０９
ソース電極１０７、１１０、ドレイン電極１０８、１０９、としては、チタン（Ｔｉ）とアルミニウム（Ａｌ）との積層体（Ｔｉ／Ａｌ（ｏｒＡｌ合金）／Ｔｉ）を採用している。また、ソース電極１０７、１１０、ドレイン電極１０８、１０９、としては、銅マンガン（ＣｕＭｎ）と銅（Ｃｕ）とモリブデン（Ｍｏ）の積層体を用いることができる。

（７）パッシベーション層１１２
パッシベーション層１１２としては、例えば、酸化シリコン（ＳｉＯ₂）からなる層を採用している。パッシベーション層の構成材料は、これに限定されるものではなく、例えば、酸窒化シリコン（ＳｉＯＮ）、窒化シリコン（ＳｉＮ）、あるいは酸化アルミニウム（ＡｌＯ_x）を用いることができる。また、上記のような材料を用いた層を複数積層することで構成することもできる。

（８）下部層間絶縁層１１３
下部層間絶縁層１１３は、例えば、ポリイミド、ポリアミド、アクリル系樹脂材料などの有機化合物を用い形成されている。下部層間絶縁層１１３の構成材料はこれに限定されるものではなく、酸化シリコン（ＳｉＯ₂）、酸窒化シリコン（ＳｉＯＮ）、窒化シリコン（ＳｉＮ）などの無機材料を用いて形成することもできる。

（９）補助電極１１４
補助電極１１４は、例えば、タングステンなどの金属材料から構成されている。補助電極１１４の構成材料はこれに限定されるものではなく、金属層や合金層、透明導電層の単層を採用することもできる。また、金属層、合金層、透明導電膜の中から選択される複数の膜を積層させた構造であってもよい。金属層としては、例えば、タングステン（Ｗ）の他に、酸化タングステン（ＷＯｘ）、モリブデン（Ｍｏ）、銀（Ａｇ）またはアルミニウム（Ａｌ）を含む金属材料から構成することができる。合金層としては、例えば、ＡＰＣ（銀、パラジウム、銅の合金）、ＡＲＡ（銀、ルビジウム、金の合金）、ＭｏＣｒ（モリブデンとクロムの合金）、ＮｉＣｒ（ニッケルとクロムの合金）等を用いることができる。透明導電層の構成材料としては、例えば、酸化インジウムスズ（ＩＴＯ）や酸化インジウム亜鉛（ＩＺＯ）などを用いることができる。

（１０）上部層間絶縁層１１５
上部層間絶縁層１１５は、例えば、ポリイミド、ポリアミド、アクリル系樹脂材料などの有機化合物を用い形成されている。下部層間絶縁層１１３の構成材料はこれに限定されるものではなく、酸化シリコン（ＳｉＯ₂）、酸窒化シリコン（ＳｉＯＮ）、窒化シリコン（ＳｉＮ）などの無機材料を用いて形成することもできる。

（１１）画素電極１１６
画素電極１１６は、タングステン（Ｗ）とアルミニウム（Ａｌ）又はアルミニウム合金との積層体から構成されている。トップエミッション型の表示パネル１０の場合には、その表面部が高い反射性を有することが好ましい。
なお、画素電極１１６については、上記に示した構成だけではなく、金属層や合金層、透明導電層の単層を採用することもできる。また、金属層、合金層、透明導電膜の中から選択される複数の膜を積層させた構造であってもよい。金属層としては、例えば、タングステン（Ｗ）、酸化タングステン（ＷＯｘ）、銀（Ａｇ）またはアルミニウム（Ａｌ）を含む金属材料から構成することができる。合金層としては、例えば、ＡＰＣ（銀、パラジウム、銅の合金）、ＡＲＡ（銀、ルビジウム、金の合金）、ＭｏＣｒ（モリブデンとクロムの合金）、ＮｉＣｒ（ニッケルとクロムの合金）等を用いることができる。透明導電層の構成材料としては、例えば、酸化インジウムスズ（ＩＴＯ）や酸化インジウム亜鉛（ＩＺＯ）などを用いることができる。例えば、画素電極１１６は、ＷＯｘ／Ａｌ合金、ＩＺＯ／Ａｌ合金、ＩＴＯ／Ａｌ合金などの積層体であってもよい。

（１２）バンク１１７
バンク１１７は、樹脂等の有機材料を用い形成されており絶縁性を有する。バンク１１７の形成に用いる有機材料の例としては、アクリル系樹脂、ポリイミド系樹脂、ノボラック型フェノール樹脂等があげられる。バンク１１７は、有機溶剤耐性を有することが好ましい。さらに、バンク１１７は、製造工程中において、エッチング処理、ベーク処理など施されることがあるので、それらの処理に対して過度に変形、変質などをしないような耐性の高い材料で形成されることが好ましい。また、表面に撥水性をもたせるために、表面をフッ素処理することもできる。

さらに、バンク１１７の構造については、図４に示すような一層構造だけでなく、二層以上の多層構造を採用することもできる。この場合には、層毎に上記材料を組み合わせることもできるし、層毎に無機材料と有機材料とを用いることもできる。
（１３）発光層１１８
発光層１１８は、上述のように、ホールと電子とが注入され再結合されることにより励起状態が生成され発光する機能を有する。発光層１１８の形成に用いる材料は、湿式印刷法を用い製膜できる発光性の有機材料を用いることが必要である。

具体的には、例えば、特許文献２に記載のオキシノイド化合物、ペリレン化合物、クマリン化合物、アザクマリン化合物、オキサゾール化合物、オキサジアゾール化合物、ペリノン化合物、ピロロピロール化合物、ナフタレン化合物、アントラセン化合物、フルオレン化合物、フルオランテン化合物、テトラセン化合物、ピレン化合物、コロネン化合物、キノロン化合物及びアザキノロン化合物、ピラゾリン誘導体及びピラゾロン誘導体、ローダミン化合物、クリセン化合物、フェナントレン化合物、シクロペンタジエン化合物、スチルベン化合物、ジフェニルキノン化合物、スチリル化合物、ブタジエン化合物、ジシアノメチレンピラン化合物、ジシアノメチレンチオピラン化合物、フルオレセイン化合物、ピリリウム化合物、チアピリリウム化合物、セレナピリリウム化合物、テルロピリリウム化合物、芳香族アルダジエン化合物、オリゴフェニレン化合物、チオキサンテン化合物、アンスラセン化合物、シアニン化合物、アクリジン化合物、８−ヒドロキシキノリン化合物の金属錯体、２−ビピリジン化合物の金属錯体、シッフ塩とＩＩＩ族金属との錯体、オキシン金属錯体、希土類錯体などの蛍光物質で形成されることが好ましい。透明導電層の構成材料としては、例えば、酸化インジウムスズ（ＩＴＯ）や酸化インジウム亜鉛（ＩＺＯ）などを用いることができる。

（１４）共通電極層１１９
共通電極層１１９は、例えば、酸化インジウムスズ（ＩＴＯ）若しくは酸化インジウム亜鉛（ＩＺＯ）などを用い形成される。本実施の形態のように、トップエミッション型の本実施の形態に係る表示パネル１０の場合においては、光透過性の材料で形成されることが必要となる。光透過性については、透過率が８０［％］以上とすることが好ましい。

１．３ 製造方法
表示パネル１０の製造方法について図６及び図７を参照して説明する。
（１）ゲート電極１０１、１０２及びゲート絶縁層１０３の形成
基板１００のＺ軸方向上側の表面に、例えば、図６（ａ）に示すように互いに間隔をあけたゲート電極１０１、１０２を形成する。ゲート電極１０１、１０２の形成は、例えば、基板１００の表面に対して、メタルスパッタリング法を用いてＭｏＷからなる金属薄膜を形成し、その上にフォトリソグラフィー法を用いてレジストパターンを形成する。次に、ウェットエッチングを実施した後、レジストパターンを除去する。これにより、ゲート電極１０１、１０２の形成がなされる。

なお、図６（ａ）に示す配線１０１ａは図２におけるゲートラインＧＬ−１〜ｎに対応する。
ゲート電極１０１、１０２および基板１００の表面を被覆するように、ゲート絶縁層１０３を形成する。ゲート絶縁層１０３形成は、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法あるいはスパッタリング法を用いてなされる。

（２）チャネル層１０４、１０５及びチャネル保護層１０６の形成
ゲート絶縁層１０３の表面に、例えば、図６（ｂ）に示すように互いに間隔をあけたチャネル層１０４、１０５を形成する。チャネル層１０４、１０５の形成は、例えば、スパッタリング法を用い、酸化物半導体膜を形成し、フォトリソグラフィー法およびウェットエッチング法を用いてパターニングすることでなされる。

チャネル層１０４、１０５およびゲート絶縁層１０３の表面を被覆するように、チャネル保護層１０６を積層形成する。チャネル保護層１０６の形成は、プラズマＣＶＤ法あるいはスパッタリング法を用い、ＳｉＯからなる層を積層形成し、成膜後にドライエアまたは酸素雰囲気下で、成膜温度以上の温度でアニール処理を実行することでなされる。
（３）ソース電極１０７，１１０、ドレイン電極１０８，１０９の形成、パッシベーション層１１２の形成
チャネル保護層１０６の表面に、例えば、図６（ｃ）に示すように、ソース電極１０７、１１０およびドレイン電極１０８、１０９を形成する。

先ず、ゲート絶縁層１０３及びチャネル保護層１０６の該当部分（ゲート電極１０２、チャネル層１０４、１０５のコンタクト領域１０２ａ、１０４ａ、１０４ｂ、１０５ａ、１０５ｂの上方の部分）にコンタクト孔をあける。コンタクト孔の形成は、フォトリソグラフィー法を用いパターン形成した後、ドライエッチング法を用いエッチングを実行することでなされる。次に、スパッタリング法を用い、例えば、Ｔｉからなる金属薄膜と、Ａｌからなる金属薄膜と、Ｔｉからなる金属薄膜とを順に積層する。そして、フォトリソグラフィー法およびウェットエッチング法を用い、ソース電極１０７、１１０およびドレイン電極１０８、１０９をパターニング形成する。

なお、図６（ｃ）に示す配線１０７ａは図２におけるソースラインＳＬ−１〜ｎに対応する。また、図６（ｃ）に示す配線１０９ａは図２における電源ラインＶａに対応する。
ソース電極１０７、１１０およびドレイン電極１０８、１０９およびチャネル保護層１０６を被覆するように、パッシベーション層１１２を形成する。パッシベーション層１１２の形成は、プラズマＣＶＤ法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、あるいはスパッタリング法を用い成膜することでなされる。

（４）下部層間絶縁層１１３、補助電極１１４、上部層間絶縁層１１５の形成
パッシベーション層１１２を被覆するように、下部層間絶縁層１１３を積層形成する。下部層間絶縁層１１３の形成は、上述の有機材料を塗布し、表面を平坦化することによりなされる。
補助電極１１４の形成は、スパッタリング法あるいは真空蒸着法などを用い、タングステン（Ｗ）からなる金属膜を成膜した後、フォトリソグラフィー法およびエッチング法を用い、パターニングすることでなされる。例えば、図６（ｄ）に示すように、ソース電極１１０のコンタクト領域１１０ａの上方に位置する部分を避けて、Ｘ軸方向に延伸する領域１１４ＨとＹ軸方向に延伸する領域１１４Ｖとを有するように、補助電極１１４をパターニングする。領域１１４ＨはＸ軸方向に複数画素にわたって延伸して設けられ、領域１１４ＶはＹ軸方向に複数画素にわたって延伸して設けられる。領域１１４Ｖ内には、補助電極１１４のコンタクト領域１１４ａが設けられる。

下部層間絶縁層１１３及び補助電極１１４を被覆するように、上部層間絶縁層１１５を積層形成する。上部層間絶縁層１１５の形成は、上述の有機材料を塗布し、表面を平坦化することによりなされる。
（５）画素電極１１６の形成
下部層間絶縁層１１３及び上部層間絶縁層１１５におけるソース電極１１０のコンタクト領域１１０ａ上にコンタクト孔を開設し、画素電極１１６を形成する。

コンタクト孔の形成は、フォトリソグラフィー法を用いパターン形成した後、ドライエッチング法を用いエッチングを実行することでなされる。画素電極１１６の形成は、スパッタリング法あるいは真空蒸着法などを用い、タングステン（Ｗ）からなる薄膜とアルミニウム（Ａｌ）又はアルミニウム合金からなる薄膜とを順に積層して金属膜を成膜した後、フォトリソグラフィー法およびエッチング法を用い、例えば、図６（ｅ）に示すようにパターニングすることでなされる。配列状に複数の画素電極１１６をパターニング形成することにより、図７（ａ）に示すように上部層間絶縁層１１５上に複数の画素電極１１６が形成される。

なお、画素電極１１６は、コンタクト孔を通してソース電極１１０のコンタクト領域と接触し、ソース電極１１０と電気的に接続された状態となる。
また、下部層間絶縁層１１３及び上部層間絶縁層１１５におけるソース電極１１０のコンタクト領域１１０ａ上にコンタクト孔を開設するのと同様の手順により、上部層間絶縁層１１５における補助電極１１４のコンタクト領域１１４ａ上にコンタクト孔を開設する。

（６）バンク１１７の形成
画素電極１１６に対して、その縁部を覆うようにバンク１１７を形成する。バンク１１７は、各画素を規定する開口を囲繞し、その底部に画素電極１１６の表面が露出するように設けられる。
バンク１１７の形成では、図７（ｂ）に示すように行バンク１１７Ｈを形成し、その後、図７（ｃ）に示すように列バンク１１７Ｖを形成する。

バンク１１７の形成は、先ず、画素電極１１６及び上部層間絶縁層１１５の上に、スピンコート法などを用い、バンク１１７の構成材料（例えば、感光性樹脂材料）からなる膜を積層形成する。そして、樹脂膜をパターニングして行バンク１１７Ｈ、列バンク１１７Ｖを順に形成することにより画素電極１１６が露出する開口を形成する。行バンク１１７Ｈ，列バンク１１７Ｖのパターニングは、樹脂膜の上方にフォトマスクを利用し露光を行い、現像工程、焼成工程をすることによりなされる。

（７）発光層１１８の形成
発光層１１８の形成は、インクジェット法を用い、構成材料を含むインクをバンク１１７により規定される開口内に塗布した後、焼成することによりなされる。具体的には、この工程では、開口において露出する画素電極１１６上に、インクジェット法によりＲ、Ｇ、Ｂいずれかの有機発光層の材料を含むインクを充填し、充填したインクを減圧下で乾燥させ、ベーク処理することによって、図７（ｄ）に示すように発光層１１８を形成する。このとき、発光層１１８のインクの塗布では、先ず、液滴吐出装置を用いて発光層１１８の形成するための溶液の塗布を行う。赤色発光層、緑色発光層、青色発光層の何れかを形成するためのインクの塗布が終わると、次に、別の色のインクを塗布し、次に３色目のインクを塗布する工程が繰り返し行われ、３色のインクを順次塗布する。これにより、赤色発光層、緑色発光層、青色発光層が、繰り返して並んで形成される。

（８）共通電極層１１９の形成
発光層１２３を形成した後、図７（ｅ）に示すように、表示パネル１０の全面にわたって、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、スパッタリング法などにより、共通電極層１１９を形成する。
共通電極層１１９は、上部層間絶縁層１１５上の補助電極１１４のコンタクト領域１１４ａが露出するコンタクト孔の上にも形成される。共通電極層１１９は、コンタクト孔を通して補助電極１１４のコンタクト領域１１４ａと接触し、補助電極１１４と電気的に接続された状態となる。

１．４ 効果
表示パネル１０は、画素電極１１６と異なる層に補助電極１１４を形成するので、画素電極１１６の小面積化を抑制でき、その結果、画素開口率の低下を抑えることができる。
また、補助電極１１４を専用の層に形成するので補助電極１１４の配線自由度が高い。具体的に、下部層間絶縁層１１３上に画素電極１１６とソース電極１１０とを電気的に接続するためのコンタクト孔を避けて補助電極１１４をパターニングするという制約を守れば、下部層間絶縁層１１３上に補助電極１１４を自由にパターニングすることが可能である。これにより、補助電極１１４の大面積化が容易であり、その結果、共通電極層の低抵抗化を実現できる。

２ 変形例
実施の形態１に係る表示パネル１０を説明したが、本開示は、その本質的な特徴的構成要素を除き、上述の実施の形態に限定されるものではない。例えば、実施の形態に対して当業者が思いつく各種変形を施して得られる形態や、本発明の趣旨を逸脱しない範囲で各実施の形態における構成要素及び機能を任意に組み合わせることで実現される形態も本開示に含まれる。以下では、そのような形態の一例として、表示パネル１０の変形例を説明する。

（１）実施の形態１において補助電極１１４は、平坦化層を構成する下部層間絶縁層１１３と上部層間絶縁層の間に形成するとしたが、補助電極の形成位置はこれに限定されるものではない。補助電極は、ＴＦＴ層に形成することも可能である。
以下、変形例１に係る表示パネルとして、補助電極をＴＦＴ層に形成する表示パネルについて説明する。なお、実施の形態１と同じ構成・構成材料・製造方法については説明を省略する。

（１−１．構成）
変形例１に係る表示パネルの構成について図８，９を用いて説明する。図８は、表示パネルのＹＺ平面の断面構成の一例を示す図であり、図９は、表示パネルのＸＺ平面の断面構成の一例を示す図である。
図９に示すように、チャネル保護層１０６上には、ソース電極１０７、１１０及びドレイン電極１０８、１０９と間隔を開けて、補助電極１１１が形成されている。そして、ソース電極１０７、１１０、ドレイン電極１０８、１０９、補助電極１１１及びチャネル保護層１０６の表面を被覆するようにパッシベーション層１１２が形成されている。

パッシベーション層１１２上には、下部層間絶縁層１１３が形成されている。パッシベーション層１１２及び下部層間絶縁層１１３には、補助電極１１１のコンタクト領域１１１ａの上方にコンタクト孔が設けられており、このコンタクト孔の底で、共通電極層１１９が補助電極１１１に接触している。
上述の実施の形態１と異なり、図８，９に示すように、下部層間絶縁層１１３上には、補助電極１１４及び上部層間絶縁層１１５形成されず、画素電極１１６、バンク１１７、共通電極層１１９が形成されている。

なお、図示してはいないが、補助電極１１１は、ソース電極１０７、１１０、ドレイン電極１０８，１０９を避けて、Ｘ軸方向及び／又はＹ軸方向に延伸して複数の画素に連続して設けられている。なお、補助電極１１１のコンタクト領域１１１ａは、Ｘ軸方向に複数画素おきに、Ｙ軸方向に延伸して設けられている。
（１−２．構成材料）
補助電極１１１としては、ソース電極１０７、１１０、ドレイン電極１０８、１０９と同様の構成材料、すなわち、チタン（Ｔｉ）とアルミニウム（Ａｌ）との積層体（Ｔｉ／Ａｌ（ｏｒＡｌ合金）／Ｔｉ）や、銅マンガン（ＣｕＭｎ）と銅（Ｃｕ）とモリブデン（Ｍｏ）の積層体を用いることができる。

（１−３．製造方法）
変形例１に係る表示パネルの製造方法について説明する。
チャネル保護層１０６の表面に、補助電極１１１を形成する。補助電極１１１の形成は、スパッタリング法を用い、Ｔｉからなる金属薄膜と、Ａｌからなる金属薄膜と、Ｔｉからなる金属薄膜とを順に積層する。そして、フォトリソグラフィー法およびウェットエッチング法を用い、補助電極１１１を図１０に示すようにパターニング形成する。なお、補助電極１１１の形成は、ソース電極１０７、１１０、ドレイン電極１０８、１０９の形成と一括して行うことができる。

下部層間絶縁層１１３における補助電極１１１のコンタクト領域１１１ａ上へのコンタクト孔の開設は、実施の形態１において、上部層間絶縁層１１５における補助電極１１４のコンタクト領域１１４ａ上へのコンタクト孔の開設と同様の手順で行うことができる。
（１−４．効果）
変形例１に係る表示パネル１０は、画素電極１１６と異なる層に補助電極１１４を形成するので、画素電極１１６の小面積化を抑制でき、その結果、画素開口率の低下を抑えることができる。

また、ソース電極１０７，１１０及びドレイン電極１０８，１０９と同層に同じ構成材料で補助電極１１１を形成するので、製造工程の簡素化が可能である。
（２）変形例１に係る表示パネルでは、ＴＦＴ層に補助電極を形成し、平坦化層には補助電極を形成しないとしたが、ＴＦＴ層と平坦化層の両方に補助電極を形成してもよい。
以下、変形例２に係る表示パネルとして、ＴＦＴ層と平坦化層の両方補助電極を形成する表示パネルについて説明する。なお、実施の形態１、変形例１と同じ構成・構成材料・製造方法については説明を省略する。

（２−１）構成
変形例２に係る表示パネルの構成について図１１を用いて説明する。
図１１に示すように、変形例１と同様に、チャネル保護層１０６上には、ソース電極１０７、１１０及びドレイン電極１０８、１０９と間隔を開けて、補助電極１１１が形成されている。

また、実施の形態１と同様に、下部層間絶縁層１１３上には、補助電極１１４及び上部層間絶縁層１１５形成されている。
パッシベーション層１１２及び下部層間絶縁層１１３には、補助電極１１１のコンタクト領域１１１ａの上方にコンタクト孔が設けられており、このコンタクト孔の底で、補助電極１１４が補助電極１１１に接触している。

（２−２）製造方法
変形例２に係る表示パネルの製造方法について説明する。
変形例１と同様に、チャネル保護層１０６の表面に、補助電極１１１を形成し、その後、下部層間絶縁層１１３における補助電極１１１のコンタクト領域１１１ａ上方にコンタクト孔を開設する。

下部層間絶縁層１１３にコンタクト孔を開設した後、補助電極１１４を形成する。補助電極１１４の形成は、スパッタリング法あるいは真空蒸着法などを用い、タングステン（Ｗ）からなる金属膜を成膜した後、フォトリソグラフィー法およびエッチング法を用い、例えば、図１２に示すようにパターニングすることでなされる。補助電極１１１のコンタクト領域１１１ａ上方の下部層間絶縁層１１３に開設されたコンタクト孔の底で補助電極１１４と補助電極１１１とが接触する。そして、補助電極１１４に設けられたコンタクト領域１１４ａにおいて、共通電極層１１９と補助電極１１４とが接触する。

（２−３）効果
変形例２に係る表示パネル１０は、画素電極１１６と異なる層に補助電極１１４を形成するので、画素電極１１６の小面積化を抑制でき、その結果、画素開口率の低下を抑えることができる。
また、補助電極１１４を専用の層に形成するので補助電極１１４の配線自由度が高い。これにより、補助電極１１４の大面積化が容易であり、その結果、共通電極層の低抵抗化を実現できる。

また、ソース電極１０７，１１０及びドレイン電極１０８，１０９と同層に同じ構成材料で補助電極１１１を形成するので、製造工程の簡素化が可能である。
（３）有機ＥＬ表示パネルの製造工程において、発光効率向上のために、発光層と共通電極層との間に、共通電極層から注入された電子を発光層へ輸送する機能を有する電子輸送層などの有機層を形成することが可能である。発光層を形成した後に、真空蒸着法などの成膜方法を用いて、表示パネルの前面に有機層を形成すると、補助電極と共通電極層との間にも比較的電気抵抗の高い有機層が形成され、補助電極と共通電極層との間の電気抵抗が高くなるという課題がある。これに対し、マスクを用いて、補助電極と共通電極層との接触部分を避けて有機層を成膜することにより、補助電極と共通電極層との間の電気抵抗が高くなることを防ぐことができる。また、補助電極の共通電極層との接触部分の形状を工夫することにより、マスク蒸着を行わずに、補助電極と共通電極層との間の電気抵抗が高くなることを防ぐことができる。

変形例３に係る表示パネルとして、発光層と共通電極層との間に電子輸送層などの有機層を形成する場合において、マスク蒸着を行わずに、補助電極と共通電極層との間の電気抵抗が高くなることを防ぐことのできる表示パネルを説明する。なお、実施の形態１、変形例１、変形例２と同じ構成・構成材料・製造方法については説明を省略する。
（３−１．構成）
変形例３に係る表示パネルの構成について図１３を用いて説明する。図１３は、表示パネルのＸＺ平面の断面構成の一例を示す図である。

変形例３に係る表示パネルにおいては、発光層１１８共通電極層１１９との間に、電子輸送層１２０が形成される。電子輸送層１２０については、表示パネル１０全体に連続した状態で形成されている。すなわち、上部層間絶縁層１１５に開設されたコンタクト孔の底に露出している補助電極１１４の上方にも電子輸送層１２０が形成され、さらにその上方に共通電極層１１９が形成されている。

変形例３に係る表示パネルにおける補助電極１１４と共通電極層１１９との接続部分について図１４を用いて説明する。図１４は、実施の形態１の表示パネルにおける図１３の符号２００の部分に相当する、変形例３に係る表示パネルにおける補助電極１１４と共通電極層１１９との接続部分の断面の模式図である。
図１４に示すように、下部層間絶縁層１１３の補助電極１１４の下方に位置する部分の一部にコンタクト孔が開設され底にパッシベーション層１１２が露出している。そして、このコンタクト孔に沿って、補助電極１１４にパッシベーション層１１２側（基板１００側）に凹入した凹部が形成されている。

補助電極１１４の上方には、上部層間絶縁層１１５が形成されており、上部層間絶縁層１１５には、補助電極１１４の凹部を含むコンタクト領域１１４ａが露出するコンタクト孔が開設されている。
上部層間絶縁層１１５及びコンタクト孔により露出している補助電極１１４の上方には電子輸送層１２０が形成されている。電子輸送層１２０は、補助電極１１４の凹部において、完全に又は部分的に欠落（図の端部１２０ａ〜ｂ間、または、端部１２０ｃ〜ｄ間）しており、欠落部分において補助電極１１４のコンタクト面１１４ｃが露出している。

電子輸送層１２０の上方には、共通電極層１１９が形成されている。共通電極層１１９は、電子輸送層１２０の欠落部分（端部１２０ａ〜ｂ間、または端部１２０ｃ〜ｄ間）において露出している補助電極１１４のコンタクト面１１４ｃと、直接接触するように形成されている。
（３−２．構成材料）
電子輸送層１２０は、電子輸送性が高い有機材料が用いられる。電子輸送層１２０に用いられる有機材料としては、例えば、オキサジアゾール誘導体（ＯＸＤ）、トリアゾール誘導体（ＴＡＺ）、フェナンスロリン誘導体（ＢＣＰ、Ｂｐｈｅｎ）などのπ電子系低分子有機材料が挙げられる。また、電子輸送層１２０は、電子輸送性が高い有機材料に、アルカリ金属、又は、アルカリ土類金属から選択されるドープ金属がドープされて形成された層を含んでいてもよい。また、電子輸送層１２０は、フッ化ナトリウムで形成された層を含んでいてもよい。アルカリ金属は、具体的には、Ｌｉ（リチウム）、Ｎａ（ナトリウム）、Ｋ（カリウム）、Ｒｂ（ルビジウム）、Ｃｓ（セシウム）、Ｆｒ（フランシウム）である。また、アルカリ土類金属は、具体的には、Ｃａ（カルシウム）、Ｓｒ（ストロンチウム）、Ｂａ（バリウム）、Ｒａ（ラジウム）である。

（３−３．製造方法）
変形例３に係る表示パネルの製造方法について図１５を参照して説明する。
図１５は、変形例３に係る表示パネルにおける補助電極１１４と共通電極層１１９との接続部分の製造方法を説明する図である。
まず、パッシベーション層１１２上に、下部層間絶縁層１１３を形成し（図１５（ａ））、形成した下部層間絶縁層１１３に、フォトリソグラフィー法を用いパターン形成した後、ドライエッチング法を用いエッチングを実行することにより、コンタクト孔を開設する（図１５（ｂ））。

下部層間絶縁層１１３にコンタクト孔を開設した後、スパッタリング法あるいは真空蒸着法などを用い、タングステン（Ｗ）からなる金属膜を成膜し、フォトリソグラフィー法およびエッチング法を用い、パターニングすることにより、補助電極１１４を形成する（図１５（ｃ））。このとき、コンタクト孔の内壁に沿って金属膜を形成することにより補助電極１１４の凹部を形成する。

補助電極１１４を形成した後、下部層間絶縁層１１３及び補助電極１１４を被覆するように上部層間絶縁層を形成し（図１５（ｄ））、形成した上部層間絶縁層１１５に、フォトリソグラフィー法を用いパターン形成した後、ドライエッチング法を用いエッチングを実行することにより、コンタクト孔を開設する（図１５（ｅ））。
下部層間絶縁層１１３にコンタクト孔を開設した後、真空蒸着法などにより電子輸送層１２０を形成する（図１５（ｆ））。このとき、補助電極１１４の凹部のコンタクト面１１４ｃにおいて意図的に欠落（段切れ）を発生させ、その欠落部分において補助電極１１４の凹部のコンタクト面１１４ｃが露出するように成膜する。

電子輸送層１２０を形成した後、電子輸送層１２０を被覆するように、共通電極層１１９を、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、スパッタリング法などにより形成する（図１５（ｇ））。このとき、共通電極層１１９は、電子輸送層１２０の欠落部分に回り込み、電子輸送層１２０の欠落部分において露出している補助電極１１４の凹部のコンタクト面１１４ｃに直接接触するように成膜する。

（３−４．補助電極１１４と共通電極層１１９とを直接接触させる構成）
補助電極１１４では、コンタクト面１１４ｃの傾斜角は６０［度］以上１２０［度］以下であることが望ましい。６０［度］未満では、電子輸送層１２０が断切れせず、共通電極層１１９との電気的接続を確保しにくくなる。一方、１２０［度］を超えると、共通電極層１１９も補助電極１１４の凹部の内壁で断切れしてしまい、補助電極１１４が共通電極層１１９と接触しにくくなるためである。この傾斜角は、下部層間絶縁層１１３に開設されるコンタクト孔の側面の傾斜角と一致するため、下部層間絶縁層１１３にコンタクト孔を形成する際の露光量により制御することができる。また、補助電極１１４の凹部の深さは、例えば、１［μｍ］以上から７［μｍ］の範囲で形成される。補助電極１１４の凹部の幅は、例えば２［μｍ］から１０［μｍ］の範囲で形成される。

このような形状により、補助電極１１４の上に形成される電子輸送層１２０は、補助電極１１４の凹部において途切れて（断切れして）形成される。詳細には、電子輸送層１２０では、補助電極１１４のコンタクト面１１４ｃが露出するように、端部１２０ａ，ｂ間（あるいは端部１２０ｃ、ｄ間）が離れて配置される。一方、共通電極層１１９は、この電子輸送層１２０の端部１２０ａ，ｂ間（あるいは端部１２０ｃ，ｄ間）に回り込むように、補助電極１１４のコンタクト面１１４ｃに接触して形成される。

補助電極１１４は、下部層間絶縁層１１３のコンタクト孔の側面で段切れしないように、ステップカバレッジの優れた成膜方法（例えば、スパッタリング法やＣＶＤ法）により形成することが望ましい。また、ステップカバレッジの優れた成膜方法によっても補助電極１１４の膜厚が過度に薄いと、段切れが発生する可能性があるため、膜厚は、２５［ｎｍ］以上で形成することが好ましい。

電子輸送層１２０は、補助電極１１４の凹部において段切れしてコンタクト面１１４ｃが露出するように、比較的ステップカバレッジの劣る成膜方法（例えば、真空蒸着法）により形成することが望ましい。また、電子輸送層１２０の膜厚が過度に薄いと、共通電極層１１９から発光層１１８へ電子が直接移動し、発光層１１８への電子の注入を制限する機能を果たせない。従って、電子輸送層１２０の膜厚を３［ｎｍ］以上に形成することが望ましい。一方、電子輸送層１２０の厚膜化は、電子輸送層１２０の透過率を低下させ、また、段切れの発生を阻害する。電子輸送層１２０を通過する光を過度に減衰させないため、かつ、補助電極１１４の凹部において意図的に段切れを発生させるため、電子輸送層１２０の膜厚を４０［ｎｍ］以下に形成することが好ましい。

共通電極層１１９は、電子輸送層１２０の段切れ部分にまわりこんで形成されるように、ステップカバレッジの優れた成膜方法（例えば、スパッタリング法やＣＶＤ法）により形成することが望ましい。共通電極層１１９が過度に薄いと、段切れ発生の要因にもなるため、共通電極層１１９は膜厚を２５［ｎｍ］以上に形成することが望ましい。一方、共通電極層１１９の厚膜化は、共通電極層１１９の透過率を低下させるため、共通電極層１１９は膜厚を３００［ｎｍ］以下に形成することが望ましい。

（３−５．効果）
変形例３に係る表示パネルは、補助電極１１４に凹部を設けることにより、電子輸送層１２０を段切れさせ、段切れによって露出した補助電極１１４のコンタクト面１１４ｃと共通電極層１１９とが直接接触する構成である。係る構成により、電子輸送層１２０を形成する際に、補助電極１１４を避けて形成するためにマスク蒸着を行う必要がなく、精密マスクの高精度の位置合わせに伴う生産性低下を回避することができる。

なお、変形例２に係る表示パネルのように、ＴＦＴ層及び平坦化層に補助電極を形成する場合にも、図１６，１７に示すように補助電極を形成することにより同様の効果を奏する。
（４）変形例３に係る表示パネルにおいて、電子輸送層１２０は、補助電極１１４の凹部内においてコンタクト面１１４ｃが露出するように欠落しているとしたが、共通電極層１１９と補助電極１１４との電気的接続における電気抵抗の低減することができれば、欠落しておらずコンタクト面１１４ｃが完全に露出していなくてもよい。例えば、電子輸送層１２０は、補助電極１１４の凹部内においてコンタクト面１１４ｃに接する部分が例えば、１［ｎｍ］以下の膜厚まで薄層化し、薄層化している部分において、それ以外の電子輸送層１２０の部分よりも低い電気抵抗で共通電極層１１９が補助電極１１４に電気的に接続されていてもよい。

（５）上述の実施の形態において、画素電極１１６と発光層１１８との間にホール注入層が形成されてもよい。
ホール注入層は、ホールの生成を補助し、発光層１１８に対して安定的にホールを注入及び輸送する機能を有する。ホール注入層は、例えば、銀（Ａｇ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、バナジウム（Ｖ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、イリジウム（Ｉｒ）などの酸化物、あるいは、ＰＥＤＯＴ（ポリチオフェンとポリスチレンスルホン酸との混合物）などの導電性ポリマー材料からなる層である。

（６）以上で説明した実施の形態は、いずれも本発明の好ましい一具体例を示すものである。実施の形態で示される数値、形状、材料、構成要素、構成要素の配置位置及び接続形態、工程、工程の順序などは一例であり、本発明を限定する主旨ではない。また、実施の形態における構成要素のうち、本発明の最上位概念を示す独立請求項に記載されていない工程については、より好ましい形態を構成する任意の構成要素として説明される。

また、上記の工程が実行される順序は、本発明を具体的に説明するために例示するためのものであり、上記以外の順序であってもよい。また、上記工程の一部が、他の工程と同時（並列）に実行されてもよい。
また、発明の理解の容易のため、上記各実施の形態で挙げた各図の構成要素の縮尺は実際のものと異なる場合がある。また本発明は上記各実施の形態の記載によって限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。

また、各実施の形態及びその変形例の機能のうち少なくとも一部を組み合わせてもよい。
さらに、本実施の形態に対して当業者が思いつく範囲内の変更を施した各種変形例も本発明に含まれる。
３ 補足
以下、更に、本開示の構成について説明する。

（１）本開示の第１態様に係る有機ＥＬ表示パネルは、基板と、基板上に配された薄膜半導体層と、薄膜半導体層上に配された下部絶縁層と、下部絶縁層上に部分的に配され、基板側に凹入する凹部を有する給電用の補助電極と、下部絶縁層及び補助電極の上方に配された上部絶縁層と、上部絶縁層上に配されたＥＬ素子と、を備える。上部絶縁層には、補助電極の凹部まで達するコンタクト孔が開設されている。ＥＬ素子は、上部絶縁層上のコンタクト孔が開設されていない部分に配された画素電極と、画素電極上に配された発光層と、発光層上及びコンタクト孔内に配された共通電極層と、を含む。コンタクト孔内において、共通電極層は、孔内壁及び補助電極表面に沿って形成されている。

（２）本開示の第２態様に係る有機ＥＬ表示パネルは、第１態様に係る有機ＥＬ表示パネルにおいて、ＥＬ素子は、さらに、発光層上及びコンタクト孔内、かつ共通電極層の下方に配された機能層を含む。コンタクト孔内において、機能層は、孔内壁及び補助電極表面に沿って形成され、補助電極の凹部の内壁に位置する部分が欠落している又は薄層化しており、共通電極層は、機能層の欠落により露出している補助電極と直接接触し、機能層が薄層化している部分においてそれ以外の機能層の部分よりも低い抵抗にて補助電極に電気的に接続している。

（３）本開示の第３態様に係る有機ＥＬ表示パネルは、第１態様に係る有機ＥＬ表示パネルにおいて、補助電極を第１補助電極、コンタクト孔を第１コンタクト孔と定義した場合、薄膜半導体層は、基板上に配されるゲート電極と、ゲート電極の上方に配されるソース電極及びドレイン電極と、ソース電極及びドレイン電極と同層に配される第２補助電極であって、第１補助電極の下方に位置する部分に配される第２補助電極と、を含む。下部絶縁層には、第２補助電極まで達する第２コンタクト孔が開設されている。第２コンタクト孔内において、第１補助電極は、孔内壁及び第２補助電極表面に沿って形成されている。

（４）本開示の第４態様に係る有機ＥＬ表示パネルの製造方法は、基板上に薄膜半導体層を形成する工程と、薄膜半導体層上に下部絶縁層を形成する工程と、下部絶縁層上に部分的に、基板側に凹入する凹部を有する給電用の補助電極を形成する工程と、下部絶縁層及び補助電極の上方に上部絶縁層を形成する工程と、上部絶縁層に、補助電極の凹部まで達するコンタクト孔を開設する工程と、上部絶縁層上にＥＬ素子を形成する工程と、を含む。ＥＬ素子を形成する工程は、上部絶縁層上のコンタクト孔が開設されていない部分に画素電極を形成する工程と、画素電極上に発光層を形成する工程と、発光層上及びコンタクト孔内に共通電極層を形成する工程と、を含む。共通電極層を形成する工程は、コンタクト孔内において、孔内壁及び補助電極表面に沿って共通電極層を形成する。

（５）本開示の第５態様に係る有機ＥＬ表示パネルの製造方法は、第４態様に係る有機ＥＬ表示パネルの製造方法において、ＥＬ素子を形成する工程は、さらに、発光層の上方及びコンタクト孔内、かつ共通電極層の下方に機能層を形成する工程を含む。機能層を形成する工程は、コンタクト孔内において、孔内壁及び補助電極表面に沿って、補助電極の凹部の内壁上に位置する部分において欠落する又は薄層化するよう真空蒸着法により機能層を形成する。共通電極層を形成する工程は、機能層の欠落により露出している補助電極と直接接触するように、機能層が薄層化している部分においてそれ以外の機能層の部分よりも低い抵抗にて補助電極に電気的に接続するように、共通電極層をスパッタリング法またはＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成する。

（６）本開示の第６態様に係る有機ＥＬ表示パネルの製造方法は、第４態様の有機ＥＬ表示パネルの製造方法において、補助電極を第１補助電極、コンタクト孔を第１コンタクト孔と定義した場合、薄膜半導体層を形成する工程は、基板上にゲート電極を形成する工程と、ゲート電極の上方にソース電極及びドレイン電極を形成する工程と、ソース電極及びドレイン電極と同層に第２補助電極を形成する工程と、を含む。更に、有機ＥＬ表示パネルの製造方法は、更に、下部絶縁層に、第２補助電極まで達する第２コンタクト孔を開設する工程、を含む。第１補助電極を形成する工程は、第２コンタクト孔内において、孔内壁及び第２補助電極表面に沿って、第１補助電極を形成する。

（７）本開示の第７態様に係る有機ＥＬ表示パネルは、基板と、基板上に配されたゲート電極と、ゲート電極の上方に配されたソース電極及びドレイン電極と、ソース電極及びドレイン電極と同層に配された給電用の補助電極と、ソース電極、ドレイン電極、及び補助電極の上方に配された絶縁層と、絶縁層の上方に配されたＥＬ素子と、を備える。絶縁層には、補助電極まで達するコンタクト孔が開設されている。ＥＬ層は、絶縁層上のコンタクト孔が開設されていない部分に配された画素電極と、画素電極上に配された発光層と、発光層上及びコンタクト孔内に配された共通電極層と、を含む。コンタクト孔内において、共通電極層は、孔内壁及び補助電極表面に沿って形成されている。

（８）本開示の第８態様に係る有機ＥＬ表示パネルは、基板と、基板上に配されたゲート電極と、ゲート電極の上方に配されたソース電極及びドレイン電極と、ソース電極及びドレイン電極と同層に配された給電用の第１補助電極と、ソース電極、ドレイン電極、及び第１補助電極の上方に配された下部絶縁層と、下部絶縁層上の第１補助電極の上方に位置する部分に配された給電用の第２補助電極と、下部絶縁層及び第２補助電極の上方に配された上部絶縁層と、上部絶縁層上に配されたＥＬ素子と、を備える。下部絶縁層には、第１補助電極まで達する第１コンタクト孔が開設されている。第２補助電極は、第１コンタクト孔内において第１コンタクト孔の内壁及び第１補助電極の表面に沿って形成されている。上部絶縁層には、第２補助電極まで達する第２コンタクト孔が開設されている。ＥＬ素子は、上部絶縁層上の第２コンタクト孔が開設されていない部分に配された画素電極と、画素電極上に配された発光層と、発光層上及び第２コンタクト孔内に配された共通電極層と、を含む。第２コンタクト孔内において、共通電極層は、孔内壁及び第２補助電極表面に沿って形成されている。

本発明に係る有機ＥＬ表示パネル、及び有機ＥＬ表示装置は、テレビジョンセット、パーソナルコンピュータ、携帯電話などの装置、又はその他表示パネルを有する様々な電子機器に広く利用することができる。

１ 表示装置
１０ 表示パネル
１００ 基板
１０１，１０２ ゲート電極
１０４，１０５ チャネル層
１０７，１１０ ソース電極
１０８，１０９ ドレイン電極
１１１，１１４ 補助電極
１１６ 画素電極
１１７ バンク
１１８ 発光層
１１９ 共通電極層

Claims (4)

1. 有機ＥＬ表示パネルであって、
   基板と、
   基板上に配された薄膜半導体層と、
   前記薄膜半導体層上に配された下部絶縁層と、
   前記下部絶縁層上に部分的に配され、前記基板側に凹入する凹部を有する給電用の補助電極と、
   前記下部絶縁層及び前記補助電極の上方に配された上部絶縁層と、
   前記上部絶縁層上に配されたＥＬ素子と、を備え、
   前記上部絶縁層には、前記補助電極の前記凹部まで達するコンタクト孔が開設され、
   前記ＥＬ素子は、前記上部絶縁層上の前記コンタクト孔が開設されていない部分に配された画素電極と、前記画素電極上に配された発光層と、前記発光層上及び前記コンタクト孔内に配された共通電極層と、を含み、
   前記コンタクト孔内において、前記共通電極層は、孔内壁及び前記補助電極表面に沿って形成されており、
   前記補助電極を第１補助電極、前記コンタクト孔を第１コンタクト孔と定義した場合、
   前記薄膜半導体層は、前記基板上に配されるゲート電極と、前記ゲート電極の上方に配されるソース電極及びドレイン電極と、前記第１補助電極の下方に位置する部分に配される前記ソース電極及び前記ドレイン電極と同層の第２補助電極と、を含み、
   前記下部絶縁層には、前記第２補助電極まで達する第２コンタクト孔が開設され、
   前記第２コンタクト孔内において、前記第１補助電極は、孔内壁及び前記第２補助電極表面に沿って形成されている
   有機ＥＬ表示パネル。
2. 前記ＥＬ素子は、さらに、前記発光層上及び前記コンタクト孔内、かつ前記共通電極層の下方に配された機能層を含み、
   前記コンタクト孔内において、前記機能層は、孔内壁及び前記補助電極表面に沿って形成され、前記補助電極の前記凹部の内壁に位置する部分が欠落している又は薄層化しており、
   前記共通電極層は、前記機能層の欠落により露出している前記補助電極と直接接触し、前記機能層が薄層化している部分においてそれ以外の前記機能層の部分よりも低い抵抗にて前記補助電極に電気的に接続している
   請求項１の有機ＥＬ表示パネル。
3. 有機ＥＬ表示パネルの製造方法であって、
   基板上に薄膜半導体層を形成する工程と、
   前記薄膜半導体層上に下部絶縁層を形成する工程と、
   前記下部絶縁層上に部分的に、前記基板側に凹入する凹部を有する給電用の補助電極を形成する工程と、
   前記下部絶縁層及び前記補助電極の上方に上部絶縁層を形成する工程と、
   前記上部絶縁層に、前記補助電極の前記凹部まで達するコンタクト孔を開設する工程と、
   前記上部絶縁層上にＥＬ素子を形成する工程と、を含み、
   前記ＥＬ素子を形成する工程は、
   前記上部絶縁層上の前記コンタクト孔が開設されていない部分に画素電極を形成する工程と、
   前記画素電極上に発光層を形成する工程と、
   前記発光層上及び前記コンタクト孔内に共通電極層を形成する工程と、を含み、
   前記共通電極層を形成する工程は、前記コンタクト孔内において、孔内壁及び前記補助電極表面に沿って前記共通電極層を形成し、
   前記補助電極を第１補助電極、前記コンタクト孔を第１コンタクト孔と定義した場合、
   前記薄膜半導体層を形成する工程は、
   前記基板上にゲート電極を形成する工程と、
   前記ゲート電極の上方にソース電極及びドレイン電極を形成する工程と、
   前記ソース電極及び前記ドレイン電極と同層に第２補助電極を形成する工程と、を含み、
   更に、前記下部絶縁層に、前記第２補助電極まで達する第２コンタクト孔を開設する工程、を含み、
   前記第１補助電極を形成する工程は、前記第２コンタクト孔内において、孔内壁及び前記第２補助電極表面に沿って、前記第１補助電極を形成する
   有機ＥＬ表示パネルの製造方法。
4. 前記ＥＬ素子を形成する工程は、さらに、前記発光層の上方及び前記コンタクト孔内、かつ前記共通電極層の下方に機能層を形成する工程を含み、
   前記機能層を形成する工程は、前記コンタクト孔内において、孔内壁及び前記補助電極表面に沿って、前記補助電極層の前記凹部の内壁上に位置する部分において欠落する又は薄層化するよう真空蒸着法により前記機能層を形成し、
   前記共通電極層を形成する工程は、前記機能層の欠落により露出している前記補助電極と直接接触するように、前記機能層が薄層化している部分においてそれ以外の前記機能層の部分よりも低い抵抗にて前記補助電極に電気的に接続するように、前記共通電極層をスパッタリング法またはＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成する
   請求項３の有機ＥＬ表示パネルの製造方法。

Images