JP6723613B2 - 画像処理システム、遊技機 - Google Patents

Description

本発明は、データを用いて描画した画像を複数の表示手段に表示させる画像処理システム、及び、そのような画像処理システムを用いた遊技機に関する。

画像表示技術の発達に伴い、多様な分野や多様な機器に、ディスプレイ等の画像表示装置と共に、この画像表示装置に表示させる画像を形成する画像処理システムが用いられている。従来、ＭＰＥＧなどの圧縮アルゴリズムにより得られた動画の圧縮符号化データを記憶し、それを復号化して液晶等の画像表示装置に表示する画像処理システムが多数提案されている。近年、例えば、ゲーム機やパチンコ機などの遊技機等においては、一の機器に複数のディスプレイ（表示手段）が用いられ、個々のディスプレイに動画や静止画などを表示することで演出効果を高めることも多くなっている。

また、近年は画像の解像度の高まりに伴って画像情報の大容量化が進み、画像処理や画像形成時に、大量の圧縮符号化データを処理する必要性が高まっている。このような必要性に対応する手段として、従来、画像処理用の集積回路の外部にＮＡＮＤ型フラッシュメモリ等、安価かつ大容量のメモリを用いて画像処理を行うと共に、形成された画像を表示装置に画像を表示する技術が知られている（例えば、特許文献１参照）。また、従来、外部メモリとオンチップメモリを備えた画像処理プロセッサにおいて、判定手段が、データ処理手段により外部記憶装置の所定のアドレス範囲から読み出された一連のデータを内部記憶手段に書き込むべきか否か判定して、書き込むべきと判定したデータを内部記憶手段に書き込み、データ処理手段が、外部記憶装置の同じアドレス範囲のデータを再び読み出すとき、その代わりに内部記憶手段からデータを読出すことで画像処理を行う発明が知られている（例えば、特許文献２参照）。

特開２０１１−１４７８１５号公報 特開２００５−１８４２８号公報

ここで、大量の圧縮符号化データを処理するためには、メモリの容量を大きくし、メモリの読み出しや書き込みの速度を高速化する必要がある。しかしその一方、メモリの大容量化や高速化を図れば画像処理システムの製造コストが高騰する。この問題は、一の機器に複数のディスプレイが設けられてより多くの画像情報を処理すべき環境において一層顕著になる。

しかし、上記特許文献１においては、画像処理における並列処理や並行処理の数の増大に伴い外部メモリの数や外部メモリに接続される配線の数も増やさなければならないので、ディスプレイの数が多くなって並列処理や並行処理されるべきデータが多くなると画像処理システムの製造コストが増大し、データの大量処理や高速処理に事実上の限度が生ずるという問題がある。

また、上記特許文献２においては、データの読み出し元のアドレスを基準に特定のデータを内部記憶手段に記憶させることはできても、画像処理における処理手順自体は従来と同様のメモリの使用に基づいて行われるため、複数のディスプレイで用いられるデータの大量処理や高速処理を行うには至らないという問題がある。

本発明は上記課題に鑑みてなされたものであり、複数の画面に同時に画像を表示させる際に、画像形成と画像表示とを高速に行うことができると共に製造コストの高騰を抑止できる画像処理システム、及びそのような画像処理システムを用いた遊技機を提供することを課題としている。

かかる課題を解決するために、請求項１に記載の発明は、複数の表示手段に画像を表示させるための画像処理システムであって、前記表示手段に表示させる画像を形成する画像形成手段と、該画像形成手段によって、前記複数の表示手段のうちの少なくとも何れかにおいて表示される画像を描画して画像データを生成するための描画領域として用いられる第一の記憶手段と、前記画像形成手段によって、前記表示手段の数量に対応した数量形成される、前記第一の記憶手段において生成された前記画像データを格納する複数の第二の記憶手段と、該第二の記憶手段から前記画像データを取得してそれぞれの前記表示手段に表示させる、それぞれの前記表示手段に対応して設けられた複数の画像表示回路と、前記第一の記憶手段と前記第二の記憶手段との間での前記画像データの送受信、及び、前記第二の記憶手段と前記画像表示回路との間での前記画像データの送受信を行うための送受信手段とを備え、前記第一の記憶手段及び前記複数の画像表示回路は、それぞれ前記画像データを生成し表示を行わせる画像処理装置本体部に設けられ、前記画像処理装置本体部には前記送受信手段を構成する外部通信手段が接続されると共に、該外部通信手段には前記第二の記憶手段が接続され、前記第一の記憶手段は、前記第二の記憶手段よりも記録されたデータへのアクセス速度が高速であり、前記第二の記憶手段は、前記第一の記憶手段よりも前記データの記憶容量が大きく構成され、前記画像形成手段は、前記第一の記憶手段において生成された前記画像データを前記画像処理装置本体部から前記第二の記憶手段に移動させて前記第二の記憶手段に記憶させると共に、前記第二の記憶手段に記憶された前記画像データを前記画像処理装置本体部に移動させて該移動させた前記画像データを前記画像表示回路に供給し、前記画像データに基づく画像を前記表示手段に表示させることを特徴とする。

請求項２に記載の発明は、請求項１に記載の構成に加え、前記第一の記憶手段の前記描画領域は、前記表示手段のうちで総画素数が最大のものに表示される一フレームのデータ量以上で全ての前記表示手段で表示される一フレームのデータ量の合計以下の容量に形成され、前記第二の記憶手段は、全ての前記表示手段で表示される一フレームのデータ量の合計以上の容量に形成されていることを特徴とする。

請求項３に記載の発明は、請求項１又は２に記載の構成に加え、前記第二の記憶手段は、全ての前記表示手段で表示される一フレームのデータ量の合計の２倍以上の容量に形成されると共に、２以上の複数バッファ構成によって、生成された前記画像の格納による一時的な保管と格納された前記画像の前記画像表示回路への送信とを行うように構成されていること特徴とする。

請求項４に記載の発明は、請求項１乃至３の何れか一つに記載の構成に加え、前記画像形成手段と前記第一の記憶手段との間のデータ伝送の第一の帯域幅は、前記画像表示回路と前記第二の記憶手段との間のデータ伝送の第二の帯域幅に対し、下記式（１）の関係を有するよう構成されたことを特徴とする。
レイヤ数＋１．５≦第一の帯域幅／第二の帯域幅≦レイヤ数×２＋２．５・・・（１）
請求項５に記載の発明は、請求項１乃至４の何れか一つに記載の構成に加え、前記第一の記憶手段と、前記第二の記憶手段とは、それぞれＲＡＭによって形成されたことを特徴とする。

請求項６に記載の発明は、遊技機であって、複数の表示手段を備え、請求項１乃至５の何れか一つに記載の画像処理システムを用いたことを特徴とする。

請求項１に記載の発明によれば、第一の記憶手段を、描画手段が、複数の表示手段のうちの少なくとも何れかにおいて表示される画像を描画して画像データを生成するための描画領域として用いるように構成し、第二の記憶手段を、描画手段が、第一の記憶手段において生成された画像データを格納するように構成したことにより、描画手段は、画像データの生成処理と、生成された画像データの一時的な保管とを、第一の記憶手段と第二の記憶手段とにおいて同時並行して行うことができる。また、第一の記憶手段と第二の記憶手段との間での画像データの送受信、及び、第二の記憶手段と画像表示回路との間での画像データの送受信を行うための送受信手段を備え、画像処理装置本体部には、送受信手段を構成する外部通信手段が接続されると共に、外部通信手段には第二の記憶手段が接続され、第一の記憶手段は、第二の記憶手段よりも記録されたデータへのアクセス速度が高速であり、第二の記憶手段は、第一の記憶手段よりもデータの記憶容量が大きく構成されていることにより、第一の記憶手段で全ての表示手段で表示する画像の画像データを高速に生成して第二の記憶手段に送ると共に、第二の記憶手段において、それぞれの表示手段に表示させるための画像データを格納して一時的に保管することができる。しかも、第一の記憶手段で行われる処理を、画像データの生成において、処理の高速性が求められる最低限の処理のみとして、第一の記憶手段の容量が過大になることを抑止できる。また、第一の記憶手段よりも容量の大きい第二の記憶手段で表示手段に表示させる画像データを一時的に保管することで、視覚的に違和感のない静止画や動画をそれぞれの表示手段で表示させることができる。これにより、複数の画面に同時に画像を表示させる際に、画像形成と画像表示とを高速に行うことができると共に製造コストの高騰を抑止できる画像処理システムを提供できる。

請求項２に記載の発明によれば、第一の記憶手段の描画領域は、表示手段のうちで総画素数が最大のものに表示される一フレームのデータ量以上で全ての表示手段で表示される一フレームのデータ量の合計以下の容量に形成されていることにより、第一の記憶手段を、全ての表示手段で表示する画像データを高速に生成して第二の記憶手段に送るために必要な容量として構成できる。また、第二の記憶手段は、全ての表示手段で表示される一フレームのデータ量の合計以上の容量に形成されていることにより、第二の記憶手段を、それぞれの表示手段に表示させるための画像データを、表示手段ごとに一時的に保管するために必要な容量として構成できる。これにより、複数の画面に同時に画像を表示させる際に、画像形成と画像表示とを高速に行うことができると共に製造コストの高騰を抑止できる画像処理システムを提供できる。

請求項３に記載の発明によれば、第二の記憶手段において、２以上の複数バッファ構成による画像の一時的な保管と形成された画像の画像表示回路への送信とを連続的かつ高速に行うことが可能になる。これにより、複数の画面に同時に画像を表示させる際に、画像形成と画像表示とを高速に行うことができると共に製造コストの高騰を抑止できる画像処理システムを提供できる。

請求項４に記載の発明によれば、第一の帯域幅と第二の帯域幅とで所定の演算を行った結果得られる値を、レイヤ数を基準とした所定の値との関係によって規定することにより、第一の記憶手段を用いた画像データの構成と第二の記憶手段を用いた画像データの一時的な保管及び画像表示回路への送信とを行う際に、第一の記憶手段から第二の記憶手段へのデータ送信、第二の記憶手段から画像表示回路へのデータ送信を連続して、かつ同時並行に行うことが可能となる。これにより、複数の画面に同時に画像を表示させる際に、画像形成と画像表示とを高速に行うことができると共に製造コストの高騰を抑止できる画像処理システムを提供できる。

請求項５に記載の発明によれば、データの読み出し及び書き込み並びに記録されたデータへのランダムアクセスが可能なＲＡＭを第一の記憶手段と第二の記憶手段とにそれぞれ用いて、複数の画面に同時に画像を表示させる際に、画像形成と画像表示とを高速に行うことができると共に製造コストの高騰を抑止できる画像処理システムを構成できる。

請求項６に記載の発明によれば、本発明の画像処理システムを用いた、複数の画面に同時に画像を表示させる際に、画像形成と画像表示とを高速に行うことができると共に製造コストの高騰を抑止できる遊技機を提供することができる。

この発明の実施の形態に係る画像処理システム及び遊技機の全体構成を示す図である。 同上画像処理システムの内部メモリと外部メモリとにおける処理内容を模式的に示す図である。 同上画像処理システムの、処理を適正に行うための外部メモリと内部メモリの読み出し／書き込み速度の関係を画像データのレイヤ毎に示した図である。 同上画像処理システムの処理手順を示すフローチャートである。 同上画像処理システムの処理手順を模式的に示す図である。

図１乃至図５に、この発明の実施の形態を示す。

［基本構成］
図１は、この実施の形態に係る画像処理システム及び遊技機の全体構成を示すブロック図である。

図１に示す画像処理システム１Ａは、パチンコ機、パチスロ等の遊技機１００に組み込まれ、遊技機１００の複数の表示部６_０，６_１，・・・６_ｎに表示される画像を形成するために用いられる。画像処理システム１Ａは遊技機１００の筐体内に配設される。

図１に示す、この実施の形態の画像処理システム１Ａは、画像処理装置１と、第一の補助記憶装置２と、第二の補助記憶装置３と、「第二の記憶手段」としての外部メモリ４と、複数の表示部６_０，６_１，・・・６_ｎとを備えている。第一の補助記憶装置２と、第二の補助記憶装置３と、外部メモリ４は、「送受信手段」としての外部データバス５にバス接続されると共に、この外部データバス５を介して画像処理装置１に接続されている。

画像処理システム１Ａの画像処理装置１は、例えばＧＰＵ（Graphics Processing Unit）であって、コンピュータ装置やコンピュータユニットにおいて画像処理や画像描画を行うための各種の構成を備えたユニットである。この実施の形態においては、画像処理装置１は、各種のプログラムやデータに基づいて複数の画像（静止画、動画のいずれも含む）を形成し、形成したそれぞれの画像を表示部６_０，６_１，・・・６_ｎに表示させる。

画像処理装置１は、制御部７、描画部８、転送部９、「第一の記憶手段」としての内部メモリ１０、表示回路部１１、通信インターフェース（Ｉ／Ｆ）部１２を備え、これらの構成が「送受信手段」としての内部データバス１３にバス接続されている。そして、表示回路部１１には、表示部６_０，６_１，・・・６_ｎと同数の複数の画像表示回路１４_０，１４_１，・・・１４_ｎが設けられている。

制御部７は、例えばＣＰＵ（Central Processing Unit）であって、画像処理装置１全体の信号やデータの送受信、及び信号処理やデータ処理を統括的に制御する。具体的には、例えば、第一の補助記憶装置２から制御情報のプログラムを読み込み、このプログラムに基づいて画像処理システム１Ａの描画部８、転送部９等の各構成要素を制御すると共に、遊技機１００の上位制御部から要求される画像データを画像処理システム１Ａで形成するためのコマンド生成を行う。

描画部８は、画像処理や画像描画に必要な各種の処理を行う。この実施の形態においては、描画部８は、制御部７から供給される（制御部７が遊技機１００の上位制御部から要求された画像を形成するためのディスプレイリスト（図示せず）に基づいて、グラフィック描画等を行うことで、それぞれの表示部６_０，６_１，・・・６_ｎに表示される画像を構成する所定の単位（例えば動画の１フレームを構成する各レイヤ（階層））ごとの画像のデータを構成する描画データ（以下単に「レイヤデータ」と称する。本明細書において同じ。）を生成する処理や、レイヤデータに基づいて、それぞれの表示部６_０，６_１，・・・６_ｎに表示される画像としての画像データ（以下単に「画像データ」と称する。本明細書において同じ。）を生成する処理等を行う。

具体的には、例えば、描画部８は、内部メモリ１０を作業領域として、第二の補助記憶装置３から読み込んだ画像形成に必要な画像コンテンツのデータ（例えばＭＰＥＧ等の圧縮ＣＯＤＥＣで圧縮されたデータ）を用いて所定の描画処理を行い、描画処理の結果として、個々のレイヤデータや画像データを生成する（図２参照。詳しくは後述する。）。

転送部９は、制御部７の制御により、内部メモリ１０のフレームバッファ１１０に記録された画像データを外部メモリ４に転送して一時的に保管する。具体的には、例えば、転送部９は、制御部７の制御により、内部メモリ１０のフレームバッファ１１０に格納された画像データを読み出して取りこみ、取りこんだ画像データを外部メモリ４の何れかの格納領域（例えば格納領域１６_０の第一領域１６１_０）に書き込んで格納する。これにより、画像データを外部メモリ４に一時的に保管する（詳しくは後述する。）。

内部メモリ１０は、例えばｅＤＲＡＭ（embedded DRAM）やＳＲＡＭ（Static Random Access Memory）等、記録されたデータに対する高速なアクセスが可能な記憶手段である。内部メモリ１０は、描画部８における描画処理の作業領域として用いられ（図２参照。詳しくは後述する。）、画像データを格納する「描画領域」としてのフレームバッファ１１０と、レイヤデータを格納するレイヤデータ格納部１２０とを有している。

内部メモリ１０のフレームバッファ１１０の容量は、外部メモリ４の容量や、複数の表示部６_０，６_１，・・・６_ｎに一度に表示させる画像のデータ量等に基づいて設定される（図３参照。詳しくは後述する。）。

表示回路部１１、及び画像表示回路１４_０，１４_１，・・・１４_ｎは、外部メモリ４に格納された画像データを取得して、表示部６_０，６_１，・・・６_ｎに表示可能なデータ形式に変換し、各種画像を表示部６_０，６_１，・・・６_ｎに送信して表示させるための各種の処理を行う。具体的には、表示回路部１１は、外部メモリ４に記録された画像データを読み込み、画像表示回路１４_０，１４_１，・・・１４_ｎに送る。それぞれの画像表示回路１４_０，１４_１，・・・１４_ｎは、取得した画像データを表示部６_０，６_１，・・・６_ｎに表示可能なデータに変換し、データ伝送部１５_０，１５_１，・・・１５_ｎを介して表示部６_０，６_１，・・・６_ｎに送信し、表示部６_０，６_１，・・・６_ｎに画像表示させる。

通信インターフェース部１２は、画像処理装置１の内部と外部でのデータの送受信を行うために必要な各種の処理（例えばデータ自体の変換や、送受信のためのアドレス情報の変換等）を行う。

内部データバス１３は、画像処理装置１の内部での各構成間でのデータや信号の送受信経路を構成する。内部データバス１３は、複数のデータや信号を同時に並行して送受信できるように構成することが望ましい。

第一の補助記憶装置２は、例えば各種のＲＯＭであり、外部データバス５及び内部データバス１３によって画像処理装置１に接続されている。第一の補助記憶装置２には、画像処理システム１Ａの描画部８、転送部９等の各構成要素を制御するプログラム等が記録されている。

第二の補助記憶装置３も、例えば各種の記憶装置であり、外部データバス５及び内部データバス１３によって画像処理装置１に接続されている。第二の補助記憶装置３には、表示部６_０，６_１，・・・６_ｎに画像を描画処理し、画像形成するために用いられる各種コンテンツデータが記録されている。具体的には、第二の補助記憶装置３はＳＳＤ（Solid State Device）で、例えばＭＰＥＧ等の圧縮ＣＯＤＥＣによって圧縮された、描画部８の処理により画像データを生成するための圧縮データが記録されている。

外部メモリ４は、各種のＲＡＭであって、内部メモリ１０のフレームバッファ１１０において描画処理された画像データが転送されて記録される。外部メモリ４は、内部メモリ１０よりも記録されたデータに対するアクセス速度は低速だが、内部メモリ１０よりも記憶容量が大きく形成可能なＳＤＲＡＭ（Synchronous DRAM）やＧＤＤＲ（Graphics DDR）などが利用できる。

前述の通り、外部メモリ４においては、表示部６_０，６_１，・・・６_ｎにそれぞれ表示される１フレームごとの画像データが格納される。具体的には、外部メモリ４は、複数、例えば表示部６_０，６_１，・・・６_ｎの数と同数（つまりｎ＋１個）の格納領域１６_０，１６_１，・・・１６_ｎが形成されている。さらに、それぞれの格納領域が２つに分割されて第一領域１６１_０，１６１_１，・・・１６１_ｎと第二領域１６２_０，１６２_１，・・・１６２_ｎが形成され、ダブルバッファリング（２つの格納領域において、一方の格納領域例えば第一領域１６１_０に内部メモリ１０にて生成された画像データが格納されて一時的に保管され、他方の格納領域例えば第二領域１６２_０から格納された画像データの転送が行われる状態を交互に繰り返し行う処理のこと。）が行われるように構成されている。なお、この実施の形態においては、格納領域を第一及び第二領域の二つを利用したダブルバッファリングとしたが、これに限るものではなく、二以上の複数の領域を構成した複数バッファ構成であれば良い。

外部メモリ４の記憶容量は、複数の表示部６_０，６_１，・・・６_ｎに一度に表示させる画像のデータ量等に基づいて設定される（図３参照。詳しくは後述する。）。

外部データバス５は、画像処理装置１の外部の各構成を、相互にデータや信号の送受信を可能な状態に接続してデータや信号の送受信経路を形成する。複数のデータや信号を同時に並行して送受信できるように構成することが望ましい。

なお、内部データバスのバス幅が数千ビットに設定することが可能であるのに対し、ＰＣＩ等、外部機器の接続インターフェースとして利用されるバス幅は６４ビットであり、同一周波数で駆動すると、数百分の１〜数十分の１程度の伝送速度になることが一般的である。内部データバス１３及び外部データバス５の帯域幅（通信速度）は、内部メモリ１０のフレームバッファ１１０の容量や、外部メモリ４の容量、すなわち、複数の表示部６_０，６_１，・・・６_ｎに一度に表示させる画像のデータ量等に基づいて設定される（詳しくは後述する。）。

［描画部による、内部メモリにおける処理と外部メモリへの転送］
図２に、この実施の形態の画像処理システム１Ａの、描画部８による内部メモリ１０における処理と外部メモリ４への転送処理を模式的に示す。

図２に示すように、この実施の形態において、描画部８は、内部メモリ１０のレイヤデータ格納部１２０、フレームバッファ１１０を作業領域に用いて、個々の表示部６_０，６_１，・・・６_ｎで表示させる１フレームごとの画像データを生成する。

具体的には、描画部８は、第二の補助記憶装置３（図１参照）から読み込んだ画像形成に必要な画像コンテンツのデータ（例えばＭＰＥＧ等の圧縮ＣＯＤＥＣで圧縮されたデータ）を用いて所定の描画処理を行う。

例えば、図２に示すように、背景、人物、煙のエフェクトが存在する画像の場合、まず、背景レイヤに関するデータを第二の補助記憶装置３から読み取り、描画部８でデコードし、その結果である背景レイヤデータを内部メモリ１０のレイヤデータ格納部１２０に記憶する。その後、描画部８は内部メモリ１０のレイヤデータ格納部１２０に記憶された背景レイヤデータと、フレームバッファ１１０に格納されている画像データ（背景レイヤ作成時にはフレームバッファ内のデータは空の状態か、或いは単色）とを読み取り、フレームバッファ１１０内の画像データ上に背景レイヤの画像を重ね合わせて描画し、描画結果である画像データ（Ａ）は内部メモリ１０のフレームバッファ１１０に格納される。

次に、図柄レイヤに関するデータを第二の補助記憶装置３から読み取り、描画部８でデコードし、その結果である図柄レイヤデータを内部メモリ１０のレイヤデータ格納部１２０に記憶する。その後、レイヤデータ格納部１２０に記憶した図柄レイヤデータと、フレームバッファ１１０に格納されている画像データ（Ａ）とを読み込み、画像データ（Ａ）と図柄レイヤデータとを重ね合わせて描画し、描画結果である画像（Ｂ）は内部メモリ１０のフレームバッファ１１０に格納される。

更に、エフェクトレイヤに関するデータを第二の補助記憶装置３から読み取り、描画部８でデコードし、その結果であるエフェクトレイヤデータを内部メモリ１０のレイヤデータ格納部１２０に記憶する。その後、レイヤデータ格納部１２０に記憶したエフェクトレイヤデータと、フレームバッファ１１０に格納されている画像データ（Ｂ）とを読み込み、画像データ（Ｂ）とエフェクトレイヤデータとを重ね合わせて描画し、描画結果である画像（Ｃ）は内部メモリ１０のフレームバッファ１１０に格納される。

すべてのレイヤの画像がフレームバッファ１１０の画像データと合成されると、画像データはフレームバッファ１１０から通信インターフェース部１２を介して外部メモリ４の格納領域例えば格納領域１６_０の第一領域例えば第一領域１６１_０、もしくは第二領域例えば第二領域１６２_０、のいずれか一方（例えば第一領域１６１_０）に転送され、記憶される（図２参照）。その際、外部メモリ４の他方の領域（例えば第二領域１６２_０）には前フレームで描画された画像データが格納されている（図２参照）。表示回路部１１は、その他方の領域から画像データを読み出し、対応する特定の表示部例えば表示部６_０に表示する。

なお、図２には、外部メモリ４の一の格納領域１６_０の第一領域１６１_０と第二領域１６２_０との処理のみを記載しているが、他の格納領域１６_１，・・・１６_ｎの第一領域１６１_１，・・・１６１_ｎと第二領域１６２_１，・・・１６２_ｎとにおいても同様の処理が行われる。そして、処理の結果、画像データが対応する表示部６_１，・・・６_ｎに表示される。

読み出しの高速な内部メモリ１０において描画処理を行い個々の画像データを生成し、表示部６_０，６_１，・・・６_ｎに対応する数の格納領域１６_０，１６_１，・・・１６_ｎを持つ外部メモリ４に１フレームごとの画像データを格納することにより、個々の画像データの生成を高速に行いつつ、その画像データを用いて個々の表示部６_０，６_１，・・・６_ｎで表示させることができる。即ち、描画処理による個々の画像データの生成と、その画像データを用いた１フレームごとの画像データの生成とを、連続した処理として行い、画像データを生成する処理の高速化を図り、動きの滑らかな動画再生を実現できる。

［メモリ容量及び転送速度の設定の前提］
例えば、遊技機１００に５つの表示部６_０，６_１，・・・６_４が設けられており、それぞれの表示部６_０，６_１，・・・６_４が下記＜表１＞に示すスペックである場合を考える。

＜表１＞

この場合、従来技術においては、全ての表示部６_０，６_１，・・・６_４における処理を高速化するためには、内部メモリ１０のフレームバッファ１１０の容量は、表示部６_０，６_１，・・・６_４の必要メモリ容量の合計以上の大きさ、例えば５５０Ｍｂが必要とされる。すなわち、描画部が描画する全ての画像データをフレームバッファ１１０に記憶しておき、それを表示回路で表示するためである。

しかし、上述の通り、内部メモリ１０は高価であり、内部メモリ１０のメモリ容量の増大はコストの高騰につながる。

一方、複数の表示部６_０，６_１，・・・６_４で画像を表示することに鑑みれば、アクセス速度が低速な外部メモリ４を利用して、最小限の内部メモリで画像を描画することが望まれるが、複数の表示部６_０，６_１，・・・６_４への表示を前提として、どの程度の外部メモリ容量を確保し、またどの程度の内部メモリ容量で描画処理を行えば良いかという点については従来考慮されていなかった。

そこで、この実施の形態においては、上述の通り、外部メモリ４よりデータの読み出し速度が高速な内部メモリ１０と、内部メモリ１０より容量の大きな外部メモリ４とを用いて画像データを生成するにあたり、複数の表示部６_０，６_１，・・・６_４の解像度から内部メモリ容量と外部メモリ容量との関係及び内部メモリの転送速度と外部メモリの転送速度との関係を見出し、最小限の内部メモリ容量とすることでコストを抑えた複数表示部対応の画像処理装置を提供するものである。

以下、メモリ容量を過大にすることなくそれぞれの表示部６_０，６_１，・・・６_４に動きの滑らかな動画を表示できる、内部メモリ１０及び外部メモリ４のメモリ容量、内部データバス１３及び外部データバス５（のうちの帯域幅の小さい方）の帯域幅、及び、内部メモリ１０に記録されたデータへのアクセス速度、の設定態様の一例を挙げる。

［内部メモリの容量の設定］
この実施の形態の画像処理システム１Ａにおいては、内部メモリ１０のメモリ容量、具体的には、処理を行う際に内部メモリ１０に形成されるフレームバッファ１１０の容量は、全ての表示部６_０，６_１，・・・６_４の中で最大解像度ものに表示される１フレーム分の画像データを格納できる容量よりも大きく、かつ、全ての表示部６_０，６_１，・・・６_４において最大解像度の画像を１フレーム分格納できる容量よりも小さく設定されている。

例えば、画像処理システム１Ａの表示部６_０，６_１，・・・６_４が上記＜表１＞に記載のスペックになっている場合、フレームバッファ１１０の容量は、下記式（１）に示すように設定する。

約２８３Ｍｂ（表示部６_０（即ち、全ての表示部６_０，６_１，・・・６_４の中で最大解像度もの）の１フレーム分の画像データを格納できるメモリ容量に略同一）＜内部メモリ１０のフレームバッファ１１０の容量＜約５４８Ｍｂ（全ての表示部６_０，６_１，・・・６_４の１フレーム分の画像データを全て格納できるメモリ容量に略同一）・・・（１）

［外部メモリの容量の設定］
この実施の形態の画像処理システム１Ａにおいては、前述の通り、外部メモリ４にそれぞれの表示部６_０，６_１，・・・６_４と同数の格納領域１６_０，１６_１，・・・１６_ｎが設けられ、それぞれの格納領域において描画部８がダブルバッファリングによる処理を行う。即ち、それぞれの格納領域を２つに分割し、分割された一方の領域（例えば格納領域１６_０の第一領域１６１_０）を内部メモリ１０において生成された画像データを格納して一時的に保管する領域、他方の領域（例えば格納領域１６_０の第二領域１６２_０）を、格納された画像データを表示回路部１１に送るための領域として用いる。

このような処理を実現するため、この実施の形態において、外部メモリ４のそれぞれの格納領域１６_０，１６_１，・・・１６_ｎは、全ての表示部６_０，６_１，・・・６_４の中で最大解像度のもの（表１においては表示部６_０）の１フレーム分の画像データを格納できるメモリ容量の２倍以上のメモリ容量となるように設定する。

例えば、画像処理システム１Ａの表示部６_０，６_１，・・・６_４が上記＜表１＞に記載のスペックになっている場合、外部メモリ４の容量は、下記式（２）に示すように設定する。

外部メモリ４の容量≧１０９６Ｍｂ（約５４８Ｍｂ×２）・・・（２）

［外部メモリと内部メモリとの転送速度の関係］
例えば、５台の表示部６_０，６_１，・・・６_４のスペックが＜表１＞に示す通りであり（４Ｋ２Ｋ：１台、Full HD：４台）、それぞれの表示部６_０，６_１，・・・６_４で表示される画像（動画）が３０ｆｐｓであった場合、全ての表示部６_０，６_１，・・・６_４に伝送すべきデータ量は、下記値（３）（４）に基づく、下記式（５）の通りとなる。

表示部６_０，６_１，・・・６_４全画面分の容量：５４８Ｍｂ・・・（３）
１秒間の表示フレーム数：３０ｆｐｓ・・・（４）
１秒間に表示部６_０，６_１，・・・６_４に伝送すべきデータ量＝（３）×（４）＝５４８（Ｍｂ）×３０（ｆｐｓ）＝１６.４６１Ｇｂ・・・（５）

この転送速度が画像表示回路１４_０，１４_１,・・・１４_ｎが外部メモリ４からデータを読み出すために必要な速度であり、また転送部９による内部メモリ１０のフレームバッファ１１０からの描画データの書き込みも同時に行われるので、最低でも外部メモリ４の転送速度は、上記（５）の１６．４６１Ｇｂｐｓの２倍である、下記式（６）に示す値となる。

外部メモリ４の転送速度≧３２．９２２Ｇｂｐｓ・・・（６）

なお、この転送速度の値は表示部６_０，６_１，・・・６_４のスペックによって変化する。例えば、５台の表示部６_０，６_１，・・・６_４の全てが表示部６_０と同じく４Ｋ２Ｋの解像度を有する場合、外部メモリ４の容量は下記式（７）に示す通りとなり、外部メモリ４の動作周波数は、下記式（８）に示す通りとなる。

外部メモリ４の容量＝２８３．１（Ｍｂ）×５（台）×２（倍）＝約２．８Ｇｂ・・・（７）
外部メモリ４の転送速度＝１４１５．５（Ｍｂｉｔ）×３０（ｆｐｓ）×２（倍）＝８４．９３０Ｇｂｐｓ・・・（８）

上記式（３）〜式（８）等を総合すると、外部メモリ４の転送速度は、下記式（９）に示す通りとなる。

外部メモリ４の転送速度≧表示部６_０，６_１，・・・６_４の解像度に対応した必要メモリ容量の合計×１秒間の表示フレーム数×２・・・（９）

［内部メモリ１０の転送速度］
内部メモリ１０においては、描画部８における圧縮符号化データのデコード結果の書き込み／読み出し、描画部８における描画データの書き込み／読み出し、転送部９への読み出し等が同時に行われる。そのため、それらの処理が遅滞なく行われる必要がある。

ここで、内部メモリ１０の書き込み、読み出しに必要な速度を、画像データのレイヤを基準として検討する。

＜画像のレイヤ数が１の場合＞
この例においては、下記の処理が行われる。
［手順Ａ］
（手順０１）第二の補助記憶装置３に格納された符号化データを描画部８でデコードし、そのデコード結果であるレイヤデータを内部メモリ１０のレイヤデータ格納部１２０に書き込み
（手順０２）内部メモリ１０のレイヤデータ格納部１２０に格納されたレイヤデータを描画部８が読み込み
（手順０３）フレームバッファ１１０に格納されている画像データを描画部８が読み込み
（手順０４）レイヤデータと画像データとを合成し、合成した画像データをフレームバッファ１１０に書き込み
（手順０５）フレームバッファ１１０に格納されている画像データを読み出し、転送部９を介して外部メモリ４へ転送
そして、外部メモリ４への書き込みと読み出しである２つの処理の合計処理速度を「１」とすると、［手順Ａ］の処理を行うためには、内部メモリ１０へのアクセスが上記手順０１〜手順０５に記載したように合計で５回生じるので、書き込み、読み出しの速度は、外部メモリ４の２．５倍（＝５アクセス／２アクセス）必要となる（図３の矢印２００参照）。

＜画像のレイヤ数が２の場合＞
この場合、符号化データのデコードはレイヤ毎に行われるので、デコード結果の書き込み及びデコード結果の読み込みは２回ずつ行われ、また描画が完了した１フレームの画像データを、転送部９を介して外部メモリ４に格納するための読み出しも１回である。一方、内部メモリ１０のレイヤデータ格納部１２０に格納されたレイヤデータとフレームバッファ内の画像データとの合成は、レイヤ毎に行われる場合もあれば、レイヤ毎に行わず、各レイヤデータをレイヤデータ格納部１２０に格納し、全てのレイヤデータが格納された後にフレームバッファ１１０内の画像データに合成する場合もある。

そこで、描画部８が全てのレイヤを一度に合成する場合の手順を［手順Ｂ］、レイヤ毎に合成を行う場合の手順を［手順Ｃ］として記載する。
［手順Ｂ］
（手順１１）第二の補助記憶装置３に格納された符号化データを描画部８でデコードし、そのデコード結果である第１レイヤデータを内部メモリ１０のレイヤデータ格納部１２０に書き込み
（手順１２）第二の補助記憶装置３に格納された符号化データを描画部８でデコードし、そのデコード結果である第２レイヤデータを内部メモリ１０のレイヤデータ格納部１２０に書き込み（なお、この場合、レイヤデータ格納部１２０には、第１レイヤデータと第２レイヤデータとを格納しておくための容量が必要である。）
（手順１３）描画部８がフレームバッファ１１０に格納されている画像データを読み込み
（手順１４）内部メモリ１０のレイヤデータ格納部１２０に格納された第１レイヤデータを読み込み
（手順１５）内部メモリ１０のレイヤデータ格納部１２０に格納された第２レイヤデータを読み込み
（手順１６）手順２３〜手順２４で読み込んだ画像データ、第１、第２レイヤデータを合成し、合成した画像データをフレームバッファ１１０に書き込み
（手順１７）フレームバッファ１１０に格納されている画像データを読み出し、転送部９を介して外部メモリ４へ転送
そして、この場合、外部メモリ４への書き込み、読み出しである２つの処理の合計処理速度を「１」とすると、［手順Ｂ］の処理を行うためには、内部メモリ１０へのアクセスが上記手順１１〜手順１７に記載したように合計で７回生じるので、書き込み、読み出しの速度は、外部メモリ４の３．５倍（＝７アクセス／２アクセス）必要となる（図３の矢印３００参照）。
［手順Ｃ］
（手順２１）第二の補助記憶装置３に格納された符号化データを描画部８でデコードし、そのデコード結果である第１レイヤデータを内部メモリ１０のレイヤデータ格納部１２０に書き込み
（手順２２）内部メモリ１０のレイヤデータ格納部１２０に格納された第１レイヤデータを描画部８が読み込み
（手順２３）描画部８がフレームバッファ１１０に格納されている画像データを読み込み
（手順２４）第１レイヤデータと画像データとを合成し、合成した第１画像データをフレームバッファ１１０に書き込み
（手順２５）第二の補助記憶装置３に格納された符号化データを描画部８でデコードし、そのデコード結果である第２レイヤデータを内部メモリ１０のレイヤデータ格納部１２０に書き込み（第１レイヤデータに上書き可能）
（手順２６）描画部８が内部メモリ１０のレイヤデータ格納部１２０に格納された第２レイヤデータを読み込み
（手順２７）描画部８がフレームバッファ１１０に格納されている第１画像データを読み込み
（手順２８）第１レイヤデータと第１画像データとを合成し、合成した第２画像データをフレームバッファ１１０に書き込み
（手順２９）フレームバッファ１１０に格納されている第２画像データを読み出し、転送部９を介して外部メモリ４へ転送
そして、外部メモリ４の書き込み、読み出しである２つの処理の合計処理速度を「１」とすると、［手順Ｃ］の処理を行うためには、内部メモリ１０へのアクセスが上記手順２１〜手順２９に記載したように合計で９回生じるので、書き込み、読み出しの速度は、外部メモリ４の４．５倍（＝９アクセス／２アクセス）必要となる（図３の矢印４００参照）。

図３は、上記手順Ａ〜手順Ｃのような演算に基づいて算出した、処理を適正に行うための外部メモリ４と内部メモリ１０の読み出し／書き込み速度の関係を画像データのレイヤ毎に示した図である。これらを総合すると、外部メモリ４の書き込み、読み出しの速度（第二の帯域幅）に対する内部メモリ１０の書き込み、読み出しの速度（第一の帯域幅）の倍率は、下記式（１０）のように算出される。

レイヤ数＋１．５≦速度の倍率（第一の帯域幅／第二の帯域幅）≦レイヤ数×２＋２．５・・・（１０）

なお、上記のように各レイヤの合成をレイヤ毎に行う場合にはレイヤデータ格納部の容量は最大解像度の画像のレイヤデータを格納できる分だけ確保し、複数のレイヤデータを取り扱う場合であっても、レイヤデータを順次上書きすれば良いが、各レイヤの合成を一度に行う場合には合成処理を行うまで各レイヤデータをレイヤデータ格納部に格納し続けておく必要があるので、合成するレイヤのレイヤデータを全て格納できる容量が必要となる。

また、上記実施の形態におけるレイヤ数とは、画像処理システムが複数の表示装置に表示するコンテンツのうち、描画画素数が最大となるフレームにおいてフレームバッファの容量と同じサイズのデータ量となるレイヤの描画枚数を前提としている。したがって、一つのレイヤを複数の小さなレイヤに分割した場合には上記式（１０）を満たさなくなるが、そのような場合にはフレームバッファの容量と同じサイズとなる分割された複数の小さなレイヤを１レイヤと見做すことで上記条件を満たすこととなる。

［処理手順］
図４は、この実施の形態の画像処理システム１Ａの処理手順を示すフローチャートである。図５は、同手順を機能ブロック図上に模式的に示したものである。以下、同図にもとづいてこの実施の形態の画像処理システム１Ａの処理手順について説明する。なお、説明の簡単のため、画像データの作成順序は表示部６_０、６_１、・・・６_４の順とし、また、それぞれの表示部６_０，６_１，・・・６_４に表示される画像が１レイヤである場合について以下説明する。

まず、制御部７は、第一の補助記憶装置２から、画像処理システム１Ａを制御するためのプログラムを読み出す。このプログラムに基づいて、制御部７は、描画部８や転送部９に、以下に示す、画像データの生成や、生成された画像データに基づいて表示部６_０，６_１，・・・６_４に画像を表示させるための制御を行う（ステップＳ１）。

遊技機１００の上位制御部から画像データが要求されると、制御部７は画像データを描画するためのディスプレイリストを描画部８に出力すると共に、描画部８は、内部メモリ１０の内部に、表示部６_０に出力するための画像データ処理に必要な容量をフレームバッファ１１０として確保する（ステップＳ１）。例えば、表示部６_０に表示される４Ｋ２Ｋの画像の場合、２８３．１Ｍｂ以上の容量をフレームバッファ１１０として確保する。

次に、描画部８は、第二の補助記憶装置３から符号化された画像コンテンツのデータを読み込み、デコードしてレイヤデータとして内部メモリ１０のレイヤデータ格納部１２０に格納し、更にレイヤデータ格納部１２０のレイヤデータとフレームバッファ１１０の画像データを読み出し、合成して、画像データをフレームバッファ１１０に書き込む（ステップＳ２）
次に、転送部９により、内部メモリ１０のフレームバッファ１１０に格納された１フレーム分の画像データを外部メモリ４の格納領域、例えば格納領域１６_０の第一領域１６１_０、へ転送する（ステップＳ３）。

次に、描画部８は、フレームバッファ１１０として使用していた内部メモリ１０の領域を解放する（ステップＳ４）。

次に、描画部８は表示部６_１に出力するための画像データ処理に必要な容量をフレームバッファ１１０として確保し、上記と同様ステップＳ１からステップＳ４を生成する画像の数、すなわち、表示部の数だけステップＳ１〜Ｓ４を繰り返し（ステップＳ５の“Ｎｏ”）、表示部６_１，・・・６_４にそれぞれ表示される画像を構成するための画像データを生成する。

このとき、ステップＳ１に対応する処理においては、上記＜表１＞に示す場合、描画部８は、表示部６_１，・・・６_４に表示されるFull HDの画像を構成する画像データを生成するため、内部メモリ１０内にフレームバッファ１１０として約７０Ｍｂの容量を確保し、描画データを生成する。そして、ステップＳ２〜Ｓ４に対応する処理も繰り返す。

ステップＳ１〜Ｓ４の処理を更に４回繰り返すことにより、全ての表示部６_０，・・・６_４に表示される描画データが外部メモリ４の一方の格納領域、例えば第一領域１６１_０，１６１_１，・・・１６１_４に格納されて、画像データが生成された状態となり、全ての表示部６_０，・・・６_４の画像データ生成が完了する（ステップＳ５の“Ｙｅｓ”）。

ステップＳ５が“Ｙｅｓ”であって、外部メモリ４に全ての表示部６_０，・・・６_４に表示すべき画像データが格納された後、表示部６_０，６_１，・・・６_４の表示タイミングで画像表示回路１４_０，１４_１，１４_４は外部メモリ４から画像データを読み出し、画像表示回路１４_０，１４_１，・・・１４_４は、取得した画像データをデータ伝送部１５_０，１５_１，・・・１５_４を介して表示部６_０，６_１，・・・６_４に送信し、表示部６_０，６_１，・・・６_４に画像表示させる（ステップＳ６）。各表示部６_０，６_１，・・・６_４が３０ｆｐｓで１フレームを表示する場合、３３．３ｍｓｅｃ毎に各画像表示回路は外部メモリ４から必要な画像データを読み出す。

上述のように、内部メモリ１０の容量、外部メモリ４の容量、内部データバス１３や外部データバス５の転送速度、描画部８の制御、表示回路部１１や画像表示回路１４_０，１４_１，・・・１４_ｎの制御等を行うことで、高価な内部メモリ１０のフレームバッファ１１０の容量をいずれか一つの表示部例えば表示部６_０の１画面分に抑えつつ、複数の表示部６_０，６_１，・・・６_ｎに表示される複数画面の描画及び表示処理を高速に実行することが可能となる。

以上、この実施の形態においては、内部メモリ１０を、描画部８が、複数の表示部６_０，６_１，・・・６_ｎのうちの少なくとも何れかにおいて表示される画像を描画して画像データを生成するための描画領域として用いるように構成し、外部メモリ４を、表示部６_０，６_１，・・・６_ｎに表示される画像の画像データの格納領域として用いるように構成したことにより、内部メモリ１０の高速なアクセス速度を利用して表示に必要な複数の画像データを生成すると共に、生成された複数の画像データを外部メモリ４に格納し、外部メモリ４から複数の表示部６_０，６_１，・・・６_ｎに画像データを供給するので、内部メモリ１０の容量が過大になることを抑止できる。

この実施の形態においては、内部メモリ１０のフレームバッファ１１０は、表示部６_０，６_１，・・・６_ｎのうちで総画素数が最大のものに表示される一フレームのデータ量以上で全ての表示部（例えば表示部６_０）で表示される一フレームのデータ量の合計以下の容量に形成されていることにより、内部メモリ１０を、全ての表示部６_０，６_１，・・・６_ｎで表示する画像データを高速に生成して外部メモリ４に送るために必要な容量として構成できる。また、外部メモリ４は、全ての表示部６_０，６_１，・・・６_ｎで表示される一フレームのデータ量の合計以上の容量に形成されていることにより、外部メモリ４を、それぞれの表示部６_０，６_１，・・・６_ｎに表示させるための画像データを、表示部６_０，６_１，・・・６_ｎごとに同時並行して形成するために必要な容量として構成できる。これにより、複数の画面に同時に画像を表示させる際に、画像形成と画像表示とを高速に行うことができると共に製造コストの高騰を抑止できる画像処理システム１Ａを提供できる。

この実施の形態においては、外部メモリ４において、ダブルバッファリングによる画像データの一時的な保管と一時的に保管された画像データの送信とを行うことが可能となって、画像の形成と画像の送信を連続的かつ高速に行うことが可能になる。これにより、複数の画面に同時に画像を表示させる際に、画像形成と画像表示とを高速に行うことができると共に製造コストの高騰を抑止できる画像処理システム１Ａを提供できる。

この実施の形態においては、内部データバス１３、及び／又は、外部データバス５の帯域幅を、画像データの生成と表示部６_０，６_１，・・・６_ｎにおける画像の表示を連続して行えるように構成したことにより、内部メモリ１０を用いた描画データの構成と外部メモリ４を用いた画像データの生成を行う際に、内部メモリ１０から外部メモリ４へのデータ送信、外部メモリ４から表示回路部１１の１４_０，１４_１，・・・１４_ｎへのデータ送信を連続して、かつ同時並行に行うことが可能となる。これにより、複数の画面に同時に画像を表示させる際に、画像形成と画像表示とを高速に行うことができると共に製造コストの高騰を抑止できる画像処理システム１Ａを提供できる。

この実施の形態においては、データの読み出し及び書き込み並びに記録されたデータへのランダムアクセスが可能なＲＡＭを内部メモリ１０と外部メモリ４とにそれぞれ用いて、複数の画面に同時に画像を表示させる際に、画像形成と画像表示とを高速に行うことができると共に製造コストの高騰を抑止できる画像処理システム１Ａを構成できる。

この実施の形態においては、この発明の画像処理システム１Ａを用いた、複数の画面に同時に画像を表示させる際に、画像形成と画像表示とを高速に行うことができると共に製造コストの高騰を抑止できる遊技機１００を提供することができる。

なお、この実施の形態においては、本発明の画像処理システム１Ａを遊技機１００に用いるものとしたが、遊技機１００以外に用いられる画像処理システム１Ａにも適用できる。

また、この実施の形態においては、内部メモリ１０の「描画領域」をフレームバッファ１１０としたが、これに限定されず、内部メモリ１０中のフレームバッファ１１０と他の構成とを総合した領域を「描画領域」としてもよい。具体的には、例えばフレームバッファ１１０とレイヤデータ格納部１２０とを総合した領域を「描画領域」としてもよい。あるいは、内部メモリ１０中のフレームバッファ１１０以外の領域、例えばレイヤデータ格納部１２０や、レイヤデータ格納部１２０以外の領域（図示せず）を「描画領域」としてもよい。

上記実施の形態は本発明の例示であり、本発明が上記実施の形態のみに限定されることを意味するものではないことは、いうまでもない。

１Ａ・・・画像処理システム
４・・・外部メモリ
５・・・外部データバス（送受信手段）
６_０，６_１，・・・，６_４，６_ｎ・・・表示部（表示手段）
８・・・描画部（画像形成手段）
１０・・・内部メモリ（第一の記憶手段）
１３・・・内部データバス（送受信手段）
１４_０，１４_１，・・・１４_ｎ・・・画像表示回路
１００・・・遊技機
１１０・・・フレームバッファ（描画領域）

Claims (6)

1. 複数の表示手段に画像を表示させるための画像処理システムであって、
   前記表示手段に表示させる画像を形成する画像形成手段と、
   該画像形成手段によって、前記複数の表示手段のうちの少なくとも何れかにおいて表示される画像を描画して画像データを生成するための描画領域として用いられる第一の記憶手段と、
   前記画像形成手段によって、前記表示手段の数量に対応した数量形成される、前記第一の記憶手段において生成された前記画像データを格納する複数の第二の記憶手段と、
   該第二の記憶手段から前記画像データを取得してそれぞれの前記表示手段に表示させる、それぞれの前記表示手段に対応して設けられた複数の画像表示回路と、
   前記第一の記憶手段と前記第二の記憶手段との間での前記画像データの送受信、及び、前記第二の記憶手段と前記画像表示回路との間での前記画像データの送受信を行うための送受信手段とを備え、
   前記第一の記憶手段及び前記複数の画像表示回路は、それぞれ前記画像データを生成し表示を行わせる画像処理装置本体部に設けられ、
   前記画像処理装置本体部には前記送受信手段を構成する外部通信手段が接続されると共に、該外部通信手段には前記第二の記憶手段が接続され、
   前記第一の記憶手段は、前記第二の記憶手段よりも記録されたデータへのアクセス速度が高速であり、
   前記第二の記憶手段は、前記第一の記憶手段よりも前記データの記憶容量が大きく構成され、
   前記画像形成手段は、前記第一の記憶手段において生成された前記画像データを前記画像処理装置本体部から前記第二の記憶手段に移動させて前記第二の記憶手段に記憶させると共に、前記第二の記憶手段に記憶された前記画像データを前記画像処理装置本体部に移動させて該移動させた前記画像データを前記画像表示回路に供給し、前記画像データに基づく画像を前記表示手段に表示させることを特徴とする画像処理システム。
2. 前記第一の記憶手段の前記描画領域は、前記表示手段のうちで総画素数が最大のものに表示される一フレームのデータ量以上で全ての前記表示手段で表示される一フレームのデータ量の合計以下の容量に形成され、
   前記第二の記憶手段は、全ての前記表示手段で表示される一フレームのデータ量の合計以上の容量に形成されていることを特徴とする請求項１に記載の画像処理システム。
3. 前記第二の記憶手段は、全ての前記表示手段で表示される一フレームのデータ量の合計の２倍以上の容量に形成されると共に、
   ２以上の複数バッファ構成によって、生成された前記画像の格納による一時的な保管と格納された前記画像の前記画像表示回路への送信とを行うように構成されていること特徴とする請求項１又は２に記載の画像処理システム。
4. 前記画像形成手段と前記第一の記憶手段との間のデータ伝送の第一の帯域幅は、前記画像表示回路と前記第二の記憶手段との間のデータ伝送の第二の帯域幅に対し、下記式（１）の関係を有するよう構成されたことを特徴とする請求項１乃至３の何れか一つに記載の画像処理システム。
   レイヤ数＋１．５≦第一の帯域幅／第二の帯域幅≦レイヤ数×２＋２．５・・・（１）
5. 前記第一の記憶手段と、前記第二の記憶手段とは、それぞれＲＡＭによって形成されたことを特徴とする請求項１乃至４の何れか一つに記載の画像処理システム。
6. 複数の表示手段を備え、請求項１乃至５の何れか一つに記載の画像処理システムを用いたことを特徴とする遊技機。

Images