JP6705443B2 - データ配置先決定装置、方法およびプログラム - Google Patents
データ配置先決定装置、方法およびプログラム Download PDFInfo
- Publication number
- JP6705443B2 JP6705443B2 JP2017509258A JP2017509258A JP6705443B2 JP 6705443 B2 JP6705443 B2 JP 6705443B2 JP 2017509258 A JP2017509258 A JP 2017509258A JP 2017509258 A JP2017509258 A JP 2017509258A JP 6705443 B2 JP6705443 B2 JP 6705443B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- program
- candidate
- destination
- priority
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 255
- 230000015654 memory Effects 0.000 claims description 557
- 230000008569 process Effects 0.000 claims description 225
- 238000012545 processing Methods 0.000 claims description 104
- 230000010365 information processing Effects 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 17
- 230000006870 function Effects 0.000 description 12
- 238000004590 computer program Methods 0.000 description 7
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 230000007334 memory performance Effects 0.000 description 3
- 238000012546 transfer Methods 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008685 targeting Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
- G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0604—Improving or facilitating administration, e.g. storage management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
- G06F3/0611—Improving I/O performance in relation to response time
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0629—Configuration or reconfiguration of storage systems
- G06F3/0635—Configuration or reconfiguration of storage systems by changing the path, e.g. traffic rerouting, path reconfiguration
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0638—Organizing or formatting or addressing of data
- G06F3/0644—Management of space entities, e.g. partitions, extents, pools
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
- G06F9/505—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering the load
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Software Systems (AREA)
- Computer Networks & Wireless Communication (AREA)
- Devices For Executing Special Programs (AREA)
Description
まず、本発明の実施形態が対象とするシステムについて説明する。図1は、プログラムのデータ配置を決定する対象とするシステムの例を示すシステム構成図である。図1に示すように、本発明の実施形態が対象とするシステム(対象システム)は、プロセッサ1と、複数のメモリ2とを備える。また、プロセッサ1は、メモリ2の各々と接続されている。なお、プロセッサ1と各メモリ2との接続形態は特に問わない。
次に、本発明の第1の実施形態を説明する。
図3は、本実施形態のデータ配置先決定装置10の構成例を示す構成図である。図3に示すデータ配置先決定装置10は、システム情報取得部101と、プログラム情報取得部102と、優先度設定部103と、帯域内配置先決定部104と、帯域外配置先決定部105とを備える。
次に、本実施形態の動作について説明する。図6〜8は、本実施形態の動作の一例を示すフローチャートである。なお、図6は、本実施形態の全体の動作の例を示すフローチャートであり、図7は帯域内配置先決定部104が行う帯域内配置先の決定処理の処理フローの例を示すフローチャートであり、図8は帯域外配置先決定部105が行う帯域外配置先の決定処理の処理フローの例を示すフローチャートである。
次に、本実施形態の第2の実施形態を説明する。本実施形態は、対象プログラムが複数の部分処理に分割されるような場合に、部分処理単位でデータの配置先を決定する。
本実施形態の構成は、基本的には第1の実施形態と同様である。ただし、本実施形態のプログラム情報取得部102は、対象プログラムの部分処理ごとの要求サイズと要求帯域とを含むプログラム情報を取得する。
次に、本実施形態の動作について説明する。図11〜図13は、本実施形態の動作の一例を示すフローチャートである。なお、図11は、本実施形態の全体の動作の例を示すフローチャートである。図12は、帯域内配置先決定部104が行う帯域内配置先の決定処理の処理フローの例を示すフローチャートである。図13は、帯域外配置先決定部105が行う帯域外配置先の決定処理の処理フローの例を示すフローチャートである。
次に、本実施形態の第3の実施形態を説明する。本実施形態は、対象プログラムが複数の部分処理に分割されるような場合に、部分処理単位または部分処理で使用される変数単位でデータの配置先を決定する。
本実施形態の構成は、基本的には第1および第2の実施形態と同様である。ただし、本実施形態のプログラム情報取得部102は、対象プログラムの部分処理ごとの要求帯域とアクセスする変数の情報(変数アクセス情報)とを含むプログラム情報を取得する。
次に、本実施形態の動作について説明する。図15〜図17は、本実施形態の動作の一例を示すフローチャートである。なお、図15は、本実施形態の全体の動作の例を示すフローチャートである。図16は、帯域内配置先決定部104が行う帯域内配置先の決定処理の処理フローの例を示すフローチャートである。図17は、帯域外配置先決定部105が行う帯域外配置先の決定処理の処理フローの例を示すフローチャートである。
図18は、本発明の第4の実施形態に係るデータ配置先決定装置50の構成を示すブロック図である。図18に示すように、第4の実施形態のデータ配置先決定装置50は、システム情報取得部501と、プログラム情報取得部502と、優先度設定部503と、第1の配置先決定部504と、第2の配置先決定部505とを備える。
メモリ帯域の異なる複数のメモリを搭載したシステムで実行されるプログラムの実行時間の効率化を図ることができる。
図19は、本発明の第5の実施形態に係るデータ配置先決定装置50の構成例を示すブロック図である。図19に示すように、データ配置先決定装置50は、図18に示したデータ配置先決定装置50に加えて、出力部506を備えている。
・CPU(Central Processing Unit)901、
・ROM(Read_Only_Memory)902、
・RAM(Random_Access_Memory)903、
・ハードディスク904(記憶装置)、
・外部装置との通信インタフェース905(Interface:以降、「I/F」と称する)、
・CD−ROM(Compact_Disc_Read_Only_Memory)等の記録媒体907に格納されたデータを読み書き可能なリーダライタ908、
・入出力インタフェース909、
情報処理装置900は、これらの構成がバス906(通信線)を介して接続された一般的なコンピュータである。
2 メモリ
10 データ配置先決定装置
101 システム情報取得部
102 プログラム情報取得部
103 優先度設定部
104 帯域内配置先決定部
105 帯域外配置先決定部
50 データ配置先決定装置
501 システム情報取得部
502 プログラム情報取得部
503 優先度設定部
504 第1の配置先決定部
505 第2の配置先決定部
506 出力部
Claims (10)
- 使用するデータの配置先の決定対象である対象プログラムの各々についての、メモリに対する要求帯域と要求サイズとを取得するプログラム情報取得手段と、
前記対象プログラムで使用されるデータの配置先の候補である候補メモリの各々についての、メモリ帯域とメモリサイズとを取得するシステム情報取得手段と、
前記対象プログラムの各々に対して前記要求帯域に基づく優先度を設定するとともに、前記候補メモリの各々に対して前記メモリ帯域に基づく優先度を設定する優先度設定手段と、
前記候補メモリの各々の前記メモリサイズと前記メモリ帯域とを超過しない範囲で、前記優先度設定手段が設定した前記優先度に基づいて前記候補メモリの中から前記対象プログラムの各々で使用されるデータの配置先を決定する第1の配置先決定手段と、
前記第1の配置先決定手段によって配置先が決定されていない配置先未決定プログラムの配置先を、前記候補メモリの各々の前記メモリサイズを超過しない範囲で、前記配置先未決定プログラムの前記優先度と前記対象プログラムの要求帯域と前記候補メモリのメモリ帯域とに基づいて、決定する第2の配置先決定手段とを備えた
データ配置先決定装置。 - 前記第2の配置先決定手段は、帯域超過による前記対象プログラムの総実行時間の増加を最小化する候補メモリを、前記配置先未決定プログラムの配置先に決定する
請求項1に記載のデータ配置先決定装置。 - 前記プログラム情報取得手段は、前記対象プログラムを分割した部分処理の各々についての、前記要求帯域および前記要求サイズに関する情報を少なくとも含むプログラム情報を取得し、
前記優先度設定手段は、前記対象プログラムの前記部分処理の各々に対して前記要求帯域に基づく前記優先度を設定するとともに、前記候補メモリの各々に対して前記メモリ帯域に基づく前記優先度を設定し、
前記第1の配置先決定手段は、前記候補メモリの各々の前記メモリサイズと前記メモリ帯域とを超過しない範囲で、前記優先度設定手段が設定した優先度に基づいて、前記対象プログラムの前記部分処理ごとにデータの配置先を決定し、
前記第2の配置先決定手段は、前記第1の配置先決定手段によって配置先が決定されていない配置先未決定の部分処理の配置先を、前記候補メモリの各々の前記メモリサイズを超過しない範囲で、前記配置先未決定の部分処理の前記優先度と前記部分処理の前記要求帯域と前記候補メモリの前記メモリ帯域とに基づいて、決定する
請求項1または請求項2に記載のデータ配置先決定装置。 - 前記プログラム情報取得手段は、前記対象プログラムを分割した部分処理の各々についての、前記要求帯域および使用する変数に関する情報を少なくとも含むプログラム情報を取得し、
前記優先度設定手段は、前記対象プログラムの前記部分処理で使用される前記変数の各々に対して前記要求帯域に基づく前記優先度を設定するとともに、前記候補メモリの各々に対してメモリ帯域に基づく前記優先度を設定し、
前記第1の配置先決定手段は、前記候補メモリの各々の前記メモリサイズと前記メモリ帯域とを超過しない範囲で、前記優先度設定手段が設定した前記優先度に基づいて、前記対象プログラムの部分処理で使用される前記変数の各々の配置先を決定し、
前記第2の配置先決定手段は、前記第1の配置先決定手段によって配置先が決定されていない配置先未決定変数の配置先を、前記候補メモリの各々の前記メモリサイズを超過しない範囲で、前記配置先未決定変数の前記優先度と前記変数を使用する前記部分処理の前記要求帯域と前記候補メモリの前記メモリ帯域とに基づいて、決定する
請求項1または請求項2に記載のデータ配置先決定装置。 - 前記第2の配置先決定手段は、前記配置先未決定プログラム、前記配置先未決定の部分処理または前記配置先未決定変数を配置可能な前記候補メモリの各々において、配置後の当該候補メモリにおけるメモリ帯域を超過した度合いを示すメモリ帯域超過度に基づいて、前記配置先未決定プログラム、前記配置先未決定の部分処理または前記配置先未決定変数の配置先を決定する
請求項4に記載のデータ配置先決定装置。 - 前記第2の配置先決定手段は、前記配置先未決定プログラム、前記配置先未決定の部分処理または前記配置先未決定変数を配置可能な前記候補メモリの各々について、配置後の当該候補メモリにおけるメモリ帯域超過度に応じた当該候補メモリをデータの配置先とする前記対象プログラムの総実行時間の増加割合を算出し、前記増加割合の最も小さい候補メモリを配置先に決定する
請求項5に記載のデータ配置先決定装置。 - 前記第2の配置先決定手段は、前記配置先未決定プログラム、前記配置先未決定の部分処理または前記配置先未決定変数を配置可能な前記候補メモリの各々について、配置後の当該候補メモリにおけるメモリ帯域超過度と当該候補メモリをデータの配置先とする前記対象プログラムの実行時間とを用いて、当該候補メモリをデータの配置先とする前記対象プログラムの総実行時間の増加割合を算出し、前記増加割合の最も小さい候補メモリを配置先に決定する
請求項5または請求項6に記載のデータ配置先決定装置。 - 決定された配置先を出力する出力手段を備えた
請求項1から請求項7のうちのいずれか1項に記載のデータ配置先決定装置。 - 情報処理装置が、
使用するデータの配置先の決定対象である対象プログラムの各々についての、メモリに対する要求帯域と要求サイズ、および、前記対象プログラムで使用されるデータの配置先の候補である候補メモリの各々についての、メモリ帯域とメモリサイズとを取得し、
前記対象プログラムの各々に対して前記要求帯域に基づく優先度を設定するとともに、前記候補メモリの各々に対して前記メモリ帯域に基づく優先度を設定し、
前記候補メモリの各々の前記メモリサイズと前記メモリ帯域とを超過しない範囲で、前記対象プログラムの優先度と前記候補メモリの前記優先度とに基づいて、前記候補メモリの中から前記対象プログラムの各々で使用されるデータの配置先を決定し、
配置先が決定されていない配置先未決定プログラムの配置先を、前記候補メモリの各々の前記メモリサイズを超過しない範囲で、前記配置先未決定プログラムの前記優先度と前記対象プログラムの要求帯域と前記候補メモリのメモリ帯域とに基づいて、決定する
データ配置先決定方法。 - コンピュータに、
使用するデータの配置先の決定対象である対象プログラムの各々についての、メモリに対する要求帯域と要求サイズを取得する処理、
前記対象プログラムで使用されるデータの配置先の候補である候補メモリの各々についての、メモリ帯域とメモリサイズとを取得する処理、
前記対象プログラムの各々に対して前記要求帯域に基づく優先度を設定するとともに、前記候補メモリの各々に対して前記メモリ帯域に基づく優先度を設定する処理、
前記候補メモリの各々の前記メモリサイズと前記メモリ帯域とを超過しない範囲で、前記対象プログラムの前記優先度と前記候補メモリの前記優先度とに基づいて、前記候補メモリの中から前記対象プログラムの各々で使用されるデータの配置先を決定する処理、および
配置先が決定されていない配置先未決定プログラムの配置先を、前記候補メモリの各々の前記メモリサイズを超過しない範囲で、前記配置先未決定プログラムの前記優先度と前記対象プログラムの要求帯域と前記候補メモリのメモリ帯域とに基づいて、決定する処理
を実行させるデータ配置先決定プログラム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015067975 | 2015-03-30 | ||
JP2015067975 | 2015-03-30 | ||
PCT/JP2016/001640 WO2016157826A1 (ja) | 2015-03-30 | 2016-03-22 | データ配置先決定装置、方法およびプログラム記録媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2016157826A1 JPWO2016157826A1 (ja) | 2018-02-01 |
JP6705443B2 true JP6705443B2 (ja) | 2020-06-03 |
Family
ID=57005867
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017509258A Active JP6705443B2 (ja) | 2015-03-30 | 2016-03-22 | データ配置先決定装置、方法およびプログラム |
Country Status (3)
Country | Link |
---|---|
US (1) | US10120602B2 (ja) |
JP (1) | JP6705443B2 (ja) |
WO (1) | WO2016157826A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6582628B2 (ja) * | 2015-07-02 | 2019-10-02 | 富士通株式会社 | 処理割当方法、処理割当装置、及び処理割当プログラム |
CN108780565B (zh) * | 2016-03-24 | 2022-08-02 | 富士胶片株式会社 | 图像处理装置、图像处理方法及存储介质 |
US11188231B2 (en) * | 2019-03-01 | 2021-11-30 | International Business Machines Corporation | Data placement on storage devices |
EP4038486A4 (en) * | 2020-11-17 | 2023-02-22 | Zhejiang Dahua Technology Co., Ltd | SYSTEMS AND METHODS FOR DATA STORAGE AND COMPUTATION |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000003268A (ja) | 1998-06-11 | 2000-01-07 | Mitsubishi Electric Corp | メモリマップ最適化決定方法 |
JP2003330730A (ja) | 2002-05-15 | 2003-11-21 | Matsushita Electric Ind Co Ltd | オペレーティングシステム配置装置 |
JP4149762B2 (ja) * | 2002-08-09 | 2008-09-17 | 富士通株式会社 | メモリ資源最適化支援方法、プログラム及び装置 |
JP2007026094A (ja) * | 2005-07-15 | 2007-02-01 | Matsushita Electric Ind Co Ltd | 実行装置およびアプリケーションプログラム |
JP2010113482A (ja) * | 2008-11-05 | 2010-05-20 | Panasonic Corp | 資源割付方法、プログラム、及び資源割付装置 |
JP2011076516A (ja) | 2009-10-01 | 2011-04-14 | Seiko Epson Corp | 配置指示情報更新プログラム |
JP5849744B2 (ja) | 2012-02-01 | 2016-02-03 | 株式会社リコー | 関数配置装置、関数配置プログラム、関数配置方法 |
JP5776813B2 (ja) * | 2014-04-03 | 2015-09-09 | 富士通株式会社 | マルチコアプロセッサシステム、マルチコアプロセッサシステムの制御方法および制御プログラム |
FR3030168B1 (fr) * | 2014-12-15 | 2017-01-13 | Thales Sa | Procede de choix d'au moins un service et dispositif associe |
-
2016
- 2016-03-22 WO PCT/JP2016/001640 patent/WO2016157826A1/ja active Application Filing
- 2016-03-22 JP JP2017509258A patent/JP6705443B2/ja active Active
- 2016-03-22 US US15/563,762 patent/US10120602B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JPWO2016157826A1 (ja) | 2018-02-01 |
WO2016157826A1 (ja) | 2016-10-06 |
US20180081581A1 (en) | 2018-03-22 |
US10120602B2 (en) | 2018-11-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9477601B2 (en) | Apparatus and method for determining a sector division ratio of a shared cache memory | |
US9965324B2 (en) | Process grouping for improved cache and memory affinity | |
Shen et al. | Performance gaps between OpenMP and OpenCL for multi-core CPUs | |
JP6705443B2 (ja) | データ配置先決定装置、方法およびプログラム | |
Piccoli et al. | Compiler support for selective page migration in NUMA architectures | |
EP3126971A1 (en) | Program execution on heterogeneous platform | |
CN108205469B (zh) | 一种基于MapReduce的资源分配方法及服务器 | |
JP2006244479A (ja) | 実行可能プログラムをスケジューリングするためのシステム及び方法 | |
JP2016042284A (ja) | 並列計算機システム、管理装置、並列計算機システムの制御方法及び管理装置の制御プログラム | |
US8468530B2 (en) | Determining and describing available resources and capabilities to match jobs to endpoints | |
Wang et al. | A fast work-efficient sssp algorithm for gpus | |
JP6432333B2 (ja) | 情報処理装置、データ処理方法、およびデータ処理プログラム | |
JP6156379B2 (ja) | スケジューリング装置、及び、スケジューリング方法 | |
KR101109009B1 (ko) | 비정규 리덕션의 병렬화 방법 | |
Bandet et al. | Scheduling distributed I/O resources in HPC systems | |
EP3495960A1 (en) | Program, apparatus, and method for communicating data between parallel processor cores | |
Kim et al. | WCET-aware function-level dynamic code management on scratchpad memory | |
CA2820230A1 (en) | Data splitting for multi-instantiated objects | |
Beach et al. | Integrating acceleration devices using CometCloud | |
JP6322968B2 (ja) | 情報処理装置、情報処理方法およびプログラム | |
US20240028389A1 (en) | Memory aware context switching | |
Wada et al. | A power management framework with simple DSL for automatic power-performance optimization on power-constrained HPC systems | |
US20230229489A1 (en) | Extending parallel software threads | |
KR20130099351A (ko) | 디스크 캐쉬 효과를 극대화하는 워크플로우 작업 스케줄링 장치 및 방법 | |
Nghiem | Towards Efficient Resource Provisioning in Hadoop |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170915 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200414 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200427 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6705443 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |