JP6696539B2 - 電気光学装置、電子機器 - Google Patents

Description

本発明は、電気光学装置、当該電気光学装置を備えた電子機器に関する。

電気光学装置として、例えば、画素にスイッチング素子として薄膜トランジスターを備えたアクティブ駆動型の液晶装置が挙げられる。このような液晶装置を例えば投射型表示装置（プロジェクター）の光変調手段として用いる場合、一般的な表示装置として用いる場合に比べて、画素には光源から強い光が入射する。画素に入射した光の一部が、薄膜トランジスターの半導体層に入射すると、光リーク電流が生ずることから薄膜トランジスターにおける動作が不安定となって、所望の表示状態が得られなくなる。そこで、アクティブ駆動型の液晶装置には、薄膜トランジスターの半導体層に入射する光を遮光するための遮光構造が導入されている。

例えば、特許文献１には、第１の基板と第２の基板との間に配置された電気光学物質層と、第１の基板の電気光学物質層側に配置された凸状部と、凸状部の上面及び側面を覆うように配置された容量素子と、容量素子を覆うように配置された第１の絶縁層と、第１の絶縁層上に配置され、半導体層とゲート電極とドレイン電極とを有するスイッチング素子と、を備えた電気光学装置が開示されている。また、平面視で凸状部をドレイン電極と重なるように配置することや、第１の絶縁層と半導体層との間に、第１の方向に沿って延在するように配置された導電性の遮光層を有し、平面視で凸状部を遮光層と重なるように第１の方向に延在させて配置することが示されている。このような特許文献１の電気光学装置によれば、画素の開口領域を囲む遮光領域に容量素子と遮光層とを配置して、高開口率化と容量素子における電気容量の確保とを両立できるとしている。

特開２０１５−９４８８０号公報

上記特許文献１の電気光学装置において、第１の基板に設けられた凸状部を覆うように容量素子を配置することは、半導体層よりも下層の配線構造が複雑になる。具体的には、容量素子は、スイッチング素子としての薄膜トランジスターのドレイン電極と容量配線とに電気的に接続されている。また、容量素子は、誘電体層を挟んで対向するように配置された第１の容量電極と第２の容量電極とを有し、第２の容量電極よりも下層に配置される第１の容量電極は、遮光領域において第１の方向と第２の方向とに延在して設けられることにより容量配線として機能している。そうすると、凸状部に容量素子を配置することは、容量配線として機能する第１の容量電極に所定の電位を与えるための配線との接続に係るコンタクトホールの第１の基板上における深さが深くなって、容量素子に係る電気的な配線構造が複雑になる。同時に、配線構造が複雑化することは、半導体層に入射する光を遮光するための遮光構造の複雑化を招くという課題があった。

本願の電気光学装置は、基板と、トランジスターと、基板とトランジスターとの間に遮光層と、基板と遮光層との間に保持容量と、を備え、保持容量は、第１導電層と、第１導電層に第１容量絶縁層を介して設けられた第２導電層と、第２導電層を覆う絶縁層に設けられた第１コンタクトホールを介して第２導電層と電気的に接続された第３導電層と、第３導電層に第２容量絶縁層を介して設けられた第４導電層と、を含むことを特徴とする。

上記の電気光学装置において、前記第１導電層は、第１本体部と、前記第１本体部から第１の方向に延在して前記第１の方向において隣り合う前記第１本体部同士を連結する第１の部分と、前記第１本体部から前記第１の方向と交差する第２の方向に延在して前記第２の方向において隣り合う前記第１本体部同士を連結する第２の部分とを有し、前記第２導電層は、第２本体部と、前記第２本体部から前記第１の方向に突出する第１突出部と、前記第２本体部から前記第２の方向に突出する第２突出部とを有し、前記第３導電層は、第３本体部と、前記第３本体部から前記第１の方向に突出する第３突出部と、前記第３本体部から前記第２の方向に突出する第４突出部とを有し、前記第４導電層は、第４本体部と、前記第４本体部から前記第１の方向に延在して前記第１の方向において隣り合う前記第４本体部同士を連結する第３の部分と、前記第４本体部から前記第２の方向に突出する第５突出部とを有し、前記遮光層は、第５本体部と、前記第５本体部から前記第１の方向に延在して前記第１の方向において隣り合う前記第５本体部同士を連結する第４の部分と、前記第５本体部から前記第２の方向に突出する第６突出部とを有し、平面視で、前記第１本体部、前記第２本体部、前記第３本体部、前記第４本体部、前記第５本体部は、相互に重なるように配置されていることが好ましい。

上記の電気光学装置において、トランジスターの半導体層は、平面視で、第１導電層の第１本体部及び第２の部分、第２導電層の第２本体部及び第２突出部、第３導電層の第３本体部及び第４突出部、第４導電層の第４本体部及び第５突出部、並びに遮光層の第５本体部及び第６突出部と重なるように第２の方向に配置されていることが好ましい。

上記の電気光学装置において、第１コンタクトホールは、平面視で、第２導電層の第２本体部と重なるように配置されていることが好ましい。

上記の電気光学装置において、前記第２導電層の前記第２突出部の端部は、前記第３導電層の前記第４突出部の端部から前記第２の方向に突出するように配置され、前記第２突出部の前記端部に平面視で重なる位置に、前記第２導電層と前記トランジスターの半導体層とを電気的に接続させる第２コンタクトホールが配置されていることが好ましい。

上記の電気光学装置において、第２コンタクトホールには、遮光層と同一層に設けられた第１中継層と、トランジスターのゲート電極と同一層に設けられた第２中継層とが設けられていることが好ましい。

上記の電気光学装置において、第２導電層と、第１中継層の第２導電層と接する部分とは、同一の導電材料からなることが好ましい。

上記の電気光学装置において、同一の導電材料は、導電性が付与されたポリシリコンであることが好ましい。

上記の電気光学装置において、第２中継層に接すると共に、トランジスターの半導体層に接する電極を有することが好ましい。

本願の電子機器は、上記に記載の電気光学装置を備えたことを特徴とする。

電気光学装置としての液晶装置の構成を示す概略平面図。 図１のＨ−Ｈ’線に沿った液晶装置の構造を示す概略断面図。 液晶装置の電気的な構成を示す等価回路図。 画素の配置を示す概略平面図。 図４のＡ−Ａ’線に沿った素子基板の構造を示す概略断面図。 図４のＢ−Ｂ’線に沿った素子基板の構造を示す概略断面図。 保持容量の第１導電層の配置を示す概略平面図。 保持容量の第２導電層の配置を示す概略平面図。 保持容量の第３導電層の配置を示す概略平面図。 保持容量の第４導電層の配置を示す概略平面図。 走査線の配置を示す概略平面図。 半導体層の配置を示す概略平面図。 第２走査線の配置を示す概略平面図。 ソース電極及び中継電極の配置を示す概略平面図。 データ線の配置を示す概略平面図。 共通電位線の配置を示す概略平面図。 画素電極の配置を示す概略平面図。 電子機器としての投射型表示装置の構成を示す概略図。

以下、本発明の実施形態について、図面を参照して説明する。なお、以下の各図においては、説明する部分が認識可能な程度の大きさとなるように、適宜拡大または縮小して表示している。

本実施形態では、電気光学装置として画素ごとに薄膜トランジスター（Thin Film Transistor；以降ＴＦＴと称す）を備えたアクティブ駆動型の液晶装置を例に挙げて説明する。この液晶装置は、例えば後述する投射型表示装置（液晶プロジェクター）の光変調素子（液晶ライトバルブ）として好適に用いることができるものである。

＜電気光学装置＞
本実施形態の電気光学装置としての液晶装置の主な構成について、図１〜図３を参照して説明する。図１は電気光学装置としての液晶装置の構成を示す概略平面図、図２は図１のＨ−Ｈ’線に沿った液晶装置の構造を示す概略断面図、図３は液晶装置の電気的な構成を示す等価回路図である。

図１及び図２に示すように、本実施形態の電気光学装置としての液晶装置１００は、互いに対向配置された素子基板１０及び対向基板２０と、これら一対の基板によって挟持された液晶層５０とを有する液晶パネル１１０を備えている。素子基板１０の基材１０ｓ及び対向基板２０の基材２０ｓは、透光性を有する例えば石英基板やガラス基板などが用いられている。なお、基材１０ｓが本発明における基板に相当するものである。

素子基板１０は、対向基板２０よりも一回り大きい。素子基板１０と対向基板２０とは、対向基板２０の外縁部に沿って額縁状に配置されたシール部６０を介して貼り合わされ、その隙間に正または負の誘電異方性を有する液晶が封入されて、液晶層５０が構成されている。シール部６０は、例えば熱硬化性又は紫外線硬化性のエポキシ樹脂などの接着剤が採用されている。シール部６０には、一対の基板の間隔を一定に保持するためのスペーサー（図示省略）が混入されている。

シール部６０の内側には、複数の画素Ｐがマトリックス状に配列した表示領域Ｅが設けられている。また、対向基板２０には、シール部６０と表示領域Ｅとの間に表示領域Ｅを取り囲む見切り部２１が設けられている。見切り部２１は、例えば遮光性の金属あるいは該金属の合金や酸化物などで構成されている。なお、表示領域Ｅは、表示に寄与する複数の画素Ｐに加えて、複数の画素Ｐを囲むように配置されたダミー画素を含むとしてもよい。

素子基板１０には、複数の外部接続端子１０４が配列した端子部が設けられている。素子基板１０の上記端子部に沿った第１の辺部とシール部６０との間にデータ線駆動回路１０１が設けられている。また、第１の辺部に対向する第２の辺部に沿ったシール部６０と表示領域Ｅとの間に検査回路１０３が設けられている。さらに、第１の辺部と直交し互いに対向する第３の辺部及び第４の辺部に沿ったシール部６０と表示領域Ｅとの間に走査線駆動回路１０２が設けられている。第２の辺部に沿ったシール部６０と検査回路１０３との間には、２つの走査線駆動回路１０２を繋ぐ複数の配線１０５が設けられている。

これらデータ線駆動回路１０１、走査線駆動回路１０２に繋がる配線は、第１の辺部に沿って配置された複数の外部接続端子１０４に接続されている。以降、第１の辺部に沿った方向をＸ方向とし、第３の辺部及び第４の辺部に沿った方向をＹ方向として説明する。また、本明細書では、Ｘ方向およびＹ方向と直交し、素子基板１０から対向基板２０に向かう方向をＺ方向とする。そして、Ｚ方向に沿って対向基板２０側から見ることを「平面視」あるいは「平面的」という。

図２に示すように、素子基板１０は、基材１０ｓ、基材１０ｓの液晶層５０側の面に形成された、ＴＦＴ３０及び画素電極１５、並びに画素電極１５を覆う配向膜１８などを有している。ＴＦＴ３０や画素電極１５は、画素Ｐの構成要素である。

対向基板２０は、基材２０ｓ、基材２０ｓの液晶層５０側の面に順に積層された、見切り部２１、平坦化層２２、対向電極２３、並びに対向電極２３を覆う配向膜２４などを有している。

見切り部２１は、図１に示すように表示領域Ｅを取り囲むと共に、平面的に走査線駆動回路１０２、検査回路１０３と重なる位置に設けられている。これにより対向基板２０側からこれらの駆動回路を含む周辺回路に入射する光を遮り、周辺回路が光によって誤動作することを防止する役割を有している。また、不必要な迷光が表示領域Ｅに入射しないように遮光して、表示領域Ｅの表示における高いコントラストを確保している。

平坦化層２２は、例えばシリコン酸化物などの無機材料からなり、透光性を有して見切り部２１を覆うように設けられている。このような平坦化層２２は、例えばプラズマＣＶＤ法などを用いて形成された酸化シリコン膜であり、平坦化層２２上に形成される対向電極２３の表面凹凸を緩和可能な程度の膜厚を有している。

対向電極２３は、例えばＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zinc Oxide）などの透明導電層からなり、平坦化層２２を覆うと共に、図１に示すように対向基板２０の四隅に設けられた上下導通部１０６により素子基板１０側の配線に電気的に接続されている。

画素電極１５を覆う配向膜１８及び対向電極２３を覆う配向膜２４は、液晶装置１００の光学設計に基づいて設定されており、シリコン酸化物などの無機材料の斜め蒸着膜（無機配向膜）が採用されている。配向膜１８，２４は、無機配向膜の他にポリイミドなどの有機配向膜を採用してもよい。

このような液晶装置１００は透過型であって、画素Ｐが非駆動時に明表示となるノーマリーホワイトモードや、非駆動時に暗表示となるノーマリーブラックモードの光学設計が採用される。液晶装置１００は、液晶パネル１１０の光の入射側と射出側とにそれぞれ偏光素子が光学設計に応じて配置されて用いられる。本実施形態では、素子基板１０側から液晶パネル１１０に光を入射させることを前提としているが、対向基板２０側から光を入射させるとしてもよい。

次に、図３を参照して、液晶装置１００の電気的な構成について説明する。液晶装置１００は、少なくとも表示領域Ｅにおいて互いに絶縁されて直交する信号線としての複数の走査線３及び複数のデータ線６ａと、共通電位が印加される共通電位線７とを有する。なお、図３では、Ｙ方向に延在するデータ線６ａに沿って並行するように共通電位線７を示したが、必ずしもこれに限定されるものではない。

Ｘ方向に延在する走査線３とＹ方向に延在するデータ線６ａとで区分された領域には、画素電極１５と、ＴＦＴ３０と、保持容量４０とが設けられ、これらが画素Ｐの画素回路を構成している。保持容量４０は、ＴＦＴ３０及び画素電極１５と、共通電位線７との間で電気的に並列接続された２つの容量素子４１，４２を含むものである。

走査線３はＴＦＴ３０のゲートに電気的に接続され、データ線６ａはＴＦＴ３０のソースに電気的に接続され、画素電極１５はＴＦＴ３０のドレインに電気的に接続されている。

データ線６ａは、データ線駆動回路１０１（図１参照）に接続されている。画像信号Ｄ１，Ｄ２，…，Ｄｎは、データ線駆動回路１０１からデータ線６ａを経由して各画素Ｐに供給される。走査線３は、走査線駆動回路１０２（図１参照）に接続されている。走査信号ＳＣ１，ＳＣ２，…，ＳＣｍは、走査線駆動回路１０２から走査線３を経由して各画素Ｐに供給される。

データ線駆動回路１０１から供給される画像信号Ｄ１〜Ｄｎは、この順に線順次でデータ線６ａに供給してもよく、互いに隣り合う複数のデータ線６ａ同士に対してグループごとに供給してもよい。走査線駆動回路１０２は、走査線３に対して、走査信号ＳＣ１〜ＳＣｍを所定のタイミングでパルス的に線順次で供給する。

液晶装置１００は、スイッチング素子であるＴＦＴ３０が走査信号ＳＣ１〜ＳＣｍの入力により一定期間だけオン状態とされることで、データ線６ａから供給される画像信号Ｄ１〜Ｄｎが所定のタイミングで画素電極１５に書き込まれる構成となっている。そして、画素電極１５を介して液晶層５０に書き込まれた所定レベルの画像信号Ｄ１〜Ｄｎは、画素電極１５と対向電極２３との間で一定期間保持される。

保持された画像信号Ｄ１〜Ｄｎがリークするのを防止するため、画素電極１５と対向電極２３との間に形成される液晶容量と並列に保持容量４０が接続されている。具体的には、保持容量４０は、ＴＦＴ３０のドレインと共通電位線７との間に設けられている。なお、対向電極２３には、共通電位線７に与えられる共通電位と同じ電位が与えられる。

図１に示した検査回路１０３には、データ線６ａが接続されており、液晶装置１００の製造過程において、上記画像信号を検出することで液晶装置１００の動作欠陥などを確認できる構成となっているが、図３の等価回路では省略している。

また、検査回路１０３は、上記画像信号をサンプリングしてデータ線６ａに供給するサンプリング回路、データ線６ａに所定電圧レベルのプリチャージ信号を画像信号に先行して供給するプリチャージ回路を含むものとしてもよい。

＜画素の構成＞
次に、液晶装置１００における画素Ｐの構成について、図４を参照して説明する。図４は画素の配置を示す概略平面図である。図４に示すように、液晶装置１００における画素Ｐは、例えば平面視で略四角形（略正方形）の開口領域（開口部とも言う）を有する。開口領域は、Ｘ方向とＹ方向とに延在し格子状に設けられた遮光性の非開口領域（非開口部とも言う）により囲まれている。

Ｘ方向に延在する非開口領域には、図３に示した走査線３が設けられている。走査線３は遮光性の導電部材が用いられており、走査線３によって非開口領域の一部が構成されている。

同じく、Ｙ方向に延在する非開口領域には、図３に示したデータ線６ａが設けられている。データ線６ａも遮光性の導電部材が用いられており、これらによって非開口領域の一部が構成されている。

Ｘ方向とＹ方向とに延在する非開口領域の交差部付近には、図３に示したＴＦＴ３０や保持容量４０が設けられている。詳しい画素Ｐの構造については後述するが、交差部付近にＴＦＴ３０や保持容量４０を設ける関係上、交差部付近の非開口領域の幅は、他の部分に比べて広くなっている。遮光性を有する非開口領域の交差部付近にＴＦＴ３０や保持容量４０を設けることにより、ＴＦＴ３０の半導体層３０ａに入射する光を遮光すると共に、開口領域における開口率を確保している。

画素Ｐごとに画素電極１５が設けられている。画素電極１５は平面視で略正方形であり、画素電極１５の外縁が非開口領域と重なるようにして開口領域に設けられている。

本実施形態の液晶装置１００は、透過型であって、前述したように素子基板１０側から光が入射することを前提として構成されている。素子基板１０には、図３に示したように、画素ＰごとにＴＦＴ３０、画素電極１５、保持容量４０が設けられている。また、保持容量４０は２つの容量素子４１，４２を含んで構成され、保持容量４０は、非開口領域に配置されている。言い換えれば、２つの容量素子４１，４２もまた非開口領域の一部を構成している。

本実施形態において、ＴＦＴ３０の半導体層３０ａは、非開口領域の交差部に対して、Ｙ方向に延在して配置されている。また、Ｙ方向に隣り合う画素Ｐに係る２つのＴＦＴ３０の半導体層３０ａは、それぞれの半導体層３０ａとデータ線６ａとの電気的な接続を図るコンタクトホール３３を共有している。Ｙ方向に隣り合う画素Ｐに係る２つのＴＦＴ３０の半導体層３０ａと保持容量４０との電気的な接続を図るコンタクトホール３４は、２つのＴＦＴ３０のそれぞれにおいて独立して設けられている。つまり、Ｙ方向に隣り合う画素Ｐに係る２つのＴＦＴ３０の半導体層３０ａがＹ方向に繋がって配置されていると共に、コンタクトホール３３を基準にしてＹ方向に対称に配置されている。以降、素子基板１０の詳しい構造について、図を参照して説明する。

＜素子基板の構造＞
図５は図４のＡ−Ａ’線に沿った素子基板の構造を示す概略断面図、図６は図４のＢ−Ｂ’線に沿った素子基板の構造を示す概略断面図である。なお、図４のＡ−Ａ’線は、半導体層３０ａをコンタクトホール３３からコンタクトホール３４に亘ってＹ方向に横断する線分であり、Ｂ−Ｂ’線は、非開口領域の交差部における半導体層３０ａをＸ方向に横断する線分である。

図５及び図６に示すように、基材１０ｓ上には、まず、保持容量４０を構成するところの２つの容量素子４１，４２がこの順に積層されて形成される。具体的には、基材１０ｓ上を覆う導電層が成膜され、当該導電層をフォトリソグラフィー法によりパターニングして、容量素子４１の第１容量電極として機能する第１導電層４１ａが形成される。続いて、第１導電層４１ａを被覆するように、例えば酸化シリコンからなる膜厚が６０〜１００ｎｍ（ナノメートル）の絶縁層が成膜され、当該絶縁層をパターニングして、第１導電層４１ａ上に島状の絶縁層１１ａが形成される。第１導電層４１ａと絶縁層１１ａとを覆う第１容量絶縁層４１ｂが形成される。そして、第１容量絶縁層４１ｂを覆う導電層が成膜され、当該導電層をパターニングして、容量素子４１の第２容量電極として機能する第２導電層４１ｃが形成される。第１容量絶縁層４１ｂを挟んで対向配置された第１導電層４１ａと第２導電層４１ｃとにより容量素子４１が構成される。

続いて、第２導電層４１ｃを覆う絶縁層１１ｂが形成され、絶縁層１１ｂを貫通して第２導電層４１ｃに至る貫通孔が形成される。当該貫通孔を埋めるように導電層が成膜され、当該導電層をパターニングして、第２導電層４１ｃに接する第１コンタクトホール４３と、容量素子４２のうち第３容量電極として機能する第３導電層４２ａとが形成される。第３導電層４２ａは第１コンタクトホール４３を介して第２導電層４１ｃと電気的に接続される。次に、第３導電層４２ａを覆う第２容量絶縁層４２ｂが形成される。そして、第２容量絶縁層４２ｂを覆う導電層が成膜され、当該導電層をパターニングして、容量素子４２の第４容量電極として機能する第４導電層４２ｃが形成される。第２容量絶縁層４２ｂを挟んで対向配置された第３導電層４２ａと第４導電層４２ｃとにより容量素子４２が構成される。

本実施形態において、第１導電層４１ａを構成するところの導電層は、スパッタリング法などで成膜された、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、チタン（Ｔｉ）などの融点が１０００℃を超える高融点金属、または高融点金属のシリサイドなどからなる薄膜や、減圧ＣＶＤ法などで成膜され、例えば、リン（Ｐ）をドープすることにより導電性が付与されたポリシリコン膜などが用いられる。第１導電層４１ａの膜厚は、例えば６０〜１００ｎｍである。第１コンタクトホール４３を介して接する第２導電層４１ｃと第３導電層４２ａとを構成するところの導電層は、同一の導電材料で構成されていることが好ましく、本実施形態では導電性のポリシリコン膜が用いられている。第２導電層４１ｃ及び第３導電層４２ａの膜厚もまた例えば６０〜１００ｎｍである。第４導電層４２ｃを構成するところの導電層は、導電性のポリシリコン膜でもよいが、遮光性を考慮して、上述した高融点金属の膜、あるいは高融点金属のシリサイド膜を用いることが好ましく、本実施形態では、例えばタングステンシリサイド（ＷＳｉ）が用いられている。第４導電層４２ｃの膜厚もまた例えば６０〜１００ｎｍである。

第１容量絶縁層４１ｂ及び第２容量絶縁層４２ｂは、誘電体膜であって、例えば、ＣＶＤ法などを用いて成膜された、酸化アルミニウム、酸化ハフニウム、酸化シリコンなどの金属酸化膜、窒化シリコンなどの金属窒化膜、あるいはこれらの金属酸化膜や金属窒化膜が積層された多層膜を用いることができる。本実施形態の第１容量絶縁層４１ｂ及び第２容量絶縁層４２ｂは、膜厚が１５〜３０ｎｍの酸化シリコン膜である。

第２導電層４１ｃと第３導電層４２ａとの間に形成される絶縁層１１ｂは、膜厚が６０〜１００ｎｍの酸化シリコン膜である。

次に、基材１０ｓ上に形成された保持容量４０を覆う例えば酸化シリコン膜からなる第１層間絶縁層１１ｃが形成される。保持容量４０を覆うことによって第１層間絶縁層１１ｃ上には凹凸が生ずることから、第１層間絶縁層１１ｃにはＣＭＰ（Chemical Mechanical Polishing）処理などの平坦化処理が施される。平坦化処理後の第１層間絶縁層１１ｃの平均膜厚は、例えば１μｍ（マイクロメートル）である。

図５に示すように、第１層間絶縁層１１ｃと、第２容量絶縁層４２ｂと、絶縁層１１ｂとを貫通して、第２導電層４１ｃに至る貫通孔が例えばドライエッチングにより形成される。当該貫通孔を埋めるように第１層間絶縁層１１ｃを覆う導電層が成膜され、当該導電層をパターニングして、走査線３と、当該貫通孔を埋める第１中継層３ｅとが形成される。本実施形態における走査線３及び第１中継層３ｅは、導電性のポリシリコン膜にタングステンなどの金属または当該金属のシリサイドからなる膜が積層された二層構造となっている。つまり、第１中継層３ｅの第２導電層４１ｃに接する部分は、第２導電層４１ｃと同じ導電性のポリシリコン膜を用いた構成となっている。このように第１層間絶縁層１１ｃの貫通孔を埋めて第１中継層３ｅが設けられた部分が第２コンタクトホール４４である。なお、走査線３におけるポリシリコン膜の膜厚は例えば２００ｎｍであり、ポリシリコン膜上の金属膜あるいは金属シリサイド膜の膜厚は例えば１００ｎｍである。つまり、走査線３の膜厚は例えば３００ｎｍである。走査線３は、本発明における基板とトランジスターとの間に配置された遮光層の一例である。

図５及び図６に示すように、走査線３及び第１中継層３ｅを覆う第２層間絶縁層１２ａが形成される。第２層間絶縁層１２ａは、意図的に不純物が導入されていない、例えば酸化シリコン膜（None−doped Silicate Glass；ＮＳＧ膜）や窒化シリコン膜（Ｓｉ_xＮ_y膜）を用いて形成される。本実施形態の第２層間絶縁層１２ａは、例えば膜厚が４００ｎｍのＮＳＧ膜である。

次に、第２層間絶縁層１２ａ上にＴＦＴ３０の半導体層３０ａが形成される。本実施形態における半導体層３０ａは、アモルファスシリコンの薄膜を６００℃で１０時間以上の熱処理を施すことにより結晶化させたポリシリコン膜からなる。そして、半導体層３０ａは、ポリシリコン膜に不純物を選択的に注入することにより形成された、チャネル領域３０ｃと、チャネル領域３０ｃに接する低濃度不純物領域３０ｅ，３０ｆと、一方の低濃度不純物領域３０ｅに接した高濃度不純物領域３０ｓと、他方の低濃度不純物領域３０ｆに接した高濃度不純物領域３０ｄとを含む、ＬＤＤ（Lightly Doped Drain）構造となっている。以降、低濃度不純物領域３０ｅ，３０ｆは、ＬＤＤ領域３０ｅ，３０ｆと表記する。また、本実施形態において、一方の高濃度不純物領域３０ｓは、ＴＦＴ３０のソースとして機能させることから、ソース領域３０ｓと呼び、他方の高濃度不純物領域３０ｄは、ＴＦＴ３０のドレインとして機能させることから、ドレイン領域３０ｄと呼ぶ。なお、アモルファスシリコンの薄膜の膜厚は例えば２０ｎｍである。また、アモルファスシリコンの薄膜を結晶化させる方法は、熱処理に限定されず、レーザー光を照射して結晶化させる方法を用いてもよい。

次に、半導体層３０ａを覆うゲート絶縁層１２ｂが形成される。ゲート絶縁層１２ｂは、例えばＣＶＤ法などにより成膜された、膜厚が例えば３０ｎｍの酸化シリコン膜である。

図５に示すように、ゲート絶縁層１２ｂ、ドレイン領域３０ｄ、第２層間絶縁層１２ａを貫通して、第１中継層３ｅに至る貫通孔が形成される。また、図６に示すように、平面視で半導体層３０ａを挟んだ位置に、ゲート絶縁層１２ｂ、第２層間絶縁層１２ａを貫通して、走査線３に至る２つの貫通孔が形成される。これらの貫通孔を埋めるようにゲート絶縁層１２ｂを覆う導電層が成膜され、当該導電層をパターニングして、図５に示したゲート電極３０ｇ及び第２中継層４ｄが形成される。また、図６に示した走査線３とゲート電極３０ｇとを接続させる一対のコンタクトホール３１，３２が形成される。本実施形態において、ゲート電極３０ｇ、第２中継層４ｄ、一対のコンタクトホール３１，３２を構成するところの導電層は、膜厚が２００ｎｍの導電性のポリシリコン膜に膜厚が１００ｎｍのタングステンなどの高融点金属膜あるいは高融点金属のシリサイド膜が積層された二層構造となっている。本実施形態において、第２コンタクトホール４４は、第１中継層３ｅと、第１中継層３ｅに接するように形成された第２中継層４ｄとを含むものである。なお、ゲート電極３０ｇは、ゲート絶縁層１２ｂを挟んでチャネル領域３０ｃと対向するように形成された第２走査線４の一部によって構成されている。つまり、第２走査線４は異なる種類の導電層からなる二層構造となっている。第２走査線４の詳細については後述する。

図５及び図６に示すように、ゲート電極３０ｇとして機能する第２走査線４及び第２中継層４ｄを覆う第３層間絶縁層１３ａが形成される。第３層間絶縁層１３ａは、例えば、ＣＶＤ法により形成された膜厚が３００ｎｍの酸化シリコン膜である。図５に示すように、第３層間絶縁層１３ａとゲート絶縁層１２ｂとを貫通して半導体層３０ａのソース領域３０ｓに至る貫通孔と、同じく半導体層３０ａのドレイン領域３０ｄ及び第２中継層４ｄとに至る貫通孔とが形成される。後者の貫通孔は前者の貫通孔よりも平面視における大きさが大きい。このような２つの貫通孔の内部を被覆して第３層間絶縁層１３ａを覆う導電層が成膜され、当該導電層をパターニングして、ソース電極５ｄ、コンタクトホール３３、ドレイン電極５ｃ、コンタクトホール３４が形成される。ソース電極５ｄはコンタクトホール３３を介してソース領域３０ｓに接続される。ドレイン電極５ｃはコンタクトホール３４を介してドレイン領域３０ｄに接続される。なお、ドレイン電極５ｃは後述する中継電極５の一部であり、中継電極５は、本発明におけるトランジスターの半導体層に接する電極の一例である。

ソース電極５ｄ及びドレイン電極５ｃを含む中継電極５を覆う第４層間絶縁層１３ｂが形成される。第４層間絶縁層１３ｂは、例えば、ＣＶＤ法により形成された酸化シリコン膜であり、ソース電極５ｄ及び中継電極５を覆うことで表面に凹凸が生ずることからＣＭＰ処理などの平坦化処理が施される。平坦化処理後の第４層間絶縁層１３ｂの平均膜厚は例えば８００ｎｍである。

図５に示すように、第４層間絶縁層１３ｂを貫通してソース電極５ｄに至る貫通孔と、図６に示すように、同じく第４層間絶縁層１３ｂを貫通して中継電極５に至る貫通孔とが形成される。これらの貫通孔の内側を被覆し、第４層間絶縁層１３ｂを覆う導電層が成膜され、当該導電層をパターニングして、データ線６ａ、コンタクトホール４５、中継電極６ｂ、コンタクトホール４６が形成される。データ線６ａはコンタクトホール４５を介してソース電極５ｄに接続される。中継電極６ｂはコンタクトホール４６を介して中継電極５に接続される。上述したように中継電極５はドレイン電極５ｃを含んでいることから、中継電極６ｂはコンタクトホール４６を介してドレイン電極５ｃに接続される。

図５及び図６に示すように、データ線６ａ、中継電極６ｂを覆う第５層間絶縁層１４ａが形成される。第５層間絶縁層１４ａは、例えば、ＣＶＤ法で形成された酸化シリコン膜であり、データ線６ａ、中継電極６ｂを覆うことで表面に凹凸が生ずることからＣＭＰ処理などの平坦化処理が施される。平坦化処理後の第５層間絶縁層１４ａの平均膜厚は例えば８００ｎｍである。図６に示すように、第５層間絶縁層１４ａを貫通して中継電極６ｂに至る貫通孔が形成される。この貫通孔の内側を被覆し、第５層間絶縁層１４ａを覆う導電層が成膜され、当該導電層をパターニングして、図５に示す共通電位線７と、図６に示す中継電極７ｂ及びコンタクトホール４７とが形成される。中継電極７ｂはコンタクトホール４７を介して中継電極６ｂに接続される。基材１０ｓ上において、共通電位が与えられる共通電位線７をデータ線６ａと画素電極１５との間に配置することで、データ線６ａに与えられる高電位な画像信号が直接的に画素電極１５に影響することを避けることができる。つまり、データ線６ａに対して共通電位線７はシールド層としても機能するものである。

図５及び図６に示すように、共通電位線７と、中継電極７ｂとを覆う第６層間絶縁層１４ｂが形成される。第６層間絶縁層１４ｂもまた、例えば、ＣＶＤ法で形成された酸化シリコン膜であり、共通電位線７、中継電極７ｂを覆うことで表面に凹凸が生ずることからＣＭＰ処理などの平坦化処理が施される。平坦化処理後の第６層間絶縁層１４ｂの平均膜厚は例えば８００ｎｍである。図６に示すように、第６層間絶縁層１４ｂを貫通して中継電極７ｂに至る貫通孔が形成される。この貫通孔の内側を被覆し、第６層間絶縁層１４ｂを覆う例えばＩＴＯ膜などの透明導電層が成膜され、当該透明導電層をパターニングして、図６に示す画素電極１５と、コンタクトホール４８とが形成される。画素電極１５はコンタクトホール４８を介して中継電極７ｂに接続される。

つまり、画素電極１５は、コンタクトホール４８、中継電極７ｂ、コンタクトホール４７、中継電極６ｂ、コンタクトホール４６を介してＴＦＴ３０のドレイン電極５ｃと電気的に接続されている。データ線６ａは、コンタクトホール４５を介してＴＦＴ３０のソース電極５ｄに電気的に接続されている。

保持容量４０を構成する導電層（容量電極）のうち、第２導電層４１ｃと第３導電層４２ａとは、第１コンタクトホール４３を介して電気的に接続されている。また、第２導電層４１ｃは、第１中継層３ｅと第２中継層４ｄとを含む第２コンタクトホール４４を介してＴＦＴ３０のドレイン電極５ｃに電気的に接続されている。図５及び図６には図示していないが、保持容量４０を構成する導電層（容量電極）のうち、第１導電層４１ａ及び第４導電層４２ｃは、共通電位線７と電気的に接続されて共通電位が与えられる。言い換えれば、第１導電層４１ａ及び第４導電層４２ｃは、共通電位が与えられる容量配線として機能するものである。

図５及び図６に示すように、素子基板１０の基材１０ｓ上には、保持容量４０を構成する、第１導電層４１ａ、第２導電層４１ｃ、第３導電層４２ａ、第４導電層４２ｃの４つの導電層に加えて、走査線３、半導体層３０ａ、ゲート電極３０ｇとして機能する第２走査線４、ドレイン電極５ｃ及びソース電極５ｄ、データ線６ａ、共通電位線７、画素電極１５がこの順に設けられている。つまり、素子基板１０は、ＴＦＴ３０の半導体層３０ａとの電気的な接続に係る、各種の信号配線や電極、及び各種の導電層が設けられた複数の配線層を有する。

＜素子基板の配線層＞
次に、素子基板１０における複数の配線層のそれぞれにおける電気的な構成の配置について、図７〜図１７を参照して説明する。図７〜図１７は素子基板の各配線層における電気的な構成の配置を示す概略平面図である。具体的には、図７は保持容量の第１導電層の配置を示す概略平面図、図８は保持容量の第２導電層の配置を示す概略平面図、図９は保持容量の第３導電層の配置を示す概略平面図、図１０は保持容量の第４導電層の配置を示す概略平面図である。図１１は走査線の配置を示す概略平面図、図１２は半導体層の配置を示す概略平面図、図１３は第２走査線の配置を示す概略平面図、図１４はソース電極及び中継電極の配置を示す概略平面図である。図１５はデータ線の配置を示す概略平面図、図１６は共通電位線の配置を示す概略平面図、図１７は画素電極の配置を示す概略平面図である。

図７に示すように、第１導電層４１ａは、第１本体部４１ａｃと、第１本体部４１ａｃから第１の方向としてのＸ方向に延在する第１の部分４１ａｘと、第１本体部４１ａｃから第１の方向と交差する第２の方向としてのＹ方向に延在する第２の部分４１ａｙとを有している。このような第１導電層４１ａは、図４に示した画素Ｐを格子状に囲む非開口領域に配置される。第１導電層４１ａの第１本体部４１ａｃは、非開口領域の交差部に配置され、Ｘ方向に延在する第１の部分４１ａｘやＹ方向に延在する第２の部分４１ａｙに比べて幅が大きくなっている。また、第１導電層４１ａは、図１に示した表示領域Ｅに亘って配置され、表示領域Ｅよりも外側に第１の部分４１ａｘや第２の部分４１ａｙが引き出されて容量配線として機能し、前述したように共通電位が与えられる。

図８に示すように、第２導電層４１ｃは、第２本体部４１ｃｃと、第２本体部４１ｃｃから第１の方向としてのＸ方向に突出する第１突出部４１ｃｘと、第２本体部４１ｃｃから第１の方向と交差する第２の方向としてのＹ方向に突出する第２突出部４１ｃｙとを有している。このような第２導電層４１ｃもまた、図４に示した画素Ｐを格子状に囲む非開口領域に配置される。第２導電層４１ｃの第２本体部４１ｃｃは、非開口領域の交差部に配置され、Ｘ方向に突出する第１突出部４１ｃｘやＹ方向に突出する第２突出部４１ｃｙに比べて幅が大きくなっている。このような第２導電層４１ｃは、平面視で十字状であって、画素Ｐの４隅にそれぞれ配置されているが、電気的には１つの画素Ｐに対応して独立して設けられている。このように、第２導電層４１ｃを電気的に独立するように、第２導電層４１ｃを構成するところの導電層をパターニングするに際して、第２導電層４１ｃよりも下層に位置する第１導電層４１ａとの電気的な短絡を防止する観点から、図５に示したように、第１導電層４１ａ上には絶縁層１１ａが設けられている。具体的には、図８に示すように、絶縁層１１ａは、Ｘ方向に隣り合う第２導電層４１ｃの第１突出部４１ｃｘの端部と平面視で重なり合うように配置されている。また、Ｙ方向に隣り合う第２導電層４１ｃの第２突出部４１ｃｙの端部と平面視で重なり合うように配置されている。

第２導電層４１ｃの第２本体部４１ｃｃのＸ方向及びＹ方向の中央に、第３導電層４２ａとの電気的な接続を図るための第１コンタクトホール４３が配置されている。

図９に示すように、第３導電層４２ａは、第３本体部４２ａｃと、第３本体部４２ａｃからＸ方向に突出する第３突出部４２ａｘと、第３本体部４２ａｃからＹ方向に突出する第４突出部４２ａｙとを有している。このような第３導電層４２ａもまた、図４に示した画素Ｐを格子状に囲む非開口領域に配置される。第３導電層４２ａの第３本体部４２ａｃは、非開口領域の交差部に配置され、Ｘ方向に突出する第３突出部４２ａｘやＹ方向に突出する第４突出部４２ａｙに比べて幅が大きくなっている。このような第３導電層４２ａは、平面視で十字状であって、画素Ｐの４隅にそれぞれ配置されているが、電気的には１つの画素Ｐに対応して独立して設けられている。第３導電層４２ａは、第３本体部４２ａｃと平面視で重なる位置に設けられた第１コンタクトホール４３によって下層に位置する第２導電層４１ｃと電気的に接続されている。また、第３導電層４２ａのＹ方向に突出する第４突出部４２ａｙのＹ方向における長さは、下層に位置する第２導電層４１ｃのＹ方向に突出する第２突出部４１ｃｙに比べて短い。第２導電層４１ｃの第２突出部４１ｃｙの一方の端部は、第３導電層４２ａの第４突出部４２ａｙの一方の端部からＹ方向に突出するように配置され、第２突出部４１ｃｙの一方の端部に、第２導電層４１ｃとＴＦＴ３０の半導体層３０ａとを電気的に接続させる第２コンタクトホール４４が配置されている。なお、第３導電層４２ａを電気的に独立するように、第３導電層４２ａを構成するところの導電層をパターニングするに際して、予め第３導電層４２ａの下層に位置する第２導電層４１ｃを覆うように絶縁層１１ｂ（図５参照）が設けられている。

図１０に示すように、第４導電層４２ｃは、第４本体部４２ｃｃと、第４本体部４２ｃｃからＸ方向に延在する第３の部分４２ｃｘと、第４本体部４２ｃｃからＹ方向に突出する第５突出部４２ｃｙとを有している。このような第４導電層４２ｃもまた、図４に示した画素Ｐを格子状に囲む非開口領域に配置される。第４導電層４２ｃの第４本体部４２ｃｃは、非開口領域の交差部に配置され、Ｘ方向に延在する第３の部分４２ｃｘやＹ方向に突出する第５突出部４２ｃｙに比べて幅が大きくなっている。第３の部分４２ｃｘは、Ｘ方向に配列する複数の画素Ｐに跨って配置されている。第５突出部４２ｃｙのＹ方向における長さは、下層に位置する前述した第３導電層４２ａの第４突出部４２ａｙの長さとほぼ同じである。これにより、第２導電層４１ｃの第２突出部４１ｃｙの一方の端部に配置される第２コンタクトホール４４と第４導電層４２ｃとの短絡が防がれる。このような第４導電層４２ｃは、Ｘ方向に配列する複数の画素Ｐに対してＹ方向に対称に配置されている。

図１１に示すように、本発明の遮光層の一例である走査線３は、第５本体部３ａと、第５本体部３ａからＸ方向に延在する第４の部分３ｂと、第５本体部３ａからＹ方向に突出する第６突出部３ｃ，３ｄとを有している。このような走査線３もまた、図４に示した画素Ｐを格子状に囲む非開口領域に配置される。走査線３の第５本体部３ａは、非開口領域の交差部に配置され、Ｘ方向に延在する第４の部分３ｂやＹ方向に突出する第６突出部３ｃ，３ｄに比べて幅が大きくなっている。第４の部分３ｂは、Ｘ方向に配列する複数の画素Ｐに跨って配置されている。第５本体部３ａから突出した第６突出部３ｄのＹ方向における長さは、下層に位置する第４導電層４２ｃの第４本体部４２ｃｃから突出した第５突出部４２ｃｙの長さよりも短い。第６突出部３ｄからＹ方向に離間した位置に、平面視で四角形の第１中継層３ｅが設けられている。第１中継層３ｅは、走査線３と同じ配線層に設けられ、第２コンタクトホール４４を埋めるように設けられている。このような走査線３は、Ｘ方向に配列する複数の画素Ｐに対してＹ方向に対称に配置されている。

図１２に示すように、半導体層３０ａは、平面視で走査線３の第５本体部３ａと、第５本体部３ａからＹ方向に突出する第６突出部３ｃ，３ｄと、第１中継層３ｅとに重なるようにＹ方向に沿って配置されている。また、後述するコンタクトホール３３（図１４参照）を共有すべく、２つの半導体層３０ａが繋がってＹ方向に沿って配置されている。また、Ｙ方向に沿って配置された半導体層３０ａの端部において、第１中継層３ｅと重なった部分に第２コンタクトホール４４が設けられている。このような半導体層３０ａもまた、図４に示した画素Ｐを格子状に囲む非開口領域に配置される。

図１３に示すように、第２走査線４は、平面視で走査線３の第５本体部３ａと重なる位置において、Ｘ方向に半導体層３０ａを挟んだ両側に配置された一対の拡張部４ａと、拡張部４ａからＸ方向に延在する本線部４ｂと、一対の拡張部４ａに繋がると共に平面視で半導体層３０ａと重なる突出部４ｃとを有している。一対の拡張部４ａには、走査線３と第２走査線４とを電気的に接続させる一対のコンタクトホール３１，３２が設けられている。このような第２走査線４もまた、図４に示した画素Ｐを格子状に囲む非開口領域に配置される。

第２走査線４の突出部４ｃは、ＴＦＴ３０のゲート電極３０ｇとして機能するものであり、突出部４ｃと重なった半導体層３０ａの部分がチャネル領域３０ｃとなる。本実施形態では、突出部４ｃをマスクとして用い、不純物イオンをポリシリコンからなる半導体層３０ａに選択的に注入することで、半導体層３０ａに前述したＬＤＤ構造が形成される。

第２走査線４と同じ配線層において、第２コンタクトホール４４と重なる位置に平面視で四角形の第２中継層４ｄが配置されている。第２中継層４ｄは、図５に示したように、第２コンタクトホール４４において先に配置された第１中継層３ｅと接するように設けられている。

図１４に示すように、中継電極５は、第６本体部５ａと、第６本体部５ａからＸ方向の片側に突出する突出部５ｂと、第６本体部５ａからＹ方向の片側に突出してコンタクトホール３４を構成しドレイン電極５ｃとして機能する部分とを有している。このような中継電極５もまた、図４に示した画素Ｐを格子状に囲む非開口領域に配置される。中継電極５の第６本体部５ａは、非開口領域の交差部に配置され、Ｘ方向の片側に突出する突出部５ｂやＹ方向の片側に突出するドレイン電極５ｃに比べて幅が大きくなっている。

中継電極５と同一層にソース電極５ｄが設けられている。具体的には、ソース電極５ｄは、平面視で矩形状であって、Ｙ方向において隣り合う第６本体部５ａの間において、半導体層３０ａと重なるようにＹ方向に沿って配置されている。ソース電極５ｄのＹ方向における中央に、半導体層３０ａのソース領域３０ｓとの電気的な接続を図るためのコンタクトホール３３が設けられている。

図１５に示すように、データ線６ａは、Ｙ方向に延在して配置されている。また、画素ＰのＸ方向における配置ピッチに対応して、Ｘ方向に所定の間隔をおいて、複数のデータ線６ａが並列して配置されている。データ線６ａは下層に設けられたソース電極５ｄに対してコンタクトホール４５を介して電気的に接続されている。コンタクトホール４５は、データ線６ａと重なると共に、半導体層３０ａのソース領域３０ｓとの接続に係るコンタクトホール３３からＹ方向に離間した位置に２つ設けられている。

Ｘ方向に隣り合うデータ線６ａの間に、Ｘ方向に沿って矩形状の中継電極６ｂが設けられている。中継電極６ｂには、下層に位置する中継電極５の突出部５ｂとの接続を図るコンタクトホール４６が設けられている。このようなデータ線６ａ及び中継電極６ｂもまた、破線で示した画素Ｐを格子状に囲む非開口領域に配置されている。

図１６に示すように、共通電位線７は、前述したデータ線６ａと平面視で重なってＹ方向に延在して配置されている。よって、画素ＰのＸ方向における配置ピッチに対応して、Ｘ方向に所定の間隔をおいて、複数の共通電位線７が並列して配置されている。Ｘ方向に隣り合う共通電位線７の間に、Ｘ方向に沿って矩形状の中継電極７ｂが設けられている。中継電極７ｂには、下層に位置する中継電極６ｂとの接続を図るコンタクトホール４７が設けられている。このような共通電位線７及び中継電極７ｂもまた、破線で示した画素Ｐを格子状に囲む非開口領域に配置されている。

図１７に示すように、画素電極１５は、平面視で、画素電極１５の外縁が、Ｙ方向に延在する共通電位線７と、Ｘ方向に延びる中継電極７ｂとに重なるように、画素Ｐごとに配置されている。中継電極７ｂのＸ方向における中央側で且つ画素電極１５の外縁と重なる位置にコンタクトホール４８が設けられている。画素電極１５はコンタクトホール４８を介して中継電極７ｂと電気的に接続されている。

本実施形態における素子基板１０の配線構造によれば、データ線６ａとの電気的な接続を図るコンタクトホール３３を共有するように繋げられた２つの半導体層３０ａは、平面視で保持容量４０の第１導電層４１ａの第１本体部４１ａｃ及び第２の部分４１ａｙ、第２導電層４１ｃの第２本体部４１ｃｃ及び第２突出部４１ｃｙ、第３導電層４２ａの第３本体部４２ａｃ及び第４突出部４２ａｙ、第４導電層４２ｃの第４本体部４２ｃｃ及び第５突出部４２ｃｙ、並びに遮光層としての走査線３の第５本体部３ａ及び第６突出部３ｃ，３ｄと重なるようにＹ方向に配置されている。平面視で、第１本体部４１ａｃ、第２本体部４１ｃｃ、第３本体部４２ａｃ、第４本体部４２ｃｃ、第５本体部３ａは、画素Ｐの非開口領域における交差部において相互に重なって配置されている。

上記実施形態の液晶装置１００によれば、以下の効果が得られる。
（１）素子基板１０において、基材１０ｓとＴＦＴ３０の半導体層３０ａとの間には、保持容量４０と遮光層としての走査線３とが配置されている。保持容量４０は電気的に並列接続された２つの容量素子４１，４２を含んで構成されている。したがって、基材１０ｓ上において、保持容量４０をＴＦＴ３０よりも上層に設ける場合に比べて、素子基板１０側から入射して半導体層３０ａに向かう光を保持容量４０と走査線３とによって遮光できることから、半導体層３０ａに対する遮光性が向上した遮光構造とすることができる。とりわけ、保持容量４０の容量電極として機能する複数の導電層のうち基材１０ｓ側に設けられる第１導電層４１ａは、画素Ｐを囲んで格子状に配置され、Ｘ方向に延在する第１の部分４１ａｘと、Ｙ方向に延在する第２の部分４１ａｙとを有していることから、基材１０ｓ側から見た非開口領域において隙間が生じない。基材１０ｓと半導体層３０ａとの間に走査線３だけを設ける場合は、Ｙ方向に隣り合う走査線３の隙間（Ｙ方向に隣り合う第６突出部３ｃの間、及びもう一方の第６突出部３ｄと第１中継層３ｅとの間）から光漏れを起こすので、本実施形態のように基材１０ｓと走査線３との間に格子状の第１導電層４１ａを設けるほうがより遮光性が向上する。つまり、上記実施形態によれば、画素Ｐの配置ピッチが小さくなって非開口領域が狭くなっても、保持容量４０における電気容量を確保可能であると共に、素子基板１０側から入射した光によるＴＦＴ３０の光リーク電流の発生を抑制して、安定した表示動作が得られる液晶装置１００を提供することができる。

（２）保持容量４０の容量電極として機能する第２導電層４１ｃとＴＦＴ３０の半導体層３０ａのドレイン領域３０ｄとを電気的に接続させる第２コンタクトホール４４は、走査線３と同一層に形成された第１中継層３ｅと、ゲート電極３０ｇとして機能する第２走査線４と同一層に形成された第２中継層４ｄとを含んで構成されている。したがって、基材１０ｓ上における第２コンタクトホール４４の深さが深くなっても、第２導電層４１ｃと半導体層３０ａのドレイン領域３０ｄとを電気的に接続させることができる。また、第１中継層３ｅの第２導電層４１ｃと接する部分は、第２導電層４１ｃと同一の導電材料であって、導電性のポリシリコンが用いられていることから、接触部分の親和性が向上して電気的に安定した接続状態を実現できる。

（３）第２コンタクトホール４４の第２中継層４ｄに接すると共に、ＴＦＴ３０の半導体層３０ａのドレイン領域３０ｄに接するドレイン電極５ｃを有していることから、第２コンタクトホール４４を設ける位置が制限されたとしても、半導体層３０ａと第２コンタクトホール４４とをドレイン電極５ｃを介して確実に接続することができる。つまり、平面視におけるＴＦＴ３０の半導体層３０ａのドレイン領域３０ｄと第２コンタクトホール４４との相対的な位置関係の自由度が向上する。

＜電子機器＞
次に、本実施形態の電子機器について投射型表示装置を例に挙げて説明する。図１８は、電子機器としての投射型表示装置の構成を示す概略図である。

図１８に示すように、本実施形態の電子機器としての投射型表示装置１０００は、システム光軸Ｌに沿って配置された偏光照明装置１１００と、光分離素子としての２つのダイクロイックミラー１１０４，１１０５と、を備えている。また、３つの反射ミラー１１０６，１１０７，１１０８と、５つのリレーレンズ１２０１，１２０２，１２０３，１２０４，１２０５と、を備えている。さらに、３つの光変調手段としての透過型の液晶ライトバルブ１２１０，１２２０，１２３０と、光合成素子としてのクロスダイクロイックプリズム１２０６と、投射レンズ１２０７と、を備えている。

偏光照明装置１１００は、超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット１１０１と、インテグレーターレンズ１１０２と、偏光変換素子１１０３とから概略構成されている。なお、光源として、赤色光（Ｒ）、緑色光（Ｇ）、青色光（Ｂ）のそれぞれに対応した、例えばレーザー光源やＬＥＤなどの固体光源を用いてもよい。

ダイクロイックミラー１１０４は、偏光照明装置１１００から射出された偏光光束のうち、赤色光（Ｒ）を反射させ、緑色光（Ｇ）と青色光（Ｂ）とを透過させる。もう１つのダイクロイックミラー１１０５は、ダイクロイックミラー１１０４を透過した緑色光（Ｇ）を反射させ、青色光（Ｂ）を透過させる。

ダイクロイックミラー１１０４で反射した赤色光（Ｒ）は、反射ミラー１１０６で反射した後にリレーレンズ１２０５を経由して液晶ライトバルブ１２１０に入射する。
ダイクロイックミラー１１０５で反射した緑色光（Ｇ）は、リレーレンズ１２０４を経由して液晶ライトバルブ１２２０に入射する。
ダイクロイックミラー１１０５を透過した青色光（Ｂ）は、３つのリレーレンズ１２０１，１２０２，１２０３と２つの反射ミラー１１０７，１１０８とからなる導光系を経由して液晶ライトバルブ１２３０に入射する。

液晶ライトバルブ１２１０，１２２０，１２３０は、クロスダイクロイックプリズム１２０６の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ１２１０，１２２０，１２３０に入射した色光は、映像情報（映像信号）に基づいて変調されクロスダイクロイックプリズム１２０６に向けて射出される。このプリズムは、４つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投射光学系である投射レンズ１２０７によってスクリーン１３００上に投射され、画像が拡大されて表示される。

液晶ライトバルブ１２１０は、上記実施形態の液晶装置１００（図１参照）が適用されたものである。液晶装置１００の色光の入射側と射出側とにクロスニコルに配置された一対の偏光素子が隙間を置いて配置されている。他の液晶ライトバルブ１２２０，１２３０も同様である。

このような投射型表示装置１０００によれば、液晶ライトバルブ１２１０，１２２０，１２３０として、上記実施形態の液晶装置１００が用いられており、画素回路における保持容量４０は２つの容量素子４１，４２を含んで構成されていることから、従来に比べて保持容量４０の容量値を確保し易くなっている。つまり、高精細な画像を投射するために画素Ｐを小さくして表示領域Ｅに高密度に画素Ｐを配置したとしても、画素電極１５に与えられる電位を所定の時間保持することが可能となる。また、画素Ｐに入射する光がＴＦＴ３０の半導体層３０ａに入射し難い遮光構造を備えていることから、光源から強い光が画素Ｐに入射したとしても、ＴＦＴ３０における光リーク電流が生じ難く安定した表示動作が得られる。つまり、高品位な画像を安定的に投射可能な投射型表示装置１０００を提供することができる。

なお、本発明は上述した実施形態に限定されず、上述した実施形態に種々の変更や改良などを加えることが可能である。変形例を以下に述べる。

（変形例１）上記実施形態の液晶装置１００では、データ線６ａとの電気的な接続を図るコンタクトホール３３を共有するように２つの半導体層３０ａを繋げた構成としたが、これに限定されず、画素Ｐごとに独立して半導体層３０ａを非開口領域に配置する構成としてもよい。

（変形例２）上記実施形態の液晶装置１００において、光源からの光を液晶パネル１１０の対向基板２０側から入射させてもよい。対向基板２０側から素子基板１０に入射し、ＴＦＴ３０の半導体層３０ａに向かう光は、共通電位線７、データ線６ａ、中継電極５によって遮光することができる。また、対向基板２０側から入射し素子基板１０の開口領域から射出した光が、射出方向に配置された偏光素子などの構造物によって反射して再び素子基板１０に入射する迷光が生じたとしても、当該迷光がＴＦＴ３０の半導体層３０ａに入射することを保持容量４０と走査線３とによって遮光することができる。

（変形例３）本実施形態における素子基板１０の遮光構造を適用可能な電気光学装置は、透過型の液晶装置１００に限定されない。例えば、素子基板１０の画素Ｐごとに、有機ＥＬなどの発光素子を備えたアクティブ駆動型の発光装置にも適用可能である。発光素子からの光が迷光となってトランジスターの半導体層に入射することを保持容量４０と走査線３とによって遮光することができる。

（変形例４）上記実施形態の液晶装置１００が適用される電子機器は、投射型表示装置１０００に限定されない。例えば、液晶装置１００の対向基板２０において、少なくとも赤（Ｒ）、緑（Ｇ）、青（Ｂ）に対応するカラーフィルターを有し、液晶ライトバルブを単板構成としてもよい。また、例えば、投射型のＨＵＤ（ヘッドアップディスプレイ）や、ＨＭＤ（ヘッドマウントディスプレイ）、電子ブック、パーソナルコンピューター、デジタルスチルカメラ、液晶テレビ、ビューファインダー型あるいはモニター直視型のビデオレコーダー、カーナビゲーションシステム、電子手帳、ＰＯＳなどの情報端末機器の表示部として液晶装置１００を好適に用いることができる。

以下に、上記の実施形態から導き出される内容を記載する。

本願の電気光学装置は、基板と、トランジスターと、基板とトランジスターとの間に遮光層と、基板と遮光層との間に保持容量と、を備え、保持容量は、第１導電層と、第１導電層に第１容量絶縁層を介して設けられた第２導電層と、第２導電層を覆う絶縁層に設けられた第１コンタクトホールを介して第２導電層と電気的に接続された第３導電層と、第３導電層に第２容量絶縁層を介して設けられた第４導電層と、を含むことを特徴とする。

本願の構成によれば、第１容量絶縁層を介して対向する第１導電層と第２導電層とにより、１つの容量素子が構成され、第２容量絶縁層を介して対向する第３導電層と第４導電層とにより、もう１つの容量素子が構成される。また、第２導電層と第３導電層とは、絶縁層に設けられた第１コンタクトホールを介して電気的に接続されていることから、第２導電層または第３導電層のいずれか一方をトランジスターに接続させ、第１導電層と第４導電層とを接続して、少なくとも一方を容量配線として機能させれば、本願の保持容量は、電気的に並列接続された２つの容量素子を含んで構成される。したがって、背景技術に示されたように基板に凸状部を設けなくとも、電気容量が大きな保持容量を構成することができる。また、基板とトランジスターとの間には、容量電極として機能する第１導電層から第４導電層と、遮光層とが設けられていることから、基板側からトランジスターに向かって入射する光をこれらの導電層と遮光層とによって遮光することができる。つまり、保持容量における電気容量を確保しつつ、トランジスターに対する遮光性を向上させた遮光構造を備える電気光学装置を提供することができる。

上記の電気光学装置において、第１導電層は、第１本体部と、第１本体部から第１の方向に延在する第１の部分と、第１本体部から第１の方向と交差する第２の方向に延在する第２の部分とを有し、第２導電層は、第２本体部と、第２本体部から第１の方向に突出する第１突出部と、第２本体部から第２の方向に突出する第２突出部とを有し、第３導電層は、第３本体部と、第３本体部から第１の方向に突出する第３突出部と、第３本体部から第２の方向に突出する第４突出部とを有し、第４導電層は、第４本体部と、第４本体部から第１の方向に延在する第３の部分と、第４本体部から第２の方向に突出する第５突出部とを有し、遮光層は、第５本体部と、第５本体部から第１の方向に延在する第４の部分と、第５本体部から第２の方向に突出する第６突出部とを有し、平面視で、第１本体部、第２本体部、第３本体部、第４本体部、第５本体部は、相互に重なるように配置されていることが好ましい。
この構成によれば、平面視で相互に重なるように配置された、第２本体部、第３本体部を起点にして、第１の方向及び第２の方向に突出する部分を設けることで、容量電極として機能する面積が確保される。また、第１導電層は第１の方向に延在する第１の部分と、第２の方向に延在する第２の部分とを有し、第４導電層は第１の方向に延在する第３の部分を有していることから、第１導電層と第４導電層の両方または一方を容量配線として利用することができる。

上記の電気光学装置において、トランジスターの半導体層は、平面視で、第１導電層の第１本体部及び第２の部分、第２導電層の第２本体部及び第２突出部、第３導電層の第３本体部及び第４突出部、第４導電層の第４本体部及び第５突出部、並びに遮光層の第５本体部及び第６突出部と重なるように第２の方向に配置されていることが好ましい。
この構成によれば、基板から入射してトランジスターの半導体層に向かう光を、第１導電層の第１本体部及び第２の部分、第２導電層の第２本体部及び第２突出部、第３導電層の第３本体部及び第４突出部、第４導電層の第４本体部及び第５突出部、並びに遮光層の第５本体部及び第６突出部によって遮光することができる。つまり、基板上において、第１本体部から第５本体部だけでなく、第２の部分、第２突出部、第４突出部、第５突出部、第６突出部を平面視で重ね合わせることで、トランジスターの半導体層に対する遮光性を向上させることができる。言い換えれば、これらの構成のうちの例えば１つの遮光性が不足していたとしても重ね合わされた他の構成により遮光性を確保することができる。

上記の電気光学装置において、第１コンタクトホールは、平面視で、第２導電層の第２本体部と重なるように配置されていることが好ましい。
この構成によれば、第１コンタクトホールを介して第２導電層の第２本体部と、第３導電層の第３本体部とを電気的に接続させることができる。

上記の電気光学装置において、第２導電層の第２突出部の端部は、第３導電層の第４突出部の端部から第２の方向に突出するように配置され、第２突出部の端部に、第２導電層とトランジスターの半導体層とを電気的に接続させる第２コンタクトホールが配置されていることが好ましい。
この構成によれば、第２導電層と第３導電層とは第１コンタクトホールを介して電気的に接続されていることから、第２コンタクトホールを介して第２導電層及び第３導電層をトランジスターの半導体層に電気的に接続させることができる。また、第２導電層の第２突出部の端部に第２コンタクトホールを配置することにより、第１導電層に対して第１容量絶縁層を介して配置される第２導電層の面積を第３導電層よりも大きくすることができる。言い換えれば、第２導電層を容量電極とする一方の容量素子の電気容量を最大化できる。

上記の電気光学装置において、第２コンタクトホールには、遮光層と同一層に設けられた第１中継層と、トランジスターのゲート電極と同一層に設けられた第２中継層とが設けられていることが好ましい。
この構成によれば、第２コンタクトホール内を１つの中継層で埋めて導通性を持たせる場合に比べて、第１中継層と、第２中継層とが設けられていることから、基板上における第２コンタクトホールの深さが深くなっても、第２導電層とトランジスターの半導体層とを電気的に容易に接続することができる。

上記の電気光学装置において、第２導電層と、第１中継層の第２導電層と接する部分とは、同一の導電材料からなることが好ましい。
この構成によれば、第２導電層と第１中継層との親和性が確保されることから、第２導電層に対して第２コンタクトホールを電気的に確実に接続することができる。

上記の電気光学装置において、同一の導電材料は、導電性が付与されたポリシリコンであることが好ましい。
この構成によれば、導電性のポリシリコンを用いることから、他の金属材料に比べて、第２コンタクトホール内に第１中継層を形成する際の被覆性が向上して、第２コンタクトホールにおける電気的な接続が安定する。

上記の電気光学装置において、第２中継層に接すると共に、トランジスターの半導体層に接する電極を有することが好ましい。
この構成によれば、第２コンタクトホールと電極とを介して第２導電層とトランジスターの半導体層とを電気的に接続することができる。当該電極を介することから、平面視におけるトランジスターの半導体層と第２コンタクトホールとの相対的な位置関係の自由度が向上する。

本願の電子機器は、上記に記載の電気光学装置を備えたことを特徴とする。
本願の構成によれば、保持容量における電気容量を確保しつつ、トランジスターに対する遮光性を向上させた遮光構造を有する電気光学装置を備えていることから、光源から強い光が画素に入射してもトランジスターの半導体層における光リーク電流の発生が抑制され、安定した動作状態が得られる電子機器を提供することができる。

３…遮光層としての走査線、３ａ…第５本体部、３ｂ…第４の部分、３ｃ，３ｄ…第６突出部、３ｅ…第１中継層、４ｄ…第２中継層、５ｃ…半導体層に接する電極としてのドレイン電極、１０ｓ…基板としての基材、１１ｂ…絶縁層、３０…トランジスターとしての薄膜トランジスター（ＴＦＴ）、３０ａ…半導体層、４０…保持容量、４１ａ…第１導電層、４１ａｃ…第１導電層の第１本体部、４１ａｘ…第１導電層の第１の部分、４１ａｙ…第１導電層の第２の部分、４１ｂ…第１容量絶縁層、４１ｃ…第２導電層、４１ｃｃ…第２導電層の第２本体部、４１ｃｘ…第２導電層の第１突出部、４１ｃｙ…第２導電層の第２突出部、４２ａ…第３導電層、４２ａｃ…第３導電層の第３本体部、４２ａｘ…第３導電層の第３突出部、４２ａｙ…第３導電層の第４突出部、４２ｂ…第２容量絶縁層、４２ｃ…第４導電層、４２ｃｃ…第４導電層の第４本体部、４２ｃｘ…第４導電層の第３の部分、４２ｃｙ…第４導電層の第５突出部、４３…第１コンタクトホール、４４…第２コンタクトホール、１００…電気光学装置としての液晶装置、１０００…電子機器としての投射型表示装置。

Claims (10)

1. 基板と、
   トランジスターと、
   前記基板と前記トランジスターとの間に遮光層と、
   前記基板と前記遮光層との間に保持容量と、を備え、
   前記保持容量は、第１導電層と、前記第１導電層に第１容量絶縁層を介して設けられた第２導電層と、前記第２導電層を覆う絶縁層に設けられた第１コンタクトホールを介して前記第２導電層と電気的に接続された第３導電層と、前記第３導電層に第２容量絶縁層を介して設けられた第４導電層と、を含む、電気光学装置。
2. 前記第１導電層は、第１本体部と、前記第１本体部から第１の方向に延在して前記第１の方向において隣り合う前記第１本体部同士を連結する第１の部分と、前記第１本体部から前記第１の方向と交差する第２の方向に延在して前記第２の方向において隣り合う前記第１本体部同士を連結する第２の部分とを有し、
   前記第２導電層は、第２本体部と、前記第２本体部から前記第１の方向に突出する第１突出部と、前記第２本体部から前記第２の方向に突出する第２突出部とを有し、
   前記第３導電層は、第３本体部と、前記第３本体部から前記第１の方向に突出する第３突出部と、前記第３本体部から前記第２の方向に突出する第４突出部とを有し、
   前記第４導電層は、第４本体部と、前記第４本体部から前記第１の方向に延在して前記第１の方向において隣り合う前記第４本体部同士を連結する第３の部分と、前記第４本体部から前記第２の方向に突出する第５突出部とを有し、
   前記遮光層は、第５本体部と、前記第５本体部から前記第１の方向に延在して前記第１の方向において隣り合う前記第５本体部同士を連結する第４の部分と、前記第５本体部から前記第２の方向に突出する第６突出部とを有し、
   平面視で、前記第１本体部、前記第２本体部、前記第３本体部、前記第４本体部、前記第５本体部は、相互に重なるように配置されている、請求項１に記載の電気光学装置。
3. 前記トランジスターの半導体層は、平面視で、前記第１導電層の前記第１本体部及び前記第２の部分、前記第２導電層の前記第２本体部及び前記第２突出部、前記第３導電層の前記第３本体部及び前記第４突出部、前記第４導電層の前記第４本体部及び前記第５突出部、並びに前記遮光層の前記第５本体部及び前記第６突出部と重なるように前記第２の方向に配置されている、請求項２に記載の電気光学装置。
4. 前記第１コンタクトホールは、平面視で、前記第２導電層の前記第２本体部と重なるように配置されている、請求項２または３に記載の電気光学装置。
5. 前記第２導電層の前記第２突出部の端部は、前記第３導電層の前記第４突出部の端部から前記第２の方向に突出するように配置され、前記第２突出部の前記端部に平面視で重なる位置に、前記第２導電層と前記トランジスターの半導体層とを電気的に接続させる第２コンタクトホールが配置されている、請求項２乃至４のいずれか一項に記載の電気光学装置。
6. 前記第２コンタクトホールには、前記遮光層と同一層に設けられた第１中継層と、前記トランジスターのゲート電極と同一層に設けられた第２中継層とが設けられている、請求項５に記載の電気光学装置。
7. 前記第２導電層と、前記第１中継層の前記第２導電層と接する部分とは、同一の導電材料からなる、請求項６に記載の電気光学装置。
8. 前記同一の導電材料は、導電性が付与されたポリシリコンである、請求項７に記載の電気光学装置。
9. 前記第２中継層に接すると共に、前記トランジスターの前記半導体層に接する電極を有する、請求項６乃至８のいずれか一項に記載の電気光学装置。
10. 請求項１乃至９のいずれか一項に記載の電気光学装置を備えた、電子機器。

Images