[go: up one dir, main page]

JP6682800B2 - Semiconductor laser device - Google Patents

Semiconductor laser device Download PDF

Info

Publication number
JP6682800B2
JP6682800B2 JP2015206304A JP2015206304A JP6682800B2 JP 6682800 B2 JP6682800 B2 JP 6682800B2 JP 2015206304 A JP2015206304 A JP 2015206304A JP 2015206304 A JP2015206304 A JP 2015206304A JP 6682800 B2 JP6682800 B2 JP 6682800B2
Authority
JP
Japan
Prior art keywords
electrode layer
current injection
semiconductor laser
layer
ridge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015206304A
Other languages
Japanese (ja)
Other versions
JP2016092408A (en
Inventor
剛 平尾
剛 平尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Nichia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Corp filed Critical Nichia Corp
Priority to EP15191797.8A priority Critical patent/EP3016219B1/en
Priority to US14/925,648 priority patent/US9590389B2/en
Priority to CN201510727015.2A priority patent/CN105576500B/en
Publication of JP2016092408A publication Critical patent/JP2016092408A/en
Priority to US15/414,881 priority patent/US9806496B2/en
Application granted granted Critical
Publication of JP6682800B2 publication Critical patent/JP6682800B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Optical Head (AREA)
  • Semiconductor Lasers (AREA)

Description

本開示は、半導体レーザ素子に関する。   The present disclosure relates to a semiconductor laser device.

近年、半導体レーザ素子は種々の用途に使用されている。例えば、半導体レーザ素子は、複数個を直列接続して、プロジェクタの光源として用いられている。
半導体レーザ素子のこのような用途では、半導体レーザ素子1個が不通状態になると、他の半導体レーザ素子は通電し得るものであっても、直列接続された全ての半導体レーザ素子の通電が停止し、光源として機能しなくなる。従って、半導体レーザ素子による光源の長期的な信頼性を確保するために、個々の半導体レーザ素子の不通状態を回避することが必要となる。
In recent years, semiconductor laser devices have been used for various purposes. For example, a plurality of semiconductor laser elements are connected in series and used as a light source of a projector.
In such an application of the semiconductor laser device, when one semiconductor laser device is in a non-conductive state, even if the other semiconductor laser devices can be energized, the energization of all the semiconductor laser devices connected in series is stopped. , Will not function as a light source. Therefore, in order to secure the long-term reliability of the light source by the semiconductor laser element, it is necessary to avoid the interruption state of each semiconductor laser element.

一方、半導体レーザ素子の水平方向のFFPを単峰化するため、電流の特定領域への集中を抑制してNFPを均一化するため及び/又はリーク電流の発生を抑制するためなど、個々の半導体レーザ素子の特性の維持及び向上を図る工夫が検討されている(例えば、特許文献1〜3等)。   On the other hand, in order to make the FFP in the horizontal direction of the semiconductor laser element a single peak, to suppress the concentration of the current in a specific region to make the NFP uniform, and / or to suppress the generation of leakage current, etc. Measures for maintaining and improving the characteristics of the laser element have been studied (for example, Patent Documents 1 to 3).

特開2000−196181号公報JP-A-2000-196181 特開2004−273955号公報JP-A-2004-273955 特開2011−258883号公報JP, 2011-258883, A

本開示は、上記課題に鑑みなされたものであり、半導体レーザ素子の不通状態を回避することができ、例えば、上述した複数個の直列接続による用途に対しても、効率的に機能し得る半導体レーザ素子を提供することを目的とする。   The present disclosure has been made in view of the above problems, and it is possible to avoid a non-conducting state of a semiconductor laser device, and for example, a semiconductor that can function efficiently even for the above-described application using a plurality of serial connections. An object is to provide a laser device.

本開示は、以下の発明を含む。
(1)表面にリッジが形成された半導体積層体と、
前記リッジ上に前記半導体積層体に接触して配置された長手方向に延びる第1電極層と、
該第1電極層の側面から上面の一部を少なくとも被覆する電流注入阻止層と、
該電流注入阻止層上に配置された第2電極層とを備え、
前記電流注入阻止層は、前記第1電極層と前記半導体積層体との接触面積の18%〜80%で前記第1電極層に接触し、
前記第2電極層は、前記第1電極層の一部に接触することを特徴とする半導体レーザ素子。
The present disclosure includes the following inventions.
(1) A semiconductor laminated body having a ridge formed on its surface,
A first electrode layer disposed on the ridge in contact with the semiconductor laminated body and extending in the longitudinal direction;
A current injection blocking layer that covers at least a part of the upper surface from the side surface of the first electrode layer;
A second electrode layer disposed on the current injection blocking layer,
The current injection blocking layer contacts the first electrode layer in 18% to 80% of the contact area between the first electrode layer and the semiconductor stacked body,
The semiconductor laser device, wherein the second electrode layer is in contact with part of the first electrode layer.

(2)表面にリッジが形成された半導体積層体と、
前記リッジ上に前記半導体積層体に接触して配置された長手方向に延びる第1電極層と、
該第1電極層の一部を被覆する電流注入阻止層と、
前記電流注入阻止層上に配置された第2電極層とを備え、
前記電流注入阻止層は、平面視において、前記第1電極層の前記長手方向に延長する両縁から前記リッジの中央領域に向かって延びる突出部又は前記リッジの中央領域上に配置される島部を有し、
前記第2電極層は、前記第1電極層の一部に接触することを特徴とする半導体レーザ素子。
(2) A semiconductor laminated body having a ridge formed on its surface,
A first electrode layer disposed on the ridge in contact with the semiconductor laminated body and extending in the longitudinal direction;
A current injection blocking layer covering a part of the first electrode layer,
A second electrode layer disposed on the current injection blocking layer,
The current injection blocking layer has, in plan view, a protrusion extending from both edges of the first electrode layer extending in the longitudinal direction toward the central region of the ridge or an island portion arranged on the central region of the ridge. Have
The semiconductor laser device, wherein the second electrode layer is in contact with part of the first electrode layer.

本開示によれば、半導体レーザ素子の不通状態を回避することでき、例えば、上述した複数個の直列接続による用途に対しても、効率的に機能し得る半導体レーザ素子を提供することができる。   According to the present disclosure, it is possible to provide a semiconductor laser device that can avoid a non-conducting state of the semiconductor laser device and can function efficiently even for the use by a plurality of serial connections described above.

図1(a)は本発明の半導体レーザ素子の一実施形態を示す概略平面図であり、図1(b)はA−A'線断面図であり、図1(c)はB−B'線断面図である。1A is a schematic plan view showing an embodiment of a semiconductor laser device of the present invention, FIG. 1B is a sectional view taken along the line AA ′, and FIG. 1C is a line BB ′. It is a line sectional view. 図1(a)の部分拡大図である。It is a partially expanded view of FIG. 図1(a)から電流注入阻止層及び第2電極層を除いた状態の概略平面図である。FIG. 2 is a schematic plan view of a state in which a current injection blocking layer and a second electrode layer are removed from FIG. 本発明の半導体レーザ素子の別の実施形態を示す要部の概略平面図である。It is a schematic plan view of the principal part which shows another embodiment of the semiconductor laser element of this invention. 本発明の半導体レーザ素子のさらに別の実施形態を示す要部の概略平面図である。It is a schematic plan view of the principal part which shows another embodiment of the semiconductor laser element of this invention. 本発明の半導体レーザ素子のさらに別の実施形態を示す要部の概略平面図である。It is a schematic plan view of the principal part which shows another embodiment of the semiconductor laser element of this invention. 本発明の半導体レーザ素子のさらに別の実施形態を示す要部の概略平面図である。It is a schematic plan view of the principal part which shows another embodiment of the semiconductor laser element of this invention. 本発明の半導体レーザ素子のさらに別の実施形態を示す要部の概略平面図である。It is a schematic plan view of the principal part which shows another embodiment of the semiconductor laser element of this invention. 半導体レーザ素子の比較例を示す概略平面図である。It is a schematic plan view which shows the comparative example of a semiconductor laser element. 半導体レーザ素子の比較例を示す概略平面図である。It is a schematic plan view which shows the comparative example of a semiconductor laser element. 実施形態1〜4の半導体レーザ素子の評価を示すグラフである。5 is a graph showing evaluation of the semiconductor laser devices of Embodiments 1 to 4. 実施形態5、6の半導体レーザ素子の評価を示すグラフである。9 is a graph showing evaluation of the semiconductor laser devices of Embodiments 5 and 6.

本願の発明者は、上述したような複数個の直列接続での半導体レーザ素子が不通となる現象に関して鋭意研究を行ったところ、不通に至るまでに、段階的な現象が発生していることを突き止めた。   The inventor of the present application has conducted intensive research on the phenomenon in which a plurality of semiconductor laser elements connected in series as described above become disconnected, and it is found that a stepwise phenomenon occurs before the disconnection. I found it.

まず、半導体レーザ素子を複数個直列接続して、これらの半導体レーザ素子に通電すると、長時間経過後に、いずれかの半導体レーザ素子のレーザ発振が停止し、不灯の状態となる。このような不灯の状態であっても、それ以外の直列接続された複数個の半導体レーザ素子は、依然としてレーザ発振し、点灯状態を維持する。この際の不灯の半導体レーザ素子は、pn接合部が劣化しており、微小電流域でリーク電流が発生する。
さらに、不灯状態となった半導体レーザ素子に通電を続けると、リーク箇所に局所的な電流集中が発生し、pn接合部を含む半導体積層体の破壊へと進行する。
続いて、これらの半導体レーザ素子に通電をさらに続けると、不灯状態の半導体レーザ素子において、pn接合部を含む半導体積層体の物理的な破壊が進行し、やがて、この半導体レーザ素子が不通状態となる。これに起因して、直列接続された全ての半導体レーザ素子の通電が停止し、光源として機能しなくなる。
First, when a plurality of semiconductor laser elements are connected in series and the semiconductor laser elements are energized, the laser oscillation of one of the semiconductor laser elements is stopped after a long time, and a non-lighting state occurs. Even in such a non-lighting state, the other plurality of semiconductor laser devices connected in series still oscillate and maintain the lighting state. At this time, in the non-lighted semiconductor laser device, the pn junction is deteriorated, and a leak current is generated in a minute current region.
Further, when the semiconductor laser element in the non-lighting state is continuously energized, a local current concentration occurs at the leak portion, and the semiconductor laminated body including the pn junction is destroyed.
Then, when these semiconductor laser elements are further energized, in the semiconductor laser element in the non-lighting state, the physical destruction of the semiconductor laminated body including the pn junction progresses, and eventually this semiconductor laser element becomes in the non-conductive state. Becomes Due to this, energization of all the semiconductor laser elements connected in series is stopped, and the semiconductor laser elements do not function as a light source.

これに対して、このような直列接続された全ての半導体レーザ素子の不通状態を回避するためには、各半導体レーザ素子において、pn接合部を含む半導体積層体が破壊されにくい又は破壊されない領域を確保し、できる限りそのような領域を増大させることが有効であることを見出した。そして、半導体レーザ素子が不灯の状態となっても、それ以外の直列接続された半導体レーザ素子が点灯状態を維持する際に、不灯の半導体レーザ素子において劣化しやすく破壊しやすい部位が、半導体積層体における光導波路の中央部及びその両側に相当する部位(活性層及びその近傍又は表面などの、光密度が高い領域及び/又は電流密度が高い領域)であることを確認し、その部位に電流を直接注入しないことにより、効果的に、pn接合部を含む半導体積層体の劣化を抑制し、物理的な破壊を抑制することができることを見出し、本発明の完成に至った。   On the other hand, in order to avoid such a disconnected state of all the semiconductor laser elements connected in series, in each semiconductor laser element, a region where the semiconductor laminated body including the pn junction is hard to be broken or is not broken is provided. It has been found effective to secure and increase such areas as much as possible. Then, even if the semiconductor laser element is in a non-lighting state, when the other semiconductor laser elements connected in series maintain the lighting state, a portion that is easily deteriorated and easily broken in the non-lighting semiconductor laser element, It is confirmed that the parts are the central part of the optical waveguide in the semiconductor laminate and both sides thereof (regions having high light density and / or high current density, such as the active layer and its vicinity or surface), and the parts are confirmed. The inventors have found that not directly injecting a current into the semiconductor device can effectively suppress the deterioration of the semiconductor laminated body including the pn junction and suppress physical destruction, and have completed the present invention.

以下、本発明の実施の形態について適宜図面を参照して説明する。ただし、以下に説明する発光装置は、本発明の技術思想を具体化するためのものであって、特定的な記載がない限り、本発明を以下のものに限定しない。また、一の実施の形態、実施例において説明する内容は、他の実施の形態、実施例にも適用可能である。
各図面が示す部材の大きさや位置関係等は、説明を明確にするため、誇張していることがある。
Hereinafter, embodiments of the present invention will be described with reference to the drawings as appropriate. However, the light emitting device described below is for embodying the technical idea of the present invention, and the present invention is not limited to the following unless specified otherwise. In addition, the contents described in one embodiment and example can be applied to other embodiments and examples.
The size, positional relationship, and the like of the members shown in the drawings may be exaggerated for clarity of description.

本実施形態の半導体レーザ素子は、主として、表面にリッジが形成された半導体積層体と、リッジ上に配置された第1電極層と、第1電極層上に接触して配置された電流注入阻止層と、電流注入阻止層上に配置された第2電極層とを備える。また、半導体レーザ素子は、第3電極層が配置されている。第3電極層は、例えば、リッジが配置された面とは反対側の半導体積層体の面に配置されていてもよいし、半導体積層体の一部を除去して、第1電極層と同じ面側に配置されていてもよい。例えば、第1電極層及び第2電極層がp電極であり、第3電極層がn電極である。   The semiconductor laser device according to the present embodiment mainly includes a semiconductor laminated body having a ridge formed on the surface thereof, a first electrode layer disposed on the ridge, and a current injection blocking disposed in contact with the first electrode layer. A layer and a second electrode layer disposed on the current injection blocking layer. Further, the semiconductor laser element has a third electrode layer arranged thereon. The third electrode layer may be arranged, for example, on the surface of the semiconductor laminated body on the side opposite to the surface on which the ridge is arranged, or by removing a part of the semiconductor laminated body, the same as the first electrode layer. It may be arranged on the surface side. For example, the first electrode layer and the second electrode layer are p electrodes, and the third electrode layer is an n electrode.

(半導体積層体)
半導体積層体は、通常、第1導電型半導体層、活性層及び第2導電型半導体層がこの順に積層されて形成されるものが好ましい。これらの半導体層の種類は特に限定されるものではなく、例えば、III−V族化合物半導体等、種々の半導体が挙げられる。具体的には、InXAlYGa1-X-YN(0≦X、0≦Y、X+Y≦1)等の窒化物系の半導体材料が挙げられ、AlN、GaN、InGaN、AlGaN、InGaAlN等を用いることができる。各層の組成、膜厚及び層構造等は、当該分野で公知のものを利用することができる。
(Semiconductor laminate)
Generally, the semiconductor laminated body is preferably formed by laminating a first conductive type semiconductor layer, an active layer and a second conductive type semiconductor layer in this order. The type of these semiconductor layers is not particularly limited, and examples thereof include various semiconductors such as III-V group compound semiconductors. Specific examples thereof include nitride-based semiconductor materials such as In X Al Y Ga 1-XY N (0 ≦ X, 0 ≦ Y, X + Y ≦ 1), and AlN, GaN, InGaN, AlGaN, InGaAlN, and the like. Can be used. As the composition, film thickness, layer structure and the like of each layer, those known in the art can be used.

特に、半導体積層体は、第1導電型半導体層(例えば、n型層)及び/又は第2導電型半導体層(例えば、p型層)に光ガイド層を有していることが好ましく、さらにこれらの光ガイド層が活性層を挟んだ構造であるSCH(Separate Confinement Heterostructure)とすることが好ましい。第1導電型半導体層の光ガイド層と第2導電型半導体層の光ガイド層とは、互いに組成及び/又は膜厚が異なる構造であってもよい。   In particular, the semiconductor laminated body preferably has a light guide layer in the first conductive type semiconductor layer (for example, n-type layer) and / or the second conductive type semiconductor layer (for example, p-type layer). It is preferable to use SCH (Separate Confinement Heterostructure) in which these light guide layers sandwich an active layer. The light guide layer of the first conductivity type semiconductor layer and the light guide layer of the second conductivity type semiconductor layer may have a structure different in composition and / or film thickness from each other.

活性層は、多重量子井戸構造又は単一量子井戸構造のいずれでもよい。井戸層は、少なくともInを含有している一般式InxAlyGa1-x-yN(0<x≦1、0≦y<1、0<x+y≦1)を有することが好ましい。例えば、300nm〜650nm程度の波長域での発光が可能である。 The active layer may have either a multiple quantum well structure or a single quantum well structure. Well layer preferably has at least general formula In contain the In x Al y Ga 1-xy N (0 <x ≦ 1,0 ≦ y <1,0 <x + y ≦ 1). For example, it is possible to emit light in a wavelength range of about 300 nm to 650 nm.

半導体積層体の形成方法は、特に限定されず、MOVPE(有機金属気相成長法)、MOCVD(有機金属化学気相成長法)、HVPE(ハイドライド気相成長法)、MBE(分子線エピタキシー法)など、窒化物半導体等の半導体積層体を構成する半導体の成長方法として知られているいずれの方法を用いてもよい。特に、MOCVDは、減圧又は大気圧の条件で、結晶性良く成長させることができるので好ましい。   The method for forming the semiconductor laminated body is not particularly limited, and MOVPE (Metal Organic Chemical Vapor Deposition), MOCVD (Metal Organic Chemical Vapor Deposition), HVPE (Hydride Vapor Deposition), MBE (Molecular Beam Epitaxy) Any method known as a method for growing a semiconductor that constitutes a semiconductor laminated body such as a nitride semiconductor may be used. In particular, MOCVD is preferable because it can be grown with good crystallinity under reduced pressure or atmospheric pressure.

半導体積層体は、通常、基板上に形成される。ここで用いる基板の材料としては、サファイア、炭化珪素、シリコン、ZnSe、ZnO、GaAs、ダイヤモンド、窒化物半導体(GaN、AlN等)等のいずれでもよい。   The semiconductor laminated body is usually formed on a substrate. The material of the substrate used here may be sapphire, silicon carbide, silicon, ZnSe, ZnO, GaAs, diamond, nitride semiconductor (GaN, AlN, etc.) or the like.

基板の厚みは、例えば、50μmから1mm程度が挙げられる。
基板は、例えば、第1主面及び/又は第2主面に0.03〜10°程度のオフ角を有する窒化物半導体基板であることがより好ましい。基板は、その表面に、格子状、ストライプ状又は島状の凹凸を有するものであってもよい。基板は、転位密度及び/又は極性がほぼ一様に分布しているものを用いることができ、面内で転位密度がストライプ状に周期的に分布するもの及び/又は極性が異なる領域が分布するもの等を用いることもできる。
The thickness of the substrate is, for example, about 50 μm to 1 mm.
More preferably, the substrate is, for example, a nitride semiconductor substrate having an off angle of about 0.03 to 10 ° on the first main surface and / or the second main surface. The substrate may have a grid-like, stripe-like, or island-like unevenness on its surface. As the substrate, a substrate in which dislocation density and / or polarity are distributed almost uniformly can be used, and a substrate in which dislocation density is periodically distributed in a stripe pattern and / or regions having different polarities are distributed. A thing etc. can also be used.

また、基板は、その一表面において、異なる結晶成長面が分布していてもよい。例えば、(0001)面、(000−1)面、(10−10)面、(11−20)面、(10−14)面、(10−15)面、(11−24)面等の2以上の結晶成長面が分布していてもよい。基板としてGaNを用いる場合は、典型的には(0001)面を結晶成長面として使用する。
なお、基板上には、半導体レーザ素子として機能する半導体積層体を形成する前に、バッファ層、中間層(例えば、AlxGa1-xN(0≦x≦1)等)等が形成されていてもよい。
In addition, different crystal growth planes may be distributed on one surface of the substrate. For example, (0001) plane, (000-1) plane, (10-10) plane, (11-20) plane, (10-14) plane, (10-15) plane, (11-24) plane, etc. Two or more crystal growth planes may be distributed. When GaN is used as the substrate, the (0001) plane is typically used as the crystal growth plane.
A buffer layer, an intermediate layer (for example, Al x Ga 1 -x N (0 ≦ x ≦ 1), etc.) and the like are formed on the substrate before forming a semiconductor laminated body functioning as a semiconductor laser device. May be.

半導体積層体は、その内部に光導波路領域を有している。光導波路領域は、レーザ光の出射面と反射面とともに、共振器を構成する。そのために、半導体積層体は、平面視、四角形、好ましくは長方形状に形成されている。   The semiconductor laminated body has an optical waveguide region therein. The optical waveguide region constitutes a resonator together with a laser light emitting surface and a reflecting surface. Therefore, the semiconductor laminated body is formed in a quadrangle, preferably a rectangular shape in plan view.

(リッジ)
半導体積層体の表面、例えば、第2導電型半導体層の表面には、リッジが形成されている。リッジは、その下方であって、かつ活性層(任意に、光ガイド層も含む)に光導波路領域を画定する機能を有する。そのために、リッジは、ストライプ状に、半導体レーザ素子の共振器方向に延長した形状で配置されている。以下、共振器方向を長手方向ということがある。
(ridge)
A ridge is formed on the surface of the semiconductor stacked body, for example, the surface of the second conductivity type semiconductor layer. The ridge has a function of defining an optical waveguide region below the ridge and in the active layer (optionally including a light guide layer). For this reason, the ridges are arranged in a stripe shape so as to extend in the cavity direction of the semiconductor laser device. Hereinafter, the resonator direction may be referred to as the longitudinal direction.

リッジの幅は1〜100μm程度が挙げられる。多重横モードの半導体レーザ素子の場合は、10〜100μm程度が好ましく、15〜80μmがより好ましく、20〜70μmがさらに好ましい。
一般に、多重横モードの半導体レーザ素子は光導波領域の幅が広い(いわゆる、ワイドストライプ)ため、電流密度の低下によりCODをより抑制することができる。また、ワイドストライプのレーザ素子は、電極との接触面積が大きくなることによって、電圧が低下し、共振器長方向の電圧差が小さくなるため、電流集中が起こりにくく、光出力急速低下を低減させることができる。そのため、多重横モードの半導体レーザ素子とする場合、CODだけでなく、光出力急速低下も抑制される。
The width of the ridge is about 1 to 100 μm. In the case of a multiple transverse mode semiconductor laser device, the thickness is preferably about 10 to 100 μm, more preferably 15 to 80 μm, still more preferably 20 to 70 μm.
In general, since a semiconductor laser device of multiple transverse mode has a wide optical waveguide region (so-called wide stripe), COD can be further suppressed by lowering the current density. Further, in the wide-stripe laser element, since the contact area with the electrode is increased, the voltage is reduced, and the voltage difference in the cavity length direction is reduced, so that current concentration is less likely to occur and rapid decrease in optical output is reduced. be able to. Therefore, in the case of a multiple transverse mode semiconductor laser device, not only the COD but also a rapid decrease in optical output is suppressed.

リッジの高さは、第2導電型半導体層を構成する層の膜厚、材料等によって適宜調整することができ、例えば、0.1〜2μmが挙げられる。リッジは、半導体レーザ素子の共振器の延長方向の長さが100〜2000μm程度になるように設定することが好ましい。リッジは、共振器の延長方向においてすべて同じ幅でなくてもよい。リッジは、その側面が垂直であっても、60〜90°程度の角度を有するテーパー状であってもよい。言い換えると、リッジ上面の縁間距離が、リッジ基底部(つまり、リッジ底面)の縁間距離よりも小さくてもよい。   The height of the ridge can be appropriately adjusted depending on the film thickness, material, etc. of the layer forming the second conductivity type semiconductor layer, and is, for example, 0.1 to 2 μm. The ridge is preferably set so that the length of the semiconductor laser device in the cavity extension direction is about 100 to 2000 μm. The ridges need not all have the same width in the extension direction of the resonator. The side surface of the ridge may be vertical or may be tapered with an angle of about 60 to 90 °. In other words, the edge distance on the ridge top surface may be smaller than the edge distance on the ridge base (that is, the ridge bottom surface).

リッジは、共振器面に対して垂直に配置されるように形成することが好ましい。これにより、共振器面を、好適な光出射面及び光反射面とすることができる。   The ridge is preferably formed so as to be arranged perpendicular to the cavity surface. Accordingly, the resonator surface can be a suitable light emitting surface and a suitable light reflecting surface.

リッジは、当該分野で公知の方法、例えば、半導体積層体上にマスクパターンを形成し、このマスクパターンを用いてエッチングする方法により形成することができる。   The ridge can be formed by a method known in the art, for example, a method of forming a mask pattern on the semiconductor laminate and etching using the mask pattern.

(第1電極層)
第1電極層は、リッジ上に配置され、リッジを構成する半導体積層体と十分に低い接触抵抗値で、典型的にはオーミック接触している。第1電極層は、リッジの延長方向、つまり、長手方向に延長した形状である。第1電極層は、リッジ上に配置されていれば、リッジの側面を被覆していてもよいが、リッジの両縁間にのみ配置されていることが好ましい。言い換えると、第1電極層の外縁は、一部がリッジ側面又はリッジ以外の領域に配置されていてもよいが、全部がリッジ上に配置されていることが好ましい。このような配置により、キャリアをリッジ下方に制限することができ、光をリッジ下方に閉じ込めることが可能となる。
(First electrode layer)
The first electrode layer is disposed on the ridge and is in ohmic contact with the semiconductor stacked body forming the ridge with a sufficiently low contact resistance value. The first electrode layer has a shape extending in the extending direction of the ridge, that is, the longitudinal direction. The first electrode layer may cover the side surface of the ridge as long as it is arranged on the ridge, but it is preferably arranged only between both edges of the ridge. In other words, a part of the outer edge of the first electrode layer may be arranged on the side surface of the ridge or a region other than the ridge, but it is preferable that the entire outer edge is arranged on the ridge. With such an arrangement, carriers can be restricted below the ridge, and light can be confined below the ridge.

第1電極層は、半導体レーザ素子の出射面及び反射面にまで及んでいなくてもよい。つまり、第1電極層は、平面視、出射面及び反射面から離間していてもよい。その離間距離は、出射面側及び反射面側において同じであってもよいし、異なっていてもよい。例えば、第1電極層の出射面側の離間距離は、反射面側の離間距離と等しいことが好ましい。また、第1電極層の出射面側及び反射面側における縁は、半導体レーザ素子の出射面又は反射面に対して平行であってもよいし、出射面又は反射面に向かって一部が突出した形状であってもよい。   The first electrode layer does not have to extend to the emission surface and the reflection surface of the semiconductor laser device. That is, the first electrode layer may be separated from the emission surface and the reflection surface in plan view. The separation distance may be the same or different on the emission surface side and the reflection surface side. For example, it is preferable that the separation distance of the first electrode layer on the emission surface side is equal to the separation distance of the reflection surface side. Further, the edges of the first electrode layer on the emitting surface side and the reflecting surface side may be parallel to the emitting surface or the reflecting surface of the semiconductor laser element, or a part thereof may project toward the emitting surface or the reflecting surface. It may have a different shape.

第1電極層は、例えば、Au、Pt、Pd、Rh、Ni、W、Mo、Cr、Ti、Cu、Ag、Zn、Sn、In、Al、Ir、Rh、Ru、ITO等又はこれらの合金の単層膜又は積層膜によって形成することができる。具体的には、半導体層側からNi/Au、Ni/Au/Pt、Ni/Au/Pd、Rh/Pt/Au、Ni/Pt/Au等のように積層された積層膜が挙げられる。膜厚は、当該分野で用いられる膜の膜厚のいずれでもよい。例えば、第1電極層の膜厚は、5nm〜2μmが好ましく、50〜500nmがより好ましく、100〜300nmがさらに好ましい。   The first electrode layer is made of, for example, Au, Pt, Pd, Rh, Ni, W, Mo, Cr, Ti, Cu, Ag, Zn, Sn, In, Al, Ir, Rh, Ru, ITO, etc., or alloys thereof. It can be formed by a single layer film or a laminated film. Specifically, a laminated film in which Ni / Au, Ni / Au / Pt, Ni / Au / Pd, Rh / Pt / Au, Ni / Pt / Au, and the like are laminated from the semiconductor layer side is exemplified. The film thickness may be any of the film thicknesses of films used in the art. For example, the film thickness of the first electrode layer is preferably 5 nm to 2 μm, more preferably 50 to 500 nm, further preferably 100 to 300 nm.

(電流注入阻止層)
電流注入阻止層は、少なくとも、第1電極層の一部を被覆する。
一実施形態では、電流注入阻止層は、第1電極層の上面の一部を被覆する。他の実施形態では、電流注入阻止層は、少なくとも、第1電極層の側面(例えば、長手方向に延長する側面)から上面の一部を被覆する。
電流注入阻止層は、さらに、第1電極層の長手方向に延長する側面から、リッジ側面を被覆し、リッジの両側の半導体積層体の表面を被覆することが好ましい。このように設けることで、リッジの両側を埋め込む埋込膜として、半導体積層体と後で形成する第2電極層を絶縁することができる。この場合、電流注入阻止層は、半導体積層体の表面において、後述する第2電極層が直接接しないように、配置されている。電流注入阻止層とは別の膜として埋込膜として機能する絶縁膜を設けることもできるが、電流注入阻止層を埋込膜として機能するようにリッジ外にまで配置することが好ましい。これにより、工程数を減らすことができる。また、電流注入阻止層の形成面積が大きくなり、剥離を防止することができる。
(Current injection blocking layer)
The current injection blocking layer covers at least a part of the first electrode layer.
In one embodiment, the current injection blocking layer covers a part of the upper surface of the first electrode layer. In another embodiment, the current injection blocking layer covers at least a part of the upper surface from the side surface (for example, the side surface extending in the longitudinal direction) of the first electrode layer.
It is preferable that the current injection blocking layer further covers the side surface of the ridge from the side surface extending in the longitudinal direction of the first electrode layer, and covers the surface of the semiconductor stacked body on both sides of the ridge. By providing in this way, it is possible to insulate the semiconductor laminated body from the second electrode layer which will be formed later as a buried film filling both sides of the ridge. In this case, the current injection blocking layer is arranged on the surface of the semiconductor laminated body so that the second electrode layer described later does not come into direct contact with the surface. An insulating film that functions as a buried film may be provided as a film different from the current injection blocking layer, but it is preferable to dispose the current injection blocking layer outside the ridge so as to function as a buried film. This can reduce the number of steps. Moreover, the formation area of the current injection blocking layer is increased, and peeling can be prevented.

言い換えると、電流注入阻止層は、リッジを含む半導体積層体の表面の略全面を被覆し、かつリッジ上において、第1電極層の一部を露出する開口を有する形状とすることができる。この開口が、後述する第2電極層との接触部位となり、電流注入領域となる。   In other words, the current injection blocking layer may have a shape that covers substantially the entire surface of the semiconductor laminated body including the ridge and has an opening that exposes a part of the first electrode layer on the ridge. This opening serves as a contact portion with the second electrode layer described later and serves as a current injection region.

電流注入阻止層は、リッジ上において、第1電極層の外周を所定の幅で取り囲み、かつそれ以外の部位の第1電極層を露出するように配置されていることが好ましい。ここでの外周は、一部でも全部でもよい。言い換えると、外周は、長手方向の両縁の一部のみ又は全部の近傍であってもよいし、長手方向の両縁と短手方向の両縁との近傍のみであってもよい。所定の幅とは特に限定されるものではなく、0.1〜5μm程度が挙げられ、0.5〜3μm程度が好ましい。幅は、外周の全部において異なっていてもよいが、同じであることが好ましい。電流注入阻止層が後述する突出部を有する場合は、突出部を除く部分においてこのような数値範囲であることが好ましい。   It is preferable that the current injection blocking layer is arranged on the ridge so as to surround the outer periphery of the first electrode layer with a predetermined width and expose the first electrode layer in other portions. The outer circumference here may be a part or the whole. In other words, the outer circumference may be in the vicinity of only a part or the whole of both longitudinal edges or only in the vicinity of both longitudinal edges and both lateral edges. The predetermined width is not particularly limited and may be about 0.1 to 5 μm, preferably about 0.5 to 3 μm. The width may be different over the entire circumference, but is preferably the same. When the current injection blocking layer has a protrusion described later, it is preferable that the portion excluding the protrusion has such a numerical range.

一実施形態では、電流注入阻止層は、第1電極層と半導体積層体の接触面積(後述する実施形態1等では第1電極層の平面積と同じ)の18%〜80%で第1電極に接触することが好ましい。言い換えると、リッジ上に配置されている第1電極層の平面積の18%〜80%の上に、電流注入阻止層が配置されていることが好ましく、18%〜60%がより好ましく、18〜50%がさらに好ましい。第1電極層の平面積とは、平面視(第1電極層の上面側からみたとき)における第1電極層の面積を指す。第1電極層が絶縁性の埋込膜等を介してリッジ外まで延びている場合は、第1電極層と半導体積層体との接触面積を基準として、それに対して上述の割合で電流注入阻止層が第1電極層上に配置されていることが好ましい。   In one embodiment, the current injection blocking layer is 18% to 80% of the contact area between the first electrode layer and the semiconductor stacked body (the same as the plane area of the first electrode layer in Embodiment 1 or the like described later). Is preferably contacted with. In other words, the current injection blocking layer is preferably disposed on 18% to 80% of the plane area of the first electrode layer disposed on the ridge, more preferably 18% to 60%, -50% is more preferable. The plane area of the first electrode layer refers to the area of the first electrode layer in plan view (when viewed from the upper surface side of the first electrode layer). When the first electrode layer extends to the outside of the ridge through an insulating buried film or the like, the current injection is blocked at the above ratio based on the contact area between the first electrode layer and the semiconductor laminated body. It is preferred that the layer is arranged on the first electrode layer.

他の実施形態では、電流注入阻止層は、第1電極層との接触面積の大きさにかかわらず、後述するように、平面視において、第1電極層の両縁からリッジの中央領域に向かって延びる突出部及び/又はリッジの中央領域上に配置される島部を有していることが好ましい。第1電極層の両縁とは、第1電極層の両側で長手方向に延長する外縁である。つまり、リッジの側面に沿った外縁である。中央領域は、両縁及び側面よりも内側の領域を指す。   In another embodiment, the current injection blocking layer extends from both edges of the first electrode layer toward the central region of the ridge in plan view, as will be described later, regardless of the size of the contact area with the first electrode layer. It is preferable to have an extending portion and / or an island portion arranged on the central region of the ridge. Both edges of the first electrode layer are outer edges extending in the longitudinal direction on both sides of the first electrode layer. That is, the outer edge along the side surface of the ridge. The central region refers to a region inside both edges and side faces.

電流注入阻止層の第1電極層を被覆する形状は、特に限定されないが、上述したようなpn接合部を含む半導体積層体のうちの破壊されやすい領域(以下、被破壊領域ということがある)の上方に存在する第1電極層への電流注入を阻止するために、被破壊領域の上方を被覆する形状とすることが好ましい。ここで、被破壊領域は、光密度が高い領域、電流密度が高い領域等であると考えられるため、光導波路の中央領域、リッジ基底部の両端近傍の領域等が挙げられる。従って、これらの領域への電流注入を阻止し得る領域、つまり、これらの領域の上方に配置される第1電極層の部位を、電流注入阻止層で被覆することにより、これらの領域への電流の注入を低減させることができる。その結果、被破壊領域での光密度及び/又は電流密度を低減させることができ、不通状態を防止することが可能となる。   The shape of the current injection blocking layer that covers the first electrode layer is not particularly limited, but is a region that is easily destroyed in the semiconductor laminated body including the pn junction as described above (hereinafter, may be referred to as a destroyed region). In order to prevent the current from being injected into the first electrode layer existing above, it is preferable to have a shape that covers the area above the destroyed area. Here, since the destroyed region is considered to be a region having a high light density, a region having a high current density, and the like, examples thereof include a central region of the optical waveguide and regions near both ends of the ridge base. Therefore, by covering the regions capable of blocking the current injection into these regions, that is, the portions of the first electrode layer arranged above these regions with the current injection blocking layer, the current flowing into these regions can be prevented. Can be reduced. As a result, it is possible to reduce the light density and / or the current density in the destroyed region and prevent the non-conducting state.

電流注入阻止層の形状としては、平面視、例えば、
(a)第1電極層の長手方向に延長する側面を被覆し、第1電極層の長手方向に延長する両縁近傍を被覆する形状、
(b)第1電極層の長手方向に延長する両縁から、リッジの中央領域に向かって延びる形状(以下、突出部ということがある)、
(c)リッジの中央領域上に配置される形状(以下、島部ということがある)等が挙げられる。
電流注入阻止層は、これらの形状の1つのみの形状を有していてもよいし、2以上の形状を組み合わせて有していてもよい。
The shape of the current injection blocking layer is, for example, a plan view,
(A) A shape that covers the side surfaces extending in the longitudinal direction of the first electrode layer and covers the vicinity of both edges extending in the longitudinal direction of the first electrode layer,
(B) A shape extending from both edges extending in the longitudinal direction of the first electrode layer toward the central region of the ridge (hereinafter, may be referred to as a protrusion),
(C) A shape (hereinafter sometimes referred to as an island portion) arranged on the central region of the ridge, and the like.
The current injection blocking layer may have only one of these shapes, or may have a combination of two or more shapes.

ここで、(a)における両縁近傍とは、リッジの幅、半導体レーザ素子に印加する電流及び/又は電圧の大きさ等にもよるが、例えば、第1電極層の縁から、第1電極層の幅の2〜30%程度の幅が挙げられ、5〜20%程度の幅が好ましい。両縁にそれぞれ同じ幅で設ける場合は、第1電極層上における電流注入阻止層の占有面積はその倍になる。両縁近傍を被覆する形状は、第1電極層の長手方向の全長にわたって連続した形状であってもよいし、分断した形状であってもよい。従って、第1電極層の長手方向の一部のみ被覆する形状であってもよい。   Here, the vicinity of both edges in (a) depends on the width of the ridge, the magnitude of the current and / or voltage applied to the semiconductor laser element, and the like, but, for example, from the edge of the first electrode layer to the first electrode. The width is about 2 to 30% of the width of the layer, and the width is preferably about 5 to 20%. When both edges are provided with the same width, the area occupied by the current injection blocking layer on the first electrode layer is doubled. The shape that covers the vicinity of both edges may be a continuous shape over the entire length of the first electrode layer in the longitudinal direction, or may be a divided shape. Therefore, the shape may cover only a part of the first electrode layer in the longitudinal direction.

(b)におけるリッジの中央領域に向かって延びるとは、例えば、第1電極層の縁から、第1電極層の幅の5〜50%程度の幅が挙げられ、8〜50%程度の幅が好ましい。両縁からそれぞれ同じ幅で延びる場合は、第1電極層上における電流注入阻止層の占有面積はその倍になる。突出部は、(a)の両縁近傍にほぼ一定の幅で設けられた部分よりもリッジの中央領域に向かって延びる形状で設けられる。突出部は、リッジの中央領域で、両縁から延びる突出部が連結して、長手方向の一縁から他縁におよぶものであってもよい。突出部は、第1電極層の長手方向の全長にわたって連続した形状であってもよいし、分断した形状であってもよい。従って、第1電極層の長手方向の一部のみ被覆する形状であってもよい。突出部の長さ(第1電極層の長手方向に沿った長さ)は、例えば、両側から1つずつ延びている場合、一方の側における突出部の長さが第1電極層の長さの70〜95%程度の長さであることが好ましく、複数ずつ延びている場合は、一方の側における合計長さが、第1電極層の長さの30〜70%程度の長さであることが好ましい。第1電極層が電極突出部を有する場合は、第1電極層の側面から延びる突出部は設けない方が好ましく、第1電極層の両縁から延びる突出部のみを設けることが好ましい。   The term “extending toward the central region of the ridge” in (b) means, for example, a width of about 5 to 50% of the width of the first electrode layer from the edge of the first electrode layer, and a width of about 8 to 50%. Is preferred. When extending from both edges with the same width, the area occupied by the current injection blocking layer on the first electrode layer is double that. The projecting portion is provided in a shape extending toward the central region of the ridge rather than a portion provided in the vicinity of both edges of (a) with a substantially constant width. The protrusion may extend from one edge in the longitudinal direction to the other edge in the central region of the ridge, with the protrusions extending from both edges connected to each other. The protruding portion may have a continuous shape over the entire length of the first electrode layer in the longitudinal direction, or may have a divided shape. Therefore, the shape may cover only a part of the first electrode layer in the longitudinal direction. As for the length of the protrusion (the length along the longitudinal direction of the first electrode layer), for example, when one is extended from both sides, the length of the protrusion on one side is the length of the first electrode layer. It is preferable that the length is about 70 to 95%, and in the case of extending a plurality of pieces, the total length on one side is about 30 to 70% of the length of the first electrode layer. It is preferable. When the first electrode layer has the electrode protrusion, it is preferable not to provide the protrusion extending from the side surface of the first electrode layer, and it is preferable to provide only the protrusion extending from both edges of the first electrode layer.

(c)におけるリッジの中央領域上に配置されるとは、電流注入阻止層の第1電極層の側面を被覆する部分から、離間して、いわゆる島状に配置される部分を有することを意味する。この島部の幅は、例えば、第1電極層の幅の5〜90%程度の幅が挙げられ、40〜80%程度の幅が好ましい。島部は、単数でもよいし、複数でもよい。複数である場合は、第1電極層の長手方向に沿って直線状に配置することができる。第1電極層の長手方向の全長にわたって連続した形状であってもよいし、分断した形状であってもよい。従って、第1電極層の長手方向の一部のみ被覆する形状であってもよい。島部の長さ(第1電極層の長手方向に沿った長さ)は、単数の場合、第1電極層の長さの70〜95%程度の長さが好ましく、複数の場合、合計長さが、第1電極層の長さの30〜70%程度の長さが好ましい。
突出部及び/又は島部を複数設ける場合、第1電極層の長手方向にほぼ均等に分散して設けることが好ましい。後述する実施形態1等のように第1電極層が電極突出部を有する場合、電極突出部に最も近い部分のみ配置間隔を変えてもよい。突出部及び/又は島部は、10以上設けてよく、50以上設けてもよい。
Arranged on the central region of the ridge in (c) means that there is a so-called island-shaped portion that is separated from the portion of the current injection blocking layer that covers the side surface of the first electrode layer. To do. The width of the island portion is, for example, about 5 to 90% of the width of the first electrode layer, and is preferably about 40 to 80%. The number of islands may be singular or plural. In the case of a plurality of electrodes, they can be arranged linearly along the longitudinal direction of the first electrode layer. The shape may be continuous over the entire length of the first electrode layer in the longitudinal direction, or may be a divided shape. Therefore, the shape may cover only a part of the first electrode layer in the longitudinal direction. The length of the island portion (the length along the longitudinal direction of the first electrode layer) is preferably about 70 to 95% of the length of the first electrode layer in the case of a singular part, and the total length in the case of a plurality of parts. However, the length is preferably about 30 to 70% of the length of the first electrode layer.
When a plurality of protrusions and / or islands are provided, it is preferable to disperse them substantially evenly in the longitudinal direction of the first electrode layer. When the first electrode layer has the electrode protrusions as in Embodiment 1 described later, the arrangement interval may be changed only in the portion closest to the electrode protrusions. The number of protrusions and / or islands may be 10 or more, or 50 or more.

電流注入阻止層の具体的な形状としては、例えば、
(i)電流注入阻止層の突出部が、長手方向に分断して複数配置されている形状、
(ii)電流注入阻止層の島部が、平面視、リッジの中央領域において長手方向に延長して配置されている形状
(iii)電流注入阻止層の突出部が、長手方向に分断して複数配置され、かつ、島部は、リッジの中央領域及び第1電極層の一縁における突出部間において、長手方向に分断して複数配置されている形状、
(iv)電流注入阻止層の突出部が、平面視、第1電極層の一縁から他縁まで延び、長手方向に分断して複数配置されている形状等が挙げられる。
As a specific shape of the current injection blocking layer, for example,
(i) a shape in which a plurality of protruding portions of the current injection blocking layer are divided and arranged in the longitudinal direction,
(ii) A shape in which the island portion of the current injection blocking layer is arranged to extend in the longitudinal direction in the central region of the ridge in plan view.
(iii) A plurality of protruding portions of the current injection blocking layer are arranged in the longitudinal direction so as to be divided, and the island portion is divided in the longitudinal direction between the central region of the ridge and the protruding portion at one edge of the first electrode layer. And a plurality of shapes arranged,
(iv) A shape in which the protruding portion of the current injection blocking layer extends from one edge to the other edge of the first electrode layer in a plan view and is divided into a plurality in the longitudinal direction, and the like, may be mentioned.

電流注入阻止層は、絶縁材料によって形成されることが好ましい。また、電流注入阻止層は、光をリッジ内に閉じ込めやすくするために、半導体積層体よりも低い屈折率を有する材料によって形成されることが好ましい。電流注入阻止層は、例えば、Si、Zr、Al、Taの酸化物、窒化物又は酸窒化物を含む単層又は多層によって形成することができる。その厚みは、特に限定されず、半導体積層体への電流注入を低減又は阻止し得る厚みであればよく、例えば、0.01〜1μm程度が挙げられる。   The current injection blocking layer is preferably made of an insulating material. Further, the current injection blocking layer is preferably formed of a material having a refractive index lower than that of the semiconductor laminated body in order to easily confine light in the ridge. The current injection blocking layer can be formed by, for example, a single layer or a multilayer including an oxide, a nitride, or an oxynitride of Si, Zr, Al, or Ta. The thickness is not particularly limited as long as it is a thickness that can reduce or prevent current injection into the semiconductor laminated body, and examples thereof include about 0.01 to 1 μm.

電流注入阻止層は、当該分野で公知の方法により、所望部位に成膜し、所望の形状にパターニングして形成することができる。   The current injection blocking layer can be formed by forming a film on a desired portion and patterning it into a desired shape by a method known in the art.

(第2電極層)
第2電極層は、いわゆるパッド電極として、最終的に外部と接続されるものであり、第1電極層上に、電流注入阻止層を介して配置されている。そして、第2電極層は電流注入阻止層の開口において第1電極層と接触している。つまり、第1電極層と第2電極層との間には部分的に電流注入阻止層が存在している。第2電極層は、第1電極層と、第1電極層と半導体積層体の接触面積(後述する実施形態1等では第1電極層の平面積と同じ)の20〜82%の面積で、より好ましくは40〜82%の面積で、特に50〜82%の面積で、直接接触して配置されていることが好ましい。このような配置によって、上述したように、第1電極層への部分的な接触によって、第2電極層を介して電流を注入する場合に、第1電極層への電流注入密度を電流注入阻止層が存在する部分において緩和することができる。その結果、上述した被破壊領域に相当する半導体積層体中の光密度、電流密度を低減することができ、これらの物理的な破壊を緩和し、不通状態を回避することができる。一方、電流注入阻止層の下に第1電極層が存在することによって、電流注入領域を制限することに起因する電力変換効率の極端な低下を抑制することができる。
(Second electrode layer)
The second electrode layer is what is ultimately connected to the outside as a so-called pad electrode, and is arranged on the first electrode layer via the current injection blocking layer. The second electrode layer is in contact with the first electrode layer in the opening of the current injection blocking layer. That is, the current injection blocking layer partially exists between the first electrode layer and the second electrode layer. The second electrode layer has an area of 20 to 82% of the contact area between the first electrode layer and the first electrode layer and the semiconductor laminated body (the same as the plane area of the first electrode layer in Embodiment 1 described later). More preferably, it is arranged in direct contact with an area of 40 to 82%, particularly an area of 50 to 82%. With such an arrangement, as described above, when the current is injected through the second electrode layer by the partial contact with the first electrode layer, the current injection density of the first electrode layer is blocked. It can be relaxed where the layer is present. As a result, it is possible to reduce the light density and the current density in the semiconductor laminated body corresponding to the above-mentioned destruction target region, alleviate the physical destruction of these, and avoid the interruption state. On the other hand, the presence of the first electrode layer below the current injection blocking layer makes it possible to suppress an extreme decrease in power conversion efficiency due to the limitation of the current injection region.

第2電極層は、第1電極層上にのみ配置されていてもよいし、第1電極層上から、リッジの両側に配置された半導体積層体上において電流注入阻止層又は他の絶縁膜を介して配置されていてもよい。また、第2電極層は、平面視において、出射面及び反射面から離間していてもよい。その離間距離は、出射面側及び反射面側において同じであってもよいし、異なっていてもよい。例えば、第2電極層の出射面側及び反射面側の縁は、第1電極層の出射面側及び反射面側の縁よりも内側(出射面及び反射面から遠い側)に配置されていてもよいが、外側(出射面及び反射面に近い側)に配置していることが好ましい。第2電極層の出射面側及び反射面側における縁は、半導体レーザ素子の出射面又は反射面に向かって突出した形状であってもよいが、出射面又は反射面に対して平行であることが好ましい。   The second electrode layer may be arranged only on the first electrode layer, or a current injection blocking layer or another insulating film may be formed on the semiconductor laminated body arranged on both sides of the ridge from the first electrode layer. It may be arranged through. The second electrode layer may be separated from the emission surface and the reflection surface in plan view. The separation distance may be the same or different on the emission surface side and the reflection surface side. For example, the edges on the emission surface side and the reflection surface side of the second electrode layer are arranged inside (the side far from the emission surface and the reflection surface) with respect to the edges on the emission surface side and the reflection surface side of the first electrode layer. Although it may be provided, it is preferably arranged on the outside (the side close to the emission surface and the reflection surface). The edges on the emission surface side and the reflection surface side of the second electrode layer may have a shape projecting toward the emission surface or the reflection surface of the semiconductor laser element, but the edges should be parallel to the emission surface or the reflection surface. Is preferred.

第2電極層は、例えば、第1電極層を構成する材料と同様の材料を選択して形成することができる。例えば、Ni、Ti、Au、Pt、Pd、W、Rh等の金属からなる積層膜とすることが好ましい。具体的には、半導体積層体側からW/Pd/Au、Ni/Ti/Au、Ni/Pd/Au、Ni/Pd/Au/Pt/Auの順に形成した膜が挙げられる。第2電極層の最表面はAuを含むことが好ましい。パッド電極としての第2電極層の膜厚は特に限定されないが、最終層のAuの膜厚は100nm程度以上とすることが好ましい。第2電極層の全体の膜厚は、例えば、0.3〜3μmがより好ましく、0.5〜2μmがさらに好ましい。   The second electrode layer can be formed, for example, by selecting the same material as the material forming the first electrode layer. For example, a laminated film made of a metal such as Ni, Ti, Au, Pt, Pd, W or Rh is preferable. Specifically, a film formed in the order of W / Pd / Au, Ni / Ti / Au, Ni / Pd / Au, and Ni / Pd / Au / Pt / Au from the semiconductor laminated body side can be mentioned. The outermost surface of the second electrode layer preferably contains Au. The thickness of the second electrode layer as the pad electrode is not particularly limited, but the thickness of the final layer of Au is preferably about 100 nm or more. For example, the total thickness of the second electrode layer is more preferably 0.3 to 3 μm, further preferably 0.5 to 2 μm.

(第3電極層)
第3電極層は、半導体レーザ素子において、リッジが配置された面とは反対側の半導体積層体の面に配置されていてもよいし、半導体積層体の一部を除去して、第1電極と同じ面側に配置されていてもよい。基板として導電性の材料を用いる場合は、基板の下面(半導体積層体が設けられた面とは反対側の面)に第3電極層を設けることができる。
第3電極層は、第1電極層又は第2電極層と同様の材料から選択して形成することができる。
(Third electrode layer)
The third electrode layer may be arranged on the surface of the semiconductor laminated body opposite to the surface on which the ridge is arranged in the semiconductor laser element, or a part of the semiconductor laminated body may be removed to form the first electrode. It may be arranged on the same surface side as. When a conductive material is used for the substrate, the third electrode layer can be provided on the lower surface of the substrate (the surface opposite to the surface provided with the semiconductor laminate).
The third electrode layer can be formed by selecting from the same material as the first electrode layer or the second electrode layer.

(製造方法)
上述した半導体レーザ素子は、当該分野で公知の方法を利用することにより、形成することができる。また、任意に、さらなる保護膜及び/又は絶縁膜、電極層等を形成してもよい。
なお、半導体レーザ素子は、例えば、M面(1−100)、A面(11−20)、C面(0001)又はR面(1−102)からなる群から選ばれる面によって、共振器面が形成されていることが好ましい。六方晶系の窒化物半導体レーザ素子の場合は、典型的にはM面を共振器面として利用する。
(Production method)
The above-mentioned semiconductor laser device can be formed by using a method known in the art. Further, an additional protective film and / or an insulating film, an electrode layer, etc. may be optionally formed.
The semiconductor laser device may be a resonator surface formed by a plane selected from the group consisting of M plane (1-100), A plane (11-20), C plane (0001) or R plane (1-102). Are preferably formed. In the case of a hexagonal nitride semiconductor laser device, the M plane is typically used as the cavity facet.

(実施形態1)
この実施形態1の半導体レーザ素子10は、図1及び図3に示すように、基板11上に、半導体積層体12が積層されており、半導体積層体12の表面にはリッジ13が形成されて、構成されている。図3は、リッジ13上に第1電極層14のみが形成された状態、つまり、図1(a)から電流注入阻止層15及び第2電極層16を除いた状態の概略平面図である。この上に電流注入阻止層15と第2電極層16を形成することで、図1(a)に示す半導体レーザ素子10となる。
半導体レーザ素子10は、平面視形状が、1200μm×150μmの長方形であり、M面で劈開することにより得られた面を共振器面としている。
このように、実施形態1において寸法及び材料の具体例を挙げて説明するが、一例であって、本発明はこれに限定されない。以降の実施形態においても同様である。
(Embodiment 1)
As shown in FIGS. 1 and 3, in the semiconductor laser device 10 of the first embodiment, a semiconductor laminated body 12 is laminated on a substrate 11, and a ridge 13 is formed on the surface of the semiconductor laminated body 12. ,It is configured. FIG. 3 is a schematic plan view showing a state where only the first electrode layer 14 is formed on the ridge 13, that is, a state where the current injection blocking layer 15 and the second electrode layer 16 are removed from FIG. By forming the current injection blocking layer 15 and the second electrode layer 16 thereon, the semiconductor laser device 10 shown in FIG. 1A is obtained.
The semiconductor laser device 10 has a rectangular shape of 1200 μm × 150 μm in a plan view, and the surface obtained by cleaving at the M surface is a resonator surface.
As described above, in the first embodiment, specific examples of dimensions and materials will be described, but this is an example and the present invention is not limited thereto. The same applies to the following embodiments.

基板11は、n型GaNからなる。
半導体積層体12は、基板11上に、
SiドープGaN層(膜厚10nm)、
SiドープAl0.02Ga0.98N層(膜厚1.6μm)、
SiドープGaN層(膜厚10nm)、
SiドープIn0.05Ga0.95N層(膜厚0.15μm)、
SiドープGaN層(膜厚10nm)、
SiドープAl0.07Ga0.93N(膜厚0.9μm)よりなる下部クラッド層、
SiドープGaN(膜厚0.3μm)よりなる下部ガイド層、
MQWの活性層、
MgドープAl0.12Ga0.88N層(膜厚1.5nm)、
MgドープAl0.16Ga0.84N層(膜厚8.5nm)、
アンドープAl0.04Ga0.96N(膜厚0.15μm)とMgドープAl0.04Ga0.96N(膜厚0.15μm)よりなる上部ガイド層、
MgドープGaN(膜厚15nm)よりなる上部コンタクト層がこの順で積層されて構成されている。
The substrate 11 is made of n-type GaN.
The semiconductor stacked body 12 is formed on the substrate 11.
Si-doped GaN layer (film thickness 10 nm),
Si-doped Al 0.02 Ga 0.98 N layer (film thickness 1.6 μm),
Si-doped GaN layer (film thickness 10 nm),
Si-doped In 0.05 Ga 0.95 N layer (film thickness 0.15 μm),
Si-doped GaN layer (film thickness 10 nm),
A lower clad layer made of Si-doped Al 0.07 Ga 0.93 N (film thickness 0.9 μm),
A lower guide layer made of Si-doped GaN (film thickness 0.3 μm),
MQW active layer,
Mg-doped Al 0.12 Ga 0.88 N layer (film thickness 1.5 nm),
Mg-doped Al 0.16 Ga 0.84 N layer (film thickness 8.5 nm),
An upper guide layer made of undoped Al 0.04 Ga 0.96 N (film thickness 0.15 μm) and Mg-doped Al 0.04 Ga 0.96 N (film thickness 0.15 μm),
An upper contact layer made of Mg-doped GaN (film thickness 15 nm) is laminated in this order.

MQW活性層は、障壁層と井戸層を含み、基板11側から順に、
アンドープIn0.03Ga0.97N層(膜厚250nm)と、
SiドープGaN層(膜厚10nm)と、
アンドープIn0.15Ga0.85N層(膜厚3nm)と
アンドープGaN(膜厚3nm)と、
アンドープIn0.15Ga0.85N層(膜厚3nm)と、
アンドープIn0.05Ga0.95NからGaNに変化する組成傾斜層(膜厚250nm)とを備える。
The MQW active layer includes a barrier layer and a well layer, and sequentially from the substrate 11 side,
An undoped In 0.03 Ga 0.97 N layer (film thickness 250 nm),
A Si-doped GaN layer (film thickness 10 nm),
Undoped In 0.15 Ga 0.85 N layer (thickness 3 nm) and undoped GaN (thickness 3 nm),
An undoped In 0.15 Ga 0.85 N layer (thickness 3 nm),
And a composition gradient layer (film thickness 250 nm) that changes from undoped In 0.05 Ga 0.95 N to GaN.

リッジ13は、50μmの幅を有してストライプ状に形成されている。深さは、上部ガイド層が露出する深さとした。リッジ13は、例えば、フォトリソグラフィ及びRIEエッチング法により形成することができる。
半導体レーザ素子10の側面は、半導体積層体12(例えば、n型半導体層)に至る段差が設けられている(図1(c)参照)。ただし、基板11に至る段差を設けてもよいし、段差を設けなくてもよい。
The ridge 13 has a width of 50 μm and is formed in a stripe shape. The depth was the depth at which the upper guide layer was exposed. The ridge 13 can be formed by, for example, photolithography and RIE etching.
The side surface of the semiconductor laser device 10 is provided with a step reaching the semiconductor stacked body 12 (for example, an n-type semiconductor layer) (see FIG. 1C). However, a step reaching the substrate 11 may be provided, or no step may be provided.

図2に示すように、リッジ13上には、ITOからなる第1電極層14(p電極)が、リッジ13の幅hよりも若干小さい電極幅g(例えば、47μm)、200nmの膜厚で形成されている。第1電極層14は、長手方向に延長して形成されている。第1電極層14は、出射面側及び反射面側の端部の中央に出射面及び反射面に向かって延びる電極突出部14aを有し、それぞれ、出射面及び反射面から離間して配置されている。電極突出部14aの幅fは25μmであり、長さiは30μmであり、第1電極層の全長は、1166μmである。   As shown in FIG. 2, a first electrode layer 14 (p electrode) made of ITO is formed on the ridge 13 with an electrode width g (for example, 47 μm) slightly smaller than the width h of the ridge 13 and a film thickness of 200 nm. Has been formed. The first electrode layer 14 is formed to extend in the longitudinal direction. The first electrode layer 14 has an electrode projecting portion 14a extending toward the emission surface and the reflection surface at the center of the ends on the emission surface side and the reflection surface side, and is arranged separately from the emission surface and the reflection surface, respectively. ing. The width f of the electrode protrusion 14a is 25 μm, the length i is 30 μm, and the total length of the first electrode layer is 1166 μm.

第1電極層14の上には、SiO2からなる電流注入阻止層15が配置されている。電流注入阻止層15は、厚みが200nmである。言い換えると、電流注入阻止層15は、リッジ13を含む半導体積層体12の略全表面に形成されており、第1電極層14上において開口を有し、その開口内を電流注入領域18とする。 A current injection blocking layer 15 made of SiO 2 is arranged on the first electrode layer 14. The current injection blocking layer 15 has a thickness of 200 nm. In other words, the current injection blocking layer 15 is formed on substantially the entire surface of the semiconductor laminated body 12 including the ridge 13, has an opening on the first electrode layer 14, and the inside is the current injection region 18. .

電流注入阻止層15は、第1電極層14の側面から、第1電極層14の縁部近傍の上面(第1電極層14の縁部からの距離eは1.5μm、リッジ13の縁部からの距離dは3μm)を被覆し、さらに、半導体積層体12における全上面と、リッジ13の側面とを、連続して被覆している。電流注入阻止層15の外縁は、半導体積層体12の外縁と一致している。
電流注入阻止層15は、平面視において、第1電極層の長手方向に延長する両縁からリッジ13の中央領域に向かって延びる突出部15aを有している。突出部は、長手方向に分断して複数配置されている。突出部15aは、第1電極層14の縁部近傍を被覆する電流注入阻止層15の上面の端部から、突出幅c(6μm)で突出している。従って、突出部15aにおいて電流注入阻止層15は、リッジ13及び第1電極層14を、リッジ13の縁部から9μmの幅で被覆している。
The current injection blocking layer 15 is a top surface near the edge of the first electrode layer 14 from the side surface of the first electrode layer 14 (the distance e from the edge of the first electrode layer 14 is 1.5 μm, the edge of the ridge 13 is The distance d from 3 to 3 μm) is further covered, and further, the entire upper surface of the semiconductor laminated body 12 and the side surface of the ridge 13 are continuously covered. The outer edge of the current injection blocking layer 15 coincides with the outer edge of the semiconductor stacked body 12.
The current injection blocking layer 15 has a projecting portion 15 a extending from both edges extending in the longitudinal direction of the first electrode layer toward the central region of the ridge 13 in a plan view. A plurality of protrusions are divided and arranged in the longitudinal direction. The protrusion 15 a protrudes from the end of the upper surface of the current injection blocking layer 15 that covers the vicinity of the edge of the first electrode layer 14 with a protrusion width c (6 μm). Therefore, in the protruding portion 15 a, the current injection blocking layer 15 covers the ridge 13 and the first electrode layer 14 with a width of 9 μm from the edge of the ridge 13.

電流注入阻止層15の突出部15aは、互いに10μm程度の間隔aをあけて、10μm程度の長さbを有している。ただし、長手方向の最端部においては、間隔a'は8μmであり、長さb'は8.5μmである。
このような電流注入阻止層15は、第1電極層14の平面積の19.1%で第1電極層14に接触している。
The protrusions 15a of the current injection blocking layer 15 have a length b of about 10 μm with an interval a of about 10 μm. However, at the end in the longitudinal direction, the distance a ′ is 8 μm and the length b ′ is 8.5 μm.
The current injection blocking layer 15 is in contact with the first electrode layer 14 in 19.1% of the plane area of the first electrode layer 14.

電流注入阻止層15の上には、第2電極層16が配置されている。第2電極層16は、半導体積層体12上面、リッジ13側面及びリッジ13上面を被覆するように形成されており、第1電極層14の一部に接触している。従って、電流注入領域18において第1電極層14と第2電極層16が接触しており、これによって、第2電極層16から、第1電極層14を経て、半導体積層体12に電流を注入することができる。
第2電極層16は、例えば、半導体積層体12側から、Ni(膜厚8nm)/Pd(膜厚200nm)/Au(膜厚400nm)/Pt(膜厚200nm)/Au(膜厚700nm)の積層膜によって形成されている。第2電極層16は、リッジ13上では、半導体積層体12の短辺側の端部(共振器面)の近傍まで配置されており、半導体積層体12の長辺側の縁部のやや内側に第2電極層16の縁部が配置されている。また、半導体レーザ素子10の四隅において、その縁部が内側に凹んだ形状で配置されている。
The second electrode layer 16 is disposed on the current injection blocking layer 15. The second electrode layer 16 is formed so as to cover the upper surface of the semiconductor stacked body 12, the side surface of the ridge 13, and the upper surface of the ridge 13, and is in contact with part of the first electrode layer 14. Therefore, the first electrode layer 14 and the second electrode layer 16 are in contact with each other in the current injection region 18, so that a current is injected from the second electrode layer 16 to the semiconductor stacked body 12 via the first electrode layer 14. can do.
The second electrode layer 16 is, for example, from the semiconductor laminated body 12 side, Ni (film thickness 8 nm) / Pd (film thickness 200 nm) / Au (film thickness 400 nm) / Pt (film thickness 200 nm) / Au (film thickness 700 nm). It is formed of a laminated film of. The second electrode layer 16 is disposed on the ridge 13 up to the vicinity of the short-side end (resonator surface) of the semiconductor laminated body 12, and slightly inside the long-side edge of the semiconductor laminated body 12. The edge portion of the second electrode layer 16 is disposed at. Further, the four edges of the semiconductor laser device 10 are arranged so that their edges are recessed inward.

基板11は、厚みが80μm程度である。基板11の裏面には、基板11側から、Ti(膜厚6nm)/Pt(膜厚200nm)/Au(膜厚300nm)からなる第3電極層17が形成されている。   The substrate 11 has a thickness of about 80 μm. A third electrode layer 17 made of Ti (film thickness 6 nm) / Pt (film thickness 200 nm) / Au (film thickness 300 nm) is formed on the back surface of the substrate 11 from the substrate 11 side.

なお、半導体レーザ素子10は、出射側ミラーとして、共振器の出射面にAl23が膜厚137nmで形成されており、反射面ミラーとして、共振器の反射面にAl23(膜厚137nm)/Ta25(膜厚52nm)が形成され、その上に、SiO2(膜厚76nm)/Ta25(膜厚52nm)が計6ペア形成され、さらにその上にSiO2(膜厚153nm)が形成されている。 In the semiconductor laser device 10, Al 2 O 3 is formed on the emitting surface of the resonator as the emitting side mirror with a film thickness of 137 nm, and as the reflecting surface mirror, Al 2 O 3 (film is formed on the reflecting surface of the resonator. Thickness 137 nm) / Ta 2 O 5 (film thickness 52 nm) is formed, and SiO 2 (film thickness 76 nm) / Ta 2 O 5 (film thickness 52 nm) in total of 6 pairs is formed on top of this, and SiO 2 is further formed thereon. 2 (film thickness 153 nm) is formed.

このような半導体レーザ素子10は、通常、接続部材(AuSn共晶等)を用いて支持部材にフェイスダウン実装される。支持部材は、SiCからなる基台と、その上に形成されたTi/Pt/Au/Pt(Tiが基台側)からなる導電層とを有する。   Such a semiconductor laser device 10 is usually mounted facedown on a supporting member using a connecting member (AuSn eutectic or the like). The support member has a base made of SiC and a conductive layer made of Ti / Pt / Au / Pt (Ti is on the base side) formed thereon.

この実施形態の半導体レーザ素子は、上述したように、特有の形状の電流注入領域18によって、半導体積層体に電流を注入するため、例えば、長時間の通電によって劣化しやすいpn接合部等における劣化を低減させて、微小電流域でのリーク電流の発生を効果的に抑制することができる。これによって、さらに半導体レーザ素子に通電を続けた場合においても、リーク箇所に発生する局所的な電流集中を緩和させ、pn接合部を含む半導体積層体の破壊を抑制することができる。その結果、pn接合部を含む半導体積層体の物理的な破壊を防止又は回避し、半導体レーザ素子の不通を回避することができる。特に、複数個の半導体レーザ素子が直列接続された場合には、個々の半導体レーザ素子の不通状態を回避することができるため、全ての半導体レーザ素子の不通を免れる。
また、上述した不通状態を回避するための構造は、半導体レーザ素子の発振に悪影響を与えることなく、十分な電力を供給することができ、後述の評価において示すように、電力変換効率の低下の抑制を実現することができる。
As described above, in the semiconductor laser device of this embodiment, current is injected into the semiconductor laminated body by the current injection region 18 having a peculiar shape. It is possible to effectively reduce the occurrence of leakage current in the minute current region by reducing As a result, even when the semiconductor laser element is further energized, the local current concentration generated at the leak location can be mitigated, and the destruction of the semiconductor laminated body including the pn junction can be suppressed. As a result, it is possible to prevent or avoid physical destruction of the semiconductor laminated body including the pn junction portion, and avoid interruption of the semiconductor laser device. In particular, when a plurality of semiconductor laser elements are connected in series, it is possible to avoid the non-conducting state of each semiconductor laser element, so that all the semiconductor laser elements are prevented from being non-conducting.
Further, the above-described structure for avoiding the non-conducting state can supply sufficient electric power without adversely affecting the oscillation of the semiconductor laser element, and as shown in the evaluation described later, a decrease in power conversion efficiency can be prevented. Suppression can be realized.

(実施形態2)
この実施形態2の半導体レーザ素子は、基板11上に、半導体積層体12が積層されており、半導体積層体12の表面には、図4に示すように、リッジ13が形成されて、構成されている。リッジ13上には、電極突出部24aを有する第1電極層24が形成されている。
(Embodiment 2)
The semiconductor laser device according to the second embodiment has a structure in which a semiconductor laminated body 12 is laminated on a substrate 11, and a ridge 13 is formed on the surface of the semiconductor laminated body 12 as shown in FIG. ing. A first electrode layer 24 having an electrode protrusion 24 a is formed on the ridge 13.

第1電極層24の上には、電流注入阻止層25が配置されている。
電流注入阻止層25は、第1電極層24の側面から、第1電極層24の縁部近傍の上面を被覆し、さらに、半導体積層体12における全上面と、リッジ13の側面とを、連続して被覆している。電流注入阻止層25の外縁は、実施形態1の半導体レーザ素子10と同様に、半導体積層体12の外縁と一致している。
電流注入阻止層25は、平面視において、さらに、リッジ13の中央領域上に配置される島部25bを有する。
A current injection blocking layer 25 is arranged on the first electrode layer 24.
The current injection blocking layer 25 covers the side surface of the first electrode layer 24 from the side surface of the first electrode layer 24 to the upper surface in the vicinity of the edge, and further connects the entire upper surface of the semiconductor stacked body 12 and the side surface of the ridge 13 continuously. Then covered. The outer edge of the current injection blocking layer 25 coincides with the outer edge of the semiconductor laminated body 12 as in the semiconductor laser device 10 of the first embodiment.
The current injection blocking layer 25 further has an island portion 25b arranged on the central region of the ridge 13 in plan view.

図4に示すように、電流注入阻止層25の島部25bは、幅jが10μmであり、長手方向の長さは、1087μmである。
電流注入阻止層25は、第1電極層24の長手方向に延長する縁部近傍の上面を被覆する両端部から、それぞれ17μmの距離jjで離間している。
このような電流注入阻止層25は、第1電極層24の平面積の27.1%で第1電極層24に接触している。
As shown in FIG. 4, the island portion 25b of the current injection blocking layer 25 has a width j of 10 μm and a longitudinal length of 1087 μm.
The current injection blocking layer 25 is separated from the both ends that cover the upper surface near the edge extending in the longitudinal direction of the first electrode layer 24 by a distance jj of 17 μm.
The current injection blocking layer 25 is in contact with the first electrode layer 24 in 27.1% of the plane area of the first electrode layer 24.

上述した電流注入阻止層25の形状以外は、実質的に実施形態1の半導体レーザ素子10と同様の構成を有する。   Except for the shape of the current injection blocking layer 25 described above, it has substantially the same configuration as the semiconductor laser device 10 of the first embodiment.

(実施形態3)
この実施形態3の半導体レーザ素子は、図5に示すように、リッジ13上に、電極突出部34aを有する第1電極層34が形成されている。また、第1電極層34の上に、電流注入阻止層35が配置されている。
電流注入阻止層35は、第1電極層34の側面から、第1電極層34の縁部近傍の上面を被覆し、さらに、半導体積層体12における全上面と、リッジ13の側面とを、連続して被覆している。電流注入阻止層35の外縁は、実施形態1の半導体レーザ素子10と同様に、半導体積層体12の外縁と一致している。
電流注入阻止層35は、平面視において、さらに、リッジ13の中央領域上に配置される島部35bを有する。
(Embodiment 3)
In the semiconductor laser device of the third embodiment, as shown in FIG. 5, the first electrode layer 34 having the electrode protrusions 34a is formed on the ridge 13. Further, the current injection blocking layer 35 is arranged on the first electrode layer 34.
The current injection blocking layer 35 covers the upper surface near the edge of the first electrode layer 34 from the side surface of the first electrode layer 34, and further, the entire upper surface of the semiconductor stacked body 12 and the side surface of the ridge 13 are continuous. Then covered. The outer edge of the current injection blocking layer 35 coincides with the outer edge of the semiconductor stacked body 12 as in the semiconductor laser device 10 of the first embodiment.
The current injection blocking layer 35 further has an island portion 35b arranged on the central region of the ridge 13 in plan view.

図5に示すように、電流注入阻止層35の島部35bは、幅kが18μmであり、長手方向の長さは、1087μmである。
電流注入阻止層35は、第1電極層34の長手方向に延長する縁部近傍の上面を被覆する両端部から、それぞれ13μmの距離kkで離間している。
このような電流注入阻止層35は、第1電極層34の平面積の47.4%で第1電極層34に接触している。
As shown in FIG. 5, the island portion 35b of the current injection blocking layer 35 has a width k of 18 μm and a length in the longitudinal direction of 1087 μm.
The current injection blocking layer 35 is separated from the both ends covering the upper surface near the edge extending in the longitudinal direction of the first electrode layer 34 by a distance kk of 13 μm, respectively.
The current injection blocking layer 35 is in contact with the first electrode layer 34 in 47.4% of the plane area of the first electrode layer 34.

上述した電流注入阻止層35の形状以外は、実質的に実施形態1の半導体レーザ素子10と同様の構成を有する。   Except for the shape of the current injection blocking layer 35 described above, it has substantially the same configuration as the semiconductor laser device 10 of the first embodiment.

(実施形態4)
この実施形態4の半導体レーザ素子は、図6に示すように、リッジ13上に、電極突出部44aを有する第1電極層44が形成されている。また、第1電極層44の上に、電流注入阻止層45が配置されている。
電流注入阻止層45は、第1電極層44の長手方向に延長する側面から、第1電極層44の縁部近傍の上面を被覆し、さらに、半導体積層体12における全上面と、リッジ13の側面とを、連続して被覆している。
電流注入阻止層45は、平面視において、第1電極層44の長手方向に延長する両縁からリッジ13の中央領域に向かって延びる突出部45aを有している。突出部45aは、長手方向に分断して複数配置されている。
(Embodiment 4)
In the semiconductor laser device according to the fourth embodiment, as shown in FIG. 6, the first electrode layer 44 having the electrode protruding portion 44a is formed on the ridge 13. Further, the current injection blocking layer 45 is arranged on the first electrode layer 44.
The current injection blocking layer 45 covers the upper surface near the edge of the first electrode layer 44 from the side surface extending in the longitudinal direction of the first electrode layer 44, and further covers the entire upper surface of the semiconductor stacked body 12 and the ridge 13. The side surfaces are continuously covered.
The current injection blocking layer 45 has a projecting portion 45 a extending from both edges extending in the longitudinal direction of the first electrode layer 44 toward the central region of the ridge 13 in a plan view. A plurality of protrusions 45a are arranged in the longitudinal direction so as to be divided.

さらに、電流注入阻止層45は、平面視において、リッジ13の中央領域に島部45bを有し、島部45bは、長手方向に分断して複数配置されている。
島部45bは、長手方向には、突出部45a間に配置され、短手方向には、電流注入阻止層の中央部分に配置されている。このように、島部45bと突出部45aの両方を設ける場合は、突出部45aの間に島部45bを配置することができる。
島部45bの間隔lは10μmであり、島部45bの長さnは10μmであり、島部45bの幅mは20μmである。
このような電流注入阻止層45は、第1電極層44の平面積の39.3%で第1電極層44に接触している。
Further, the current injection blocking layer 45 has an island portion 45b in the central region of the ridge 13 in a plan view, and the plurality of island portions 45b are arranged in the longitudinal direction.
The island portion 45b is arranged between the protrusions 45a in the longitudinal direction, and is arranged in the central portion of the current injection blocking layer in the lateral direction. Thus, when both the island portion 45b and the protruding portion 45a are provided, the island portion 45b can be arranged between the protruding portions 45a.
The spacing 1 between the island portions 45b is 10 μm, the length n of the island portion 45b is 10 μm, and the width m of the island portion 45b is 20 μm.
The current injection blocking layer 45 is in contact with the first electrode layer 44 in 39.3% of the plane area of the first electrode layer 44.

上述した電流注入阻止層45の形状以外は、実質的に実施形態1の半導体レーザ素子10と同様の構成を有する。   Except for the shape of the current injection blocking layer 45 described above, it has substantially the same configuration as the semiconductor laser device 10 of the first embodiment.

(実施形態5)
この実施形態5の半導体レーザ素子は、基板11上に、半導体積層体12が積層されており、半導体積層体12の表面には、図7に示すように、リッジ53が形成されて、構成されている。リッジ53上には、第1電極層54が形成されている。
リッジ53は、35μmの幅を有してストライプ状に形成されている。
(Embodiment 5)
The semiconductor laser device of the fifth embodiment has a structure in which a semiconductor laminated body 12 is laminated on a substrate 11, and a ridge 53 is formed on the surface of the semiconductor laminated body 12 as shown in FIG. ing. A first electrode layer 54 is formed on the ridge 53.
The ridge 53 has a width of 35 μm and is formed in a stripe shape.

リッジ53上には、第1電極層54(p電極)が、リッジ53よりも若干狭い幅で形成されている。第1電極層54は、長手方向に突出する電極突出部54aを有している。この電極突出部54aの長さは30μmであり、幅は、15μmである。   The first electrode layer 54 (p electrode) is formed on the ridge 53 with a width slightly narrower than that of the ridge 53. The first electrode layer 54 has an electrode protrusion 54a that protrudes in the longitudinal direction. The electrode protrusion 54a has a length of 30 μm and a width of 15 μm.

第1電極層54の上には、電流注入阻止層55が配置されている。
電流注入阻止層55は、第1電極層54の側面から、第1電極層54の縁部近傍の上面を被覆し、さらに、半導体積層体12における全上面と、リッジ53の側面とを、連続して被覆している。
電流注入阻止層55は、平面視において、第1電極層54の長手方向に延長する一縁から他縁まで延びて連結された形状の突出部55aを有する。突出部55aは、長手方向に分断して複数配置されている。
第1電極層54の長手方向に延長する一縁から他縁までの間において、突出部55aの幅は29μmである。ここでの電流注入領域の幅u'は17μmである。突出部55a同士の長手方向の間隔tは16μmであり、その長さsは16μmである。ただし、最も電極突出部54aに近い部分の間隔rは15.5μmである。
第1電極層54の電極突出部54aに対応する部位においては、突出部55aの間隔pは15μmであり、その長さqは15μmであり、電流注入領域58の幅uは12μmである。最も端部側の突出部55aは、電極突出部54aの内部領域との接続部に配置されている。
このような電流注入阻止層55は、第1電極層54の平面積の72.7%で第1電極層54に接触している。
A current injection blocking layer 55 is arranged on the first electrode layer 54.
The current injection blocking layer 55 covers the side surface of the first electrode layer 54 from the side surface of the first electrode layer 54 to the upper surface in the vicinity of the edge, and further connects the entire upper surface of the semiconductor stacked body 12 and the side surface of the ridge 53 to each other. Then covered.
The current injection blocking layer 55 has, in a plan view, a protruding portion 55a having a shape that extends from one edge extending in the longitudinal direction of the first electrode layer 54 to the other edge and is connected. The plurality of protrusions 55a are arranged in the longitudinal direction so as to be divided.
The width of the protrusion 55a is 29 μm from one edge extending in the longitudinal direction of the first electrode layer 54 to the other edge. The width u ′ of the current injection region here is 17 μm. The interval t in the longitudinal direction between the protrusions 55a is 16 μm, and the length s thereof is 16 μm. However, the interval r of the portion closest to the electrode protrusion 54a is 15.5 μm.
In the portion of the first electrode layer 54 corresponding to the electrode protrusion 54a, the interval p between the protrusions 55a is 15 μm, the length q thereof is 15 μm, and the width u of the current injection region 58 is 12 μm. The projecting portion 55a on the most end side is arranged at the connecting portion with the internal region of the electrode projecting portion 54a.
Such a current injection blocking layer 55 is in contact with the first electrode layer 54 in 72.7% of the plane area of the first electrode layer 54.

上述した構成以外は、実質的に実施形態1の半導体レーザ素子10と同様の構成を有する。   Except for the configuration described above, it has substantially the same configuration as the semiconductor laser device 10 of the first embodiment.

(実施形態6)
この実施形態の半導体レーザ素子は、図8に示すように、電流注入阻止層65は、第1電極層64の側面から、第1電極層64の上面の一部を被覆し、さらに、半導体積層体12における全上面と、リッジ53の側面とを、連続して被覆している。
電流注入阻止層65は、平面視において、第1電極層64の長手方向に延長する一縁から他縁まで延びて連結された形状の突出部65aを有する。突出部65aは、長手方向に分断して複数配置されている。
第1電極層64の長手方向に延長する一縁から他縁までの間において、突出部65aの幅は29μmである。ここでの電流注入領域68の幅v'は29μmである。
第1電極層64の電極突出部64aに対応する部位においては、電流注入領域68の幅vは12μmである。
このような電流注入阻止層65は、第1電極層64の平面積の54.1%で第1電極層64に接触している。
(Embodiment 6)
In the semiconductor laser device of this embodiment, as shown in FIG. 8, the current injection blocking layer 65 covers a part of the upper surface of the first electrode layer 64 from the side surface of the first electrode layer 64, and further, the semiconductor lamination is performed. The entire upper surface of the body 12 and the side surfaces of the ridge 53 are continuously covered.
The current injection blocking layer 65 has, in a plan view, a protruding portion 65a having a shape that extends from one edge extending in the longitudinal direction of the first electrode layer 64 to the other edge and is connected. The plurality of protruding portions 65a are arranged in a divided manner in the longitudinal direction.
The width of the protrusion 65a is 29 μm from one edge extending in the longitudinal direction of the first electrode layer 64 to the other edge. The width v ′ of the current injection region 68 here is 29 μm.
The width v of the current injection region 68 is 12 μm in the portion of the first electrode layer 64 corresponding to the electrode protrusion 64 a.
The current injection blocking layer 65 is in contact with the first electrode layer 64 at 54.1% of the plane area of the first electrode layer 64.

上述した構成以外は、実質的に実施形態1、5の半導体レーザ素子と同様の構成を有する。   Except for the configuration described above, it has substantially the same configuration as the semiconductor laser device of the first and fifth embodiments.

(評価)
実施形態1〜6の半導体レーザ素子の性能を評価するために、まず、比較例として、図9A及び図9Bに示す比較例1及び比較例2の半導体レーザ素子を準備した。
比較例1の半導体レーザ素子は、図9Aに示すように、リッジ13(幅50μm)上の第1電極層14の上において、電流注入阻止層における突出部を設けず、その長手方向がまっすぐな、幅44μmの電流注入領域8aとした以外、実施形態1の半導体レーザ素子10と同様の構成を有する。電極突出部における電流注入領域8aの幅は22μmである。電流注入領域8aは、第1電極層14の平面積の6.8%を占めている。
比較例2の半導体レーザ素子は、図9Bに示すように、リッジ13a(幅35μm)上の第1電極層14の上において、電流注入阻止層における突出部を設けず、その長手方向がまっすぐな、幅29μmの電流注入領域8aとした以外、実施形態5の半導体レーザ素子10と同様の構成を有する。電極突出部における電流注入領域8aの幅は12μmである。電流注入領域8aは、第1電極層14の平面積の9.4%を占めている。
(Evaluation)
In order to evaluate the performance of the semiconductor laser devices of Embodiments 1 to 6, first, as comparative examples, the semiconductor laser devices of Comparative Example 1 and Comparative Example 2 shown in FIGS. 9A and 9B were prepared.
In the semiconductor laser device of Comparative Example 1, as shown in FIG. 9A, the protrusion in the current injection blocking layer was not provided on the first electrode layer 14 on the ridge 13 (width 50 μm), and the longitudinal direction thereof was straight. The semiconductor laser device 10 has the same configuration as the semiconductor laser device 10 of the first embodiment except that the current injection region 8a having a width of 44 μm is used. The width of the current injection region 8a in the electrode protrusion is 22 μm. The current injection region 8a occupies 6.8% of the plane area of the first electrode layer 14.
In the semiconductor laser device of Comparative Example 2, as shown in FIG. 9B, the protrusion in the current injection blocking layer was not provided on the first electrode layer 14 on the ridge 13a (width 35 μm), and the longitudinal direction thereof was straight. The semiconductor laser device 10 has the same configuration as the semiconductor laser device 10 of the fifth embodiment except that the current injection region 8a having a width of 29 μm is used. The width of the current injection region 8a in the electrode protrusion is 12 μm. The current injection region 8a occupies 9.4% of the plane area of the first electrode layer 14.

各半導体レーザ素子に対して、CW駆動(連続駆動)で3.0Aの電流を流した場合の電力変換効率を、図10(b)、(e)、(h)、(k)、図11(b)、(e)に示す。これらの図は、1つのウェハから得られた複数の半導体レーザ素子の電力変換効率を求め、その正規確率分布を表わしたグラフである。これらの図では、横軸を累積確率として各データをプロットした。灰色の丸を比較例1及び2の半導体レーザ素子の結果とし、黒色の三角形を実施形態1〜6の半導体レーザ素子の結果とした。
図10(a)、(d)、(g)、(j)、図11(a)、(d)は、実施形態1〜6の電流注入領域を模式的に示したものであり、それぞれ、図10(b)、(e)、(h)、(k) 、図11(b)、(e)に対応する。
The power conversion efficiency when a current of 3.0 A is applied to each semiconductor laser element by CW drive (continuous drive) is shown in FIGS. 10 (b), (e), (h), (k), and FIG. Shown in (b) and (e). These figures are graphs showing the normal probability distributions of the power conversion efficiencies of a plurality of semiconductor laser devices obtained from one wafer. In these figures, each data is plotted with the horizontal axis as cumulative probability. The gray circles are the results of the semiconductor laser devices of Comparative Examples 1 and 2, and the black triangles are the results of the semiconductor laser devices of Embodiments 1 to 6.
10 (a), (d), (g), (j), FIG. 11 (a), and (d) schematically show the current injection regions of the first to sixth embodiments. 10 (b), (e), (h), (k), and FIG. 11 (b), (e).

図10(b)、(e)、(h)、(k) 、図11(b)、(e)において、累積確率50%のときの値、つまり中央値を比較すると、実施形態1〜4の半導体レーザ素子の、比較例1の半導体レーザ素子に対する電力変換効率の低下率はそれぞれ、0.2%、0.2%、0.8%、0.4%であった。いずれも低下率は1%以下に収まっていることが確認された。特に、適所で第1電極層上に電流注入阻止層が配置された実施形態1、2、4の半導体レーザ素子は、電流注入阻止層が配置されていない場合とほぼ同等の電力変換効率が確保されていることが確認された。   10 (b), (e), (h), (k), and FIGS. 11 (b), (e), the values at the cumulative probability of 50%, that is, the median values are compared, the first to fourth embodiments are compared. The reduction rates of the power conversion efficiency of the semiconductor laser device of Example 1 with respect to the semiconductor laser device of Comparative Example 1 were 0.2%, 0.2%, 0.8%, and 0.4%, respectively. It was confirmed that the rate of decrease in each case was within 1%. In particular, the semiconductor laser devices of Embodiments 1, 2, and 4 in which the current injection blocking layer is arranged on the first electrode layer in a proper position ensure substantially the same power conversion efficiency as in the case where the current injection blocking layer is not arranged. It was confirmed that it was done.

これらの図において、中央値を比較すると、実施形態5、6の半導体レーザ素子の、比較例2の半導体レーザ素子に対する電力変換効率の低下率はそれぞれ、1.7%、0.5%であった。実施形態1、2、4よりはやや低下率が大きいが、いずれも電流注入阻止層55、65を設けたことによる電力変換効率の低下が抑制されていることが確認された。
図10(b)と図10(e)、(h)、(k)では比較例1の値がやや異なるが、これは図10(b)の比較例1と実施形態1を作製したロットと、図10(e)、(h)、(k)の比較例1と実施例2〜4を作製したロットがそれぞれ異なるためである。いずれの比較例1も材料及び寸法は同じである。
Comparing the median values in these figures, the reduction rates of the power conversion efficiencies of the semiconductor laser devices of Embodiments 5 and 6 with respect to the semiconductor laser device of Comparative Example 2 are 1.7% and 0.5%, respectively. It was Although the rate of decrease is slightly higher than in the first, second, and fourth embodiments, it was confirmed that the decrease in power conversion efficiency due to the provision of the current injection blocking layers 55 and 65 was suppressed in all cases.
The values of Comparative Example 1 are slightly different between FIG. 10B and FIGS. 10E, 10H, and 10K, which are different from those of Comparative Example 1 of FIG. 10 (e), (h), and (k) of Comparative Example 1 and Examples 2 to 4 were manufactured in different lots. The materials and the dimensions are the same in all Comparative Examples 1.

各半導体レーザ素子が不点灯になるまで電圧を印加し続け、不点灯後も継続して電圧を印加した結果を不点灯からの経過時間ごとに、図10(c)、(f)、(i)、(l)、図11(c)、(f)に示す。不点灯時が0時間であり、縦軸は0時間の電圧値で各時間における電圧値を割って規格化した値である。破線を比較例1の半導体レーザ素子の結果とし、実線を実施形態1〜6の半導体レーザ素子の結果とした。
図10(a)、(d)、(g)、(j)、図11(a)、(d)は、実施形態1〜6の電流注入領域を模式的に示したものであり、それぞれ、図10(c)、(f)、(i)、(l) 、図11(c)、(f)に対応する。なお、これらのグラフでは、比較例1の半導体レーザ素子とのみ比較した。
Voltages are continuously applied until each semiconductor laser element becomes unlit, and the result of continuously applying the voltage after unlit is shown in FIGS. 10 (c), (f), (i) for each elapsed time from unlit. ), (L) and FIGS. 11 (c) and 11 (f). The time of no lighting is 0 hours, and the vertical axis is a value obtained by dividing the voltage value at each time by the voltage value of 0 hours and standardizing. The broken line is the result of the semiconductor laser device of Comparative Example 1, and the solid line is the result of the semiconductor laser devices of Embodiments 1 to 6.
10 (a), (d), (g), (j), FIG. 11 (a), and (d) schematically show the current injection regions of the first to sixth embodiments. 10 (c), (f), (i), (l), and FIG. 11 (c), (f). In these graphs, only the semiconductor laser device of Comparative Example 1 was compared.

図10(c)、(f)、(i)、(l)、図11(c)、(f)に示すとおり、比較例1の半導体レーザ素子は、180時間経過頃にまず1個が電圧値ゼロとなり、750時間経過までに4個すべてが電圧値ゼロとなった。ここでの電圧値ゼロという状態は、安定した電圧特性が維持できなくなり通電が止まってしまった状態を示す。このような半導体レーザ素子に引き続き電圧を印加し続ければ物理的な破壊が生じ、電流が流れない不通状態となる。一方、実施形態1〜6の半導体レーザ素子も同様に複数個について電圧を継続して印加したところ、800時間を超えても電圧ゼロとならず、電圧を印加し続けることができた。実施形態1〜4の半導体レーザ素子は1000時間まで、実施形態5、6の半導体レーザ素子は900時間まで電圧を印加し続けたが、いずれも電圧ゼロにはならなかった。
これらの結果から、比較例1の半導体レーザ素子とは異なり、本実施形態のいずれの半導体レーザ素子も、800時間以上にわたって、電圧値ゼロとはならず、レーザ素子自体に持続して電圧が印加されていることが確認された。つまり、本実施形態の半導体レーザ素子は800時間を超えても不通状態にならないことが確認された。
As shown in FIGS. 10 (c), (f), (i), (l), and FIGS. 11 (c) and (f), one of the semiconductor laser devices of Comparative Example 1 first had a voltage after 180 hours had elapsed. The value became zero, and by 750 hours, all four had a voltage value of zero. The state in which the voltage value is zero here indicates a state in which stable voltage characteristics cannot be maintained and energization is stopped. If a voltage is continuously applied to such a semiconductor laser device, a physical breakage occurs, and a current is not flowed into the semiconductor laser device. On the other hand, when a voltage was continuously applied to a plurality of semiconductor laser devices of Embodiments 1 to 6, the voltage did not become zero even after 800 hours, and the voltage could be continuously applied. The semiconductor laser devices of Embodiments 1 to 4 continued to apply the voltage up to 1000 hours, and the semiconductor laser devices of Embodiments 5 and 6 continued to apply the voltage up to 900 hours, but the voltage did not reach zero in either case.
From these results, unlike the semiconductor laser device of Comparative Example 1, none of the semiconductor laser devices of the present embodiment has a voltage value of zero over 800 hours or longer, and the voltage is continuously applied to the laser device itself. It was confirmed that it was done. That is, it was confirmed that the semiconductor laser device of the present embodiment does not become in a non-conductive state even after 800 hours.

本発明の半導体レーザ素子は、プロジェクタの光源のみならず、種々の光源において利用されるレーザ素子に適用することができる。   The semiconductor laser device of the present invention can be applied not only to the light source of the projector but also to laser devices used in various light sources.

10 半導体レーザ素子
11 基板
12 半導体積層体
13、53 リッジ
14、24、34、44、54、64 第1電極層
14a、24a、34a、44a、54a、64a 電極突出部
15、25、35、45、55、65 電流注入阻止層
15a、55a、65a 突出部
25b、35b、45b 島部
16 第2電極層
17 第3電極層
18 電流注入領域
a、a'、t、r、p 電流注入阻止層の突出部の間隔
b、b'、s、q 電流注入阻止層の突出部の長さ
c 電流注入阻止層の突出部の突出幅
d リッジの縁部から電流注入阻止層の縁部までの距離
e 第1電極層の縁部から電流注入阻止層の縁部までの距離
f 第1電極層の突出部の幅
g 第1電極層の電極幅
h リッジの幅
i 第1電極層の突出部の長さ
j、k、u、u'v、v' 島部の幅
l 島部の間隔
m 島部の幅
n 島部の長さ
10 semiconductor laser element 11 substrate 12 semiconductor laminated body 13, 53 ridge 14, 24, 34, 44, 54, 64 first electrode layer 14a, 24a, 34a, 44a, 54a, 64a electrode protruding portion 15, 25, 35, 45 , 55, 65 Current injection blocking layer 15a, 55a, 65a Projection portions 25b, 35b, 45b Island portion 16 Second electrode layer 17 Third electrode layer 18 Current injection region a, a ', t, r, p Current injection blocking layer B, b ′, s, q Length of protrusion of current injection blocking layer c Width of protrusion of current injection blocking layer d Distance from edge of ridge to edge of current injection blocking layer e Distance from edge of first electrode layer to edge of current injection blocking layer f Width of protrusion of first electrode layer g Electrode width of first electrode layer h Width of ridge i of protrusion of first electrode layer Length j, k, u, u'v, v'island Width Length of n island interval m islands of l island portion

Claims (10)

表面にリッジが形成された半導体積層体と、
前記リッジ上に前記半導体積層体に接触して配置された長手方向に延びる第1電極層と、
該第1電極層の側面から上面の一部を少なくとも被覆する電流注入阻止層と、
該電流注入阻止層上に配置された第2電極層とを備え、
前記第2電極層は、前記第1電極層の一部に接触し、
前記電流注入阻止層は、前記第1電極層の前記長手方向に延長する両縁から前記リッジの中央領域に向かって延び、前記第1電極層の一縁から他縁まで連結されていない複数の突出部を有し、
前記複数の突出部は、平面視において、前記第1電極層の長手方向に分断して配置されていることを特徴とする半導体レーザ素子。
A semiconductor laminated body having a ridge formed on the surface;
A first electrode layer disposed on the ridge in contact with the semiconductor laminated body and extending in the longitudinal direction;
A current injection blocking layer that covers at least a part of the upper surface from the side surface of the first electrode layer;
A second electrode layer disposed on the current injection blocking layer,
The second electrode layer contacts a portion of the first electrode layer,
The current injection blocking layer extends from both edges of the first electrode layer extending in the longitudinal direction toward the central region of the ridge and is not connected from one edge to the other edge of the first electrode layer. Has a protrusion,
The semiconductor laser device according to claim 1, wherein the plurality of protrusions are arranged so as to be divided in a longitudinal direction of the first electrode layer in a plan view.
前記電流注入阻止層は、平面視において、前記リッジの中央領域上に配置される島部を有する請求項1に記載の半導体レーザ素子。   The semiconductor laser device according to claim 1, wherein the current injection blocking layer has an island portion arranged on a central region of the ridge in a plan view. 前記電流注入阻止層の島部は、平面視において、前記リッジの中央領域において長手方向に延長した形状で配置されている請求項2に記載の半導体レーザ素子。   The semiconductor laser device according to claim 2, wherein the island portion of the current injection blocking layer is arranged in a shape extending in the longitudinal direction in the central region of the ridge in a plan view. 前記電流注入阻止層の島部は、平面視において、前記長手方向に分断して複数配置されている請求項2又は3に記載の半導体レーザ素子。   4. The semiconductor laser device according to claim 2, wherein a plurality of island portions of the current injection blocking layer are arranged in the longitudinal direction so as to be divided in a plan view. 前記島部の前記長手方向に沿った長さの合計は、前記第1電極層の長さの30%〜70%の長さである請求項4に記載の半導体レーザ素子。   The semiconductor laser device according to claim 4, wherein the total length of the island portion along the longitudinal direction is 30% to 70% of the length of the first electrode layer. 前記島部の幅は、前記第1電極層の幅の40%〜80%の幅である請求項2〜5のいずれか1つに記載の半導体レーザ素子。   The semiconductor laser device according to claim 2, wherein a width of the island portion is 40% to 80% of a width of the first electrode layer. 表面にリッジが形成された半導体積層体と、
前記リッジ上に前記半導体積層体に接触して配置された長手方向に延びる第1電極層と、
該第1電極層の側面から上面の一部を少なくとも被覆する電流注入阻止層と、
該電流注入阻止層上に配置された第2電極層とを備え、
前記第2電極層は、前記第1電極層の一部に接触し、
前記電流注入阻止層は、前記第1電極層の前記長手方向に延長する両縁の一縁から他縁に延びて連結された複数の突出部を有し、
前記複数の突出部は、平面視において、前記第1電極層の長手方向に均等に分散して配置されていることを特徴とする半導体レーザ素子。
A semiconductor laminated body having a ridge formed on the surface;
A first electrode layer disposed on the ridge in contact with the semiconductor laminated body and extending in the longitudinal direction;
A current injection blocking layer that covers at least a part of the upper surface from the side surface of the first electrode layer;
A second electrode layer disposed on the current injection blocking layer,
The second electrode layer contacts a portion of the first electrode layer,
The current injection blocking layer has a plurality of protrusions connected from one edge of both edges of the first electrode layer extending in the longitudinal direction to the other edge.
The semiconductor laser device according to claim 1, wherein the plurality of protrusions are evenly distributed in the longitudinal direction of the first electrode layer in a plan view.
前記電流注入阻止層は、前記第1電極層と前記半導体積層体との接触面積の18%〜80%で前記第1電極層に接触する請求項1〜7のいずれか1つに記載の半導体レーザ素子。   The semiconductor according to claim 1, wherein the current injection blocking layer contacts the first electrode layer in 18% to 80% of a contact area between the first electrode layer and the semiconductor stacked body. Laser device. 前記第2電極層は、前記第1電極層に、前記第1電極層と前記半導体積層体の接触面積の30%〜82%で接触する請求項1〜8のいずれか1つに記載の半導体レーザ素子。   The semiconductor according to any one of claims 1 to 8, wherein the second electrode layer contacts the first electrode layer at 30% to 82% of a contact area between the first electrode layer and the semiconductor stacked body. Laser device. 前記電流注入阻止層は、絶縁材料によって形成されている請求項1〜9のいずれか1つに記載の半導体レーザ素子。
The semiconductor laser device according to claim 1, wherein the current injection blocking layer is made of an insulating material.
JP2015206304A 2014-10-31 2015-10-20 Semiconductor laser device Active JP6682800B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP15191797.8A EP3016219B1 (en) 2014-10-31 2015-10-28 Semiconductor laser element
US14/925,648 US9590389B2 (en) 2014-10-31 2015-10-28 Semiconductor laser element
CN201510727015.2A CN105576500B (en) 2014-10-31 2015-10-30 Semiconductor Laser device
US15/414,881 US9806496B2 (en) 2014-10-31 2017-01-25 Semiconductor laser element

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014222958 2014-10-31
JP2014222958 2014-10-31

Publications (2)

Publication Number Publication Date
JP2016092408A JP2016092408A (en) 2016-05-23
JP6682800B2 true JP6682800B2 (en) 2020-04-15

Family

ID=56019903

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015206304A Active JP6682800B2 (en) 2014-10-31 2015-10-20 Semiconductor laser device

Country Status (1)

Country Link
JP (1) JP6682800B2 (en)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0488689A (en) * 1990-07-31 1992-03-23 Sanyo Electric Co Ltd Semiconductor laser device
JP2006059870A (en) * 2004-08-17 2006-03-02 Sony Corp Semiconductor laser element and semiconductor laser array using the same, and method for manufacturing the same
KR20060038057A (en) * 2004-10-29 2006-05-03 삼성전기주식회사 Semiconductor laser device and its manufacturing method
US20060215719A1 (en) * 2005-03-25 2006-09-28 Greg Charache High Power Diode Lasers
GB2427751A (en) * 2005-06-28 2007-01-03 Bookham Technology Plc High power semiconductor opto-electronic device
DE102008014093B4 (en) * 2007-12-27 2020-02-06 Osram Opto Semiconductors Gmbh Edge-emitting semiconductor laser chip with at least one current barrier
US9318874B2 (en) * 2009-06-03 2016-04-19 Nichia Corporation Semiconductor device and method of manufacturing semiconductor device
JP2012049313A (en) * 2010-08-26 2012-03-08 Sanyo Electric Co Ltd Semiconductor laser element
JP5425172B2 (en) * 2011-12-15 2014-02-26 ソニー株式会社 Semiconductor laser device and manufacturing method of semiconductor laser device
JP6160141B2 (en) * 2012-03-22 2017-07-12 日亜化学工業株式会社 Semiconductor laser device

Also Published As

Publication number Publication date
JP2016092408A (en) 2016-05-23

Similar Documents

Publication Publication Date Title
CN100456582C (en) semiconductor laser element
JP4169821B2 (en) Light emitting diode
US8411718B2 (en) Semiconductor light-emitting device
US8891568B2 (en) Laser diode device and method of manufacturing laser diode device
JP6152848B2 (en) Semiconductor light emitting device
JPWO2002101894A1 (en) Semiconductor laser device
JP2009065048A (en) Semiconductor light-emitting element and method of manufacturing the same
JPWO2012127778A1 (en) Nitride semiconductor light emitting device
JP2007266575A (en) Semiconductor laser element and semiconductor laser device
JP2006041491A (en) Semiconductor laser device and its manufacture
US12088059B2 (en) Light emitting element
US11979001B2 (en) Surface-emitting semiconductor laser
US9806496B2 (en) Semiconductor laser element
JP2011091251A (en) Nitride semiconductor light-emitting device
EP3493338B1 (en) Semiconductor light-emitting element and method for manufacturing semiconductor light-emitting element
JP2015226045A (en) Semiconductor device and method of manufacturing the same
JP5098135B2 (en) Semiconductor laser element
JP5633289B2 (en) Semiconductor laser element driving method and semiconductor laser device
JP2017204579A (en) Vertical resonator type light-emitting element and method for manufacturing vertical resonator type light emitting element
JP2018064061A (en) Semiconductor light emitting element, lighting device, headlight, moving object, illumination device, video device, projection type video device, and projector.
JP6682800B2 (en) Semiconductor laser device
JP2011258883A (en) Semiconductor laser
JP2005101536A (en) Nitride semiconductor laser element
JP6973480B2 (en) Laser device assembly
JP4890509B2 (en) Manufacturing method of semiconductor light emitting device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180530

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190827

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191002

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200309

R150 Certificate of patent or registration of utility model

Ref document number: 6682800

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250