[go: up one dir, main page]

JP6679637B2 - トランジスタデバイス - Google Patents

トランジスタデバイス Download PDF

Info

Publication number
JP6679637B2
JP6679637B2 JP2018046283A JP2018046283A JP6679637B2 JP 6679637 B2 JP6679637 B2 JP 6679637B2 JP 2018046283 A JP2018046283 A JP 2018046283A JP 2018046283 A JP2018046283 A JP 2018046283A JP 6679637 B2 JP6679637 B2 JP 6679637B2
Authority
JP
Japan
Prior art keywords
transistor
terminal
voltage
transistor device
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018046283A
Other languages
English (en)
Other versions
JP2018164078A (ja
Inventor
トーマス バスラー，
トーマス バスラー，
ローマン バブルスケ，
ローマン バブルスケ，
ヨハネス ゲオルク ラヴェン，
ヨハネス ゲオルク ラヴェン，
フランツ−ヨーゼフ ニーダーノストハイデ，
フランツ−ヨーゼフ ニーダーノストハイデ，
シュルツェ，　ハンス−ヨアヒム
ハンス−ヨアヒム シュルツェ，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2018164078A publication Critical patent/JP2018164078A/ja
Application granted granted Critical
Publication of JP6679637B2 publication Critical patent/JP6679637B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/83—FETs having PN junction gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H10D62/107—Buried supplementary regions, e.g. buried guard rings 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/822—Heterojunctions comprising only Group IV materials heterojunctions, e.g. Si/Ge heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H10D84/143—VDMOS having built-in components the built-in components being PN junction diodes
    • H10D84/144—VDMOS having built-in components the built-in components being PN junction diodes in antiparallel diode configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/40—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00 with at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of IGFETs with BJTs
    • H10D84/401—Combinations of FETs or IGBTs with BJTs
    • H10D84/403—Combinations of FETs or IGBTs with BJTs and with one or more of diodes, resistors or capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Dc-Dc Converters (AREA)
  • Inverter Devices (AREA)

Description

本出願はトランジスタデバイスに関する。
トランジスタデバイスは多くの用途で使用されている。例えば、トランジスタデバイスは、電力用電子装置におけるスイッチとして使用可能である。様々なトランジスタタイプがスイッチとして使用されてきており、例えば、バイポーラ接合トランジスタ（ＢＪＴ）や絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）などのバイポーラトランジスタ、或いは酸化金属半導体電界効果トランジスタ（ＭＯＳＦＥＴ）などのユニポーラトランジスタが使用されてきている。そのようなトランジスタや、１つ以上のトランジスタ、及び場合によっては付加回路を含む、対応するトランジスタデバイスが、様々な電圧及び／又は電流をサポートする様々な設計において利用可能である。
多くの電力用電子装置は、ほとんどの時間帯において部分負荷で動作し、一部の時間帯においてのみ最大負荷（例えば、最大電流又は最大電力）での動作が必要になる。そのような用途の一例としてスイッチモード電源（ＳＭＰＳ）があり、この場合、典型的には、動作時間の約８０％において、必要な電力が最大電力の２０％以下でしかない。それにもかかわらず、そのようなデバイスは、故障を防ぐ為に最大可能電力に耐えるように設計されることが必要である。更に、より高い電圧範囲の場合、例えば、１７００Ｖを超える電圧の場合は、全負荷と部分負荷とが切り替わる用途が多く存在し、例えば、太陽光発電所又は風力発電所の変換器や、乗り物の駆動系の用途などがあり、乗り物の駆動系の場合は、エンジンの始動の為には全負荷が必要であり、これに対して、通常走行時に必要なのは最大動力のごく一部である。
そのような用途に使用される場合、トランジスタのタイプが異なれば、欠点も利点も異なる場合がある。例えば、ＩＧＢＴは、大電流に対しては有利であるが、部分負荷時には効率が比較的低めになってしまうことが多い。これに対し、ＭＯＳＦＥＴなど、一部のユニポーラトランジスタスイッチは、全負荷時には効率が低めになる可能性があり、且つ／又は、大きなチップ面積が必要になる場合がある。
更に、シリコンベースのＩＧＢＴ、又は他のシリコンベースのトランジスタは、過電圧耐性、即ち、通常動作電圧を超える電圧が印加された場合の耐性の観点で特性が望ましくない場合がある。
目的は、全負荷時及び部分負荷時の動作に関して、且つ過電圧耐性に関して、特性が改善されたトランジスタデバイスを提供することである。
請求項１に記載のトランジスタデバイスが提供される。従属請求項は、トランジスタデバイス、並びにそのようなデバイスを含む電圧コンバータの更なる実施形態を定義する。
一実施形態によれば、トランジスタデバイスが提供され、トランジスタデバイスは、
第１の端子と第２の端子との間に結合された第１のトランジスタと、
第１の端子と第２の端子との間に、第１のトランジスタと並列に結合された第２のトランジスタとを含み、第２のトランジスタは、ワイドバンドギャップ半導体材料をベースとし、指定動作範囲（即ち、そのトランジスタデバイスが動作することが製造元によって承認されている動作範囲）を含む所定の動作範囲において、ブレークダウン電圧が第１のトランジスタより低くなるように設計されている。ワイドバンドギャップ半導体材料は、本明細書では、バンドギャップが２．０ｅＶ以上である半導体材料（例えば、シリコンカーバイド）である。
別の実施形態によれば、少なくとも１つのスイッチを含む電圧コンバータが提供され、この少なくとも１つのスイッチは、上述のようなトランジスタデバイスを含む。
上述の発明の概要は、幾つかの実施形態の幾つかの特徴に関する簡潔な概要を与えることを意図されているに過ぎず、限定するものとして解釈されるべきではない。
一実施形態によるトランジスタデバイスのブロック図を示す。 一実施形態によるトランジスタデバイスを表す回路図を示す。 一実施形態によるトランジスタデバイスを表す回路図を示す。 一実施形態によるトランジスタデバイスを表す回路図を示す。 幾つかの実施形態によるトランジスタデバイスに含まれるトランジスタの特性曲線の例を示す。 異なる温度におけるトランジスタの特性曲線の例を示す。 クランプ事象中の電流及び電圧を示す。 幾つかの実施形態のトランジスタデバイスの応用例の回路図を示す。 一実施形態によるトランジスタデバイスの制御例を示す。 一実施形態によるトランジスタデバイスの回路図を示す。 一実施形態によるトランジスタデバイスの回路図を示す。 幾つかの実施形態で使用可能なトランジスタの断面図を示す。
以下では、添付図面を参照しながら、様々な実施形態について説明する。当然のことながら、これらの実施形態は例としてのみ与えられており、限定として解釈されるべきではない。例えば、ある実施形態が、様々な特徴又は要素を含むものとして説明されている一方で、別の実施形態では、それらの特徴又は要素のうちの幾つかが省略されたり、且つ／又は別の特徴又は要素で置き換えられたりしている場合がある。更に、明示的に図示及び説明された特徴及び要素に加えて、当業者には周知の更なる特徴又は要素が与えられてよい。
異なる複数の実施形態の特徴又は要素が互いに組み合わされて更なる実施形態が形成されてよい。いずれかの実施形態に関して説明された変形又は修正が別の実施形態に適用されてもよい。
説明及び記載されている実施形態では、電気的な接続又は結合の一般的な目的及び動作、例えば、ある種の信号又は情報を送信すること、或いは、ある種の制御を行うことが本質的に継続されている限り、要素間の直接の接続又は結合、即ち、介在する付加要素がない接続又は結合はいずれも、間接的な接続又は結合、即ち、１つ以上の介在する付加要素を含む接続又は結合によって実施されてもよく、逆に、上記の間接的な接続又は結合が上記の直接の接続又は結合によって実施されてもよい。
以下では、トランジスタデバイスについて説明する。本明細書では、トランジスタデバイスは１つ以上のトランジスタを含む。トランジスタは、（例えば、ｎドープ活性領域及びｐドープ活性領域を使用して実施される）バイポーラトランジスタ、又は（本質的にはｎ型活性領域のみ、又はｐ型活性領域のみを使用して実施される）ユニポーラトランジスタであってよい。バイポーラトランジスタの例として、制御端子としてのゲート端子、並びにコレクタ端子及びエミッタ端子を有する絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）や、制御端子としてのベース端子、並びに、やはりエミッタ端子及びコレクタ端子を有するバイポーラ接合トランジスタ（ＢＪＴ）がある。ユニポーラトランジスタの例として、酸化金属半導体電界効果トランジスタ（ＭＯＳＦＥＴ）や接合電界効果トランジスタ（ＪＦＥＴ）があり、これらは、制御端子としてのゲート端子、並びにソース端子及びドレイン端子を含む。実施形態によっては、トランジスタデバイスは、第１のトランジスタと第２のトランジスタの並列回路を含む。第２のトランジスタは、ワイドバンドギャップ半導体材料、即ち、バンドギャップが２．０ｅＶ以上である半導体材料（例えば、シリコンカーバイド（ＳｉＣ））をベースとする。他の例として、窒化ガリウム（ＧａＮ）や窒化ガリウムアルミニウム（ＡｌＧａＮ）がある。第２のトランジスタは、動作範囲（例えば、電流及び／又は電圧の範囲）にわたってブレークダウン電圧が第１のトランジスタより低いように設計されており、動作範囲は、指定された全動作範囲、即ち、トランジスタデバイスが動作することが製造元によって意図され保証されている動作条件の範囲を含む。実施形態によっては、第１のトランジスタは、非ワイドバンドギャップ半導体材料、即ち、バンドギャップが２．０ｅＶを下回る半導体材料（例えば、シリコン（Ｓｉ））をベースとする。実施形態によっては、第１のトランジスタは、ＳｉベースのＩＧＢＴのようなバイポーラトランジスタである。実施形態によっては、第２のトランジスタは、ユニポーラトランジスタであり、例えば、ＳｉＣベースのＭＯＳＦＥＴである。実施形態によっては、第２のトランジスタは、ＳｉＣベースのＩＧＢＴのようなバイポーラトランジスタであってよい。
この点において、トランジスタやトランジスタデバイスのような半導体デバイスは、特にそれらが動作することを意図された指定動作範囲（例えば、温度範囲、電流範囲、電圧範囲）について述べた特定の仕様を有する。この指定範囲の外側では、半導体デバイスの確実な動作が製造元によって保証されていない。従って、指定動作範囲は、市販用に製造される半導体デバイスごとに明確に規定された特性である。
ここで図面を参照すると、図１は、一実施形態によるトランジスタデバイスの概略ブロック図を示す。
図１のトランジスタデバイスは、第１のノード１２と第２のノード１３との間に並列に結合された第１のトランジスタ１０及び第２のトランジスタ１１を含む。図１の実施形態の第２のトランジスタ１１は、ワイドバンドギャップ半導体材料（例えば、ＳｉＣ）をベースとする。第１のトランジスタ１０は、Ｓｉのような非ワイドバンドギャップ半導体材料をベースとしてよい。この場合の「並列に結合された」は次のことを意味している。即ち、第１のトランジスタ１０のコレクタ端子又はエミッタ端子の一方、或いはソース端子又はドレイン端子の一方がノード１２と結合されていて、第１のトランジスタ１０のエミッタ端子又はコレクタ端子の他方、或いは、ソース端子又はドレイン端子の他方がノード１３と結合されている。同様に、第２のトランジスタ１１のエミッタ端子又はコレクタ端子の一方、或いはソース端子又はドレイン端子の一方がノード１２と結合されていて、第２のトランジスタ１１のエミッタ端子又はコレクタ端子の他方、或いは、ソース端子又はドレイン端子の他方が第２のノード１３と結合されている。実施態様によっては、第１のトランジスタ１０は、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）のようなバイポーラトランジスタであってよく、例えば、ＳｉベースのＩＧＢＴであってよい。実施態様によっては、第２のトランジスタ１１は、酸化金属半導体電界効果トランジスタ（ＭＯＳＦＥＴ）のようなユニポーラトランジスタであってよい。又、実施形態によっては、第２のトランジスタ１１は、ＩＧＢＴのようなバイポーラトランジスタであってよい。実施形態によっては、第２のトランジスタ１１は、シリコンカーバイド（ＳｉＣ）をベースとするトランジスタであってよい。
図１の実施形態では、図１に示されたトランジスタデバイスの指定動作範囲を含む動作条件の範囲において、第２のトランジスタ１１は、ブレークスルー電圧が第１のトランジスタ１０より低い。例えば、第２のトランジスタ１１のブレークスルー電圧が第１のトランジスタ１０のブレークスルー電圧より低いという条件は、温度範囲が−２０℃から１００℃、或いは、−４０℃から１５０℃又は２００℃の場合、且つ／又は、ブレークダウン電流範囲（即ち、トランジスタデバイスのＩ−Ｖ特性のアバランシェ後の分岐によるアバランシェブレークダウン後に制御可能な電流）が第１のトランジスタ１０及び／又は第２のトランジスタ１１の公称電流Ｉｎｏｍの３倍から５倍までである場合に有効になるであろう。公称電流は、第１のトランジスタ１０のようなデバイスが連続的にサポートするように設計される電流である。
第１のトランジスタ１０と第２のトランジスタ１１は、電圧クラスが同じであってよく、即ち、同じ電圧範囲、又は同じ上限電圧（例えば、最大１００Ｖ、最大５００Ｖ、最大１４００Ｖ、最大２０００Ｖ、最大３５００Ｖ、更には最大６５００Ｖ又は７０００Ｖなど）で動作するように設計されてよい。
そのような実施形態では、第１のトランジスタ１０は、第２のトランジスタ１１によって、過電圧、即ち、ノード１２、１３における指定範囲から外れた電圧から保護されている。第２のトランジスタ１１のブレークスルー電圧は第１のトランジスタ１０のブレークスルー電圧より低い為、第２のトランジスタ１１においてブレークスルーが発生するのは、第１のトランジスタ１０がそのブレークスルー電圧に達する前である。そして、第２のトランジスタ１１のブレークスルーが発生すると、対応する電流が流れることで、ノード１２、１３間の電圧が下がる。第２のトランジスタ１１は、ワイドバンドギャップ半導体材料をベースとすることから、例えばシリコンベースのトランジスタに比べて、アバランシェ電流及びブレークスルーに対する耐性が高く、従って、ブレークスルーによって損傷する可能性が低い。これについては、後で図３から図５を参照しながら詳述する。
これらの説明の前に、図２Ａから図２Ｃを参照して、実施形態によるトランジスタデバイスの幾つかの実施例について説明する。以下で説明する実施形態では、ワイドバンドギャップ半導体材料をベースとする第２のトランジスタの例としてユニポーラトランジスタ（例えば、ＳｉＣ ＭＯＳＦＥＴ）を使用し、第２のトランジスタによって保護される第１のトランジスタの例としてバイポーラトランジスタ（例えば、Ｓｉ ＩＧＢＴ）を使用する。（例えば、図１を参照した）上述の説明から明らかなように、これは説明的な例に過ぎず、限定するものとして解釈されるべきではない。図２Ａから図２Ｃでは、同じ又は類似の要素は同じ参照符号を有し、繰り返して詳述されることはない。
図２Ａから図２Ｃのデバイスは、それぞれが、第１のノード２２と第２のノード２３との間に並列に結合された絶縁ゲートバイポーラトランジスタ２０及び酸化金属半導体電界効果トランジスタ２１を含む。実施形態のＭＯＳＦＥＴ ２１はＳｉＣ ＭＯＳＦＥＴであってよく、ＩＧＢＴ ２０はシリコン（Ｓｉ）ベースのＩＧＢＴであってよい。ＭＯＳＦＥＴ ２１には、一体型ボディダイオード２４が与えられている。
図２Ｂには、ＩＧＢＴ ２０のみと、一体型ボディダイオード２４と一緒のＭＯＳＦＥＴ ２１とが示されている。図２Ａの実施形態では、追加でシリコンフリーホイールダイオード２５が与えられて、ノード２２とノード２３との間に結合されており、図２Ｃの実施形態では、追加でシリコンカーバイド（ＳｉＣ）ショットキーダイオード２６がノード２２とノード２３との間に与えられている。従って、図から分かるように、ＩＧＢＴ ２０及びＭＯＳＦＥＴ ２１に加えて、フリーホイールダイオード、又は他の、ショットキーダイオードのような回路素子が与えられてよい。
当然のことながら、図２Ａと図２Ｃの実施形態は組み合わされてよく、即ち、シリコンフリーホイールダイオードとシリコンカーバイドショットキーダイオードの両方が与えられてよい。そのようなダイオードは、一部の実施形態でトランジスタデバイスのスイッチング時に発振を抑えるように働くことが可能である。
実施形態によっては、高電圧用途において、バイポーラトランジスタ（例えば、ＩＧＢＴ）の周辺領域が、電流コミュテーションプロセスの間は保護されるように設計されてよい。具体的には、ＩＧＢＴチップの中央領域に比べて周辺領域のエミッタのドーピングを減らすか、フィールドストップのドーピングを増やすことにより、周辺領域のエミッタ効率を下げることが可能である。
当然のことながら、ＩＧＢＴはＳｉＣベースのＩＧＢＴであってもよい。
実施形態によっては、ＩＧＢＴは、逆導通ＩＧＢＴであってよく、即ち、一体型フリーホイールダイオード、具体的には、いわゆる逆導通ダイオード制御（ＲＣＤＣ）ＩＧＢＴを含んでよい。そのようなＲＣＤＣ ＩＧＢＴでは、ＲＣＤＣ ＩＧＢＴがダイオードモードの場合（即ち、本質的にダイオード経由で電流を伝導する場合）にも、ＲＣＤＣ ＩＧＢＴのゲート端子を介して特性が制御されてよい。実施形態によっては、そのような逆導通（ＲＣ）ＩＧＢＴは制御可能でなくてよい。そのような場合、ＲＣ ＩＧＢＴは、順バイアスモード及びフリーホイールダイオードモードの両方でバイポーラデバイスとして動作してよく、ユニポーラトランジスタは、両方のモードでユニポーラデバイスとして動作してよい。そのような実施形態では、トランジスタデバイスの制御を簡略化することが可能である。
図３は、実施形態で使用可能なＳｉＣ ＭＯＳＦＥＴ及びＩＧＢＴのブレークスルー電流又は他の逆電流ＩＲを、それぞれのトランジスタに印加される電圧（ＩＧＢＴの場合はコレクタエミッタ電圧ＶＣＥであり、ＭＯＳＦＥＴの場合はドレインソース電圧ＶＤＳ）に対して示したものである。曲線３０は、一部の実施形態で使用可能なＳｉＣ ＭＯＳＦＥＴの挙動を示し、曲線３１は、一部の実施形態で使用可能なＩＧＢＴの挙動を示す。当然のことながら、これらの曲線は図解目的でのみ示されており、これらの曲線の厳密な形状及び形態は、トランジスタの実施態様に応じて変わりうる。ブレークスルー電流ＩＲは、トランジスタ２０、２１がオフ状態（開状態とも呼ぶ）の場合に流れる電流を表す。図から分かるように、ＳｉＣ ＭＯＳＦＥＴのブレークスルー電圧ＶＢＲ，ＳｉＣ−ＭＯＳは、ＩＧＢＴのブレークスルー電圧ＶＢＲ，ＩＧＢＴより低い。過電圧条件の場合には、ＩＧＢＴのブレークスルー電圧より早くＳｉＣ ＭＯＳＦＥＴのブレークスルー電圧に達する為、実施形態によってはＩＧＢＴに損傷の可能性が生ずる前に、ＳｉＣ ＭＯＳＦＥＴが導通して過電圧を消散する。
既に述べたように、本明細書に記載の実施形態では、トランジスタデバイスの指定された動作条件範囲を含む広い動作条件範囲にわたって（例えば、広い温度範囲にわたって）、ユニポーラトランジスタ（例えば、ＳｉＣ ＭＯＳＦＥＴ）のブレークスルー電圧が、バイポーラトランジスタ（例えば、ＩＧＢＴ）のブレークスルー電圧より低い。このことを、温度の変化に対して、図４に示した。
図４は、図３と同様に、ＶＣＥ／ＶＤＳに対するブレークスルー電流ＩＲを示す。曲線４０Ａから４０Ｃは、一部の実施形態で使用可能なＳｉＣ ＭＯＳＦＥＴの挙動を示し、曲線４１Ａから４１Ｃは、例えば、ＩＧＢＴの曲線を示す。この場合も、個々の曲線は、分かりやすい図解の為の非限定的な例としてのみ示されている。
曲線４０Ａ、４１Ａは室温（例えば、２０℃）での挙動例を示しており、曲線４０Ｂ、４１Ｂは−４０℃での挙動例を示しており、曲線４０Ｃ、４１Ｃは＋１７５℃での挙動例を示している。図から分かるように、温度に関係なく、ＳｉＣ ＭＯＳＦＥＴのブレークスルー電圧（曲線４０Ａから４０Ｃ）は、ＩＧＢＴのブレークスルー電圧（曲線４１Ａから４１Ｃ）を常に下回る。更に、図４に示された例ではＩＧＢＴの曲線が負性微分抵抗（ＮＤＲ）を示しているが、そのようなＮＤＲは、ＳｉＣ ＭＯＳＦＥＴでは存在しない。ＮＤＲ領域で動作させると、各デバイスは、多くの場合、電流集中現象によって破壊される可能性がある。最後に、ＳｉＣ ＭＯＳＦＥＴは、実施形態によっては、図４に示されるように、ブレークスルー電圧の温度に対する変動がＩＧＢＴより小さくなるように設計可能であり、且つ、ブレークスルー電圧を超えたときの、電圧に対する電流の増加がＩＧＢＴより急峻になるように設計可能である。ＳｉＣベースのトランジスタの場合の温度に対する変動が小さいのは、ＳｉＣのイオン化率の温度依存性が小さい為である。このように、ＳｉＣ ＭＯＳＦＥＴによってＩＧＢＴを過電圧から保護することは、広い温度範囲（例えば、図４の例では、少なくとも−４０℃から１７５℃）にわたって確実に行われる。この温度範囲は、用途に応じて変わる可能性があり、前述のように、指定された温度範囲、即ち、トランジスタデバイスの設計に際して想定された温度範囲をカバーする。
実施態様によっては、ユニポーラトランジスタデバイスをシリコンカーバイドベースのデバイスとして実施することにより、ブレークスルー電圧の温度依存性及び電流依存性を下げることが可能であり、ブレークスルー電圧を高くすることが可能である。図９を参照する非限定的な例として後述するように、ゲート構造を電界からシールドすることにより、所定の温度、特に室温（例えば、２０℃）でのブレークスルー電圧と公称電圧（ＳｉＣ ＭＯＳＦＥＴの設計に際して想定された電圧）との差を比較的小さくすることが可能であり（例えば、１００Ｖと５００Ｖとの差、或いは公称電圧の１０％未満、２０％未満、又は３０％未満）、これにより、ＳｉＣ ＭＯＳＦＥＴのブレークスルー電圧を、ＩＧＢＴ又は他のバイポーラトランジスタのブレークスルー電圧より低くなるように設計することが容易になり、一方、ＳｉＣ ＭＯＳＦＥＴは、トランジスタデバイスの設計に際して想定された公称電圧で引き続き動作可能である。
図５は、ＳｉＣ ＭＯＳＦＥＴによって過電圧をクランプして（即ち、導通することによって過電圧を減らして）過電圧によってＩＧＢＴが破壊される可能性を無くす効果を示す。図５では、曲線５１が、一実施形態に従ってデバイス内のＩＧＢＴを通って流れる電流を時間に対して示しており、曲線５２が、時間に対する電圧を示している。水平線５０が、ＩＧＢＴを破壊する可能性のある電圧を示している。
図示された例では、ある箇所で電流５１が下がっている。これは、例えば、トランジスタデバイスのトランジスタ（ＩＧＢＴ及びＭＯＳＦＥＴ）がオフにされた為である。この結果、形態によっては、例えば、トランジスタデバイスと結合されたインダクタによって、両端電圧が高くなる可能性があり、それによって、曲線５２Ｂで示されるように、電圧が、水平線５０で示された破壊電圧を超える可能性があり、従ってＩＧＢＴを破損する可能性がある。曲線５２Ａで示されるようにＳｉＣ ＭＯＳＦＥＴでクランプすることにより、電圧が下がって、水平線５０で与えられた限界に達することがなくなり、従ってＩＧＢＴは保護される。これに対して、ＳｉＣ ＭＯＳＦＥＴ又は他のユニポーラデバイスによるクランプがない場合には、電流は、クランプありの場合より急速に減少し、これは曲線５１Ａと著しく異なる曲線５１Ｂに示されるとおりである。
記載されたＳｉＣ ＭＯＳＦＥＴのようなユニポーラトランジスタがない場合には、水平線５０で示される電圧を回避する為に（例えば、第２のゲートターンオフトランジスタを使用して）スイッチングをより低速で行うことが必要になる。本明細書に記載の幾つかの技術は、自己保護スイッチングを提供する。従って、本明細書に記載の幾つかの実施形態は、場合によっては、大電流での高速スイッチングを行えるようにすることが可能であり、これが必要とされうるのは、例えば、モータ駆動用途の高電圧ＤＣ／ＤＣコンバータにおいてであり、これは、例えば、電気自動車用充電器、又は他の任意の、過電圧がクリティカルである用途、特に高負荷変動が存在する用途で使用されてよい。
上述のように、ユニポーラトランジスタとバイポーラトランジスタは、上述の各特性を有しているものの、両方とも公称電圧（電圧クラス）がほぼ同じであってよく、このことにより、実施形態によっては、チップサイズを小さくすることが可能になる。公称電圧は、そのトランジスタの使用が実際に意図又は承認されている電圧（例えば、１２００Ｖクラス又は１７００Ｖクラス、或いは最大６．５ｋＶクラス、ただしこれらに限定されない）に相当してよい。
実施形態によっては、更に、ユニポーラトランジスタの閾値電圧がバイポーラトランジスタの閾値電圧より低くてよく、これによって、電流が小さい場合には、ほとんどの電流がユニポーラトランジスタによってサポートされる。
図６は、一実施形態によるトランジスタデバイスの応用例を示す。具体的には、図６は、直流（ＤＣ／ＤＣ）フォワードコンバータのシンプルな回路図を示しており、これは電圧入力端子７０Ａ、７０Ｂ、及び電圧出力端子７１Ａ、７１Ｂを有する。入力側では、スイッチ７２が端子７０Ａを変圧器７３に切替可能に結合している。スイッチ７２は、図１から図６を参照して上述されたようなトランジスタデバイスを使用して設計されてよい。出力側には、ダイオード７４、７５、インダクタ７６、及びキャパシタ７７が与えられている。スイッチ７２をオフ状態にすると、変圧器７３及び／又はインダクタ７６内の磁界が消散され、結果として電圧が高くなる可能性があり、特にスイッチング速度が速い場合にその可能性がある。そのような場合には過電圧が発生する可能性があり、この過電圧はスイッチ７２のユニポーラトランジスタを使用して消散可能であり、従って、バイポーラトランジスタ（例えば、ＩＧＢＴ）が保護される。
図７は、実施形態によるトランジスタデバイスの制御例を示す。図７では、ＲＣ−ＩＧＢＴ ８２及びＭＯＳＦＥＴ ８３を含む第１のトランジスタデバイスが、第１の端子８６（例えば、正の電源電圧を受ける端子）とノード８８との間に結合されている。ＲＣ−ＩＧＢＴ ８４及びＭＯＳＦＥＴ ８５を含む第２のトランジスタデバイスが、ノード８８と第２の端子８７との間に結合されており、第２の端子８７は、例えば、負の電源電圧を受けるか接地されるように適合されてよい。第１及び第２のトランジスタデバイスは、前述のように実施されてよい。このようにして、図７の例では、第１のトランジスタデバイスはハイ側スイッチとして動作し、第２のトランジスタデバイスはロー側スイッチとして動作する。ＲＣ−ＩＧＢＴ ８２及びＭＯＳＦＥＴ ８３が、例えば、信号８０で制御され、ＲＣ−ＩＧＢＴ ８４及びＭＯＳＦＥＴ ８５が信号８１で制御されることによって、第１のトランジスタデバイスと第２のトランジスタデバイスの開閉が交互に行われて、負荷８９及び端子８８が端子８６又は端子８７に交互に結合される。図示された制御信号８０、８１の例には時間ｔｄ１、ｔｄ３があり、この時間には、両方のトランジスタデバイスが開（オフ）になって、スイッチング時に端子８６、８７間が短絡するのを防ぐ。図７及び信号８０、８１で示された制御方式は、例としてのみ示されている。
図８Ａ及び図８Ｂは、更なる実施形態によるトランジスタデバイスを示しており、ここでは、トランジスタデバイス中に誘導性（図８Ａ）又は抵抗性（８Ｂ）のゲート結合が追加されている。図８Ａ及び図８Ｂの実施形態は、それぞれが、第１の端子９０と第２の端子９５との間に結合されたバイポーラトランジスタ９１（例えば、ＩＧＢＴ）及びユニポーラトランジスタ９２（例えば、ＭＯＳＦＥＴ（例えば、ＳｉＣ ＭＯＳＦＥＴ））を含む。ドライバ９３によって生成される制御電圧（ゲートエミッタ／ゲートソース電圧）Ｖｇｅがトランジスタ９１、９２を制御する。図８Ａでは、ＳｉＣダイオード９４及びインダクタ９６の結合が追加されており（これは、例えば、ボンディングワイヤによって実現されてよい）、図８Ｂでは、ＳｉＣダイオード９４及び抵抗９６の結合が追加されている。過電圧事象があると、ダイオード９４ではアバランシェブレークダウンが発生する。従って、そのような事象の場合には、電流は抵抗／インダクタ９６を通って流れる。この場合には、適切に寸法を決定することにより、バイポーラトランジスタ９１は、少なくとも部分的に閉じて電流の一部を通すことが可能である。この場合の適切な寸法決定は、ダイオード９４のブレークダウン電圧がバイポーラトランジスタ９１及びユニポーラトランジスタ９２より低くなるように設計することを含んでよい。或いは、トランジスタ９１、９２の設計の検討を、例えば、図１から図７を参照して説明されたブレークスルー電圧及び閾値電圧に関して行うことが、図８Ａ及び図８Ｂにも適用可能である。
図９は、幾つかの実施形態による、一体型ダイオードを有するＳｉＣ ＭＯＳＦＥＴの一例示的実施態様を示す。図９は、ソース端子Ｓ、ゲート端子Ｇ、及びドレイン端子Ｄを有するＭＯＳＦＥＴを実施する半導体構造の断面図を示している。
図９のトランジスタは、第１の面１０１を有する半導体ボディ１００を含む。デバイス１００は２つのトランジスタセル１０１０１、１０１０２を含むが、３つ以上のデバイスセルが与えられてもよい。各トランジスタセル１０１０１、１０１０２は、ドリフト領域１０１１、ソース領域１０１２、及びボディ領域１０１３を含む。ボディ領域１０１３は、ソース領域１０１２とドリフト領域１０１１との間に配置されている。各トランジスタセル１０１０１、１０１０２は更に、ダイオード領域１０３０と、ダイオード領域１０３０とドリフト領域１０１１との間のＰＮ接合と、を含む。図９の実施形態では、２つのトランジスタセル１０１０１、１０１０２は、ドリフト領域１０１１を共有している。
各トランジスタセル１０１０１、１０１０２はトレンチゲート電極１０２１を含み、トレンチゲート電極１０２１は、トレンチ内に配置されており、ゲート誘電体によってボディ領域１０１３、ダイオード領域１０３０、及びドリフト領域１０１１から電気的に隔離されている。各トランジスタセルのトレンチゲート電極１０２１は、第１の側壁１１０１、第２の側壁１１０２、及び底部１１０３を含む。各トランジスタセルのボディ領域１０１３は、各トレンチの第１の側壁１１０１に隣接しており、ダイオード領域１０３０は、各トレンチの各第２の側壁１１０２に隣接しており、ドリフト領域とダイオード領域１０３０との間のＰＮ接合は、各トレンチの底部１１０３に隣接している。
各トランジスタセルのダイオード領域１０３０は、半導体ボディ１００の第１の面１０１から、隣接するトランジスタセルのソース領域１０１２及びボディ領域１０１３に隣接して延びている。電気的隔離層１０５１が、第１の面１０１及びゲート電極１０２１を覆っている。隔離層１０５１の中には接触開口部１０５２があり、そこでは個々のトランジスタセルのダイオード領域１０３２及びソース領域１０１２が隔離層１０５１に覆われていない。隔離層１０５１上及び接触開口部１０５２内にソース電極１０４１が与えられている。ソース電極１０４１は、ゲート電極１０２１とは隔離層１０５１によって電気的に隔離されており、様々なダイオード領域１０３０及び様々なソース領域１０１２をソース端子Ｓに電気的に結合している。ドレイン領域１０１４は、ドレイン端子Ｄと結合されている。図９では、第１のトランジスタセルがまとめて１０１０１とラベル付けされており、第２のトランジスタセルが１０１０２とラベル付けされている。
ソース電極１０４１は、実施形態によっては、第１のソース電極層１０４１１及び第２のソース電極層１０４１２を含んでよい。
ＭＯＳＦＥＴの場合、ドレイン領域１０１４のドープ型（Ｎ又はＰ）は、ソース領域１０１２及びドリフト領域１０１１と同じである。ダイオード領域１０３０のドープ型は、ボディ領域１０１３と同じであり、ドリフト領域１０１１とは異なる。実施形態によっては、各ダイオード領域１０３０は、異なるドープが行われた２つの半導体領域を有する。即ち、ドリフト領域１０１１に隣接してドリフト領域１０１１とのＰＮ接合を形成する第１の領域１０３１と、第１の領域１０３１をソース電極１０４１に結合する第２の領域１０３２とを有する。第２の領域１０３２は、ドープ濃度が第１の領域１０３１より高くてよい。
実施形態では、領域１０３１はシールドを行う。このシールドにより、図９のデバイスを、薄層による小さな寸法で実施することが可能であり、これによって、ゲート誘電体１０２２に過度の応力をかけることなく、ブレークスルー電圧を公称電圧に近づけることができる。例えば、公称電圧が１２００Ｖであってブレークスルー電圧が１３００ＶであるシリコンカーバイドＭＯＳＦＥＴをそのように設計することが可能である（但し、各電圧は、設計に応じて変わってよい）。
当然のことながら、図９のトランジスタ設計は一例に過ぎず、別のトランジスタ設計を用いても、上述のような所望の特性を有するユニポーラトランジスタ及びバイポーラトランジスタ、特に、上述のように、指定された範囲を含む所定の範囲において、ブレークスルー電圧がバイポーラトランジスタより低いユニポーラトランジスタを実現することが可能である。
例えば、実施態様によっては、特に大電流時のエミッタのｐ濃度を高くする為に、ＩＧＢＴの背面を局所的に高ｐドープ領域にしたＩＧＢＴが実施されてよい。その結果として、これらの高ｐドープ領域の水平方向の寸法次第で、ターンオフ中の柔らかさを改善したり、短絡耐性を改善したりすることが可能である。
更に、実施形態によっては、バイポーラトランジスタ（例えば、ＩＧＢＴ）及び／又はユニポーラトランジスタ（例えば、ＭＯＳＦＥＴ）は補償デバイスであってよい。即ち、これらは、例えば、ｎドープがｐドープの領域（例えば、カラム）によって補償されたり、ｐドープがｎドープの領域（例えば、カラム）によって補償されたりする領域を含んでよい。一例として、ユニポーラトランジスタは超接合ＭＯＳＦＥＴであってよい。
以下の実施形態は例示的実施形態である。
実施例１
トランジスタデバイスであって、
第１の端子と第２の端子との間に結合された第１のトランジスタと、
第１の端子と第２の端子との間に、第１のトランジスタと並列に結合された第２のトランジスタであって、ワイドバンドギャップ半導体材料をベースとし、トランジスタデバイスの指定動作範囲を含む所定の動作範囲において、ブレークスルー電圧が第１のトランジスタより低くなるように設計された第２のトランジスタと、を含むデバイス。
実施例２
第１のトランジスタは、公称電圧が第２のトランジスタと同じである、実施例１に記載のデバイス。
実施例３
所定の動作範囲は、少なくとも−２０℃から少なくとも１００℃の温度範囲を含む、実施例１に記載のデバイス。
実施例４
所定の動作範囲は、少なくとも−４０℃から少なくとも２００℃の温度範囲を含む、実施例３に記載のデバイス。
実施例５
所定の動作範囲は、前記デバイスの公称電流の少なくとも３倍までの、ブレークダウン条件下の電流範囲を含む、実施例１に記載のデバイス。
実施例６
ブレークダウン条件下で許容されうる電流範囲は、公称電流の少なくとも５倍までである、実施例５に記載のデバイス。
実施例７
第１のトランジスタの閾値電圧が第２のトランジスタの閾値電圧より高い、実施例１に記載のデバイス。
実施例８
第１のトランジスタの閾値電圧と第２のトランジスタの閾値電圧との差が少なくとも３Ｖである、実施例７に記載のデバイス。
実施例９
差が少なくとも５Ｖである、実施例８に記載のデバイス。
実施例１０
第２のトランジスタのブレークスルー電圧と第２のトランジスタの公称電圧との差が、所定の温度において、公称電圧の３０％未満である、実施例１に記載のデバイス。
実施例１１
第１のトランジスタはバイポーラトランジスタを含む、実施例１に記載のデバイス。
実施例１２
第１のトランジスタは非ワイドバンドギャップ半導体材料をベースとする、実施例１に記載のデバイス。
実施例１３
第１のトランジスタは、チップ背面の周辺領域においてドーピングが減らされている、実施例１に記載のデバイス。
実施例１４
第２のトランジスタはユニポーラトランジスタを含む、実施例１に記載のデバイス。
実施例１５
第２のトランジスタはバイポーラトランジスタを含む、実施例１に記載のデバイス。
実施例１６
ワイドバンドギャップ半導体材料はシリコンカーバイドを含む、実施例１に記載のデバイス。
実施例１７
第１の端子と第２の端子との間に結合されたフリーホイールダイオードを更に含む、実施例１に記載のデバイス。
実施例１８
第１の端子と第２の端子との間に結合されたシリコンカーバイドダイオードを更に含む、実施例１に記載のデバイス。
実施例１９
少なくとも１つのスイッチを含む直流／直流電圧コンバータであって、この少なくとも１つのスイッチは、実施例１に記載のトランジスタデバイスを含む、直流／直流電圧コンバータ。
実施例２０
スイッチは変圧器と結合されている、実施例１９に記載の直流／直流電圧コンバータ。
上述の様々な変形形態及び代替形態を鑑みると、上述の実施形態が説明的な実施例として示されているに過ぎないこと、並びに、限定するものとして解釈されるべきでないことは明らかである。
１０ 第１のトランジスタ
１１ 第２のトランジスタ
１２ 第１のノード
１３ 第２のノード
２０ 絶縁ゲートバイポーラトランジスタ
２１ 酸化金属半導体電界効果トランジスタ
２２ 第１のノード
２３ 第２のノード
２４ 一体型ボディダイオード
２５ シリコンフリーホイールダイオード
２６ シリコンカーバイド（ＳｉＣ）ショットキーダイオード
７０Ａ、７０Ｂ 電圧入力端子
７１Ａ、７１Ｂ 電圧出力端子
７２ スイッチ
７３ 変圧器
７４、７５ ダイオード
７６ インダクタ
７７ キャパシタ
８０、８１ 制御信号
８２ ＲＣ−ＩＧＢＴ
８３ ＭＯＳＦＥＴ
８４ ＲＣ−ＩＧＢＴ
８５ ＭＯＳＦＥＴ
８６ 第１の端子
８７ 第２の端子
８８ ノード
８９ 負荷
９０ 第１の端子
９１ バイポーラトランジスタ
９２ ユニポーラトランジスタ
９３ ドライバ
９４ ＳｉＣダイオード
９５ 第２の端子
９６ 抵抗
１００ 半導体ボディ
１０１ 第１の面
１０１０１、１０１０２ トランジスタセル
１０１１ ドリフト領域
１０１２ ソース領域
１０１３ ボディ領域
１０１４ ドレイン領域
１０２１ トレンチゲート電極
１０２２ ゲート誘電体
１０３０ ダイオード領域
１０３１ 第１の領域
１０３２ 第２の領域
１０４１ ソース電極
１０４１１ 第１のソース電極層
１０４１２ 第２のソース電極層
１０５１ 電気的隔離層
１０５２ 接触開口部
１１０１ 第１の側壁
１１０２ 第２の側壁
１１０３ 底部

Claims (16)

  1. トランジスタデバイスであって、
    第１の端子と第２の端子との間に結合された第１のトランジスタと、
    前記第１の端子と前記第２の端子との間に、前記第１のトランジスタと並列に結合された第２のトランジスタであって、ワイドバンドギャップ半導体材料をベースとし、前記トランジスタデバイスの指定動作範囲を含む所定の動作範囲において、ブレークスルー電圧が前記第１のトランジスタより低くなるように設計された第２のトランジスタと、
    を含み、
    前記第１のトランジスタは、公称電圧が前記第２のトランジスタと同じである、
    トランジスタデバイス。
  2. トランジスタデバイスであって、
    第１の端子と第２の端子との間に結合された第１のトランジスタと、
    前記第１の端子と前記第２の端子との間に、前記第１のトランジスタと並列に結合された第２のトランジスタであって、ワイドバンドギャップ半導体材料をベースとし、前記トランジスタデバイスの指定動作範囲を含む所定の動作範囲において、ブレークスルー電圧が前記第１のトランジスタより低くなるように設計された第２のトランジスタと、
    を含み、
    前記所定の動作範囲は、前記トランジスタデバイスの公称電流の少なくとも３倍までの、ブレークダウン条件下の電流範囲を含む、
    トランジスタデバイス。
  3. 前記ブレークダウン条件下で許容されうる前記電流範囲は、前記公称電流の少なくとも５倍までである、請求項２に記載のトランジスタデバイス。
  4. トランジスタデバイスであって、
    第１の端子と第２の端子との間に結合された第１のトランジスタと、
    前記第１の端子と前記第２の端子との間に、前記第１のトランジスタと並列に結合された第２のトランジスタであって、ワイドバンドギャップ半導体材料をベースとし、前記トランジスタデバイスの指定動作範囲を含む所定の動作範囲において、ブレークスルー電圧が前記第１のトランジスタより低くなるように設計された第２のトランジスタと、
    を含み、
    前記第２のトランジスタの前記ブレークスルー電圧と前記第２のトランジスタの公称電圧との差が、所定の温度において、前記公称電圧の３０％未満である、
    トランジスタデバイス。
  5. 前記第１のトランジスタの閾値電圧が前記第２のトランジスタの閾値電圧より高い、請求項１から４のいずれか一項に記載のトランジスタデバイス。
  6. 前記第１のトランジスタの前記閾値電圧と前記第２のトランジスタの前記閾値電圧との差が少なくとも３Ｖである、請求項５に記載のトランジスタデバイス。
  7. 前記差が少なくとも５Ｖである、請求項６に記載のトランジスタデバイス。
  8. 前記第１のトランジスタはバイポーラトランジスタを含む、請求項１から７のいずれか一項に記載のトランジスタデバイス。
  9. 前記第１のトランジスタは非ワイドバンドギャップ半導体材料をベースとする、請求項１から８のいずれか一項に記載のトランジスタデバイス。
  10. 前記第２のトランジスタはユニポーラトランジスタを含む、請求項１から９のいずれか一項に記載のトランジスタデバイス。
  11. 前記第２のトランジスタはバイポーラトランジスタを含む、請求項１から９のいずれか一項に記載のトランジスタデバイス。
  12. 前記ワイドバンドギャップ半導体材料はシリコンカーバイドを含む、請求項１から１１のいずれか一項に記載のトランジスタデバイス。
  13. 前記第１の端子と前記第２の端子との間に結合されたフリーホイールダイオードを更に含む、請求項１から１２のいずれか一項に記載のトランジスタデバイス。
  14. 前記第１の端子と前記第２の端子との間に結合されたシリコンカーバイドダイオードを更に含む、請求項１から１３のいずれか一項に記載のトランジスタデバイス。
  15. 少なくとも１つのスイッチを含む直流／直流電圧コンバータであって、前記少なくとも１つのスイッチは、請求項１から１４のいずれか一項に記載のトランジスタデバイスを含む、直流／直流電圧コンバータ。
  16. 前記スイッチは変圧器と結合されている、請求項１５に記載の直流／直流電圧コンバータ。
JP2018046283A 2017-03-16 2018-03-14 トランジスタデバイス Active JP6679637B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102017105713.7 2017-03-16
DE102017105713.7A DE102017105713B4 (de) 2017-03-16 2017-03-16 Transistorbauelement

Publications (2)

Publication Number Publication Date
JP2018164078A JP2018164078A (ja) 2018-10-18
JP6679637B2 true JP6679637B2 (ja) 2020-04-15

Family

ID=63372295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018046283A Active JP6679637B2 (ja) 2017-03-16 2018-03-14 トランジスタデバイス

Country Status (3)

Country Link
US (1) US10404250B2 (ja)
JP (1) JP6679637B2 (ja)
DE (1) DE102017105713B4 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7168071B2 (ja) 2019-04-01 2022-11-09 富士電機株式会社 半導体モジュール
WO2020219857A1 (en) 2019-04-25 2020-10-29 Magna International Inc. Motor drive topologies for traction and charging in electrified vehicles
US11057033B2 (en) * 2019-06-25 2021-07-06 Cree, Inc. Hybrid power module
EP4064547A1 (en) * 2021-03-24 2022-09-28 Siemens Gamesa Renewable Energy Innovation & Technology S.L. Multilevel power converter device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3149773B2 (ja) * 1996-03-18 2001-03-26 富士電機株式会社 電流制限回路を備えた絶縁ゲートバイポーラトランジスタ
US6037631A (en) * 1998-09-18 2000-03-14 Siemens Aktiengesellschaft Semiconductor component with a high-voltage endurance edge structure
JP4091595B2 (ja) * 2004-12-09 2008-05-28 株式会社東芝 半導体装置
JP2008270548A (ja) * 2007-04-20 2008-11-06 Fuji Electric Device Technology Co Ltd フォトカプラの駆動装置、電力変換装置およびフォトカプラの駆動方法
US20140185346A1 (en) * 2012-12-28 2014-07-03 Eaton Corporation Hybrid power devices and switching circuits for high power load sourcing applications
JP5783997B2 (ja) * 2012-12-28 2015-09-24 三菱電機株式会社 電力用半導体装置
JP6537892B2 (ja) 2014-05-30 2019-07-03 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
JP6514338B2 (ja) * 2015-08-20 2019-05-15 株式会社日立製作所 半導体装置、パワーモジュール、電力変換装置、自動車および鉄道車両

Also Published As

Publication number Publication date
DE102017105713A1 (de) 2018-09-20
JP2018164078A (ja) 2018-10-18
US20180269872A1 (en) 2018-09-20
US10404250B2 (en) 2019-09-03
DE102017105713B4 (de) 2018-11-22

Similar Documents

Publication Publication Date Title
TWI839514B (zh) 具有輔助閘極結構之功率半導體裝置
JP6679637B2 (ja) トランジスタデバイス
JP6407455B2 (ja) 半導体装置
US11955478B2 (en) Power semiconductor device with an auxiliary gate structure
JP5671014B2 (ja) 少数キャリアダイバータを含む高電圧絶縁ゲートバイポーラトランジスタ
CN108631759B (zh) 晶体管器件
KR101655519B1 (ko) 역-도전 절연 게이트 바이폴라 트랜지스터 및 게이트 구동기 회로를 갖는 전자 회로
US8299737B2 (en) Motor driving circuit
JP5666157B2 (ja) 双方向スイッチ素子及びそれを用いた双方向スイッチ回路
JP2007215389A (ja) パワー半導体素子とこれを用いた半導体回路
CN104347626B (zh) 包括控制电路的半导体器件
CN110289842A (zh) 半导体装置
CN102832916B (zh) 用于驱动电子开关的方法和电路
WO2016000840A1 (en) Power semiconductor module
JP6804379B2 (ja) 半導体装置
CN110610935B (zh) 电力电子装置
CN111834358A (zh) 半导体集成电路
US11562995B2 (en) Semiconductor integrated circuit
CN109524452A (zh) 半导体器件
JP5465937B2 (ja) 半導体装置、半導体装置の制御方法、半導体モジュール
CN105720095A (zh) 半导体器件
JPWO2016006376A1 (ja) 半導体装置
CN105226056B (zh) 共源共栅电路
Zhang et al. 10 kV, 10 A bipolar junction transistors and Darlington transistors on 4H-SiC
JP5737509B2 (ja) スイッチング回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200318

R150 Certificate of patent or registration of utility model

Ref document number: 6679637

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250