[go: up one dir, main page]

JP6669681B2 - Filter circuits, multiplexers and modules - Google Patents

Filter circuits, multiplexers and modules Download PDF

Info

Publication number
JP6669681B2
JP6669681B2 JP2017021610A JP2017021610A JP6669681B2 JP 6669681 B2 JP6669681 B2 JP 6669681B2 JP 2017021610 A JP2017021610 A JP 2017021610A JP 2017021610 A JP2017021610 A JP 2017021610A JP 6669681 B2 JP6669681 B2 JP 6669681B2
Authority
JP
Japan
Prior art keywords
node
terminal
frequency
elastic wave
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017021610A
Other languages
Japanese (ja)
Other versions
JP2018129683A (en
Inventor
祥子 田中
祥子 田中
井上 真
真 井上
田坂 直之
直之 田坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2017021610A priority Critical patent/JP6669681B2/en
Priority to US15/868,228 priority patent/US10700666B2/en
Priority to CN201810121859.6A priority patent/CN108400776B/en
Publication of JP2018129683A publication Critical patent/JP2018129683A/en
Application granted granted Critical
Publication of JP6669681B2 publication Critical patent/JP6669681B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Filters And Equalizers (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Description

本発明は、フィルタ回路、マルチプレクサおよびモジュールに関し、例えば弾性波共振器を有するフィルタ回路、マルチプレクサおよびモジュールに関する。   The present invention relates to a filter circuit, a multiplexer and a module, for example, a filter circuit having an acoustic wave resonator, a multiplexer and a module.

ローパスフィルタ(LPF)およびハイパスフィルタ(HPF)として、インダクタおよびキャパシタを組み合わせたフィルタ(すなわちLCフィルタ)が用いられる。LCフィルタは、例えばセラミック層を積層して構成されている。弾性波フィルタにキャパシタおよびインダクタを接続することが知られている(例えば特許文献1)   As the low-pass filter (LPF) and the high-pass filter (HPF), a filter combining an inductor and a capacitor (that is, an LC filter) is used. The LC filter is configured by stacking, for example, ceramic layers. It is known to connect a capacitor and an inductor to an elastic wave filter (for example, Patent Document 1).

特開2010−41141号公報JP 2010-41141 A

LCフィルタでは、通過帯域と阻止帯域との間の遮断特性の急峻性と、通過帯域における挿入損失と、がトレードオフの関係にある。よって、所望の通過帯域の挿入損失を確保すると、遮断特性の急峻性が劣化してしまう。   In the LC filter, there is a trade-off between the steepness of the cutoff characteristic between the pass band and the stop band and the insertion loss in the pass band. Therefore, if the insertion loss of the desired pass band is secured, the sharpness of the cutoff characteristic is deteriorated.

本発明は、上記課題に鑑みなされたものであり、遮断特性の急峻性を高めることを目的とする。   The present invention has been made in view of the above problems, and has as its object to increase the steepness of a cutoff characteristic.

本発明は、入力端子と出力端子との間に直列に接続されたインダクタである第1素子と、前記入力端子と前記出力端子との間に前記第1素子と並列に接続されたキャパシタである第2素子と、前記入力端子と前記出力端子との間に前記第1素子と並列にかつ前記第2素子と直列に接続されたキャパシタである第3素子と、一端が前記第2素子と前記第3素子との間の第1ノードに接続され、他端が接地端子に接続された弾性波共振器と、を具備し、前記弾性波共振器の共振周波数が形成する第1減衰極は極小を有し、前記第1素子、前記第2素子および前記第3素子が形成する減衰極のうち最も通過帯域に近い第2減衰極は極小を有し、前記第1減衰極の極小は、前記通過帯域と前記第2減衰極の極小との間に位置するフィルタ回路である。
The present invention is a first element that is an inductor connected in series between an input terminal and an output terminal, and a capacitor that is connected in parallel with the first element between the input terminal and the output terminal. A second element, a third element which is a capacitor connected in parallel with the first element and in series with the second element between the input terminal and the output terminal, and one end of which is connected to the second element; An elastic wave resonator connected to a first node between the third element and the other end and connected to a ground terminal, wherein the first attenuation pole formed by the resonance frequency of the elastic wave resonator is minimal. Wherein the second attenuation pole closest to the pass band among the attenuation poles formed by the first element, the second element and the third element has a minimum, and the minimum of the first attenuation pole is The filter circuit is located between a pass band and a minimum of the second attenuation pole.

上記構成において、前記第2減衰極は前記通過帯域より周波数が高く、前記第2減衰極の極小は、前記第1減衰極の極小より周波数が高いローパスフィルタである構成とすることができる。 In the above configuration, the second attenuation pole may have a higher frequency than the pass band, and the minimum of the second attenuation pole may be a low-pass filter having a higher frequency than the minimum of the first attenuation pole.

上記構成において、前記第2減衰極は前記通過帯域より周波数が低く、前記第2減衰極の極小は、前記第1減衰極の極小より周波数が低いハイパスフィルタである構成とすることができる。 In the above configuration, the second attenuation pole is lower in frequency than the pass band, the minimum of the second attenuation pole, the lower frequency than the minimum of the first attenuation pole may be configured to be a high pass filter.

上記構成において、前記入力端子と前記第1素子および前記第2素子が共通に接続される第2ノードとの間と、前記第1素子および前記第3素子が共通に接続される第3ノードと前記出力端子との間と、の少なくとも一方に整合回路を具備する構成とすることができる。   In the above configuration, between the input terminal and a second node to which the first element and the second element are commonly connected, and a third node to which the first element and the third element are commonly connected. A configuration may be employed in which a matching circuit is provided on at least one of the output terminal and the output terminal.

本発明は、入力端子と出力端子との間に直列に接続されたキャパシタおよびインダクタのいずれか一方である第4素子および第5素子と、前記入力端子と前記出力端子との間に前記第4素子および前記第5素子と並列に接続され、キャパシタおよびインダクタのうち前記第4素子および前記第5素子と異なる他方である第2素子と、前記入力端子と前記出力端子との間に前記第4素子および前記第5素子と並列にかつ前記第2素子と直列に接続され、キャパシタおよびインダクタのうち前記第4素子および前記第5素子と異なる他方である第3素子と、一端が前記第2素子と前記第3素子との間の第1ノードに接続され、他端が接地端子に接続された弾性波共振器と、一端が前記第4素子と前記第5素子との間の第4ノードに接続され、他端が接地端子に接続され、キャパシタおよびインダクタのうち前記第4素子および前記第5素子と同じ一方である第6素子を具備するフィルタ回路である The present invention further includes a fourth element and a fifth element, which are one of a capacitor and an inductor, connected in series between an input terminal and an output terminal, and the fourth element and the fifth element are connected between the input terminal and the output terminal. A fourth element connected in parallel with the element and the fifth element, the second element being the other of the capacitor and the inductor, which is different from the fourth element and the fifth element, and the fourth terminal between the input terminal and the output terminal. A third element which is connected in parallel with the element and the fifth element and in series with the second element, is a third element which is different from the fourth element and the fifth element among capacitors and inductors, and one end of which is the second element An acoustic wave resonator connected to a first node between the first element and the third element, and the other end connected to a ground terminal; and one end connected to a fourth node between the fourth element and the fifth element. Connected, the other end Is connected to the ground terminal, a filter circuit comprising a sixth element is the same one as the fourth element and the fifth element of the capacitor and the inductor.

上記構成において、前記弾性波共振器は、前記第1ノードと前記接地端子との間に直列または並列に接続された複数の弾性波共振器を含む構成とすることができる。   In the above configuration, the elastic wave resonator may include a plurality of elastic wave resonators connected in series or in parallel between the first node and the ground terminal.

上記構成において、前記弾性波共振器は、IDTを含む構成とすることができる。   In the above configuration, the elastic wave resonator may include an IDT.

上記構成において、前記弾性波共振器は、圧電薄膜共振器を含む構成とすることができる。   In the above configuration, the elastic wave resonator may include a piezoelectric thin-film resonator.

本発明は、上記フィルタ回路を有するマルチプレクサである。   The present invention is a multiplexer having the above filter circuit.

本発明は、上記フィルタ回路を有するモジュールである。   The present invention is a module having the above filter circuit.

本発明によれば、遮断特性の急峻性を高めることができる。   ADVANTAGE OF THE INVENTION According to this invention, the steepness of a cutoff characteristic can be improved.

図1(a)は、比較例1に係るLPFの回路図、図1(b)は、通過特性を示す図、図1(c)は、反射特性を示すスミスチャートである。FIG. 1A is a circuit diagram of an LPF according to Comparative Example 1, FIG. 1B is a diagram showing a pass characteristic, and FIG. 1C is a Smith chart showing a reflection characteristic. 図2(a)は、比較例1に係るHPFの回路図、図2(b)は、通過特性を示す図、図2(c)は、反射特性を示すスミスチャートである。FIG. 2A is a circuit diagram of an HPF according to Comparative Example 1, FIG. 2B is a diagram showing a pass characteristic, and FIG. 2C is a Smith chart showing a reflection characteristic. 図3(a)は、弾性表面波共振器の平面図、図3(b)は、圧電薄膜共振器の断面図である。FIG. 3A is a plan view of the surface acoustic wave resonator, and FIG. 3B is a cross-sectional view of the piezoelectric thin film resonator. 図4(a)は、実施例1に係るLPFの回路図、図4(b)は、通過特性を示す図、図4(c)は、反射特性を示すスミスチャートである。FIG. 4A is a circuit diagram of the LPF according to the first embodiment, FIG. 4B is a diagram illustrating transmission characteristics, and FIG. 4C is a Smith chart illustrating reflection characteristics. 図5は、実施例1に係るフィルタ回路の等価回路を示す回路図である。FIG. 5 is a circuit diagram illustrating an equivalent circuit of the filter circuit according to the first embodiment. 図6(a)は、実施例1の変形例1に係るLPFの回路図、図6(b)は、通過特性を示す図、図6(c)は、反射特性を示すスミスチャートである。FIG. 6A is a circuit diagram of an LPF according to a first modification of the first embodiment, FIG. 6B is a diagram illustrating a pass characteristic, and FIG. 6C is a Smith chart illustrating a reflection characteristic. 図7(a)は、実施例1の変形例2に係るLPFの回路図、図7(b)は、通過特性を示す図、図7(c)は、反射特性を示すスミスチャートである。FIG. 7A is a circuit diagram of an LPF according to a second modification of the first embodiment, FIG. 7B is a diagram illustrating transmission characteristics, and FIG. 7C is a Smith chart illustrating reflection characteristics. 図8(a)は、実施例1の変形例3に係るLPFの回路図、図8(b)は、通過特性を示す図、図8(c)は、反射特性を示すスミスチャートである。FIG. 8A is a circuit diagram of an LPF according to a third modification of the first embodiment, FIG. 8B is a diagram illustrating a pass characteristic, and FIG. 8C is a Smith chart illustrating a reflection characteristic. 図9(a)および図9(b)は、実施例1の変形例4に係るフィルタ回路の回路図である。FIGS. 9A and 9B are circuit diagrams of a filter circuit according to a fourth modification of the first embodiment. 図10(a)は、実施例2に係るHPFの回路図、図10(b)は、通過特性を示す図、図10(c)は、反射特性を示すスミスチャートである。FIG. 10A is a circuit diagram of the HPF according to the second embodiment, FIG. 10B is a diagram illustrating transmission characteristics, and FIG. 10C is a Smith chart illustrating reflection characteristics. 図11(a)は、実施例2の変形例1に係るHPFの回路図、図11(b)は、通過特性を示す図、図11(c)は、反射特性を示すスミスチャートである。FIG. 11A is a circuit diagram of an HPF according to a first modification of the second embodiment, FIG. 11B is a diagram illustrating a pass characteristic, and FIG. 11C is a Smith chart illustrating a reflection characteristic. 図12(a)は、実施例2の変形例2に係るHPFの回路図、図12(b)は、通過特性を示す図、図12(c)は、反射特性を示すスミスチャートである。FIG. 12A is a circuit diagram of an HPF according to a second modification of the second embodiment, FIG. 12B is a diagram illustrating a pass characteristic, and FIG. 12C is a Smith chart illustrating a reflection characteristic. 図13(a)は、実施例2の変形例3に係るHPFの回路図、図13(b)は、通過特性を示す図、図13(c)は、反射特性を示すスミスチャートである。FIG. 13A is a circuit diagram of an HPF according to a third modification of the second embodiment, FIG. 13B is a diagram illustrating transmission characteristics, and FIG. 13C is a Smith chart illustrating reflection characteristics. 図14(a)は、実施例2の変形例4に係るHPFの回路図、図14(b)は、通過特性を示す図、図14(c)は、反射特性を示すスミスチャートである。FIG. 14A is a circuit diagram of an HPF according to a fourth modification of the second embodiment, FIG. 14B is a diagram illustrating a transmission characteristic, and FIG. 14C is a Smith chart illustrating a reflection characteristic. 図15は、実施例3に係るダイプレクサの回路図である。FIG. 15 is a circuit diagram of the diplexer according to the third embodiment. 図16は、実施例4に係るモジュールを含むフロントエンド回路の回路図である。FIG. 16 is a circuit diagram of a front-end circuit including a module according to the fourth embodiment. 図17(a)から図17(c)は、実施例4に係るモジュールの断面図である。FIGS. 17A to 17C are cross-sectional views of the module according to the fourth embodiment.

[比較例1]
比較例1はLCフィルタの例である。図1(a)は、比較例1に係るLPFの回路図、図1(b)は、通過特性を示す図、図1(c)は、反射特性を示すスミスチャートである。図1(a)に示すように、端子T1とT2との間にキャパシタC01およびC02が直列に接続されている。端子T1とT2との間に、インダクタL01およびL01が直列に接続されている。キャパシタC01およびC02とインダクタL01およびL02とは並列に接続されている。インダクタL01とL02との間のノードN1と接地端子との間にキャパシタC03が接続されている。
[Comparative Example 1]
Comparative Example 1 is an example of an LC filter. FIG. 1A is a circuit diagram of an LPF according to Comparative Example 1, FIG. 1B is a diagram showing a pass characteristic, and FIG. 1C is a Smith chart showing a reflection characteristic. As shown in FIG. 1A, capacitors C01 and C02 are connected in series between terminals T1 and T2. Inductors L01 and L01 are connected in series between terminals T1 and T2. Capacitors C01 and C02 and inductors L01 and L02 are connected in parallel. The capacitor C03 is connected between the node N1 between the inductors L01 and L02 and the ground terminal.

端子T1からT2の通過特性S21および端子T1からの反射特性S11をシミュレーションした。図1(b)および図1(c)のシミュレーション条件は以下である。
端子T1、T2:50Ω終端
C01、C02:1.8pF
C03:1.6pF
L01、L02:2nH
Simulation was performed on the transmission characteristic S21 of the terminals T1 and T2 and the reflection characteristic S11 of the terminal T1. The simulation conditions of FIGS. 1B and 1C are as follows.
Terminals T1, T2: 50Ω termination C01, C02: 1.8 pF
C03: 1.6 pF
L01, L02: 2nH

図1(b)および図1(c)において、最もS21が大きい周波数をm1、周波数m1より高くかつ最もm1に近い減衰極の底の周波数をm2で示した。以下のLPFにおいて同様である。周波数m1およびm2におけるS21の大きさ、S11の大きさ/角度は以下である。
周波数m1=1.980GHz、S21=−0.00dB、S11=0.02/−6.4°
周波数m2=2.650GHz、S21=−97.8dB、S11=1.0/0°
In FIGS. 1B and 1C, the frequency at which S21 is the largest is indicated by m1, and the bottom frequency of the attenuation pole higher than the frequency m1 and closest to m1 is indicated by m2. The same applies to the following LPF. The magnitude of S21 and the magnitude / angle of S11 at the frequencies m1 and m2 are as follows.
Frequency m1 = 1.980 GHz, S21 = −0.00 dB, S11 = 0.02 / −6.4 °
Frequency m2 = 2.650 GHz, S21 = -97.8 dB, S11 = 1.0 / 0 °

周波数m1ではS21は大きく(すなわち損失は小さく)、S11はスミスチャートのほぼ中心に位置している。すなわち、端子T1から入力した高周波信号はLPFでほとんど反射および減衰されず端子T2から出力する。周波数m2ではS21は小さく(すなわち減衰が大きく)、S11の大きさはほぼ1である。すなわち、端子T1から入力された高周波信号はLPFでほとんど反射または減衰され端子T2からはほとんど出力されない。周波数m1とm2との差は、670MHzである。   At the frequency m1, S21 is large (that is, the loss is small), and S11 is located substantially at the center of the Smith chart. That is, the high-frequency signal input from the terminal T1 is hardly reflected and attenuated by the LPF and is output from the terminal T2. At the frequency m2, S21 is small (that is, the attenuation is large), and the magnitude of S11 is almost 1. That is, the high-frequency signal input from the terminal T1 is almost reflected or attenuated by the LPF, and is hardly output from the terminal T2. The difference between the frequencies m1 and m2 is 670 MHz.

図2(a)は、比較例1に係るHPFの回路図、図2(b)は、通過特性を示す図、図2(c)は、反射特性を示すスミスチャートである。図2(a)に示すように、ノードN1と接地端子との間にインダクタL03が接続されている。その他の回路はLPFと同じであり説明を省略する。   FIG. 2A is a circuit diagram of an HPF according to Comparative Example 1, FIG. 2B is a diagram showing a pass characteristic, and FIG. 2C is a Smith chart showing a reflection characteristic. As shown in FIG. 2A, an inductor L03 is connected between the node N1 and a ground terminal. Other circuits are the same as those of the LPF, and the description is omitted.

図2(a)および図2(b)のシミュレーション条件は以下である。
端子T1、T2:50Ω終端
C01、C02:1.8pF
L01、L02:2nH
L03:2.2nF
The simulation conditions of FIGS. 2A and 2B are as follows.
Terminals T1, T2: 50Ω termination C01, C02: 1.8 pF
L01, L02: 2nH
L03: 2.2 nF

図2(b)および図2(c)において、最もS21が大きい周波数をm1、周波数m1より低くかつ最もm1に近い減衰極の底の周波数をm2で示した。以下のHPFにおいて同様である。周波数m1およびm2におけるS21の大きさ、S11の大きさ/角度は以下である。
周波数m1=3.620GHz、S21=−0.00dB、S11=0.00/3.0
周波数m2=2.650GHz、S21=−98.1dB、S11=1.0/0°
周波数m1とm2との差は、970MHzである。
In FIG. 2B and FIG. 2C, the frequency at which S21 is the largest is indicated by m1, and the bottom frequency of the attenuation pole lower than the frequency m1 and closest to m1 is indicated by m2. The same applies to the following HPF. The magnitude of S21 and the magnitude / angle of S11 at the frequencies m1 and m2 are as follows.
Frequency m1 = 3.620 GHz, S21 = −0.00 dB, S11 = 0.00 / 3.0
Frequency m2 = 2.650 GHz, S21 = -98.1 dB, S11 = 1.0 / 0 °
The difference between the frequencies m1 and m2 is 970 MHz.

比較例1のように、LCフィルタでは、周波数m1とm2との間の周波数が数100MHzであり、通過帯域と阻止帯域との間の遮断特性が急峻でない。周波数m1とm2とを近づけようとすると、周波数m1におけるS21が小さくなってしまう(すなわち損失が大きくなってしまう)。このように、通過帯域における挿入損失を確保しようとすると、通過帯域と阻止帯域との間の遮断特性の急峻性を向上できない。   As in Comparative Example 1, in the LC filter, the frequency between the frequencies m1 and m2 is several hundred MHz, and the cutoff characteristics between the passband and the stopband are not steep. When trying to make the frequencies m1 and m2 close to each other, S21 at the frequency m1 decreases (that is, the loss increases). As described above, if an attempt is made to secure the insertion loss in the pass band, the steepness of the cutoff characteristic between the pass band and the stop band cannot be improved.

実施例1はLPF機能を有するフィルタ回路の例である。実施例において用いられる弾性波共振器の例を説明する。図3(a)は、弾性表面波共振器の平面図、図3(b)は、圧電薄膜共振器の断面図である。図3(a)に示すように、圧電基板50上にIDT(Interdigital Transducer)51と反射器52が形成されている。IDT51は、互いに対向する1対の櫛型電極51aを有する。櫛型電極51aは、複数の電極指51bと複数の電極指51bを接続するバスバー51cとを有する。反射器52は、IDT51の両側に設けられている。IDT51が圧電基板50に弾性表面波を励振する。圧電基板50は、例えばタンタル酸リチウム基板またはニオブ酸リチウム基板である。IDT51および反射器52は例えばアルミニウム膜または銅膜により形成される。圧電基板50は、サファイア基板、アルミナ基板、スピネル基板またはシリコン基板等の支持基板の下面に接合されていてもよい。IDT50および反射器52を覆う保護膜または温度補償膜が設けられていてもよい。   Embodiment 1 is an example of a filter circuit having an LPF function. An example of an elastic wave resonator used in the embodiment will be described. FIG. 3A is a plan view of the surface acoustic wave resonator, and FIG. 3B is a cross-sectional view of the piezoelectric thin film resonator. As shown in FIG. 3A, an IDT (Interdigital Transducer) 51 and a reflector 52 are formed on a piezoelectric substrate 50. The IDT 51 has a pair of comb-shaped electrodes 51a facing each other. The comb-shaped electrode 51a has a plurality of electrode fingers 51b and a bus bar 51c connecting the plurality of electrode fingers 51b. The reflectors 52 are provided on both sides of the IDT 51. The IDT 51 excites a surface acoustic wave on the piezoelectric substrate 50. The piezoelectric substrate 50 is, for example, a lithium tantalate substrate or a lithium niobate substrate. The IDT 51 and the reflector 52 are formed of, for example, an aluminum film or a copper film. The piezoelectric substrate 50 may be joined to a lower surface of a supporting substrate such as a sapphire substrate, an alumina substrate, a spinel substrate, or a silicon substrate. A protective film or a temperature compensation film that covers the IDT 50 and the reflector 52 may be provided.

図3(b)に示すように、基板55上に圧電膜57が設けられている。圧電膜57を挟むように下部電極56および上部電極58が設けられている。下部電極56と基板55との間に空隙59が形成されている。下部電極56および上部電極58は圧電膜57内に、厚み縦振動モードの弾性波を励振する。下部電極56および上部電極58は例えばルテニウム膜等の金属膜である。圧電膜57は例えば窒化アルミニウム膜である。基板55は例えばシリコン基板、サファイア基板、アルミナ基板、スピネル基板またはガラス基板である。   As shown in FIG. 3B, a piezoelectric film 57 is provided on a substrate 55. A lower electrode 56 and an upper electrode 58 are provided so as to sandwich the piezoelectric film 57. A gap 59 is formed between the lower electrode 56 and the substrate 55. The lower electrode 56 and the upper electrode 58 excite an elastic wave in the thickness longitudinal vibration mode in the piezoelectric film 57. The lower electrode 56 and the upper electrode 58 are, for example, metal films such as a ruthenium film. The piezoelectric film 57 is, for example, an aluminum nitride film. The substrate 55 is, for example, a silicon substrate, a sapphire substrate, an alumina substrate, a spinel substrate, or a glass substrate.

図4(a)は、実施例1に係るLPFの回路図、図4(b)は、通過特性を示す図、図4(c)は、反射特性を示すスミスチャートである。図4(a)に示すように、端子T1とT2との間にキャパシタC1が直列に接続されている。端子T1とT2との間にキャパシタC1に並列にインダクタL2が接続されている。端子T1とT2との間にキャパシタC1に並列にかつインダクタL2に直列にインダクタL3が接続されている。ノードN1は、インダクタL2とL3との間のノードである。ノードN2は、キャパシタC1とインダクタL2とが共通に接続されるノードである。ノードN3は、キャパシタC1とインダクタL3とが共通に接続されるノードである。弾性波共振器R1の一端はノードN1に他端は接地端子に接続されている。弾性波共振器R1は1ポート共振器である。ノードN2とN3との間にインダクタL2およびL3とキャパシタC1とが並列に接続されたLC並列共振回路10が形成される。   FIG. 4A is a circuit diagram of the LPF according to the first embodiment, FIG. 4B is a diagram illustrating transmission characteristics, and FIG. 4C is a Smith chart illustrating reflection characteristics. As shown in FIG. 4A, a capacitor C1 is connected in series between terminals T1 and T2. An inductor L2 is connected between the terminals T1 and T2 in parallel with the capacitor C1. An inductor L3 is connected between the terminals T1 and T2 in parallel with the capacitor C1 and in series with the inductor L2. Node N1 is a node between inductors L2 and L3. The node N2 is a node to which the capacitor C1 and the inductor L2 are commonly connected. The node N3 is a node to which the capacitor C1 and the inductor L3 are commonly connected. One end of the elastic wave resonator R1 is connected to the node N1, and the other end is connected to a ground terminal. The elastic wave resonator R1 is a one-port resonator. An LC parallel resonance circuit 10 in which inductors L2 and L3 and capacitor C1 are connected in parallel between nodes N2 and N3 is formed.

図4(b)および図4(c)のシミュレーション条件は以下である。
端子T1、T2:50Ω終端
C1:1.5pF
L2、L3:1.5nH
R1:共振周波数が2.26GHz、反共振周波数が2.33GHzの圧電薄膜共振器でシミュレーションを実施した。
The simulation conditions of FIGS. 4B and 4C are as follows.
Terminals T1, T2: 50Ω termination C1: 1.5 pF
L2, L3: 1.5 nH
R1: Simulation was performed using a piezoelectric thin-film resonator having a resonance frequency of 2.26 GHz and an anti-resonance frequency of 2.33 GHz.

図4(b)に示すように、主に弾性波共振器R1の共振周波数により形成される減衰極A1が周波数m2に形成されている。主にキャパシタC1、インダクタL2およびL3(LC並列共振回路10)により形成される減衰極A2およびA3が減衰極A1より高周波数側に形成されている。   As shown in FIG. 4B, an attenuation pole A1 mainly formed by the resonance frequency of the elastic wave resonator R1 is formed at a frequency m2. Attenuation poles A2 and A3 mainly formed by capacitor C1, inductors L2 and L3 (LC parallel resonance circuit 10) are formed on the higher frequency side than attenuation pole A1.

例えばキャパシタC1のキャパシタンスを一定とし、インダクタL1のインダクタンスを大きくすると、減衰極A2およびA3はより低周波側にシフトし、減衰極A1は高周波側にシフトする。インダクタL1のインダクタンスを一定とし、キャパシタC1のキャパシタンスを大きくすると、減衰極A2はより低周波側にシフトし、減衰極A1およびA3は高周波側にシフトする。このように、キャパシタC1およびインダクタL1を適宜設定することで、所望の周波数に減衰極を形成できる。   For example, when the capacitance of the capacitor C1 is fixed and the inductance of the inductor L1 is increased, the attenuation poles A2 and A3 shift to a lower frequency side, and the attenuation pole A1 shifts to a higher frequency side. When the inductance of the inductor L1 is fixed and the capacitance of the capacitor C1 is increased, the attenuation pole A2 shifts to a lower frequency side, and the attenuation poles A1 and A3 shift to a higher frequency side. As described above, by appropriately setting the capacitor C1 and the inductor L1, an attenuation pole can be formed at a desired frequency.

減衰極A1は主に弾性波共振器R1の共振周波数により形成されているため、遮断特性を急峻にできる。減衰極A1とA2が近づき、減衰極A1とA2とで極小が1つの減衰極を形成すると、減衰極A1の急峻性が得られなくなる。このため、減衰極A1とA2はそれぞれ極小を有することが好ましい。   Since the attenuation pole A1 is mainly formed by the resonance frequency of the elastic wave resonator R1, the cutoff characteristics can be made steep. If the attenuation poles A1 and A2 approach and the attenuation poles A1 and A2 form one attenuation pole, the steepness of the attenuation pole A1 cannot be obtained. For this reason, it is preferable that each of the attenuation poles A1 and A2 has a minimum.

図4(b)および図4(c)において、周波数m1およびm2におけるS21の大きさ、S11の大きさ/角度は以下である。
周波数m1=2.223GHz、S21=−0.55dB、S11=0.06/18°
周波数m2=2.314GHz、S21=−37.1dB、S11=0.98/13°
4B and 4C, the magnitude of S21 and the magnitude / angle of S11 at frequencies m1 and m2 are as follows.
Frequency m1 = 2.223 GHz, S21 = −0.55 dB, S11 = 0.06 / 18 °
Frequency m2 = 2.314 GHz, S21 = -37.1 dB, S11 = 0.98 / 13 °

実施例1では、周波数m1における損失は、−0.55dBと良好であり、かつ周波数m1とm2との差を91MHzと比較例1より1桁近く小さくできる。このように、通過帯域の挿入損失を小さくしかつ通過帯域と阻止帯域との間の遮断特性の急峻性を向上できる。   In the first embodiment, the loss at the frequency m1 is as good as −0.55 dB, and the difference between the frequencies m1 and m2 is 91 MHz, which can be reduced by almost one digit compared to the first comparative example. As described above, the insertion loss of the pass band can be reduced, and the sharpness of the cutoff characteristic between the pass band and the stop band can be improved.

図5は、実施例1に係るフィルタ回路の等価回路を示す回路図である。図5に示すように、弾性波共振器R1は、キャパシタC10、C11およびインダクタL11とで等価的に表される。減衰極A1からA3は、これらのキャパシタC1、C10およびC11、インダクタL2、L3およびL11の合成インピーダンスにより定まる。よって、減衰極A1の底の周波数は弾性波共振器R1の共振周波数により形成されるものの、弾性波共振器R1の単独の共振周波数とは異なる。減衰極A2およびA3の底の周波数は、キャパシタC1、インダクタL2およびL3により形成されるものの、弾性波共振器R1に影響される。   FIG. 5 is a circuit diagram illustrating an equivalent circuit of the filter circuit according to the first embodiment. As shown in FIG. 5, the elastic wave resonator R1 is equivalently represented by capacitors C10 and C11 and an inductor L11. The attenuation poles A1 to A3 are determined by the combined impedance of these capacitors C1, C10 and C11 and inductors L2, L3 and L11. Therefore, the bottom frequency of the attenuation pole A1 is formed by the resonance frequency of the elastic wave resonator R1, but is different from the single resonance frequency of the elastic wave resonator R1. The frequencies at the bottoms of the attenuation poles A2 and A3 are formed by the capacitor C1 and the inductors L2 and L3, but are affected by the elastic wave resonator R1.

[実施例1の変形例1]
実施例1の変形例1は、LC並列共振回路10のインダクタとキャパシタとを入れ替えた例である。図6(a)は、実施例1の変形例1に係るLPFの回路図、図6(b)は、通過特性を示す図、図6(c)は、反射特性を示すスミスチャートである。図6(a)に示すように、実施例1に比べ、キャパシタC1、インダクタL2およびL3がそれぞれインダクタL1、キャパシタC2およびC3に置き換わっている。その他の構成は実施例1と同じであり説明を省略する。
[Modification 1 of Embodiment 1]
The first modification of the first embodiment is an example in which the inductor and the capacitor of the LC parallel resonance circuit 10 are replaced. FIG. 6A is a circuit diagram of an LPF according to a first modification of the first embodiment, FIG. 6B is a diagram illustrating a pass characteristic, and FIG. 6C is a Smith chart illustrating a reflection characteristic. As shown in FIG. 6A, the capacitor C1 and the inductors L2 and L3 are replaced by the inductor L1 and the capacitors C2 and C3, respectively, as compared with the first embodiment. Other configurations are the same as those of the first embodiment, and a description thereof will be omitted.

図6(b)および図6(c)のシミュレーション条件は以下である。
端子T1、T2:50Ω終端
L1:1.5nH
C2、C3:5.5pF
R1:共振周波数が2.26GHz、反共振周波数が2.33GHzの圧電薄膜共振器でシミュレーションを実施した。
The simulation conditions in FIGS. 6B and 6C are as follows.
Terminal T1, T2: 50Ω termination L1: 1.5nH
C2, C3: 5.5 pF
R1: Simulation was performed using a piezoelectric thin-film resonator having a resonance frequency of 2.26 GHz and an anti-resonance frequency of 2.33 GHz.

図6(b)に示すように、実施例1と同様に、減衰極A1およびA2が形成されている。減衰極A3は形成されていない。図6(b)および図6(c)において、周波数m1およびm2におけるS21の大きさ、S11の大きさ/角度は以下である。
周波数m1=2.210GHz、S21=−0.31dB、S11=0.8/23°
周波数m2=2.289GHz、S21=−30.7dB、S11=0.97/69°
周波数m1とm2との差は、79MHzである。
As shown in FIG. 6B, similarly to the first embodiment, attenuation poles A1 and A2 are formed. No attenuation pole A3 is formed. 6B and 6C, the magnitude of S21 and the magnitude / angle of S11 at the frequencies m1 and m2 are as follows.
Frequency m1 = 2.210 GHz, S21 = −0.31 dB, S11 = 0.8 / 23 °
Frequency m2 = 2.289 GHz, S21 = -30.7 dB, S11 = 0.97 / 69 °
The difference between the frequencies m1 and m2 is 79 MHz.

実施例1の変形例1では、LC並列共振回路10のインダクタとキャパシタとを入れ替えても、通過帯域の挿入損失を小さくしかつ通過帯域と阻止帯域との間の遮断特性の急峻性を向上できる。   In the first modification of the first embodiment, even if the inductor and the capacitor of the LC parallel resonance circuit 10 are exchanged, the insertion loss of the pass band can be reduced and the sharpness of the cutoff characteristic between the pass band and the stop band can be improved. .

[実施例1の変形例2]
実施例1の変形例2は、整合回路を設けた例である。図7(a)は、実施例1の変形例2に係るLPFの回路図、図7(b)は、通過特性を示す図、図7(c)は、反射特性を示すスミスチャートである。図7(a)に示すように、実施例1に比べ、端子T1とインダクタL2との間に整合回路12が設けられている。整合回路12は、端子T1とノードN2との間に直列に接続されたインダクタL7とノードN2にシャント接続されたキャパシタC7を有する。インダクタL3と端子T2との間に整合回路14が設けられている。整合回路14は、ノードN3と端子T2との間に接続されたインダクタL8とノードN3にシャント接続されたキャパシタC8とを有する。その他の構成は実施例1と同じであり説明を省略する。
[Modification 2 of Embodiment 1]
The second modification of the first embodiment is an example in which a matching circuit is provided. FIG. 7A is a circuit diagram of an LPF according to a second modification of the first embodiment, FIG. 7B is a diagram illustrating transmission characteristics, and FIG. 7C is a Smith chart illustrating reflection characteristics. As shown in FIG. 7A, a matching circuit 12 is provided between a terminal T1 and an inductor L2 as compared with the first embodiment. The matching circuit 12 has an inductor L7 connected in series between the terminal T1 and the node N2, and a capacitor C7 shunt-connected to the node N2. A matching circuit 14 is provided between the inductor L3 and the terminal T2. The matching circuit 14 has an inductor L8 connected between the node N3 and the terminal T2, and a capacitor C8 shunt-connected to the node N3. Other configurations are the same as those of the first embodiment, and a description thereof will be omitted.

図7(b)および図7(c)のシミュレーション条件は以下である。
端子T1、T2:50Ω終端
C1:1.5pF
C7、C8:0.8pF
L2、L3:1.5nH
L7、L8:2.2nH
R1:共振周波数が2.26GHz、反共振周波数が2.33GHzの圧電薄膜共振器でシミュレーションを実施した。
The simulation conditions of FIGS. 7B and 7C are as follows.
Terminals T1, T2: 50Ω termination C1: 1.5 pF
C7, C8: 0.8 pF
L2, L3: 1.5 nH
L7, L8: 2.2 nH
R1: Simulation was performed using a piezoelectric thin-film resonator having a resonance frequency of 2.26 GHz and an anti-resonance frequency of 2.33 GHz.

図7(b)に示すように、実施例1と同様に減衰極A1からA3が形成されている。図7(b)および図7(c)において、周波数m1およびm2におけるS21の大きさ、S11の大きさ/角度は以下である。
周波数m1=2.215GHz、S21=−0.40dB、S11=0.04/−57°
周波数m2=2.314GHz、S21=−34.1dB、S11=0.97/−68°
周波数m1とm2との差は、99MHzである。
As shown in FIG. 7B, attenuation poles A1 to A3 are formed as in the first embodiment. 7B and 7C, the magnitude of S21 and the magnitude / angle of S11 at the frequencies m1 and m2 are as follows.
Frequency m1 = 2.215 GHz, S21 = −0.40 dB, S11 = 0.04 / −57 °
Frequency m2 = 2.314 GHz, S21 = −34.1 dB, S11 = 0.97 / −68 °
The difference between the frequencies m1 and m2 is 99 MHz.

実施例1の変形例2では、整合回路12および14を設けることで、通過帯域における挿入損失を実施例1より小さくできる。また、通過帯域を広くできる。また、実施例1より阻止帯域の減衰量を大きくできる。   In the second modification of the first embodiment, by providing the matching circuits 12 and 14, the insertion loss in the pass band can be made smaller than that of the first embodiment. Further, the pass band can be widened. In addition, the attenuation of the stop band can be increased as compared with the first embodiment.

[実施例1の変形例3]
実施例1の変形例3は、キャパシタC1を分割した例である。図8(a)は、実施例1の変形例3に係るLPFの回路図、図8(b)は、通過特性を示す図、図8(c)は、反射特性を示すスミスチャートである。図8(a)に示すように、実施例1の変形例2に比べ、キャパシタC1をキャパシタC4およびC5に直列に分割する。ノードN4はキャパシタC4とC5との間のノードである。キャパシタC6は一端がノードN4に他端が接地端子に接続されている。その他の構成は実施例1の変形例2と同じであり説明を省略する。
[Modification 3 of Embodiment 1]
The third modification of the first embodiment is an example in which the capacitor C1 is divided. FIG. 8A is a circuit diagram of an LPF according to a third modification of the first embodiment, FIG. 8B is a diagram illustrating a pass characteristic, and FIG. 8C is a Smith chart illustrating a reflection characteristic. As shown in FIG. 8A, the capacitor C1 is divided into capacitors C4 and C5 in series as compared with the second modification of the first embodiment. Node N4 is a node between capacitors C4 and C5. The capacitor C6 has one end connected to the node N4 and the other end connected to a ground terminal. The other configuration is the same as that of the second modification of the first embodiment, and the description is omitted.

図8(b)および図8(c)のシミュレーション条件は以下である。
端子T1、T2:50Ω終端
C4、C5:3.3pF
C6:0.5pF
C7、C8:0.6pF
L2、L3:1.6nH
L7、L8:2.7nH
R1:共振周波数が2.26GHz、反共振周波数が2.33GHzの圧電薄膜共振器でシミュレーションを実施した。
The simulation conditions of FIGS. 8B and 8C are as follows.
Terminals T1, T2: 50Ω termination C4, C5: 3.3 pF
C6: 0.5 pF
C7, C8: 0.6 pF
L2, L3: 1.6 nH
L7, L8: 2.7 nH
R1: Simulation was performed using a piezoelectric thin-film resonator having a resonance frequency of 2.26 GHz and an anti-resonance frequency of 2.33 GHz.

図8(b)に示すように、実施例1と同様に減衰極A1からA3が形成されている。図8(b)および図8(c)において、周波数m1およびm2におけるS21の大きさ、S11の大きさ/角度は以下である。
周波数m1=2.232GHz、S21=−0.39dB、S11=0.04/−90°
周波数m2=2.350GHz、S21=−31.8dB、S11=0.97/−114°
周波数m1とm2との差は、118MHzである。
As shown in FIG. 8B, attenuation poles A1 to A3 are formed as in the first embodiment. 8B and 8C, the magnitude of S21 and the magnitude / angle of S11 at frequencies m1 and m2 are as follows.
Frequency m1 = 2.232 GHz, S21 = −0.39 dB, S11 = 0.04 / −90 °
Frequency m2 = 2.350 GHz, S21 = -31.8 dB, S11 = 0.97 / -114 °
The difference between frequencies m1 and m2 is 118 MHz.

実施例1の変形例3では、実施例1の変形例2より阻止帯域の減衰量を大きくできる。   In the third modification of the first embodiment, the attenuation of the stop band can be made larger than that of the second modification of the first embodiment.

[実施例1の変形例4]
図9(a)および図9(b)は、実施例1の変形例4に係るフィルタ回路の回路図である。図9(a)のように、弾性波共振器R1は複数の弾性波共振器R1aおよびR1bに直列に分割されていてもよい。また、図9(b)のように、弾性波共振器R1は複数の弾性波共振器R1aおよびR1bに並列に分割されていてもよい。その他の構成は実施例1と同じであり説明を省略する。
[Modification 4 of Embodiment 1]
FIGS. 9A and 9B are circuit diagrams of a filter circuit according to a fourth modification of the first embodiment. As shown in FIG. 9A, the elastic wave resonator R1 may be divided into a plurality of elastic wave resonators R1a and R1b in series. Further, as shown in FIG. 9B, the elastic wave resonator R1 may be divided into a plurality of elastic wave resonators R1a and R1b in parallel. Other configurations are the same as those of the first embodiment, and a description thereof will be omitted.

実施例2は、HPFの機能を有するフィルタ回路の例である。図10(a)は、実施例2に係るHPFの回路図、図10(b)は、通過特性を示す図、図10(c)は、反射特性を示すスミスチャートである。図10(a)に示すように、回路は実施例1と同じである。   Second Embodiment A second embodiment is an example of a filter circuit having an HPF function. FIG. 10A is a circuit diagram of the HPF according to the second embodiment, FIG. 10B is a diagram illustrating transmission characteristics, and FIG. 10C is a Smith chart illustrating reflection characteristics. As shown in FIG. 10A, the circuit is the same as in the first embodiment.

図10(b)および図10(c)のシミュレーション条件は以下である。
端子T1、T2:50Ω終端
C1:3.9pF
L2、L3:0.9nH
R1:共振周波数が2.26GHz、反共振周波数が2.33GHzの圧電薄膜共振器でシミュレーションを実施した。
The simulation conditions of FIGS. 10B and 10C are as follows.
Terminal T1, T2: 50Ω termination C1: 3.9 pF
L2, L3: 0.9 nH
R1: Simulation was performed using a piezoelectric thin-film resonator having a resonance frequency of 2.26 GHz and an anti-resonance frequency of 2.33 GHz.

図10(b)に示すように、周波数m2に主に弾性波共振器R1の共振周波数から形成される減衰極A1が形成されている。主にキャパシタC1、インダクタL2およびL3(LC並列共振回路10)から形成される減衰極A2が減衰極A1の低周波数側に形成されている。   As shown in FIG. 10B, an attenuation pole A1 mainly formed from the resonance frequency of the elastic wave resonator R1 is formed at the frequency m2. An attenuation pole A2 mainly formed of the capacitor C1, the inductors L2 and L3 (LC parallel resonance circuit 10) is formed on the lower frequency side of the attenuation pole A1.

図10(b)および図10(c)において、周波数m1およびm2におけるS21の大きさ、S11の大きさ/角度は以下である。
周波数m1=2.287GHz、S21=−0.19dB、S11=0.02/−98°
周波数m2=2.202GHz、S21=−27.0dB、S11=0.95/−108°
10 (b) and 10 (c), the magnitude of S21 and the magnitude / angle of S11 at frequencies m1 and m2 are as follows.
Frequency m1 = 2.287 GHz, S21 = −0.19 dB, S11 = 0.02 / −98 °
Frequency m2 = 2.202 GHz, S21 = -27.0 dB, S11 = 0.95 / -108 °

実施例2では、周波数m1における損失は、−0.19dBと小さく、かつ周波数m1とm2との差を85MHzと比較例1より1桁近く小さくできる。このように、通過帯域の挿入損失を小さくしかつ通過帯域と阻止帯域との間の遮断特性の急峻性を向上できる。   In the second embodiment, the loss at the frequency m1 is as small as -0.19 dB, and the difference between the frequencies m1 and m2 is 85 MHz, which can be made one digit smaller than that of the comparative example 1. As described above, the insertion loss of the pass band can be reduced, and the sharpness of the cutoff characteristic between the pass band and the stop band can be improved.

[実施例2の変形例1]
実施例2の変形例1は、LC並列共振回路10のインダクタとキャパシタとを入れ替えた例である。図11(a)は、実施例2の変形例1に係るHPFの回路図、図11(b)は、通過特性を示す図、図11(c)は、反射特性を示すスミスチャートである。図11(a)に示すように、実施例1に比べ、キャパシタC1、インダクタL2およびL3がそれぞれインダクタL1、キャパシタC2およびC3に置き換わっている。その他の構成は実施例2と同じであり説明を省略する。
[Modification 1 of Embodiment 2]
The first modification of the second embodiment is an example in which the inductor and the capacitor of the LC parallel resonance circuit 10 are replaced. FIG. 11A is a circuit diagram of an HPF according to a first modification of the second embodiment, FIG. 11B is a diagram illustrating a pass characteristic, and FIG. 11C is a Smith chart illustrating a reflection characteristic. As shown in FIG. 11A, the capacitor C1 and the inductors L2 and L3 are replaced by the inductor L1 and the capacitors C2 and C3, respectively, as compared with the first embodiment. The other configuration is the same as that of the second embodiment, and the description is omitted.

図11(b)および図11(c)のシミュレーション条件は以下である。
端子T1、T2:50Ω終端
C2、C3:7.1pF
L1:2nH
R1:共振周波数が2.26GHz、反共振周波数が2.33GHzの圧電薄膜共振器でシミュレーションを実施した。
The simulation conditions in FIGS. 11B and 11C are as follows.
Terminal T1, T2: 50Ω termination C2, C3: 7.1 pF
L1: 2nH
R1: Simulation was performed using a piezoelectric thin-film resonator having a resonance frequency of 2.26 GHz and an anti-resonance frequency of 2.33 GHz.

図11(b)に示すように、実施例2と同様に、減衰極A1およびA2が形成されている。図11(b)および図11(c)において、周波数m1およびm2におけるS21の大きさ、S11の大きさ/角度は以下である。
周波数m1=2.291GHz、S21=−0.26dB、S11=0.03/−83°
周波数m2=2.237GHz、S21=−27.7dB、S11=0.96/−110°
周波数m1とm2との差は、54MHzである。
As shown in FIG. 11B, attenuation poles A1 and A2 are formed as in the second embodiment. 11B and 11C, the magnitude of S21 and the magnitude / angle of S11 at frequencies m1 and m2 are as follows.
Frequency m1 = 2.291 GHz, S21 = −0.26 dB, S11 = 0.03 / −83 °
Frequency m2 = 2.237 GHz, S21 = -27.7 dB, S11 = 0.96 / -110 °
The difference between the frequencies m1 and m2 is 54 MHz.

実施例2の変形例1では、LC並列共振回路10のインダクタとキャパシタとを入れ替えても、通過帯域の挿入損失を小さくしかつ通過帯域と阻止帯域との間の遮断特性の急峻性を向上できる。   In the first modification of the second embodiment, even if the inductor and the capacitor of the LC parallel resonance circuit 10 are exchanged, the insertion loss in the pass band can be reduced and the sharpness of the cutoff characteristic between the pass band and the stop band can be improved. .

[実施例2の変形例2]
実施例2の変形例2は、実施例2に整合回路を設けた例である。図12(a)は、実施例2の変形例2に係るHPFの回路図、図12(b)は、通過特性を示す図、図12(c)は、反射特性を示すスミスチャートである。図12(a)に示すように、実施例2に比べ、端子T1とインダクタL2との間に整合回路12が設けられている。整合回路12は、ノードN2にシャント接続されたインダクタL7を有する。インダクタL3と端子T2との間に整合回路14が設けられている。整合回路14は、ノードN3にシャント接続されたインダクタL8を有する。その他の構成は実施例2と同じであり説明を省略する。
[Modification 2 of Embodiment 2]
The second modification of the second embodiment is an example in which a matching circuit is provided in the second embodiment. FIG. 12A is a circuit diagram of an HPF according to a second modification of the second embodiment, FIG. 12B is a diagram illustrating a pass characteristic, and FIG. 12C is a Smith chart illustrating a reflection characteristic. As shown in FIG. 12A, a matching circuit 12 is provided between a terminal T1 and an inductor L2 as compared with the second embodiment. Matching circuit 12 has inductor L7 shunt-connected to node N2. A matching circuit 14 is provided between the inductor L3 and the terminal T2. Matching circuit 14 has inductor L8 shunt-connected to node N3. The other configuration is the same as that of the second embodiment, and the description is omitted.

図12(b)および図12(c)のシミュレーション条件は以下である。
端子T1、T2:50Ω終端
C1:3.9pF
L2、L3:0.9nH
L7、L8:2.5nH
R1:共振周波数が2.26GHz、反共振周波数が2.33GHzの圧電薄膜共振器でシミュレーションを実施した。
The simulation conditions in FIGS. 12B and 12C are as follows.
Terminal T1, T2: 50Ω termination C1: 3.9 pF
L2, L3: 0.9 nH
L7, L8: 2.5 nH
R1: Simulation was performed using a piezoelectric thin-film resonator having a resonance frequency of 2.26 GHz and an anti-resonance frequency of 2.33 GHz.

図12(b)に示すように、実施例2と同様に減衰極A1およびA2が形成されている。図12(b)および図12(c)において、周波数m1およびm2におけるS21の大きさ、S11の大きさ/角度は以下である。
周波数m1=2.260GHz、S21=−0.19dB、S11=0.01/−8°
周波数m2=2.202GHz、S21=−18.6dB、S11=0.88/9°
周波数m1とm2との差は、58MHzである。
As shown in FIG. 12B, attenuation poles A1 and A2 are formed as in the second embodiment. 12 (b) and 12 (c), the magnitude of S21 and the magnitude / angle of S11 at frequencies m1 and m2 are as follows.
Frequency m1 = 2.260 GHz, S21 = −0.19 dB, S11 = 0.01 / −8 °
Frequency m2 = 2.202 GHz, S21 = 18.6 dB, S11 = 0.88 / 9 °
The difference between the frequencies m1 and m2 is 58 MHz.

実施例2の変形例2では、整合回路12および14を設けることで、通過帯域における挿入損失を実施例2より小さくできる。また、通過帯域を広くできる。また、実施例1より阻止帯域の減衰量を大きくできる。   In the second modification of the second embodiment, by providing the matching circuits 12 and 14, the insertion loss in the pass band can be made smaller than that of the second embodiment. Further, the pass band can be widened. In addition, the attenuation of the stop band can be increased as compared with the first embodiment.

[実施例2の変形例3]
実施例2の変形例3は、実施例2の変形例1に整合回路を設けた例である。図13(a)は、実施例2の変形例3に係るHPFの回路図、図13(b)は、通過特性を示す図、図13(c)は、反射特性を示すスミスチャートである。図13(a)に示すように、実施例2の変形例1に比べ、端子T1とノードN2との間に整合回路12が設けられている。端子T2とノードN3との間に整合回路14が設けられている。整合回路12および14は、実施例2の変形例2と同じである。その他の構成は実施例2の変形例2と同じであり説明を省略する。
[Modification 3 of Embodiment 2]
The third modification of the second embodiment is an example in which a matching circuit is provided in the first modification of the second embodiment. FIG. 13A is a circuit diagram of an HPF according to a third modification of the second embodiment, FIG. 13B is a diagram illustrating transmission characteristics, and FIG. 13C is a Smith chart illustrating reflection characteristics. As shown in FIG. 13A, a matching circuit 12 is provided between a terminal T1 and a node N2 as compared with the first modification of the second embodiment. A matching circuit 14 is provided between the terminal T2 and the node N3 . Matching circuits 12 and 14 are the same as those of the second modification of the second embodiment. The other configuration is the same as that of the second modification of the second embodiment, and the description is omitted.

図13(b)および図13(c)のシミュレーション条件は以下である。
端子T1、T2:50Ω終端
L1:2.0nH
C2、C3:7.1pF
L7、L8:2.6nH
R1:共振周波数が2.26GHz、反共振周波数が2.33GHzの圧電薄膜共振器でシミュレーションを実施した。
The simulation conditions of FIGS. 13B and 13C are as follows.
Terminals T1, T2: 50Ω termination L1: 2.0 nH
C2, C3: 7.1 pF
L7, L8: 2.6 nH
R1: Simulation was performed using a piezoelectric thin-film resonator having a resonance frequency of 2.26 GHz and an anti-resonance frequency of 2.33 GHz.

図13(b)に示すように、実施例2と同様に減衰極A1およびA2が形成されている。図13(b)および図13(c)において、周波数m1およびm2におけるS21の大きさ、S11の大きさ/角度は以下である。
周波数m1=2.276GHz、S21=−0.20dB、S11=0.07/50°
周波数m2=2.237GHz、S21=−18.9dB、S11=0.88/−6°
周波数m1とm2との差は、39MHzである。
As shown in FIG. 13B, attenuation poles A1 and A2 are formed as in the second embodiment. 13B and 13C, the magnitude of S21 and the magnitude / angle of S11 at the frequencies m1 and m2 are as follows.
Frequency m1 = 2.276 GHz, S21 = −0.20 dB, S11 = 0.07 / 50 °
Frequency m2 = 2.237 GHz, S21 = -18.9 dB, S11 = 0.88 / -6 °
The difference between the frequencies m1 and m2 is 39 MHz.

実施例2の変形例3では、整合回路12および14を設けることで、通過帯域における挿入損失を実施例2の変形例1より小さくできる。また、通過帯域を広くできる。また、実施例1より阻止帯域の減衰量を大きくできる。   In the third modification of the second embodiment, by providing the matching circuits 12 and 14, the insertion loss in the pass band can be made smaller than that of the first modification of the second embodiment. Further, the pass band can be widened. In addition, the attenuation of the stop band can be increased as compared with the first embodiment.

[実施例2の変形例4]
実施例2の変形例4は、インダクタL1を分割した例である。図14(a)は、実施例2の変形例4に係るHPFの回路図、図14(b)は、通過特性を示す図、図14(c)は、反射特性を示すスミスチャートである。図14(a)に示すように、実施例2の変形例3に比べ、インダクタL1をインダクタL4およびL5に直列に分割する。インダクタL6は一端がノードN4に他端が接地端子に接続されている。整合回路12は、端子T1とノードN2との間に接続されたキャパシタC7を有している。整合回路14は、端子T2とノードN3との間に接続されたキャパシタC8を有している。その他の構成は実施例2の変形例3と同じであり説明を省略する。
[Modification 4 of Embodiment 2]
The fourth modification of the second embodiment is an example in which the inductor L1 is divided. FIG. 14A is a circuit diagram of an HPF according to a fourth modification of the second embodiment, FIG. 14B is a diagram illustrating a transmission characteristic, and FIG. 14C is a Smith chart illustrating a reflection characteristic. As shown in FIG. 14A, the inductor L1 is divided into inductors L4 and L5 in series as compared with the third modification of the second embodiment. One end of the inductor L6 is connected to the node N4 and the other end is connected to the ground terminal. The matching circuit 12 has a capacitor C7 connected between the terminal T1 and the node N2. The matching circuit 14 has a capacitor C8 connected between the terminal T2 and the node N3. The other configuration is the same as that of the third modification of the second embodiment, and the description is omitted.

図14(b)および図14(c)のシミュレーション条件は以下である。
端子T1、T2:50Ω終端
L4、L5:1.3nH
L6:3.8nH
L7、L8:2.9nH
C2、C3:4.7pF
C7、C8:1.4pF
R1:共振周波数が2.26GHz、反共振周波数が2.33GHzの圧電薄膜共振器でシミュレーションを実施した。
The simulation conditions in FIGS. 14B and 14C are as follows.
Terminals T1, T2: 50Ω termination L4, L5: 1.3 nH
L6: 3.8 nH
L7, L8: 2.9 nH
C2, C3: 4.7 pF
C7, C8: 1.4 pF
R1: Simulation was performed using a piezoelectric thin-film resonator having a resonance frequency of 2.26 GHz and an anti-resonance frequency of 2.33 GHz.

図14(b)に示すように、実施例2と同様に減衰極A1およびA2が形成されている。図14(b)および図14(c)において、周波数m1およびm2におけるS21の大きさ、S11の大きさ/角度は以下である。
周波数m1=2.400GHz、S21=−0.12dB、S11=0.01/78°
周波数m2=2.220GHz、S21=−21.1dB、S11=0.90/−139°
周波数m1とm2との差は、180MHzである。
As shown in FIG. 14B, attenuation poles A1 and A2 are formed as in the second embodiment. 14B and 14C, the magnitude of S21 and the magnitude / angle of S11 at the frequencies m1 and m2 are as follows.
Frequency m1 = 2.400 GHz, S21 = -0.12 dB, S11 = 0.01 / 78 °
Frequency m2 = 2.220 GHz, S21 = -21.1 dB, S11 = 0.90 / -139 °
The difference between the frequencies m1 and m2 is 180 MHz.

実施例2の変形例4では、実施例2の変形例3より阻止帯域の減衰量を大きくできる。   In the fourth modification of the second embodiment, the amount of attenuation of the stop band can be made larger than that of the third modification of the second embodiment.

[実施例2の変形例5]
実施例1の変形例4のように、HPFにおいても、図9(a)のように、弾性波共振器R1は複数の弾性波共振器R1aおよびR1bに直列に分割されていてもよい。また、図9(b)のように、弾性波共振器R1は複数の弾性波共振器R1aおよびR1bに並列に分割されていてもよい。
[Modification 5 of Embodiment 2]
Like the modified example 4 of the first embodiment, also in the HPF, as shown in FIG. 9A, the elastic wave resonator R1 may be divided into a plurality of elastic wave resonators R1a and R1b in series. Further, as shown in FIG. 9B, the elastic wave resonator R1 may be divided into a plurality of elastic wave resonators R1a and R1b in parallel.

実施例1および2並びにその変形例によれば、LC並列共振回路10が端子T1(入力端子)と端子T2(出力端子)との間に直列に接続されている。弾性波共振器R1の一端がノードN1(第1ノード)に他端が接地端子に接続されている。ここで、LC並列共振回路10を形成する素子として、一端がノードN2(第2ノード)に他端がノードN3(第3ノード)に接続されたキャパシタC1またはインダクタL1を第1素子とする。一端がノードN2に他端がノードN1に接続されたキャパシタC2またはインダクタL2を第2素子とする。一端がノードN1に他端がノードN3に接続されたインダクタL3またはキャパシタC3を第3素子とする。第1素子から第3素子がLC並列共振回路10を形成するためには、実施例1およびその変形例2から4並びに実施例2およびその変形例2のように、第1素子がそれぞれキャパシタC1のとき、第2素子および第3素子はそれぞれインダクタL2およびL3となる。実施例1の変形例1並びに実施例2の変形例1、3および4のように、第1素子がそれぞれインダクタL1のとき、第2素子および第3素子はそれぞれキャパシタC2およびC3となる。   According to the first and second embodiments and the modifications thereof, the LC parallel resonance circuit 10 is connected in series between the terminal T1 (input terminal) and the terminal T2 (output terminal). One end of the elastic wave resonator R1 is connected to a node N1 (first node), and the other end is connected to a ground terminal. Here, as an element forming the LC parallel resonance circuit 10, a capacitor C1 or an inductor L1 having one end connected to a node N2 (second node) and the other end connected to a node N3 (third node) is a first element. The capacitor C2 or the inductor L2 having one end connected to the node N2 and the other end connected to the node N1 is defined as a second element. The inductor L3 or the capacitor C3 having one end connected to the node N1 and the other end connected to the node N3 is defined as a third element. In order for the first element to the third element to form the LC parallel resonance circuit 10, as in the first embodiment and its modified examples 2 to 4 and the second embodiment and its modified example 2, each of the first elements has a capacitor C1. At this time, the second and third elements become inductors L2 and L3, respectively. As in the first modification of the first embodiment and the first, third, and fourth modifications of the second embodiment, when the first element is the inductor L1, the second element and the third element are the capacitors C2 and C3, respectively.

これにより、実施例1、2およびその変形例のように、周波数m1(通過帯域)における挿入損失を比較例1および2と同程度とし、かつ通過帯域と阻止帯域との間の遮断特性の急峻性を向上できる。   As a result, as in the first and second embodiments and the modifications thereof, the insertion loss at the frequency m1 (pass band) is made similar to those of the first and second comparative examples, and the cutoff characteristic between the pass band and the stop band is sharp. Performance can be improved.

実施例1およびその変形例のように、第1素子、第2素子および第3素子が形成する減衰極A2およびA3は、弾性波共振器が形成する減衰極A1より周波数が高い。これにより、LPFとして機能するフィルタ回路を実現できる。   As in the first embodiment and its modifications, the attenuation poles A2 and A3 formed by the first, second and third elements have a higher frequency than the attenuation pole A1 formed by the elastic wave resonator. Thereby, a filter circuit functioning as an LPF can be realized.

実施例2のように、第1素子、第2素子および第3素子が形成する減衰極A2は、弾性波共振器が形成する減衰極A1より周波数が低い。これにより、HPFとして機能するフィルタ回路を実現できる。   As in the second embodiment, the attenuation pole A2 formed by the first element, the second element, and the third element has a lower frequency than the attenuation pole A1 formed by the elastic wave resonator. Thereby, a filter circuit functioning as an HPF can be realized.

LPFとHPFとを組み合わせてバンドパスフィルタを形成してもよい。   The LPF and the HPF may be combined to form a bandpass filter.

減衰極A1は主に弾性波共振器R1の共振周波数により形成される。しかし、LC並列共振回路10等の影響を受ける。このため、減衰極A1の底の周波数は、弾性波共振器R1の単独のときの共振周波数とは異なる。減衰極A2およびA3は、主にLC並列共振回路10から形成される。しかし、弾性波共振器R1の影響を受ける。このため、減衰極A2およびA3の底の周波数は、LC並列共振回路10が単独のときの共振周波数とは異なる。   The attenuation pole A1 is mainly formed by the resonance frequency of the elastic wave resonator R1. However, it is affected by the LC parallel resonance circuit 10 and the like. Therefore, the frequency at the bottom of the attenuation pole A1 is different from the resonance frequency when the elastic wave resonator R1 is used alone. The attenuation poles A2 and A3 are mainly formed from the LC parallel resonance circuit 10. However, it is affected by the elastic wave resonator R1. For this reason, the bottom frequencies of the attenuation poles A2 and A3 are different from the resonance frequency when the LC parallel resonance circuit 10 is used alone.

減衰極A1が主に弾性波共振器R1の共振周波数により形成されているため、通過帯域と阻止帯域との間の遮断特性の急峻性を向上できる。また、減衰極A1とA2とが異なる極小を有するため、遮断特性の急峻性をより向上できる。また、減衰極A2により、阻止帯域の減衰量を大きくできる。   Since the attenuation pole A1 is mainly formed by the resonance frequency of the elastic wave resonator R1, the steepness of the cutoff characteristic between the pass band and the stop band can be improved. Further, since the attenuation poles A1 and A2 have different minimums, the sharpness of the cutoff characteristics can be further improved. Moreover, the attenuation amount of the stop band can be increased by the attenuation pole A2.

実施例1、2およびその変形例のように、キャパシタC2とC3とのキャパシタンスとは互いに略同じでもよい。インダクタL2とL3とのインダクタンスは互いに略同じでもよい。すなわち、第1素子のリアクタンスと第2素子のリアクタンスは略等しくてもよい。   As in the first and second embodiments and their modifications, the capacitances of the capacitors C2 and C3 may be substantially the same. The inductances of the inductors L2 and L3 may be substantially the same. That is, the reactance of the first element and the reactance of the second element may be substantially equal.

キャパシタC2とC3とのキャパシタンスとは互いに異なっていてもよい。インダクタL2とL3とのインダクタンスは互いに異なっていてもよい。すなわち、第1素子のリアクタンスと第2素子のリアクタンスは互いに異なっていてもよい。   The capacitances of the capacitors C2 and C3 may be different from each other. The inductances of the inductors L2 and L3 may be different from each other. That is, the reactance of the first element and the reactance of the second element may be different from each other.

LC並列共振回路10に加え、端子T1とT2との間に共振周波数がLC並列共振回路10と異なる別のLC並列共振回路を設けることもできる。これにより、阻止帯域を広帯域化することができる。   In addition to the LC parallel resonance circuit 10, another LC parallel resonance circuit having a resonance frequency different from that of the LC parallel resonance circuit 10 can be provided between the terminals T1 and T2. Thereby, the stop band can be widened.

実施例1およびその変形例1から3並びに実施例2およびその変形例1から4のように、ノードN1と接地端子との間に直列に接続された弾性波共振器R1は1つでもよい。実施例1の変形例4および実施例2の変形例5のように、ノードN1と接地端子との間に複数の弾性波共振器R1aおよびR1bが直列に接続されていてもよい。ノードN1と接地端子との間に複数の弾性波共振器R1aおよびR1bが並列に接続されていてもよい。   As in the first embodiment and its modified examples 1 to 3 and the second embodiment and its modified examples 1 to 4, only one elastic wave resonator R1 may be connected in series between the node N1 and the ground terminal. As in Modification 4 of Embodiment 1 and Modification 5 of Embodiment 2, a plurality of elastic wave resonators R1a and R1b may be connected in series between the node N1 and the ground terminal. A plurality of elastic wave resonators R1a and R1b may be connected in parallel between the node N1 and the ground terminal.

複数の弾性波共振器R1aおよびR1bが設けられている場合、複数の弾性波共振器R1aおよびR1bの共振周波数は全て略等しくてもよい。複数の弾性波共振器R1aおよびR1bの少なくとも1つの共振周波数は他の弾性波共振器の共振周波数と異なっていてもよい。弾性波共振器R1aおよびR1bの共振周波数を異ならせることで、阻止帯域を広帯域化することができる。   When a plurality of elastic wave resonators R1a and R1b are provided, the resonance frequencies of the plurality of elastic wave resonators R1a and R1b may be substantially equal. At least one resonance frequency of the plurality of elastic wave resonators R1a and R1b may be different from the resonance frequency of another elastic wave resonator. By making the resonance frequencies of the elastic wave resonators R1a and R1b different, the stop band can be widened.

実施例1の変形例2および3並びに実施例2の変形例2から4のように、端子T1とノードN1との間と、ノードN2と端子T2との間と、の少なくとも一方に整合回路を備えていてもよい。これにより、通過帯域の挿入損失を抑制し、かつ通過帯域を広帯域化することができる。   As in Modifications 2 and 3 of Embodiment 1 and Modifications 2 to 4 of Embodiment 2, a matching circuit is provided in at least one of between the terminal T1 and the node N1, and between the node N2 and the terminal T2. You may have. Thereby, the insertion loss of the pass band can be suppressed and the pass band can be widened.

実施例1の変形例3のように、第1素子がキャパシタのとき、第1素子は、端子T1と端子T2との間に直列に接続されたキャパシタC4(第4素子)およびC5(第5素子)を含む。キャパシタC6は、一端がノードN4(第4ノード)に他端が接地端子に接続されている。実施例2の変形例4のように、第1素子がインダクタのとき、第1素子は、端子T1と端子T2との間に直列に接続されたインダクタL4(第4素子)およびL5(第5素子)を含む。インダクタL6は、一端がノードN4(第4ノード)に他端が接地端子に接続されている。これにより、阻止帯域の減衰特性を向上できる。   As in the third modification of the first embodiment, when the first element is a capacitor, the first element includes capacitors C4 (fourth element) and C5 (fifth element) connected in series between the terminals T1 and T2. Element). The capacitor C6 has one end connected to the node N4 (fourth node) and the other end connected to a ground terminal. As in the fourth modification of the second embodiment, when the first element is an inductor, the first element includes inductors L4 (fourth element) and L5 (fifth element) connected in series between terminals T1 and T2. Element). The inductor L6 has one end connected to the node N4 (fourth node) and the other end connected to a ground terminal. Thereby, the attenuation characteristic of the stop band can be improved.

弾性波共振器R1、R1aおよびR1bは、図3(a)のようにIDTを含んでもよい、または図3(B)のように圧電薄膜共振器を含んでもよい。   The elastic wave resonators R1, R1a, and R1b may include an IDT as shown in FIG. 3A, or may include a piezoelectric thin film resonator as shown in FIG. 3B.

弾性波共振器が圧電薄膜共振器の場合、ノードN1と接地端子との間に2つの弾性波共振器R1aおよびR1bを直列または並列に設ける。弾性波共振器R1aおよびR1bの静電容量、共振周波数および反共振周波数を略等しくする。さらに、ノードN1または接地端子からみたときに弾性波共振器R1aおよびR1bの圧電膜の分極方向を互いに逆方向とする。これにより、弾性波共振器R1aおよびR1bが生成する2次高調波を抑制できる。   When the elastic wave resonator is a piezoelectric thin film resonator, two elastic wave resonators R1a and R1b are provided in series or in parallel between the node N1 and the ground terminal. The capacitance, the resonance frequency, and the anti-resonance frequency of the elastic wave resonators R1a and R1b are made substantially equal. Further, the polarization directions of the piezoelectric films of the elastic wave resonators R1a and R1b are opposite to each other when viewed from the node N1 or the ground terminal. Thereby, the second harmonic generated by the elastic wave resonators R1a and R1b can be suppressed.

図15は、実施例3に係るダイプレクサの回路図である。図15に示すように、共通端子Antと端子TLとの間にLPF60が接続されている。共通端子Antと端子THとの間にHPF62が接続されている。LPF60を実施例1およびその変形例のフィルタ回路とし、HPF62を実施例2およびその変形例のフィルタ回路とする。これにより、LPF60とHPF62の遮断特性の急峻性を向上させることができる。よって、バンド間隔の狭い分波が可能となる。LPF60およびHPF62のいずれか一方を実施例1または実施例2のフィルタ回路としてもよい。実施例1、2およびその変形例のフィルタ回路を組み合わせることで、ダイプレクサ以外にもデュプレクサ、トライプレクサまたはクワッドプレクス等のマルチプレクサを実現できる。これにより、キャリアアグリゲーションまたはMIMO(Multiple-Input and Multiple-Output)が用いられるシステムのように、バンド間隔の狭い分波が可能となる。   FIG. 15 is a circuit diagram of the diplexer according to the third embodiment. As shown in FIG. 15, the LPF 60 is connected between the common terminal Ant and the terminal TL. The HPF 62 is connected between the common terminal Ant and the terminal TH. The LPF 60 is a filter circuit according to the first embodiment and its modification, and the HPF 62 is a filter circuit according to the second embodiment and its modification. Thereby, the sharpness of the cutoff characteristics of the LPF 60 and the HPF 62 can be improved. Therefore, demultiplexing with a narrow band interval becomes possible. Either the LPF 60 or the HPF 62 may be the filter circuit of the first or second embodiment. By combining the filter circuits of the first and second embodiments and the modified examples thereof, it is possible to realize a multiplexer such as a duplexer, a triplexer, or a quadplex other than the diplexer. This enables demultiplexing with a narrow band interval as in a system using carrier aggregation or MIMO (Multiple-Input and Multiple-Output).

図16は、実施例4に係るモジュールを含むフロントエンド回路の回路図である。図16に示すように、ダイプレクサ30の共通端子Antはアンテナ42に接続されている。ダイプレクサ30の端子TLおよびTHは、それぞれスイッチ32を介しデュプレクサ34に接続されている。デュプレクサ34のRX端子はRFIC(Radio Frequency Integrated Circuit)40に接続されている(破線)。デュプレクサ34のTX端子はスイッチ36およびパワーアンプ38を介しRFIC(Radio Frequency Integrated Circuit)40に接続されている(実線)。   FIG. 16 is a circuit diagram of a front-end circuit including a module according to the fourth embodiment. As shown in FIG. 16, the common terminal Ant of the diplexer 30 is connected to the antenna 42. The terminals TL and TH of the diplexer 30 are connected to a duplexer 34 via a switch 32, respectively. The RX terminal of the duplexer 34 is connected to an RFIC (Radio Frequency Integrated Circuit) 40 (broken line). The TX terminal of the duplexer 34 is connected to an RFIC (Radio Frequency Integrated Circuit) 40 via a switch 36 and a power amplifier 38 (solid line).

パワーアンプ38は、RFIC40から出力された送信信号を増幅する。スイッチ36は増幅された送信信号を1または複数のデュプレクサ34のいずれか1つの送信端子に出力する。デュプレクサ34は、送信端子に入力した高周波信号のうち送信帯域の信号をスイッチ32に出力し他の周波数の信号を抑圧する。デュプレクサ34は、スイッチ32から入力した高周波信号のうち受信帯域の信号をRFIC40に出力し他の周波数の信号を抑圧する。RFIC40はローノイズアンプを含み、受信帯域の信号を増幅する。   The power amplifier 38 amplifies the transmission signal output from the RFIC 40. The switch 36 outputs the amplified transmission signal to one transmission terminal of one or a plurality of duplexers 34. The duplexer 34 outputs a signal in the transmission band among the high-frequency signals input to the transmission terminal to the switch 32 and suppresses signals of other frequencies. The duplexer 34 outputs a signal in a reception band among the high-frequency signals input from the switch 32 to the RFIC 40 and suppresses signals of other frequencies. The RFIC 40 includes a low noise amplifier, and amplifies a signal in a reception band.

スイッチ32は1または複数のデュプレクサ34のうちいずれか一つを端子TLまたはTHに接続する。ダイプレクサ30は、端子TLに入力または出力するローバンドの信号を共通端子Antに出力または入力させ、ハイバンドの信号を端子TLに入力または出力させない。   The switch 32 connects one of the one or a plurality of duplexers 34 to the terminal TL or TH. The diplexer 30 outputs or inputs a low-band signal input or output to the terminal TL to the common terminal Ant, and does not input or output a high-band signal to the terminal TL.

ダイプレクサ30は、端子TLに入力または出力するローバンドに信号を共通端子Antに出力または入力させ、ハイバンドの信号を端子TLに入力または出力させない。ダイプレクサ30は、端子THに入力または出力するハイバンドに信号を共通端子Antに出力または入力させ、ローバンドの信号を端子THに入力または出力させない。   The diplexer 30 outputs or inputs a signal to the common terminal Ant to a low band input or output to or from the terminal TL, and does not input or output a high band signal to the terminal TL. The diplexer 30 causes a high-band signal input or output to the terminal TH to output or input to the common terminal Ant, and does not allow a low-band signal to be input or output to the terminal TH.

図16において、ダイプレクサ30を実施例3のダイプレクサとすることができる。また、デュプレクサ34に含まれるフィルタを実施例1、2およびその変形例のフィルタ回路とすることができる。   In FIG. 16, the diplexer 30 can be the diplexer of the third embodiment. Further, the filters included in the duplexer 34 can be the filter circuits of the first and second embodiments and their modifications.

図17(a)から図17(c)は、実施例4に係るモジュールの断面図である。図17(a)に示すように、プリント基板20上に弾性波共振器22、積層フィルタ24およびチップ部品26が実装されている。プリント基板20上に弾性波共振器22、積層フィルタ24およびチップ部品26を覆うように、樹脂封止部28が設けられている。プリント基板20は、例えばガラスエポキシ樹脂等の絶縁基板に配線が形成された基板である。樹脂封止部28は、エポキシ樹脂等のモールド樹脂である。   FIGS. 17A to 17C are cross-sectional views of the module according to the fourth embodiment. As shown in FIG. 17A, an acoustic wave resonator 22, a multilayer filter 24, and a chip component 26 are mounted on a printed circuit board 20. A resin sealing portion 28 is provided on the printed circuit board 20 so as to cover the elastic wave resonator 22, the multilayer filter 24, and the chip component 26. The printed board 20 is a board in which wiring is formed on an insulating board such as a glass epoxy resin. The resin sealing portion 28 is a molding resin such as an epoxy resin.

弾性波共振器22には、実施例1、2およびその変形例における弾性波共振器R1、R1aおよびR1b、および/またはデュプレクサ34の少なくとも一部のフィルタが設けられている。積層フィルタ24には、実施例1、2およびその変形例のLC並列共振回路10の少なくとも一部、および/またはダイプレクサ30およびデュプレクサ34の少なくとも一部のフィルタが設けられている。チップ部品26は、実施例1、2およびその変形例のLC並列共振回路10、および/またはダイプレクサ30のキャパシタおよびインダクタの少なくとも一部である。   The elastic wave resonator 22 is provided with at least a part of the filters of the elastic wave resonators R1, R1a and R1b, and / or the duplexer 34 in the first and second embodiments and the modifications thereof. The multilayer filter 24 is provided with at least a part of the LC parallel resonance circuit 10 of the first and second embodiments and the modifications thereof, and / or at least a part of the diplexer 30 and the duplexer 34. The chip component 26 is at least a part of the capacitor and the inductor of the LC parallel resonance circuit 10 and / or the diplexer 30 of the first and second embodiments and the modifications.

図17(b)に示すように、プリント基板20の代わりにLTCC(Low Temperature Co-fired Ceramic)またはHTCC(High Temperature Co-fired Ceramic)等のセラミックス基板20aを用いてもよい。その他の構成は図17(a)と同じであり説明を省略する。   As shown in FIG. 17B, a ceramic substrate 20a such as LTCC (Low Temperature Co-fired Ceramic) or HTCC (High Temperature Co-fired Ceramic) may be used instead of the printed circuit board 20. The other configuration is the same as that of FIG.

図17(c)に示すように、積層フィルタ24は設けられていなくてもよい。その他の構成は図17(b)と同じであり説明を省略する。   As shown in FIG. 17C, the multilayer filter 24 may not be provided. The other configuration is the same as that of FIG.

モジュールとしては、図16のダイプレクサ30およびデュプレクサ34の少なくとも1つを含めばよい。   The module may include at least one of the diplexer 30 and the duplexer 34 in FIG.

以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。   As described above, the embodiments of the present invention have been described in detail. However, the present invention is not limited to the specific embodiments, and various modifications and changes may be made within the scope of the present invention described in the appended claims. Changes are possible.

10 LC並列共振回路
12、14 整合回路
10 LC parallel resonance circuit 12, 14 Matching circuit

Claims (11)

入力端子と出力端子との間に直列に接続されたインダクタである第1素子と、
前記入力端子と前記出力端子との間に前記第1素子と並列に接続されたキャパシタである第2素子と、
前記入力端子と前記出力端子との間に前記第1素子と並列にかつ前記第2素子と直列に接続されたキャパシタである第3素子と、
一端が前記第2素子と前記第3素子との間の第1ノードに接続され、他端が接地端子に接続された弾性波共振器と、
を具備し、
前記弾性波共振器の共振周波数が形成する第1減衰極は極小を有し、前記第1素子、前記第2素子および前記第3素子が形成する減衰極のうち最も通過帯域に近い第2減衰極は極小を有し、
前記第1減衰極の極小は、前記通過帯域と前記第2減衰極の極小との間に位置するフィルタ回路。
A first element which is an inductor connected in series between the input terminal and the output terminal;
A second element that is a capacitor connected in parallel with the first element between the input terminal and the output terminal;
A third element, which is a capacitor connected between the input terminal and the output terminal in parallel with the first element and in series with the second element;
An elastic wave resonator having one end connected to a first node between the second element and the third element, and the other end connected to a ground terminal;
With
The first attenuation pole formed by the resonance frequency of the elastic wave resonator has a minimum, and the second attenuation pole closest to the pass band among the attenuation poles formed by the first element, the second element, and the third element. The pole has a minimum,
A filter circuit in which the minimum of the first attenuation pole is located between the pass band and the minimum of the second attenuation pole.
前記第2減衰極は前記通過帯域より周波数が高く、前記第2減衰極の極小は、前記第1減衰極の極小より周波数が高い、ローパスフィルタである請求項1記載のフィルタ回路。   2. The filter circuit according to claim 1, wherein the second attenuation pole has a higher frequency than the passband, and the minimum of the second attenuation pole is a low-pass filter whose frequency is higher than the minimum of the first attenuation pole. 3. 前記第2減衰極は前記通過帯域より周波数が低く、前記第2減衰極の極小は、前記第1減衰極の極小より周波数が低い、ハイパスフィルタである請求項1記載のフィルタ回路。   The filter circuit according to claim 1, wherein the second attenuation pole has a lower frequency than the pass band, and the minimum of the second attenuation pole is a high-pass filter having a lower frequency than the minimum of the first attenuation pole. 前記入力端子と前記第1素子および前記第2素子が共通に接続される第2ノードとの間と、前記第1素子および前記第3素子が共通に接続される第3ノードと前記出力端子との間と、の少なくとも一方に整合回路を具備する請求項1から3のいずれか一項記載のフィルタ回路。   A second node to which the first element and the second element are commonly connected to the input terminal, a third node to which the first element and the third element are commonly connected, and the output terminal; The filter circuit according to any one of claims 1 to 3, further comprising a matching circuit in at least one of: 入力端子と出力端子との間に直列に接続されたキャパシタおよびインダクタのいずれか一方である第4素子および第5素子と、
前記入力端子と前記出力端子との間に前記第4素子および前記第5素子と並列に接続され、キャパシタおよびインダクタのうち前記第4素子および前記第5素子と異なる他方である第2素子と、
前記入力端子と前記出力端子との間に前記第4素子および前記第5素子と並列にかつ前記第2素子と直列に接続され、キャパシタおよびインダクタのうち前記第4素子および前記第5素子と異なる他方である第3素子と、
一端が前記第2素子と前記第3素子との間の第1ノードに接続され、他端が接地端子に接続された弾性波共振器と、
一端が前記第4素子と前記第5素子との間の第4ノードに接続され、他端が接地端子に接続され、キャパシタおよびインダクタのうち前記第4素子および前記第5素子と同じ一方である第6素子を具備するフィルタ回路。
A fourth element and a fifth element each of which is one of a capacitor and an inductor connected in series between the input terminal and the output terminal;
A second element connected in parallel with the fourth element and the fifth element between the input terminal and the output terminal, and a second element that is the other of the capacitor and the inductor that is different from the fourth element and the fifth element;
The fourth element and the fifth element are connected between the input terminal and the output terminal in parallel with the fourth element and the fifth element, and are different from the fourth element and the fifth element among capacitors and inductors. A third element that is the other,
An elastic wave resonator having one end connected to a first node between the second element and the third element, and the other end connected to a ground terminal;
One end is connected to a fourth node between the fourth element and the fifth element, the other end is connected to a ground terminal, and one of the capacitor and the inductor is the same as the fourth element and the fifth element. A filter circuit comprising a sixth element.
前記弾性波共振器は、前記第1ノードと前記接地端子との間に直列または並列に接続された複数の弾性波共振器を含む請求項1から5のいずれか一項記載のフィルタ回路。   The filter circuit according to claim 1, wherein the elastic wave resonator includes a plurality of elastic wave resonators connected in series or in parallel between the first node and the ground terminal. 前記弾性波共振器は、IDTを含む請求項1から6のいずれか一項記載のフィルタ回路。   The filter circuit according to claim 1, wherein the elastic wave resonator includes an IDT. 前記弾性波共振器は、圧電薄膜共振器を含む請求項1から6のいずれか一項記載のフィルタ回路。   The filter circuit according to claim 1, wherein the elastic wave resonator includes a piezoelectric thin-film resonator. 前記第1ノードと前記接地端子の間に前記弾性波共振器に並列にキャパシタは接続されていない請求項1から8のいずれか一項に記載のフィルタ回路。  The filter circuit according to any one of claims 1 to 8, wherein no capacitor is connected between the first node and the ground terminal in parallel with the acoustic wave resonator. 請求項1からのいずれか一項記載のフィルタ回路を有するマルチプレクサ。 Multiplexer having a filter circuit according to any one of claims 1 9. 請求項1からのいずれか一項記載のフィルタ回路を有するモジュール。
Module having a filter circuit according to any one of claims 1 9.
JP2017021610A 2017-02-08 2017-02-08 Filter circuits, multiplexers and modules Active JP6669681B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017021610A JP6669681B2 (en) 2017-02-08 2017-02-08 Filter circuits, multiplexers and modules
US15/868,228 US10700666B2 (en) 2017-02-08 2018-01-11 Filter circuit, multiplexer, and module
CN201810121859.6A CN108400776B (en) 2017-02-08 2018-02-07 Filter circuit, multiplexer, and module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017021610A JP6669681B2 (en) 2017-02-08 2017-02-08 Filter circuits, multiplexers and modules

Publications (2)

Publication Number Publication Date
JP2018129683A JP2018129683A (en) 2018-08-16
JP6669681B2 true JP6669681B2 (en) 2020-03-18

Family

ID=63174567

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017021610A Active JP6669681B2 (en) 2017-02-08 2017-02-08 Filter circuits, multiplexers and modules

Country Status (1)

Country Link
JP (1) JP6669681B2 (en)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7341641B2 (en) 2018-08-24 2023-09-11 太陽誘電株式会社 multiplexer
CN112805919B (en) 2018-10-18 2024-01-19 株式会社村田制作所 Elastic wave device, band-pass filter, duplexer, and multiplexer
JP7328751B2 (en) 2018-11-06 2023-08-17 太陽誘電株式会社 Highpass filters and multiplexers
JP2020115616A (en) 2019-01-17 2020-07-30 太陽誘電株式会社 Filter and multiplexer
JP7252770B2 (en) * 2019-02-01 2023-04-05 太陽誘電株式会社 High frequency devices and multiplexers
JP7208828B2 (en) * 2019-02-28 2023-01-19 太陽誘電株式会社 Filters and multiplexers
JP2020150363A (en) * 2019-03-12 2020-09-17 太陽誘電株式会社 Filter and multiplexer
JP7402612B2 (en) * 2019-03-12 2023-12-21 太陽誘電株式会社 Filters and multiplexers
US11165405B2 (en) 2019-04-04 2021-11-02 Dialog Semiconductor Korea Inc. Diplexer having low band filter and high band filter
JP2020182089A (en) * 2019-04-24 2020-11-05 太陽誘電株式会社 Filter circuit
JP7456797B2 (en) * 2020-02-25 2024-03-27 太陽誘電株式会社 Filters and multiplexers
JP2023003541A (en) 2021-06-24 2023-01-17 太陽誘電株式会社 Filter and multiplexer
JP2023003542A (en) 2021-06-24 2023-01-17 太陽誘電株式会社 Filter and multiplexer

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49373B1 (en) * 1969-12-06 1974-01-07
JPS5333227B2 (en) * 1973-02-20 1978-09-13
US4577168A (en) * 1984-12-03 1986-03-18 R. F. Monolithics, Inc. Notch filter
JP3255899B2 (en) * 1991-10-28 2002-02-12 富士通株式会社 Surface acoustic wave filter
JP3148471B2 (en) * 1993-07-16 2001-03-19 株式会社日立製作所 Duplexer and mobile radio using the same
JPH0766657A (en) * 1993-08-23 1995-03-10 Murata Mfg Co Ltd Delay equivalent circuit
JPH07221504A (en) * 1994-01-28 1995-08-18 Oki Electric Ind Co Ltd Filter circuit and mobile body communication equipment
JP2003243966A (en) * 2001-12-14 2003-08-29 Mitsubishi Electric Corp Filter circuit
US20060139125A1 (en) * 2003-12-01 2006-06-29 Shiga-Ken Shigeyuki Filter device
JP4550915B2 (en) * 2007-06-22 2010-09-22 太陽誘電株式会社 FILTER CIRCUIT, FILTER CIRCUIT ELEMENT, MULTILAYER CIRCUIT BOARD AND CIRCUIT MODULE HAVING THE SAME

Also Published As

Publication number Publication date
JP2018129683A (en) 2018-08-16

Similar Documents

Publication Publication Date Title
JP6669681B2 (en) Filter circuits, multiplexers and modules
US10700666B2 (en) Filter circuit, multiplexer, and module
CN109286387B (en) High-frequency filter, multiplexer, high-frequency pre-circuit, and communication device
CN108023568B (en) Filter device, multiplexer, high-frequency front-end circuit and communication device
US9917603B2 (en) Multiplexer, transmission apparatus, and reception apparatus
JP5394847B2 (en) Duplexer
JP5356194B2 (en) Filter, duplexer, communication module
US10615775B2 (en) Multiplexer, transmission apparatus, and reception apparatus
KR102134087B1 (en) Multiplexer, high frequency front end circuit and communication device
JP6909007B2 (en) Filter circuits, multiplexers and modules
US20160211824A1 (en) Frequency-variable filter
US11038488B2 (en) Multiplexer
JP4541853B2 (en) Antenna duplexer and surface acoustic wave filter for antenna duplexer
CN111164890A (en) High-frequency filter, multiplexer, high-frequency front-end circuit, and communication device
US10476532B2 (en) Multiplexer, transmission apparatus, and reception apparatus
US11362642B2 (en) Acoustic wave filter device, composite filter device, and multiplexer
JP5613813B2 (en) Duplexer
JPWO2006040923A1 (en) Duplexer
US10972072B2 (en) Composite multiplexer
JP6909114B2 (en) Filter and front end circuit
US20220302899A1 (en) Multiplexer, radio-frequency front end circuit, and communication device
JP2023162819A (en) Filter and multiplexer
JP2023005047A (en) Band-pass filter circuit and module
JP2019165435A (en) Composite multiplexer

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180305

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180305

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200227

R150 Certificate of patent or registration of utility model

Ref document number: 6669681

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250