JP6653119B2 - Semiconductor light emitting device and lead frame - Google Patents
Semiconductor light emitting device and lead frame Download PDFInfo
- Publication number
- JP6653119B2 JP6653119B2 JP2015022237A JP2015022237A JP6653119B2 JP 6653119 B2 JP6653119 B2 JP 6653119B2 JP 2015022237 A JP2015022237 A JP 2015022237A JP 2015022237 A JP2015022237 A JP 2015022237A JP 6653119 B2 JP6653119 B2 JP 6653119B2
- Authority
- JP
- Japan
- Prior art keywords
- wall
- chip
- light emitting
- lead frame
- emitting device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H10W72/536—
-
- H10W72/5363—
-
- H10W74/00—
-
- H10W90/756—
Landscapes
- Led Device Packages (AREA)
Description
本発明の実施形態は、半導体発光装置及びリードフレームに関する。 Embodiments described herein relate generally to a semiconductor light emitting device and a lead frame.
シリコン基板を用いた表面実装型発光装置は、コストの大幅低減が見込めるが、シリコン基板での光吸収が懸念される。 A surface-mounted light-emitting device using a silicon substrate can be expected to significantly reduce cost, but there is a concern about light absorption by the silicon substrate.
本発明の実施形態は、光取り出し効率を高くできる半導体発光装置及びリードフレームを提供する。 Embodiments of the present invention provide a semiconductor light emitting device and a lead frame capable of increasing light extraction efficiency.
実施形態によれば、半導体発光装置は、リードフレームと、チップと、壁部と、リフレクタと、蛍光体層と、を備えている。前記チップは、前記リードフレーム上に搭載され、シリコン基板と、前記シリコン基板上に設けられた発光素子とを有する。前記壁部は、前記チップの側部に対向し、前記リードフレームの上面に対して鈍角を形成して傾斜して設けられた内壁と、前記内壁の反対側の外壁とを有する。前記リフレクタは、前記リードフレームの外縁部に設けられている。前記蛍光体層は、蛍光体を有し、前記リフレクタで囲まれた領域における少なくとも前記チップの上に設けられている。前記壁部は、前記発光素子の放射光および前記蛍光体の放射光に対する反射性を有する。前記チップの前記側部と、前記壁部の前記内壁との間の距離は、前記チップの厚さよりも小さい。前記リードフレームの上面と前記内壁とがなす角は、前記リードフレームの前記上面と前記外壁とがなす角よりも小さい。前記リフレクタの内壁は、前記リードフレームの上面に対して鈍角を形成して傾斜している。前記壁部の高さは前記チップの厚さよりも大きい。 According to the embodiment, the semiconductor light emitting device includes a lead frame, a chip, a wall, a reflector, and a phosphor layer. The chip is mounted on the lead frame, and has a silicon substrate and a light emitting element provided on the silicon substrate. The wall portion has an inner wall facing the side portion of the chip and forming an obtuse angle with respect to the upper surface of the lead frame, and an outer wall opposite to the inner wall. The reflector is provided on an outer edge of the lead frame. The phosphor layer has a phosphor and is provided on at least the chip in a region surrounded by the reflector. The wall has reflectivity to the emitted light of the light emitting element and the emitted light of the phosphor. The distance between the side of the tip and the inner wall of the wall is less than the thickness of the tip. An angle formed between the upper surface of the lead frame and the inner wall is smaller than an angle formed between the upper surface of the lead frame and the outer wall. An inner wall of the reflector is inclined at an obtuse angle with respect to an upper surface of the lead frame. The height of the wall is greater than the thickness of the chip.
以下、図面を参照し、実施形態について説明する。なお、各図面中、同じ要素には同じ符号を付している。 Hereinafter, embodiments will be described with reference to the drawings. In the drawings, the same elements are denoted by the same reference numerals.
図１（ａ）は、実施形態の半導体発光装置の模式平面図である。
図１（ｂ）は、図１におけるＡ−Ａ断面図である。
図１（ｃ）は、図１におけるＢ−Ｂ断面図である。
図１（ａ）においては、図１（ｂ）及び（ｃ）に示す蛍光体層６０の図示を省略している。
FIG. 1A is a schematic plan view of the semiconductor light emitting device of the embodiment.
FIG. 1B is a sectional view taken along the line AA in FIG.
FIG. 1C is a sectional view taken along line BB in FIG.
In FIG. 1A, illustration of the
実施形態の半導体発光装置は、チップ２０と、チップ２０を保持するパッケージとを有する。
The semiconductor light emitting device of the embodiment has a
図２は、図１（ｂ）におけるＡ部の拡大断面図である。 FIG. 2 is an enlarged sectional view of a portion A in FIG.
チップ２０は、ＬＥＤ（Light Emitting Diode）チップであり、発光素子（ＬＥＤ素子）２２と、発光素子２２を支持する基板２１とを有する。
The
発光素子２２は、例えば窒化ガリウムを含む半導体層を有する。半導体層は、ｎ型ＧａＮ層と、ｐ型ＧａＮ層と、ｎ型ＧａＮ層とｐ型ＧａＮ層との間に設けられた発光層（活性層）とを有する。発光層は、青、紫、青紫、紫外光などを発光する材料を含む。発光層の発光ピーク波長は、例えば、４３０〜４７０ｎｍである。
The
また、発光素子２２は、ｐ型ＧａＮ層に接続されたｐ側電極と、ｎ型ＧａＮ層に接続されたｎ側電極とを有する。発光素子２２の上面には、図１（ａ）に示すように、ｐ側パッド２２ｐと、ｎ側パッド２２ｎが設けられている。ｐ側パッド２２ｐは、ｐ側電極を介してｐ型ＧａＮ層と電気的に接続されている。ｎ側パッド２２ｎは、ｎ側電極を介してｎ型ＧａＮ層と電気的に接続されている。
The
基板２１は、例えばシリコン基板である。基板２１は、発光素子２２よりも厚く、発光素子２２を支持する。
The
図３（ａ）は、実施形態のパッケージの模式平面図である。
図３（ｂ）は、図３（ａ）におけるＣ−Ｃ断面図である。
FIG. 3A is a schematic plan view of the package according to the embodiment.
FIG. 3B is a cross-sectional view taken along the line CC in FIG.
パッケージは、第１リードフレーム１１と、第２リードフレーム１２と、樹脂フレーム３０とを有する。
The package has a
第１リードフレーム１１および第２リードフレーム１２は、金属成形体であり、例えば銅を主成分として含む。第１リードフレーム１１と第２リードフレーム１２は、互いに離間している。
The
樹脂フレーム３０は、リード間絶縁部３１と、リフレクタ３２と、壁部３３とを有する。リード間絶縁部３１、リフレクタ３２、および壁部３３は、例えばシリコーン系の白色樹脂で形成されている。
The
リード間絶縁部３１は、第１リードフレーム１１と第２リードフレーム１２との間に設けられている。第１リードフレーム１１の上面（蛍光体層６０との境界部）、第２リードフレーム１２の上面（蛍光体層６０との境界部）、およびリード間絶縁部３１の上面（蛍光体層６０との境界部）は、実質的に連続している。第１リードフレーム１１の樹脂フレーム３０で覆われていない下面、第２リードフレーム１２の樹脂フレーム３０で覆われていない下面、およびリード間絶縁部３１の下面は、実質的に連続している。
The
リフレクタ３２は、第１リードフレーム１１の外縁部、および第２リードフレーム１２の外縁部に設けられている。リフレクタ３２の内壁（蛍光体層６０との境界部）３２ｂは、第１リードフレーム１１の上面、下面、第２リードフレーム１２の上面および下面に対して傾斜している。第１リードフレーム１１の上面の上方の領域、および第２リードフレーム１２の上面の上方の領域は、リフレクタ３２の内壁３２ｂによって連続して囲まれ、図３（ｂ）に示す断面視で逆台形状に形成されている。
The
図３（ｂ）に示すように、壁部３３は、第１リードフレーム１１の上面に設けられている。壁部３３は、第１リードフレーム１１の上面を、３つの領域に区切っている。３つの領域は、チップ２０が搭載される第１領域１１ａと、ワイヤがボンディングされる第２領域１１ｂ、１１ｃとを含む。すなわち、第１リードフレーム１１の上面は、壁部３３によって、チップ搭載領域１１ａ、ワイヤボンディング領域１１ｂ、およびワイヤボンディング領域１１ｃに区切られている。
As shown in FIG. 3B, the
壁部３３は、内壁３３ａと、その反対側の外壁３３ｂとを有する。内壁３３ａは、チップ搭載領域１１ａに向いている。外壁３３ｂは、ワイヤボンディング領域１１ｂ、１１ｃに向いている。
The
チップ搭載領域１１ａは、壁部３３の内壁３３ａ、および図１（ｃ）に示すリフレクタ３２の壁部３２ａの内壁によって連続して囲まれている。そのチップ搭載領域１１ａには、図１（ａ）〜（ｃ）に示すように、チップ２０がマウントされている。
The
チップ２０の基板２１の裏面が、ダイボンディングペースト３９によって、第１リードフレーム１１の上面にボンディングされている。ダイボンディングペースト３９は、例えば銀（Ａｇ）ペーストである。
The back surface of the
発光素子２２の発光によって発生した熱は、基板２１、ダイボンディングペースト３９、および第１リードフレーム１１を通じて、図示しない実装基板へと放熱される。
The heat generated by the light emission of the
チップ２０のｐ側パッド２２ｐは、ボンディングワイヤ４２を介して、第１リードフレーム１１と電気的に接続されている。ボンディングワイヤ４２の一端はｐ側パッド２２ｐにボンディングされ、他端は第１リードフレーム１１のワイヤボンディング領域１１ｂにボンディングされている。ボンディングワイヤ４２は、壁部３３の上をまたいで、ｐ側パッド２２ｐとワイヤボンディング領域１１ｂにボンディングされている。
The p-
チップ２０のｎ側パッド２２ｎは、ボンディングワイヤ４１を介して、第２リードフレーム１２と電気的に接続されている。ボンディングワイヤ４１の一端はｎ側パッド２２ｎにボンディングされ、他端は第２リードフレーム１２の上面１２ａにボンディングされている。ボンディングワイヤ４１は、壁部３３およびリード間絶縁部３１の上をまたいで、ｎ側パッド２２ｎと、第２リードフレーム１２の上面１２ａにボンディングされている。
The n-
第２リードフレーム１２の上面１２ａには、ツェナーダイオードチップ（以下、単にツェナーダイオードという）５１がマウントされている。ツェナーダイオード５１の下面にはアノード電極が形成され、ツェナーダイオード５１の上面にはカソード電極が形成されている。
On the
ツェナーダイオード５１の下面のアノード電極は、導電性ペースト（例えば、銀ペースト）３８を介して、第２リードフレーム１２の上面１２ａに接続されている。
The anode electrode on the lower surface of the
ツェナーダイオード５１の上面のカソード電極は、ボンディングワイヤ４３を介して、第１リードフレーム１１と電気的に接続されている。ボンディングワイヤ４３の一端はツェナーダイオード５１の上面のカソード電極にボンディングされ、他端は第１リードフレーム１１のワイヤボンディング領域１１ｃにボンディングされている。
The cathode electrode on the upper surface of the
図５は、ＬＥＤチップ２２と、ツェナーダイオード５１との電気的接続関係を示す回路図である。
FIG. 5 is a circuit diagram showing an electrical connection relationship between the
ＬＥＤチップ２２とツェナーダイオード５１は、アノード端子Ａとカソード端子Ｃとの間に並列接続されている。第１リードフレーム１１はアノード端子Ａに接続され、第２リードフレーム１２はカソード端子Ｃに接続される。
The
ＬＥＤチップ２２は、アノード端子Ａとカソード端子Ｃとの間に順方向接続されている。ツェナーダイオード５１は、アノード端子Ａとカソード端子Ｃとの間に逆方向接続されている。
The
ツェナーダイオード５１は、ＥＳＤ（Electro Static Discharge）保護素子として機能する。アノード端子Ａとカソード端子Ｃとの間に、ＬＥＤチップ２２の最大定格電圧をこえるサージ電圧が印加されると、サージ電流はツェナーダイオード５１を通じてアノード端子Ａとカソード端子Ｃとの間を流れる。
The
図１（ｂ）に示すように、リフレクタ３２で囲まれた、第１リードフレーム１１上の領域および第２リードフレーム１２上の領域には、蛍光体層６０が設けられている。蛍光体層６０は、チップ２０、ツェナーダイオード５１、ワイヤ４１〜４３、壁部３３、第１リードフレーム１１の上面、および第２リードフレーム１２の上面を覆っている。
As shown in FIG. 1B, a
蛍光体層６０は、複数の粒子状の蛍光体６１を含む。蛍光体６１は、発光素子２２の放射光により励起され、その放射光とは異なる波長の光を放射する。粒子状の蛍光体６１は、その周囲の全方向に光を放射する。
The
複数の蛍光体６１は、結合材（バインダー）６２中に分散され、結合材６２と一体化されている。結合材６２は、発光素子２２の放射光および蛍光体６１の放射光を透過する。ここで「透過」とは、透過率が１００％であることに限らず、光の一部を吸収する場合も含む。
The plurality of
蛍光体層６０は、結合材６２中に複数の粒子状の蛍光体６１が分散された構造を有する。結合材６２には、例えば、シリコーン樹脂などの透明樹脂を用いることができる。本明細書において、「透明」とは、発光素子の放射光および蛍光体の放射光に対する透過性を有することを表す。
The
発光素子２２から放射された光は蛍光体層６０に入射し、一部の光は蛍光体６１を励起し、発光素子２２の放射光と蛍光体６１の放射光との混合光として例えば白色光が得られる。
Light emitted from the
リフレクタ３２および壁部３３を含む樹脂フレーム３０は、発光素子２２の放射光および蛍光体６１の放射光に対する反射性をもつ白色樹脂で形成されている。白色樹脂は、例えば、シリコーン樹脂を主成分に含む。
The
蛍光体層６０は、リフレクタ３２の内壁３２ｂで囲まれた領域内に設けられている。リフレクタ３２の内壁３２ｂと、リードフレーム１１、１２の上面とは、鈍角を形成している。リフレクタ３２の内壁３２ｂと、蛍光体層６０の上面とは鋭角を形成している。リフレクタ３２の内壁３２ｂは、下端から上端に向かうにしたがって内壁間距離が広がるように傾斜している。このため、リフレクタ３２の内壁３２ｂによって、発光素子２２の放射光および蛍光体６１の放射光を上方へと反射させやすい。
The
また、第１リードフレーム１１の上面および第２リードフレーム１２の上面には、発光素子２２の放射光および蛍光体６１の放射光に対して高い反射率をもつ銀（Ａｇ）が例えばめっき法で形成されている。このため、リードフレーム１１、１２側に向かった蛍光体６１の放射光および発光素子２２の放射光を、リードフレーム１１、１２の上面で反射させて上方へ向かわせることができる。
On the upper surface of the
パッケージを製造するにあたっては、第１リードフレーム１１および第２リードフレーム１２が金型に配置される。その金型内に白色樹脂を流し込み、加熱加圧し、硬化させる。これにより、第１リードフレーム１１、第２リードフレーム１２、および樹脂フレーム３０が一体に結合された、図３（ａ）及び（ｂ）に示すパッケージが形成される。
In manufacturing a package, the
その後、壁部３３、およびリフレクタ３２の壁部３２ａ（図１（ｃ））で囲まれたチップ搭載領域１１ａに、ボンディングペースト３９を介してチップ２０をマウントする。
Thereafter, the
チップ搭載領域１１ａの外形サイズ（面積）は、チップ２０の外形サイズ（上面面積または底面面積）よりもわずかに大きく、壁部３３、３２ａに干渉することなくチップ２０をチップ搭載領域１１ａにマウントすることができる。したがって、壁部３３、３２ａと、チップ２０の側面との間にはギャップが形成される。
The outer size (area) of the
チップ２０の側部は壁部３３の内壁３３ａに対向する。そのチップ２０の側部には、シリコン基板２１の側部（壁部３３の内壁３３ａに対向する部分）が露出する。この場合、蛍光体６１の放射光や、リフレクタ３２で反射されチップ側に戻った発光素子２２の放射光が、シリコン基板２１の側部に入射しシリコン基板２１に吸収され、パッケージ外部へ取り出される光束の低下が懸念される。
The side portion of the
実施形態によれば、壁部３３、３２ａの内壁が、チップ２０の側部に対向しつつ、チップ２０の側部の周囲を連続して囲んでいる。チップ２０の側部と、壁部３３、３２ａの内壁との間の距離（図２に示すｄ）は、チップ２０の厚さよりも小さい。
According to the embodiment, the inner walls of the
壁部３３、３２ａがチップ２０の側部に近接していることで、チップ２０の側部に向かった戻り光は壁部３３、３２ａで遮られて（反射して）、チップ２０の側部に入射し難くなる。この結果、シリコン基板２１での光の吸収損失を抑えて、パッケージ外部への光取り出し効率を高めることができる。
Since the
チップ２０の側部への光入射を防ぐために、壁部３３、３２ａをチップ２０の側部に接触させ、壁部３３、３２ａでチップ２０の側部を覆うことが考えられる。しかしながら、先に壁部３３、３２ａを含むパッケージを形成した後に、チップ２０をマウントする製造上、壁部３３、３２ａと、チップ２０の側部との間にギャップが形成されることが望ましい。
In order to prevent light from entering the side of the
そのギャップが小さいほど、チップ２０の側部への光入射を低減することができる。チップ２０側部への光入射の低減は、シリコン基板２１での光の吸収損失を抑えて、パッケージ外部への光取り出し効率を高める。実施形態によれば、チップマウントの作業性と、チップ側部への光入射低減の両方を考慮し、チップ２０の側部と、壁部３３、３２ａの内壁との間の距離ｄは、３０μｍ以上１５０μｍ以下が望ましい。
The smaller the gap is, the more the light incident on the side of the
なお、ここでの距離ｄは、チップ２０の側部と、壁部３３、３２ａの内壁との間の最短距離、最大距離、または壁部高さ方向（チップ厚み方向）の平均距離を表す。
Here, the distance d represents the shortest distance, the maximum distance, or the average distance in the wall height direction (chip thickness direction) between the side portion of the
また、チップマウントの作業性、およびチップ側部への光入射低減の両方を考慮し、壁部３３、３２ａの高さは、チップ２０の厚さの（１／２）以上２倍以下が望ましい。図２に示す実施形態によれば、壁部３３の高さはチップ２０の厚さよりも大きい。
Further, in consideration of both the workability of the chip mount and the reduction of light incidence on the chip side, the height of the
リフレクタ３２の内壁３２ｂは、光をパッケージ上方へと反射させる反射部として機能する。リフレクタ３２の内壁３２ｂは、上方へ光を反射させやすくするため、リードフレーム１１、１２の上面に対して鈍角を形成して傾斜している。
The
これに対して、チップ２０の側部に近接して設けられた壁部３３、３２ａは、チップ側部からの光を反射させるのではなく、チップ側部への光入射を遮る壁として機能する。
壁部３３、３２ａの内壁の上端が下端よりもチップ２０の側部から遠ざかるように壁部３３、３２ａの内壁が傾斜していると、チップ２０の側部に光が入射しやすくなる。
逆に、壁部３３、３２ａの内壁の上端が下端よりもチップ２０の側部に近づくように壁部３３、３２ａの内壁が傾斜していると、チップマウントの作業性が低下する。
したがって、チップマウントの作業性、およびチップ側部への光入射低減の両方を考慮し、壁部３３、３２ａの内壁は、チップ２０の側部に対して実質的に平行に対向して、チップ２０の側部を囲むことが望ましい。
On the other hand, the
When the inner walls of the
Conversely, if the inner walls of the
Therefore, in consideration of both the workability of the chip mount and the reduction of light incidence on the chip side, the inner walls of the
ここで、「平行」とは、壁部３３、３２ａの内壁と、チップ２０の側部とが、数学的に厳密に平行であることに限らず、チップ側部への光入射を著しく増大させない程度の傾きも含み、壁部３３、３２ａの内壁と、チップ２０の側部とが実質的に平行であればよい。
Here, "parallel" means that the inner walls of the
すなわち、壁部３３、３２ａの内壁が、リードフレーム１１、１２の上面に対して正確に垂直であることに限らず、金型成形上などの理由から、壁部３３、３２ａがリードフレーム１１、１２の上面に対してわずかに傾いていてもよい。
That is, the inner walls of the
壁部３３の側壁には金型から離型しやすくするためのテーパーがつけられる。ただし、チップ側部に対向する内壁３３ａの傾斜角度を大きくすると、戻り光がチップ側部に入射しやすくなる。そのため、壁部３３の内壁３３ａの傾斜はわずかである。
逆に、壁部３３におけるチップ側部に対向しない外壁３３ｂの傾斜は、リフレクタ３２の内壁３２ｂと同様に光反射面として機能させることができる。
したがって、図２に示すように、壁部３３の内壁３３ａと、リードフレーム１１の上面とがなす角は、壁部３３の外壁３３ｂと、リードフレーム１１の上面とがなす角よりも小さい。内壁３３ａの方が、外壁３３ｂよりもリードフレーム１１の上面に対して垂直に近い角度になっている。
The side wall of the
Conversely, the inclination of the
Therefore, as shown in FIG. 2, the angle formed by the
壁部３３の内壁３３ａの傾斜角度は、反射面として機能するリフレクタ３２の内壁３２ｂの傾斜角度よりも小さい。壁部３３の内壁３３ａと、リードフレーム１１、１２の上面とがなす角は、リフレクタ３２の内壁３２ｂと、リードフレーム１１、１２の上面とがなす角よりも小さい。
The inclination angle of the
また、チップ２０の側部の下端と壁部３３、３２ａとの間の距離と、チップ２０の側部の上端と壁部３３、３２ａとの間の距離とが等しい場合に限らず、上記距離間に多少の差がある場合も、壁部３３、３２ａの内壁と、チップ２０の側部とは実質的に平行であると言える。
Further, the distance between the lower end of the side portion of the
図４（ａ）は、他の実施形態のパッケージの模式上面図である。
図４（ｂ）は、他の実施形態の半導体発光装置の模式上面図である。
FIG. 4A is a schematic top view of a package according to another embodiment.
FIG. 4B is a schematic top view of a semiconductor light emitting device according to another embodiment.
図４（ａ）および図４（ｂ）は、それぞれ、前述した実施形態の図３（ａ）および図１（ａ）に対応し、同じ要素には同じ符号を付し、詳細な説明は省略する。 FIGS. 4A and 4B correspond to FIGS. 3A and 1A of the above-described embodiment, respectively, and the same elements are denoted by the same reference numerals and detailed description thereof will be omitted. I do.
前述したように、リードフレーム１１、１２の表面には、例えばめっき法により銀の膜が形成されている。銀は長期使用にともない硫化しやすい。硫化した銀は、反射率が低下する。 As described above, a silver film is formed on the surfaces of the lead frames 11 and 12 by, for example, a plating method. Silver is susceptible to sulfurization with long-term use. Sulfurized silver has a reduced reflectance.
そこで、図４（ａ）及び（ｂ）に示す実施形態によれば、リードフレーム１１、１２におけるチップ搭載領域およびワイヤボンディング領域以外の領域の表面が、白色樹脂３５、３６で覆われている。
Therefore, according to the embodiment shown in FIGS. 4A and 4B, the surfaces of the lead frames 11 and 12 other than the chip mounting area and the wire bonding area are covered with the
リードフレーム１１のチップ搭載領域１１ａ、およびワイヤボンディング領域１１ｂ、１１ｃ以外の上面、およびリードフレーム１２におけるチップ搭載領域兼ワイヤボンディング領域１２ａ以外の上面が、白色樹脂３５、３６で覆われている。
The upper surface of the
銀の露出面積を減らすことで、銀を硫化しにくくし、銀による高い反射率を維持できる。 By reducing the exposed area of silver, silver is hardly sulfided, and high reflectance by silver can be maintained.
白色樹脂３５、３６の下には、図１（ａ）に示す実施形態と同様、壁部３３が設けられている。
白色樹脂３５、３６は、樹脂フレーム３０の一部として一体成形され、発光素子２２および蛍光体６１の放射光に対して高い反射性を有する。
The
図６（ａ）は、他の実施形態の半導体発光装置の模式斜視図である。
図６（ｂ）は、他の実施形態の半導体発光装置の模式上面図である。
図７（ａ）は、図６（ｂ）におけるＡ−Ａ断面図である。
図７（ｂ）は、図７（ａ）における下面図である。
FIG. 6A is a schematic perspective view of a semiconductor light emitting device according to another embodiment.
FIG. 6B is a schematic top view of a semiconductor light emitting device according to another embodiment.
FIG. 7A is a sectional view taken along the line AA in FIG.
FIG. 7B is a bottom view of FIG. 7A.
なお、図６（ｂ）においては、図６（ａ）に示すレンズ９１の図示を省略している。また、図６（ａ）においては、図６（ｂ）及び図７（ａ）に示すボンディングワイヤ４７、４９の図示を省略している。
In FIG. 6B, the illustration of the
図６（ａ）〜図７（ｂ）に示す半導体発光装置は、チップ２０と、チップ２０を保持するパッケージとを有する。
The semiconductor light emitting device shown in FIGS. 6A to 7B has a
チップ２０は、ＬＥＤ（Light Emitting Diode）チップであり、上記実施形態と同様、図２に示すように、発光素子（ＬＥＤ素子）２２と、発光素子２２を支持する基板２１とを有する。
The
この実施形態においては、例えば、発光素子２２の厚み方向の一方の側（下面）にｐ側電極が形成され、発光素子２２の厚み方向の他方の側（上面）にｎ側パッド２２ｎが形成されている。
In this embodiment, for example, a p-side electrode is formed on one side (lower surface) in the thickness direction of the
図８（ａ）は、図６（ａ）〜図７（ｂ）に示す半導体発光装置のパッケージの模式上面図である。
図８（ｂ）は、図８（ａ）におけるＢ−Ｂ断面図である。
図８（ｃ）は、図８（ａ）におけるＣ−Ｃ断面図である。
FIG. 8A is a schematic top view of the package of the semiconductor light emitting device shown in FIGS. 6A to 7B.
FIG. 8B is a sectional view taken along line BB in FIG.
FIG. 8C is a cross-sectional view taken along the line CC in FIG.
パッケージは、第１リードフレーム７１と、第２リードフレーム７２と、樹脂フレーム８０とを有する。
The package has a
第１リードフレーム７１および第２リードフレーム７２は、金属成形体であり、例えば銅を主成分として含む。第１リードフレーム７１と第２リードフレーム７２は、互いに離間している。
The
第１リードフレーム７１は、チップ搭載領域７１ａ、７１ｂを有する。第２リードフレーム７２は、ワイヤボンディング領域７２ａ、７２ｂを有する。
The
樹脂フレーム８０は、例えばシリコーン系の白色樹脂で形成されている。樹脂フレーム８０は壁部８１を有する。壁部８１は、内壁８１ａと、その反対側の外壁８１ｂとを有する。内壁８１ａは、チップ搭載領域７１ａに向いている。壁部８１の内壁８１ａは、第１リードフレーム７１のチップ搭載領域７１ａの周囲を連続して囲んでいる。
The
チップ搭載領域７１ａには、チップ２０がマウントされている。チップ２０の基板２１の裏面が、ダイボンディングペースト（例えば銀ペースト）によって、第１リードフレーム７１の上面にボンディングされている。発光素子２２の下面電極（ｐ側電極）は、導電性の基板（シリコン基板）２１を介して、第１リードフレーム７１と接続されている。
The
発光素子２２の発光によって発生した熱は、基板２１および第１リードフレーム７１を通じて、図示しない実装基板へと放熱される。
The heat generated by the light emission of the
チップ２０のｎ側パッド２２ｎは、ボンディングワイヤ４９を介して、第２リードフレーム７２と電気的に接続されている。ボンディングワイヤ４９の一端はｎ側パッド２２ｎにボンディングされ、他端は第２リードフレーム７２のボンディング領域７２ａにボンディングされている。ボンディングワイヤ４９は、壁部８１の上をまたいで、ｎ側パッド２２ｎと、第２リードフレーム７２のボンディング領域７２ａにボンディングされている。
The n-
第１リードフレーム７１のチップ搭載領域７１ｂには、ツェナーダイオード５１がマウントされている。ツェナーダイオード５１の下面にはアノード電極が形成され、ツェナーダイオード５１の上面にはカソード電極が形成されている。
The
ツェナーダイオード５１の下面のアノード電極は、導電性ペースト（例えば、銀ペースト）を介して、第１リードフレーム７１のチップ搭載領域７１ｂに接続されている。
The anode electrode on the lower surface of the
ツェナーダイオード５１の上面のカソード電極は、ボンディングワイヤ４７を介して、第２リードフレーム７２と電気的に接続されている。ボンディングワイヤ４７の一端はツェナーダイオード５１の上面のカソード電極にボンディングされ、他端は第２リードフレーム７２のワイヤボンディング領域７２ｂにボンディングされている。
The cathode electrode on the upper surface of the
本実施形態においても、アノード端子とカソード端子との間に、ＬＥＤチップ２０とツェナーダイオード５１が並列接続されている。ツェナーダイオード５１は、ＥＳＤ（Electro Static Discharge）保護素子として機能する。
Also in the present embodiment, the
図７（ａ）に示すように、第１リードフレーム７１と第２リードフレーム７２は、第１方向（Ｘ方向）に離間している。第１リードフレーム７１は、インナーリード部７１ｅと、アウターリード部７１ｃ、７１ｄとを有する。インナーリード部７１ｅは、チップ搭載領域７１ａ、７１ｂ（図８（ａ））を有し、Ｘ方向に連続した板状に設けられている。
As shown in FIG. 7A, the
アウターリード部７１ｃ、７１ｄは、インナーリード部７１ｅに一体に設けられ、チップ搭載領域７１ａ、７１ｂの反対側に突出している。アウターリード部７１ｃとアウターリード部７１ｄは、Ｘ方向に分離している。
The
第２リードフレーム７２の裏面（樹脂フレーム８０で覆われていない部分）７２ｃはカソード側外部電極として機能する。第１リードフレーム７１のアウターリード部７１ｃ、７１ｄの裏面（樹脂フレーム８０で覆われていない部分）は、樹脂フレーム８０の一部８２によって２つのアノード側外部電極に分離されている。
The back surface (the portion not covered by the resin frame) 72c of the
図７（ｂ）は、半導体発光装置の裏面（実装面）の模式図であり、第２リードフレーム７２の裏面７２ｃ、第１リードフレーム７１のアウターリード部７１ｃ、７１ｄの裏面を表す。第２リードフレーム７２の裏面７２ｃ、第１リードフレーム７１のアウターリード部７１ｃ、７１ｄの裏面は、例えば矩形状パターンで形成されている。
FIG. 7B is a schematic view of the back surface (mounting surface) of the semiconductor light emitting device, and shows the
第２リードフレーム７２の裏面７２ｃ、第１リードフレーム７１のアウターリード部７１ｃおよび７１ｄの裏面のそれぞれの第２方向（Ｙ方向）の幅は等しい。図７（ｂ）に示す半導体発光装置の裏面（実装面）において第２方向（Ｙ方向）は第１方向（Ｘ方向）に直交する。アウターリード部７１ｃの裏面のＸ方向の幅は、第２リードフレーム７２の裏面７２ｃのＸ方向の幅、およびアウターリード部７１ｄの裏面のＸ方向の幅よりも大きい。したがって、チップ搭載領域７１ａの下のアウターリード部７１ｃの裏面の面積は、アウターリード部７１ｄの裏面の面積および第２リードフレーム７２の裏面７２ｃの面積よりも大きい。したがって、蛍光体層６０の熱およびチップ２０の熱を、蛍光体層６０およびチップ２０の下に設けられた広い面積のアウターリード部７１ｃを通じて実装基板へと放熱することができる。
The widths in the second direction (Y direction) of the
第２リードフレーム７２の裏面７２ｃのＸ方向の幅と、アウターリード部７１ｄの裏面のＸ方向の幅は等しい。第２リードフレーム７２の裏面７２ｃの面積と、アウターリード部７１ｄの裏面の面積は等しい。アウターリード部７１ｄの裏面とアウターリード部７１ｃの裏面との間のピッチと、アウターリード部７１ｃの裏面と第２リードフレーム７２の裏面７２ｃとの間のピッチは等しい。
The width of the
アウターリード部７１ｄの裏面と第２リードフレーム７２の裏面７２ｃとの間に、アウターリード部７１ｃの裏面が設けられている。アウターリード部７１ｄの裏面とアウターリード部７１ｃの裏面との間には樹脂フレーム８０の一部８２が設けられている。その樹脂フレーム８０の一部８２の上で、インナーリード部７１ｅは分離されずつながっている。アウターリード部７１ｃの裏面と第２リードフレーム７２の裏面７２ｃとの間には樹脂フレーム８０の一部８３が設けられている。
The back surface of the
第２リードフレーム７２の裏面７２ｃは、実装基板（回路基板）のカソード側ランドパターンに、はんだを介して接合される。第１リードフレーム７１のアウターリード部７１ｃ、７１ｄの裏面は、実装基板（回路基板）のアノード側ランドパターンに、はんだを介して接合される。
The
図７（ｂ）に示す実装面のレイアウトによれば、外部電極（第２リードフレーム７２の裏面７２ｃ、第１リードフレーム７１のアウターリード部７１ｃ、７１ｄの裏面）が、実装面の中心に対して対称配置されている。このため、溶融したはんだが、実装面の中心に対して偏りなく対称的に外部電極にぬれ広がり、実装時に半導体発光装置が傾きにくく、所望の配光特性にしやすい。また、アノード側の第１リードフレーム７１は、実装面側のアウターリード部７１ｃ、７１ｄは２つに分離されているが、インナーリード部７１ｅを介して一体の１つの部品（第１リードフレーム７１）として形成されているため、部品数の増大をまねかない。
According to the layout of the mounting surface shown in FIG. 7B, the external electrodes (the
壁部８１の内壁８１ａで囲まれた、第１リードフレーム７１のチップ搭載領域７１ａには、蛍光体層６０が設けられている。蛍光体層６０は、チップ２０を覆っている。
The
パッケージの上面には、チップ２０、蛍光体層６０および壁部８１を覆うようにレンズ９１が設けられている。レンズ９１は、発光素子２２の放射光および蛍光体６１の放射光に対して透明な透明樹脂で形成されている。
A
壁部８１は、発光素子２２の放射光および蛍光体６１の放射光に対する反射率が高い白色樹脂で形成されている。
The
本実施形態において、パッケージを製造するにあたっては、第１リードフレーム７１および第２リードフレーム７２が金型に配置される。その金型内に白色樹脂を流し込み、加熱加圧し、硬化させる。これにより、第１リードフレーム７１、第２リードフレーム７２、および樹脂フレーム８０が一体に結合された図８（ａ）〜（ｃ）に示すパッケージが形成される。
In the present embodiment, when manufacturing a package, the
その後、壁部８１の内壁８１ａで囲まれたチップ搭載領域７１ａに、ボンディングペーストを介してチップ２０をマウントする。
Thereafter, the
チップ搭載領域７１ａの外形サイズ（面積）は、チップ２０の外形サイズ（チップ２０の上面面積または底面面積）よりもわずかに大きく、壁部８１に干渉することなくチップ２０をチップ搭載領域７１ａにマウントすることができる。したがって、壁部８１の内壁８１ａと、チップ２０の側部との間にはギャップが形成される。
The outer size (area) of the
壁部８１の内壁８１ａは、チップ２０の側部に対向しつつ、チップ２０の側部の周囲を連続して囲んでいる。チップ２０の側部と、壁部８１の内壁８１ａとの間の距離は、チップ２０の厚さよりも小さい。
The
壁部８１がチップ２０の側部に近接していることで、レンズ２０の内側で反射した戻り光がチップ２０の側部に入射し難くなる。この結果、シリコン基板２１での光の吸収損失を抑えて、パッケージ外部への光取り出し効率を高めることができる。
Since the
また、本実施形態においても、チップマウントの作業性、およびチップ側部への光入射低減の両方を考慮し、チップ２０の側部と、壁部８１の内壁８１ａとの間の距離（最短距離、最大距離、または平均距離）は、３０μｍ以上１５０μｍ以下が望ましい。
Also in the present embodiment, the distance between the side of the
チップ２０の側部に近接して対向する壁部８１は、チップ側部からの光を反射させるのではなく、チップ側部への光入射を遮る壁として機能する。
壁部８１の内壁８１ａの上端が下端よりもチップ２０の側部から遠ざかるように壁部８１の内壁８１ａが傾斜していると、チップ２０の側部に光が入射しやすくなる。
逆に、壁部８１の内壁８１ａの上端が下端よりもチップ２０の側部に近づくように壁部８１の内壁８１ａが傾斜していると、チップマウントの作業性が低下する。
したがって、チップマウントの作業性、およびチップ側部への光入射低減の両方を考慮し、壁部８１の内壁８１ａは、チップ２０の側部に対して平行に対向して、チップ２０の側部を囲んでいる。
The
When the
Conversely, if the
Therefore, in consideration of both the workability of the chip mount and the reduction of light incidence on the chip side, the
ここでの「平行」も、上記実施形態と同様、壁部８１の内壁８１ａと、チップ２０の側部とが、数学的に厳密に平行であることに限らず、チップ側部への光入射を著しく増大させない程度の傾きも含み、壁部８１の内壁８１ａと、チップ２０の側部とが実質的に平行であればよい。
The “parallel” here is not limited to the fact that the
すなわち、壁部８１の内壁８１ａが、リードフレーム７１の上面に対して正確に垂直であることに限らず、金型成形上などの理由から、壁部８１の内壁８１ａがリードフレーム７１の上面に対してわずかに傾いていてもよい。
That is, the
壁部８１の側壁には金型から離型しやすくするためのテーパーがつけられる。ただし、チップ側部に対向する内壁８１ａの傾斜角度を大きくすると、戻り光がチップ側部に入射しやすくなる。そのため、壁部８１の内壁８１ａの傾斜はわずかである。壁部８１の内壁８１ａと、リードフレーム７１、７２の上面とがなす角は、壁部８１の外壁８１ｂと、リードフレーム７１、７２の上面とがなす角よりも小さい。内壁８１ａの方が、外壁８１ｂよりもリードフレーム７１、７２の上面に対して垂直に近い角度になっている。
The side wall of the
また、チップ２０の側部の下端と、壁部８１の内壁８１ａとの間の距離と、チップ２０の側部の上端と、壁部８１の内壁８１ａとの間の距離との差が等しい場合に限らず、上記距離間に差がある場合も、壁部８１の内壁８１ａと、チップ２０の側部とは実質的に平行であると言える。
When the difference between the distance between the lower end of the side of the
リードフレーム７１、７２の表面には、前述した実施形態と同様、銀の膜が形成されている。本実施形態によれば、リードフレーム７１、７２におけるチップ搭載領域およびワイヤボンディング領域以外の領域の表面が、樹脂フレーム８０で覆われている。
A silver film is formed on the surfaces of the lead frames 71 and 72 as in the above-described embodiment. According to the present embodiment, the surfaces of the lead frames 71 and 72 other than the chip mounting region and the wire bonding region are covered with the
リードフレーム７１のチップ搭載領域７１ａ、７１ｂ以外の上面、およびリードフレーム７２のワイヤボンディング領域７２ａ、７２ｂ以外の上面が、高い反射率をもつ白色樹脂である樹脂フレーム８０で覆われている。このため、銀の露出面積を減らすことで、銀を硫化しにくくし、銀による高い反射率を維持できる。
The upper surface of the
また、本実施形態によれば、壁部８１の高さはチップ２０の厚さよりも大きい。チップ２０上における壁部８１で囲まれた領域に、蛍光体層６０が設けられている。蛍光体層６０は、壁部８１で囲まれた領域の範囲内のチップ２０上に制限されて設けられている。
According to the present embodiment, the height of the
リードフレーム７１、７２間の樹脂８０の上に蛍光体層６０が設けられていない。樹脂８０よりも放熱性に優れた金属のリードフレーム７１上に蛍光体層６０が収まっている。
The
したがって、蛍光体層６０で発生した熱を、蛍光体層６０直下のチップ２０および第１リードフレーム７１を通じて、比較的短い経路で実装基板へと放熱することができる。
Therefore, the heat generated in the
また、レンズ９１は、チップ２０および蛍光体層６０が設けられた領域を覆い、ツェナーダイオード５１は覆っていない。したがって、レンズ９１の内側で反射した戻り光がツェナーダイオード５１に入射しない。このため、戻り光によるツェナーダイオード５１の劣化がない。
The
図９は、図１（ｂ）に示す半導体発光装置の変形例を示す模式断面図である。 FIG. 9 is a schematic sectional view showing a modification of the semiconductor light emitting device shown in FIG.
図９に示す半導体発光装置によれば、チップ２０、壁部３３、およびツェナーダイオード５１が設けられた領域は、透明層６５で覆われている。その透明層６５の上に蛍光体層６０が設けられている。
According to the semiconductor light emitting device shown in FIG. 9, the region where the
透明層６５は、発光素子２２の放射光および蛍光体６１の放射光に対して透明な透明樹脂で形成されている。あるいは、透明層６５は光散乱層として機能する。すなわち、透明層６５は、発光素子２２の放射光を散乱させる複数の粒子状の散乱材（例えばチタン化合物）と、複数の散乱材を一体化し発光素子２２の放射光を透過させる結合材（例えば透明樹脂）とを含む。
The
図１０は、図７（ａ）に示す半導体発光装置の変形例を示す模式断面図である。 FIG. 10 is a schematic sectional view showing a modified example of the semiconductor light emitting device shown in FIG.
チップ２０上に、蛍光体を含む樹脂がポッティングされる。このとき、樹脂に沈降防止剤を添加しない。蛍光体は、樹脂成分よりも比重が重いため、自重によりチップ２０の表面に沈降する。
A resin containing a phosphor is potted on the
蛍光体の沈降により、蛍光体がチップ２０の表面近くに偏在する。このため、薄い蛍光体層６０でチップ２０の表面（上面および側面）を覆うことができる。蛍光体層６０の厚さは、チップ２０の厚さよりも薄い。
Due to the sedimentation of the phosphor, the phosphor is unevenly distributed near the surface of the
チップ２０に近い領域（直上）で蛍光発光させることで、蛍光体の熱をチップ２０を通してリードフレーム７１に逃がしやすくなる。このため、蛍光体発光時の温度上昇を抑制でき、熱による特性および寿命の低下を抑制できる。
By causing fluorescent light to be emitted in a region (immediately above) close to the
また、チップ２０表面上に均一な厚さで蛍光体層６０を形成しやすくなり、蛍光体層６０の厚みばらつきによる色割れ抑制が可能になる。
Further, it becomes easy to form the
図１１（ａ）は、他の実施形態の半導体発光装置の、図７（ａ）と同様の模式断面図である。図７（ａ）の実施形態と同様の要素には同じ符号を付し、その詳細な説明は省略する。 FIG. 11A is a schematic cross-sectional view of a semiconductor light emitting device according to another embodiment, similar to FIG. 7A. Elements similar to those in the embodiment of FIG. 7A are denoted by the same reference numerals, and detailed description thereof will be omitted.
壁部８１で囲まれた領域に蛍光体層６４が設けられている。蛍光体層６４は、樹脂（バインダー）と、樹脂中に分散された複数の蛍光体６１と、樹脂中に分散された複数の光散乱材６３とを有する。樹脂は、例えばシリコーン樹脂である。
The
チップ２０上に、蛍光体６１および光散乱材６３を含む樹脂がポッティングされる。このとき、樹脂に沈降防止剤を添加しない。蛍光体６１は、樹脂成分および光散乱材６３よりも比重が重いため、自重によりチップ２０の表面に沈降する。蛍光体６１の沈降により、蛍光体６１がチップ２０の表面近くに偏在する。チップ２０側で、蛍光体６１の濃度（密度）は、光散乱材６３の濃度（密度）よりも高い。そのため、蛍光体６１の熱をチップ２０を通してリードフレーム７１に逃がしやすくなる。
A resin containing the
光散乱材６３は、例えば酸化シリコンの粒子である。発光素子２２の発光光（例えば青色光）は、光散乱材６３で散乱され、横方向に拡散される。そのため、横方向から出射される光が、真上方向に出射される光に比べて、蛍光体６１の発光光の色み（例えば黄色み）を帯びる色割れを抑えることができる。半導体発光装置を見る角度に依存する色度ばらつきを抑え、所望の色の均一発光が可能になる。
The
レンズ９１に光散乱材を分散させると、光の拡散によってレンズ効果が損なわれる。これは、光取り出し効率の低下、発光点の半球状レンズ中心からのずれの原因となり得る。発光点のレンズ中心からのずれは、２次レンズと光軸合わせるなどのマッチングを難しくする。
When a light scattering material is dispersed in the
これに対して、実施形態によれば、レンズ９１には光散乱材を分散させず、蛍光体６１を含む樹脂に分散させている。このため、レンズ９１による所望のレンズ効果を発揮できる。
On the other hand, according to the embodiment, the light scattering material is not dispersed in the
また、図１１（ｂ）に示すように、チップ２０上に、蛍光体６１が分散された樹脂シート（蛍光体樹脂層）６０を貼り付け、その樹脂シート６０の上に、光散乱材６３が分散された樹脂シート（光散乱樹脂層）６６を貼り付けてもよい。
Also, as shown in FIG. 11B, a resin sheet (phosphor resin layer) 60 in which a
この場合も、蛍光体６１がチップ２０の表面近くに偏在するため、蛍光体６１の熱をチップ２０を通してリードフレーム７１に逃がしやすくなる。また、発光素子２２の発光光（例えば青色光）は、光散乱材６３で散乱され、横方向に拡散されるため、横方向から出射される光が、真上方向に出射される光に比べて、蛍光体６１の発光光の色み（例えば黄色み）を帯びる色割れを抑えることができる。また、レンズ９１は光散乱材を含まないため、レンズ９１による所望のレンズ効果を発揮できる。
Also in this case, since the
図１２は、レンズ９１の模式側面図である。この図１２に示すレンズ９１は、前述した図７（ａ）、図１０、図１１（ａ）および図１１（ｂ）に示す半導体発光装置に適用できる。
FIG. 12 is a schematic side view of the
レンズ９１は、例えば球面の一部である凸面９３と、凸面９３とは曲率（曲率半径）が異なる側面９２とを有する。レンズ９１の外形線は楕円の一部である、または楕円の一部で近似される。ここで、「楕円」とは、数学的な楕円だけでなく、異なる曲率の線が連続しているものも含む。
The
凸面９３の中心はレンズ９１の最高点に位置する。ここでの高さはチップ２０側を基準にした高さであり、チップ２０を垂直に貫通する方向に沿った高さを表す。図１２に示す側面視において、凸面９３の中心から沿面距離で最も遠い凸面９３の下端に、側面９２が連続している。側面９２の高さは、凸面９３の高さよりも低い。
The center of the
側面９２の曲率は、凸面９３の曲率よりも小さい。凸面９３および側面９２は、変曲点を介さずに連続している。すなわち、凸面９３と側面９２は、曲率の符号が同じであり、側面９２はレンズ９１の内側に向かった凸となっていない。
The curvature of the
このような形状のレンズ９１は、横方向から出射される光が、真上方向に出射される光に比べて、蛍光体の発光光の色み（例えば黄色み）を帯びる色割れを抑える。
The
図１３（ａ）および（ｂ）は、図１２に示すレンズ９１を有する実施形態の半導体発光装置のΔＣｘおよびΔＣｙをシミュレーションした結果を表す。
FIGS. 13A and 13B show the results of simulating ΔCx and ΔCy of the semiconductor light emitting device of the embodiment having the
ＣｘおよびＣｙは、ＣＩＥ色度図の座標を表す。図１３（ａ）および（ｂ）における横軸は、半導体発光装置の真上方向（０°）を基準とした光出射方向（角度）を表す。 Cx and Cy represent the coordinates of the CIE chromaticity diagram. The horizontal axis in FIGS. 13A and 13B represents the light emission direction (angle) with reference to the direction directly above (0 °) the semiconductor light emitting device.
図１３（ａ）における縦軸は、０°のＣｘの値に対するＣｘの相対変化ΔＣｘを表す。
図１３（ｂ）における縦軸は、０°のＣｙの値に対するＣｙの相対変化ΔＣｙを表す。
The vertical axis in FIG. 13A represents the relative change ΔCx of Cx with respect to the value of Cx at 0 °.
The vertical axis in FIG. 13B represents the relative change ΔCy of Cy with respect to the value of Cy at 0 °.
図１３（ａ）の結果より、ΔＣｘがＡＮＳＩ（American National Standards Institute）規格の０．０６以内に収まっていることがわかる。
図１３（ｂ）の結果より、ΔＣｙがＡＮＳＩ規格の０．１２以内に収まっていることがわかる。
すなわち、図１２の形状のレンズ９１は色割れを抑制する。
From the result of FIG. 13A, it can be seen that ΔCx is within 0.06 of the ANSI (American National Standards Institute) standard.
From the result of FIG. 13B, it is understood that ΔCy is within 0.12 of the ANSI standard.
That is, the
図１４は、前述した図６（ｂ）に示す上面図に、レンズ９８を重ねて図示した上面図である。
FIG. 14 is a top view in which the
レンズ９８は、図１４に示す上面視で、１つの第１部分９８ｂと、複数（例えば４つ）の第２部分９８ａとが組み合わされた形状に形成されている。第２部分９８ａを除外して第１部分９８ｂをひとつながりにすると円形状になる。
The
第１部分９８ｂは、チップ２０および蛍光体層６０を含む四角形状の発光領域の四隅以外を覆っている。４つの第２部分９８ａのそれぞれは、四角形状の発光領域の四隅を覆っている。第２部分９８ａは、発光領域の隅を覆うように、第１部分９８ｂの外周側に突出している。
The
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 Although several embodiments of the present invention have been described, these embodiments are provided by way of example and are not intended to limit the scope of the invention. These new embodiments can be implemented in other various forms, and various omissions, replacements, and changes can be made without departing from the spirit of the invention. These embodiments and their modifications are included in the scope and gist of the invention, and are also included in the invention described in the claims and their equivalents.
１１，７１…第１リードフレーム、１２，７２…第２リードフレーム、２０…チップ、２１…基板、２２…発光素子、３０，８０…樹脂フレーム、３３，３２ａ，８１…壁部、３２…リフレクタ、３３ａ…内壁、３３ｂ…外壁、５１…ツェナーダイオード、６０…蛍光体層、６１…蛍光体、６３…光散乱材、９１…レンズ
11, 71: first lead frame, 12, 72: second lead frame, 20: chip, 21: substrate, 22: light emitting element, 30, 80: resin frame, 33, 32a, 81: wall, 32:
Claims (15)
前記リードフレーム上に搭載され、シリコン基板と、前記シリコン基板上に設けられた発光素子とを有するチップと、
前記チップの側部に対向し、前記リードフレームの上面に対して鈍角を形成して傾斜して設けられた内壁と、前記内壁の反対側の外壁とを有する壁部と、
前記リードフレームの外縁部に設けられたリフレクタと、
前記リフレクタで囲まれた領域における少なくとも前記チップの上に設けられ、蛍光体を有する蛍光体層と、
を備え、
前記壁部は、前記発光素子の放射光および前記蛍光体の放射光に対する反射性を有し、
前記チップの前記側部と、前記壁部の前記内壁との間の距離は、前記チップの厚さよりも小さく、
前記リードフレームの上面と前記内壁とがなす角は、前記リードフレームの前記上面と前記外壁とがなす角よりも小さく、
前記リフレクタの内壁は、前記リードフレームの上面に対して鈍角を形成して傾斜し、
前記壁部の高さは前記チップの厚さよりも大きい半導体発光装置。 A lead frame,
A chip mounted on the lead frame and having a silicon substrate and a light emitting element provided on the silicon substrate,
Opposite to the side of the chip, an inner wall formed obliquely to form an obtuse angle with respect to the upper surface of the lead frame, and a wall having an outer wall opposite to the inner wall,
A reflector provided at the outer edge of the lead frame;
A phosphor layer provided on at least the chip in a region surrounded by the reflector and having a phosphor,
With
The wall has reflectivity to the emitted light of the light emitting element and the emitted light of the phosphor,
The distance between the side of the chip and the inner wall of the wall is less than the thickness of the chip,
An angle formed between the upper surface of the lead frame and the inner wall is smaller than an angle formed between the upper surface of the lead frame and the outer wall,
An inner wall of the reflector forms an obtuse angle with respect to an upper surface of the lead frame and is inclined,
Size has a semiconductor light emitting device than the thickness of the height of the wall above the chip.
前記リードフレーム上に搭載され、シリコン基板と、前記シリコン基板上に設けられた発光素子とを有するチップと、
前記チップの側部に対向し、前記リードフレームの上面に対して鈍角を形成して傾斜して設けられた内壁と、前記内壁の反対側の外壁とを有する壁部と、
前記壁部の前記内壁の内側の領域の範囲内の前記チップ上に設けられ、蛍光体を有し、前記チップよりも薄い蛍光体層と、
を備え、
前記壁部は、前記発光素子の放射光および前記蛍光体の放射光に対する反射性を有し、
前記チップの前記側部と、前記壁部の前記内壁との間の距離は、前記チップの厚さよりも小さく、
前記リードフレームの前記上面と前記内壁とがなす角は、前記リードフレームの前記上面と前記外壁とがなす角よりも小さく、
前記壁部の高さは前記チップの厚さよりも大きい半導体発光装置。 A lead frame,
A chip mounted on the lead frame and having a silicon substrate and a light emitting element provided on the silicon substrate,
Opposite to the side of the chip, an inner wall formed obliquely to form an obtuse angle with respect to the upper surface of the lead frame, and a wall having an outer wall opposite to the inner wall,
A phosphor layer provided on the chip within a range of a region inside the inner wall of the wall portion, the phosphor layer being thinner than the chip;
With
The wall has reflectivity to the emitted light of the light emitting element and the emitted light of the phosphor,
The distance between the side of the chip and the inner wall of the wall is less than the thickness of the chip,
An angle formed by the upper surface of the lead frame and the inner wall is smaller than an angle formed by the upper surface of the lead frame and the outer wall,
Size has a semiconductor light emitting device than the thickness of the height of the wall above the chip.
前記リードフレームにおける前記第１領域および前記第２領域以外の領域の表面が、白色樹脂で覆われている請求項１〜６のいずれか１つに記載の半導体発光装置。 The lead frame has a first region where the chip is mounted, and a second region where a wire is bonded,
The semiconductor light emitting device according to claim 1, wherein a surface of a region other than the first region and the second region in the lead frame is covered with a white resin.
樹脂と、
前記樹脂中に分散された複数の前記蛍光体と、
前記樹脂中に分散された複数の光散乱材と、
を有する請求項１〜８のいずれか１つに記載の半導体発光装置。 The phosphor layer,
Resin and
A plurality of the phosphor dispersed in the resin,
A plurality of light scattering materials dispersed in the resin,
The semiconductor light emitting device according to claim 1, comprising:
凸面と、
前記凸面の下に続き、前記凸面よりも曲率が小さい側面と、
を有する請求項９または１３に記載の半導体発光装置。 The lens is
A convex surface,
Following the convex surface, a side surface having a smaller curvature than the convex surface,
The semiconductor light emitting device according to claim 9, comprising:
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/838,850 US20160079217A1 (en) | 2014-09-12 | 2015-08-28 | Semiconductor light emitting device and lead frame |
| CN201510556155.8A CN105428511A (en) | 2014-09-12 | 2015-09-02 | Semiconductor light emitting device and lead frame |
| TW104128920A TW201611358A (en) | 2014-09-12 | 2015-09-02 | Semiconductor light emitting device and lead frame |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014187089 | 2014-09-12 | ||
| JP2014187089 | 2014-09-12 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2016063210A JP2016063210A (en) | 2016-04-25 |
| JP2016063210A5 JP2016063210A5 (en) | 2018-03-15 |
| JP6653119B2 true JP6653119B2 (en) | 2020-02-26 |
Family
ID=55798306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015022237A Expired - Fee Related JP6653119B2 (en) | 2014-09-12 | 2015-02-06 | Semiconductor light emitting device and lead frame |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP6653119B2 (en) |
| TW (1) | TW201611358A (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016207739A (en) | 2015-04-17 | 2016-12-08 | 株式会社東芝 | Semiconductor light emitting device and manufacturing method of the same |
| JP6793139B2 (en) * | 2018-01-25 | 2020-12-02 | 日機装株式会社 | Semiconductor light emitting device |
| JP7790949B2 (en) * | 2021-12-09 | 2025-12-23 | ローム株式会社 | Semiconductor light-emitting device |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101080355B1 (en) * | 2004-10-18 | 2011-11-04 | 삼성전자주식회사 | Light emitting diode, lens for the same |
| JP5212777B2 (en) * | 2007-11-28 | 2013-06-19 | スタンレー電気株式会社 | Semiconductor light emitting device and lighting device |
| JP4985416B2 (en) * | 2008-01-16 | 2012-07-25 | 豊田合成株式会社 | Light emitting device |
| JP2009224431A (en) * | 2008-03-14 | 2009-10-01 | Nichia Corp | Semiconductor device |
| JP2011233645A (en) * | 2010-04-26 | 2011-11-17 | Panasonic Corp | A semiconductor device and a method for manufacturing thereof |
| JP2013089717A (en) * | 2011-10-17 | 2013-05-13 | Rohm Co Ltd | Led module |
| JP2014036083A (en) * | 2012-08-08 | 2014-02-24 | Toshiba Corp | Semiconductor light-emitting device |
| CN103199183B (en) * | 2013-04-08 | 2016-01-27 | 厦门市三安光电科技有限公司 | A kind of encapsulating structure improving vertical LED chip brightness |
-
2015
- 2015-02-06 JP JP2015022237A patent/JP6653119B2/en not_active Expired - Fee Related
- 2015-09-02 TW TW104128920A patent/TW201611358A/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016063210A (en) | 2016-04-25 |
| TW201611358A (en) | 2016-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6387954B2 (en) | Method for manufacturing light emitting device using wavelength conversion member | |
| US8785957B2 (en) | Light-emitting device | |
| CN113039653B (en) | Light Emitting Diode Package | |
| JP6628739B2 (en) | Light emitting device | |
| CN102479910A (en) | Led module | |
| US20140042472A1 (en) | Semiconductor light-emitting device | |
| JP2016058689A (en) | Semiconductor light-emitting device | |
| US20200303596A1 (en) | Light-emitting device package and lighting module | |
| US20160079217A1 (en) | Semiconductor light emitting device and lead frame | |
| US10714460B2 (en) | Light emitting device and manufacturing method thereof | |
| JP6700265B2 (en) | Light emitting device and manufacturing method thereof | |
| JP6619966B2 (en) | Semiconductor light emitting device | |
| JP6653119B2 (en) | Semiconductor light emitting device and lead frame | |
| US20150076541A1 (en) | Light-emitting device | |
| JP5849694B2 (en) | Light emitting device and manufacturing method thereof | |
| JP6575828B2 (en) | Light emitting device and light emitting module | |
| US20160079487A1 (en) | Semiconductor light-emitting device | |
| JP2009099823A (en) | Light emitting device | |
| JP7082280B2 (en) | Light emitting device | |
| WO2014162650A1 (en) | Light-emitting device | |
| KR102019498B1 (en) | Light emitting device and lighting system | |
| KR102689067B1 (en) | Light emitting device package and light source unit | |
| JP6602111B2 (en) | Semiconductor light emitting device | |
| KR101705372B1 (en) | The light- | |
| JP2016219654A (en) | Semiconductor light emitting device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20171130 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180205 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180205 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181010 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181107 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181219 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190306 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190508 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20190521 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20190628 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200127 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6653119 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |