JP6638817B2 - Semiconductor module - Google Patents
Semiconductor module Download PDFInfo
- Publication number
- JP6638817B2 JP6638817B2 JP2018534266A JP2018534266A JP6638817B2 JP 6638817 B2 JP6638817 B2 JP 6638817B2 JP 2018534266 A JP2018534266 A JP 2018534266A JP 2018534266 A JP2018534266 A JP 2018534266A JP 6638817 B2 JP6638817 B2 JP 6638817B2
- Authority
- JP
- Japan
- Prior art keywords
- communication
- control circuit
- terminal
- circuit
- communication control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 177
- 238000004891 communication Methods 0.000 claims description 296
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 21
- 238000009413 insulation Methods 0.000 claims description 6
- 238000012806 monitoring device Methods 0.000 description 26
- 230000007257 malfunction Effects 0.000 description 10
- 230000005855 radiation Effects 0.000 description 9
- 238000001514 detection method Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 8
- 238000012986 modification Methods 0.000 description 8
- 230000004048 modification Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000008859 change Effects 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
- H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
- H01L25/18—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Control Of Voltage And Current In General (AREA)
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Description
本開示は半導体モジュールに関する。 The present disclosure relates to a semiconductor module.
本出願は、2016年8月17日出願の日本出願第2016-160140号に基づく優先権を主張し、前記日本出願に記載された全ての記載内容を援用するものである。 This application claims priority based on Japanese Patent Application No. 2016-160140 filed on August 17, 2016, and incorporates all the contents described in the Japanese application.
半導体モジュールとして、特許文献1に記載の半導体モジュールが知られている。特許文献1に記載の半導体モジュールは、電力変換用の半導体素子と、半導体素子の制御電極を駆動する駆動回路と、駆動回路の動作を制御する制御回路と、半導体素子の特性を記憶した記憶装置とを備える。特許文献1に記載の半導体モジュールでは、記憶装置と制御回路とが通信することで、例えば半導体モジュールの動作中に半導体素子の特性を制御回路が取得し、その特性に応じて駆動回路を介して半導体素子を制御回路が駆動する。 As a semiconductor module, a semiconductor module described in Patent Document 1 is known. The semiconductor module described in Patent Literature 1 includes a semiconductor element for power conversion, a drive circuit for driving a control electrode of the semiconductor element, a control circuit for controlling operation of the drive circuit, and a storage device storing characteristics of the semiconductor element. And In the semiconductor module described in Patent Document 1, by communication between the storage device and the control circuit, for example, the control circuit acquires the characteristics of the semiconductor element during the operation of the semiconductor module, and via the drive circuit according to the characteristics. The control circuit drives the semiconductor element.
本開示の一側面に係る半導体モジュールは、半導体素子と、上記半導体素子を駆動する駆動制御部と、上記駆動制御部と通信可能であり、上記半導体素子の素子情報を記録する記憶装置と、上記記憶装置と上記駆動制御部との間の通信経路上に設けられており、通信制御信号に応じて、上記通信経路を通信可能状態及び通信不可状態に切り替える通信制御回路と、を含む。 A semiconductor module according to an aspect of the present disclosure includes a semiconductor device, a drive control unit that drives the semiconductor device, a storage device that can communicate with the drive control unit, and records element information of the semiconductor device, A communication control circuit that is provided on a communication path between the storage device and the drive control unit and that switches the communication path between a communicable state and a non-communicable state according to a communication control signal.
特許文献1に記載されている半導体モジュールのような電力用の半導体素子のスイッチング速度は速くなってきている。この場合、例えば、特許文献2で指摘されているように、大きな放射・伝導ノイズが発生する。そのため、例えば、特許文献1における記憶装置と制御回路との通信をシリアル通信の一例であるI2C(Inter−Integrated−Circuit)方式で行う場合、通信するための通信線にノイズが重畳する場合があり得る。このように、通信線にノイズが重畳すると、そのノイズを通信信号であると制御回路が誤って認識するおそれがある。制御回路がノイズを通信信号であると誤って認識した場合には、誤った特性に基づいて、制御回路が、駆動回路を介して半導体素子を駆動するため、半導体素子が誤動作する。
The switching speed of a power semiconductor element such as a semiconductor module described in Patent Document 1 is increasing. In this case, for example, as pointed out in
そこで、本開示は、半導体素子の誤動作を抑制可能な半導体モジュールを提供することを目的の1つとする。 Therefore, an object of the present disclosure is to provide a semiconductor module capable of suppressing a malfunction of a semiconductor element.
以下、図面を参照して本開示の技術の実施形態について説明する。図面の説明において、同一要素には同一符号を付し、重複する説明を省略する。
[実施形態の説明]
最初に、本開示の技術の実施形態の内容を列記して説明する。Hereinafter, embodiments of the technology of the present disclosure will be described with reference to the drawings. In the description of the drawings, the same elements will be denoted by the same reference symbols, without redundant description.
[Description of Embodiment]
First, the contents of the embodiments of the technology of the present disclosure will be listed and described.
一形態に係る半導体モジュールは、半導体素子と、上記半導体素子を駆動する駆動制御部と、上記駆動制御部と通信可能であり、上記半導体素子の素子情報を記録する記憶装置と、上記記憶装置と上記駆動制御部との間の通信経路上に設けられており、通信制御信号に応じて、上記通信経路を通信可能状態及び通信不可状態に切り替える通信制御回路と、を含む。 A semiconductor module according to an aspect includes a semiconductor element, a drive control unit that drives the semiconductor element, a storage device that can communicate with the drive control unit, and records element information of the semiconductor element, A communication control circuit that is provided on a communication path with the drive control unit and switches the communication path between a communicable state and a non-communicable state according to a communication control signal.
この構成では、半導体素子の素子情報が記憶されている記憶装置と、駆動制御部とが通信可能である。よって、駆動制御部は、記憶装置に記憶されている素子特性情報を参照し、半導体素子固有の素子特性に応じて半導体素子を駆動できる。その結果、半導体モジュールでは、半導体素子の特性を有効に活用できる。更に、記憶装置と駆動制御部との通信経路上に、通信制御回路が設けられており、通信制御回路は、上記記憶装置と上記駆動制御部との通信を制御する。したがって、例えば、半導体素子がスイッチング動作することで生じる放射・伝導ノイズが通信経路に重畳されても、通信制御回路が上記通信経路を通信不可状態に切り替えている場合には、駆動制御部は、通信経路に重畳されたノイズの影響を受けない。よって、正確な素子情報を参照して駆動制御部が半導体素子を駆動可能であり、結果として、半導体素子の誤動作を抑制できる。 In this configuration, the storage device in which the element information of the semiconductor element is stored can communicate with the drive control unit. Therefore, the drive control unit can drive the semiconductor element according to the element characteristic unique to the semiconductor element with reference to the element characteristic information stored in the storage device. As a result, in the semiconductor module, the characteristics of the semiconductor element can be effectively used. Further, a communication control circuit is provided on a communication path between the storage device and the drive control unit, and the communication control circuit controls communication between the storage device and the drive control unit. Therefore, for example, even if the radiation / conduction noise generated by the switching operation of the semiconductor element is superimposed on the communication path, if the communication control circuit has switched the communication path to the communication disabled state, the drive control unit includes: It is not affected by noise superimposed on the communication path. Therefore, the drive control unit can drive the semiconductor element by referring to the accurate element information, and as a result, malfunction of the semiconductor element can be suppressed.
上記通信制御回路は、上記通信制御信号に応じて、上記通信経路を通信可能状態及び通信不可状態に切り替えるスイッチング部を有してもよい。この場合、通信制御信号に応じたスイッチング部の動作により上記通信経路を通信可能状態及び通信不可状態に切り替えられる。 The communication control circuit may include a switching unit that switches the communication path between a communication enabled state and a communication disabled state according to the communication control signal. In this case, the communication path is switched between a communication enabled state and a communication disabled state by an operation of the switching unit according to the communication control signal.
一形態に係る半導体モジュールは、上記通信経路上に設けられており、上記記憶装置と上記駆動制御部とを互いに絶縁するとともに、上記記憶装置と上記駆動制御部との間で双方向に信号を伝達可能な絶縁回路を更に有してもよい。 A semiconductor module according to an aspect is provided on the communication path, insulates the storage device and the drive control unit from each other, and transmits signals bidirectionally between the storage device and the drive control unit. It may further have an insulating circuit capable of transmitting.
この場合、絶縁回路により、通信経路が記憶装置側と駆動制御部側とに絶縁される。そのため、記憶装置と駆動制御部とに対してそれぞれ異なる基準電位を設定可能である。 In this case, the communication path is insulated by the insulating circuit between the storage device side and the drive control unit side. Therefore, different reference potentials can be set for the storage device and the drive control unit.
一形態に係る半導体モジュールにおいて、上記駆動制御部は、上記通信制御信号を生成する信号生成部を有し、上記通信制御信号は、上記駆動制御部から上記通信制御回路に入力されてもよい。 In the semiconductor module according to one aspect, the drive control unit may include a signal generation unit that generates the communication control signal, and the communication control signal may be input from the drive control unit to the communication control circuit.
一形態に係る半導体モジュールは、フォトカプラ部を含み、上記通信制御信号を生成する信号生成部を有してもよい。この場合、信号生成部がフォトカプラ部を有するため、例えば、半導体モジュールの外部に配置される外部装置の基準電位に依存せずに、上記外部装置からの信号に基づいて信号生成部が通信制御信号を生成し、その通信制御信号を通信制御回路に入力可能である。 A semiconductor module according to an embodiment may include a signal generation unit that includes a photocoupler unit and generates the communication control signal. In this case, since the signal generation unit includes the photocoupler unit, for example, the signal generation unit performs communication control based on a signal from the external device without depending on a reference potential of an external device arranged outside the semiconductor module. A signal can be generated and the communication control signal can be input to the communication control circuit.
上記駆動制御部は、上記半導体素子を駆動する駆動回路と、上記駆動回路の出力である駆動電圧及び駆動電流の少なくとも一方を制御するとともに、上記記憶装置と通信可能な制御回路と、を有してもよい。 The drive control unit includes a drive circuit that drives the semiconductor element, and a control circuit that controls at least one of a drive voltage and a drive current that are outputs of the drive circuit and that can communicate with the storage device. You may.
この場合、制御回路が記憶装置と通信し、記憶装置内の素子情報を参照可能である。そのため、制御回路が、参照した素子情報に基づいて駆動部を制御できる。 In this case, the control circuit communicates with the storage device and can refer to element information in the storage device. Therefore, the control circuit can control the drive unit based on the referenced element information.
一形態に係る半導体モジュールにおいて、上記通信経路の上記通信不可状態においては、上記通信制御回路と上記記憶装置との間を接続する上記通信経路の第1の部分が、上記通信制御回路と上記駆動制御部との間を接続する上記通信経路の第2の部分から電気的に遮断されてもよい。 In the semiconductor module according to one aspect, in the communication disabled state of the communication path, a first portion of the communication path connecting the communication control circuit and the storage device is connected to the communication control circuit and the drive unit. It may be electrically disconnected from the second part of the communication path connecting to the control unit.
この場合、駆動制御部に電気的に接続されている通信経路の長さが第2の部分のみの長さとなり短くなるので、放射・伝導ノイズの影響により駆動制御部に接続されている通信経路が受ける電圧変動が小さくなる。従って、半導体素子の誤動作を抑制できる。
[実施形態の詳細]
本開示の技術の実施形態の具体例を、以下に図面を参照しつつ説明する。本発明はこれらの例示に限定されるものではなく、請求の範囲によって示され、請求の範囲と均等の範囲内とでのすべての変更が含まれることが意図される。図面の説明においては同一要素には同一符号を付し、重複する説明を省略する。In this case, since the length of the communication path electrically connected to the drive control unit is reduced to the length of only the second portion, the communication path connected to the drive control unit is affected by radiation and conduction noise. Is less affected by the voltage. Therefore, malfunction of the semiconductor element can be suppressed.
[Details of Embodiment]
A specific example of an embodiment of the technology of the present disclosure will be described below with reference to the drawings. The present invention is not limited to these examples, but is indicated by the appended claims, and is intended to include all modifications within the scope equivalent to the appended claims. In the description of the drawings, the same elements will be denoted by the same reference symbols, without redundant description.
図1に概念的に示したように、一実施形態に係る半導体モジュール1は、半導体素子10と、駆動制御部20と、記憶装置30と、通信制御回路41,42と、を有する。半導体モジュール1は、例えばインバータなどの電力変換回路に適用される。本実施形態において、半導体モジュール1内での通信及び半導体モジュール1と外部装置との通信には、断らない限り、I2C方式の通信インターフェースを用いているとともに、二線通信方式を採用している。
As conceptually shown in FIG. 1, the semiconductor module 1 according to one embodiment includes a
半導体素子10はMOSFET(Metal−Oxide−Semiconductor Field−Effect Transistor)である。半導体素子10のドレイン及びソースのそれぞれは、半導体モジュール1の端子T1及び端子T2に接続されている。よって、端子T1及び端子T2は、半導体モジュール1のドレイン端子及びソース端子に相当する。半導体素子10は、ゲートに駆動制御部20から印加される駆動信号に応じて、ドレインとソースとの間を導通又は遮断する半導体スイッチング素子である。
The
半導体素子10の材料は、シリコンカーバイド(SiC)、窒化ガリウム(GaN)等のワイドバンドギャップ半導体である。半導体素子10の材料の例はシリコン(Si)でもよい。
The material of the
駆動制御部20は、駆動回路21と、制御回路22とを含み、半導体素子10を駆動し制御する装置である。駆動制御部20は、半導体モジュール1が有する電源電圧端子T3及び基準電位端子T4に電気的に接続されており、電源電圧端子T3及び基準電位端子T4間の電圧が供給される。電源電圧端子T3の電位は基準電位端子T4の電位より高いので、電源電圧端子T3及び基準電位端子T4それぞれは、高電圧用端子及び低電圧用端子でもある。
The
駆動回路21及び制御回路22は、駆動制御部20を構成する回路であるため、駆動回路21及び制御回路22には、電源電圧端子T3及び基準電位端子T4から供給される同じ電圧が印加される。駆動回路21及び制御回路22は、一つの装置(或いは集積回路)として実装されてもよいし、別々に実装されていてもよい。駆動回路21及び制御回路22が別々に実装されている場合、駆動回路21及び制御回路22の各々が、電源電圧端子T3及び基準電位端子T4に接続されていてもよい。
Since the
駆動回路21は、半導体素子10のゲート(制御端子)に駆動信号を印加することにより、半導体素子10におけるドレインとソースとの間が導通した状態と、ドレインとソースとの間が遮断された状態とを切り替えるための回路である。
The
制御回路22は、駆動回路21と接続されている。制御回路22は、駆動回路21の動作、すなわち、駆動回路21から出力する駆動信号の駆動電圧、駆動電流、出力タイミングなどを制御する回路である。
The
制御回路22は、半導体モジュール1の制御信号用端子T7に接続されている。制御回路22は、半導体モジュール1の外部から制御信号用端子T7を介して入力される制御信号に応じて、駆動回路21から半導体素子10に出力する駆動信号の出力タイミングを制御する。
The
制御回路22は、記憶装置30と通信経路50を介して通信可能に構成されている。制御回路22は、記憶装置30内に予め記憶されている半導体素子10の素子特性情報(例えば温度に対する半導体素子10の閾値電圧特性)に基づいて、駆動回路21が出力する駆動信号の駆動電圧及び駆動電流の少なくとも一方を制御する。
制御回路22は、通信制御回路41及び通信制御回路42に接続されている。制御回路22は、後述する通信制御信号Sscを制御信号出力端子t1から通信制御回路41及び通信制御回路42に出力する。The
The
このように駆動回路21の制御、記憶装置30との通信、及び通信制御信号Sscの出力を実現するために、制御回路22は、制御部22A、通信インターフェース22Bなどを有する。制御部22Aの例は、CPU又はFPGAである。制御部22Aが上記通信制御信号Sscを生成する。したがって、制御回路22、より具体的には、制御部22Aは、信号生成部として機能する。前述したように、通信インターフェース22Bは、I2C方式の通信インターフェースであり、二線通信方式を採用している。したがって、図1に示したように、制御回路22と記憶装置30との間の通信経路50は、データ用通信経路51とクロック用通信経路52とを含む。
In order to control the
記憶装置30は、半導体モジュール1が有する電源電圧端子T5及び基準電位端子T6に電気的に接続されており、電源電圧端子T5及び基準電位端子T6から電圧を供給される。電源電圧端子T5の電位は基準電位端子T6の電位より高いので、電源電圧端子T5及び基準電位端子T6それぞれは、高電圧用端子及び低電圧用端子でもある。基準電位端子T6に入力される基準電位は、記憶装置30においてグランドとして機能する。基準電位端子T6の電位と基準電位端子T4の電位とは同じであってもよい。図1の構成の説明では、断らない限り、基準電位端子T6の電位と基準電位端子T4の電位とは同じである。
The
記憶装置30は、記憶部31と、通信インターフェース32と、それらを制御する制御部33とを有する。記憶部31は、半導体素子10の素子特性情報を記憶している。記憶部31は、データの書き込みのみが可能に構成されていてもよいし、不揮発的なデータの書き込み及び消去が可能に構成されていてもよい。データの書き込みのみが可能な記憶部31の例は、PROM,EPROM,EEPROMである。不揮発性の記憶部31の例は、フラッシュメモリである。
The
記憶装置30は、半導体モジュール1が有するデータ信号用端子T8及びクロック信号用端子T9に接続されている。記憶部31内の半導体素子10の素子特性情報は、通信インターフェース32、データ信号用端子T8及びクロック信号用端子T9を介して、半導体モジュール1の外部に配置されている外部装置と記憶装置30とが互いに通信することにより、その外部装置から記憶装置30に書き込まれたデータである。このような素子特性情報の記憶部31への書き込みは、通常、半導体モジュール1が製造された際に、一度実施されればよい。しかし、たとえば、半導体モジュール1が半導体素子10を脱着可能に構成されている場合は、何らかの原因で半導体素子10が破損した際に半導体素子10を交換することが可能である。半導体素子10を交換した際には、交換後の半導体素子10の素子特性情報を、記憶部31に書き込むことにより、新しい半導体素子10の特性にしたがって半導体モジュール1を運用することができる。
The
通信インターフェース32は、前述したように、半導体モジュール1が製造された段階で記憶すべき素子特性情報を取得するために外部装置と通信するとともに、駆動制御部20が有する制御回路22と通信する。通信インターフェース32は、I2C方式の通信インターフェースである。
As described above, the
通信制御回路41は、通信経路50のうちデータ用通信経路51上に配置されており、データ用通信経路51を介して制御回路22に接続されると共に、データ用通信経路51とは別の制御用の信号経路を介して制御回路22と接続されている。同様に、通信制御回路42は、通信経路50のうちクロック用通信経路52上に配置されており、クロック用通信経路52を介して制御回路22に接続されると共に、クロック用通信経路52とは別の制御用の信号経路を介して制御回路22と接続されている。通信制御回路41,42は、制御用の信号経路を介して制御回路22から入力される通信制御信号Sscに応じて、記憶装置30と制御回路22との間の通信経路50、具体的にはデータ用通信経路51及びクロック用通信経路52を、通信可能状態と通信不可状態との間で切り替える。
The
通信制御信号Sscは電圧信号である。本実施形態では、図2に示したように、所定の電圧(又はそれ以上の電圧)の場合を通信可能状態に対応づけ、所定の電圧未満の場合を通信不可状態に対応づける。ただし、所定の電圧未満の場合を通信可能状態に対応づけ、所定の電圧(又はそれ以上)の場合を通信不可状態に対応づけてもよい。 The communication control signal Ssc is a voltage signal. In the present embodiment, as shown in FIG. 2, a case of a predetermined voltage (or a higher voltage) is associated with a communicable state, and a case of less than the predetermined voltage is associated with a communication disabled state. However, the case where the voltage is lower than the predetermined voltage may be associated with the communication enabled state, and the case where the voltage is the predetermined voltage (or higher) may be associated with the communication disabled state.
通信制御信号Sscが所定の電圧未満の場合、通信制御信号Sscをアサートしていないことに対応する。以下の説明では、断らない限り、通信制御信号Sscが出力又は入力されるとは、所定の電圧(又はそれ以上)の電圧が出力又は入力されることを意味する。 When the communication control signal Ssc is lower than the predetermined voltage, it corresponds to not asserting the communication control signal Ssc. In the following description, output or input of the communication control signal Ssc means output or input of a predetermined voltage (or higher) unless otherwise specified.
通信制御回路41及び通信制御回路42は、制御回路22からの通信制御信号Sscに応じてON/OFFするスイッチング部である。通信制御回路41及び通信制御回路42の例としては、トランスファゲート(トランスミッションゲート)が挙げられる。通信制御回路41及び通信制御回路42は、例えばアナログスイッチICでもよい。本実施形態では断らない限り、通信制御回路41及び通信制御回路42がON状態のときが通信可能状態であり、通信制御回路41及び通信制御回路42がOFF状態のときが通信不可状態である。
The
通信制御回路41は、制御端子41aと、第1端子41b及び第2端子41cを有する。制御端子41aは、制御信号出力端子t1に接続され、第1端子41bは、制御回路22のデータ信号用端子t2に接続され、第2端子41cは、記憶装置30のデータ信号用端子t4に接続されている。制御端子41aに通信制御信号Sscが入力された場合には、第1端子41bと第2端子41cとの間が導通し(ON状態)、制御端子41aに通信制御信号Sscが入力されていない場合には、第1端子41bと第2端子41cとの間は遮断されている(OFF状態)。
The
同様に、通信制御回路42は、制御端子42aと、第1端子42b及び第2端子42cを有する。制御端子42aは、制御信号出力端子t1と接続され、第1端子42bは、制御回路22のクロック信号用端子t3に接続され、第2端子42cは、記憶装置30のクロック信号用端子t5に接続されている。制御端子42aに通信制御信号Sscが入力された場合には、第1端子42bと第2端子42cとの間が導通し(ON状態)、制御端子42aに通信制御信号Sscが入力されていない場合には、第1端子42bと第2端子42cとの間は遮断されている(OFF状態)。
Similarly, the
通信制御回路41及び通信制御回路42の第2端子41c及び第2端子42cは、更に、抵抗R1を介して電源電圧端子T3に接続されている。換言すれば、電源電圧端子T3は、抵抗R1を介して、第2端子41c及び第2端子42cとデータ信号用端子t4及びクロック信号用端子t5との間の配線に接続されている。抵抗R1は、プルアップ抵抗として機能し、抵抗R1の値は、例えば1kΩ〜数kΩであり得る。電源電圧端子T3は、抵抗R1を介して、第1端子41b及び第1端子42bとデータ信号用端子t2及びクロック信号用端子t3に接続されていてもよい。
The
半導体モジュール1では、制御回路22が制御信号出力端子t1から通信制御信号Sscを出力すると、通信制御回路41の第1端子41b及び第2端子41cの間が導通状態に切り替えられるとともに、通信制御回路42の第1端子42b及び第2端子42cの間が導通状態に切り替えられる。すなわち、データ信号用端子t2とデータ信号用端子t4とが結線されるとともに、クロック信号用端子t3とクロック信号用端子t5とが結線される。その結果、制御回路22と記憶装置30とが互いに通信可能である。一方、制御回路22が制御信号出力端子t1から通信制御信号Sscを出力していない場合、通信制御回路41の第1端子41b及び第2端子41cの間が非導通状態(遮断状態)であるとともに、通信制御回路42の第1端子42b及び第2端子42cの間が非導通状態(遮断状態)である。すなわち、データ用通信経路51及びクロック用通信経路52が遮断されているので、制御回路22と記憶装置30とは互いに通信できない。よって、通信制御回路41及び通信制御回路42により、通信制御信号Sscに応じて、通信経路50を、通信可能状態から通信不可状態に切り替えられる。
In the semiconductor module 1, when the
次に、半導体モジュール1の作用効果について説明する。 Next, the operation and effect of the semiconductor module 1 will be described.
半導体素子10を製造する場合、通常、複数の半導体素子10が同じ条件で製造される。同じ条件で製造された各半導体素子10の素子特性は同じであることが期待されるが、製造誤差といった要因で複数の半導体素子10の素子特性にばらつきが生じる。半導体モジュール1では、半導体モジュール1に内蔵されている半導体素子10の素子特性情報を記憶装置30が記憶しており、記憶装置30と制御回路22とが通信可能である。そのため、制御回路22が記憶装置30内の素子特性情報を参照して、半導体素子10の素子特性を有効に利用しながら半導体素子10の制御が可能である。
When manufacturing the
半導体モジュール1では、通信経路50上、具体的にはデータ用通信経路51及びクロック用通信経路52上に通信制御回路41及び通信制御回路42を備えることで、半導体素子10及び半導体モジュール1の誤動作を防止可能である。この点について、半導体モジュール1が通信制御回路41及び通信制御回路42を備えない場合と比較して説明する。
In the semiconductor module 1, the
半導体モジュール1が通信制御回路41及び通信制御回路42を備えない場合を説明する。一般に、通信線を介して2つのデバイス(本実施形態では、例えば記憶装置30と駆動制御部20の制御回路22)が通信する場合、各デバイスの入力インピーダンスは高いことが知られている。特に、I2Cでは、規格においてオープンドレインインターフェースと規定されていることから、通信する2つのデバイスのそれぞれの受信端と各デバイスの電源電圧(Vcc)との間に高抵抗(例えば、1kΩ〜数kΩ)を配置する。そのため、前述したように、通信線の両端のデバイスにおける入力インピーダンスは高い。
A case where the semiconductor module 1 does not include the
一方、半導体素子10のスイッチング周波数が1000kHz〜1MHz程度まで向上すると、通信のクロック周波数(例えば数百kHz〜1MHz)とスイッチング周波数とが近くなる。更に、半導体素子10のスイッチング周波数が速くなると、大きな放射・伝導ノイズが発生することが知られている。
On the other hand, when the switching frequency of the
このように、半導体素子10のスイッチング周波数が、クロック周波数に近づき、且つ、大きな放射・伝導ノイズが発生した状態で、前述したように、通信経路50の両端の入力インピーダンスが高いと、上記放射・伝導ノイズが通信経路50を構成する通信線に重畳される。このように放射・伝導ノイズが通信線に重畳されると、例えば、駆動制御部20(具体的には、制御回路22)が、そのノイズを記憶装置30内の素子特性情報と誤って認識するおそれがある。このように、制御回路22がノイズを素子特性情報であると誤って認識すると、制御回路22が、駆動回路21を介して誤った素子特性に応じて半導体素子10を駆動する。その結果、半導体素子10が誤動作をする、若しくは不適切な動作点で動作することになる。
As described above, if the input impedance at both ends of the
これに対して、上記構成の半導体モジュール1は、通信制御回路41及び通信制御回路42を備え、通信制御回路41及び通信制御回路42は、通信制御信号Sscに基づいて、駆動制御部20の制御回路22と記憶装置30との間の通信を制御する。これにより、通信経路50(データ用通信経路51及びクロック用通信経路52)を、通信制御回路41及び通信制御回路42が通信可能状態に設定した場合にのみ、制御回路22は記憶装置30と通信して、記憶装置30内の素子特性情報を参照する。そのため、意図しない信号(ノイズ)を制御回路22が参照することが抑制される。換言すれば、制御回路22は、より確実に、正確な素子特性情報に基づいて半導体素子10を駆動可能である。その結果、半導体素子10の誤動作の防止が図られている。このような観点から、通信制御回路41及び通信制御回路42は、誤動作防止回路でもある。
On the other hand, the semiconductor module 1 having the above-described configuration includes the
放射・伝導ノイズの影響の低減を図る観点からは、通信経路50は短い方がよい。そのため、半導体モジュール1において、制御回路22と記憶装置30とが近くに配置されていることが好ましい。通信制御回路41及び通信制御回路42は、制御回路22の近傍に配置されていることが好ましい。
From the viewpoint of reducing the influence of radiation and conduction noise, the shorter the
通信経路50の通信不可状態においては、通信制御回路41と記憶装置30との間を接続する通信経路50の第1の部分が、通信制御回路41と制御回路22との間を接続する通信経路50の第2の部分から電気的に遮断されている。即ち、通信制御回路41と制御回路22との間に位置する通信経路50の第2の部分のみが制御回路22のデータ信号用端子t2とクロック信号用端子t3とに電気的に接続されている状態となる。放射・伝導ノイズの影響により、この通信経路50の第2の部分が受ける電圧変動は、第2の部分の信号線の長さが短い程小さくなる。従って、上述のように、通信制御回路41及び通信制御回路42は、制御回路22の近傍に配置されていることが好ましい。ここで「近傍に配置」とは、第2の部分の長さが短くなることにより、放射・伝導ノイズに起因する通信経路50の第2の部分の電圧変動の大きさが、制御回路22により信号情報であると誤認識されない程小さくなるような位置に配置することを意味する。
In the communication disabled state of the
半導体モジュール1では、通信に有線を使用しているため、例えば無線通信を利用する場合より、半導体モジュール1の製造コストの低減が図られている。更に、通信経路50へのノイズの影響を低減するために、例えば通信経路50を金属板で囲う必要がない。よって、半導体モジュール1の構成は、半導体モジュール1の軽量化に資する構成である。
(変形例1−1)
図3を参照して、半導体モジュール1の変形例に係る半導体モジュール1Aを説明する。Since the semiconductor module 1 uses a wire for communication, the manufacturing cost of the semiconductor module 1 is reduced as compared with the case where wireless communication is used, for example. Further, in order to reduce the influence of noise on the
(Modification 1-1)
With reference to FIG. 3, a
図3に示したように、データ用通信経路51及びクロック用通信経路52のそれぞれにおいて、通信制御回路41及び通信制御回路42と記憶装置30との間に、絶縁回路43及び絶縁回路44が設けられている。この点で、半導体モジュール1Aの構成は、図1に示した半導体モジュール1の構成と主に相違する。この相違点を中心にして、変形例に係る半導体モジュール1Aを説明する。
As shown in FIG. 3, in each of the
絶縁回路43及び絶縁回路44は、絶縁キャパシタを含み、記憶装置30と制御回路22とを絶縁する。絶縁回路43及び絶縁回路44は、記憶装置30からの信号を制御回路22側に伝達可能であるとともに、制御回路22からの信号を記憶装置30に伝達可能に構成されている。よって、絶縁回路43及び絶縁回路44は双方向アイソレータとして機能する。絶縁回路43及び絶縁回路44としては、例えば絶縁キャパシタであってもよいし、絶縁キャパシタを含む集積回路、例えばTexasInstrument社のISO1540,ISO1541等のICであり得る。
The insulating
絶縁回路43の一端(記憶装置30側の端)は、記憶装置30のデータ信号用端子t4に接続され、他端(通信制御回路41側の端)は、通信制御回路41の第2端子41cに接続されている。同様に、絶縁回路44の一端は、記憶装置30のクロック信号用端子t5に接続され、他端は、通信制御回路42の第2端子42cに接続されている。
One end (the end on the side of the storage device 30) of the insulating
絶縁回路43及び絶縁回路44を備える形態では、記憶装置30のデータ信号用端子t4及び絶縁回路43の一端は抵抗R2を介して電源電圧端子T5に接続されており、クロック信号用端子t5及び絶縁回路44の一端は、抵抗R2を介して電源電圧端子T5に接続されている。換言すれば、データ信号用端子t4及び絶縁回路43の一端を接続する配線と、クロック信号用端子t5及び絶縁回路44の一端とを接続する配線のそれぞれに、電源電圧端子T5が抵抗R2を介して接続されている。抵抗R2もプルアップ抵抗として機能し、その値の例は抵抗R1の場合と同様である。
In a mode including the insulating
本変形例では、絶縁回路43の他端(通信制御回路41側の端)及び通信制御回路41の第2端子41cと、絶縁回路44の他端(通信制御回路42側の端)及び通信制御回路42の第2端子42cとが、抵抗R1を介して電源電圧端子T3に接続されている。
In this modification, the other end of the insulating circuit 43 (the end on the side of the communication control circuit 41) and the second terminal 41c of the
絶縁回路43及び絶縁回路44が双方向に信号を伝達可能であることから、半導体モジュール1Aでは、通信制御回路41及び通信制御回路42によって、半導体モジュール1の場合と同様に、制御回路22と記憶装置30との通信を制御可能である。したがって、本変形例は、図1に示した形態の半導体モジュール1と少なくとも同様の作用効果を有する。
Since the insulating
半導体モジュール1Aでは、絶縁回路43及び絶縁回路44によって、記憶装置30と制御回路22との間の絶縁が図られている。そのため、駆動回路21及び制御回路22用のグランドとなる基準電位とは異なる基準電位を記憶装置30に基準電位端子T6から印加できる。換言すれば、基準電位端子T4及び基準電位端子T6にそれぞれ異なる電位を印加可能である。この場合、半導体モジュール1Aが汎用性を有し、例えばインバータ回路といった電力変換装置が有する上アーム側に好適に適用できる。
(第2実施形態)
図4は、第2実施形態に係る半導体モジュールの概念図である。図4に示した半導体モジュール1Bは、温度センサ60を有する点、及び、フォトカプラ部45とフォトカプラ部46とを更に有する点で、図3に示した半導体モジュール1Aの構成と主に相違する。
この相違点を中心にして半導体モジュール1Bについて説明する。In the
(2nd Embodiment)
FIG. 4 is a conceptual diagram of a semiconductor module according to the second embodiment. The
The
温度センサ60は、電源電圧端子T3及び基準電位端子T4に接続されている。温度センサ60は、半導体素子10近傍に配置され、半導体素子10近傍の温度を検出する。温度センサ60は、半導体モジュール1Bが有する検出結果出力端子T10に接続されているとともに、制御回路22に接続されている。
The
検出結果出力端子T10は、半導体モジュール1Aの外部に配置された外部監視装置70に接続されている。通常、外部監視装置70の基準電位と、温度センサ60の基準電位とは異なるため、検出結果出力端子T10と外部監視装置70との間には、電圧変換を伴う絶縁回路が設けられ得る。
The detection result output terminal T10 is connected to an
外部監視装置70は、CPU及び記憶部を有するマイクロコントローラ又は特定用途向け集積回路(ASIC:Application Specific Integrated Circuit)である。外部監視装置70が有する記憶部には、半導体素子10の素子特性情報(第2実施形態の場合は、温度特性情報)が記憶されている。外部監視装置70は、温度センサ60から出力された検出結果と、半導体素子10の素子特性情報とを比較して、半導体素子10近傍の温度に応じて、半導体素子10の駆動条件を変更する必要性の有無を判定する。このような判定は、外部監視装置70が有するCPUが行い得る。第2実施形態では、外部監視装置70は、定常的に制御信号を出力しており、「変更要」と外部監視装置70が判定した場合には、制御信号の出力を停止する。換言すれば、外部監視装置70から定常的に出力される制御信号がHigh信号である場合、外部監視装置70は、「変更要」の場合には、Low信号を出力する。制御信号が出力されている場合、半導体素子10の駆動条件は変更されないため、外部監視装置70が出力する信号は、半導体素子10の駆動条件を維持する維持信号又は基準信号である。
The
外部監視装置70は、半導体モジュール1Bが有する制御信号用端子T11に接続されており、外部監視装置70が出力した制御信号は、制御信号用端子T11に入力される。
The
フォトカプラ部45は、制御信号用端子T11と、通信制御回路41との間に設けられており、フォトカプラ部46は、制御信号用端子T11と、通信制御回路42との間に設けられている。第2実施形態において、断らない限り、フォトカプラ部45及びフォトカプラ部46は、制御信号用端子T11に入力される信号に応じて、通信制御信号Sscを生成する信号生成部である。したがって、半導体モジュール1Bが有する制御回路22は、通信制御信号Sscを生成する機能を有さない。そのため、制御回路22は、データ信号用端子t2とクロック信号用端子t3とを有していればよい。
The
図5は、通信制御回路41とフォトカプラ部45との接続関係及び通信制御回路42とフォトカプラ部46との接続関係を示す模式図である。図5に示した例は、外部監視装置70に、電源電圧端子T3と基準電位端子T4間の電圧と同じ電圧が印加されている場合を想定した構成である。
FIG. 5 is a schematic diagram illustrating a connection relationship between the
フォトカプラ部45は、発光ダイオード45Aと、フォトダイオード45Bとを有する。同様に、フォトカプラ部46は、発光ダイオード46Aと、フォトダイオード46Bとを有する。
The
発光ダイオード45Aは、フォトカプラ部45の発光素子として機能する。発光ダイオード45Aのアノードは、制御信号用端子T11に接続されている。発光ダイオード45Aのカソードは、基準電位端子T6に抵抗R3を介して接続されている。抵抗R3の値の例は、10kΩである。
The
フォトダイオード45Bは、フォトカプラ部45の受光素子として機能する。フォトダイオード45Bのアノードは、基準電位端子T4に接続されており、フォトダイオード45Bのカソードは、電源電圧端子T3に抵抗R4を介して接続されている。抵抗R4の値の例は、抵抗R1の場合と同様であり得る。フォトダイオード45Bのカソードは、通信制御回路41の制御端子41aにも接続されている。換言すれば、制御端子41aは、フォトダイオード45Bのカソードと抵抗R4との間の配線に接続されている。
The photodiode 45B functions as a light receiving element of the
発光ダイオード46Aは、フォトカプラ部46の発光素子として機能する。発光ダイオード46Aのアノードは、制御信号用端子T11に接続されている。発光ダイオード46Aのカソードは、基準電位端子T6に抵抗R3を介して接続されている。
The
フォトダイオード46Bは、フォトカプラ部46の受光素子として機能する。フォトダイオード46Bのアノードは、基準電位端子T4に接続されており、フォトダイオード46Bのカソードは、電源電圧端子T3に抵抗R4を介して接続されている。フォトダイオード46Bのカソードは、通信制御回路42の制御端子42aにも接続されている。換言すれば、制御端子42aは、フォトダイオード46Bのカソードと抵抗R4との間の配線に接続されている。
The
フォトカプラ部45及びフォトカプラ部46の構成では、制御信号用端子T11に外部監視装置70からの制御信号が入力されていない場合、発光ダイオード45A及び発光ダイオード46Aが発光しないので、フォトダイオード46B及びフォトダイオード46Bは非導通状態である。その結果、通信制御回路41及び通信制御回路42には、電源電圧端子T3に応じた電圧が入力される。換言すれば、フォトカプラ部45及びフォトカプラ部46から通信制御回路41の制御端子41a及び通信制御回路42の制御端子42aに通信制御信号Sscが入力される。
In the configuration of the
逆に、制御信号用端子T11に外部監視装置70からの制御信号が入力されている場合、発光ダイオード45A及び発光ダイオード46Aが発光するので、フォトダイオード46B及びフォトダイオード46Bは導通状態となり、通信制御回路41及び通信制御回路42には、電圧が入力されない。換言すれば、フォトカプラ部45及びフォトカプラ部46から通信制御回路41の制御端子41a及び通信制御回路42の制御端子42aに通信制御信号Sscは出力されない。
Conversely, when a control signal from the
半導体モジュール1Bでは、温度センサの検出結果が外部監視装置70に入力されると、外部監視装置70は入力された温度センサの検出結果に応じて、制御信号の出力の有無を判断する。
In the
外部監視装置70が制御信号を出力している場合、フォトカプラ部45及びフォトカプラ部46は、通信制御信号Sscを通信制御回路41及び通信制御回路42に出力しない。この場合、通信制御回路41及び通信制御回路42はOFF状態、すなわち、記憶装置30と制御回路22とが通信不可状態である。
When the
一方、外部監視装置70が制御信号の出力を停止した場合、フォトカプラ部45及びフォトカプラ部46は、通信制御信号Sscを通信制御回路41及び通信制御回路42に出力する。この場合、通信制御回路41及び通信制御回路42はON状態、すなわち、記憶装置30と制御回路22とが通信可能状態になる。
On the other hand, when the
このように、半導体モジュール1Bでは、外部監視装置70からの制御信号の状態に応じて、フォトカプラ部45及びフォトカプラ部46が、通信制御信号Sscを生成する。その通信制御信号Sscに応じて通信制御回路41及び通信制御回路42によるデータ用通信経路51及びクロック用通信経路52の通信可能状態及び通信不可状態が制御される。そのため、半導体モジュール1Bは、半導体モジュール1Aと少なくとも同様の作用効果を有する。
As described above, in the
半導体モジュール1Bでは、温度センサ60の検出結果に応じて、半導体素子10の駆動条件の変更要の場合のみ、制御回路22が記憶装置30内の素子特性情報を参照する。このように、制御回路22が記憶装置30内の素子特性情報を参照することで、温度センサ60から制御回路22に入力される半導体素子10近傍の温度に応じた駆動条件で駆動回路21を制御できる。これにより、半導体素子10をその周囲の温度に最適な条件で駆動できるので、半導体素子10の誤動作を防止可能であるとともに、半導体素子10の性能を有効に活用できる。
In the
半導体モジュール1Bでは、外部監視装置70からの制御信号は、フォトカプラ部45及びフォトカプラ部46に入力される。フォトカプラ部45及びフォトカプラ部46は、入力された制御信号に応じて通信制御信号Sscを生成し、通信制御回路41及び通信制御回路42に入力する。そのため、外部監視装置70の基準電位と、制御回路22の基準電位とが異なっていても、通信制御信号Sscを通信制御回路41及び通信制御回路42に適切に入力可能である。
In the
制御信号用端子T11を介して、半導体モジュール1Bの外部からの制御信号に応じてフォトカプラ部45及びフォトカプラ部46が生成した通信制御信号Sscを通信制御回路41及び通信制御回路42に入力する形態では、制御信号用端子T11の近傍に、通信制御回路41、通信制御回路42及び制御回路22が配置されていてもよい。
Via the control signal terminal T11, the communication control signal Ssc generated by the
半導体モジュール1Bは、例えば、電力変換回路において、下アームに用いられてもよいし、上アームに用いられてもよい。
(変形例2−1)
第2実施形態では、フォトカプラ部45及びフォトカプラ部46それぞれが信号生成部である形態を説明した。しかしながら、各信号生成部は、フォトカプラ部45及びフォトカプラ部46とともに、信号反転回路を含んでもよい。説明の便宜のため、フォトカプラ部45と信号反転回路とを含む信号生成部を第1信号生成部と称し、フォトカプラ部46と信号反転回路とを含む信号生成部を第2信号生成部と称す。The
(Modification 2-1)
In the second embodiment, the mode in which each of the
第1信号生成部が有する信号反転回路は、フォトダイオード45Bのカソードと通信制御回路41の制御端子41aとの間に設けられており、フォトダイオード45Bのカソードの電圧状態を反転して制御端子41aに入力する。同様に、第2信号生成部が有する信号反転回路は、フォトダイオード46Bのカソードと通信制御回路42の制御端子42aとの間に設けられており、フォトダイオード46Bのカソードの電圧状態を反転して制御端子42aに入力する。したがって、第1及び第2信号生成部は、制御信号用端子T11に入力される制御信号の電圧状態と同じ電圧状態の通信制御信号Sscを生成し、通信制御回路41及び通信制御回路42に入力する。よって、変形例2−1では、外部監視装置70は、半導体素子10の駆動条件の「変更要」と判断した場合に、制御信号を出力し、「変更不要」と判断した場合には、制御信号を出力しない。
(変形例2−2)
半導体モジュール1Bが有するフォトカプラ部45及びフォトカプラ部46が有する受光素子はフォトダイオードに限定されず、例えばフォトトランジスタでもよい。通信制御信号Sscの生成に、温度センサ60の検出結果を用いなくてもよい。The signal inversion circuit included in the first signal generation unit is provided between the cathode of the photodiode 45B and the
(Modification 2-2)
The light receiving element included in the
本開示によれば、半導体素子の誤動作を抑制可能な半導体モジュールを提供可能である。 According to the present disclosure, it is possible to provide a semiconductor module capable of suppressing a malfunction of a semiconductor element.
以上、本開示の技術の実施形態及びその変形例について説明したが、本発明は、これまで説明した種々の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々の変更が可能である。 As described above, the embodiments of the technology of the present disclosure and the modifications thereof have been described. However, the present invention is not limited to the various embodiments described so far, and various changes may be made without departing from the spirit of the present invention. It is possible.
例えば、第1実施形態においても、制御回路22が有する制御信号出力端子t1と、通信制御回路41及び通信制御回路42との間に、信号生成部として機能するフォトカプラ部45及びフォトカプラ部46が設けられていてもよい。この場合、フォトカプラ部45及びフォトカプラ部46が有する発光ダイオード45A及び発光ダイオード46Aのアノードを制御信号出力端子t1に接続し、発光ダイオード45A及び発光ダイオード46Aのカソードを基準電位端子T4に接続すればよい。なお、フォトダイオード45Bと、電源電圧端子T3、基準電位端子T4及び通信制御回路41との接続関係、並びに、フォトダイオード46Bと、電源電圧端子T3、基準電位端子T4及び通信制御回路42との接続関係は、第2実施形態と同様である。この形態では、制御回路22は、第2実施形態で説明した外部監視装置70が制御信号を出力する条件と同じ条件で制御信号を制御信号出力端子t1から出力すればよい。すなわち、制御回路22が記憶装置30と通信しない場合には、制御信号を出力しておき、制御回路22が記憶装置30と通信する場合に制御信号の出力を停止すればよい。
For example, also in the first embodiment, between the control signal output terminal t1 of the
第1実施形態において、制御回路22が有する制御信号出力端子t1と、通信制御回路41及び通信制御回路42との間に、第2実施形態の変形例2−1で説明した第1信号生成部及び第2信号生成部が設けられてもよい。この場合、フォトカプラ部45及びフォトカプラ部46が有する発光ダイオード45A及び発光ダイオード46Aのアノードを制御信号出力端子t1に接続し、発光ダイオード45A及び発光ダイオード46Aのカソードを基準電位端子T4に接続すればよい。なお、フォトダイオード45Bと、電源電圧端子T3、基準電位端子T4及び通信制御回路41との接続関係、並びに、フォトダイオード46Bと、電源電圧端子T3、基準電位端子T4及び通信制御回路42との接続関係は、第2実施形態と同様である。この形態では、制御回路22は、第1実施形態で説明した通信制御信号Sscと同様の電圧状態の信号を制御信号出力端子t1から出力すればよい。
In the first embodiment, between the control signal output terminal t1 of the
半導体モジュールは、複数の半導体素子と、複数の半導体素子のそれぞれに対した複数の駆動回路とを有し、記憶装置は、各半導体素子の素子特性情報を記憶しておいてもよい。この場合、例えば、駆動制御部は、複数の駆動回路に対して一つの制御回路を有してもよいし、複数の駆動回路にそれぞれ対応した複数の制御回路を有してもよい。駆動制御部が、複数の駆動回路に対して一つの制御回路を有する場合には、複数の駆動回路はそれぞれ通信インターフェースを有し、制御回路と通信することで、制御回路は、各駆動回路を制御し得る。 The semiconductor module has a plurality of semiconductor elements and a plurality of drive circuits for each of the plurality of semiconductor elements, and the storage device may store element characteristic information of each semiconductor element. In this case, for example, the drive control unit may have one control circuit for a plurality of drive circuits, or may have a plurality of control circuits respectively corresponding to the plurality of drive circuits. When the drive control unit has one control circuit for a plurality of drive circuits, the plurality of drive circuits each have a communication interface and communicate with the control circuit, so that the control circuit controls each drive circuit. You can control.
半導体モジュールが有する半導体スイッチング素子としての半導体素子は、MOSFET以外のトランジスタであってもよく、例えば絶縁ゲートバイポーラトランジスタ(IGBT:Insulated Gate Bipolar Transistor)でもよい。 The semiconductor element as a semiconductor switching element included in the semiconductor module may be a transistor other than a MOSFET, and may be, for example, an insulated gate bipolar transistor (IGBT).
記憶装置及び制御回路が有する通信インターフェースは、I2C方式に限定されない。更に、記憶装置及び制御回路とは、例えば三線式通信インターフェースを有してもよい。通信経路は、半導体モジュールが採用している通信インターフェースに応じた構成でよい。 The communication interface included in the storage device and the control circuit is not limited to the I2C method. Further, the storage device and the control circuit may have, for example, a three-wire communication interface. The communication path may be configured according to the communication interface employed by the semiconductor module.
図1及び図3に示したように、制御回路から通信制御信号を出力する構成は、例えば、通信インターフェース部分を、内部で生成する信号を元に、High−Zに設定したり、CMOS入力インターフェースに変えることでも実現できる。 As shown in FIGS. 1 and 3, the configuration for outputting the communication control signal from the control circuit includes, for example, setting the communication interface portion to High-Z on the basis of a signal generated internally, or a CMOS input interface. It can also be realized by changing to
これまでの説明では、通信制御回路は、スイッチング部として説明したが、通信制御回路は、スイッチング部を有していれば、他の要素を含んでいてもよい。 In the above description, the communication control circuit is described as a switching unit, but the communication control circuit may include other elements as long as the communication control circuit has a switching unit.
1,1A,1B…半導体モジュール、10…半導体素子、20…駆動制御部、21…駆動回路、22…制御回路、22A…制御部(信号生成部)、30…記憶装置、41,42…通信制御回路(スイッチング部)、45,46…フォトカプラ部(信号生成部)、50…通信経路、51…データ用通信経路、52…クロック用通信経路。 1, 1A, 1B: semiconductor module, 10: semiconductor element, 20: drive control unit, 21: drive circuit, 22: control circuit, 22A: control unit (signal generation unit), 30: storage device, 41, 42: communication Control circuit (switching section), 45, 46 photocoupler section (signal generation section), 50 communication path, 51 communication path for data, 52 communication path for clock.
Claims (7)
前記半導体素子を駆動する駆動制御部と、
前記駆動制御部と通信可能であり、前記半導体素子の素子情報を記録する記憶装置と、
前記記憶装置と前記駆動制御部との間の通信経路上に設けられており、通信制御信号に応じて、前記通信経路を通信可能状態及び通信不可状態に切り替える通信制御回路と、
を含む、半導体モジュール。A semiconductor element;
A drive control unit that drives the semiconductor element;
A storage device that can communicate with the drive control unit and records element information of the semiconductor element;
A communication control circuit that is provided on a communication path between the storage device and the drive control unit, and switches the communication path to a communicable state and a communicable state according to a communication control signal,
And a semiconductor module.
請求項1に記載の半導体モジュール。The communication control circuit has a switching unit that switches the communication path to a communication enabled state and a communication disabled state according to the communication control signal.
The semiconductor module according to claim 1.
請求項1又は請求項2に記載の半導体モジュール。An insulation circuit is provided on the communication path, insulates the storage device and the drive control unit from each other, and further can transmit signals bidirectionally between the storage device and the drive control unit. ,
The semiconductor module according to claim 1.
請求項1〜請求項3のいずれか1項に記載の半導体モジュール。The drive control unit has a signal generation unit that generates the communication control signal, the communication control signal is input from the drive control unit to the communication control circuit,
The semiconductor module according to claim 1.
請求項1〜請求項3のいずれか1項に記載の半導体モジュール。Including a photo coupler unit, having a signal generation unit that generates the communication control signal,
The semiconductor module according to claim 1.
前記半導体素子を駆動する駆動回路と、
前記駆動回路の出力である駆動電圧及び駆動電流の少なくとも一方を制御するとともに、前記記憶装置と通信可能な制御回路と、
を有する、
請求項1〜請求項5のいずれか1項に記載の半導体モジュール。The drive control unit includes:
A drive circuit for driving the semiconductor element;
A control circuit that controls at least one of a drive voltage and a drive current that are outputs of the drive circuit, and is capable of communicating with the storage device.
Having,
The semiconductor module according to claim 1.
請求項1〜請求項6のいずれか1項に記載の半導体モジュール。In the communication disabled state of the communication path, a first part of the communication path connecting the communication control circuit and the storage device connects the communication control circuit and the drive control unit. Electrically disconnected from a second portion of the communication path;
The semiconductor module according to claim 1.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016160140 | 2016-08-17 | ||
JP2016160140 | 2016-08-17 | ||
PCT/JP2017/015758 WO2018034022A1 (en) | 2016-08-17 | 2017-04-19 | Semiconductor module |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2018034022A1 JPWO2018034022A1 (en) | 2019-03-14 |
JP6638817B2 true JP6638817B2 (en) | 2020-01-29 |
Family
ID=61196555
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018534266A Active JP6638817B2 (en) | 2016-08-17 | 2017-04-19 | Semiconductor module |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6638817B2 (en) |
WO (1) | WO2018034022A1 (en) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3873696B2 (en) * | 2001-09-18 | 2007-01-24 | 株式会社日立製作所 | Power semiconductor module and power conversion device |
JP4423157B2 (en) * | 2004-10-06 | 2010-03-03 | キヤノン株式会社 | Power line communication apparatus and control method thereof |
JP2009225531A (en) * | 2008-03-14 | 2009-10-01 | Toyota Motor Corp | Semiconductor driving device and driving device for electric vehicles |
JP5482694B2 (en) * | 2011-03-08 | 2014-05-07 | 株式会社デンソー | Power converter |
JP5887220B2 (en) * | 2012-07-04 | 2016-03-16 | 株式会社 日立パワーデバイス | Semiconductor module |
JP2015012706A (en) * | 2013-06-28 | 2015-01-19 | 旭化成エレクトロニクス株式会社 | Driving circuit for transistor, semiconductor breaker using the same, and method for controlling cut-off of the same |
JP6090256B2 (en) * | 2014-08-05 | 2017-03-08 | 株式会社デンソー | Semiconductor switching element drive circuit and semiconductor switching element module |
-
2017
- 2017-04-19 WO PCT/JP2017/015758 patent/WO2018034022A1/en active Application Filing
- 2017-04-19 JP JP2018534266A patent/JP6638817B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
WO2018034022A1 (en) | 2018-02-22 |
JPWO2018034022A1 (en) | 2019-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10236679B2 (en) | Circuit apparatus and electronic appliance | |
JP2008070300A (en) | Temperature detection device | |
CN102466523B (en) | Temperature detection device | |
JP2019058056A (en) | Protection circuit, oscillation compensation circuit and power supply circuit in solid-state pulse modulator | |
JP4944939B2 (en) | Digital output circuit | |
JP6702413B2 (en) | Semiconductor device | |
JP6638817B2 (en) | Semiconductor module | |
JP4681911B2 (en) | Power semiconductor device | |
WO2009133633A1 (en) | Input/output signal controller | |
JP2008054042A (en) | Insulated contact output circuit | |
KR20110139886A (en) | Inverter gate drive circuit | |
US11515781B2 (en) | Inverter with a current source provided with a protection circuit | |
EP1983638A2 (en) | Output current pumping circuit and remote controller using the same | |
US20240204773A1 (en) | Current driver | |
US11476850B1 (en) | Semiconductor relay device | |
JP6272724B2 (en) | Photocoupler communication system | |
JP7163486B2 (en) | load driver | |
US20250030332A1 (en) | Circuit apparatus and power conversion circuit | |
US20250183885A1 (en) | Programmable gate driver circuit for an integrated power switch | |
JP2020188569A (en) | Switching circuit and gate drive circuit | |
US20240429817A1 (en) | Power supply unit and power supply system with same | |
JP5781108B2 (en) | Optical coupling device | |
JP5689763B2 (en) | Low Vf reverse conducting FET circuit and multi-function FET circuit IC | |
KR100666151B1 (en) | Power supply with separate fan and digital power | |
JP4279311B2 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191126 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191209 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6638817 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |