JP6638455B2 - 移相回路、フェーズドアレイ装置及び位相制御方法 - Google Patents
移相回路、フェーズドアレイ装置及び位相制御方法 Download PDFInfo
- Publication number
- JP6638455B2 JP6638455B2 JP2016027824A JP2016027824A JP6638455B2 JP 6638455 B2 JP6638455 B2 JP 6638455B2 JP 2016027824 A JP2016027824 A JP 2016027824A JP 2016027824 A JP2016027824 A JP 2016027824A JP 6638455 B2 JP6638455 B2 JP 6638455B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- variable
- phase
- phase shift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
- H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
- H04B7/06—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the transmitting station
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
- H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/336—A I/Q, i.e. phase quadrature, modulator or demodulator being used in an amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00286—Phase shifter, i.e. the delay between the output and input pulse is dependent on the frequency, and such that a phase difference is obtained independent of the frequency
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Description
図1は、本実施の形態の移相回路の一例を示す図である。
移相回路1は、信号生成回路2、4つの可変増幅回路3a,3b,3c,3d、合成回路4、制御回路5、メモリ6を有する。
なお、90°位相シフト回路2aや位相反転回路2bは、たとえば、線路長の異なる2つの伝送線路を用いて実現できる。たとえば、90°位相シフト回路2aでは、一方の伝送線路に対して他方の伝送線路では90°位相が遅れるように線路長が調整されている。
合成回路4は、4つの可変増幅回路3a〜3dから出力される信号I,Ibar,Q,Qbarを合成して出力する。図1の移相回路1の例では、合成回路4は、まず、信号I,Ibarを合成して信号Iaを生成し、信号Q,Qbarを合成して信号Qaを生成する。そして、合成回路4は、信号Ia,Qaを合成することで得られる信号OUTを出力する。合成回路4は、たとえば、複数の伝送線路を接続することで実現できる。
メモリ6は、たとえば、移相量θに応じた制御電圧Vg1〜Vg4のデジタル値を格納している。
制御電圧Vg1〜Vg4が上記のような条件であるとき、たとえば、図1に示すように信号Iの位相が0°からずれる。制御電圧Vg2,Vg4が0Vのため、信号Ibar,信号Qbarの振幅は0である。そのため、合成回路4では信号Iと信号Qが合成されるが、上記の信号Iの位相のずれのため、信号OUTの位相(移相量θa)は、指定された移相量θとは異なる値となってしまう。つまり出力位相に誤差が生じる。
(可変増幅回路3aの一例)
図2は、可変増幅回路の一例を示す回路図である。
図3は、トランジスタのゲート電圧とドレイン電流との関係と、位相の変化の様子を示す図である。横軸はゲート電圧Vg(単位はV)、縦軸はドレイン電流Id(単位はA)及び位相(単位はdegree(°))を示している。
波形30,31,32,33は、増幅率を変化させたときの、信号I,Ibar,Q,Qbarを示すベクトル30a,31a,32a,33aの頂点の軌跡である。
信号I,Ibar,Q,Qbarは、増幅率が小さくなると(制御電圧Vg1〜Vg4が小さくなることに相当する)、位相がずれてくる。これは、図3に示した値Vthより小さい制御電圧Vg1〜Vg4が用いられているためである。
(位相制御方法の一例)
図5は、位相制御方法の一例の流れを示すフローチャートである。
たとえば、制御回路5は、以下のようなテーブルデータに基づいて、制御電圧Vg1〜Vg4を決定する。なお、以下では前述した値Vthは0.3V、制御電圧Vg1〜Vg4の最大値は0.38Vであるとする。
テーブルデータ40には、0°〜360°の移相量θのそれぞれに対応付けられた制御電圧Vg1〜Vg4の値が示されている。テーブルデータ40は、たとえば、メモリ6に格納されている。
たとえば、14°の移相量θを得るための信号Qaの振幅は小さいため、信号Qだけを小さい増幅率で増幅し、信号Qbarの振幅を0にすると、信号Qに前述のように位相のずれが発生する。
テーブルデータ41には、移相量0°〜360°に対応付けられた制御電圧Vg1〜Vg4が示されている。テーブルデータ41は、たとえば、メモリ6に格納されている。
そして、制御回路5は、制御電圧Vg1,Vg2の両方が値Vthより小さい場合には、信号Iと信号Ibarの振幅の差分値(信号Iaの振幅)が、移相量θを得るための振幅値に相当するように、両方が値Vth以上となる制御電圧Vg1,Vg2を決定する。また、制御回路5は、制御電圧Vg3,Vg4の両方が値Vthより小さい場合には、信号Qと信号Qbarの振幅の差分値(信号Qaの振幅)が、移相量θを得るための振幅値に相当するように、両方が値Vth以上となる制御電圧Vg3,Vg4を決定する。
制御回路5は、テーブルデータ40を用いることで、移相量θに対応した制御電圧Vg1〜Vg4の値を迅速に決定できる。
制御回路5は、ステップS2の処理で制御電圧Vg1〜Vg4を決定すると、制御電圧Vg1〜Vg4を可変増幅回路3a〜3dに供給する(ステップS3)。
そして、可変増幅回路3a〜3dは、制御回路5から供給された制御電圧Vg1〜Vg4に基づく増幅率で、信号生成回路2から出力された4つの信号を増幅することで信号I,Ibar,Q,Qbarを生成し、出力する(ステップS5)。
上記のように生成された信号Ia,Qaは位相のずれが少ないため、信号Iaと、信号Qaとが合成回路4で合成されることで、指定された移相量θからの誤差の少ない信号OUTが得られる。つまり、出力位相の誤差を低減できる。
図9は、フェーズドアレイ装置の一例を示す図である。
フェーズドアレイ装置60は、たとえば、車載レーダやモバイル通信システム用の機器などに適用される。フェーズドアレイ装置60は、入力信号INの位相を調整する移相回路61a1,61a2,…,61an、移相回路61a1〜61anの出力信号を増幅する増幅回路62a1,62a2,…,62an、アンテナ63a1,63a2,…,63anを有する。
2 信号生成回路
2a 90°位相シフト回路
2b,2c 位相反転回路
3a〜3d 可変増幅回路
4 合成回路
5 制御回路
6 メモリ
IN 入力信号
I,Ibar,Q,Qbar,Ia,Qa,OUT 信号
Vg1〜Vg4 制御電圧
Vth 値
θ,θa 移相量
Claims (5)
- 入力信号を受け、前記入力信号に基づき、位相が90度ずつ異なる4つの信号を出力する信号生成回路と、
トランジスタを含み、前記トランジスタのゲートに供給される制御電圧に基づく増幅率で前記4つの信号のそれぞれを増幅する4つの可変増幅回路と、
前記4つの可変増幅回路の出力信号を合成して出力する合成回路と、
前記入力信号の位相をシフトする量を示す移相量を受け、前記4つの信号のうち、第1の信号と前記第1の信号に対して180度位相の異なる第2の信号の、増幅後の振幅の差分値が、前記移相量を得るための第1の振幅値に相当するように、前記トランジスタのゲート閾値以上の前記制御電圧を、前記4つの可変増幅回路のうち、前記第1の信号を増幅する第1の可変増幅回路と前記第2の信号を増幅する第2の可変増幅回路に供給するとともに、前記4つの信号のうち、第3の信号または前記第3の信号に対して180度位相の異なる第4の信号の一方の、増幅後の振幅が、前記移相量を得るための第2の振幅値に相当するように、前記ゲート閾値以上の前記制御電圧を前記4つの可変増幅回路のうち、前記第3の信号を増幅する第3の可変増幅回路または前記第4の信号を増幅する第4の可変増幅回路の一方に供給し、前記第3の可変増幅回路または前記第4の可変増幅回路の他方に前記制御電圧として0Vを供給する制御回路と、
を有することを特徴とする移相回路。 - 複数の前記移相量のそれぞれについて、前記4つの可変増幅回路に供給される前記制御電圧の4つの値が対応付けられており、前記4つの値のうち3つが前記ゲート閾値以上であり、1つが0Vである第1のテーブルデータを格納するメモリを有し、
前記制御回路は、前記第1のテーブルデータに基づき、前記4つの可変増幅回路に供給する前記制御電圧を決定する、ことを特徴とする請求項1に記載の移相回路。 - 前記メモリは、前記第1の信号と前記第2の信号の一方の増幅後の振幅値を、前記第1の振幅値とする前記制御電圧の値を格納する第2のテーブルデータを格納しており、
前記制御回路は、前記第2のテーブルデータにおいて、前記第1の信号と前記第2の信号の両方についての前記制御電圧の前記値が前記ゲート閾値より小さい場合、前記第1の信号と前記第2の信号の増幅後の前記差分値が前記第1の振幅値に相当するように、前記ゲート閾値以上となる前記制御電圧の2つの値を決定し、前記第1のテーブルデータを生成する、ことを特徴とする請求項2に記載の移相回路。 - 入力信号を受け、前記入力信号に基づき、位相が90度ずつ異なる4つの信号を出力する信号生成回路と、トランジスタを含み、前記トランジスタのゲートに供給される制御電圧に基づく増幅率で前記4つの信号のそれぞれを増幅する4つの可変増幅回路と、前記4つの可変増幅回路の出力信号を合成して出力する合成回路と、前記入力信号の位相をシフトする量を示す移相量を受け、前記4つの信号のうち、第1の信号と前記第1の信号に対して180度位相の異なる第2の信号の、増幅後の振幅の差分値が、前記移相量を得るための第1の振幅値に相当するように、前記トランジスタのゲート閾値以上の前記制御電圧を、前記4つの可変増幅回路のうち、前記第1の信号を増幅する第1の可変増幅回路と前記第2の信号を増幅する第2の可変増幅回路に供給するとともに、前記4つの信号のうち、第3の信号または前記第3の信号に対して180度位相の異なる第4の信号の一方の、増幅後の振幅が、前記移相量を得るための第2の振幅値に相当するように、前記ゲート閾値以上の前記制御電圧を前記4つの可変増幅回路のうち、前記第3の信号を増幅する第3の可変増幅回路または前記第4の信号を増幅する第4の可変増幅回路の一方に供給し、前記第3の可変増幅回路または前記第4の可変増幅回路の他方に前記制御電圧として0Vを供給する制御回路と、を備えた複数の移相回路と、
前記複数の移相回路のそれぞれから出力される第5の信号を増幅する複数の増幅回路と、
前記複数の増幅回路のそれぞれから出力される第6の信号に基づく電波を出力する複数のアンテナと、
を有することを特徴とするフェーズドアレイ装置。 - 信号生成回路が、入力信号を受け、前記入力信号に基づき、位相が90度ずつ異なる4つの信号を出力し、
それぞれトランジスタを含む4つの可変増幅回路が、前記トランジスタのゲートに供給される制御電圧に基づく増幅率で前記4つの信号のそれぞれを増幅し、
制御回路が、前記入力信号の位相をシフトする量を示す移相量を受け、前記4つの信号のうち、第1の信号と前記第1の信号に対して180度位相の異なる第2の信号の、増幅後の振幅の差分値が、前記移相量を得るための第1の振幅値に相当するように、前記トランジスタのゲート閾値以上の前記制御電圧を、前記4つの可変増幅回路のうち、前記第1の信号を増幅する第1の可変増幅回路と前記第2の信号を増幅する第2の可変増幅回路に供給するとともに、前記4つの信号のうち、第3の信号または前記第3の信号に対して180度位相の異なる第4の信号の一方の、増幅後の振幅が、前記移相量を得るための第2の振幅値に相当するように、前記ゲート閾値以上の前記制御電圧を前記4つの可変増幅回路のうち、前記第3の信号を増幅する第3の可変増幅回路または前記第4の信号を増幅する第4の可変増幅回路の一方に供給し、前記第3の可変増幅回路または前記第4の可変増幅回路の他方に前記制御電圧として0Vを供給し、
合成回路が、前記4つの可変増幅回路の出力信号を合成して出力する、
ことを特徴とする位相制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016027824A JP6638455B2 (ja) | 2016-02-17 | 2016-02-17 | 移相回路、フェーズドアレイ装置及び位相制御方法 |
US15/422,875 US9806782B2 (en) | 2016-02-17 | 2017-02-02 | Phase shift circuit, phased array device, and phase control method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016027824A JP6638455B2 (ja) | 2016-02-17 | 2016-02-17 | 移相回路、フェーズドアレイ装置及び位相制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017147591A JP2017147591A (ja) | 2017-08-24 |
JP6638455B2 true JP6638455B2 (ja) | 2020-01-29 |
Family
ID=59560381
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016027824A Expired - Fee Related JP6638455B2 (ja) | 2016-02-17 | 2016-02-17 | 移相回路、フェーズドアレイ装置及び位相制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9806782B2 (ja) |
JP (1) | JP6638455B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109818596B (zh) * | 2019-01-29 | 2021-03-12 | 中国科学院上海微系统与信息技术研究所 | 一种多通道射频信号波形和相位精确控制电路 |
DE112020006337B4 (de) * | 2020-02-28 | 2023-10-19 | Mitsubishi Electric Corporation | Phasenschieber und Antenneneinrichtung |
CN111952726B (zh) * | 2020-08-25 | 2021-02-12 | 南京汇君半导体科技有限公司 | 多波束相控阵芯片、接收机模块以及发射机模块 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5283587A (en) * | 1992-11-30 | 1994-02-01 | Space Systems/Loral | Active transmit phased array antenna |
JP2003133906A (ja) * | 2001-10-26 | 2003-05-09 | Mitsubishi Electric Corp | 移相器 |
JP2003229738A (ja) * | 2002-01-31 | 2003-08-15 | Mitsubishi Electric Corp | アナログ形移相器 |
US7358806B2 (en) * | 2004-07-08 | 2008-04-15 | Amalfi Semiconductor, Inc. | Method and apparatus for an improved power amplifier |
US7800538B2 (en) * | 2006-10-27 | 2010-09-21 | Raytheon Company | Power combining and energy radiating system and method |
JP2011010192A (ja) * | 2009-06-29 | 2011-01-13 | Mitsubishi Electric Corp | 可変利得増幅器及びそれを用いた移相器 |
WO2011132348A1 (ja) * | 2010-04-19 | 2011-10-27 | 日本電気株式会社 | 移相器 |
JP5735863B2 (ja) * | 2011-06-13 | 2015-06-17 | キヤノン株式会社 | 無線通信装置、送信方法、及びプログラム |
-
2016
- 2016-02-17 JP JP2016027824A patent/JP6638455B2/ja not_active Expired - Fee Related
-
2017
- 2017-02-02 US US15/422,875 patent/US9806782B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017147591A (ja) | 2017-08-24 |
US20170237475A1 (en) | 2017-08-17 |
US9806782B2 (en) | 2017-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11606795B2 (en) | Transmitter and communication system | |
JP5742186B2 (ja) | 増幅装置 | |
JP6638455B2 (ja) | 移相回路、フェーズドアレイ装置及び位相制御方法 | |
JPWO2011108103A1 (ja) | 送信モジュールおよびフェーズドアレイアンテナ装置 | |
JP2008124947A (ja) | 増幅器 | |
US9841486B2 (en) | Detection calibration circuit and transmission apparatus | |
JP5239451B2 (ja) | 差動単相変換回路 | |
KR20140147023A (ko) | 증폭 장치 | |
JP6862670B2 (ja) | 電子回路、レーダ装置、及びレーダの送信チャネルの補正方法 | |
CN106487336B (zh) | 促进功率放大器关闭状态性能的设备和方法 | |
JP2015146529A (ja) | 増幅装置、及び増幅方法 | |
CN102007687B (zh) | 振幅控制电路、极化调制发送电路以及极化调制方法 | |
JP4905448B2 (ja) | 半導体回路 | |
US20120157010A1 (en) | Electrical Power Amplifier Circuit, and Transmission Device and Communication Device Using the Same | |
JP2016171500A (ja) | 電力増幅装置、及び電力増幅装置の制御方法 | |
JP6798242B2 (ja) | 移相器,半導体集積回路およびフェーズドアレイシステム | |
JP2021065024A (ja) | 高周波電源回路及び増幅回路の定数決定方法 | |
JP6183453B2 (ja) | 電力増幅装置および電力増幅方法 | |
US8237507B1 (en) | Method and system for transmitter linearization | |
KR101283850B1 (ko) | 전력 발진기 | |
CN108988794B (zh) | 一种模拟预失真电路及模拟预失真线性化对消方法 | |
JPWO2015198804A1 (ja) | 送信装置および通信システム | |
CN106034095B (zh) | 数字预失真发射机及其控制方法 | |
JP7630739B2 (ja) | 可変利得増幅器及び移相器 | |
JP2010118875A (ja) | サーキュレータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181011 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190816 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190827 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191023 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20191023 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20191023 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191126 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191209 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6638455 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |