[go: up one dir, main page]

JP6635579B2 - SiC epitaxial wafer - Google Patents

SiC epitaxial wafer Download PDF

Info

Publication number
JP6635579B2
JP6635579B2 JP2015169655A JP2015169655A JP6635579B2 JP 6635579 B2 JP6635579 B2 JP 6635579B2 JP 2015169655 A JP2015169655 A JP 2015169655A JP 2015169655 A JP2015169655 A JP 2015169655A JP 6635579 B2 JP6635579 B2 JP 6635579B2
Authority
JP
Japan
Prior art keywords
defect
sic epitaxial
defects
linear
triangular
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015169655A
Other languages
Japanese (ja)
Other versions
JP2017043525A (en
Inventor
宏二 亀井
宏二 亀井
潤 乘松
潤 乘松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2015169655A priority Critical patent/JP6635579B2/en
Publication of JP2017043525A publication Critical patent/JP2017043525A/en
Application granted granted Critical
Publication of JP6635579B2 publication Critical patent/JP6635579B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Carbon And Carbon Compounds (AREA)

Description

本発明は、SiCエピタキシャルウェハに関する。 The present invention also relates to the SiC epitaxial web leaves.

炭化珪素(SiC)は、シリコン(Si)に比べて絶縁破壊電界が1桁大きく、また、バンドギャップが3倍大きく、さらに、熱伝導率が3倍程度高い等の特性を有することから、パワーデバイス、高周波デバイス、高温動作デバイス等への応用が期待されている。   Silicon carbide (SiC) has properties such as a dielectric breakdown electric field that is one digit larger than silicon (Si), a band gap three times larger, and a thermal conductivity about three times higher than that of silicon (Si). Applications to devices, high-frequency devices, high-temperature operating devices, and the like are expected.

SiCデバイスの実用化の促進には、高品質の結晶成長技術、高品質のエピタキシャル成長技術の確立が不可欠である。   In order to promote the practical use of SiC devices, it is essential to establish a high-quality crystal growth technology and a high-quality epitaxial growth technology.

SiCデバイスは、昇華再結晶法等で成長させたSiCのバルク単結晶から加工して得られたSiC単結晶基板上に、化学的気相成長法(Chemical Vapor Deposition:CVD)等によってデバイスの活性領域となるSiCエピタキシャル膜(層)を成長させたSiCエピタキシャルウェハを用いて作製されるのが一般的である。   An SiC device is formed by subjecting a device to a SiC single crystal substrate obtained by processing a bulk single crystal of SiC grown by a sublimation recrystallization method or the like by a chemical vapor deposition (CVD) method or the like. It is generally manufactured using a SiC epitaxial wafer on which a SiC epitaxial film (layer) serving as a region is grown.

より具体的には、(0001)面から<11−20>方向にオフ角を有する面を成長面とするSiC単結晶基板上にステップフロー成長(原子ステップからの横方向成長)させて4HのSiCエピタキシャル膜を成長させるのが一般的である。   More specifically, 4H is grown by step flow growth (lateral growth from atomic steps) on a SiC single crystal substrate whose growth surface is a plane having an off angle in the <11-20> direction from the (0001) plane. It is common to grow an SiC epitaxial film.

SiCエピタキシャルウェハにおいて、エピ表面側から見ると三角形に見える欠陥(三角欠陥)が知られている。
三角欠陥は、ステップフロー成長方向(<11−20>方向)に沿って上流から下流側に三角形の頂点とその対辺(底辺)が順に並ぶような方向を向いて形成される。
三角欠陥は、エピタキシャル成長前のSiC単結晶基板上に存在した異物(パーティクル)を起点として、そこから基板のオフ角に沿って3Cの多形の層が延びてエピ表面に露出している(非特許文献1参照)。
In a SiC epitaxial wafer, a defect (triangular defect) that looks like a triangle when viewed from the epi surface side is known.
The triangular defects are formed in a direction such that the vertices of the triangle and the opposite side (bottom side) are arranged in order from upstream to downstream along the step flow growth direction (<11-20> direction).
The triangular defect originates from a foreign substance (particle) existing on the SiC single crystal substrate before the epitaxial growth, from which a 3C polymorph layer extends along the off-angle of the substrate and is exposed to the epi surface (non-crystal). Patent Document 1).

また、SiCエピタキシャルウェハにおいて、エピ表面側から見るとステップフロー成長方向に長い棒状の欠陥(キャロット状欠陥)が知られている。キャロット状欠陥において、起点は異物(パーティクル)ではなく、基板の転位(貫通螺旋転位(TSD)あるいは基底面転位(BPD))や基板上の傷であると言われている(非特許文献2参照)。共焦点顕微鏡像では、中央部にステップフローの上流側から下流側にかけて長い凹みがある。   Further, in the SiC epitaxial wafer, a rod-like defect (a carrot-like defect) that is long in the step flow growth direction when viewed from the epi surface side is known. In a carrot-like defect, it is said that the starting point is not a foreign substance (particle) but a substrate dislocation (a threading screw dislocation (TSD) or a basal plane dislocation (BPD)) or a scratch on the substrate (see Non-Patent Document 2). ). In the confocal microscope image, there is a long dent at the center from the upstream side to the downstream side of the step flow.

特開2013−023399号公報JP 2013-023399 A

C. Hallin et al., Diamond and Related Materials 6 (1997) 1297-1300C. Hallin et al., Diamond and Related Materials 6 (1997) 1297-1300 J. Hassan et al., Journal of Crystal Growth 312 (2010) 1828-1837J. Hassan et al., Journal of Crystal Growth 312 (2010) 1828-1837

上述の通り、三角欠陥は3Cの多形(ポリタイプ)からなる。3Cの多形の電気特性は4Hの多形の電気特性とは異なるため、4H−SiCエピタキシャル膜中に三角欠陥が存在すると、その部分はデバイスとして用いることができない。従って、三角欠陥はキラー欠陥として知られており、このキラー欠陥である三角欠陥が占める面積領域(以下、デバイスキラー領域ということがある)をできるだけ狭くすることが望ましい。   As described above, the triangular defect is composed of a 3C polymorph. Since the electrical characteristics of the 3C polymorph are different from those of the 4H polymorph, if a triangular defect is present in the 4H-SiC epitaxial film, that portion cannot be used as a device. Therefore, the triangular defect is known as a killer defect, and it is desirable that the area occupied by the triangular defect as the killer defect (hereinafter, sometimes referred to as a device killer region) is as small as possible.

本発明は、上記事情に鑑みてなされたものであり、デバイスキラー領域が低減されたSiCエピタキシャルウェハを提供することを目的とする。 The present invention has been made in view of the above circumstances, and an object thereof is to provide a SiC epitaxial web Ha device killer region is reduced.

本発明者は、上記課題を解決するために、鋭意検討した結果、特定のエピタキシャル成長条件において、エピ表面に露出する三角欠陥の面積拡大を抑制できること、その代わりに面積が小さい直線状の欠陥(以下、直線型欠陥という)とすることができることを見出した。その結果、エピ表面のデバイスキラー領域を大幅に低減することが可能となる。   The present inventor has conducted intensive studies in order to solve the above-described problems. As a result, under specific epitaxial growth conditions, the present inventors have found that the area expansion of triangular defects exposed on the epi surface can be suppressed. , A linear defect). As a result, the device killer region on the epi surface can be significantly reduced.

本発明は、上記課題を解決するために、以下の手段を採用した。   The present invention employs the following means in order to solve the above problems.

本発明の一態様に係るSiCエピタキシャルウェハは、オフ角を有するSiC単結晶基板上にSiCエピタキシャル層が形成されたSiCエピタキシャルウェハであって、前記SiCエピタキシャル層に含まれる、三角欠陥数に対する直線型欠陥数の比が0.2〜2である。   An SiC epitaxial wafer according to one embodiment of the present invention is a SiC epitaxial wafer in which a SiC epitaxial layer is formed on a SiC single crystal substrate having an off-angle, and is a linear type with respect to the number of triangular defects included in the SiC epitaxial layer. The ratio of the number of defects is 0.2 to 2.

上記SiCエピタキシャルウェハにおいて、三角欠陥数に対する直線型欠陥数の比が0.7〜1.5であってもよい。   In the SiC epitaxial wafer, a ratio of the number of linear defects to the number of triangular defects may be 0.7 to 1.5.

上記SiCエピタキシャルウェハにおいて、三角欠陥密度は0.8個/cm以下であってもよい。 In the SiC epitaxial wafer, the triangular defect density may be 0.8 defects / cm 2 or less.

本発明の一態様に係るSiCエピタキシャルウェハの製造方法は、オフ角を有するSiC単結晶基板上にSiCエピタキシャル層が形成されたSiCエピタキシャルウェハを製造する方法であって、前記SiC単結晶基板上にエピタキシャル層を成長させるエピタキシャル成長工程を有し、前記エピタキシャル成長工程において、成長温度を1640℃以上とし、C/Si比を1以下とする。   A method for manufacturing a SiC epitaxial wafer according to one embodiment of the present invention is a method for manufacturing a SiC epitaxial wafer in which a SiC epitaxial layer is formed on a SiC single crystal substrate having an off-angle. The method includes an epitaxial growth step of growing an epitaxial layer. In the epitaxial growth step, a growth temperature is set to 1640 ° C. or more and a C / Si ratio is set to 1 or less.

上記SiCエピタキシャルウェハの製造方法において、C/Si比は0.96以下であってもよい。   In the method for manufacturing a SiC epitaxial wafer, the C / Si ratio may be 0.96 or less.

本発明のSiCエピタキシャルウェハによれば、デバイスキラー領域が低減されたSiCエピタキシャルウェハを提供できる。
本発明のSiCエピタキシャルウェハの製造方法によれば、デバイスキラー領域が低減されたSiCエピタキシャルウェハの製造方法を提供できる。
According to the SiC epitaxial wafer of the present invention, an SiC epitaxial wafer having a reduced device killer region can be provided.
ADVANTAGE OF THE INVENTION According to the manufacturing method of the SiC epitaxial wafer of this invention, the manufacturing method of the SiC epitaxial wafer in which the device killer area | region was reduced can be provided.

(a)は表面検査装置によって得られた直線型欠陥のSICA像であり、(b)はキャロット状欠陥のSICA像である。(A) is a SICA image of a linear defect obtained by the surface inspection apparatus, and (b) is a SICA image of a carrot-like defect. 走査透過型電子顕微鏡によって得られた直線型欠陥のSTEM像である。5 is a STEM image of a linear defect obtained by a scanning transmission electron microscope. (a)は直線型欠陥近傍のSiCエピタキシャルウェハの断面の模式図であり、(b)はキャロット状欠陥近傍のSiCエピタキシャルウェハの断面の模式図である。(A) is a schematic diagram of a cross section of the SiC epitaxial wafer near a linear defect, and (b) is a schematic diagram of a cross section of the SiC epitaxial wafer near a carrot-like defect. 直線型欠陥のテイル部近傍の断面のSTEM像、及び、回折像である。5A and 5B are a STEM image and a diffraction image of a cross section near a tail portion of a linear defect.

以下、本発明を適用したSiCエピタキシャルウェハ及びその製造方法について、図面を用いてその構成を説明する。なお、以下の説明で用いる図面は、特徴をわかりやすくするために便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などは実際と同じであるとは限らない。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに限定されるものではなく、本発明の効果を奏する範囲で適宜変更して実施することが可能である。   Hereinafter, the configuration of a SiC epitaxial wafer to which the present invention is applied and a method of manufacturing the same will be described with reference to the drawings. In the drawings used in the following description, a characteristic part may be enlarged for convenience in order to make the characteristic easy to understand, and the dimensional ratio of each component is not necessarily the same as the actual one. . Further, the materials, dimensions, and the like exemplified in the following description are merely examples, and the present invention is not limited thereto, and can be appropriately modified and implemented within a range in which the effects of the present invention are exhibited. .

(直線型欠陥)
図1(a)に、共焦点微分干渉光学系を用いた表面検査装置である共焦点顕微鏡(レーザーテック株式会社製、SICA6X)によって得られた直線型欠陥の像(以下、SICA像という)を示す。また、比較のために、図1(b)に、キャロット状欠陥のSICA像を示す。
直線型欠陥のSICA像は、細長い形状である点でキャロット状欠陥のSICA像と似ているが、キャロット状欠陥のSICA像では長手方向の中央部に上流側から下流側に延びる長い溝を有するのに対して、それと同様な長い溝を有さない点で異なる。ただし、直線型欠陥のSICA像においても、ステップフローの下流側の端部(以下、テイル部ということがある)に凹みを有する。
(Linear defect)
FIG. 1A shows an image of a linear defect (hereinafter, referred to as a SICA image) obtained by a confocal microscope (SICA6X, manufactured by Lasertec Inc.) which is a surface inspection apparatus using a confocal differential interference optical system. . FIG. 1B shows an SICA image of a carrot-like defect for comparison.
The SICA image of a linear defect is similar to the SICA image of a carrot-like defect in that it has an elongated shape, but the SICA image of a carrot-like defect has a long groove extending from the upstream side to the downstream side at the center in the longitudinal direction. On the other hand, they differ in that they do not have a similar long groove. However, the SICA image of the linear defect also has a recess at the downstream end of the step flow (hereinafter, sometimes referred to as a tail).

図1に示すSICA像を得た共焦点顕微鏡は現在、通常用いられている共焦点顕微鏡に比べて輝度ムラが少なく、深さ感度が従来の数nmから1nm以下にまで向上した性能を有するものであり、かかる高分解能を利用して高倍率で詳細に観測したことにより、図1に示すようなキャロット状欠陥のSICA像とは異なる直線型欠陥の存在が見出されたのである。従来、キャロット状欠陥であると認識されていた欠陥の中には、今回、我々が見出した直線型欠陥であったものが含まれていると思われる。   The confocal microscope that obtained the SICA image shown in FIG. 1 has less luminance unevenness than the currently used confocal microscope, and has a performance in which the depth sensitivity has been improved from several nm to 1 nm or less from the conventional one. As a result of detailed observation at high magnification using such high resolution, the existence of a linear defect different from the SICA image of the carrot-like defect as shown in FIG. 1 was found. Conventionally, defects that have been recognized as carrot-shaped defects are considered to include those found to be linear defects that we have found this time.

図1(a)の直線型欠陥のSICA像において、テイル部に見える凹みは、幅が1μm、長さが6μm程度のものである。AFM(原子間力顕微鏡)(ビーコ(Veeco)社製、Nanoscope D3100)による測定からその深さは25nm程度である。
一方、図1(b)のキャロット状欠陥のSICA像において、中央部の溝の幅は、0.5μm以下であった。また、AFMによる測定からその深さは20nm程度である。
In the SICA image of the linear defect shown in FIG. 1A, the dent that appears in the tail portion has a width of about 1 μm and a length of about 6 μm. The depth is about 25 nm from the measurement by AFM (atomic force microscope) (Nanoscope D3100, manufactured by Veeco).
On the other hand, in the SICA image of the carrot-like defect in FIG. 1B, the width of the groove at the center was 0.5 μm or less. The depth is about 20 nm from the measurement by AFM.

コンダクティブ(Conductive)AFM(アジレント・テクノロジー(Agilent Tecnologies)社製、Agilent5500)を用いて、直線型欠陥とキャロット状欠陥の電気的特性を評価した。
キャロット状欠陥では、テイル部、ヘッド部(ステップフローの上流側の端部)、テイル部とヘッド部のいずれの部分においても電流は計測されなかった。
これに対して、直線型欠陥では、ヘッド部では順方向、逆方向共に電流は計測されなかったものの、テイル部では、逆方向の場合は電流が計測された。
このように、直線型欠陥の電気的特性は、キャロット状欠陥とは全く異なるものである。
Electrical properties of linear defects and carrot-like defects were evaluated using Conductive AFM (Agilent Technologies, Agilent 5500).
In the case of the carrot-like defect, no current was measured in the tail portion, the head portion (upstream end of the step flow), and neither the tail portion nor the head portion.
On the other hand, in the case of the linear defect, the current was not measured in the head portion in both the forward direction and the backward direction, but the current was measured in the tail portion in the reverse direction.
As described above, the electrical characteristics of a linear defect are completely different from those of a carrot-like defect.

図2に、走査透過型電子顕微鏡(STEM:Scanning Transmission Electron Microscope)(株式会社日立ハイテクノロジーズ製、HF−2200)によって得られた直線型欠陥のSTEM像を示す。
図2(a)は、上方から見たSTEM像であり、図2(b)は、ヘッド部近傍のウェハの断面のSTEM像である。
図2(a)及び図2(b)のいずれのSTEM像においても、異物(パーティクル)が見えている。
図2(b)に示すSTEM像において、異物の深さ方向の位置(最も深い位置)はエピ表面から10.9μmであり、SiCエピタキシャル膜の平均膜厚10.1μmとほぼ一致している。従って、異物はSiC単結晶基板とSiCエピタキシャル膜との界面に存在していると言える。
また、図2(b)に示すSTEM像において、その異物からエピ表面に向かって延びる転位が見えている。
FIG. 2 shows a STEM image of a linear defect obtained by using a scanning transmission electron microscope (STEM: HF-2200, manufactured by Hitachi High-Technologies Corporation).
FIG. 2A is a STEM image viewed from above, and FIG. 2B is a STEM image of a cross section of the wafer near the head.
In each of the STEM images of FIG. 2A and FIG. 2B, a foreign substance (particle) is visible.
In the STEM image shown in FIG. 2B, the position of the foreign matter in the depth direction (the deepest position) is 10.9 μm from the epi surface, which substantially matches the average thickness of the SiC epitaxial film of 10.1 μm. Therefore, it can be said that the foreign matter exists at the interface between the SiC single crystal substrate and the SiC epitaxial film.
In the STEM image shown in FIG. 2B, dislocations extending from the foreign matter toward the epi surface are visible.

図2の直線型欠陥のSTEM像から、直線型欠陥は異物を起点とする欠陥であることがわかる。この点は三角欠陥と共通する点であるのに対して、起点が基板の転位(貫通螺旋転位(TSD)あるいは基底面転位(BPD)や基板上の傷であるキャロット状欠陥とは異なる点である。   From the STEM image of the linear defect in FIG. 2, it can be seen that the linear defect is a defect originating from a foreign substance. This point is a point common to the triangular defect, whereas the starting point is different from a dislocation of the substrate (a threading screw dislocation (TSD) or a basal plane dislocation (BPD) or a carrot-like defect which is a scratch on the substrate). is there.

以上のSTEM像に基づいて、図3(a)に、直線型欠陥近傍のSiCエピタキシャルウェハの断面の模式図を示す。また、図3(b)に、キャロット状欠陥近傍のSiCエピタキシャルウェハの断面の模式図を示す。   Based on the above STEM image, FIG. 3A shows a schematic diagram of a cross section of the SiC epitaxial wafer near a linear defect. FIG. 3B is a schematic view of a cross section of the SiC epitaxial wafer near the carrot-like defect.

図4に、直線型欠陥のテイル部近傍の断面のSTEM像を示す。
図4に示すA〜Cは、テイル部においてエピ表面から深さ方向に分けた3つの領域を示すものであり、それぞれの領域について得られた回折像を示している。一方、図4に示すDは、正常な領域を示すものであり、この領域について得られた回折像を示している。
FIG. 4 shows a STEM image of a cross section near the tail portion of the linear defect.
4A to 4C show three regions divided from the epi surface in the depth direction in the tail portion, and show diffraction images obtained for each region. On the other hand, D shown in FIG. 4 indicates a normal region, and indicates a diffraction image obtained for this region.

領域Dの回折像から、欠陥のない部分は4H−SiCからなることがわかる。
これに対して、テイル部の3つのA〜Cの領域の回折像から、テイル部は3C−SiCからなることがわかる。この点も、三角欠陥と共通する点である。
From the diffraction image of the region D, it can be seen that the portion having no defect is made of 4H—SiC.
On the other hand, it can be seen from the diffraction images of the three regions A to C of the tail portion that the tail portion is made of 3C-SiC. This point is also common with the triangular defect.

以上、直線型欠陥は、異物(パーティクル)を起点として、そこから基板のオフ角に沿って3Cの多形の層が延びてエピ表面に露出したものである。この点は、三角欠陥と共通する。ただし、直線型欠陥は、三角欠陥のようにエピタキシャル成長と共に面積を拡大することなく、直線状に延びてエピ表面に露出したものである。   As described above, a linear defect is one in which a 3C polymorph layer extends from the starting point of a foreign substance (particle) along the off-angle of the substrate and is exposed on the epi surface. This point is common to the triangular defect. However, the linear defects extend straight and are exposed on the epi surface without increasing the area together with the epitaxial growth unlike the triangular defects.

(SiCエピタキシャルウェハ)
本発明の一実施形態に係るSiCエピタキシャルウェハは、オフ角を有するSiC単結晶基板上にSiCエピタキシャル層が形成されたSiCエピタキシャルウェハであって、前記SiCエピタキシャル層に含まれる、三角欠陥数に対する直線型欠陥数の比が0.2〜2である。
(SiC epitaxial wafer)
An SiC epitaxial wafer according to one embodiment of the present invention is a SiC epitaxial wafer in which a SiC epitaxial layer is formed on a SiC single crystal substrate having an off angle, and includes a straight line corresponding to the number of triangular defects included in the SiC epitaxial layer. The ratio of the number of mold defects is 0.2 to 2.

三角欠陥数に対する直線型欠陥数の比は、0.7〜1.5であってもよい。   The ratio of the number of linear defects to the number of triangular defects may be 0.7 to 1.5.

三角欠陥密度は0.8個/cm以下であることが好ましく、0.6個/cm以下であることがより好ましく、0.4個/cm以下であることがさらに好ましい。 The triangular defect density is preferably 0.8 / cm 2 or less, more preferably 0.6 / cm 2 or less, and even more preferably 0.4 / cm 2 or less.

(SiCエピタキシャルウェハの製造方法)
本発明の一実施形態に係るSiCエピタキシャルウェハの製造方法は、オフ角を有するSiC単結晶基板上にSiCエピタキシャル層が形成されたSiCエピタキシャルウェハを製造する方法であって、前記SiC単結晶基板上にエピタキシャル層を成長させるエピタキシャル成長工程を有し、前記エピタキシャル成長工程において、成長温度を1640℃以上とし、C/Si比を1以下とするものである。
(Method of manufacturing SiC epitaxial wafer)
The method for manufacturing a SiC epitaxial wafer according to one embodiment of the present invention is a method for manufacturing a SiC epitaxial wafer in which a SiC epitaxial layer is formed on a SiC single crystal substrate having an off-angle. An epitaxial growth step of growing an epitaxial layer is performed, wherein the growth temperature is set to 1640 ° C. or more and the C / Si ratio is set to 1 or less in the epitaxial growth step.

エピタキシャル成長前にSiC単結晶基板上に異物が存在すると、その異物を起点としてエピタキシャル成長に伴って三角欠陥が成長することがある。この三角欠陥は3Cの多形からなり、4Hの多形からなる正常なSiCエピタキシャル膜と電気特性が異なるため、三角欠陥を含むデバイスは不良品となる。3Cの多形領域が広いほど、デバイスに3Cの多形領域が含まれる割合が高くなるため、この領域を低減することが望ましい。この領域の低減はデバイスの有効面積及び収率向上に寄与する。   If a foreign substance is present on the SiC single crystal substrate before the epitaxial growth, a triangular defect may grow with the foreign substance as a starting point along with the epitaxial growth. Since the triangular defect has a polymorphism of 3C and a different electrical characteristic from a normal SiC epitaxial film having a polymorph of 4H, a device including the triangular defect is a defective product. The larger the 3C polymorphic region, the higher the percentage of the device containing the 3C polymorphic region. Therefore, it is desirable to reduce this region. Reduction of this region contributes to improvement of the effective area and the yield of the device.

本発明者は、成長温度条件とC/Si比条件とを所定の範囲で組み合わせることによって、3Cの多形領域の面積拡大が抑制できることを見出した。すなわち、3Cの多形が三角欠陥になる割合を低減できるエピタキシャル成長条件、言い換えると、3Cの多形が三角欠陥にまで拡大せず、直線型欠陥のままで留まっている割合を増大させるエピタキシャル成長条件を見出したのである。直線型欠陥数と三角欠陥数の比を新しく指標として使用した。
本発明は、成長条件によって三角形に広がる欠陥を直線状にまで最小化すること、すなわち、欠陥形状を三角形状から直線状にすることによってデバイスキラー領域の低減を実現したものと言える。従って、デバイス特性を悪化させるエピ表面に露出する多形(3C)の面積を最小化でき、SiC半導体デバイスの収率を向上することができる。
The present inventor has found that by combining the growth temperature condition and the C / Si ratio condition within a predetermined range, the area expansion of the 3C polymorphic region can be suppressed. That is, the epitaxial growth conditions that can reduce the rate at which the 3C polymorph becomes a triangular defect, in other words, the epitaxial growth conditions that increase the rate at which the 3C polymorph does not expand to a triangular defect but remains a linear defect. I found it. The ratio between the number of linear defects and the number of triangular defects is used as a new index.
According to the present invention, it can be said that the device-killer region is reduced by minimizing a triangular defect depending on the growth condition to a linear shape, that is, by changing the triangular defect shape to a linear shape. Therefore, the area of the polymorph (3C) exposed on the epi surface which deteriorates the device characteristics can be minimized, and the yield of SiC semiconductor devices can be improved.

見出したエピタキシャル成長条件は、成長温度を1640℃以上、1680℃以下とし、かつ、C/Si比を0.90以上、1以下とすることである。
この条件でエピタキシャル成長工程を行うことにより、SiCエピタキシャル層中の三角欠陥数に対する直線型欠陥数の比が0.2〜2であるSiCエピタキシャルウェハを製造することができる。
C/Si比を0.9未満とすると成長表面がSi過剰な条件になるので表面の平坦性が得られにくになり、またキャリア濃度の分布が悪くなるため、とくに4インチ以上のような口径の大きなウェハには望ましくない。
このとき、三角欠陥密度は、0.8個/cm以下である。
成長温度は、1640℃以上、1660℃以下とすることができる。
The found epitaxial growth conditions are that the growth temperature is 1640 ° C. or more and 1680 ° C. or less, and the C / Si ratio is 0.90 or more and 1 or less.
By performing the epitaxial growth process under these conditions, a SiC epitaxial wafer having a ratio of the number of linear defects to the number of triangular defects in the SiC epitaxial layer of 0.2 to 2 can be manufactured.
When the C / Si ratio is less than 0.9, the growth surface is in a condition of excessive Si, which makes it difficult to obtain the flatness of the surface, and the distribution of the carrier concentration is deteriorated. Is not desirable for large wafers.
At this time, the triangular defect density is 0.8 / cm 2 or less.
The growth temperature can be 1640 ° C. or higher and 1660 ° C. or lower.

成長温度を1640℃以上、1680℃以下とし、かつ、C/Si比を0.90以上、0.96以下とすると、三角欠陥数に対する直線型欠陥数の比が0.7〜2であるSiCエピタキシャルウェハを製造することができる。
このとき、三角欠陥密度は、0.6個/cm以下である。
成長温度は、1640℃以上、1660℃以下とすることができる。
When the growth temperature is 1640 ° C. or more and 1680 ° C. or less and the C / Si ratio is 0.90 or more and 0.96 or less, SiC having a ratio of the number of linear defects to the number of triangular defects of 0.7 to 2 is used. Epitaxial wafers can be manufactured.
At this time, the triangular defect density is 0.6 / cm 2 or less.
The growth temperature can be 1640 ° C. or higher and 1660 ° C. or lower.

成長温度を1640℃以上、1680℃以下とし、かつ、C/Si比を0.90以上、0.93以下とすると、三角欠陥数に対する直線型欠陥数の比が1.0〜2.0であるSiCエピタキシャルウェハを製造することができる。
このとき、三角欠陥密度は、0.4個/cm以下である。
成長温度は、1640℃以上、1660℃以下とすることができる。
When the growth temperature is 1640 ° C. or more and 1680 ° C. or less and the C / Si ratio is 0.90 or more and 0.93 or less, the ratio of the number of linear defects to the number of triangular defects is 1.0 to 2.0. A certain SiC epitaxial wafer can be manufactured.
At this time, the triangular defect density is 0.4 / cm 2 or less.
The growth temperature can be 1640 ° C. or higher and 1660 ° C. or lower.

以下、本発明の実施例について説明するが、本発明はこれらの実施例に限定されるものではない。   Hereinafter, examples of the present invention will be described, but the present invention is not limited to these examples.

(実施例1)
SiC単結晶基板としては、(0001)Si面に対して<11−20>方向に4度のオフ角を有する、4インチの4H−SiC単結晶基板を用いた。
このSiC単結晶基板を公知の研磨工程を行った後、ホットウォールプラネタリ型ウェハ自公転型のCVD装置に設置し、水素ガスによる基板表面の清浄化(エッチング)工程を行った。
次に、原料ガスとしてシラン及びプロパンを用い、キャリアガスとして水素を供給しながら、成長温度1650℃、C/Si比を0.93の条件の下、SiCエピタキシャル成長工程を行い、膜厚9μmのSiCエピタキシャル層をSiC単結晶基板上に形成して、SiCエピタキシャルウェハを得た。
(Example 1)
As the SiC single crystal substrate, a 4 inch 4H-SiC single crystal substrate having an off angle of 4 degrees in the <11-20> direction with respect to the (0001) Si plane was used.
After performing a known polishing process on the SiC single crystal substrate, the substrate was set in a hot-wall planetary-type wafer self-revolution type CVD apparatus, and a substrate surface cleaning (etching) process using hydrogen gas was performed.
Next, while using silane and propane as source gases and supplying hydrogen as a carrier gas, a SiC epitaxial growth step was performed under the conditions of a growth temperature of 1650 ° C. and a C / Si ratio of 0.93, and a 9 μm-thick SiC epitaxial growth step was performed. An epitaxial layer was formed on a SiC single crystal substrate to obtain a SiC epitaxial wafer.

このSiCエピタキシャルウェハについて、共焦点顕微鏡(レーザーテック株式会社製、SICA6X)を用いてSICA像を得て、直線型欠陥及び三角欠陥の数を計測した。計測する範囲は外周のエッジから3mmを除くウェハ全体とした。計測された直線型欠陥及び三角欠陥の数に基づいて、三角欠陥数に対する直線型欠陥数の比を算出した。
直線型欠陥数は38個、三角欠陥数は28個であった。従って、三角欠陥数に対する直線型欠陥数の比は、1.36であった。
For this SiC epitaxial wafer, an SICA image was obtained using a confocal microscope (manufactured by Lasertec Corporation, SICA6X), and the number of linear defects and triangular defects was counted. The measurement range was the entire wafer except for 3 mm from the outer peripheral edge. The ratio of the number of linear defects to the number of triangular defects was calculated based on the measured numbers of linear defects and triangular defects.
The number of linear defects was 38 and the number of triangular defects was 28. Therefore, the ratio of the number of linear defects to the number of triangular defects was 1.36.

ここで、SICA像において、直線状に延びているものであって、テイル部の幅がヘッド部の幅と同程度からそれより細いものについては直線型欠陥に分類した。一方、SICA像において、頂点と底辺がステップフロー方向に順に並んでいることが識別できるものについては三角欠陥に分類した。
なお、SICA像において、直線型欠陥とキャロット状欠陥は直線状である点で似ているが、上述の通り、キャロット状欠陥は長手方向の中央部に溝部が見える点で直線型欠陥とは異なる。従って、直線状の欠陥であっても、長手方向の中央部に溝部を有するSICA像は直線型欠陥としてはカウントしていない。
Here, in the SICA image, those that extend linearly and whose width of the tail portion is about the same as the width of the head portion but smaller than that are classified as linear defects. On the other hand, in the SICA image, an image in which the vertex and the base can be identified as being sequentially arranged in the step flow direction is classified as a triangular defect.
In the SICA image, the linear defect and the carrot-like defect are similar in that they are linear, but as described above, the carrot-like defect differs from the linear defect in that a groove is visible at the center in the longitudinal direction. . Therefore, even for a linear defect, an SICA image having a groove at the center in the longitudinal direction is not counted as a linear defect.

(実施例2)
C/Si比を0.96とした以外は、実施例1と同じ条件でSiCエピタキシャルウェハを作製した。
直線型欠陥数は28個、三角欠陥数は39個であった。従って、三角欠陥数に対する直線型欠陥数の比は、0.72であった。
(Example 2)
An SiC epitaxial wafer was manufactured under the same conditions as in Example 1 except that the C / Si ratio was set to 0.96.
The number of linear defects was 28 and the number of triangular defects was 39. Therefore, the ratio of the number of linear defects to the number of triangular defects was 0.72.

(実施例3)
C/Si比を0.99とした以外は、実施例1と同じ条件でSiCエピタキシャルウェハを作製した。
直線型欠陥数は19個、三角欠陥数は50個であった。従って、三角欠陥数に対する直線型欠陥数の比は、0.38であった。
(Example 3)
An SiC epitaxial wafer was manufactured under the same conditions as in Example 1 except that the C / Si ratio was set to 0.99.
The number of linear defects was 19 and the number of triangular defects was 50. Therefore, the ratio of the number of linear defects to the number of triangular defects was 0.38.

(実施例4)
C/Si比を0.90とした以外は、実施例1と同じ条件でSiCエピタキシャルウェハを作製した。
直線型欠陥数は44個、三角欠陥数は22個であった。従って、三角欠陥数に対する直線型欠陥数の比は、2.00であった。
(Example 4)
An SiC epitaxial wafer was manufactured under the same conditions as in Example 1 except that the C / Si ratio was set to 0.90.
The number of linear defects was 44 and the number of triangular defects was 22. Therefore, the ratio of the number of linear defects to the number of triangular defects was 2.00.

(比較例1)
C/Si比を1.03とした以外は、実施例1と同じ条件でSiCエピタキシャルウェハを作製した。
直線型欠陥数は9個、三角欠陥数は63個であった。従って、三角欠陥数に対する直線型欠陥数の比は、0.14であった。
(Comparative Example 1)
An SiC epitaxial wafer was manufactured under the same conditions as in Example 1 except that the C / Si ratio was changed to 1.03.
The number of linear defects was 9 and the number of triangular defects was 63. Therefore, the ratio of the number of linear defects to the number of triangular defects was 0.14.

(比較例2)
C/Si比を1.13とした以外は、実施例1と同じ条件でSiCエピタキシャルウェハを作製した。
直線型欠陥数は0個、三角欠陥数は82個であった。従って、三角欠陥数に対する直線型欠陥数の比は、0であった。
(Comparative Example 2)
An SiC epitaxial wafer was manufactured under the same conditions as in Example 1 except that the C / Si ratio was 1.13.
The number of linear defects was 0 and the number of triangular defects was 82. Therefore, the ratio of the number of linear defects to the number of triangular defects was 0.

本発明のSiCエピタキシャルウェハ及びその製造方法は、パワー半導体用SiCエピタキシャルウェハとして、また、その製造方法として利用することができる。   INDUSTRIAL APPLICABILITY The SiC epitaxial wafer and the method of manufacturing the same of the present invention can be used as a SiC epitaxial wafer for power semiconductors and as a method of manufacturing the same.

Claims (3)

オフ角を有する4H−SiC単結晶基板上にSiCエピタキシャル層が形成されたSiCエピタキシャルウェハであって、
前記SiCエピタキシャル層に含まれる、三角欠陥数に対する直線型欠陥数の比が0.2〜2であることを特徴とするSiCエピタキシャルウェハ。
An SiC epitaxial wafer having a SiC epitaxial layer formed on a 4H-SiC single crystal substrate having an off angle,
An SiC epitaxial wafer, wherein the ratio of the number of linear defects to the number of triangular defects contained in the SiC epitaxial layer is 0.2 to 2.
前記比が0.7〜1.5であることを特徴とする請求項1に記載のSiCエピタキシャルウェハ。   The said ratio is 0.7-1.5, The SiC epitaxial wafer of Claim 1 characterized by the above-mentioned. 三角欠陥密度が0.8個/cm以下であることを特徴とする請求項1または2のいずれかに記載のSiCエピタキシャルウェハ。 3. The SiC epitaxial wafer according to claim 1, wherein the density of triangular defects is 0.8 / cm 2 or less.
JP2015169655A 2015-08-28 2015-08-28 SiC epitaxial wafer Active JP6635579B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015169655A JP6635579B2 (en) 2015-08-28 2015-08-28 SiC epitaxial wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015169655A JP6635579B2 (en) 2015-08-28 2015-08-28 SiC epitaxial wafer

Publications (2)

Publication Number Publication Date
JP2017043525A JP2017043525A (en) 2017-03-02
JP6635579B2 true JP6635579B2 (en) 2020-01-29

Family

ID=58209780

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015169655A Active JP6635579B2 (en) 2015-08-28 2015-08-28 SiC epitaxial wafer

Country Status (1)

Country Link
JP (1) JP6635579B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10811500B2 (en) 2017-01-31 2020-10-20 Sumitomo Electric Industries, Ltd. Silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
WO2018142668A1 (en) * 2017-01-31 2018-08-09 住友電気工業株式会社 Silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
JP6380582B1 (en) * 2017-03-08 2018-08-29 株式会社Sumco Epitaxial wafer back surface inspection method, epitaxial wafer back surface inspection device, epitaxial growth device lift pin management method, and epitaxial wafer manufacturing method

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4238357B2 (en) * 2003-08-19 2009-03-18 独立行政法人産業技術総合研究所 Silicon carbide epitaxial wafer, method of manufacturing the same, and semiconductor device manufactured on the wafer
JP2006321707A (en) * 2005-04-22 2006-11-30 Bridgestone Corp Silicon carbide single crystal wafer and process for producing the same
JP2013014469A (en) * 2011-07-04 2013-01-24 Panasonic Corp Sic epitaxial substrate and method for manufacturing the same
JP5786759B2 (en) * 2012-02-21 2015-09-30 新日鐵住金株式会社 Method for manufacturing epitaxial silicon carbide wafer
JP5996406B2 (en) * 2012-12-11 2016-09-21 新日鐵住金株式会社 Method for manufacturing silicon carbide epitaxial wafer
JP6386706B2 (en) * 2013-09-06 2018-09-05 住友電気工業株式会社 Silicon carbide epitaxial substrate, silicon carbide epitaxial substrate manufacturing method, silicon carbide semiconductor device manufacturing method, silicon carbide growth apparatus, and silicon carbide growth apparatus member
JP6311384B2 (en) * 2014-03-24 2018-04-18 三菱電機株式会社 Method for manufacturing silicon carbide semiconductor device

Also Published As

Publication number Publication date
JP2017043525A (en) 2017-03-02

Similar Documents

Publication Publication Date Title
JP6459132B2 (en) SiC epitaxial wafer, manufacturing method thereof, and defect identification method
JP6493690B2 (en) SiC epitaxial wafer, manufacturing method thereof, large pit defect detection method, defect identification method
JP6762484B2 (en) SiC epitaxial wafer and its manufacturing method
US11961736B2 (en) SiC epitaxial wafer, production method therefor, and defect identification method
WO2016051975A1 (en) Silicon carbide epitaxial substrate
JP6723219B2 (en) SiC epitaxial wafer and method for manufacturing SiC epitaxial wafer
CN108369901B (en) Method for producing SiC epitaxial wafer
JP6635579B2 (en) SiC epitaxial wafer
US20230268177A1 (en) SiC EPITAXIAL WAFER AND METHOD FOR MANUFACTURING SAME
US11320388B2 (en) SiC epitaxial wafer containing large pit defects with a surface density of 0.5 defects/CM2 or less, and production method therefor
JP7148427B2 (en) SiC epitaxial wafer and manufacturing method thereof
US10985042B2 (en) SiC substrate, SiC epitaxial wafer, and method of manufacturing the same
JP7302716B2 (en) SiC epitaxial wafer and manufacturing method thereof
JP7632731B2 (en) Silicon Carbide Epitaxial Substrate
JP7537446B2 (en) Silicon carbide epitaxial substrate and method for manufacturing same
JP7179219B1 (en) SiC device and its manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180508

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20181102

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191030

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191216

R150 Certificate of patent or registration of utility model

Ref document number: 6635579

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350