JP6627080B2 - Manufacturing method of chip resistor and chip resistor - Google Patents
Manufacturing method of chip resistor and chip resistor Download PDFInfo
- Publication number
- JP6627080B2 JP6627080B2 JP2016093004A JP2016093004A JP6627080B2 JP 6627080 B2 JP6627080 B2 JP 6627080B2 JP 2016093004 A JP2016093004 A JP 2016093004A JP 2016093004 A JP2016093004 A JP 2016093004A JP 6627080 B2 JP6627080 B2 JP 6627080B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resistor
- electrodes
- metal
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Details Of Resistors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Description
本発明は、各種電子機器に使用される金属板を抵抗体としたチップ抵抗器の製造方法およびチップ抵抗器に関するものである。 The present invention relates to a method of manufacturing a chip resistor using a metal plate used for various electronic devices as a resistor, and a chip resistor.
従来のこの種のチップ抵抗器の製造方法は、金属からなる抵抗体に金属を含有するペーストを印刷、焼成することによって一対の電極を形成するようにしていた。 In a conventional method of manufacturing a chip resistor of this type, a pair of electrodes is formed by printing and baking a paste containing a metal on a resistor made of a metal.
なお、この出願の発明に関する先行技術文献情報としては、例えば、特許文献1が知られている。 As prior art document information relating to the invention of this application, for example, Patent Document 1 is known.
上記従来のチップ抵抗器の製造方法は、はんだ付け性を向上させる等の目的で一対の電極2の厚みを厚くしようとすると、1回の印刷では困難であるため、複数回印刷する必要があった。 In the above-described conventional method of manufacturing a chip resistor, it is difficult to print one pair of electrodes 2 to increase the thickness of the pair of electrodes 2 for the purpose of improving solderability or the like. Was.
そして、複数回印刷すると、それぞれの層間の密着性が低くなり、また、抵抗体に直接接している層が他の層より収縮しにくいため、複数回印刷した後に同時焼成すると、収縮による応力が抵抗体に直接接している層に多く加わり、この結果、電極に亀裂が入ったり、その一部が剥がれたりし、これにより、電極の形成不良が発生する可能性があるという課題を有していた。 When printing is performed a plurality of times, the adhesion between the layers is reduced, and the layer directly in contact with the resistor is less likely to shrink than the other layers. There is a problem in that a large amount is added to the layer directly in contact with the resistor, and as a result, the electrode is cracked or a part of the electrode is peeled off, which may result in poor electrode formation. Was.
本発明は上記従来の課題を解決するもので、電極の形成不良を抑制できるチップ抵抗器の製造方法を提供することを目的とするものである。 An object of the present invention is to solve the above-mentioned conventional problems, and an object of the present invention is to provide a method of manufacturing a chip resistor capable of suppressing defective electrode formation.
上記目的を達成するために、本発明は、一対の電極を、金属を含有するペーストを印刷、焼成することによって形成し、さらに、この一対の電極は、その互いに対向する面が抵抗体から離れる方向に向かってその幅が狭くなるような傾斜面を有する第1の電極層を形成して焼成した後、第1の電極層およびその傾斜面を覆うように第2の電極層を形成して設けられている。 In order to achieve the above object, the present invention forms a pair of electrodes by printing and baking a paste containing a metal, and furthermore, the pair of electrodes has their opposing surfaces separated from the resistor. After forming and firing a first electrode layer having an inclined surface whose width decreases in the direction, a second electrode layer is formed so as to cover the first electrode layer and the inclined surface. Is provided.
第1の電極層の傾斜面を覆うように第2の電極層を形成しているため、第1の電極層と第2の電極層との接着密度が向上し、さらに、第1の電極層を形成した後で一旦焼成をしているため、一対の電極の抵抗体に直接接している部分が受ける収縮による応力が小さくなり、これにより、一対の電極に亀裂が入ったり、その一部が剥がれたりしにくくなるため、一対の電極の形成不良を抑制できるという優れた効果を奏するものである。 Since the second electrode layer is formed so as to cover the inclined surface of the first electrode layer, the adhesion density between the first electrode layer and the second electrode layer is improved, and further the first electrode layer is formed. Since the baking is performed once after the formation, the stress due to the shrinkage that is applied to the portion of the pair of electrodes directly in contact with the resistor is reduced, thereby causing the pair of electrodes to crack or partially Since it is hard to be peeled off, an excellent effect that formation failure of a pair of electrodes can be suppressed can be achieved.
図1は本発明の一実施の形態におけるチップ抵抗器の側面図である。 FIG. 1 is a side view of a chip resistor according to an embodiment of the present invention.
本発明の一実施の形態におけるチップ抵抗器は、図1に示すように、CuNi、NiCr、CuMn等の金属で構成された抵抗体1と、抵抗体1の一面(上面)の両端部に形成されCuで構成された一対の電極2と、抵抗体1の前記一面の一対の電極2間に形成された保護膜3と、この一対の電極2を覆うように形成されためっき層3aとを備えている。また、一対の電極2の抵抗体1に形成された面と対向する面が実装用基板(以下、図示せず)に実装される。 As shown in FIG. 1, a chip resistor according to an embodiment of the present invention is formed on a resistor 1 made of a metal such as CuNi, NiCr, and CuMn, and at both ends of one surface (upper surface) of the resistor 1. A pair of electrodes 2 made of Cu, a protective film 3 formed between the pair of electrodes 2 on the one surface of the resistor 1, and a plating layer 3a formed so as to cover the pair of electrodes 2 Have. In addition, the surface of the pair of electrodes 2 facing the surface formed on the resistor 1 is mounted on a mounting substrate (not shown).
そして、一対の電極2は、金属を含有するペーストを印刷することによって構成され、実装用基板に向かって、その幅が狭くなっている。 The pair of electrodes 2 is formed by printing a paste containing a metal, and the width thereof decreases toward the mounting substrate.
なお、ここでは、実装用基板に接する方向を便宜上「上方」とし、一対の電極2間に電流が流れる方向と平行な寸法を「幅」とする。 Here, the direction in contact with the mounting substrate is referred to as “upper” for convenience, and the dimension parallel to the direction in which current flows between the pair of electrodes 2 is referred to as “width”.
以下、本発明の一実施の形態におけるチップ抵抗器の製造方法について図面を参照しながら説明する。 Hereinafter, a method of manufacturing a chip resistor according to an embodiment of the present invention will be described with reference to the drawings.
まず、図2(a)(b)に示すように、CuNi、NiCr、CuMn等からなる金属を板状に構成したシート状抵抗体1aを用意し、このシート状抵抗体1aの表面に一定間隔で複数の帯状にCuを主成分としたペーストを印刷、乾燥し、第1の層2aを形成する。図2(a)(b)において、この複数の第1の層2aの中心線であるA−A線で挟まれた部分が個片状となったときの1つのチップ抵抗器の側面(断面)に該当する。個片状に分割した後はシート状抵抗体1aは抵抗体1となる。 First, as shown in FIGS. 2 (a) and 2 (b), a sheet-shaped resistor 1a made of a metal made of CuNi, NiCr, CuMn or the like is prepared in a plate shape, and a predetermined interval is provided on the surface of the sheet-shaped resistor 1a. Then, a paste containing Cu as a main component is printed in a plurality of strips and dried to form the first layer 2a. 2A and 2B, a side surface (cross section) of one chip resistor when a portion sandwiched between lines AA, which is a center line of the plurality of first layers 2a, becomes an individual piece. ). After division into individual pieces, the sheet-shaped resistor 1 a becomes the resistor 1.
第1の層2aは、シート状抵抗体1aの一方の側面から他方の側面まで連続して形成し、また、ペーストの周囲が表面張力で薄くなり、その結果、シート状抵抗体1aから離れる方向に向かって(上面に向かうに従って)その幅が狭くなる。 The first layer 2a is continuously formed from one side surface to the other side surface of the sheet-shaped resistor 1a, and the periphery of the paste is thinned by surface tension, and as a result, the direction away from the sheet-shaped resistor 1a. (Towards the top surface) the width decreases.
ここで、図2(a)は上面図、図2(b)は、図2(a)の側面図である。 Here, FIG. 2A is a top view, and FIG. 2B is a side view of FIG.
次に、図3(a)(b)に示すように、それぞれの第1の層2aの上面に重なるように、Cuを主成分としたペーストを印刷、乾燥し、第2の層2bを形成する。第2の層2bは第1の層2aより幅が狭くなっている。また、第2の層2bもペーストの周囲が表面張力で薄くなり、上面に向かうに従って(シート状抵抗体1aから離れるのに従って)幅が狭くなる。 Next, as shown in FIGS. 3A and 3B, a paste containing Cu as a main component is printed and dried to form a second layer 2b so as to overlap the upper surface of each first layer 2a. I do. The second layer 2b is narrower than the first layer 2a. The second layer 2b also becomes thinner at the periphery of the paste due to surface tension, and becomes narrower toward the upper surface (as the distance from the sheet-shaped resistor 1a increases).
そして、第1の層2aと第2の層2bからなる第1の電極層4aが形成される。第2の層2bが第1の層2aより幅が狭いため、それぞれの第1の電極層4aは、帯状となった第1の電極層4a同士が互いに対向する面が、抵抗体1から離れる方向に向かってそれぞれの幅が狭くなるような傾斜面5となる略台形状になっている。個片状のチップ抵抗器においても、第1の電極層4aは、抵抗体1から離れる方向に向かってその幅が狭くなるような傾斜面5をなしている。この傾斜面5は第1の層2a、第2の層2bの斜めに傾斜する端面で、曲線状または直線状になっている。すなわち、傾斜面5は、抵抗体1(シート
状抵抗体1a)の上面に対して直角となっていない。
Then, a first electrode layer 4a including the first layer 2a and the second layer 2b is formed. Since the width of the second layer 2b is smaller than that of the first layer 2a, the surfaces of the first electrode layers 4a in which the band-shaped first electrode layers 4a face each other are separated from the resistor 1. It has a substantially trapezoidal shape with an inclined surface 5 whose width decreases toward the direction. Also in the chip resistor in the form of an individual piece, the first electrode layer 4 a has an inclined surface 5 whose width decreases in a direction away from the resistor 1. The inclined surface 5 is a curved or linear shape, which is an obliquely inclined end surface of the first layer 2a and the second layer 2b. That is, the inclined surface 5 is not perpendicular to the upper surface of the resistor 1 (sheet-like resistor 1a).
ここで、図3(a)は上面図、図3(b)は、図3(a)の側面図である。 Here, FIG. 3A is a top view, and FIG. 3B is a side view of FIG.
次に、窒素雰囲気中で800℃〜980℃で焼成する。 Next, baking is performed at 800 ° C. to 980 ° C. in a nitrogen atmosphere.
次に、図3(c)(d)に示すように、それぞれの第1の電極層4a(第2の層2b)の上面を覆うように、Cuを主成分としたペーストを印刷、乾燥し、第3の層2cを形成する。第3の層2cは第2の層2bと幅が略同一で、さらに、第3の層2cもペーストの周囲が表面張力で薄くなって上面に向かうに従って幅が狭い略台形状になるため、第1の電極層4aの傾斜面5にペーストが流れ、第3の層2cが第1の電極層4aの傾斜面5も覆うようになる。なお、図面では、第2の層2bの傾斜面5のみを覆っているが、第1の層2aの傾斜面5も覆うようにしてもよい。 Next, as shown in FIGS. 3C and 3D, a paste containing Cu as a main component is printed and dried so as to cover the upper surfaces of the respective first electrode layers 4a (second layers 2b). , A third layer 2c is formed. The third layer 2c has substantially the same width as the second layer 2b, and the third layer 2c also has a substantially trapezoidal shape in which the periphery of the paste becomes thinner due to surface tension and becomes narrower toward the upper surface. The paste flows on the inclined surface 5 of the first electrode layer 4a, and the third layer 2c also covers the inclined surface 5 of the first electrode layer 4a. In the drawing, only the inclined surface 5 of the second layer 2b is covered, but the inclined surface 5 of the first layer 2a may be covered.
ここで、図3(c)は上面図、図3(d)は、図3(c)の側面図である。 Here, FIG. 3C is a top view, and FIG. 3D is a side view of FIG. 3C.
次に、図4(a)(b)に示すように、それぞれの第3の層2cの上面を覆うように、Cuを主成分としたペーストを印刷、乾燥し、第4の層2dを形成する。第4の層2dは第2、第3の層2b、2cと幅が略同一になっている。また、第4の層2dもペーストの周囲が表面張力で薄くなって上面に向かうに従って幅が狭い略台形状になっている。 Next, as shown in FIGS. 4A and 4B, a paste containing Cu as a main component is printed and dried to cover the upper surface of each third layer 2c to form a fourth layer 2d. I do. The fourth layer 2d has substantially the same width as the second and third layers 2b and 2c. The fourth layer 2d also has a substantially trapezoidal shape in which the periphery of the paste becomes thinner due to surface tension and becomes narrower toward the upper surface.
ここで、図4(a)は上面図、図4(b)は、図4(a)の側面図である。 Here, FIG. 4A is a top view, and FIG. 4B is a side view of FIG.
次に、窒素雰囲気中で800℃〜980℃で焼成する。第3の層2cと第4の層2dとで、略台形状になった第2の電極層4bとなる。そして、第1の電極層4aと第2の電極層4bによって帯状の電極2が構成される。 Next, baking is performed at 800 ° C. to 980 ° C. in a nitrogen atmosphere. The third layer 2c and the fourth layer 2d form a substantially trapezoidal second electrode layer 4b. The first electrode layer 4a and the second electrode layer 4b form the strip-shaped electrode 2.
なお、第2の電極層4bを構成する層を2つとしたが、3つ以上の層としてもよい。また、第1〜第4の層2a〜2dは、その厚みは略等しい。 Although the second electrode layer 4b has two layers, it may have three or more layers. The first to fourth layers 2a to 2d have substantially the same thickness.
次に、図4(c)(d)に示すように、帯状のそれぞれの電極2間に、エポキシ樹脂からなる保護膜3を形成する。 Next, as shown in FIGS. 4C and 4D, a protective film 3 made of an epoxy resin is formed between the strip-shaped electrodes 2.
次に、めっき層3aを形成した後、図5(a)(b)に示すように、縦横の分割溝6を形成して個片状に分割し、図1に示すような、個片状のチップ抵抗器を得る。 Next, after forming the plating layer 3a, as shown in FIGS. 5 (a) and 5 (b), vertical and horizontal dividing grooves 6 are formed and divided into individual pieces, and as shown in FIG. To obtain a chip resistor.
ここで、図4(c)は上面図、図4(d)は、図4(c)の側面図である。図5(a)は上面図、図5(b)は、図5(a)の側面図である。 Here, FIG. 4C is a top view, and FIG. 4D is a side view of FIG. 4C. FIG. 5A is a top view, and FIG. 5B is a side view of FIG.
なお、説明を簡単にするために、図2〜図5では個片状のチップ抵抗器が縦2列、横2列のシート状に形成されている部分を示す。また、適宜抵抗値調整してもよい。 For simplicity of description, FIGS. 2 to 5 show portions in which individual chip resistors are formed in a sheet shape in two vertical rows and two horizontal rows. Further, the resistance value may be appropriately adjusted.
本発明の一実施の形態における抵抗器の製造方法においては、第1の電極層4aの傾斜面5を覆うように第2の電極層4bを形成しているため、第1の電極層4aと第2の電極層4bとの接着密度が向上し、さらに、第1の電極層4aを形成した後で一旦焼成をしているため、一対の電極2の抵抗体1に直接接している第1の層2aが受ける収縮による応力が小さくなり、これにより、一対の電極2に亀裂が入ったり、その一部が剥がれたりしにくくなるため、一対の電極2の形成不良を抑制できるという効果が得られるものである。 In the method for manufacturing a resistor according to one embodiment of the present invention, the second electrode layer 4b is formed so as to cover the inclined surface 5 of the first electrode layer 4a. Since the adhesion density with the second electrode layer 4b is improved, and the first electrode layer 4a is formed and then baked once, the first electrode 2 in direct contact with the resistor 1 of the pair of electrodes 2 is formed. The stress caused by the shrinkage of the layer 2a is reduced, thereby making it difficult for the pair of electrodes 2 to be cracked or to be partially peeled off. Therefore, the effect of suppressing the formation failure of the pair of electrodes 2 is obtained. It is something that can be done.
すなわち、第1の電極層4aを幅の広い第1の層2aと幅の狭い第2の層2bで構成することによって、第1の電極層4aを斜めに傾斜する傾斜面5を有する略台形状に形成することができ、そして、第1の電極層4aを第2の層2bと同じ幅の第3の層2cで覆うことによってその傾斜面5に、第3の層2cのペーストが流れ、第3の層2cが傾斜面5と第1の電極層4aの上面を覆うため、両者の接触面積が大きくなり、第3の層2cと第1の電極層4a(第2の層2b)との密着性が向上する。 That is, by forming the first electrode layer 4a with the first layer 2a having a large width and the second layer 2b having a small width, the first electrode layer 4a has an inclined surface 5 having an inclined surface 5 which is obliquely inclined. The paste of the third layer 2c flows on the inclined surface 5 by covering the first electrode layer 4a with the third layer 2c having the same width as the second layer 2b. Since the third layer 2c covers the inclined surface 5 and the upper surface of the first electrode layer 4a, the contact area between them becomes large, and the third layer 2c and the first electrode layer 4a (the second layer 2b) And the adhesion to the film are improved.
また、第1の層2aと第2の層2bを形成した後に焼成しているため、第1の層2aと第2の層2bとの密着性が良く、第3の層2cと第4の層2dを形成した後に焼成しているため、第3の層2cと第4の層2dとの密着性も良い。したがって、複数回印刷して一対の電極2を形成しても、各層間の密着性が低くならない。 In addition, since the first layer 2a and the second layer 2b are baked after being formed, the adhesion between the first layer 2a and the second layer 2b is good, and the third layer 2c and the fourth layer 2c are baked. Since the baking is performed after the formation of the layer 2d, the adhesion between the third layer 2c and the fourth layer 2d is also good. Therefore, even if printing is performed a plurality of times to form a pair of electrodes 2, the adhesion between the layers does not decrease.
さらに、第1の層2aは抵抗体1に直接接しているため、他の第2〜第4の層2b〜2dよりも焼成による収縮性は小さいが、2層目の第2の層2b形成後に一旦、焼成すると、焼成によって生じる収縮による応力が第1の層2aに及ぼすのは第2の層2bのみになるため、第1の層2aが受ける収縮による応力が小さくなる。 Furthermore, since the first layer 2a is in direct contact with the resistor 1, the shrinkage due to firing is smaller than that of the other second to fourth layers 2b to 2d, but the formation of the second layer 2b Once fired once, the stress due to shrinkage caused by firing only affects the first layer 2a to the second layer 2b, so the stress due to shrinkage applied to the first layer 2a is reduced.
なお、第1の電極層4aのうち抵抗体1の一面と直接接する最下層となる第1の層2aに、CuではなくCuNiを使用すれば、TCR特性が良化する。 Note that if CuNi is used instead of Cu for the first layer 2a, which is the lowermost layer of the first electrode layer 4a that is in direct contact with one surface of the resistor 1, the TCR characteristics are improved.
このとき、第1の電極層4aの他の層(第2の層2b)、第2の電極層4b(第3の層2c、第4の層2d)をCuで構成した場合、抵抗値を安定させることができる。 At this time, when the other layer (the second layer 2b) and the second electrode layer 4b (the third layer 2c and the fourth layer 2d) of the first electrode layer 4a are made of Cu, the resistance value is reduced. Can be stabilized.
一般に、溶剤を含有するペーストを印刷し、乾燥させると、にじみが生じて形状が安定しない場合がある。本願において、CuNiで構成された最下層の第1の層2aの焼成前(乾燥状態)に、この第1の層2a上にCuで構成された第2の層2bを印刷すると、第2の層2bの溶剤が第1の層2aに吸収されるため、第2の層2bにはにじみが発生せず、形状が安定する。CuNiで構成された第1の層2aにはにじみが生じて形状が安定しない場合があるが、CuNiはCuより比抵抗が高いため、抵抗値に主に影響を与えるのは第1の層2a以外のCuで構成された層となり、そして、上述したようにCuで構成された第2の層2bはにじみが無く、形状が安定しているため、一対の電極2間の距離も安定し、この結果、抵抗値を安定させることができる。 Generally, when a paste containing a solvent is printed and dried, bleeding may occur and the shape may not be stable. In the present application, before baking (dry state) the lowermost first layer 2a made of CuNi, the second layer 2b made of Cu is printed on the first layer 2a. Since the solvent of the layer 2b is absorbed by the first layer 2a, no bleeding occurs in the second layer 2b, and the shape is stabilized. The first layer 2a made of CuNi may have bleeding and unstable shape. However, since CuNi has a higher specific resistance than Cu, the first layer 2a mainly affects the resistance value. Since the second layer 2b made of Cu has no bleeding and a stable shape as described above, the distance between the pair of electrodes 2 is also stable, As a result, the resistance value can be stabilized.
さらに、図6に示すように、一対の電極2を構成するCuよりも比抵抗が高いCuNiからなる金属層7を、抵抗体1の一面の少なくとも長手方向の全面に形成してもよい。このとき、一対の電極2は抵抗体1の両端部における金属層4の上面に形成される。 Further, as shown in FIG. 6, a metal layer 7 made of CuNi having a higher specific resistance than Cu constituting the pair of electrodes 2 may be formed on at least one entire surface of the resistor 1 in the longitudinal direction. At this time, the pair of electrodes 2 are formed on the upper surface of the metal layer 4 at both ends of the resistor 1.
この構成により、上記した説明と同様に、Cuで構成された一対の電極2にはにじみが発生せず、形状を安定にすることができるため、抵抗値を安定させることができる。 With this configuration, similar to the above description, the pair of electrodes 2 made of Cu does not cause bleeding, and the shape can be stabilized, so that the resistance value can be stabilized.
また、CuNiからなる金属層7を、一対の電極2を構成する第1〜第4の層2a〜2dとは別に形成してもよいし、最下層の第1の層2aをCuNiで構成し抵抗体1の一面の全面に形成することによって設けてもよい。 Further, the metal layer 7 made of CuNi may be formed separately from the first to fourth layers 2a to 2d constituting the pair of electrodes 2, or the lowermost first layer 2a may be formed of CuNi. It may be provided by being formed on the entire surface of one surface of the resistor 1.
本発明に係るチップ抵抗器の製造方法およびチップ抵抗器は、電極の形成不良を抑制できるという効果を有するものであり、特に各種電子機器に使用される金属板を抵抗体としたチップ抵抗器等に適用することにより有用となるものである。 The method of manufacturing a chip resistor and the chip resistor according to the present invention have an effect of suppressing formation failure of an electrode, and in particular, a chip resistor and the like using a metal plate as a resistor used in various electronic devices. It becomes useful by applying to.
1 抵抗体
2 電極
4a 第1の電極層
4b 第2の電極層
5 傾斜面
Reference Signs List 1 resistor 2 electrode 4a first electrode layer 4b second electrode layer 5 inclined surface
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016093004A JP6627080B2 (en) | 2016-05-06 | 2016-05-06 | Manufacturing method of chip resistor and chip resistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016093004A JP6627080B2 (en) | 2016-05-06 | 2016-05-06 | Manufacturing method of chip resistor and chip resistor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017201663A JP2017201663A (en) | 2017-11-09 |
JP6627080B2 true JP6627080B2 (en) | 2020-01-08 |
Family
ID=60264747
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016093004A Active JP6627080B2 (en) | 2016-05-06 | 2016-05-06 | Manufacturing method of chip resistor and chip resistor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6627080B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7270386B2 (en) * | 2018-01-11 | 2023-05-10 | 北陸電気工業株式会社 | Chip-shaped metal resistor and its manufacturing method |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000100601A (en) * | 1998-09-22 | 2000-04-07 | Matsushita Electric Ind Co Ltd | Chip resistor |
JP4747604B2 (en) * | 2005-02-18 | 2011-08-17 | Tdk株式会社 | Ceramic electronic components |
TWI503849B (en) * | 2009-09-08 | 2015-10-11 | Cyntec Co Ltd | Micro resistor |
JP5544824B2 (en) * | 2009-10-29 | 2014-07-09 | コーア株式会社 | Manufacturing method of chip resistor |
KR102067177B1 (en) * | 2013-08-09 | 2020-01-15 | 삼성전기주식회사 | Embedded multilayer ceramic electronic part and print circuit board having embedded multilayer ceramic electronic part |
-
2016
- 2016-05-06 JP JP2016093004A patent/JP6627080B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017201663A (en) | 2017-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7063820B2 (en) | Chip resistors and their manufacturing methods | |
JP5115968B2 (en) | Chip resistor manufacturing method and chip resistor | |
JP6181500B2 (en) | Chip resistor and manufacturing method thereof | |
JP6688025B2 (en) | Chip resistor and method of manufacturing chip resistor | |
JP6627080B2 (en) | Manufacturing method of chip resistor and chip resistor | |
US8854175B2 (en) | Chip resistor device and method for fabricating the same | |
JPWO2006011425A1 (en) | Chip resistor and manufacturing method thereof | |
US8455769B2 (en) | Electronic component and method of mounting the same | |
JP4277633B2 (en) | Manufacturing method of chip resistor | |
JP6615637B2 (en) | Manufacturing method of chip resistor | |
JP2015008189A (en) | Manufacturing method of thin-film chip resistor | |
JP6263750B1 (en) | Chip resistor and manufacturing method thereof | |
JP6629013B2 (en) | Chip resistor and method of manufacturing chip resistor | |
JP6749752B2 (en) | Chip resistor and method of manufacturing chip resistor | |
JP5879498B2 (en) | Chip resistor and manufacturing method thereof | |
JP2016131169A (en) | Chip resistor | |
JP2017224713A (en) | Chip resistor | |
JP3608570B2 (en) | Resistor manufacturing method | |
JP2009088368A (en) | Method of manufacturing low-resistance chip resistor | |
JP3905030B2 (en) | Resistor manufacturing method | |
JP4729398B2 (en) | Chip resistor | |
JP7113202B2 (en) | Chip resistor and manufacturing method thereof | |
JP6695415B2 (en) | Chip resistor | |
JP2015095573A (en) | Manufacturing method for chip-like electronic component | |
JP2004146859A (en) | Method of manufacturing resistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20160526 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20190118 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190204 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191008 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191023 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191105 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6627080 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |