[go: up one dir, main page]

JP6617955B2 - リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 - Google Patents

リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 Download PDF

Info

Publication number
JP6617955B2
JP6617955B2 JP2015181088A JP2015181088A JP6617955B2 JP 6617955 B2 JP6617955 B2 JP 6617955B2 JP 2015181088 A JP2015181088 A JP 2015181088A JP 2015181088 A JP2015181088 A JP 2015181088A JP 6617955 B2 JP6617955 B2 JP 6617955B2
Authority
JP
Japan
Prior art keywords
semiconductor element
terminal
lead frame
thin
element mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015181088A
Other languages
English (en)
Other versions
JP2016066790A (ja
Inventor
貫 正 雄 大
貫 正 雄 大
田 昌 博 永
田 昌 博 永
嵜 剛 山
嵜 剛 山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Publication of JP2016066790A publication Critical patent/JP2016066790A/ja
Application granted granted Critical
Publication of JP6617955B2 publication Critical patent/JP6617955B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法に関する。
近年、基板に実装される半導体装置の小型化および薄型化が要求されてきている。このような要求に対応すべく、従来、リードフレームを用い、その搭載面に搭載した半導体素子を封止樹脂によって封止するとともに、裏面側にリードの一部分を露出させて構成された半導体装置が種々提案されている。
しかしながら、従来一般的な構造からなる半導体装置の場合、端子数が増加するにしたがってパッケージが大きくなるため、実装信頼性を確保することが難しくなるという課題があった。これに対して、半導体素子の電極数の増加に対応するための技術として、外部端子を２列に配列したパッケージが知られている（例えば特許文献１）。
特開２０１０−２３２２１６号公報
しかしながら、特許文献１の半導体装置を作製する場合、樹脂層による封止工程を２回実施する必要があり、製造コストが上昇してしまう。また、半導体装置内に、１回キュアされる樹脂層と２回キュアされる樹脂層とが併存するため、半導体装置を構成する各部材の熱膨張率に差があることに起因して金属板に反りが発生するおそれがある。
本発明はこのような点を考慮してなされたものであり、半導体装置の製造工程でリードフレームに反りや変形が発生する不具合を抑制することが可能な、リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法を提供することを目的とする。
本発明は、半導体装置用のリードフレームであって、枠体と、前記枠体の内側に設けられ、半導体素子が搭載される半導体素子載置部と、前記半導体素子載置部の周囲に設けられた複数の端子部とを備え、各端子部には、それぞれ少なくとも３つの連結部が連結され、各端子部に連結された連結部は、それぞれ前記枠体、前記半導体素子載置部、又は他の端子部のうちのいずれかに連結されていることを特徴とするリードフレームである。
本発明は、前記複数の端子部は、格子状に配置されていることを特徴とするリードフレームである。
本発明は、前記端子部に連結された少なくとも３つの連結部のうち、少なくとも２つの連結部には、樹脂封止後に除去されるリードカット部が設けられていることを特徴とするリードフレームである。
本発明は、前記リードカット部には、表面側から薄肉化された表面薄肉部が形成されていることを特徴とするリードフレームである。
本発明は、前記表面薄肉部に、エッチングバリア層が形成されていることを特徴とするリードフレームである。
本発明は、前記連結部は、表面側又は裏面側から薄肉化されていることを特徴とするリードフレームである。
本発明は、前記端子部に連結された前記少なくとも３つの連結部のうち、少なくとも１つの連結部は、裏面側から薄肉化されていることを特徴とするリードフレームである。
本発明は、前記半導体素子載置部には、支持連結部が連結され、前記支持連結部は、前記枠体に連結されていることを特徴とするリードフレームである。
本発明は、半導体装置用のリードフレームであって、枠体と、前記枠体の内側に設けられ、半導体素子が搭載される半導体素子載置部と、前記半導体素子載置部の周囲に設けられた複数の端子部とを備え、互いに隣接する一対の端子部同士が連結部によって連結され、前記連結部は、表面側から薄肉化された表面薄肉部と、裏面側から薄肉化された裏面薄肉部との両方を有することを特徴とするリードフレームである。
本発明は、前記裏面薄肉部の周縁部であって、前記表面薄肉部に隣接する領域に、前記裏面側に突出する段部が形成されていることを特徴とするリードフレームである。
本発明は、半導体装置であって、半導体素子載置部と、前記半導体素子載置部の周囲に設けられた複数の端子部と、前記半導体素子載置部に搭載された半導体素子と、前記半導体素子と各端子部とをそれぞれ電気的に接続する接続部材と、前記半導体素子載置部と、前記複数の端子部と、前記半導体素子と、前記接続部材とを封止する封止樹脂とを備え、前記封止樹脂の裏面には、複数の凹部が形成され、各端子部の周囲には、それぞれ当該端子部から延びる連結部および／または前記凹部が、合計で少なくとも３つ配置されていることを特徴とする半導体装置である。
本発明は、前記リードフレームの製造方法において、金属基板を準備する工程と、前記金属基板をエッチング加工することにより、前記金属基板に前記半導体素子載置部、前記複数の端子部および前記連結部を形成する工程とを備えたことを特徴とするリードフレームの製造方法である。
本発明は、半導体装置の製造方法において、前記リードフレームを準備する工程と、前記リードフレームの前記半導体素子載置部上に、前記半導体素子を搭載する工程と、前記半導体素子と各端子部とを接続部材により電気的に接続する工程と、前記半導体素子載置部と、前記複数の端子部と、前記半導体素子と、前記接続部材と、前記連結部とを封止樹脂により封止する工程と、前記リードフレームの裏面側から前記連結部の少なくとも一部を除去することにより、前記端子部をそれぞれ個別に分離する工程とを備えたことを特徴とする半導体装置の製造方法である。
本発明によれば、半導体装置の製造工程でリードフレームに反りや変形が発生する不具合を抑制することができる。
図１は、本発明の一実施の形態によるリードフレームを示す平面図。 図２は、本発明の一実施の形態によるリードフレームを示す部分拡大平面図（図１のII部拡大図）。 図３（ａ）は、本発明の一実施の形態によるリードフレームを示す断面図（図１のIIIA−IIIA線断面図）、図３（ｂ）は、本発明の一実施の形態によるリードフレームを示す断面図（図１のIIIB−IIIB線断面図）。 図４は、本発明の一実施の形態による半導体装置を示す平面図。 図５は、本発明の一実施の形態による半導体装置を示す断面図（図４のＶ−Ｖ線断面図）。 図６は、本発明の一実施の形態による半導体装置を示す底面図。 図７（ａ）−（ｆ）は、本発明の一実施の形態によるリードフレームの製造方法を示す断面図。 図８（ａ）−（ｆ）は、本発明の一実施の形態による半導体装置の製造方法を示す断面図。 図９は、本実施の形態によるリードフレームの変形例（変形例１）を示す断面図（図２のＡ−Ａ線断面に対応する図）。 図１０は、本実施の形態によるリードフレームの変形例（変形例２）を示す断面図（図２のＡ−Ａ線断面に対応する図）。 図１１は、本実施の形態によるリードフレームの変形例（変形例３）を示す断面図（図２のＡ−Ａ線断面に対応する図）。 図１２は、本実施の形態によるリードフレームの変形例（変形例４）を示す断面図（図７（ｆ）の部分拡大図に対応する図）。 図１３は、本実施の形態によるリードフレームの変形例（変形例５）を示す断面図（図２のＡ−Ａ線断面に対応する図）。 図１４は、本実施の形態によるリードフレームの変形例（変形例６）を示す断面図（図２のＡ−Ａ線断面に対応する図）。
以下、本発明の一実施の形態について、図１乃至図８を参照して説明する。なお、以下の各図において、同一部分には同一の符号を付しており、一部詳細な説明を省略する場合がある。なお、本明細書中、「表面」とは半導体素子２１が搭載される側の面（すなわち図３（ａ）（ｂ）の上方を向く面）のことをいい、「裏面」とは、外部回路に接続される側の面（すなわち図３（ａ）（ｂ）の下方を向く面）のことをいう。
リードフレームの構成
まず、図１乃至図３により、本実施の形態によるリードフレームの概略について説明する。図１は、本実施の形態によるリードフレームを示す平面図であり、図２は、本実施の形態によるリードフレームを示す部分拡大平面図であり、図３（ａ）（ｂ）は、それぞれ本実施の形態によるリードフレームを示す断面図である。
なお、図１および図２において、ハーフエッチングにより表面側から薄肉化された領域を灰色の網掛けで示しており、ハーフエッチングにより裏面側から薄肉化された領域を平行な複数の斜線（ハッチング）で示している。なお、「ハーフエッチング」とは、被エッチング材料をその厚み方向に途中までエッチングすることをいう。
図１乃至図３に示すように、リードフレーム１０は、枠体１３と、枠体１３の内側に設けられ、半導体素子２１（後述）を搭載する半導体素子載置部（ダイパッド）１１と、半導体素子載置部１１の周囲に設けられ、半導体素子２１と外部の実装基板（図示せず）とを接続する複数の端子部１２とを備えている。
リードフレーム１０は、それぞれ半導体装置２０（後述）に対応する領域である、複数（図１では４つ）の単位リードフレーム１０ａを含んでいる。この単位リードフレーム１０ａは、図１において仮想線の内側に位置する領域である。
これら複数の単位リードフレーム１０ａは、枠体１３を介して互いに連結されている。
この枠体１３は、半導体素子載置部１１および端子部１２を支持するものであり、Ｘ方向、およびＸ方向に垂直なＹ方向に沿ってそれぞれ延びている。枠体１３のうち、単位リードフレーム１０ａの外周近傍に位置する領域は、裏面側から薄肉化されている。
半導体素子載置部１１は、平面略矩形状であり、その４辺はＸ方向又はＹ方向のいずれかに沿って延びている。また、半導体素子載置部１１の裏面外周に沿って薄肉部１１ａが形成されている。これにより、半導体素子載置部１１と封止樹脂２３（後述）との密着性を高めることができる。また、半導体素子載置部１１の１つの角部には、一直線状に延びる支持連結部１６が連結され、支持連結部１６は、枠体１３に連結されている。
図１に示すように、複数の端子部１２は、Ｘ方向およびＹ方向に沿って形成された格子上に配置されている。すなわち各端子部１２は、当該端子部１２に対してＸ方向に隣接する１つ又は２つの端子部１２を有しており、かつ当該端子部１２に対してＹ方向に隣接する１つ又は２つの端子部１２を有している。また各端子部１２は、それぞれ平面略矩形形状を有している。図１において、１つの単位リードフレーム１０ａ内に２４個の端子部１２が配置されている。
図３（ａ）（ｂ）に示すように、各端子部１２は、それぞれ表面側に設けられた内部端子１５と、裏面側に設けられた外部端子１７とを有している。
このうち内部端子１５は、後述するようにボンディングワイヤ２２を介して半導体素子２１に電気的に接続される領域となっている。このため、内部端子１５上には、ボンディングワイヤ２２との密着性を向上させるめっき部２５が設けられている。なお、めっき部２５は、半導体素子載置部１１の表面にも設けられている。
一方、各外部端子１７は、半導体装置２０（後述）の製造後に、それぞれ半導体装置２０から外方に露出するようになっている。この外部端子１７は、図示しない外部の実装基板に電気的に接続される領域であり、外部端子１７上には、半田との接着性を向上させるめっき部２６が設けられている。なお、めっき部２６は、半導体素子載置部１１の裏面にも設けられている。
再度図１および図２を参照すると、各端子部１２には、それぞれ複数の連結部１８が連結されている。この場合、各連結部１８は、それぞれＸ方向又はＹ方向に沿って一直線状に延びている。本実施の形態において、各端子部１２には、少なくとも３つ（具体的には３つ又は４つ）の連結部１８が連結されている。各端子部１２に連結された連結部１８は、枠体１３、半導体素子載置部１１、又は他の隣接する端子部１２のうちのいずれかに連結されている。
また、一部の連結部１８には、封止樹脂２３（後述）を用いた樹脂封止後に、エッチングにより除去されるリードカット部１９が設けられている。このリードカット部１９は、樹脂封止後に、互いに絶縁させる箇所に設けられている。具体的には、リードカット部１９は、互いに隣接する端子部１２同士を連結する連結部１８と、半導体素子載置部１１および端子部１２を連結する連結部１８とに設けられている。このように、連結部１８にリードカット部１９を設けたことにより、樹脂封止前には、複数の端子部１２を枠体１３に保持させておくことができる。一方、樹脂封止後には、リードカット部１９をエッチングによって除去することにより、各端子部１２を半導体素子載置部１１又は他の端子部１２から分離することができる。なお、単位リードフレーム１０ａ内に含まれる領域は別途枠体１３から切り離されるため、端子部１２と枠体１３とを連結する連結部１８にはリードカット部１９を設けていない。
本実施の形態において、各端子部１２はそれぞれ、連結部１８を介して、少なくとも２つの他の端子部１２に連結されているか、又は、少なくとも１つの他の端子部１２と半導体素子載置部１１とに連結されている。したがって、各端子部１２に連結された連結部１８のうち、少なくとも２つの連結部１８には、樹脂封止後に除去されるリードカット部１９が設けられている。
また、各連結部１８は、ハーフエッチングにより表面側又は裏面側から薄肉化されている。この場合、連結部１８には、表面側から薄肉化された表面薄肉部２８ａを有するものと、裏面側から薄肉化された裏面薄肉部２８ｂを有するものと、表面薄肉部２８ａおよび裏面薄肉部２８ｂの両方を有するものとが存在する。この場合、上述したリードカット部１９には、それぞれ表面薄肉部２８ａが形成されている。これにより、樹脂封止後にリードカット部１９を除去する作業が容易となる。
連結部１８のうち表面薄肉部２８ａを除く領域は、いずれも裏面薄肉部２８ｂが形成されている。また、各端子部１２に連結された少なくとも３つの連結部１８のうち、少なくとも１つの連結部１８は、裏面薄肉部２８ｂを有している。これにより、樹脂封止後に連結部１８が裏面側に脱落する不具合を防止することができる。また、連結部１８に裏面薄肉部２８ｂを設けたことにより、封止樹脂２３から外方に露出する外部端子１７の形状を全て同一とすることができる（図６参照）。なお、これに限らず、連結部１８のうち表面薄肉部２８ａと裏面薄肉部２８ｂとの境界領域に、表面および裏面のいずれからも薄肉化されていない厚肉領域が形成されていても良い。この厚肉領域の長さは、例えば５０μｍ〜３００μｍ（５０μｍ以上かつ３００μｍ以下をいう。以下同様）としても良い。これにより、連結部１８の強度を高めることができる。
以下、図２を参照して、いくつかの連結部１８について具体的に説明する。なお、図２において、区別の便宜上、端子部１２を端子部１２ａ〜１２ｇと表記し、連結部１８を連結部１８ａ〜１８ｎと表記する。
端子部１２ａには、３つの連結部１８ａ、１８ｂ、１８ｇが連結されている。このうち連結部１８ａは、枠体１３に連結されるとともに、裏面薄肉部２８ｂを有している。連結部１８ｂは、端子部１２ｂに連結されるとともに、表面薄肉部２８ａおよび裏面薄肉部２８ｂを有している。また、連結部１８ｇは、端子部１２ｄに連結されるとともに、表面薄肉部２８ａを有している。
端子部１２ｂには、４つの連結部１８ｂ、１８ｃ、１８ｄ、１８ｈが連結されている。
このうち連結部１８ｃは、枠体１３に連結されるとともに、裏面薄肉部２８ｂを有している。連結部１８ｄは、連結部１８ｉを介して端子部１２ｃに連結されるとともに、表面薄肉部２８ａを有している。また、連結部１８ｈは、端子部１２ｅに連結されるとともに、表面薄肉部２８ａおよび裏面薄肉部２８ｂを有している。
端子部１２ｃには、４つの連結部１８ｄ、１８ｅ、１８ｆ、１８ｊが連結されている。
このうち連結部１８ｅは、枠体１３に連結されるとともに、裏面薄肉部２８ｂを有している。連結部１８ｆは、支持連結部１６を介して他の端子部１２（図２には示していない）に連結されるとともに、表面薄肉部２８ａを有している。また、連結部１８ｊは、端子部１２ｆに連結されるとともに、表面薄肉部２８ａおよび裏面薄肉部２８ｂを有している。
端子部１２ｅには、３つの連結部１８ｈ、１８ｋ、１８ｌが連結されている。このうち連結部１８ｋは、端子部１２ｄに連結されるとともに、表面薄肉部２８ａおよび裏面薄肉部２８ｂを有している。連結部１８ｌは、平面Ｔ字形状を有し、枠体１３および端子部１２ｇに連結されるとともに、表面薄肉部２８ａおよび裏面薄肉部２８ｂを有している。
端子部１２ｆには、４つの連結部１８ｉ、１８ｊ、１８ｍ、１８ｎが連結されている。
このうち連結部１８ｉは、平面Ｌ字形状を有し、枠体１３に連結されるとともに、裏面薄肉部２８ｂを有している。このように、連結部１８ｉを介して内側の端子部１２ｆを枠体１３に連結することにより、端子部１２ｆの連結強度をより高めることができる。連結部１８ｍは、半導体素子載置部１１に連結されるとともに、表面薄肉部２８ａを有している。また、連結部１８ｎは、支持連結部１６を介して他の端子部１２（図２には示していない）に連結されるとともに、裏面薄肉部２８ｂを有している。
他の端子部１２についても同様に、それぞれ少なくとも３つの連結部１８が連結されている。また各端子部１２に連結された連結部１８は、枠体１３、半導体素子載置部１１、又は他の端子部１２のうちのいずれかに連結されている。
以上説明したリードフレーム１０は、全体として銅、銅合金、４２合金（Ｎｉ４２％のＦｅ合金）等の金属から構成されている。また、リードフレーム１０の厚みは、製造する半導体装置２０の構成にもよるが、８０μｍ〜２５０μｍとすることができる。とりわけ、リードフレーム１０のうち連結部１８等の薄肉化された部分の変形を防止するため、リードフレーム１０（金属基板３１）の材料として、例えば引張強度が７５０ＭＰａ〜１１００ＭＰａの高強度材（例えば古河電気工業株式会社製銅合金：品番ＥＦＴＥＣ−９８Ｓ）などを用いることが好ましい。
半導体装置の構成
次に、図４乃至図６により、本実施の形態による半導体装置について説明する。図４乃至図６は、本実施の形態による半導体装置を示す図である。なお、図４において、ハーフエッチングにより裏面側から薄肉化された領域を平行な複数の斜線（ハッチング）で示している。また図６において、裏面側に凹部２７が形成された領域を灰色の網掛けで示している。
図４乃至図６に示すように、半導体装置（半導体パッケージ）２０は、半導体素子載置部１１と、半導体素子載置部１１の周囲に設けられ、内部端子１５と外部端子１７とを有する複数の端子部１２とを備えている。このうち半導体素子載置部１１上に、半導体素子２１が搭載され、半導体素子２１と各端子部１２の内部端子１５とは、それぞれボンディングワイヤ（接続部材）２２によって電気的に接続されている。また、半導体素子載置部１１と、複数の端子部１２と、半導体素子２１と、ボンディングワイヤ２２とは、封止樹脂２３によって樹脂封止されている。
複数の端子部１２は、Ｘ方向およびＹ方向に沿って形成された格子上に配置されている。この場合、半導体装置２０は、２４個の端子部１２を含んでいる。
図４および図６に示すように、封止樹脂２３の裏面には、複数の平面矩形状の凹部２７が形成されている。また、各端子部１２の周囲には、それぞれ当該端子部１２から延びる連結部１８および／または凹部２７が、少なくとも３つ配置されている。すなわち各端子部１２の周囲には、０個乃至２個の連結部１８と、１個乃至３個の凹部２７とが配置されており、これらの合計が３個以上となっている。
凹部２７は、封止樹脂２３によって樹脂封止された後、上述したリードカット部１９（表面薄肉部２８ａ）を裏面側からエッチングにより除去することによって形成されたものである。このため、図４および図６に示すように、凹部２７は、図１乃至図３におけるリードカット部１９（表面薄肉部２８ａ）に対応する位置に設けられている。また各端子部１２は、半導体素子載置部１１および他の端子部１２から分離されており、これらから電気的に独立している。なお、凹部２７には、封止樹脂２３と同じあるいは別の種類の絶縁性樹脂が充填されていても良い。
なお、半導体素子載置部１１および端子部１２は、上述したリードフレーム１０から作製されたものである。この半導体素子載置部１１および端子部１２の構成は、上述した図１乃至図３に示すものと略同様であり、ここでは詳細な説明を省略する。
一方、半導体素子２１としては、従来一般に用いられている各種半導体素子を使用することが可能であり、特に限定されないが、例えば集積回路、大規模集積回路、トランジスタ、サイリスタ、ダイオード等を用いることができる。この半導体素子２１は、各々ボンディングワイヤ２２が取り付けられる複数の電極２１ａを有している。また、半導体素子２１は、例えばダイボンディングペースト等の接着剤２４により、半導体素子載置部１１の表面に固定されている。
各ボンディングワイヤ２２は、例えば金、銅等の導電性の良い材料からなっている。各ボンディングワイヤ２２は、それぞれその一端が半導体素子２１の電極２１ａに接続されるとともに、その他端が各端子部１２の内部端子１５にそれぞれ接続されている。なお、各端子部１２の内部端子１５には、ボンディングワイヤ２２と密着性を向上させるめっき部２５がそれぞれ設けられている。また各端子部１２の外部端子１７上には、めっき部２６が設けられている。
封止樹脂２３としては、シリコーン樹脂やエポキシ樹脂等の熱硬化性樹脂、あるいはＰＰＳ樹脂等の熱可塑性樹脂を用いることができる。封止樹脂２３の一辺は、例えば８ｍｍ〜１６ｍｍとしても良い。また、封止樹脂２３全体の厚みは、５００μｍ〜１０００μｍ程度とすることができる。なお、図４において、半導体素子載置部１１および端子部１２よりも表面側に位置する封止樹脂２３の表示を省略している。
リードフレームの製造方法
次に、図１乃至図３に示すリードフレーム１０の製造方法について、図７（ａ）−（ｆ）を用いて説明する。なお、図７（ａ）−（ｆ）は、リードフレーム１０の製造方法を示す断面図である。
まず図７（ａ）に示すように、平板状の金属基板３１を準備する。この金属基板３１としては、銅、銅合金、４２合金（Ｎｉ４２％のＦｅ合金）等の金属からなる基板を使用することができる。なお金属基板３１は、その両面に対して脱脂等を行い、洗浄処理を施したものを使用することが好ましい。
次に、金属基板３１の表裏全体にそれぞれ感光性レジスト３２ａ、３３ａを塗布し、これを乾燥する（図７（ｂ））。なお感光性レジスト３２ａ、３３ａとしては、従来公知のものを使用することができる。
続いて、この金属基板３１に対してフォトマスクを介して露光し、現像することにより、所望の開口部３２ｂ、３３ｂを有するエッチング用レジスト層３２、３３を形成する（図７（ｃ））。
次に、エッチング用レジスト層３２、３３を耐腐蝕膜として金属基板３１に腐蝕液でエッチングを施す（図７（ｄ））。これにより、半導体素子載置部１１、複数の端子部１２、および複数の連結部１８の外形がそれぞれ形成される。またこの際、連結部１８には、ハーフエッチングにより表面側から薄肉化された表面薄肉部２８ａと、裏面側から薄肉化された裏面薄肉部２８ｂとが形成される。腐蝕液は、使用する金属基板３１の材質に応じて適宜選択することができ、例えば、金属基板３１として銅合金を用いる場合、通常、塩化第二鉄水溶液を使用し、金属基板３１の両面からスプレーエッチングにて行うことができる。
なお、本実施の形態においては、金属基板３１の両面側からスプレーエッチングを行っているが、これに限らず、例えば、金属基板３１の片面ずつ２段階のスプレーエッチングを行っても良い。
その後、エッチング用レジスト層３２、３３を剥離して除去する（図７（ｅ））。
次に、ボンディングワイヤ２２と各内部端子１５との密着性を向上させるため、各内部端子１５にそれぞれめっき処理を施し、めっき部２５を形成する。また、半田との接着性を向上させるため、各外部端子１７にそれぞれめっき処理を施し、めっき部２６を形成する（図７（ｆ））。この場合、選択されるめっき種は、ボンディングワイヤ２２または半田との密着性を確保できればその種類は問わないが、例えばＡｇやＡｕなどの単層めっきでもよいし、Ｎｉ／ＰｄやＮｉ／Ｐｄ／Ａｕがこの順に積層される複層めっきでもよい。
このようにして、図１乃至図３に示すリードフレーム１０が得られる。
半導体装置の製造方法
次に、図４乃至図６に示す半導体装置２０の製造方法について、図８（ａ）−（ｆ）を用いて説明する。図８（ａ）−（ｆ）は、半導体装置２０の製造方法を示す断面図（図６に対応する図）である。
まず、例えば図７（ａ）−（ｆ）に示す方法により、リードフレーム１０を得る。
次に、リードフレーム１０の半導体素子載置部１１上に、半導体素子２１を搭載する。
この場合、例えばダイボンディングペースト等の接着剤２４を用いて、半導体素子２１を半導体素子載置部１１上に載置して固定する（ダイアタッチ工程）（図８（ａ））。
次に、半導体素子２１の各電極２１ａと、各端子部１２のめっき部２５（内部端子１５）とを、それぞれボンディングワイヤ（接続部材）２２によって互いに電気的に接続する（ワイヤボンディング工程）（図８（ｂ））。
次に、リードフレーム１０に対して熱硬化性樹脂または熱可塑性樹脂を射出成形またはトランスファ成形することにより、封止樹脂２３を形成する（図８（ｃ））。このようにして、半導体素子載置部１１、複数の端子部１２、複数の連結部１８、半導体素子２１およびボンディングワイヤ２２を樹脂封止する。また、封止樹脂２３は、連結部１８の表面薄肉部２８ａおよび裏面薄肉部２８ｂにもそれぞれ充填される。
続いて、リードフレーム１０および封止樹脂２３の裏面に、複数の開口部３４ａを有するエッチング用レジスト層３４を設け、このエッチング用レジスト層３４を耐腐蝕膜としてリードフレーム１０に対してエッチングを施す（図８（ｄ））。
この間、まずリードフレーム１０および封止樹脂２３の裏面全体にそれぞれ感光性レジストを塗布する。続いて、当該感光性レジストをフォトマスクを介して露光し、現像することにより、所望の開口部３４ａを有するエッチング用レジスト層３４が形成される。
この場合、エッチング用レジスト層３４は、複数の開口部３４ａを除くリードフレーム１０および封止樹脂２３の裏面全体を覆っている。また、複数の開口部３４ａは、それぞれリードカット部１９（表面薄肉部２８ａ）の位置にほぼ対応する位置に設けられており、開口部３４ａからは表面薄肉部２８ａの裏面（金属部分）が露出している。なお、エッチング用レジスト層３４としては、例えば公知のドライフィルムレジストを用いることができる。
次に、エッチング用レジスト層３４を耐腐蝕膜としてリードフレーム１０に腐蝕液でエッチングを施す。このとき、開口部３４ａから進入した腐蝕液が、リードカット部１９の略全体を溶解して除去する。この際、裏面薄肉部２８ｂの一部がリードカット部１９とともに除去されても良い。本実施の形態において、リードカット部１９は表面薄肉部２８ａからなり、その表面には封止樹脂２３が充填されている。このため、開口部３４ａから進入した腐蝕液が連結部１８の裏面薄肉部２８ｂを必要以上に溶解することがなく、リードカット部１９を適切に除去することができる。なお、エッチング用レジスト層３４を設けることなく、裏面側のめっき部２６を耐腐蝕膜として用いてリードフレーム１０に対してエッチングを施し、これによりリードカット部１９を除去しても良い。この場合、リードカット部１９を除去する工程を簡略化することができる。
このようにして、リードカット部１９が取り除かれることにより、各端子部１２は個別に分離され、半導体素子載置部１１および他の端子部１２から電気的に独立する。リードカット部１９が除去された箇所には、それぞれ凹部２７が形成される。この凹部２７は、それぞれ封止樹脂２３の裏面側に開口している。なお、腐蝕液は、上記と同様（図７（ｄ）参照）、例えば塩化第二鉄水溶液を使用することができる。
次いで、エッチング用レジスト層３４を剥離して除去する（図８（ｅ））。その後、各半導体素子２１間のリードフレーム１０（枠体１３）および封止樹脂２３をダイシングすることにより、リードフレーム１０を各単位リードフレーム１０ａ（図１参照）毎に分離する。この際、例えばダイヤモンド砥石からなるブレード（図示せず）を回転させながら、各単位リードフレーム１０ａ間のリードフレーム１０および封止樹脂２３を切断しても良い。なお、エッチング用レジスト層３４を除去した後、凹部２７に封止樹脂２３と同じあるいは別の種類の絶縁性樹脂を充填する工程が設けられていても良い。
このようにして、図４乃至図６に示す半導体装置２０が得られる（図８（ｆ））。
このように本実施の形態によれば、各端子部１２には、それぞれ少なくとも３つの連結部１８が連結され、各端子部１２に連結された連結部１８は、それぞれ枠体１３、半導体素子載置部１１、又は他の端子部１２のうちのいずれかに連結されている。このため、各端子部１２は、それぞれ少なくとも３つの連結部１８によって安定的に保持されている。
これにより、半導体装置２０の製造工程でリードフレーム１０に不用意な反りや変形が発生する不具合を抑制することができる。また、封止樹脂２３による封止時に、リードフレーム１０に不用意な歪みが発生する不具合を抑制することもできる。この結果、半導体装置２０の小型化と薄型化とを同時に実現することができる。
また、本実施の形態によれば、複数の端子部１２は格子状に配置されているので、端子部が半導体装置２０の周縁部のみに配置されている場合と比べて、外部の実装基板と接続される端子部１２の数（ピン数）を増やすことができる。これにより、半導体装置２０の高密度化を実現することができる。
さらに、本実施の形態によれば、半導体装置２０を製造する際、封止樹脂２３による封止工程を１回実施するだけなので、製造コストの上昇を抑えることができる。このため封止工程を２回以上実施する場合と比べて、封止樹脂２３をキュアする際に発生するおそれのある反りを抑えることができる。
変形例
次に、図９乃至図１４により、本実施の形態によるリードフレームの各変形例について説明する。図９乃至図１４は、それぞれ本実施の形態によるリードフレームの各変形例を示す断面図である。図９乃至図１４において、図１乃至図８に示す実施の形態と同一部分には同一の符号を付して、詳細な説明は省略する。
変形例１
図９は、本実施の形態の変形例（変形例１）によるリードフレーム１０を示す断面図（図２のＡ−Ａ線断面に対応する図）である。図９に示す変形例１において、連結部１８の裏面薄肉部２８ｂの周縁部であって、表面薄肉部２８ａに隣接する領域に、裏面側に突出する段部２８ｃが形成されている。このような段部２８ｃは、エッチング用レジスト層３３の小片を予め裏面薄肉部２８ｂと表面薄肉部２８ａとの境界部分に形成しておくことにより（図９の仮想線参照）、連結部１８の外形を形成する際（図７（ｄ）参照）、エッチングにより同時に形成される。このような段部２８ｃを設けたことにより、裏面薄肉部２８ｂと表面薄肉部２８ａとの境界部分の強度を増すことができる。
変形例２
図１０は、本実施の形態の変形例（変形例２）によるリードフレーム１０を示す断面図（図２のＡ−Ａ線断面に対応する図）である。図１０に示す変形例２において、表面薄肉部２８ａの表面に、めっきによりエッチングバリア層２５ａが形成されている。エッチングバリア層２５ａは、隣接する端子部１２上のめっき部２５に対して連続して設けられている。このエッチングバリア層２５ａは、端子部１２にめっき部２５を形成する際（図７（ｆ）参照）、めっきによりめっき部２５と同時に形成される。エッチングバリア層２５ａを設けたことにより、裏面側からのエッチングによりリードカット部１９を除去する際（図８（ｄ）参照）、リードカット部１９周囲の端子部１２等が必要以上に浸食されることを防止することができる。
変形例３
図１１は、本実施の形態の変形例（変形例３）によるリードフレーム１０を示す断面図（図２のＡ−Ａ線断面に対応する図）である。図１１において、リードカット部１９は、ハーフエッチングにより薄肉化されることなく（表面薄肉部２８ａが設けられておらず）、端子部１２（金属基板３１）と同一の厚み（フルメタル部）を有している。この場合、連結部１８の強度を高め、リードフレーム１０に変形が発生する不具合をより確実に抑えることができる。
変形例４
図１２は、本実施の形態の変形例（変形例４）によるリードフレーム１０を示す断面図（図７（ｆ）の部分拡大図に対応する図）である。図１２に示す変形例４において、端子部１２の裏面に形成されためっき部２６の側縁２６ｅ（連結部１８側の側縁）は、端子部１２の表面に形成されためっき部２５の側縁２５ｅ（連結部１８側の側縁）よりも、内側（端子部１２の中心側）に位置している。この側縁２５ｅと側縁２６ｅとの間の平面方向の距離は、例えば５０μｍ〜３００μｍとしても良い。この場合、連結部１８の裏面におけるリードカット部１９の面積を広く確保することができる。これにより、めっき部２６を形成する工程において（図７（ｆ））、リードカット部１９の裏面にめっき用レジスト層を確実に設けることができる。また、リードカット部１９を除去する工程において（図８（ｄ））、エッチング用レジスト層３４を設けることなく、裏面側のめっき部２６を耐腐蝕膜として用いる場合、側縁２６ｅの位置を調整することによりリードカット部１９の裏面の大きさを調整することができる。これにより、リードカット部１９を除去しやすくすることができる。なお、めっき部２６の側縁２６ｅは、断面視で、めっき部２５の側縁２５ｅと同一直線上に位置していても良い。
変形例５
図１３は、本実施の形態の変形例（変形例５）によるリードフレーム１０を示す断面図（図９に対応する図）である。図１３に示す変形例５において、端子部１２の裏面に形成されためっき部２６の側縁２６ｅ（連結部１８側の側縁）は、端子部１２の表面に形成されためっき部２５の側縁２５ｅ（連結部１８側の側縁）よりも、内側（端子部１２の中心側）に位置している。これにより、上記変形例４（図１２）の場合と同様の効果を得ることができる。なお、めっき部２６の側縁２６ｅは、断面視で、めっき部２５の側縁２５ｅと同一直線上に位置していても良い。
また、図１３に示すように、表面側において、表面薄肉部２８ａと裏面薄肉部２８ｂとの間に表面側壁部２８ｄが形成されている。また、裏面側において、段部２８ｃと表面薄肉部２８ａとの間に裏面側壁部２８ｅが形成されている。表面側壁部２８ｄは、裏面側壁部２８ｅよりも端子部１２側に位置している。これにより、表面側壁部２８ｄと裏面側壁部２８ｅとの間に、表面および裏面のいずれからも薄肉化されていない厚肉領域が形成されるので、連結部１８の強度をより高めることができる。なお、表面側壁部２８ｄは、断面視で、裏面薄肉部２８ｂと同一直線上に位置していても良い。
変形例６
図１４は、本実施の形態の変形例（変形例６）によるリードフレーム１０を示す断面図（図１０に対応する図）である。図１４に示す変形例６において、表面薄肉部２８ａと裏面薄肉部２８ｂとの間に表面側壁部２８ｄが形成されている。また、裏面側において、段部２８ｃと表面薄肉部２８ａとの間に裏面側壁部２８ｅが形成されている。表面側壁部２８ｄは、裏面側壁部２８ｅよりも端子部１２側に位置している。これにより、表面側壁部２８ｄと裏面側壁部２８ｅとの間に、表面および裏面のいずれからも薄肉化されていない厚肉領域が形成されるので、連結部１８の強度をより高めることができる。
図１４において、表面側に形成されためっき部２５およびエッチングバリア層２５ａの合計幅ｗａは、裏面側に形成されためっき部２６の幅ｗｂよりも大きい（図１０においても同様）。これにより、リードカット部１９を除去する工程において（図８（ｄ））、裏面側のめっき部２６を耐腐蝕膜として用いる場合、リードカット部１９を除去しやすくすることができる。なお、幅ｗａおよび幅ｗｂは、それぞれ連結部１８の長さ方向に沿った距離をいう。
上記実施の形態および変形例に開示されている複数の構成要素を必要に応じて適宜組合せることも可能である。あるいは、上記実施の形態および変形例に示される全構成要素から幾つかの構成要素を削除してもよい。
１０ リードフレーム
１０ａ 単位リードフレーム
１１ 半導体素子載置部
１２、１２ａ〜１２ｇ 端子部
１３ 枠体
１５ 内部端子
１６ 支持連結部
１７ 外部端子
１８、１８ａ〜１８ｎ 連結部
１９ リードカット部
２０ 半導体装置
２１ 半導体素子
２２ ボンディングワイヤ（導電部材）
２３ 封止樹脂
２５ めっき部
２６ めっき部
２７ 凹部
２８ａ 表面薄肉部
２８ｂ 裏面薄肉部

Claims (11)

  1. 半導体装置用のリードフレームであって、
    枠体と、
    前記枠体の内側に設けられ、半導体素子が搭載される半導体素子載置部と、
    前記半導体素子載置部の周囲に設けられた複数の端子部とを備え、
    各端子部には、それぞれ少なくとも３つの連結部が連結され、
    各端子部に連結された連結部は、それぞれ前記枠体、前記半導体素子載置部、又は他の端子部のうちのいずれかに連結され、
    前記端子部に連結された前記少なくとも３つの連結部のうち、少なくとも１つの連結部は、表面側から薄肉化された表面薄肉部を有し、
    前記端子部に連結された前記少なくとも３つの連結部のうち、少なくとも１つの他の連結部は、裏面側から薄肉化された裏面薄肉部を有し、
    前記他の連結部のうち、前記裏面薄肉部が形成された領域の表面は全域にわたり平坦面となっていることを特徴とするリードフレーム。
  2. 前記複数の端子部は、格子状に配置されていることを特徴とする請求項１記載のリードフレーム。
  3. 前記端子部に連結された少なくとも３つの連結部のうち、少なくとも２つの連結部には、樹脂封止後に除去されるリードカット部が設けられていることを特徴とする請求項１又は２記載のリードフレーム。
  4. 前記リードカット部には、表面側から薄肉化された表面薄肉部が形成されていることを特徴とする請求項３記載のリードフレーム。
  5. 前記表面薄肉部に、エッチングバリア層が形成されていることを特徴とする請求項４記載のリードフレーム。
  6. 前記連結部は、表面側又は裏面側から薄肉化されていることを特徴とする請求項１乃至５のいずれか一項記載のリードフレーム。
  7. 前記半導体素子載置部には、支持連結部が連結され、前記支持連結部は、前記枠体に連結されていることを特徴とする請求項１乃至６のいずれか一項記載のリードフレーム。
  8. 半導体装置用のリードフレームであって、
    枠体と、
    前記枠体の内側に設けられ、半導体素子が搭載される半導体素子載置部と、
    前記半導体素子載置部の周囲に設けられた複数の端子部とを備え、
    互いに隣接する一対の端子部同士が連結部によって連結され、
    前記連結部は、表面側から薄肉化された表面薄肉部と、裏面側から薄肉化された裏面薄肉部との両方を有し、
    前記表面薄肉部と前記裏面薄肉部とは、前記連結部の互いに異なる位置にあり、
    前記裏面薄肉部の周縁部であって、前記表面薄肉部に隣接する領域に、前記裏面側に突出する段部が形成されていることを特徴とするリードフレーム。
  9. 半導体装置であって、
    半導体素子載置部と、
    前記半導体素子載置部の周囲に設けられた複数の端子部と、
    前記半導体素子載置部に搭載された半導体素子と、
    前記半導体素子と各端子部とをそれぞれ電気的に接続する接続部材と、
    前記半導体素子載置部と、前記複数の端子部と、前記半導体素子と、前記接続部材とを封止する封止樹脂とを備え、
    前記封止樹脂の裏面には、複数の凹部が形成され、
    各端子部の周囲には、それぞれ当該端子部から延びる連結部および／または前記凹部が、合計で少なくとも３つ配置され、
    前記端子部の周囲には、少なくとも１つの凹部と、裏面側から薄肉化された少なくとも１つの連結部とが配置され、
    前記少なくとも１つの連結部の表面は全域にわたり平坦面となっており、
    少なくとも１つの前記端子部から延びる前記連結部は、裏面側から薄肉化されるとともに平面Ｌ字形状を有し、前記半導体装置の外周まで延びていることを特徴とする半導体装置。
  10. 請求項１乃至８のいずれか一項記載のリードフレームの製造方法において、
    金属基板を準備する工程と、
    前記金属基板をエッチング加工することにより、前記金属基板に前記半導体素子載置部、前記複数の端子部および前記連結部を形成する工程とを備えたことを特徴とするリードフレームの製造方法。
  11. 半導体装置の製造方法において、
    請求項１乃至８のいずれか一項記載のリードフレームを準備する工程と、
    前記リードフレームの前記半導体素子載置部上に、前記半導体素子を搭載する工程と、 前記半導体素子と各端子部とを接続部材により電気的に接続する工程と、
    前記半導体素子載置部と、前記複数の端子部と、前記半導体素子と、前記接続部材と、前記連結部とを封止樹脂により封止する工程と、
    前記リードフレームの裏面側から前記連結部の少なくとも一部を除去することにより、前記端子部をそれぞれ個別に分離する工程とを備えたことを特徴とする半導体装置の製造方法。
JP2015181088A 2014-09-16 2015-09-14 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 Active JP6617955B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014188166 2014-09-16
JP2014188166 2014-09-16

Publications (2)

Publication Number Publication Date
JP2016066790A JP2016066790A (ja) 2016-04-28
JP6617955B2 true JP6617955B2 (ja) 2019-12-11

Family

ID=55805829

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015181088A Active JP6617955B2 (ja) 2014-09-16 2015-09-14 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP6617955B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220169830A (ko) * 2021-06-21 2022-12-28 해성디에스 주식회사 프리 몰드 기판 및 프리 몰드 기판의 제조 방법
KR20230040028A (ko) * 2021-09-15 2023-03-22 해성디에스 주식회사 반도체 패키지 기판 및 반도체 패키지 기판의 제조방법, 반도체 패키지

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6772087B2 (ja) * 2017-02-17 2020-10-21 新光電気工業株式会社 リードフレーム及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001345411A (ja) * 2000-05-31 2001-12-14 Matsushita Electric Ind Co Ltd リードフレームとそれを用いた半導体装置及びその生産方法
US6348726B1 (en) * 2001-01-18 2002-02-19 National Semiconductor Corporation Multi row leadless leadframe package
JP4034073B2 (ja) * 2001-05-11 2008-01-16 株式会社ルネサステクノロジ 半導体装置の製造方法
US8957515B2 (en) * 2007-11-07 2015-02-17 Stats Chippac Ltd. Integrated circuit package system with array of external interconnects
US7732901B2 (en) * 2008-03-18 2010-06-08 Stats Chippac Ltd. Integrated circuit package system with isloated leads
US8063470B1 (en) * 2008-05-22 2011-11-22 Utac Thai Limited Method and apparatus for no lead semiconductor package
US8241965B2 (en) * 2009-10-01 2012-08-14 Stats Chippac Ltd. Integrated circuit packaging system with pad connection and method of manufacture thereof
US20120119342A1 (en) * 2010-11-11 2012-05-17 Mediatek Inc. Advanced quad flat non-leaded package structure and manufacturing method thereof
US8674487B2 (en) * 2012-03-15 2014-03-18 Advanced Semiconductor Engineering, Inc. Semiconductor packages with lead extensions and related methods
US9312194B2 (en) * 2012-03-20 2016-04-12 Stats Chippac Ltd. Integrated circuit packaging system with terminals and method of manufacture thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220169830A (ko) * 2021-06-21 2022-12-28 해성디에스 주식회사 프리 몰드 기판 및 프리 몰드 기판의 제조 방법
KR102531701B1 (ko) * 2021-06-21 2023-05-12 해성디에스 주식회사 프리 몰드 기판 및 프리 몰드 기판의 제조 방법
KR20230040028A (ko) * 2021-09-15 2023-03-22 해성디에스 주식회사 반도체 패키지 기판 및 반도체 패키지 기판의 제조방법, 반도체 패키지
KR102531703B1 (ko) 2021-09-15 2023-05-12 해성디에스 주식회사 반도체 패키지 기판 및 반도체 패키지 기판의 제조방법, 반도체 패키지

Also Published As

Publication number Publication date
JP2016066790A (ja) 2016-04-28

Similar Documents

Publication Publication Date Title
JP6617955B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP6917010B2 (ja) 半導体装置およびその製造方法
JP6936963B2 (ja) リードフレーム
JP2021170678A (ja) リードフレームおよび半導体装置
JP6573157B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP6607429B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP6807050B2 (ja) リードフレームおよび半導体装置
JP6810906B2 (ja) リードフレームおよび半導体装置
JP6274553B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP6946870B2 (ja) リードフレーム、半導体装置、および半導体装置の製造方法
JP6788825B2 (ja) リードフレームおよび半導体装置
JP7365588B2 (ja) リードフレームおよび半導体装置
JP7380750B2 (ja) リードフレームおよび半導体装置
JP6465394B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2021150462A (ja) リードフレーム、リードフレームの製造方法及び半導体装置の製造方法
JP7064721B2 (ja) リードフレームおよび半導体装置
JP6967190B2 (ja) リードフレーム
JP2018137315A (ja) リードフレームおよび半導体装置
JP6428013B2 (ja) リードフレーム部材およびその製造方法、ならびに半導体装置およびその製造方法
JP7215110B2 (ja) リードフレームおよび半導体装置
JP6842649B2 (ja) リードフレームおよび半導体装置
JP2015154042A (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2021068753A (ja) リードフレーム、リードフレームの製造方法及び半導体装置の製造方法
JP2020080396A (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2018022775A (ja) リードフレームおよび半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180720

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190308

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190723

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190919

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191018

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191031

R150 Certificate of patent or registration of utility model

Ref document number: 6617955

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150