JP6593104B2 - Piezoelectric element, piezoelectric module, and electronic device - Google Patents
Piezoelectric element, piezoelectric module, and electronic device Download PDFInfo
- Publication number
- JP6593104B2 JP6593104B2 JP2015213457A JP2015213457A JP6593104B2 JP 6593104 B2 JP6593104 B2 JP 6593104B2 JP 2015213457 A JP2015213457 A JP 2015213457A JP 2015213457 A JP2015213457 A JP 2015213457A JP 6593104 B2 JP6593104 B2 JP 6593104B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electrodes
- piezoelectric
- plan
- view
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Ultra Sonic Daignosis Equipment (AREA)
- Transducers For Ultrasonic Waves (AREA)
Description
本発明は、圧電素子、圧電モジュール及び電子機器に関する。 The present invention relates to a piezoelectric element, a piezoelectric module, and an electronic device.
従来、圧電層の圧電効果に基づいて超音波を送受信可能に構成される超音波変換器が知られている(例えば特許文献1)。
特許文献1に記載の超音波変換器は、基板と、当該基板上に設けられた圧電層と、圧電層の同じ面上に配置された第1の電極及び第2の電極と、を備える。このように構成された超音波変換器では、例えば、超音波によって生じた圧電層の歪みに応じた電気信号を出力する。
Conventionally, an ultrasonic transducer configured to be able to transmit and receive ultrasonic waves based on the piezoelectric effect of a piezoelectric layer is known (for example, Patent Document 1).
The ultrasonic transducer described in
ところで、上述のように構成された圧電素子を外部回路に接続する際に、圧電素子と外部回路との間でインピーダンスマッチングを図ることにより、超音波測定を適切に実施することができる。
しかしながら、特許文献1に記載の超音波変換器が有する圧電素子は、薄膜の圧電層、第1の電極、及び第2の電極により構成される。このため、圧電素子の静電容量は、外部回路の浮遊容量に対して小さいため、当該圧電素子の静電容量に応じた容量リアクタンスを有する超音波変換器と、外部回路との間でのインピーダンスマッチングが困難であった。したがって、インピーダンス不整合による影響により、高精度の測定が困難であった。
By the way, when the piezoelectric element configured as described above is connected to an external circuit, it is possible to appropriately perform ultrasonic measurement by achieving impedance matching between the piezoelectric element and the external circuit.
However, the piezoelectric element included in the ultrasonic transducer described in
本発明は、外部回路とのインピーダンスマッチングを容易に行うことができる圧電素子、圧電モジュール及び電子機器を提供することを目的とする。 An object of the present invention is to provide a piezoelectric element, a piezoelectric module, and an electronic device that can easily perform impedance matching with an external circuit.
本発明の一適用例に係る圧電素子は、可撓膜と、前記可撓膜に設けられる圧電体と、前記圧電体に当接し、かつ、前記可撓膜の厚み方向に互いに離間して設けられた複数の第一電極と、前記圧電体に当接し、かつ、前記可撓膜の厚み方向から見た平面視において前記複数の第一電極に対して離間し、前記厚み方向に互いに離間して設けられた複数の第二電極と、を備え、前記複数の第一電極は、短絡されており、前記複数の第二電極は、短絡されていることを特徴とする。 A piezoelectric element according to an application example of the present invention is provided with a flexible film, a piezoelectric body provided on the flexible film, abutting on the piezoelectric body, and spaced apart from each other in the thickness direction of the flexible film. A plurality of first electrodes that are in contact with the piezoelectric body, spaced apart from the plurality of first electrodes in a plan view as viewed from the thickness direction of the flexible film, and spaced apart from each other in the thickness direction. A plurality of second electrodes, wherein the plurality of first electrodes are short-circuited, and the plurality of second electrodes are short-circuited.
本適用例では、互いに短絡された複数の第一電極と、同様に短絡された複数の第二電極とが、圧電体に当接し、かつ、平面視において離間して配置されている。この圧電素子では、複数の第一電極及び複数の第二電極によって形成された複数のキャパシターが、並列接続された構成となる。したがって、上述の圧電体の上面に互いに離間して配置された二つの電極を備える従来の圧電素子の静電容量と比べて、圧電素子の合成静電容量を大きくすることができる。これにより、外部回路が有する浮遊容量の影響を抑制でき、外部回路とのインピーダンスマッチングを容易に行うことができる。 In this application example, the plurality of first electrodes that are short-circuited with each other and the plurality of second electrodes that are similarly short-circuited are in contact with the piezoelectric body and spaced apart in plan view. This piezoelectric element has a configuration in which a plurality of capacitors formed by a plurality of first electrodes and a plurality of second electrodes are connected in parallel. Therefore, the combined capacitance of the piezoelectric element can be increased as compared with the capacitance of the conventional piezoelectric element that includes two electrodes spaced apart from each other on the upper surface of the piezoelectric body. Thereby, the influence of the stray capacitance of the external circuit can be suppressed, and impedance matching with the external circuit can be easily performed.
本適用例に係る圧電素子において、前記第一電極と前記第二電極とは、前記平面視において、所定のギャップを介して配置され、前記複数の第一電極の一つと、前記複数の第二電極の一つと、を含む複数の電極対を有し、前記電極対に含まれる前記第一電極及び前記第二電極は、前記可撓膜の表面に平行な平面内に位置することが好ましい。 In the piezoelectric element according to this application example, the first electrode and the second electrode are arranged via a predetermined gap in the plan view, and one of the plurality of first electrodes and the plurality of second electrodes Preferably, the first electrode and the second electrode included in the electrode pair are located in a plane parallel to the surface of the flexible membrane.
ここで、電極対に含まれる第一電極及び第二電極が、可撓膜の表面に平行な平面内に位置するとは、当該第一電極と、第二電極との可撓膜からの距離が等しいことを意味する。
本適用例では、各電極対を構成する第一電極及び第二電極は、可撓膜の表面に平行な平面内において所定のギャップを介して配置されている。このような構成では、複数の電極対間において第一電極及び第二電極の間の距離を均等とすることにより、複数の電極対のうち電極間の距離が最小となる電極対に電荷が集中することを抑制できる。したがって、各電極対をキャパシターとして機能させることができ、圧電素子の静電容量をより確実に増大させることができる。
Here, when the first electrode and the second electrode included in the electrode pair are located in a plane parallel to the surface of the flexible membrane, the distance between the first electrode and the second electrode from the flexible membrane is Means equal.
In this application example, the first electrode and the second electrode constituting each electrode pair are arranged via a predetermined gap in a plane parallel to the surface of the flexible film. In such a configuration, by equalizing the distance between the first electrode and the second electrode between the plurality of electrode pairs, the charge is concentrated on the electrode pair having the smallest distance between the electrodes. Can be suppressed. Accordingly, each electrode pair can function as a capacitor, and the capacitance of the piezoelectric element can be increased more reliably.
本適用例に係る圧電素子において、前記第一電極は、前記圧電体と前記可撓膜との間に位置する第一下部電極と、前記圧電体の前記可撓膜とは反対側の面に位置する第一上部電極とを有し、前記第二電極は、前記圧電体と前記可撓膜との間に位置する第二下部電極と、前記圧電体の前記可撓膜とは反対側の面に位置する第二上部電極とを有することが好ましい。 In the piezoelectric element according to this application example, the first electrode includes a first lower electrode positioned between the piezoelectric body and the flexible film, and a surface of the piezoelectric body opposite to the flexible film. A second upper electrode positioned between the piezoelectric body and the flexible film, and a side of the piezoelectric body opposite to the flexible film. It is preferable to have the 2nd upper electrode located in the surface of this.
本適用例では、圧電体と可撓膜との間に位置する第一下部電極と第二下部電極とを有し、圧電体の可撓膜とは反対側の面に位置する第一上部電極と第二上部電極とを有する。このような構成では、可撓膜上に第一下部電極及び第二下部電極を形成した後に、当該第一下部電極及び第二下部電極を下地として、圧電体の少なくとも一部を形成することができる。したがって、第一下部電極及び第二下部電極の表面性状に応じて、圧電素子の配向性を調整することができ、所望の配向性、すなわち圧電特性を有する圧電素子を形成することが容易である。また、圧電体を形成した後に、第一上部電極及び第二上部電極を形成するため、圧電体の一部を形成し、当該一部の上に第一上部電極及び第二上部電極を形成し、そして、第一上部電極と第二上部電極を覆うように圧電体の他の一部を形成する場合と比べて、均一な膜質を有する圧電体を形成することができる。 In this application example, the first upper electrode has a first lower electrode and a second lower electrode positioned between the piezoelectric body and the flexible film, and is positioned on the surface opposite to the flexible film of the piezoelectric body. It has an electrode and a second upper electrode. In such a configuration, after the first lower electrode and the second lower electrode are formed on the flexible film, at least a part of the piezoelectric body is formed using the first lower electrode and the second lower electrode as a base. be able to. Therefore, the orientation of the piezoelectric element can be adjusted according to the surface properties of the first lower electrode and the second lower electrode, and it is easy to form a piezoelectric element having a desired orientation, that is, piezoelectric characteristics. is there. In addition, after forming the piezoelectric body, in order to form the first upper electrode and the second upper electrode, a part of the piezoelectric body is formed, and the first upper electrode and the second upper electrode are formed on the part. And compared with the case where other part of a piezoelectric material is formed so as to cover the first upper electrode and the second upper electrode, a piezoelectric material having a uniform film quality can be formed.
本適用例に係る圧電素子において、前記第一電極及び前記第二電極とは絶縁され、前記平面視における前記第一電極と前記第二電極との間に、前記厚み方向に互いに離間して設けられた複数の第三電極を備え、前記複数の第三電極は、短絡されていることが好ましい。 In the piezoelectric element according to this application example, the first electrode and the second electrode are insulated from each other in the thickness direction between the first electrode and the second electrode in the plan view. Preferably, the plurality of third electrodes are provided, and the plurality of third electrodes are short-circuited.
本適用例では、第一電極と第二電極との間に、第三電極を配置する。これにより、第一電極と第三電極との間、及び、第二電極と第三電極との間に静電容量が形成され、対向面の面積が増大するため、圧電素子における合成静電容量を増大させることができる。したがって、上述の外部回路が有する浮遊容量の影響をより確実に抑制でき、外部回路とのインピーダンスマッチングをより容易に行うことができる。 In this application example, the third electrode is disposed between the first electrode and the second electrode. As a result, capacitance is formed between the first electrode and the third electrode, and between the second electrode and the third electrode, and the area of the opposing surface is increased. Can be increased. Therefore, the influence of the stray capacitance of the external circuit described above can be more reliably suppressed, and impedance matching with the external circuit can be performed more easily.
本適用例に係る圧電素子において、前記厚み方向に互いに離間した前記複数の第三電極により1つの電極組が構成され、前記電極組は、複数設けられ、前記複数の電極組が、前記平面視において、前記第一電極と前記第二電極との間で、かつ、前記圧電体の中心位置と重ならない位置に互いに離間して設けられていることが好ましい。 In the piezoelectric element according to this application example, one electrode set is configured by the plurality of third electrodes spaced apart from each other in the thickness direction, a plurality of the electrode sets are provided, and the plurality of electrode sets are in the plan view. In the above, it is preferable that the first electrode and the second electrode are provided apart from each other at a position that does not overlap with the center position of the piezoelectric body.
本適用例では、圧電素子は、厚み方向に互いに離間した複数の第三電極により1つの電極組が構成され、この電極組の複数が、第一電極と前記第二電極との間の、圧電体の中心位置と重ならない位置に、互いに離間して設けられる。このような構成では、上述のように、電極間の対向面の面積を増大させることができ、圧電素子における合成静電容量を増大させることができる。これにより、上述の外部回路が有する浮遊容量の影響をより確実に抑制できる。
また、複数の電極組のうち、平面視において上記中心位置を挟む2つの電極組は、圧電体の歪みが多くなる中心位置を含みキャパシターを構成することとなる。このため、例えば、本適用例の圧電素子を用いて超音波を検出する場合のように、圧電体の歪みに応じた大きさの出力(例えば電圧)を検出する際に、当該出力を大きくすることができ、検出感度を向上させることができる。
In this application example, in the piezoelectric element, one electrode set is configured by a plurality of third electrodes spaced apart from each other in the thickness direction, and the plurality of electrode sets are piezoelectric elements between the first electrode and the second electrode. They are spaced apart from each other at positions that do not overlap the center position of the body. In such a configuration, as described above, the area of the facing surface between the electrodes can be increased, and the combined capacitance in the piezoelectric element can be increased. Thereby, the influence of the stray capacitance which the above-mentioned external circuit has can be suppressed more reliably.
Further, of the plurality of electrode sets, two electrode sets sandwiching the center position in plan view include a center position where the distortion of the piezoelectric body increases and constitute a capacitor. For this reason, for example, when detecting an output (for example, voltage) having a magnitude corresponding to the distortion of the piezoelectric body, as in the case of detecting an ultrasonic wave using the piezoelectric element of this application example, the output is increased. And detection sensitivity can be improved.
本発明の一適用例に係る圧電モジュールは、可撓膜と、前記可撓膜に設けられる圧電体と、前記圧電体に当接し、かつ、前記可撓膜の厚み方向に互いに離間して設けられた複数の第一電極と、前記圧電体に当接し、かつ、前記可撓膜の厚み方向から見た平面視において前記複数の第一電極に対して離間し、前記厚み方向に互いに離間して設けられた複数の第二電極と、を備える圧電素子と、前記第一電極及び前記第二電極と電気的に接続される端子部を有する配線基板と、を備え、前記複数の第一電極は、短絡されており、前記複数の第二電極は、短絡されていることを特徴とする。 A piezoelectric module according to an application example of the present invention is provided with a flexible film, a piezoelectric body provided on the flexible film, abutting on the piezoelectric body, and spaced apart from each other in the thickness direction of the flexible film. A plurality of first electrodes that are in contact with the piezoelectric body, spaced apart from the plurality of first electrodes in a plan view as viewed from the thickness direction of the flexible film, and spaced apart from each other in the thickness direction. A plurality of second electrodes, and a wiring board having a terminal portion electrically connected to the first electrode and the second electrode, and the plurality of first electrodes Are short-circuited, and the plurality of second electrodes are short-circuited.
本適用例では、上記適用例の圧電素子と同様に、複数の第一電極及び複数の第二電極によって形成される複数のキャパシターの並列接続として構成される圧電素子を備えるため、上述の圧電体の上面に互いに離間して配置された二つの電極を備える従来の圧電素子の静電容量と比べて、合成静電容量を大きくすることができる。したがって、本適用例によれば、圧電素子の合成静電容量を大きくすることにより、外部回路が有する浮遊容量の影響を抑制でき、外部回路とのインピーダンスマッチングを容易に行うことができる。 Since this application example includes a piezoelectric element configured as a parallel connection of a plurality of capacitors formed by a plurality of first electrodes and a plurality of second electrodes, similarly to the piezoelectric element of the above application example, the piezoelectric body described above is provided. Compared with the capacitance of a conventional piezoelectric element having two electrodes arranged on the upper surface of the electrode, the combined capacitance can be increased. Therefore, according to this application example, by increasing the synthetic capacitance of the piezoelectric element, the influence of the stray capacitance of the external circuit can be suppressed, and impedance matching with the external circuit can be easily performed.
本発明の一適用例に係る電子機器は、可撓膜と、前記可撓膜に設けられる圧電体と、前記圧電体に当接し、かつ、前記可撓膜の厚み方向に互いに離間して設けられた複数の第一電極と、前記圧電体に当接し、かつ、前記可撓膜の厚み方向から見た平面視において前記複数の第一電極に対して離間し、前記厚み方向に互いに離間して設けられた複数の第二電極と、を備える圧電素子と、前記圧電素子を制御する制御部と、を備え、前記複数の第一電極は、短絡されており、前記複数の第二電極は、短絡されていることを特徴とする。 An electronic apparatus according to an application example of the present invention is provided with a flexible film, a piezoelectric body provided on the flexible film, abutting on the piezoelectric body, and spaced apart from each other in the thickness direction of the flexible film. A plurality of first electrodes that are in contact with the piezoelectric body, spaced apart from the plurality of first electrodes in a plan view as viewed from the thickness direction of the flexible film, and spaced apart from each other in the thickness direction. A plurality of second electrodes, and a control unit that controls the piezoelectric elements, wherein the plurality of first electrodes are short-circuited, and the plurality of second electrodes are It is characterized by being short-circuited.
本適用例では、上記適用例の圧電素子と同様に、複数の第一電極及び複数の第二電極によって形成される複数のキャパシターの並列接続として構成される圧電素子を備えるため、上述の圧電体の上面に互いに離間して配置された二つの電極を備える従来の圧電素子の静電容量と比べて、合成静電容量を大きくすることができる。したがって、本適用例によれば、圧電素子の合成静電容量を大きくすることにより、外部回路が有する浮遊容量の影響を抑制でき、外部回路とのインピーダンスマッチングを容易に行うことができる。 Since this application example includes a piezoelectric element configured as a parallel connection of a plurality of capacitors formed by a plurality of first electrodes and a plurality of second electrodes, similarly to the piezoelectric element of the above application example, the piezoelectric body described above is provided. Compared with the capacitance of a conventional piezoelectric element having two electrodes arranged on the upper surface of the electrode, the combined capacitance can be increased. Therefore, according to this application example, by increasing the synthetic capacitance of the piezoelectric element, the influence of the stray capacitance of the external circuit can be suppressed, and impedance matching with the external circuit can be easily performed.
[第一実施形態]
以下、本発明に係る第一実施形態の電子機器としての超音波測定装置について、図面に基づいて説明する。
[超音波測定装置1の構成]
図1は、本実施形態の超音波測定装置1の概略構成を示す斜視図である。図2は、超音波測定装置1の概略構成を示すブロック図である。
本実施形態の超音波測定装置1は、本発明における超音波装置に相当し、図1に示すように、超音波プローブ2と、超音波プローブ2にケーブル3を介して電気的に接続された制御装置10と、を備えている。
この超音波測定装置1は、超音波プローブ2を生体(例えば人体)の表面に当接させ、超音波プローブ2から生体内に超音波を送出する。また、生体内の器官にて反射された超音波を超音波プローブ2にて受信し、その受信信号に基づいて、例えば生体内の内部断層画像を取得したり、生体内の器官の状態(例えば血流等)を測定したりする。
[First embodiment]
Hereinafter, an ultrasonic measurement device as an electronic apparatus according to a first embodiment of the present invention will be described with reference to the drawings.
[Configuration of Ultrasonic Measuring Apparatus 1]
FIG. 1 is a perspective view showing a schematic configuration of an
The
The
[超音波プローブ2の構成]
図3は、超音波プローブ2における超音波センサー24の概略構成を示す平面図である。
超音波プローブ2は、筐体21と、筐体21内部に設けられた超音波デバイス22と、超音波デバイス22を制御するためのドライバ回路等が設けられた配線基板23と、を備えている。なお、超音波デバイス22と、配線基板23とにより超音波センサー24が構成され、当該超音波センサー24は、本発明の圧電モジュールを構成する。
[Configuration of Ultrasonic Probe 2]
FIG. 3 is a plan view showing a schematic configuration of the
The
[筐体21の構成]
筐体21は、図1示すように、例えば平面視矩形状の箱状に形成され、厚み方向に直交する一面(センサー面21A)には、センサー窓21Bが設けられており、超音波デバイス22の一部が露出している。また、筐体21の一部(図1に示す例では側面)には、ケーブル3の通過孔21Cが設けられ、ケーブル3は、通過孔21Cから筐体21の内部の配線基板23に接続されている。また、ケーブル3と通過孔21Cとの隙間は、例えば樹脂材等が充填されることで、防水性が確保されている。
なお、本実施形態では、ケーブル3を用いて、超音波プローブ2と制御装置10とが接続される構成例を示すが、これに限定されず、例えば超音波プローブ2と制御装置10とが無線通信により接続されていてもよく、超音波プローブ2内に制御装置10の各種構成が設けられていてもよい。
[Configuration of casing 21]
As shown in FIG. 1, the
In the present embodiment, a configuration example in which the
[超音波デバイス22の構成]
超音波デバイス22は、図3に示すように、超音波を送信する送信アレイTRと、超音波を受信する受信アレイRRと、が形成されたアレイ領域Ar1を有する。なお、図3では、送信アレイTRと受信アレイRRとが略同一アレイ面積を有しているが、これに限定されず、例えば、受信アレイRRが送信アレイTRよりも小さいサイズに構成されていてもよい。また、送信アレイTR及び受信アレイRRの配置位置に関しても、図3の例に限られず、例えば、送信アレイTR内の一部に、受信アレイRRが設けられる構成や、送信アレイTRと受信アレイRRとが例えばX方向(スキャン方向)に沿って交互に配列される構成などとしてもよい。
送信アレイTRは、超音波を送信する複数の送信用トランスデューサー51がアレイ状に配置され構成される。また、受信アレイRRは、超音波を受信する複数の受信用トランスデューサー52がアレイ状に配置され構成される。このように構成された超音波デバイス22では、送信アレイTRから超音波を送信し、測定対象で反射された反射波を受信アレイRRで受信する。
なお、以下の説明では、後述する1次元アレイ構造を有する送信アレイTRのスキャン方向をX方向とし、スキャン方向に直交するスライス方向をY方向とする。
[Configuration of Ultrasonic Device 22]
As shown in FIG. 3, the
The transmission array TR includes a plurality of
In the following description, the scan direction of a transmission array TR having a one-dimensional array structure, which will be described later, is the X direction, and the slice direction orthogonal to the scan direction is the Y direction.
図4は、超音波デバイス22の送信アレイTRにおける素子基板41を、封止板43とは反対側(作動面側)から見た平面図である。図5は、図4におけるA−A線で切断した超音波センサー24の断面図である。図6は、受信アレイRRの構成を模式的に示す図である。図7は、素子基板41の作動面側から見た受信用トランスデューサー52を模式的に示す平面図である。また、図8は、図7のB−B線で切断した際の断面を模式的に示す断面図である。
超音波センサー24を構成する超音波デバイス22は、図5に示すように、素子基板41と、封止板43と、音響整合層44と、音響レンズ45(図1参照)と、により構成されている。本実施形態では、図5から図8に示すように、送信アレイTR及び受信アレイRRにおいて、素子基板41、封止板43、音響整合層44、及び音響レンズ45は共通となる。
FIG. 4 is a plan view of the
As shown in FIG. 5, the
本実施形態では、素子基板41のアレイ領域Ar1は、送信領域Ar11と、受信領域Ar12とを含む。送信領域Ar11には、複数の送信用トランスデューサー51(図4,5参照)がアレイ状に配置されることで送信アレイTRが構成される。また、受信領域Ar12には、複数の受信用トランスデューサー52(図6,7,8参照)がアレイ状に配置されることで受信アレイRRが構成される。以下、これらの送信アレイTR、及び受信アレイRRについて、より詳細に説明する。
In the present embodiment, the array area Ar1 of the
(送信アレイTRの構成)
送信アレイTRは、図4に示すように、素子基板41の送信領域Ar11にアレイ状に配置された複数の送信用トランスデューサー51により構成される。
送信アレイTRでは、Y方向(スライス方向)に並ぶ複数の送信用トランスデューサー51により、1つの送信チャンネルとしての送信用トランスデューサー群51Aが構成される。また、送信アレイTRでは、複数の送信用トランスデューサー群51Aが、X方向(スキャン方向)に沿って設けられて1次元アレイを構成する。
(Configuration of transmission array TR)
As shown in FIG. 4, the transmission array TR includes a plurality of
In the transmission array TR, a plurality of
(送信用トランスデューサー51の構成)
送信用トランスデューサー51は、図5に示すように、素子基板41と、素子基板41上に設けられた駆動素子413と、を含み構成される。
素子基板41は、基板本体部411と、基板本体部411に積層された支持膜412と、を備えている。また、素子基板41のアレイ領域Ar1の外側には、端子領域Ar2が設けられており、各送信用トランスデューサー51に接続された電極線が引き出されている。
基板本体部411は、例えばSi等の半導体基板である。この基板本体部411の送信領域Ar11内には、各送信用トランスデューサー51に対応した開口部411Aが設けられている。
(Configuration of transmission transducer 51)
As shown in FIG. 5, the
The
The
支持膜412は、基板本体部411の一方の面に設けられ、開口部411Aを閉塞する。支持膜412のうち、開口部411Aを閉塞する領域は、後述する駆動素子413の駆動により、膜厚方向に振動される振動部412Aとなり、振動部412Aが振動されることで、超音波が出力(送信)される。つまり、上述する送信用トランスデューサー51を構成する素子基板41の一部とは、開口部411Aを閉塞する支持膜412の振動部412Aであり、振動部412Aと駆動素子413により送信用トランスデューサー51が構成される。この支持膜412は、例えばSiO2や、SiO2及びZrO2の積層体等より構成される。
The
駆動素子413は、各開口部411Aを閉塞する支持膜412、すなわち振動部412A上に設けられ、下部電極414、圧電膜415、及び上部電極416を備える。
このような駆動素子413は、下部電極414及び上部電極416の間に所定周波数の矩形波電圧が印加されることで、圧電膜415が、面内方向に伸縮する。圧電膜415の支持膜412側は下部電極414を介して支持膜412に接合されているので、圧電膜415の支持膜412側と、反対側とでは、伸縮量が異なり、この差によって圧電膜415が膜厚方向に変位して振動する。この圧電膜415の振動により、支持膜412の振動部412Aも振動して超音波が送出される。
The
In such a
また、本実施形態では、図4に示すように、上記のような送信用トランスデューサー51が、素子基板41の送信領域Ar11内に、X方向及びY方向に沿って複数設けられている。
ここで、下部電極414は、Y方向に沿う直線状に形成され、Y方向に沿って並ぶ複数の送信用トランスデューサー51に跨って設けられている。下部電極414で連結されたY方向(スライス方向)に並ぶ複数の送信用トランスデューサー51により上述の送信用トランスデューサー群51Aが構成される。また、下部電極414は、端子領域Ar2まで延出する。端子領域Ar2において、下部電極414の端部に設けられた下部電極端子414Pは、配線基板23に電気的に接続されている。
In the present embodiment, as shown in FIG. 4, a plurality of
Here, the
一方、上部電極416は、X方向に沿って並ぶ複数の送信用トランスデューサー51に跨って設けられた上部電極本体部416Aと、上部電極本体部416Aの端部同士を連結する上部電極連結部416Bとを備えている。上部電極連結部416Bの端部は、端子領域Ar2まで延出する。端子領域Ar2において、上部電極連結部416Bの端部に設けられた上部電極端子416Pは、配線基板23に電気的に接続されている。
On the other hand, the
(受信アレイRRの構成)
受信アレイRRは、図6に示すように、素子基板41のアレイ領域Ar1における受信領域Ar12にアレイ状に配置された複数の受信用トランスデューサー52により構成される。本実施形態の受信アレイRRでは、複数の受信用トランスデューサー52により1つの受信チャンネルとしての受信用トランスデューサー群52Aが構成され、当該受信用トランスデューサー52がX方向に複数設けられている。
(Configuration of receiving array RR)
As shown in FIG. 6, the reception array RR includes a plurality of
受信用トランスデューサー群52Aは、図6に示すように、Y方向に沿って設けられた一対の電極線521,522と、これら一対の電極線521,522の間で並列に接続された複数の受信用トランスデューサー52と、を備える。
電極線521,522は、受信領域Ar12から端子領域Ar2に亘って設けられ、端子領域Ar2の端子521P,522Pにて配線基板23に電気的に接続されている。
As shown in FIG. 6, the receiving
The
(受信用トランスデューサー52の構成)
受信用トランスデューサー52は、本発明の圧電素子であり、図7に示すように、素子基板41の一部と、当該素子基板41の支持膜412上に積層された受信素子421と、を備えている。
受信用トランスデューサー52は、本発明の圧電素子であり、図7に示すように、素子基板41の一部と、当該素子基板41の支持膜412上に積層された受信素子421と、を備えている。
上述のように、本実施形態では、送信アレイTRと受信アレイRRとにおいて、素子基板41は共通部材であり、基板本体部411及び支持膜412により構成されている。
基板本体部411の受信領域Ar12内には、図6,7,8に示すように、各受信用トランスデューサー52に対応した開口部411Bが設けられている。これらの開口部411Bは、受信する超音波の周波数に応じた開口サイズを有する。例えば、送信アレイTRから測定対象に超音波を送信し、測定対象にて反射された2次高調波を受信アレイRRにて受信する場合、開口部411Bの開口サイズは、送信用トランスデューサー51における開口部411Aよりも小さい開口サイズとなる。
(Configuration of receiving transducer 52)
The receiving
The receiving
As described above, in the present embodiment, in the transmission array TR and the reception array RR, the
As shown in FIGS. 6, 7, and 8,
また、支持膜412は、送信用トランスデューサー51と同様、開口部411Bを閉塞する。支持膜412のうち、開口部411Bを閉塞する領域は、超音波を受信した際に変位し可撓部412Bとなり、本発明における可撓膜を構成する。可撓部412Bが変形すると、可撓部412B上に設けられた受信素子421も変形し、受信素子421から電気信号が出力される。つまり、上述した受信用トランスデューサー52を構成する素子基板41の一部とは、開口部411Bを閉塞する支持膜412の可撓部412Bであり、可撓部412Bと受信素子421とを少なくとも含み受信用トランスデューサー52が構成される。
Further, the
受信素子421は、第一下部電極422及び第二下部電極423と、圧電膜424と、第一上部電極425及び第二上部電極426とを備え、図7に示すように、平面視において、開口部411Bの中心を通り、Y方向に沿う仮想線Lに対して略線対称に形成されている。この受信素子421は、圧電膜424の歪みによって、第一下部電極422及び第二下部電極423の間、並びに、第一上部電極425及び第二上部電極426の間に生じた電位差に応じた電気信号を出力する。
The receiving
第一下部電極422及び第二下部電極423は、支持膜412上に設けられ、平面視において、X方向に所定のギャップG1を介して対向している。
これら第一下部電極422及び第二下部電極423は、例えば、Ir,Pt,IrOx,Ti,TiOx等の導電性の電極材料により形成される。この際、支持膜412の+Z側の表面を遷移金属酸化物であるZrO2により構成することにより、電極材料を支持膜412上に好適に密着させることができる。
The first
The first
第一下部電極422は、本発明の第一電極に相当し、Z方向に沿って見た平面視(以下、単に平面視とも称する)において、X方向に沿って開口部411Bの内外に亘って設けられる。第一下部電極422は、平面視において、圧電膜424と重なる第一下部電極本体部422Aと、第一下部電極本体部422Aから−X方向に延出し、電極線521に接続する第一下部引出部422Bと、を有する。この第一下部電極422の+X側の端面422Cは、開口部411Bの内側に位置する。
The first
第二下部電極423は、本発明の第二電極に相当し、平面視において、X方向に沿って開口部411Bの内外に亘って設けられる。第二下部電極423は、平面視において、圧電膜424と重なる第二下部電極本体部423Aと、第二下部電極本体部423Aから+X方向に延出し、電極線522に接続する第二下部引出部423Bと、を有する。この第二下部電極本体部423Aは、第一下部電極本体部422Aと下部電極対420Aを成す。下部電極対420Aを構成する第一下部電極本体部422Aと第二下部電極本体部423Aとは、支持膜412と平行な同一面(XY面に平行な面)上に配置されている。また、第二下部電極423の−X側の端面423Cは、開口部411Bの内側に位置し、第一下部電極422の端面422Cと所定のギャップG1を介して対向している。このように、第一下部電極422と第二下部電極423とは、平面視において互いに離間し、絶縁されている。
The second
圧電膜424は、本発明の圧電体に相当し、平面視において、第一下部電極本体部422A及び第二下部電極本体部423Aを覆い、開口部411B内に設けられる。本実施形態では、圧電膜424は、平面視において、X方向を長手方向とする矩形状を有する。圧電膜424は、例えば、ペロブスカイト構造を有する遷移金属酸化物、より具体的には、鉛(Pb)、チタン(Ti)及びジルコニウム(Zr)を含むチタン酸ジルコン酸鉛(PZT)を用いて形成される。この圧電膜424は、ZrとTiとの組成比が52:48となるように形成される。上記組成比となるように、PZTを成膜することにより、良好な圧電特性、すなわち特に高い圧電定数(e定数)を有する圧電膜424を形成することができる。
The
第一上部電極425及び第二上部電極426は、少なくとも一部が圧電膜424上に設けられ、かつ、平面視においてX方向に所定のギャップG1を介して対向している。
これら第一上部電極425及び第二上部電極426は、例えば、第一下部電極422及び第二下部電極423と同様に、Ir,Pt,IrOx,Ti,TiOx等の導電性の電極材料により形成される。
The first
The first
第一上部電極425は、本発明の第一電極に相当し、平面視において、第一下部電極422と重畳する位置に設けられる。この第一上部電極425は、平面視において、圧電膜424上に設けられる第一上部電極本体部425Aと、第一上部電極本体部425Aから−X方向に延出する第一上部引出部425Bと、を有する。この第一上部電極425の+X側の端面425Cは、開口部411Bの内側に位置する。
第一上部電極本体部425Aは、平面視において、第一下部電極本体部422Aと重畳する位置に設けられ、圧電膜424に当接している。すなわち、第一上部電極本体部425Aは、圧電膜424を介して、当該圧電膜424の厚み方向に第一下部電極本体部422Aと離間している。
第一上部引出部425Bは、第一下部引出部422B上に設けられ、電極線521に接続する。すなわち、第一下部電極422及び第二下部電極423は、短絡されている。
The first
The first upper electrode
The first
第二上部電極426は、本発明の第二電極に相当し、平面視において、第二下部電極423と重畳する位置に設けられる。この第二上部電極426は、平面視において、圧電膜424と重なる第二上部電極本体部426Aと、第二上部電極本体部426Aから−X方向に延出する第二上部引出部426Bと、を有する。この第二上部電極本体部426Aは、第一上部電極本体部425Aと上部電極対420Bを成し、この上部電極対420Bは、支持膜412と平行な同一面上に配置されている。第二上部電極426の−X側の端面426Cは、開口部411Bの内側に位置し、第一上部電極425の端面425Cと所定のギャップG1を介して対向している。このように、第一上部電極425と第二上部電極426とは、平面視において互いに離間し、絶縁されている。
第二上部電極本体部426Aは、平面視において、第二下部電極本体部423Aと重畳する位置に設けられ、圧電膜424に当接している。すなわち、第二上部電極本体部426Aは、圧電膜424を介して、当該圧電膜424の厚み方向に第二下部電極本体部423Aと離間している。
第二上部引出部426Bは、第二下部引出部423B上に設けられ、電極線522に接続する。すなわち、第二下部電極423及び第二上部電極426は、短絡されている。
The second
The second upper electrode
The second
上述の受信用トランスデューサー52では、送信用トランスデューサー51から送信された後に反射された反射超音波により支持膜412が振動されると、当該振動に応じた電位差が圧電膜424に発生し、第一下部電極422及び第二下部電極423間と、に発生する前記電位差を検出することで、受信した超音波を検出することが可能となる。
In the receiving
[封止板43、音響整合層44、音響レンズ45の構成]
封止板43は、素子基板41の強度を補強するために設けられ、例えば42アロイ等の金属板や、半導体基板等により構成され、素子基板41に接合されている。封止板43の材質や厚みは、送信用トランスデューサー51及び受信用トランスデューサー52の周波数特性に影響を及ぼすため、送受信する超音波の中心周波数に基づいて設定することが好ましい。
[Configuration of
The sealing
音響整合層44は、図5に示すように、素子基板41の封止板43とは反対側の面に設けられている。具体的には、音響整合層44は、素子基板41と音響レンズ45との間に充填され、かつ、基板本体部411の表面から所定の厚み寸法で形成される。
音響レンズ45は、音響整合層44上に設けられ、図1に示すように、筐体21のセンサー窓21Bから外部に露出する。
これらの音響整合層44や音響レンズ45は、送信用トランスデューサー51から送信された超音波を測定対象である生体に効率よく伝搬させ、また、生体内で反射した超音波を効率よく受信用トランスデューサー52に伝搬させる。このため、音響整合層44及び音響レンズ45は、素子基板41の各トランスデューサー51,52の音響インピーダンスと、生体の音響インピーダンスとの中間の音響インピーダンスに設定されている。
As shown in FIG. 5, the
The
The
[配線基板23の構成]
配線基板23は、超音波デバイス22が接合され、各トランスデューサー51,52を制御するためのドライバ回路等が設けられる。この配線基板23は、図2に示すように、端子部231、選択回路232、送信回路233、受信回路234、及びコネクタ部235(図3参照)を備えている。
端子部231は、配線基板23に超音波デバイス22が接合された際に、素子基板41の端子領域Ar2に引き出された各電極線(下部電極414、上部電極416、電極線521,522)が電気的に接続される。各電極線と端子部231とは、FPC(FlexiblePrinted Circuits)25(図3参照)により接続される。
[Configuration of Wiring Board 23]
The
When the
なお、本実施形態では、各送信用トランスデューサー51の共通電極である上部電極416が接続された端子部231は、例えばグラウンド回路等に接続され、上部電極416が、所定の共通電位(例えば0電位)に設定される。
また、本実施形態では、受信用トランスデューサー52に接続される電極線521,522のうちの一方、例えば、電極線522が接続された端子部231は、例えばグランド回路等に接続され、第二下部電極423及び第二上部電極426が、共通電位(例えば0電位)に設定される。
In the present embodiment, the
In the present embodiment, one of the
選択回路232は、制御装置10の制御に基づいて、超音波センサー24と送信回路233とを接続する送信接続、及び超音波センサー24と受信回路234とを接続する受信接続を切り替える。
送信回路233は、制御装置10の制御により送信接続に切り替えられた際に、選択回路232を介して超音波センサー24に超音波を発信させる旨の送信信号を出力する。
受信回路234は、制御装置10の制御により受信接続に切り替えられた際に、選択回路232を介して超音波センサー24から入力された受信信号を制御装置10に出力する。受信回路234は、例えば低雑音増幅回路、電圧制御アッテネーター、プログラマブルゲインアンプ、ローパスフィルター、A/Dコンバーター等を含んで構成されており、受信信号のデジタル信号への変換、ノイズ成分の除去、所望信号レベルへの増幅等の各信号処理を実施した後、処理後の受信信号を制御装置10に出力する。
コネクタ部235は、送信回路233、受信回路234に接続されている。また、コネクタ部235にはケーブル3が接続されており、上述したように、このケーブル3は、筐体21の通過孔21Cから引き出されて制御装置10に接続されている。
The
When the
The
The
[制御装置10の構成]
制御装置10は、本発明の制御部に相当し、図2に示すように、例えば、操作部11と、表示部12と、記憶部13と、演算部14と、を備えて構成されている。この制御装置10は、例えば、タブレット端末やスマートフォン、パーソナルコンピューター等の端末装置を用いてもよく、超音波プローブ2を操作するための専用端末装置であってもよい。
操作部11は、ユーザーが超音波測定装置1を操作するためのUI(user interface)であり、例えば表示部12上に設けられたタッチパネルや、操作ボタン、キーボード、マウス等により構成することができる。
表示部12は、例えば液晶ディスプレイ等により構成され、画像を表示させる。
記憶部13は、超音波測定装置1を制御するための各種プログラムや各種データを記憶する。
演算部14は、例えばCPU(Central Processing Unit)等の演算回路や、メモリー等の記憶回路により構成されている。そして、演算部14は、記憶部13に記憶された各種プログラムを読み込み実行することで、送信回路233に対して送信信号の生成及び出力処理の制御を行い、受信回路234に対して受信信号の周波数設定やゲイン設定などの制御を行う。
[Configuration of Control Device 10]
The
The
The
The
The
[受信用トランスデューサー52の製造方法]
次に、受信用トランスデューサー52の製造方法を説明する。
図9(A)〜図9(D)は、受信用トランスデューサー52の製造方法における各工程を模式的に示す図である。
先ず、図9(A)に示すように、素子基板41上に支持膜412を形成する(支持膜形成工程)。例えば、単結晶シリコンによって構成された素子基板41の表面に熱酸化被膜を形成した後、スパッタリング等によって例えばZr層を形成し、当該Zr層に熱酸化処理を施すことでZrO2層が形成することによって、支持膜412が形成される。
[Manufacturing Method of Receiving Transducer 52]
Next, a method for manufacturing the receiving
FIG. 9A to FIG. 9D are diagrams schematically showing each step in the method for manufacturing the receiving
First, as shown in FIG. 9A, a
次に、図9(B)に示すように、支持膜412上に第一下部電極422及び第二下部電極423を形成する(下部電極形成工程)。第一下部電極422及び第二下部電極423は、例えば、スパッタ法により電極材料を形成し、電極材料をエッチング処理等によりパターニングすることで形成される。電極材料としては、上述したように、例えばIr,Pt,IrOx,Ti,TiOx等を用いることができ、本実施形態ではPtを用いる。
Next, as shown in FIG. 9B, a first
次に、図9(C)に示すように、圧電膜424を形成する(圧電膜形成工程)。例えば、支持膜412、第一下部電極422、及び第二下部電極423上にPZT溶液を塗布し、乾燥工程及び脱脂工程を実施することにより圧電膜を形成する。そして、形成された圧電膜のパターニングを行うことにより圧電膜424が形成される。
例えば、溶液法により圧電膜424としてのPZTを形成する。溶液法を用いたPZTの形成では、支持膜412、第一下部電極422、及び第二下部電極423上にPZT溶液を塗布する(塗布工程)。この後、塗布されたPZT溶液を焼成する(焼成工程)。焼成工程では、例えばプレベーク400℃、RTA焼成700℃の条件にて実施する。この後、形成された圧電膜を、エッチング処理(イオンミリング)によりパターニングし、図9(C)に示すような圧電膜424を形成する(パターニング工程)。
なお、支持膜412の+Z側の面がZrO2により構成されている場合、圧電膜424が、ZrO2と、下部電極422,423上に形成される。これにより、PZTの結晶配向性を(100)配向に揃えやすくなる。なお、塗布工程及び焼成工程は、複数回繰り返して実施され、これにより、所望厚み寸法の圧電膜が形成される。
Next, as shown in FIG. 9C, a
For example, PZT as the
When the surface on the + Z side of the
次に、図9(D)に示すように、第一上部電極425及び第二上部電極426を形成する(上部電極形成工程)。第一上部電極425及び第二上部電極426は、上述の第一下部電極422及び第二下部電極423と同様に、例えば、スパッタリング等により金属層を形成した後、パターニングを行うことにより形成される。
この後、基板本体部411の支持膜412とは反対側の面に対してエッチング処理を行い、図9(E)に示すように、基板本体部411に開口部411Bを形成する(開口部形成工程)。
以上により、受信用トランスデューサー52が形成される。
Next, as shown in FIG. 9D, a first
Thereafter, etching is performed on the surface of the
Thus, the receiving
[第一実施形態の作用効果]
本実施形態での受信用トランスデューサー52は、互いに短絡された第一下部電極422及び第一上部電極425(第一電極)と、同様に短絡された第二下部電極423及び第二上部電極426(第二電極)とを有する。そして、第一下部電極422及び第二下部電極423と、第一上部電極425及び第二上部電極426とが、それぞれ圧電膜424に当接し、かつ、平面視において所定距離だけ離間して配置されている。
この受信用トランスデューサー52では、第一下部電極422及び第二下部電極423によって形成されるキャパシターと、第一上部電極425及び第二上部電極426によって形成されるキャパシターとが、並列に接続された構成となる。このため、第一電極と第二電極とをそれぞれ一つずつ備える受信用トランスデューサーの静電容量と比べて、合成静電容量を大きくすることができる。このように、受信用トランスデューサー52の合成静電容量を大きくできるため、受信用トランスデューサー52に接続される配線基板23等の外部回路が有する浮遊容量の影響を抑制でき、外部回路とのインピーダンスマッチングを容易に行うことができる。したがって、受信用トランスデューサー52から出力される信号の損失を抑制でき、超音波の検出精度を向上させることができる。
[Operational effects of the first embodiment]
In the present embodiment, the receiving
In this receiving
また、下部電極対420Aを成す第一下部電極本体部422A及び第二下部電極本体部423Aは、支持膜412に平行な同一平面上に、所定のギャップG1を介して離間して設けられる。また、上部電極対420Bを成す第一上部電極本体部425A及び第二上部電極本体部426Aも同様に、支持膜412に平行な同一平面上に、所定のギャップG1を介して離間して設けられる。このような構成では、各電極対420A,420Bにおいて電極間の距離が均等となるため、電極間の距離が最小となる電極対に電荷が集中することを抑制できる。したがって、各電極対をキャパシターとして機能させることができ、静電容量をより確実に増大させることができる。
Further, the first lower electrode
また、本実施形態では、矩形状の圧電膜424に長手方向(X方向)に沿って、各電極422,423,425,426が設けられている。また、各電極対420A,420Bは、平面視において、圧電膜424の歪みが周辺部よりも比較的に大きい中央部を挟んで対向している。このような構成では、各電極対420A,420Bをキャパシターとして機能させる際に、圧電膜424の歪みに応じた出力値を大きくすることができ、超音波の検出感度を向上させることができる。
In the present embodiment, the
また、圧電膜424と支持膜412との間に位置する第一下部電極422と第二下部電極423とを有し、圧電膜424の支持膜412とは反対側の面に位置する第一上部電極425と第二上部電極426とを有する。このような構成では、支持膜412上に第一下部電極422及び第二下部電極423を形成した後に、当該第一下部電極及び第二下部電極を下地として圧電膜424の一部を形成することができる。したがって、第一下部電極422及び第二下部電極423の表面性状に応じて、圧電膜424の配向性を調整することができ、所望の配向性すなわち圧電特性を有する圧電膜424をより確実に形成することができる。
In addition, the first
[第二実施形態]
次に、本発明に係る第二実施形態について説明する。
上記第一実施形態では、受信用トランスデューサー52は、第一下部電極422及び第二下部電極423が対向し、第一上部電極425及び第二上部電極426が対向して配置されていた。これに対して、第二実施形態では、第一下部電極422及び第二下部電極423の間、並びに、第一上部電極425及び第二上部電極426の間に、第三電極が配置される点で相違する。
以下、本実施形態に係る受信用トランスデューサーについて説明する。なお、以降の説明にあたり、第一実施形態と同様の構成については、同符号を付し、その説明を省略又は簡略化する。
[Second Embodiment]
Next, a second embodiment according to the present invention will be described.
In the first embodiment, the receiving
Hereinafter, the receiving transducer according to the present embodiment will be described. In the following description, components similar to those in the first embodiment are denoted by the same reference numerals, and description thereof is omitted or simplified.
図10は、素子基板41の作動面側から見た受信用トランスデューサー53を模式的に示す平面図である。また、図11は、図10のC−C線で切断した際の断面を模式的に示す断面図である。
受信用トランスデューサー53は、素子基板41と、当該素子基板41の支持膜412上に積層された受信素子421Aと、を備えている。
受信素子421Aは、第一下部電極422及び第二下部電極423と、圧電膜424と、第一上部電極425及び第二上部電極426と、下部中間電極531と、上部中間電極532と、を備える。
FIG. 10 is a plan view schematically showing the receiving
The receiving
The receiving
下部中間電極531は、本発明の第三電極に相当し、平面視において、Y方向に沿って開口部411Bの内外に亘って支持膜412上に設けられる。下部中間電極531は、平面視において圧電膜424と重なる下部本体部531Aと、下部本体部531Aの±Y側の端部からY方向に沿って延出する下部引出部531Bと、を有する。
The lower
下部本体部531Aは、平面視において、第一下部電極422と第二下部電極423との間で、かつ、各下部電極422,423から等距離となる位置に配置されている。下部中間電極531の−X側の端面531C1は、第一下部電極422の端面422Cと所定のギャップG2を介して対向している。また、下部中間電極531の+X側の端面531C2は、第二下部電極423の端面423Cと所定のギャップG3を介して対向している。これらのギャップG2及びギャップG3のギャップ寸法(電極間の離間距離)は同一となる。
The lower
上部中間電極532は、本発明の第三電極に相当し、平面視において、下部中間電極531と重畳する位置に設けられる。上部中間電極532は、平面視において下部本体部531Aと重なる上部本体部532Aと、下部引出部531Bと重なる上部引出部532Bと、を有する。
The upper
上部本体部532Aは、平面視において、第一上部電極425と第二上部電極426との間で、かつ、各電極425,426から等距離となる位置に配置されている。上部中間電極532の−X側の端面532C1は、第一上部電極425の端面425Cと所定のギャップG2を介して対向している。また、上部中間電極532の+X側の端面532C2は、第二上部電極426の端面426Cと所定のギャップG3を介して対向している。
上部引出部532Bは、下部引出部531B上に設けられる。すなわち、上部中間電極532は、下部中間電極531と短絡している。
The upper
The
なお、下部中間電極531及び上部中間電極532は、Y方向に沿って、受信領域Ar12から端子領域Ar2に亘って設けられる。すなわち、下部中間電極531及び上部中間電極532は、Y方向に沿って設けられた複数の受信用トランスデューサー53における共通の電極である。
The lower
このように構成された受信用トランスデューサー53では、第一下部電極422及び第二下部電極423と、第一上部電極425及び第二上部電極426とは、それぞれ電極線521及び電極線522を介して、配線基板23の受信回路234に含まれる共通電位回路に接続され、共通電位(例えば0電位)に設定されている。すなわち、第一下部電極422、第二下部電極423、第一上部電極425、及び第二上部電極426は、共通電極(COM電極)として機能する。
一方、下部中間電極531及び上部中間電極532は、端子領域Ar2において配線基板23の受信回路234に接続されている。これにより、下部中間電極531と第一下部電極422(第二下部電極423)との間の電位差(上部中間電極532と第一上部電極425(第二上部電極426)との間の電位差)に応じた信号が、配線基板23に出力される。すなわち、下部中間電極531及び上部中間電極532は、上記電位差に応じた信号を出力する信号電極(SIG電極)として機能する。
なお、本実施形態では、各中間電極531,532をSIG電極とし、各第一電極422,425及び各第二電極423,426をCOM電極とする例を示したが、これに限定されず、例えば、各中間電極531,532をCOM電極とし、各第一電極422,425及び各第二電極423,426をSIG電極として機能させてもよい。この場合、各第一電極422,425及び各第二電極423,426から出力された電圧信号を加算して、超音波の受信信号として検出する。
In the receiving
On the other hand, the lower
In the present embodiment, the
[第二実施形態の作用効果]
本実施形態では、第一下部電極422及び第二下部電極423の間に下部中間電極531が配置され、第一下部電極422及び下部中間電極531の間と、第二下部電極423及び下部中間電極531の間とに静電容量が形成される。また、第一上部電極425及び第二上部電極426の間に上部中間電極532が配置され、第一上部電極425及び上部中間電極532の間と、第二上部電極426及び上部中間電極532の間とに静電容量が形成される。このような構成では、電極間の対向面の面積を増大させることができ、受信用トランスデューサー52における合成静電容量を増大させることができる。したがって、外部回路の浮遊容量の影響を抑制でき、外部回路との間でのインピーダンスマッチングを容易に行うことができる。
[Operational effects of the second embodiment]
In the present embodiment, a lower
また、第一下部電極422及び下部中間電極531と、第二下部電極423及び下部中間電極531とが、所定の寸法のギャップを介して離間している。また、第一上部電極425及び上部中間電極532と、第二上部電極426及び上部中間電極532とが、所定のギャップG2を介して離間している。すなわち、静電容量を形成する各電極対において電極間の距離が等しくなるように構成されている。このため、電極間の距離が最小となる電極対に電荷が集中することを抑制できる。したがって、各電極対をキャパシターとして機能させることができ、静電容量をより確実に増大させることができる。
Further, the first
[第三実施形態]
次に、本発明に係る第三実施形態について説明する。
上記第二実施形態では、第一電極(第一下部電極422及び第一上部電極425)と、第二電極(第二下部電極423及び第二上部電極426)との間に一組の第三電極(下部中間電極531及び上部中間電極532)が配置されていた。これに対して、第三実施形態では、複数組(例えば偶数組)の第三電極が、Z方向に見た平面視において、第一電極及び第二電極との離間方向における中央部分以外の位置に、互いに離間して配置される点で相違する。
[Third embodiment]
Next, a third embodiment according to the present invention will be described.
In the second embodiment, a pair of first electrodes (first
図12は、素子基板41の作動面側から見た受信用トランスデューサー54を模式的に示す平面図である。また、図13は、図12のD−D線で切断した際の断面を模式的に示す断面図である。
受信用トランスデューサー54は、素子基板41と、当該素子基板41の支持膜412上に積層された受信素子421Bと、を備えている。
受信素子421Bは、第一下部電極422及び第二下部電極423と、圧電膜424と、第一上部電極425及び第二上部電極426と、の他に、第一電極組540Aとしての第一下部中間電極541及び第一上部中間電極542と、第二電極組540Bとしての第二下部中間電極543及び第二上部中間電極544と、を備える。
FIG. 12 is a plan view schematically showing the receiving
The receiving
In addition to the first
第一下部中間電極541は、本発明の第三電極に相当し、平面視において、Y方向に沿って開口部411Bの内外に亘って支持膜412上に設けられる。第一下部中間電極541は、第二実施形態の受信用トランスデューサー53が備える下部中間電極531と同様に構成され、第一下部本体部541Aと、第一下部引出部541Bと、を有する。この第一下部中間電極541は、−X側の端面541C1が、第一下部電極422の端面422Cと、所定のギャップG4を介して対向するように配置されており、それ以外の点では、上述の下部中間電極531と同様に構成される。
The first lower
第一上部中間電極542は、本発明の第三電極に相当し、平面視において、第一下部中間電極541と重畳する位置に設けられ、第一下部中間電極541と短絡している。この第一上部中間電極542は、第二実施形態の受信用トランスデューサー53が備える上部中間電極532と同様に構成され、第一上部本体部542Aと、第一下部引出部542Bと、を有し、−X側の端面542C1が、第一上部電極425の端面425Cと所定のギャップG4を介して対向している。
The first upper
第二下部中間電極543は、本発明の第三電極に相当し、第一下部中間電極541と略同様に構成され、第二下部本体部543Aと、第二下部引出部543Bと、を有し、第一下部電極本体部422A、第二下部電極423、及び第一下部中間電極541と同一平面上に配置されている。この第二下部中間電極543は、平面視において、−X側の端面543C1が、第一下部中間電極541の+X側の端面541C2と、所定のギャップG5を介して対向するように配置されている。また、第二下部中間電極543は、+X側の端面543C2が、第二下部電極423の端面423Cと、所定のギャップG6を介して対向するように配置されている。
The second lower
第二上部中間電極544は、本発明の第三電極に相当し、第一上部中間電極542と略同様に構成され、第二上部本体部544Aと、第二上部引出部544Bと、を有し、第二下部中間電極543と短絡している。この第二上部本体部544Aは、第一上部電極本体部425A、第二上部電極本体部426A、及び第一上部本体部542Aと同一平面上に配置されている。また、第二上部中間電極544は、平面視において、−X側の端面544C1が、第一上部中間電極542の+X側の端面542C2と、所定のギャップG6を介して対向するように配置されている。また、第二上部中間電極544は、+X側の端面544C2が、第二上部電極426の端面426Cと、所定のギャップG6を介して対向するように配置されている。これらのギャップG4,G5,G6のギャップ寸法(電極間の離間距離)は同一となる。
The second upper
このように構成された受信用トランスデューサー54は、Y方向に沿い、圧電膜424の平面視における中心位置を通り、Y方向に沿う仮想線Lに対して略線対称となるように構成される。すなわち、第一上部電極425(第一下部電極422)と、第一電極組540Aと、第二電極組540Bと、第二上部電極426(第二下部電極423)とが、平面視において等間隔、かつ互いに離間して配置される。また、第一電極組540Aと第二電極組540Bとは、平面視において、仮想線Lを挟み、すなわち圧電膜424の中心を挟む位置に配置される。
The receiving
ここで、本実施形態では、第一下部電極422及び第一上部電極425と、第二下部中間電極543及び第二上部中間電極544とは、COM電極として機能し、共通電位(例えば0電位)に設定されている。また、第二下部電極423及び第二上部電極426と、第一下部中間電極541及び第一上部中間電極542は、SIG電極として機能し、配線基板23に接続され、電極間の電位差に応じた信号を出力する。
Here, in the present embodiment, the first
[第三実施形態の作用効果]
本実施形態では、第一電極組540Aと、第二電極組540Bとが、第一上部電極425(第一下部電極422)と、第二上部電極426(第二下部電極423)との間の、圧電膜424の中心位置と重ならない位置に、互いに離間して設けられる。このような構成では、第二実施形態と同様に電極間の対向面の面積を増大させることができ、受信用トランスデューサー52における合成静電容量を増大させることができる。
また、第一電極組540Aと、第二電極組540Bとが、平面視において上記中心位置を挟むように配置される。これにより、第一下部中間電極541(第一上部中間電極542)と、第二下部中間電極543(第二上部中間電極544)とは、圧電膜424の歪みが大きくなる中心位置を含みキャパシターを構成することとなる。このため、超音波を検出する際に、受信用トランスデューサー54からの出力(電圧)を大きくすることができ、検出感度を向上させることができる。
[Operational effects of the third embodiment]
In the present embodiment, the first electrode set 540A and the second electrode set 540B are provided between the first upper electrode 425 (first lower electrode 422) and the second upper electrode 426 (second lower electrode 423). The
Further, the first electrode set 540A and the second electrode set 540B are arranged so as to sandwich the center position in plan view. Accordingly, the first lower intermediate electrode 541 (first upper intermediate electrode 542) and the second lower intermediate electrode 543 (second upper intermediate electrode 544) include a center position where the distortion of the
また、同一平面上に形成された各電極が、所定寸法のギャップG4,G5,G6を介して配置されている。このため、上述のように、電極間の距離が最小となる電極対に電荷が集中することを抑制できる。したがって、各電極対をキャパシターとして機能させることができ、静電容量をより確実に増大させることができる。 In addition, the electrodes formed on the same plane are arranged via gaps G4, G5, and G6 having predetermined dimensions. For this reason, as described above, it is possible to suppress the concentration of charges on the electrode pair having the minimum distance between the electrodes. Accordingly, each electrode pair can function as a capacitor, and the capacitance can be increased more reliably.
[変形例]
なお、本発明は上述の各実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良、及び各実施形態を適宜組み合わせる等によって得られる構成は本発明に含まれるものである。
上記第一実施形態では、電極対を成し、キャパシターを形成する第一電極と、第二電極とが、同一平面上に配置され、かつ、所定のギャップを介して離間している構成を例示した。また、第二及び第三実施形態では、電極対を成し、キャパシターを形成する第一電極と、第二電極と、第三電極とが、同一平面上に形成され、かつ、所定のギャップを介して離間している構成を例示したが、本発明はこれに限定されない。すなわち、第一電極と、第二電極と、第三電極との少なくともいずれか1つが、同一平面上に形成されていなくてもよい。また、各電極対の距離が、異なっていてもよい。
[Modification]
Note that the present invention is not limited to the above-described embodiments, and the present invention includes configurations obtained by modifying, improving, and appropriately combining the embodiments as long as the object of the present invention can be achieved. Is.
The first embodiment exemplifies a configuration in which a first electrode that forms an electrode pair and a capacitor, and a second electrode are arranged on the same plane and are separated by a predetermined gap. did. In the second and third embodiments, the first electrode, the second electrode, and the third electrode that form an electrode pair and form a capacitor are formed on the same plane, and have a predetermined gap. However, the present invention is not limited to this. That is, at least any one of the first electrode, the second electrode, and the third electrode may not be formed on the same plane. Further, the distance between each electrode pair may be different.
上記各実施形態では、複数の第一電極は、平面視において、少なくとも圧電膜424と重なる領域において、互いに重畳するように設けられる構成を例示したが、本発明はこれに限定されない。例えば、平面視において、複数の第一電極の少なくとも一部が重なるように配置されてもよく、重ならない位置に配置されてもよい。また、平面視において、複数の第一電極が異なる形状であってもよい。なお、上記各実施形態のように、複数の第一電極が、平面視において互いに重畳するように設けることにより、圧電膜424に対して、第一電極の面積を大きくすることができ、合成容量をより確実に増大させることができる。なお、第二電極及び第三電極についても同様である。
In each of the embodiments described above, the plurality of first electrodes are exemplified to be provided so as to overlap each other at least in a region overlapping with the
上記各実施形態では、第一電極、第二電極、及び第三電極の数が同数である構成を例示したが、本発明はこれに限定されず、数が異なっていてもよい。例えば、2つの第一電極及び第二電極と、1つの第三電極とを備える構成でもよい。具体的には、第二実施形態において、圧電膜424の内部に、かつ、各第一電極及び第二電極から等距離となる位置に一つの第三電極を設ける構成としてもよい。
また、上記各実施形態では、圧電膜424の表面(±Z側の面)に接するように各電極が形成される構成を例示したが、本発明はこれに限定されない。すなわち、上述のように、圧電膜424の内部に電極が形成される構成としてもよい。
In each said embodiment, although the number of the 1st electrode, the 2nd electrode, and the 3rd electrode illustrated the number, this invention is not limited to this, A number may differ. For example, the structure provided with two 1st electrodes and 2nd electrodes, and one 3rd electrode may be sufficient. Specifically, in the second embodiment, one third electrode may be provided inside the
In each of the above embodiments, the configuration in which each electrode is formed so as to be in contact with the surface (± Z side surface) of the
上記第三実施形態では、複数の第三電極からなる電極組を2組備える構成を例示したが本発明はこれに限定されない。例えば、3組以上備える構成を採用してもよい。なお、4組以上の偶数組の電極組を備え、平面視において、圧電膜424の中央位置と重ならない位置に、第三電極を設けることにより、超音波を受信した際に圧電膜424の歪みが大きくなる位置を用いてキャパシターを構成することができ、受信用トランスデューサー52の出力を増大させることができる。
In the third embodiment, the configuration including two electrode sets each including a plurality of third electrodes has been exemplified, but the present invention is not limited to this. For example, you may employ | adopt the structure provided with 3 or more sets. It should be noted that there are four or more even electrode sets, and the third electrode is provided at a position that does not overlap with the center position of the
上記各実施形態では、受信用トランスデューサーは、平面視において、Y方向に平行で、かつ、圧電膜424の中心位置を通る仮想線に対して略線対称に構成されていたが、本発明はこれに限定されない。例えば、平面視において、第一電極と第二電極とのギャップの中心位置が、上記仮想線と重ならないように構成されてもよい。
In each of the above embodiments, the receiving transducer is configured to be substantially line-symmetric with respect to an imaginary line that is parallel to the Y direction and passes through the center position of the
上記各実施形態では、受信用トランスデューサーは、平面視において矩形状の圧電膜424を有し、矩形状の第一電極及び第二電極を備えるように構成されたが、本発明において、圧電膜424、第一電極、第二電極、第三電極の形状は、上記各実施形態の形状に限定されない。例えば、圧電膜の平面形状として、各種多角形状、円状、及び楕円状等を採用してもよい。具体的には、受信用トランスデューサーとして、平面視において円状の圧電膜と、圧電膜の中心位置に重なる円状の第一電極と、第一電極の周囲の少なくとも一部を囲む環状の第二電極と、を備える構成を採用してもよい。また、さらに、第一電極と第二電極との間に、環状の第三電極を備える構成としてもよい。
In each of the above embodiments, the receiving transducer has a rectangular
上記第一実施形態では、受信用トランスデューサー群52Aは、電極線521,522の間で、複数の受信用トランスデューサー52が並列に接続される構成を示すが、これに限定されない。
図14は、受信アレイRRの一変形例を模式的に示す平面図である。
図14に示す例の受信用トランスデューサー群52Bは、Y方向に沿って設けられた一対の電極線521,522と、これら一対の電極線521,522の間で複数(図14に示す例では3つ)の受信用トランスデューサー52がX方向に沿って直列に接続された直列部SCと、を有する。そして、直列部SCは、Y方向に沿って複数配置され、一対の電極線521,522の間で並列に接続されている。
このような構成では、直列部SCに接続された各受信用トランスデューサー52から出力される電圧信号が加算されて出力されるので、受信信号を大きくでき、受信感度の向上を図れる。
In the first embodiment, the receiving
FIG. 14 is a plan view schematically showing a modification of the receiving array RR.
The receiving
In such a configuration, since the voltage signals output from the receiving
上記各実施形態では、送信アレイTR(送信用トランスデューサー51)及び受信アレイRR(受信用トランスデューサー52,53,54)において、素子基板41、封止板43、音響整合層44、及び音響レンズ45を共通部材とする例を示したが、これに限定されない。
例えば、送信用素子基板に送信アレイTRを設け、受信用素子基板に受信アレイRRを設ける構成としてもよい。封止板43、音響整合層、及び音響レンズ45においても同様に、送信アレイTRと受信アレイRRとにおいて、それぞれ別部材としてもよい。
In each of the above embodiments, in the transmission array TR (transmission transducer 51) and the reception array RR (
For example, the transmission array TR may be provided on the transmission element substrate, and the reception array RR may be provided on the reception element substrate. Similarly, the sealing
上記実施形態では、支持膜412(可撓部412B)の基板本体部411とは反対側に、音響整合層44及び音響レンズ45が設けられる構成を例示したが、これに限定されない。
例えば、音響整合層44及び音響レンズ45が支持膜412(可撓部412B)の基板本体部411側に設けられ、開口部411A,411B内に音響整合層44が充填される構成としてもよい。この場合、封止板43は、支持膜412の基板本体部411とは反対側に設けられ、平面視において、開口部411A,411Bに対向する位置に凹溝を備える構成とする。このような構成では、送信用トランスデューサー51や受信用トランスデューサー52,53,54の各電極が、音響整合層44側に露出せず、超音波デバイス22における防水性を高めることができる。
In the above embodiment, the configuration in which the
For example, the
上記各実施形態では、生体内の器官を測定対象とする超音波測定機を例示したが、本発明はこれに限定されない。例えば、各種構造物を測定対象として、当該構造物の欠陥の検出や老朽化の検査を行う超音波測定機に、本発明を適用することができる。また、例えば、半導体パッケージやウェハ等を測定対象として、当該測定対象の欠陥を検出する超音波測定機にも本発明を適用することができる。 In each said embodiment, although the ultrasonic measuring device which makes an organ in a living body a measuring object was illustrated, this invention is not limited to this. For example, the present invention can be applied to an ultrasonic measuring machine that detects various structures and detects defects of the structures or inspects aging. Further, for example, the present invention can also be applied to an ultrasonic measuring machine that detects a defect of the measurement target using a semiconductor package or a wafer as a measurement target.
その他、本発明の実施の際の具体的な構造は、本発明の目的を達成できる範囲で上記各実施形態及び変形例を適宜組み合わせることで構成してもよく、また他の構造などに適宜変更してもよい。 In addition, the specific structure for carrying out the present invention may be configured by appropriately combining the above-described embodiments and modifications within the scope that can achieve the object of the present invention, and may be appropriately changed to other structures and the like. May be.
1…超音波測定装置(電子機器)、2…超音波プローブ、10…制御装置、13…記憶部、14…演算部、22…超音波デバイス、23…配線基板、24…超音波センサー(圧電モジュール)、41…素子基板、43…封止板、44…音響整合層、45…音響レンズ、52,53,54…受信用トランスデューサー、52A,52B…受信用トランスデューサー群、233…送信回路、234…受信回路、411…基板本体部、411B…開口部、412…支持膜、412B…可撓部(可撓膜)、420A…下部電極対、420B…上部電極対、421,421A,421B…受信素子、422…第一下部電極、422A…第一下部電極本体部、422B…第一下部引出部、422C…端面、423…第二下部電極、423A…第二下部電極本体部、423B…第二下部引出部、423C…端面、424…圧電膜(圧電体)、425…第一上部電極、425A…第一上部電極本体部、425B…第一上部引出部、425C…端面、426…第二上部電極、426A…第二上部電極本体部、426B…第二上部引出部、426C…端面、521,522…電極線、531…下部中間電極、531A…下部本体部、531B…下部引出部、531C1…−X側の端面、531C2…+X側の端面、532…上部中間電極、532A…上部本体部、532B…上部引出部、532C1…−X側の端面、532C2…+X側の端面、540A…第一電極組、540B…第二電極組、541…第一下部中間電極、541A…第一下部本体部、541B…第一下部引出部、541C1…端面、541C2…端面、542…第一上部中間電極、542A…第一上部本体部、542B…第一上部引出部、542C1…−X側の端面、542C2…+X側の端面、543…第二下部中間電極、543A…第二下部本体部、543B…第二下部引出部、543C1…−X側の端面、543C2…+X側の端面、544…第二上部中間電極、544A…第二上部本体部、544B…第二上部引出部、544C1…−X側の端面、544C2…+X側の端面、Ar12…受信領域、G1〜G6…ギャップ、RR…受信アレイ。
DESCRIPTION OF
Claims (7)
前記可撓膜に設けられる圧電体と、
前記圧電体に当接し、かつ、前記可撓膜の厚み方向に互いに離間して設けられた複数の第一電極と、
前記圧電体に当接し、かつ、前記可撓膜の厚み方向から見た平面視において前記複数の第一電極に対して離間し、前記厚み方向に互いに離間して設けられた複数の第二電極と、を備え、
前記複数の第一電極は、短絡されており、
前記複数の第二電極は、短絡されている
ことを特徴とする圧電素子。 A flexible membrane;
A piezoelectric body provided on the flexible membrane;
A plurality of first electrodes that are in contact with the piezoelectric body and spaced apart from each other in the thickness direction of the flexible film;
A plurality of second electrodes that are in contact with the piezoelectric body, spaced apart from the plurality of first electrodes in a plan view as viewed from the thickness direction of the flexible film, and spaced apart from each other in the thickness direction And comprising
The plurality of first electrodes are short-circuited,
The plurality of second electrodes are short-circuited.
前記第一電極と前記第二電極とは、前記平面視において、所定のギャップを介して配置され、
前記複数の第一電極の一つと、前記複数の第二電極の一つと、を含む複数の電極対を有し、
前記電極対に含まれる前記第一電極及び前記第二電極は、前記可撓膜の表面に平行な平面内に位置する
ことを特徴とする圧電素子。 The piezoelectric element according to claim 1.
The first electrode and the second electrode are arranged through a predetermined gap in the plan view,
A plurality of electrode pairs including one of the plurality of first electrodes and one of the plurality of second electrodes;
The piezoelectric element, wherein the first electrode and the second electrode included in the electrode pair are located in a plane parallel to the surface of the flexible film.
前記第一電極は、前記圧電体と前記可撓膜との間に位置する第一下部電極と、前記圧電体の前記可撓膜とは反対側の面に位置する第一上部電極とを有し、
前記第二電極は、前記圧電体と前記可撓膜との間に位置する第二下部電極と、前記圧電体の前記可撓膜とは反対側の面に位置する第二上部電極とを有する
ことを特徴とする圧電素子。 The piezoelectric element according to claim 2,
The first electrode includes a first lower electrode positioned between the piezoelectric body and the flexible film, and a first upper electrode positioned on a surface of the piezoelectric body opposite to the flexible film. Have
The second electrode includes a second lower electrode positioned between the piezoelectric body and the flexible film, and a second upper electrode positioned on a surface of the piezoelectric body opposite to the flexible film. A piezoelectric element characterized by that.
前記第一電極及び前記第二電極とは絶縁され、前記平面視における前記第一電極と前記第二電極との間に、前記厚み方向に互いに離間して設けられた複数の第三電極を備え、
前記複数の第三電極は、短絡されている
ことを特徴とする圧電素子。 In the piezoelectric element according to any one of claims 1 to 3,
The first electrode and the second electrode are insulated from each other, and a plurality of third electrodes are provided between the first electrode and the second electrode in the plan view and spaced apart from each other in the thickness direction. ,
The plurality of third electrodes are short-circuited.
前記厚み方向に互いに離間した前記複数の第三電極により1つの電極組が構成され、
前記電極組は、複数設けられ、
前記複数の電極組が、前記平面視において、前記第一電極と前記第二電極との間で、かつ、前記圧電体の中心位置と重ならない位置に互いに離間して設けられている
ことを特徴とする圧電素子。 The piezoelectric element according to claim 4, wherein
One electrode set is constituted by the plurality of third electrodes spaced apart from each other in the thickness direction,
A plurality of the electrode sets are provided,
The plurality of electrode sets are provided apart from each other at a position between the first electrode and the second electrode and not overlapping with a center position of the piezoelectric body in the plan view. A piezoelectric element.
前記可撓膜に設けられる圧電体と、
前記圧電体に当接し、かつ、前記可撓膜の厚み方向に互いに離間して設けられた複数の第一電極と、
前記圧電体に当接し、かつ、前記可撓膜の厚み方向から見た平面視において前記複数の第一電極に対して離間し、前記厚み方向に互いに離間して設けられた複数の第二電極と、を備える圧電素子と、
前記第一電極及び前記第二電極と電気的に接続される端子部を有する配線基板と、を備え、
前記複数の第一電極は、短絡されており、
前記複数の第二電極は、短絡されている
ことを特徴とする圧電モジュール。 A flexible membrane;
A piezoelectric body provided on the flexible membrane;
A plurality of first electrodes that are in contact with the piezoelectric body and spaced apart from each other in the thickness direction of the flexible film;
A plurality of second electrodes that are in contact with the piezoelectric body, spaced apart from the plurality of first electrodes in a plan view as viewed from the thickness direction of the flexible film, and spaced apart from each other in the thickness direction A piezoelectric element comprising:
A wiring board having a terminal portion electrically connected to the first electrode and the second electrode,
The plurality of first electrodes are short-circuited,
The piezoelectric module, wherein the plurality of second electrodes are short-circuited.
前記可撓膜に設けられる圧電体と、
前記圧電体に当接し、かつ、前記可撓膜の厚み方向に互いに離間して設けられた複数の第一電極と、
前記圧電体に当接し、かつ、前記可撓膜の厚み方向から見た平面視において前記複数の第一電極に対して離間し、前記厚み方向に互いに離間して設けられた複数の第二電極と、を備える圧電素子と、
前記圧電素子を制御する制御部と、を備え、
前記複数の第一電極は、短絡されており、
前記複数の第二電極は、短絡されている
ことを特徴とする電子機器。
A flexible membrane;
A piezoelectric body provided on the flexible membrane;
A plurality of first electrodes that are in contact with the piezoelectric body and spaced apart from each other in the thickness direction of the flexible film;
A plurality of second electrodes that are in contact with the piezoelectric body, spaced apart from the plurality of first electrodes in a plan view as viewed from the thickness direction of the flexible film, and spaced apart from each other in the thickness direction A piezoelectric element comprising:
A control unit for controlling the piezoelectric element,
The plurality of first electrodes are short-circuited,
The plurality of second electrodes are short-circuited.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015213457A JP6593104B2 (en) | 2015-10-29 | 2015-10-29 | Piezoelectric element, piezoelectric module, and electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015213457A JP6593104B2 (en) | 2015-10-29 | 2015-10-29 | Piezoelectric element, piezoelectric module, and electronic device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017085426A JP2017085426A (en) | 2017-05-18 |
JP6593104B2 true JP6593104B2 (en) | 2019-10-23 |
Family
ID=58711417
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015213457A Active JP6593104B2 (en) | 2015-10-29 | 2015-10-29 | Piezoelectric element, piezoelectric module, and electronic device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6593104B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6724502B2 (en) | 2016-04-06 | 2020-07-15 | セイコーエプソン株式会社 | Ultrasonic device |
JP6939414B2 (en) * | 2017-10-26 | 2021-09-22 | セイコーエプソン株式会社 | Ultrasonic device and ultrasonic measuring device |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6515402B2 (en) * | 2001-01-24 | 2003-02-04 | Koninklijke Philips Electronics N.V. | Array of ultrasound transducers |
JP4897370B2 (en) * | 2006-06-28 | 2012-03-14 | 富士フイルム株式会社 | Ultrasonic transducer array, ultrasonic probe, ultrasonic endoscope, ultrasonic diagnostic equipment |
JP4929898B2 (en) * | 2006-07-25 | 2012-05-09 | 株式会社デンソー | Surface acoustic wave angular velocity sensor |
JP4492821B2 (en) * | 2007-03-13 | 2010-06-30 | セイコーエプソン株式会社 | Piezoelectric element |
JP6519212B2 (en) * | 2014-03-27 | 2019-05-29 | セイコーエプソン株式会社 | Piezoelectric element, piezoelectric device and probe, electronic device and ultrasonic imaging apparatus |
-
2015
- 2015-10-29 JP JP2015213457A patent/JP6593104B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017085426A (en) | 2017-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6728630B2 (en) | Piezoelectric element, piezoelectric module, electronic device, and method for manufacturing piezoelectric element | |
JP6724502B2 (en) | Ultrasonic device | |
CN104203109B (en) | Ultrasonic transducer element chip, detector, electronics and diagnostic ultrasound equipment | |
CN106913356B (en) | Piezoelectric device, piezoelectric module, and electronic apparatus | |
JP5990929B2 (en) | Ultrasonic transducer device and probe, electronic device and ultrasonic diagnostic device | |
JP6862820B2 (en) | Ultrasonic devices and ultrasonic devices | |
TWI632710B (en) | Ultrasonic transducer device, ultrasonic probe, electronic instrument, and ultrasonic diagnostic device | |
US11529126B2 (en) | Ultrasonic device, ultrasonic module, and ultrasonic measuring apparatus | |
JP2016033970A (en) | Ultrasonic device and method for manufacturing the same, and probe and electronic equipment | |
CN107773271B (en) | Ultrasonic device, ultrasonic component, and ultrasonic measuring device | |
CN106914398B (en) | Piezoelectric component, ultrasonic component and electronic device | |
JP2014209728A (en) | Ultrasonic transducer device, probe, electronic apparatus, and ultrasonic image apparatus | |
JP6593104B2 (en) | Piezoelectric element, piezoelectric module, and electronic device | |
JP2017046811A (en) | Ultrasonic device, ultrasonic module, and ultrasonic measuring apparatus | |
JP2017139651A (en) | Ultrasonic transducer, ultrasonic probe, ultrasonic device, manufacturing method for ultrasonic transducer, and vibration device | |
JP7581795B2 (en) | Piezoelectric actuator, ultrasonic element, ultrasonic probe, ultrasonic device, and electronic device | |
JP6679884B2 (en) | Piezoelectric element, piezoelectric module, and electronic device | |
JP2017069662A (en) | Piezoelectric element substrate, piezoelectric module, ultrasonic module and ultrasonic device | |
JP6365726B2 (en) | Ultrasonic transducer device and electronic equipment | |
JP2022079132A (en) | Piezoelectric actuators, ultrasonic elements, ultrasonic probes, ultrasonic devices, and electronic devices | |
JP2018056618A (en) | Ultrasonic device, ultrasonic probe, and ultrasonic apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181004 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190819 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190827 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190909 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6593104 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |