JP6589465B2 - 点灯装置および照明装置 - Google Patents

Description

本発明は、点灯装置および照明装置に関する。

従来、例えば、下記の特許文献１および２に開示されているように、力率改善機能を有する昇圧チョッパ回路（いわゆるＰＦＣ回路）と、このＰＦＣ回路の出力電圧を降圧するＤＣ−ＤＣコンバータ（いわゆるバックコンバータ）とを用いて、ＬＥＤモジュールを点灯させる点灯装置が知られている。また、下記の特許文献２に開示された蛍光灯用の点灯装置では、昇圧チョッパ回路の制御回路とインバータ回路の制御回路とが１つの集積回路として提供されている。

特開２００７−２０２２８５号公報 特許第４４６０２０２号公報

上記のように複数のコンバータ回路の両方に対する制御機能を備えた制御ＩＣでは、各コンバータ回路に対して信号を入出力する端子が必要となるので、端子数が増大する。これに伴い、制御ＩＣの周辺に引き回すべき配線の本数も増えるので、基板上の限られたスペースでどのように回路および配線のレイアウトを行うかが問題となる。しかしながら、上記のような制御ＩＣを含む点灯装置において端子位置および配線引き回しをどのように行うべきかの指針は上記特許文献２には記載されておらず、従来の技術はいまだ改善の余地を有するものであった。

本発明は、上述のような課題を解決するためになされたもので、複数のコンバータ回路に対する制御機能を備えた制御ＩＣにおいて、基板上の配線パターンレイアウトが複雑化しないように改善された点灯装置および照明装置を提供することを目的とする。

本発明にかかる点灯装置は、表面を有する基板と、前記表面に設けられた第一コンバータ回路と、前記表面に設けられ、前記第一コンバータ回路と接続された第二コンバータ回路と、前記表面に設けられた制御電源回路と、前記表面に設けられ、隣り合う複数の端子で構成され前記第一コンバータ回路と接続されるべき第一端子群と、隣り合う複数の端子で構成され前記第二コンバータ回路と接続されるべき第二端子群と、前記制御電源回路に接続されるべき第三端子とを有する制御ＩＣと、を備え、前記基板は、前記表面の上で互いに反対側に位置する電力入力端子および電力出力端子を有し、前記電力入力端子と前記電力出力端子との間に前記第一コンバータ回路、前記制御ＩＣ、および前記第二コンバータ回路がこの順番で並び、前記表面に設けられ、前記第一端子群それぞれから前記電力入力端子の側へ延びて前記第一コンバータ回路に接続する第一配線群と、前記表面に設けられ、前記第二端子群それぞれから前記電力出力端子の側へ延びて前記第二コンバータ回路に接続する第二配線群と、前記表面に設けられ、前記第三端子から延びて前記制御電源回路と接続する第三配線と、をさらに備え、前記制御電源回路は、前記第一コンバータ回路および前記第二コンバータ回路よりも、前記制御ＩＣの近くに配置されたものである。本発明にかかる照明装置は、上記点灯装置および光源モジュールを備える。

本発明によれば、第１、２コンバータ回路の両方に対する制御機能を備えた制御ＩＣにおいて、基板上の回路レイアウトと端子配置とを適合させたので、基板上の配線パターンレイアウトを好適化できる。

本発明の実施の形態にかかる点灯装置を示す回路レイアウト図である。 本発明の実施の形態にかかる点灯装置を示す回路図である。 本発明の実施の形態にかかる点灯装置の変形例を示す回路レイアウト図である。 本発明の実施の形態にかかる点灯装置の変形例を示す回路レイアウト図である。 本発明の実施の形態にかかる点灯装置の変形例を示す回路レイアウト図である。 本発明の実施の形態にかかる点灯装置の変形例を示す回路レイアウト図である。 本発明の実施の形態にかかる点灯装置の変形例を示す回路レイアウト図である。 実施の形態に対する比較例を示す回路レイアウト図である。 本発明の実施の形態にかかる点灯装置の変形例を示す回路レイアウト図である。 本発明の実施の形態にかかる点灯装置の変形例を示す回路図である。 本発明の実施の形態にかかる点灯装置の変形例を示す回路レイアウト図である。 本発明の実施の形態にかかる点灯装置の変形例を示す回路図である。

図１は、本発明の実施の形態にかかる点灯装置５０を示す回路レイアウト図である。点灯装置５０には、交流電源１３および光源モジュール１２が接続されている。点灯装置５０およびこれにより点灯する光源モジュール１２により、本発明にかかる照明装置（照明器具）が提供される。点灯装置５０は、表面１ａを有する基板１を備えている。表面１ａは点灯装置を構成する部品を実装する実装面である。図１は、基板１の部品実装面を平面視したもの、言い換えると基板１を半田面視したものである。表面１ａには、電力入力端子１０、例えばダイオードブリッジである整流回路２、ＰＦＣ（Power Factor Correction）回路３、バックコンバータ回路４、制御ＩＣ９、制御電源回路５、および電力出力端子１１が設けられている。電力入力端子１０および電力出力端子１１は、表面１ａ上で互いに反対側に位置している。電力入力端子１０と電力出力端子１１との間に、整流回路２、ＰＦＣ回路３、制御ＩＣ９、およびバックコンバータ回路４がこの順番で並んでいる。

制御ＩＣ９は、隣り合う複数の端子で構成された第１端子群９ａ１〜９ａ４、および隣り合う複数の端子で構成された第２端子群９ｂ１〜９ｂ４を有する。「隣り合う」とは端子間に他の端子を含まず、それぞれの端子群がまとまって位置しているということである。第１端子群９ａ１〜９ａ４は、第２端子群９ｂ１〜９ｂ４よりもＰＦＣ回路３の近くに設けられている。第２端子群９ｂ１〜９ｂ４は、第１端子群９ａ１〜９ａ４よりもバックコンバータ回路４の近くに設けられている。具体的には、第１端子群９ａ１〜９ａ４は、制御ＩＣ９の第１長辺９３左側半分に割り当てられている。第２端子群９ｂ１〜９ｂ４は、制御ＩＣ９の第１長辺９３右側半分に割り当てられている。

回路に対する端子群の「近さ」は、例えば、次のように比較できる。図１において第１端子群９ａ１〜９ａ４のうち最もＰＦＣ回路３から遠い端子９ａ４と、第２端子群９ｂ１〜９ｂ４のうち最もＰＦＣ回路３に近い端子９ｂ１とを比較してみる。この場合、表面１ａの平面視で最短距離を比較すると、端子９ａ４のほうが端子９ｂ１よりもＰＦＣ回路３に近いので、第１端子群９ａ１〜９ａ４は第２端子群９ｂ１〜９ｂ４よりもＰＦＣ回路３の近くにあるということになる。同様に、第２端子群９ｂ１〜９ｂ４のうち最もバックコンバータ回路４から遠い端子９ｂ１と、第１端子群９ａ１〜９ａ４のうち最もバックコンバータ回路４に近い端子９ａ４とを比較してみる。この場合、表面１ａの平面視で最短距離を比較すると、端子９ｂ１のほうが端子９ａ４よりもバックコンバータ４に近いので、第２端子群９ｂ１〜９ｂ４は第１端子群９ａ１〜９ａ４よりもバックコンバータ回路４の近くに設けられているといえる。第１端子群９ａ１〜９ａ４は互いに隣り合っており、第２端子群９ｂ１〜９ｂ４も互いに隣り合っているので、両者のうち最も端にある端子の関係を上記のように比較すればよい。

表面１ａには、複数の配線からなる第１配線群７ａ〜７ｄおよび複数の配線からなる第２配線群８ａ〜８ｄが設けられている。第１配線群７ａ〜７ｄは、第１端子群９ａ１〜９ａ４それぞれから電力入力端子１０の側へ延びてＰＦＣ回路３に接続する。第２配線群８ａ〜８ｄは、第２端子群９ｂ１〜９ｂ４それぞれから電力出力端子１１の側へ延びて、バックコンバータ回路４に接続する。第１配線群７ａ〜７ｄと第２配線群８ａ〜８ｄは、基板１の平面視において交差しない。「交差しない」とは、同一平面状で交差つまり合流しないという意味のみならず、後述する図８の比較例でも述べるように基板１を平面視したときに立体交差しないという意味でもある。

制御ＩＣ９は、第３端子群９ｃ１〜９ｃ２を備えている。第３端子群９ｃ１〜９ｃ２は、第１端子群９ａ１〜９ａ４および第２端子群９ｂ１〜９ｂ４よりも制御電源回路５の近くに設けられている。第３配線２５ａ、２５ｂは、基板１の平面視で第１および第２配線群８ａ〜８ｄと交差することなく、第３端子群９ｃ１〜９ｃ２から電力出力端子１１の側に延びて制御電源回路５と接続する。

制御ＩＣ９は、外形が長方形であり、４つの辺を有している。この４つの辺には、電力入力端子１０の側を向く第１短辺９１と、電力出力端子１１の側を向く第２短辺９２と、第１短辺９１の一端と第２短辺９２の一端とを結ぶ第１長辺９３と、第１短辺９１の他端と第２短辺９２の他端とを結ぶ第２長辺９４と、が含まれる。実施の形態では、図１に示すように、第１長辺９３に、第１及び第２の端子群９ａ１〜９ａ４、９ｂ１〜９ｂ４が並んでいる。第２長辺９４の制御電源回路５側に第３端子群９ｃ１〜９ｃ２が配置されている。

実施の形態では、一例として、制御ＩＣ９がデジタル／アナログ複合ＩＣパッケージとされている。これは、制御ＩＣ９のパッケージ内部に、マイコン或いはＤＳＰ（Digital Signal Processor）などのデジタル演算回路を設けたデジタルチップと、ＰＦＣ回路３およびバックコンバータ回路４のスイッチング素子Ｑ１、Ｑ２の駆動信号を生成するドライブ回路（ドライバ３４も含まれる）などのアナログ回路が設けられたアナログチップとが収納されたものである。これらの構成は図２では図示を省略している。

図２は、本発明の実施の形態にかかる点灯装置５０を示す回路図である。図２には、図１のレイアウト図では説明の便宜上省略されている回路、端子および配線も図示されている。光源モジュール１２は、一例として固体発光素子が複数個直列に接続されたものである。固体発光素子は、無機ＬＥＤ素子、または有機ＥＬ素子（ＯＬＥＤ）である。制御ＩＣ９は図１に示した第１〜３端子群９ａ１〜９ｃ２以外にこれらの端子群に属さない他の端子が備えられる場合には、これら他の端子は第１端子群９ａ１〜９ａ４、第２端子群９ｂ１〜９ｂ４、および第３端子群９ｃ１〜９ｃ２の各端子群の間、あるいは制御ＩＣ９の４つの辺のなかでこれらの端子群と離れた部位に配置される。

点灯装置５０は、ダイオードブリッジである整流回路２、ＰＦＣ回路３、バックコンバータ回路４及び制御ＩＣ９を備えている。ＰＦＣ回路３は、チョークコイルＬ１、スイッチング素子Ｑ１及びダイオードＤ１を備えている。ＰＦＣ回路３の出力電圧がキャパシタＣ１に印加される。

ＰＦＣ回路３は、配線６ａおよび配線６ｂを介して、バックコンバータ回路４と接続されている。バックコンバータ回路４は、スイッチング素子Ｑ２を備えている。スイッチング素子Ｑ２は、第１電極ａ、第２電極ｂ、及び第１電極ａと第２電極ｂの間の導通を制御する制御電極ｃを有している。第１電極ａは、キャパシタＣ１の正極側電極およびダイオードＤ１のカソードに接続しており、ダイオードＤ１を介して整流回路２と電気的に接続されている。スイッチング素子Ｑ２は例えばＭＯＳＦＥＴである。スイッチング素子Ｑ２がＭＯＳＦＥＴの場合、第１電極ａはドレイン電極であり、第２電極ｂはソース電極であり、制御電極ｃはゲート電極である。バックコンバータ回路４は、スイッチング素子Ｑ２、ダイオードＤ２、チョークコイルＬ２及びキャパシタＣ２を備えている。

バックコンバータ回路４には、ブートストラップコンデンサＣ３とツェナーダイオードＤ３が設けられている。ブートストラップコンデンサＣ３はスイッチング素子Ｑ２の制御電極ｃを第２電極ｂよりも、例えば１５Ｖ高くするために設けられている。ツェナーダイオードＤ３をブートストラップコンデンサＣ３に並列接続することで、ブートストラップコンデンサＣ３が１５Ｖまで充電されるようにした。

制御電源回路５は、キャパシタＣ５０およびチョークコイルなどを含んでいる。制御電源回路５は、制御ＩＣ９のＤＣＤＣ＿Ｓ端子〜ＤＣＤＣ＿ＦＢ１端子に接続する。このチョークコイルの一端がＤＣＤＣ＿Ｓ端子を介してＩＰＤ（インテリジェント・パワーデバイス）３６のソースＳと接続するなどして、降圧チョッパ回路が構成される。チョークコイルの他端に現れる電圧でキャパシタＣ５０が充電される。キャパシタＣ５０から例えば１５Ｖ程度の制御電源電圧を取り出すことができる。

制御ＩＣ９は、ＰＦＣ回路３とバックコンバータ回路４を制御する。制御ＩＣ９の側辺には、図１の第１〜３の端子群９ａ１〜９ｃ２に含まれる複数の端子が形成されている。

まずＰＦＣ回路３の側に設けられた端子を説明する。Ｖｉｎ端子は、ＰＦＣ回路３の入力電圧検出に用いられる検出端子である。ＰＦＣ＿ＺＣＤ端子は、チョークコイルＬ１の二次巻線に接続し、ＰＦＣ回路３に流れる電流のゼロクロス検出に用いられる検出端子である。ＰＦＣ＿Ｉ端子は、ＰＦＣ回路３の過電流検出に用いられる検出端子である。ＰＦＣ＿ＤＲ端子は、ＰＦＣ回路３のスイッチング素子Ｑ１を駆動するためのゲート信号を出力する出力端子である。ＰＦＣ＿Ｖ端子は、ＤＣＤＣ＿Ｖｉｎ端子およびＶＢｉｎ端子としても用いられており、ＰＦＣ回路３のフィードバック制御、ＰＦＣ回路の過電圧検出、およびＰＦＣ＿フィードバックループ異常検出に用いられる検出端子である。第１端子群９ａ１〜９ａ４を構成する各端子のうち、端子９ａ１はＰＦＣ＿ＺＣＤ端子に対応し、端子９ａ２はＰＦＣ＿Ｉ端子に対応し、端子９ａ３はＰＦＣ＿ＤＲ端子に対応し、端子９ａ４はＰＦＣ＿Ｖ端子に対応している。なお、第１端子群に、Ｖｉｎ端子に対応する端子が追加されてもよい。また、上記の端子のうち、ＰＦＣ＿ＤＲ端子は必須であるが、それ以外の検出端子は適宜に省略、変更が可能である。例えばＰＦＣ＿ＺＣＤ端子は省略されてもよく、ＰＦＣ＿Ｉ端子とＰＦＣ＿Ｖ端子のいずれか一方のみを検出端子として含んでもよい。また上記の関係は、回路パターンに最適化した端子レイアウトを得る観点から、図１に示す端子９ａ１〜９ａ４の並び順（端子９ａ１、９ａ４が両端に位置し、端子９ａ２，９ａ３がその間に位置）に図２のレイアウトをそのまま当てはめたものである。しかし必ずしもこれに限定されず、端子９ａ１〜９ａ４に図２の端子をどのように対応付けるかは様々に変形しても良い。

次にバックコンバータ回路４の側に設けられた端子を説明する。ＶＢ端子は、ハイサイド駆動のスイッチング素子Ｑ２を駆動するためにブートストラップコンデンサＣ３を充電する。ＬＥＤ＿ＤＲ端子は、バックコンバータ回路４のスイッチング素子Ｑ２を駆動するためのゲート信号を出力する出力端子である。ＶＳ端子は、ハイサイド駆動するスイッチング素子Ｑ２の基準電位（具体的には図２ではソース電位）を与える端子である。ＬＥＤ＿ＺＣＤ端子は、チョークコイルＬ２の二次巻線に接続し、バックコンバータ回路４に流れる電流のゼロクロス検出に用いられる検出端子である。ＬＥＤ＿Ｉ端子は、ＬＥＤ電流をフィードバック制御するためのＬＥＤ電流検出、および出力過電流検出に用いられる検出端子である。ＬＥＤ＿Ｖ端子は、出力過電圧の検出、および光源モジュール１２の接続有無を検出する検出端子である。第２端子群９ｂ１〜９ｂ４を構成する各端子のうち、端子９ｂ１はＶＢ端子に対応し、端子９ｂ２はＬＥＤ＿ＤＲ端子に対応し、端子９ｂ３はＶＳ端子に対応し、端子９ｂ４はＬＥＤ＿ＺＣＤ端子に対応している。なお、第２端子群９ｂ１〜９ｂ４に、ＬＥＤ＿Ｉ端子およびＬＥＤ＿Ｖ端子に対応する端子が追加されてもよく、この場合にはさらに２つの端子が端子９ｂ４の隣に並べられる。また、上記の端子のうち、ＬＥＤ＿ＤＲ端子は必須であるが、それ以外の検出端子は適宜に省略、変更が可能である。例えばＬＥＤ＿ＺＣＤ端子は省略されてもよく、ＬＥＤ＿Ｉ端子とＬＥＤ＿Ｖ端子のいずれか一方のみを検出端子として含んでもよい。また上記の関係は、回路パターンに最適化した端子レイアウトを得る観点から、図１に示す端子９ｂ１〜９ｂ４の並び順（端子９ｂ１、９ｂ４が両端に位置し、端子９ｂ２，９ｂ３がその間に位置）に図２のレイアウトをそのまま当てはめたものである。しかし必ずしもこれに限定されず、端子９ｂ１〜９ｂ４に図２のＶＢ〜ＬＥＤ＿ＺＣＤ端子をどのように対応付けるかは様々に変形しても良い。

ＶＢ端子はブートストラップコンデンサＣ３の一端に接続され、ＶＳ端子はブートストラップコンデンサＣ３の他端に接続されている。ブートストラップコンデンサＣ３の他端とＶＳ端子は、スイッチング素子Ｑ２の第２電極ｂに接続されている。ＬＥＤ＿ＤＲ端子はスイッチング素子Ｑ２の制御電極ｃに接続されている。

次に、制御ＩＣ９の第２長辺９４側に設けられた端子を説明する。Ｄｉｍ＿ｉｎ端子は、調光インターフェース回路６０を介して、点灯装置５０の外部の調光器６１と接続している。ＧＮＤ１（ＳＩＧ）端子は、グランド電位に接続されるべき端子であり、小信号グランド用のものである。ＧＮＤ２（ＰＷ）端子は、グランド電位に接続されるべき端子であり、パワーグランド用のものである。ＤＣＤＣ＿Ｓ端子は、制御電源ＩＣ部９５が内蔵するＭＯＳＦＥＴのソースＳと接続している。ＤＣＤＣ＿ＦＢ１端子は、制御電源ＩＣ部９５のフィードバック用端子である。ＤＣＤＣ＿ＦＢ２端子は、制御電源ＩＣ部９５のフィードバック用端子である。Ｖｃｃ１端子は、キャパシタＣ５０と接続されており、第１制御電源電圧として例えば１０Ｖ〜２０Ｖ、具体例としては１５Ｖが入力される端子である。

Ｖｃｃ２端子には、第２制御電源電圧として例えば５Ｖが印加される。第２制御電源電圧は、レギュレータＲＥＧによって第１制御電源電圧を降圧することで作り出される。上記Ｖｃｃ２端子に印加される５Ｖは、制御ＩＣ９に内蔵されたマイコン等を作動させる電源として用いられる。

第３端子群９ｃ１〜９ｃ２を構成する各端子のうち、端子９ｃ１はＤＣＤＣ＿Ｓ端子に対応し、端子９ｃ２はＶｃｃ１端子に対応している。なお、第３端子群に上記ＤＣＤＣ＿ＦＢ１端子〜Ｖｃｃ２端子に対応する端子が追加されてもよく、この場合には端子９ｃ１〜９ｃ２の周囲にさらにこれらの端子が並ぶ。

制御ＩＣ９の中の構成について説明する。制御ＩＣ９の中には多くの素子が設けられるが、図１では主としてスイッチング素子Ｑ２のオンオフに関連する素子が示されている。制御ＩＣ９の中には、ＰＦＣ＿Ｖ端子に接続された定電流源３２、アノードが定電流源３２に接続されたダイオードＤ４、ドレインがダイオードＤ４のカソードに接続された起動用スイッチング素子Ｑ３がある。起動用スイッチング素子Ｑ３のソースはＶＢ端子に接続されている。定電流源３２は出力電流を一定に保つものである。定電流源３２の出力電流は例えば１ｍＡである。起動用スイッチング素子Ｑ３は例えばＭＯＳＦＥＴで形成される。起動用スイッチング素子Ｑ３としてＭＯＳＦＥＴ以外のインピーダンス可変素子を用いてもよい。

制御ＩＣ９の中にはドライバ３４が設けられている。ドライバ３４はＶＢ端子、ＬＥＤ＿ＤＲ端子及びＶＳ端子につながっている。ドライバ３４は、ブートストラップコンデンサＣ３が充電されることでＶＢ端子とＶＳ端子の電位差が１５Ｖになったときに、制御電極ｃに電圧（１５Ｖ）を印加する。

整流回路２と第１電極ａをつなぐ経路上の点を第１接続点Ｐ１と定義する。この第１接続点Ｐ１はＰＦＣ＿Ｖ端子に接続されている。ブートストラップコンデンサＣ３は、第１接続点Ｐ１と、第２電極ｂを電気的に接続するように設けられている。

制御ＩＣ９は、ＩＰＤ３６を含んでいる。ＩＰＤ３６はＰＦＣ＿Ｖ端子と定電流源３２をつなぐ経路に接続されている。起動用スイッチング素子Ｑ３とブートストラップコンデンサＣ３をつなぐ経路上の点を第２接続点Ｐ２と定義する。ＩＰＤ３６は、第２接続点Ｐ２に、第１接続点Ｐ１の電圧よりも低い電圧を印加する。ＩＰＤ３６には、例えば第１接続点Ｐ１の直流電圧１００ＶがＰＦＣ＿Ｖ端子を経由して印加され、ＩＰＤ３６はこの電圧から第１接続点Ｐ１の電圧より低い電圧（例えば１５Ｖ）を生成して、第２接続点Ｐ２に印加する。具体的には、ＩＰＤ３６の出力は、ＤＣＤＣ＿Ｓと書かれた端子、制御ＩＣ９の外部のチョークコイル（インダクタ）、Ｖｃｃ１と書かれた端子、及びダイオードＤ５を経由して第２接続点Ｐ２に印加される。

制御ＩＣ９の中には制御部４０がある。制御部４０は、起動用スイッチング素子Ｑ３に対して、起動用スイッチング素子Ｑ３をオンオフする信号を出す。制御部４０と前述のＩＰＤ３６は専用のハードウェアであっても、メモリに格納されるプログラムを実行するＣＰＵであってもよい。なお、制御部４０及びドライバ３４の電源はＩＰＤ３６から供給される。

前述の各構成を保護するために、ブートストラップコンデンサＣ３、起動用スイッチング素子Ｑ３、ＩＰＤ３６及び制御部４０等を含む制御ＩＣ９を覆う外囲体を設けることが好ましい。外囲体は例えば樹脂である。

図８は、実施の形態に対する比較例を示す回路レイアウト図である。図８に示す比較例にかかる点灯装置１５０は、図１に示す点灯装置５０において第１端子群９ａ１〜９ａ４と第２端子群９ｂ１〜９ｂ４との位置を入れ替えたものである。この場合、基板１の平面視で第１端子群９ａ１〜９ａ４と第２端子群９ｂ１〜９ｂ４を立体交差させる必要があり、例えば第２配線群８ａ〜８ｄを図８の破線で示すようにスルーホールなどを用いて基板１の裏面側に迂回させる必要がある。比較例に示す端子配置では、第２配線群８ａ〜８ｄの引き回しが煩雑となる。この点、実施の形態にかかる点灯装置５０によれば、基板１上の回路レイアウトと制御ＩＣの端子配置とを適合させたので、基板１上の配線パターンレイアウトを最適化できる。

図３〜図７は、本発明の実施の形態にかかる点灯装置５０の変形例を示す回路レイアウト図である。図３に示すように、第１短辺９１に、第１端子群９ａ１〜９ａ４が設けられ、第２短辺９２に、第２端子群９ｂ１〜９ｂ４が設けられてもよい。図４に示すように、第１長辺９３に第１端子群９ａ１〜９ａ４が設けられ、第２短辺９２に、第２端子群９ｂ１〜９ｂ４が設けられてもよい。また、図４の変形例とは逆に、第１短辺９１に第１端子群９ａ１〜９ａ４が設けられ、第１長辺９３に、第２端子群９ｂ１〜９ｂ４が設けられてもよい。図５に示すように、第１端子群９ａ１〜９ａ４の一部が第１長辺９３に設けられ、第１端子群９ａ１〜９ａ４の残りが第１短辺９１に設けられてもよい。さらに第２端子群９ｂ１〜９ｂ４の一部が第１長辺９３に設けられ、第２端子群９ｂ１〜９ｂ４の残りが第２短辺９２に設けられてもよい。図６に示すように、制御電源回路５と接続する第３端子群９ｃ１〜９ｃ２は、ＰＦＣ回路３側の第１短辺９１に設けられても良い。図７に示すように、第１〜３の端子９ａ１〜９ｃ２の全てが第１長辺９３に設けられても良い。

図９は、本発明の実施の形態にかかる点灯装置５０の変形例を示す回路レイアウト図である。図１０は、本発明の実施の形態にかかる点灯装置５０の変形例を示す回路図である。図１０では、図２では図示を省略していたマイコン９ｍが記入されている。図９の変形例では、マイコン９ｍに接続した隣り合う複数の端子で構成された通信端子群９ｄが追加される。通信端子群９ｄを例えば第２長辺９４に設けてもよい。通信端子群９ｄは、外部インターフェース７０と第４配線群７３で接続されており、外部機器との通信に用いられる。この変形例では、一例として、通信端子群９ｄを制御ＩＣ９の内部に設けられたマイコン等のデジタル演算回路（図示せず）と、外部機器である追加ユニット７１との間で通信を行うための端子とする。Ｄｉｍ＿ｉｎ端子には、調光器からの調光信号（ＰＷＭ信号）が入力される。Ｄｉｍ＿ｉｎ端子は、ＵＡＲＴ (Universal Asynchronous Receiver Transmitter)通信用のシリアル通信端子であってもよい。ＵＡＲＴは、調歩同期方式によるシリアル信号とパラレル信号の相互変換を行う回路であり、制御ＩＣ９に内蔵されてもよい。このＤＡＴ＿ｓ端子により、マイコン９ｍに光源モジュール１２の制御に関連する電子データが伝達される。Ｐｒｏ＿Ｗ端子は、マイコン９ｍのプログラム書き換えに用いられる。ＲＥＳＥＴ端子は、マイコン９ｍのリセットに用いられる。これにより、マイコン９ｍのメモリに対して電子データの消去、書き込み、および読み出しを行うことができる。

図１１は、本発明の実施の形態にかかる点灯装置５０の変形例を示す回路レイアウト図である。図１２は、本発明の実施の形態にかかる点灯装置５０の変形例を示す回路図である。図１１および図１２に示す変形例では、制御電源回路５が制御電源回路５２に置換されている。図１１および図１２の変形例では制御電源回路５とは異なる経路で制御電源を取得するので、制御電源ＩＣ部９５が省略されても良い。よって、図１２では制御電源ＩＣ部９５を図示していない。制御電源回路５２は電力取出回路５３を含んでいる。電力取出回路５３の一例としては、図示しないダイオードをチョークコイルＬ２の二次巻線からキャパシタＣ５０に電流を流す向きに設け、このダイオードのカソードとキャパシタＣ５０の正極側電極との間に抵抗を挿入した回路で構成される。チョークコイルＬ２の二次巻線から取り出した電力を用いて、キャパシタＣ５０が充電されることで、制御電源が生成される。制御電源回路５２は、表面１ａにおける電力出力端子１１の側かつバックコンバータ回路４の隣に設けられている。第４配線７３は、制御電源回路５２とバックコンバータ回路４とを接続している。図１０に示した回路を基板１上に配置するに当たっては、制御電源回路５２をバックコンバータ回路４の隣に配置することが好ましい。これによりチョークコイルＬ２の二次巻線を制御電源回路５２に接続しやすくなる。なお、制御電源回路５２の変形例とし、スイッチング素子Ｑ２のソースとチョークコイルＬ２の接続点にスナバ回路を接続し、このスナバ回路を介してキャパシタＣ５０を充電してもよい。

１ 基板、１ａ 表面、２ 整流回路、３ ＰＦＣ回路、４ バックコンバータ回路、５、５２ 制御電源回路、６ａ、６ｂ 配線、７ａ〜７ｄ 第１配線群、８ａ〜８ｄ 第２配線群、９ 制御ＩＣ、９ａ１〜９ａ４ 第１端子群、９ｂ１〜９ｂ４ 第２端子群、９ｃ１〜９ｃ２ 第３端子群、９ｄ 通信端子群、９ｍ マイコン、１０ 電力入力端子、１１ 電力出力端子、１２ 光源モジュール、１３ 交流電源、２５ａ〜２５ｂ 第３配線、３１ スイッチング素子、３２ 定電流源、３４ ドライバ、４０ 制御部、５０、１５０ 点灯装置、５３ 電力取出回路、６０ 調光インターフェース回路、６１ 調光器、７０ 外部インターフェース、７１ 追加ユニット、７３ 第４配線、９１ 第１短辺、９２ 第２短辺、９３ 第１長辺、９４ 第２長辺、９５ 制御電源ＩＣ部

Claims (4)

1. 表面を有する基板と、
   前記表面に設けられた第一コンバータ回路と、
   前記表面に設けられ、前記第一コンバータ回路と接続された第二コンバータ回路と、
   前記表面に設けられた制御電源回路と、
   前記表面に設けられ、隣り合う複数の端子で構成され前記第一コンバータ回路と接続されるべき第一端子群と、隣り合う複数の端子で構成され前記第二コンバータ回路と接続されるべき第二端子群と、前記制御電源回路に接続されるべき第三端子とを有する制御ＩＣと、
   を備え、
   前記基板は、前記表面の上で互いに反対側に位置する電力入力端子および電力出力端子を有し、
   前記電力入力端子と前記電力出力端子との間に前記第一コンバータ回路、前記制御ＩＣ、および前記第二コンバータ回路がこの順番で並び、
   前記表面に設けられ、前記第一端子群それぞれから前記電力入力端子の側へ延びて前記第一コンバータ回路に接続する第一配線群と、
   前記表面に設けられ、前記第二端子群それぞれから前記電力出力端子の側へ延びて前記第二コンバータ回路に接続する第二配線群と、
   前記表面に設けられ、前記第三端子から延びて前記制御電源回路と接続する第三配線と、
   をさらに備え、
   前記制御電源回路は、前記第一コンバータ回路および前記第二コンバータ回路よりも、前記制御ＩＣの近くに配置された点灯装置。
2. 表面を有する基板と、
   前記表面に設けられた第一コンバータ回路と、
   前記表面に設けられ、前記第一コンバータ回路と接続された第二コンバータ回路と、
   前記表面に設けられ、隣り合う複数の端子で構成され前記第一コンバータ回路と接続されるべき第一端子群、および隣り合う複数の端子で構成され前記第二コンバータ回路と接続されるべき第二端子群を有する制御ＩＣと、
   を備え、
   前記基板は、前記表面の上で互いに反対側に位置する電力入力端子および電力出力端子を有し、
   前記電力入力端子と前記電力出力端子との間に前記第一コンバータ回路、前記制御ＩＣ、および前記第二コンバータ回路がこの順番で並び、
   前記表面に設けられ、前記第一端子群それぞれから前記電力入力端子の側へ延びて前記第一コンバータ回路に接続する第一配線群と、
   前記表面に設けられ、前記第二端子群それぞれから前記電力出力端子の側へ延びて前記第二コンバータ回路に接続する第二配線群と、
   をさらに備え、
   前記表面における前記電力出力端子の側に設けられた制御電源回路をさらに備え、
   前記制御ＩＣは、前記第一および第二端子群よりも前記制御電源回路の近くに設けられた第三端子を備え、
   前記第三端子から前記電力出力端子の側に延びて前記制御電源回路と接続する第三配線を、さらに備える点灯装置。
3. 表面を有する基板と、
   前記表面に設けられた第一コンバータ回路と、
   前記表面に設けられ、前記第一コンバータ回路と接続された第二コンバータ回路と、
   前記表面に設けられ、隣り合う複数の端子で構成され前記第一コンバータ回路と接続されるべき第一端子群、および隣り合う複数の端子で構成され前記第二コンバータ回路と接続されるべき第二端子群を有する制御ＩＣと、
   を備え、
   前記基板は、前記表面の上で互いに反対側に位置する電力入力端子および電力出力端子を有し、
   前記電力入力端子と前記電力出力端子との間に前記第一コンバータ回路、前記制御ＩＣ、および前記第二コンバータ回路がこの順番で並び、
   前記表面に設けられ、前記第一端子群それぞれから前記電力入力端子の側へ延びて前記第一コンバータ回路に接続する第一配線群と、
   前記表面に設けられ、前記第二端子群それぞれから前記電力出力端子の側へ延びて前記第二コンバータ回路に接続する第二配線群と、
   をさらに備え、
   前記第二コンバータ回路は、チョークコイルおよび前記チョークコイルと結合した二次巻線を含むバックコンバータ回路であり、
   前記表面における前記電力出力端子の側かつ前記第二コンバータ回路の隣に設けられ、前記二次巻線から取り出した電力を用いて制御電源を生成する制御電源回路を備える点灯装置。
4. 請求項１〜３のいずれか１項に記載の点灯装置を備える照明装置。

Images