JP6558832B2 - スイッチング電源装置 - Google Patents
スイッチング電源装置 Download PDFInfo
- Publication number
- JP6558832B2 JP6558832B2 JP2016097506A JP2016097506A JP6558832B2 JP 6558832 B2 JP6558832 B2 JP 6558832B2 JP 2016097506 A JP2016097506 A JP 2016097506A JP 2016097506 A JP2016097506 A JP 2016097506A JP 6558832 B2 JP6558832 B2 JP 6558832B2
- Authority
- JP
- Japan
- Prior art keywords
- triangular wave
- voltage
- output
- frequency
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000009499 grossing Methods 0.000 claims description 24
- 230000008859 change Effects 0.000 claims description 22
- 238000006243 chemical reaction Methods 0.000 claims description 17
- 238000001514 detection method Methods 0.000 claims description 16
- 230000007423 decrease Effects 0.000 description 14
- 239000003990 capacitor Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 5
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000010356 wave oscillation Effects 0.000 description 3
- 230000005284 excitation Effects 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
VL=Vin−Vo
が印加され、励磁エネルギーを蓄え、図6(C)に示すように、時間とともに出力インダクタ115を流れる電流ILが増加する。また、スイッチング素子114がオフのとき、出力インダクタ115は、電圧VLとして、
VL=Vo
を発生し、励磁エネルギーを放出し、図6(C)に示すように、時間とともに出力インダクタ115を流れる電流ILが減少する。このように出力インダクタ115に流れる電流ILの平均が、スイッチング電源装置の出力電流Ioとなる。
スイッチング電源装置の出力電流Ioが十分に大きい場合、出力インダクタ115を流れる電流ILは、直流重畳した状態となり、図6(C)に示すように、連続した電流が流れる。
Vo=Vin・Don (式1)
となる。
Io=Vo/Rload
となるので、負荷120のインピーダンスRloadが小さくなると出力電流Ioが増加する。出力電流Ioが増加する場合は、スイッチング素子114のオンデューティDonは変化せず、出力インダクタ115の電流ILの直流重畳分が増加する。
負荷120が電流を必要としなくなると、負荷120のインピーダンスRloadが大きくなる。スイッチング電源装置の出力電圧Voは、フィードバック制御回路126が所定の値になるように制御されているため、負荷120のインピーダンスRloadが大きくなっても出力電圧Voが所定の値から変化せず一定の値に保たれる。
Vo=Io×Rload (式2)
となる。
本発明は、スイッチング素子のオン、オフによって入力電圧を断続電圧に変換し、当該断続電圧を平滑回路により直流電圧に変換して出力電圧を生成する電力変換部と、
所定の基準電圧と電力変換部の出力電圧に比例した出力電圧比例信号との誤差に応じて変化するフィードバック信号を出力するフィードバック制御回路と、
所定周波数の三角波信号とフィードバック制御回路から出力されるフィードバック信号とを比較し、フィードバック信号の変化に応じて電力変換部のスイッチング素子のスイッチング周波数およびデューティを制御するスイッチング制御信号を出力するPWM制御回路と、
を備えたスイッチング電源装置に於いて、
フィードバック制御回路は、基準電圧として、所定の直流電圧に三角波状の電圧が重畳した三角波重畳基準電圧を生成し、当該三角波重畳基準電圧と出力電圧比例信号との誤差に応じて変化するフィードバック信号を出力することにより、三角波重畳基準電圧の平均電圧に比例した出力電圧を前記電力変換部で生成して出力させるように構成したことを特徴とする。
フィードバック制御回路は、
所定の直流電圧に所定の周波数と振幅を持つ三角波状の電圧が重畳された三角波重畳基準電圧を発生させる三角波重畳基準電圧源と、
電力変換部の出力電圧に比例した出力電圧比例信号と三角波重畳基準電圧源から出力される三角波重畳基準電圧が入力され、当該両信号を比較することによりフィードバック信号を出力する誤差アンプと、
を備え、
PWM制御回路は、
三角波信号を発生する三角波発振器と、
三角波発振器から出力される三角波信号とフィードバック制御回路が出力されるフィードバック信号が入力され、当該両信号を比較することによりスイッチング制御信号を出力するコンパレータと、
を備える。
三角波重畳基準電圧源は、
所定の周波数と所定の時比率をもつ方形波を出力する方形波発振器と、
方形波発振器が出力する方形波を平滑することで、直流電圧に所定の周波数と所定の振幅を持つ三角波状の電圧が重畳した三角波重畳基準電圧を発生させる基準電圧平滑回路と、
を備える。
(三角波重畳基準電圧の周波数変更)
スイッチング電源装置は、更に、
電力変換部の出力電流に比例した電流を検出して周波数変更信号をフィードバック制御回路に出力して、三角波重畳基準電圧に重畳している三角波状電圧の周波数を変更させる電流検出回路が設けられる。
電流検出回路は、出力電流が所定値より小さい場合は、三角波状電圧の周波数をスイッチング素子のスイッチング周波数よりも低い周波数に変更する周波数変更信号を出力し、出力電流が所定値以上の場合は、三角波状電圧の周波数をスイッチング素子のスイッチング周波数と同じか又はそれより高い所定の周波数に変更する周波数変更信号を出力することを特徴とする。
本発明は、スイッチング素子のオン、オフによって入力電圧を断続電圧に変換し、当該断続電圧を平滑回路により直流電圧に変換して出力電圧を生成する電力変換部と、
所定の基準電圧と電力変換部の出力電圧に比例した出力電圧比例信号との誤差に応じて変化するフィードバック信号を出力するフィードバック制御回路と、所定周波数の三角波信号とフィードバック制御回路から出力されるフィードバック信号とを比較し、フィードバック信号の変化に応じて電力変換部のスイッチング素子のスイッチング周波数およびデューティを制御するスイッチング制御信号を出力するPWM制御回路とを備えたスイッチング電源装置に於いて、フィードバック制御回路は、基準電圧として、所定の直流電圧に三角波状の電圧が重畳した三角波重畳基準電圧を生成し、当該三角波重畳基準電圧と出力電圧比例信号との誤差に応じて変化するフィードバック信号を出力することにより、三角波重畳基準電圧の平均電圧に比例した出力電圧を前記電力変換部で生成して出力させるように構成したため、インダクタとコンデンサで構成する平滑回路を出力に持つスイッチング電源装置は、出力電流が小さくなるに従ってスイッチング素子のパルス幅が狭くなるような制御が行われ、スイッチング電源装置の出力電流がゼロ付近では、スイッチング素子のパルス幅が制御回路の限界まで狭くなるように制御され、この時、出力電圧を制御するフィードバック制御回路に外来ノイズ等の影響を受けると、スイッチング動作が不定期に行われるようになるため、低周波で大きな出力リップル電圧が発生するが、本発明では、フィードバック制御回路の基準電圧源に三角波状の電圧を重畳させることで、フィードバック回路の動作を安定化させて、低周波の出力リップルの発生を防ぐことができる。
また、フィードバック制御回路は、所定の直流電圧に所定の周波数と振幅を持つ三角波状の電圧が重畳された三角波重畳基準電圧を発生させる三角波重畳基準電圧源と、電力変換部の出力電圧に比例した出力電圧比例信号と三角波重畳基準電圧源から出力される三角波重畳基準電圧が入力され、当該両信号を比較することによりフィードバック信号を出力する誤差アンプとを備え、PWM制御回路は、三角波信号を発生する三角波発振器と、三角波発振器から出力される三角波信号とフィードバック制御回路が出力されるフィードバック信号が入力され、当該両信号を比較することによりスイッチング制御信号を出力するコンパレータとを備えたため、基準電圧源を三角波重畳基準電圧源とし、直流電圧に三角波状の電圧が重畳された三角波重畳基準電圧を発生させ、それ以外は従来回路のままで良く、簡単な構成により、出力電流がほぼゼロとなる無負荷時に外来ノイズ等によるリップルを確実に抑制して出力電圧を安定化可能とする。
また、三角波重畳基準電圧源は、所定の周波数と所定の時比率をもつ方形波を出力する方形波発振器と、方形波発振器が出力する方形波を平滑することで、直流電圧に所定の周波数と所定の振幅を持つ三角波状の電圧が重畳した三角波重畳基準電圧を発生させる基準電圧平滑回路とを備えたため、方形波の整流という簡単な回路処理により、三角波状の電圧が重畳した三角波重畳基準電圧の発生を可能とする。
また、スイッチング電源装置は、更に、電力変換部の出力電流に比例した電流を検出して周波数変更信号をフィードバック制御回路に出力して、三角波重畳基準電圧に重畳している三角波状電圧の周波数を変更させる電流検出回路が設けられ、電流検出回路は、出力電流が所定値より小さい場合は、三角波状電圧の周波数をスイッチング素子のスイッチング周波数よりも低い周波数に変更する周波数変更信号を出力し、出力電流が所定値以上の場合は、三角波状電圧の周波数をスイッチング素子のスイッチング周波数と同じか又はそれより高い所定の周波数に変更する周波数変更信号を出力するようにしたため、三角波状電圧の周波数を固定していた場合には、出力電流の大小にかかわらず、スイッチング電源装置の出力リップルに、三角波重畳基準電圧に重畳している三角波状電圧の周波数成分が僅かではあるが表れているが、出力電流が大きい場合にスイッチング周波数と同じか又はそれより高い周波数に切替えることで、三角波重畳基準電圧の三角波の周波数成分が出力リップルに表れることが無くなり、これにより、高効率、小型、低コストで、さらに、低リップルのスイッチング電源装置を作ることができる。
図1は電力変換部に降圧チョッパー回路を用いたスイッチング電源装置の実施形態を示した回路ブロック図である。
電力変換部10は、非絶縁の降圧チョッパー回路としており、入力電源12のプラス側にMOS−FETを用いたスイッチング素子14のドレインが接続され、スイッチング素子14のソースに整流用のダイオード16のアノードと出力インダクタ15の一端が接続され、出力インダクタ15の他端に出力コンデンサ18の一端が接続され、出力コンデンサ18の他端とダイオード16のカソードと入力電源12のマイナス側が接続されている。
PWM制御回路28は、電力変換部10のスイッチング素子14にスイッチング制御信号VGSを出力することで、スイッチング素子14のスイッチング周波数およびデューティを制御する。
フィードバック制御回路26は、PWM制御回路28のコンパレータ38へフィードバック信号VFBを出力することで、スイッチング素子14のオンデューティを制御し、スイッチング電源装置の出力電圧Voを所定の値に制御する。
図2は図1のフィードバック制御回路に設けられた三角波重畳基準電圧源の実施形態を示した回路ブロック図である。図2に示すように、三角波重畳基準電圧源36は、所定の周波数と所定の時比率をもつ方形波を出力する方形波発振器46と、抵抗50とコンデンサ52を持つ基準電圧平滑回路48で構成される。
図3は図1及び図2に示したスイッチング電源装置の実施形態で出力電流がほぼゼロとなった時の各部の動作波形を示したタイムチャートであり、図3(A)は誤差アンプ34に入力する出力電圧比例信号Vsensと三角波重畳基準電圧Vref2を示し、図3(B)はコンパレータ38に入力する三角波信号Vtriとフィードバック信号VFBを示し、図3(C)はスイッチング制御信号VGSを示し、図3(D)は出力インダクタ15の電流ILを示している。
スイッチング電源装置の出力電流Ioがほぼゼロになると、スイッチング制御部22はスイッチング素子14のオンデューティが極力狭くなるように制御することになるため、フィードバック制御回路26は、図3(B)に示すように、従来例と同様に、フィードバック信号VFBは三角波信号Vtriの下限まで低下する。
図5に示した従来例においては、スイッチング電源装置の出力電流がほぼゼロのときには、フィードバック信号VFBが三角波信号Vtriの下限のぎりぎりの位置で制御されていたため、外来ノイズ等の影響でスイッチング素子114が不安定にオンする場合があったが、本実施形態ではフィードバック信号VFBが周期的に振動しているため、外来ノイズ等の影響を受けてもスイッチング素子114が不安定にオンすることがない。
本実施形態は、スイッチング電源装置の出力電流Ioがほぼゼロの場合におけるフィードバック制御の不安定状態の改善に効果があることを上記で説明したが、スイッチング素子14のオンパルス幅の制御の不安定状態の改善にも効果がある。
図3では、本実施形態のスイッチング電源装置が最も理想的に動作する場合として、スイッチング周波数を作る三角波信号Vtriと三角波重畳基準電圧Vref2が同期した周波数で動作している場合を示している。
図4は三角波重畳基準電圧に重畳している三角波成分の周波数を出力電流の検出値に応じて変更させるスイッチング電源装置の他の実施形態を示した回路ブロック図である。
図1及び図2の実施形態のスイッチング電源装置では、出力電流Ioの大小にかかわらず、スイッチング電源装置の出力リップルにわずかではあるが、三角波重畳基準電圧源36の三角波の周波数成分が表れていたが、本実施形態の請求項3では、出力電流Ioが大きい場合においては、三角波重畳基準電圧源36のスイッチング電源装置では、三角波の周波数成分が出力リップルに表れることが無くなる。これにより、高効率、小型、低コストで、さらに、低リップルのスイッチング電源装置を作ることができる。
本発明は、その目的と利点を損なうことのない適宜の変形を含み、更に上記の実施形態に示した数値による限定は受けない。
12:入力電源
14:スイッチング素子
15:出力インダクタ
16:ダイオード
18:出力コンデンサ
20:負荷
22:スイッチング制御部
24:出力電圧検出回路
26:フィードバック制御回路
28:PWM制御回路
30,32,50:抵抗
34:誤差アンプ
36:三角波重畳基準電圧源
38:コンパレータ
40:三角波発振器
42:三角波発振源
44:直流電圧源
46:方形波発振器
48:基準電圧平滑回路
52:コンデンサ
60:電流検出回路
Claims (3)
- スイッチング素子のオン、オフによって入力電圧を断続電圧に変換し、当該断続電圧を平滑回路により直流電圧に変換して出力電圧を生成する電力変換部と、
所定の直流電圧に三角波状の電圧が重畳した三角波重畳基準電圧を生成し、当該三角波重畳基準電圧と前記電力変換部の出力電圧に比例した出力電圧比例信号との誤差に応じて変化するフィードバック信号を出力することにより、前記三角波重畳基準電圧の平均電圧に比例した出力電圧を前記電力変換部で生成して出力させるフィードバック制御回路と、
所定周波数の三角波信号と前記フィードバック制御回路から出力される前記フィードバック信号とを比較し、前記フィードバック信号の変化に応じて前記電力変換部のスイッチング素子のスイッチング周波数およびデューティを制御するスイッチング制御信号を出力するPWM制御回路と、
前記電力変換部の出力電流に比例した電流を検出して周波数変更信号を前記フィードバック制御回路に出力して、前記三角波重畳基準電圧に重畳している三角波状電圧の周波数を変更させる電流検出回路と、
を備え、
前記電流検出回路は、前記出力電流が所定値より小さい場合は、前記三角波状電圧の周波数を前記スイッチング素子のスイッチング周波数よりも低い周波数に変更する周波数変更信号を出力し、前記出力電流が前記所定値以上の場合は、前記三角波状電圧の周波数を前記スイッチング素子のスイッチング周波数と同じか又はそれより高い所定の周波数に変更する周波数変更信号を出力することを特徴としたスイッチング電源装置。
- 請求項1記載のスイッチング電源装置に於いて、
前記フィードバック制御回路は、
所定の直流電圧に所定の周波数と振幅を持つ三角波状の電圧が重畳された三角波重畳基準電圧を発生させる三角波重畳基準電圧源と、
前記電力変換部の出力電圧に比例した前記出力電圧比例信号と前記三角波重畳基準電圧源から出力される前記三角波重畳基準電圧が入力され、当該両信号を比較することにより前記フィードバック信号を出力する誤差アンプと、
を備え、
前記PWM制御回路は、
前記三角波信号を発生する三角波発振器と、
前記三角波発振器から出力される前記三角波信号と前記フィードバック制御回路が出力される前記フィードバック信号が入力され、当該両信号を比較することにより前記スイッチング制御信号を出力するコンパレータと、
を備えたことを特徴とするスイッチング電源装置。
- 請求項2記載のスイッチング電源装置に於いて、前記三角波重畳基準電圧源は、
所定の周波数と所定の時比率をもつ方形波を出力する方形波発振器と、
前記方形波発振器が出力する方形波を平滑することで、直流電圧に所定の周波数と所定の振幅を持つ三角波状の電圧が重畳した三角波重畳基準電圧を発生させる基準電圧平滑回路と、
を備えたことを特徴とするスイッチング電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016097506A JP6558832B2 (ja) | 2016-05-14 | 2016-05-14 | スイッチング電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016097506A JP6558832B2 (ja) | 2016-05-14 | 2016-05-14 | スイッチング電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017204996A JP2017204996A (ja) | 2017-11-16 |
JP6558832B2 true JP6558832B2 (ja) | 2019-08-14 |
Family
ID=60322572
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016097506A Active JP6558832B2 (ja) | 2016-05-14 | 2016-05-14 | スイッチング電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6558832B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117040277B (zh) * | 2023-09-25 | 2024-09-03 | 深圳市力生美半导体股份有限公司 | 多路开关电源系统、控制方法、设备及存储介质 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5594324A (en) * | 1995-03-31 | 1997-01-14 | Space Systems/Loral, Inc. | Stabilized power converter having quantized duty cycle |
JP4292996B2 (ja) * | 2004-01-07 | 2009-07-08 | 富士電機デバイステクノロジー株式会社 | 昇降圧型dc−dcコンバータの制御装置 |
JP5055083B2 (ja) * | 2007-10-19 | 2012-10-24 | 日立コンピュータ機器株式会社 | デジタル制御電源装置 |
JP6030836B2 (ja) * | 2012-02-13 | 2016-11-24 | エスアイアイ・セミコンダクタ株式会社 | スイッチングレギュレータ |
-
2016
- 2016-05-14 JP JP2016097506A patent/JP6558832B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017204996A (ja) | 2017-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI501524B (zh) | A system and method for reducing electromagnetic interference using switching frequency jitter | |
JP4592638B2 (ja) | スイッチング電源回路 | |
TWI503642B (zh) | 包含增強斜坡脈衝調變的電源控制電路 | |
JP4899547B2 (ja) | スイッチング電源 | |
JP2017017767A (ja) | 高効率力率改善回路およびスイッチング電源装置 | |
CN109643957B (zh) | 开关电源装置以及半导体装置 | |
US8213200B2 (en) | Switching power supply apparatus | |
JP2009189170A (ja) | エネルギ変換装置およびそれに用いる半導体装置とスイッチ制御方法 | |
JP2014060895A (ja) | 電源装置 | |
US20110085356A1 (en) | Switching element driving control circuit and switching power supply device | |
JP6356545B2 (ja) | スイッチング電源装置 | |
JP2008160904A (ja) | スイッチングレギュレータ | |
JP6558832B2 (ja) | スイッチング電源装置 | |
JP2006187159A (ja) | 共振型スイッチング電源装置 | |
JP6654548B2 (ja) | スイッチング電源装置 | |
JP6395318B2 (ja) | スイッチング電源装置 | |
JP2001258245A (ja) | コンバータ | |
JP5130664B2 (ja) | スイッチング電源 | |
JP6810150B2 (ja) | スイッチング電源装置および半導体装置 | |
JP2005341712A (ja) | 電源装置 | |
JP5225333B2 (ja) | スイッチング電源回路 | |
JP2000197351A (ja) | 力率改善型電源装置 | |
JP5381027B2 (ja) | Dc−dcコンバータ | |
US20060279268A1 (en) | Method for Operational Amplifier Output Clamping for Switching Regulators | |
JP2012125025A (ja) | 電力変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180801 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190522 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190522 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190701 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190710 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190712 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6558832 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |