JP6548608B2 - プリント回路基板 - Google Patents
プリント回路基板 Download PDFInfo
- Publication number
- JP6548608B2 JP6548608B2 JP2016116170A JP2016116170A JP6548608B2 JP 6548608 B2 JP6548608 B2 JP 6548608B2 JP 2016116170 A JP2016116170 A JP 2016116170A JP 2016116170 A JP2016116170 A JP 2016116170A JP 6548608 B2 JP6548608 B2 JP 6548608B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- component
- ground layer
- printed circuit
- capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004020 conductor Substances 0.000 claims description 203
- 230000005855 radiation Effects 0.000 description 10
- 230000000052 comparative effect Effects 0.000 description 5
- 238000005259 measurement Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000012212 insulator Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
しかし、差動信号伝送では、線路構造の対称性が崩れると、高速信号が伝送できなくなり、通信回路の差動線路の平衡度が劣化することによって差動線路上にコモンモードノイズが伝搬し、差動線路からの放射ノイズが増大すると共に、差動線路の耐ノイズ性が低下してしまう。
このため、信号に高い周波数成分を含む高速差動インタフェースでは、線路構造の対称性を損なわないように基板上の線路設計を行う必要がある。
図1は、この発明の実施の形態1によるプリント回路基板を示す構成図であり、図1Aはプリント回路基板を模式的に示す平面図、図1Bは図1AのA−A線断面図である。
図において、プリント回路基板1は、配線及び部品を実装する層とグラウンド層70とを有している。配線及び部品を実装する層とグラウンド層70の層間は誘電体60があるものとする。第1の導体11と第2の導体12は、配線及び部品を実装する層に形成された差動線路を成す。第1の部品31及び第2の部品32は、差動線路をはさみ近接した位置に設けられている。第1の接続導体21は、第1の部品31と第1の導体11とを接続する第1の導体側接続導体である。第2の接続導体22は、第2の部品32と第2の導体12とを接続する第2の導体側接続導体である。
よって、第1の接続導体21及び第1の部品31とグラウンド層70との間の静電容量(これを第1の容量とする)と、第2の接続導体22及び第2の部品32とグラウンド層70との間の静電容量(これを第2の容量とする)の差分を設計目標の範囲内に調整することで、差動線路の平衡度を高くすることができる。
図4は、この発明の実施の形態2に係るプリント回路基板の一例を示す構成図である。図4Aは、プリント回路基板の模式平面図、図4Bは図4AのB−B線断面図である。
実施の形態2のプリント回路基板1aは、配線及び部品を実装する層とグラウンド層70とを有している。第1の導体11と第2の導体12は、配線及び部品を実装する層に形成された差動線路を成す。第1の接続導体21は、第1の導体11に接続される。第2の接続導体22は、第2の導体12に接続される。第1の部品31は、第1の絶縁体51をはさんで第1の接続導体21の上方の層に設置される。第2の部品32は、第2の絶縁体52をはさんで第2の接続導体22の上方の層に設置される。
よって、第1の接続導体21とグラウンド層70との間の静電容量(第1の容量)と、第2の接続導体22とグラウンド層70との間の静電容量(第2の容量)との差分を設計目標の範囲内に調整することで、差動線路の平衡度を高くすることができる。
また、第1の導体11と第1の接続導体21が接している部分の長さと、第2の導体12と第2の接続導体22が接している部分の長さの差分を平衡度設計を検討する必要がある周波数の1/10波長以下になるよう調整することで、差動線路の平衡度を高くすることができる。
Claims (2)
- 配線及び部品を実装する層とグラウンド層とを有し、
前記配線及び部品を実装する層に形成された第1の導体と第2の導体から成る差動線路と、
前記第1の導体に接続された第1の導体側接続導体と、
前記第1の導体側接続導体に接続された第1の部品と、
前記第2の導体に接続された第2の導体側接続導体と、
前記第2の導体側接続導体に接続された第2の部品とを備え、
前記第1の部品と前記第1の導体側接続導体を合わせた平面形状が、前記第2の部品と前記第2の導体側接続導体を合わせた平面形状と異なり、
前記第1の部品と前記グラウンド層との間に生じる静電容量及び前記第1の導体側接続導体と前記グラウンド層との間に生じる静電容量の合成容量と、前記第2の部品と前記グラウンド層との間に生じる静電容量及び前記第2の導体側接続導体と前記グラウンド層との間に生じる静電容量の合成容量との差分を設定値以下とし、
かつ、
前記第1の導体と前記第1の導体側接続導体が接している部分の長さと、前記第2の導体と前記第2の導体側接続導体が接している部分の長さの差分を、平衡度設計の対象となる周波数の1/10波長以下としたことを特徴とするプリント回路基板。 - 配線及び部品を実装する層とグラウンド層とを有し、
前記配線及び部品を実装する層に形成された第1の導体と第2の導体から成る差動線路と、
前記第1の導体に接続された第1の導体側接続導体と、
前記第1の導体側接続導体の上方の層に配置された第1の部品と、
前記第2の導体に接続され、平面形状が前記第1の導体側接続導体の平面形状と異なる第2の導体側接続導体と、
前記第2の導体側接続導体の上方の層に配置された第2の部品とを備え、
前記第1の導体側接続導体と前記グラウンド層との間に生じる静電容量と、前記第2の導体側接続導体と前記グラウンド層との間に生じる静電容量との差分を設定値以下とし、
かつ、
前記第1の導体と前記第1の導体側接続導体が接している部分の長さと、前記第2の導体と前記第2の導体側接続導体が接している部分の長さの差分を、平衡度設計の対象となる周波数の1/10波長以下としたことを特徴とするプリント回路基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016116170A JP6548608B2 (ja) | 2016-06-10 | 2016-06-10 | プリント回路基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016116170A JP6548608B2 (ja) | 2016-06-10 | 2016-06-10 | プリント回路基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017220635A JP2017220635A (ja) | 2017-12-14 |
JP6548608B2 true JP6548608B2 (ja) | 2019-07-24 |
Family
ID=60656545
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016116170A Active JP6548608B2 (ja) | 2016-06-10 | 2016-06-10 | プリント回路基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6548608B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115023026B (zh) * | 2021-10-27 | 2023-04-14 | 荣耀终端有限公司 | 电路板和电子设备 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4012040B2 (ja) * | 2002-10-31 | 2007-11-21 | キヤノン株式会社 | センタタップ終端回路及びセンタタップ終端回路を有するプリント配線板 |
JP2006032513A (ja) * | 2004-07-14 | 2006-02-02 | Sony Corp | 回路基板および電子機器 |
JP4150977B2 (ja) * | 2004-09-30 | 2008-09-17 | 株式会社村田製作所 | 差動伝送路の配線パターン構造 |
JP6187011B2 (ja) * | 2013-08-08 | 2017-08-30 | 三菱電機株式会社 | プリント回路基板 |
-
2016
- 2016-06-10 JP JP2016116170A patent/JP6548608B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017220635A (ja) | 2017-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5696819B2 (ja) | 伝送線路、および電子機器 | |
KR20170036339A (ko) | 벤딩 내구성이 개선된 연성회로기판 | |
WO2019189622A1 (ja) | 多層伝送線路 | |
US9699887B2 (en) | Circuit board and electronic device | |
US9590288B2 (en) | Multilayer circuit substrate | |
JP5527493B1 (ja) | フラットケーブルおよび電子機器 | |
US12245384B2 (en) | Signal transmission circuit and electronic control device | |
JP2013239511A (ja) | 多層基板、プリント回路基板、半導体パッケージ基板、半導体パッケージ、半導体チップ、半導体デバイス、情報処理装置および通信装置 | |
US7688164B2 (en) | High frequency circuit board converting a transmission mode of high frequency signals | |
JP6548608B2 (ja) | プリント回路基板 | |
US9526165B2 (en) | Multilayer circuit substrate | |
JP6187011B2 (ja) | プリント回路基板 | |
JP7004209B2 (ja) | 差動伝送ケーブルモジュール | |
JP7088311B2 (ja) | 伝送線路 | |
JP4913875B2 (ja) | コプレーナ線路 | |
JPWO2019017206A1 (ja) | 回路モジュール | |
JP6395638B2 (ja) | 無線装置 | |
JP2006245863A (ja) | フレキシブルストリップ線路 | |
US20250008647A1 (en) | Multilayer substrate | |
JP2012186724A (ja) | フィルタ回路 | |
JP2012039449A (ja) | 高周波回路 | |
JP5178729B2 (ja) | 共用器 | |
US11337301B2 (en) | Printed circuit board to suppress deterioration of an electrical balance in a differential line | |
JP4329702B2 (ja) | 高周波デバイス装置 | |
JP6448501B2 (ja) | プリント回路基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180712 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190307 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190312 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190508 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190528 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190625 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6548608 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |