[go: up one dir, main page]

JP6540650B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP6540650B2
JP6540650B2 JP2016205225A JP2016205225A JP6540650B2 JP 6540650 B2 JP6540650 B2 JP 6540650B2 JP 2016205225 A JP2016205225 A JP 2016205225A JP 2016205225 A JP2016205225 A JP 2016205225A JP 6540650 B2 JP6540650 B2 JP 6540650B2
Authority
JP
Japan
Prior art keywords
insulating film
layer
semiconductor substrate
film
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016205225A
Other languages
English (en)
Other versions
JP2018067633A (ja
Inventor
将之 青池
将之 青池
黒川　敦
敦 黒川
小林　敦
敦 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2016205225A priority Critical patent/JP6540650B2/ja
Priority to US15/784,709 priority patent/US10163749B2/en
Priority to CN201710963260.2A priority patent/CN107968035B/zh
Priority to TW106135826A priority patent/TWI673838B/zh
Publication of JP2018067633A publication Critical patent/JP2018067633A/ja
Application granted granted Critical
Publication of JP6540650B2 publication Critical patent/JP6540650B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、半導体基板上にパッシベーション膜が形成された半導体装置およびその製造方法に関する。
一般に、半導体基板と、半導体基板に形成された半導体素子と、半導体素子を保護するパッシベーション膜とを備えた半導体装置が知られている（例えば、特許文献１参照）。特許文献１には、パッシベーション膜が圧縮応力膜と引張応力膜とを交互に積層して形成されると共に、パッシベーション膜が全体として圧縮応力を発生させる構成が開示されている。
米国特許第８９４１２１８号明細書
ところで、パッシベーション膜は、デバイス表層に成膜される保護膜であり、ウェハプロセスの最終工程で形成される。そのため、パッシベーション膜を成膜するウェハ表面には、例えば半導体層、絶縁膜層、有機物層および金属層が形成されている。即ち、ウェハ表面には、パッシベーション膜を形成する前までのプロセス履歴が蓄積されている。このウェハには、各種材料の熱膨張係数差に起因した応力として、圧縮応力が残留する傾向がある。
これに対し、特許文献１に記載されたパッシベーション膜は、全体として圧縮応力を発生させるものである。このようなパッシベーション膜をウェハ表面に形成した場合、ウェハの残留圧縮応力に、パッシベーション膜の圧縮応力が追加される。この結果、これらの圧縮応力によって、ウェハに反りが生じるのに加え、パッシベーション膜にクラックが生じるという問題がある。
本発明は上述した従来技術の問題に鑑みなされたもので、本発明の目的は、ウェハの反りやパッシベーション膜のクラックを低減することができる半導体装置およびその製造方法を提供することにある。
上述した課題を解決するために、本発明による半導体装置は、半導体基板と、前記半導体基板に形成された半導体素子と、前記半導体素子を覆って前記半導体基板の表面に形成された無機材料からなる絶縁膜層と、前記絶縁膜層を覆って前記絶縁膜層の表面に形成された有機材料からなる有機物層と、前記有機物層の表面に形成された金属層と、前記絶縁膜層、前記有機物層および前記金属層を覆って前記半導体基板に形成され前記半導体素子を保護するパッシベーション膜と、を備え、前記パッシベーション膜は、引張応力が大きい第１絶縁膜と、引張応力が小さい第２絶縁膜とを交互に積み重ねて形成され、全体として引張応力を発生させ、前記有機物層は、平面視において、前記半導体基板の表面全体のうち一部の領域に形成され、かつ前記有機物層の側面部を、前記パッシベーション膜が覆っており、前記パッシベーション膜の一部は、前記半導体基板の表面に接していることを特徴としている。
また、本発明による半導体装置の製造方法は、半導体基板に半導体素子を形成する工程と、前記半導体素子を覆って前記半導体基板の表面に無機材料からなる絶縁膜層を形成する工程と、前記絶縁膜層を覆って前記絶縁膜層の表面に有機材料からなる有機物層を形成する工程と、前記有機物層の表面に金属層を形成する工程と、前記絶縁膜層、前記有機物層および前記金属層を覆って前記半導体基板上に、引張応力が大きい第１絶縁膜と、引張応力が小さい第２絶縁膜とを交互に積み重ねて形成し、全体として引張応力を発生させるパッシベーション膜を形成する工程とを有し、前記有機物層は、平面視において、前記半導体基板の表面全体のうち一部の領域に形成され、前記パッシベーション膜は、前記有機物層の側面部を覆い、その一部が前記半導体基板の表面に接していることを特徴としている。
本発明によれば、パッシベーション膜は、引張応力が大きい第１絶縁膜と、引張応力が小さい第２絶縁膜とを交互に積み重ねて形成され、全体として引張応力を発生させる。このため、半導体基板にプロセス履歴に伴う圧縮応力が発生するときでも、引張応力を発生させるパッシベーション膜によって、半導体基板の圧縮応力を緩和することができる。この結果、半導体基板からなるウェハの反りやパッシベーション膜のクラックを低減することができる。
また、パッシベーション膜は、絶縁膜層、有機物層および金属層を覆って半導体基板に形成される。このため、半導体基板、絶縁膜層、有機物層および金属層が、互いの熱膨張係数差に起因して圧縮応力を発生させるときでも、引張応力を発生させるパッシベーション膜によって、これらの圧縮応力を緩和することができる。
本発明による半導体装置の製造方法は、半導体基板上に、引張応力が大きい第１絶縁膜と、引張応力が小さい第２絶縁膜とを交互に積み重ねて形成し、全体として引張応力を発生させるパッシベーション膜を形成する工程を有する。このため、半導体基板にプロセス履歴に伴う圧縮応力が発生するときでも、引張応力を発生させるパッシベーション膜によって、半導体基板の圧縮応力を緩和することができる。この結果、半導体基板からなるウェハの反りやパッシベーション膜のクラックを低減することができる。
また、パッシベーション膜は、絶縁膜層、有機物層および金属層を覆って半導体基板に形成される。このため、半導体基板、絶縁膜層、有機物層および金属層が、互いの熱膨張係数差に起因して圧縮応力を発生させるときでも、引張応力を発生させるパッシベーション膜によって、これらの圧縮応力を緩和することができる。
第１の実施の形態による半導体装置を示す断面図である。 第１の実施の形態による半導体装置を示す要部拡大断面図である。 半導体層形成工程を示す断面図である。 金属層形成工程を示す断面図である。 第２の実施の形態による半導体装置を示す要部拡大断面図である。 第３の実施の形態による半導体装置を示す断面図である。 第３の実施の形態による半導体装置を示す要部拡大断面図である。 第１金属層形成工程を示す断面図である。 絶縁膜層形成工程を示す断面図である。 第１ビア形成工程を示す断面図である。 有機物層形成工程を示す断面図である。 第２ビア形成工程を示す断面図である。 第２金属層形成工程を示す断面図である。
本発明は、以下に説明する複数の発明を包含する発明群に属する発明であり、以下に、その発明群の実施の形態として、第１ないし第３の実施の形態について説明するが、そのうち、第３の実施の形態が、本出願人が特許請求の範囲に記載した発明に対応するものである。
以下、本発明の実施の形態による半導体装置について、添付図面を参照しつつ詳細に説明する。本発明の半導体装置は、例えばＭＨｚ帯またはＧＨｚ帯のような高周波信号を増幅する電力増幅器に適用されるものである。
図１に、第１の実施の形態による半導体装置１を示す。半導体装置１は、半導体基板２、金属層４およびパッシベーション膜１１を備えている。
半導体基板２は、例えばガリウム砒素（ＧａＡｓ）のような半導体材料を用いて平板状に形成されている。なお、半導体基板２は、例えばリン化インジウム（ＩｎＰ）、窒化ガリウム（ＧａＮ）等のような他のIII−Ｖ族の化合物半導体によって形成されてもよい。半導体基板２は、例えばセレン化亜鉛（ＺｎＳｅ）のようなII−VI族の化合物半導体を用いて形成されてもよく、例えば炭化ケイ素（ＳｉＣ）、シリコンゲルマニウム（ＳｉＧe）のようなIV族の化合物半導体を用いて形成されてもよい。また、半導体基板２は、化合物半導体に限らず、例えばシリコン（Ｓｉ）、ゲルマニウム（Ｇe）のようなIV族単元素の半導体によって形成されてもよい。
半導体基板２の表面２Ａには、例えばガリウム砒素（ＧａＡｓ）、アルミニウムガリウム砒素（ＡｌＧａＡｓ）等による半導体層２Ｂが形成されている。半導体層２Ｂは、不純物がドープされたものでもよく、不純物を除いたものでもよい。また、半導体層２Ｂは、１層でもよく、複数層（例えば２層）でもよい。
半導体素子３は、半導体基板２の表面２Ａ側に配置されている。半導体素子３は、例えば半導体層２Ｂを含めて形成されている。半導体素子３は、ダイオード、電界効果トランジスタ等のような能動素子でもよく、抵抗、コンデンサ等のような受動素子でもよい。半導体素子３は、一般的に半導体基板２に複数個設けられている（１個のみ図示）。これら複数個の半導体素子３は、金属層４によって相互に電気的に接続されている。
金属層４は、半導体基板２の表面２Ａ上に形成されている。金属層４は、例えば金（Ａｕ）等のような導電性金属材料を用いて形成されている。金属層４は、例えば半導体素子３の電極を形成する、複数個の半導体素子３間を電気的に接続する、半導体素子３と外部との間を電気的に接続する等のような各種の機能を有する。これにより、半導体基板２には、半導体素子３を含む各種の回路５（例えば増幅回路等）が形成されている。このため、半導体基板２は、回路５を形成する回路基板となっている。
パッシベーション膜１１は、金属層４を覆って半導体基板２の表面２Ａ上に設けられている。このため、パッシベーション膜１１は、金属層４に加えて、半導体層２Ｂを覆っている。パッシベーション膜１１は、引張応力が大きい第１絶縁膜１２と、引張応力が小さい第２絶縁膜１３とを交互に積み重ねて形成され、全体として引張応力を発生させる。
第１絶縁膜１２および第２絶縁膜１３は、例えばシリコン窒化膜を用いて形成されている。第１絶縁膜１２および第２絶縁膜１３は、例えばプラズマ気相成長（プラズマＣＶＤ）のような成膜手段を用いて形成されている。第１絶縁膜１２および第２絶縁膜１３は、それぞれの成膜条件（成長条件）が異なっている。一例としては、第１絶縁膜１２と第２絶縁膜１３とは、成膜時にプラズマＣＶＤ装置の放電電極に供給する高周波電力（ＲＦパワー）が異なる。具体的には、第２絶縁膜１３は、第１絶縁膜１２に比べて、大きな高周波電力を用いて成膜されている。これにより、第２絶縁膜１３は、第１絶縁膜１２に比べて、密度の高いシリコン窒化膜が形成されている。この結果、第２絶縁膜１３は、第１絶縁膜１２に比べて、耐湿性の高い膜になっている。
これに加えて、第２絶縁膜１３は、第１絶縁膜１２に比べて、密度の高いシリコン窒化膜が形成されるから、第２絶縁膜１３は、圧縮応力を発生する傾向になっている。このため、第２絶縁膜１３の引張応力は、第１絶縁膜１２の引張応力よりも小さくなっている。
このとき、第２絶縁膜１３が圧縮応力を発生させるように、成膜条件等を適宜設定されている。このため、第２絶縁膜１３は、圧縮応力を発生させる圧縮応力膜となっている。一方、第１絶縁膜１２が引張応力を発生させるように、成膜条件等を適宜設定されている。このため、第１絶縁膜１２は、引張応力を発生させる引張応力膜となっている。
パッシベーション膜１１は、第１絶縁膜１２と第２絶縁膜１３とを交互に積み重ねて形成されている。このとき、パッシベーション膜１１は、単一の第１絶縁膜１２と、単一の第２絶縁膜１３とを積み重ねた合計２層の絶縁膜によって構成してもよく、３層以上の絶縁膜によって構成してもよい。即ち、第１絶縁膜１２の数と、第２絶縁膜１３の数とは、同じでもよく、異なっていてもよい。図１は、パッシベーション膜１１が、２層の第１絶縁膜１２と、２層の第２絶縁膜１３とを備えた場合を例示している。
パッシベーション膜１１は、引張応力を発生させる第１絶縁膜１２と、圧縮応力を発生させる第２絶縁膜１３とを交互に積み重ねて形成されている。このとき、パッシベーション膜１１が全体として引張応力を発生させるように、第１絶縁膜１２および第２絶縁膜１３は形成されている。このため、第１絶縁膜１２の引張応力の大きさと、第２絶縁膜１３の圧縮応力の大きさとを考慮して、例えば第１絶縁膜１２の膜厚が、第２絶縁膜１３の膜厚よりも大きくなっている。
なお、パッシベーション膜１１が全体として引張応力を発生させる方法は、第１絶縁膜１２の膜厚と第２絶縁膜１３の膜厚とを調整する方法に限らない。第１絶縁膜１２の引張応力の大きさと、第２絶縁膜１３の圧縮応力の大きさとを、例えば成膜条件に基づいて適宜調整してもよい。また、第１絶縁膜１２の層数を、第２絶縁膜１３の層数よりも多くしてもよい。
また、第１絶縁膜１２および第２絶縁膜１３は、互いに同じ材料を用いて形成する必要はなく、互いに異なる材料を用いて形成してもよい。耐湿性、安定性を考慮すると、第１絶縁膜１２および第２絶縁膜１３は、シリコン窒化膜（例えばＳｉ3Ｎ4，ＳｉＮ等）、シリコン酸化膜（例えばＳｉＯ2，ＳｉＯ等）、シリコン酸窒化膜（例えばＳｉＯＮ等）のいずれかを用いて形成するのが好ましい。
次に、図１ないし図４を参照しつつ、半導体装置１の製造方法について説明する。なお、一般的な製造方法では、ウェハ単位で複数個の半導体装置１が一度に形成される。このため、パッシベーション膜１１を形成した後の最終工程（分離工程）で、ウェハから個々の半導体チップを切り離す。これにより、図１および図２に示す半導体装置１が形成される。ここでは、ウェハからの分離工程は、割愛して説明する。
まず、例えばガリウム砒素等の化合物半導体からなる加工前の半導体基板２１を用意する。次に、図３に示す半導体層形成工程では、例えばプラズマＣＶＤのような成膜手段を用いて、半導体基板２１の表面２１Ａに、半導体層２１Ｂを形成する。これにより、半導体基板２が形成される。
続く、図４に示す金属層形成工程では、例えば真空蒸着、スパッタ、めっき等の成膜手段を用いて、半導体基板２の表面２Ａ上に導電性金属材料からなる金属膜を形成する。その後、エッチング等によって、金属膜から不要な部分を除去する。これにより、半導体基板２の表面２Ａ上に、電極、接続配線等として機能する金属層４が形成される。これに伴って、半導体基板２には、半導体素子３および回路５が形成される。
続く、パッシベーション膜形成工程では、例えばプラズマＣＶＤのような成膜手段を用いて、半導体基板２の表面２Ａに、第１絶縁膜１２と第２絶縁膜１３とからなるパッシベーション膜１１を形成する。このとき、引張応力を発生させる第１絶縁膜１２と、圧縮応力を発生させる第２絶縁膜１３とを交互に積み重ねて形成する。
具体的に説明すると、最初に半導体基板２との接合面に、引張応力を発生させる１層目（最下層）の第１絶縁膜１２を形成する。次に、１層目の第１絶縁膜１２を覆って、２層目の第２絶縁膜１３を形成する。次に、２層目の第２絶縁膜１３を覆って、３層目の第１絶縁膜１２を形成する。最後に、３層目の第１絶縁膜１２を覆って、４層目（最上層）の第２絶縁膜１３を形成する。
ここで、第１絶縁膜１２の形成時と、第２絶縁膜１３の形成時では、例えば高周波電力のような成膜条件を変更する。これにより、第１絶縁膜１２は、第２絶縁膜１３よりも、引張応力が大きくなっている。これに加え、第１絶縁膜１２と第２絶縁膜１３の内部応力の大きさ、膜厚等を適宜調整することによって、パッシベーション膜１１は、全体として引張応力を発生させる。
ここで、半導体基板２の表面２Ａ上には、金属層４が形成されている。この金属層４を形成するときには、一般的に加熱、冷却等の温度変化を伴う。一方、金属層４等と半導体基板２とは、互いの熱膨張係数が異なる。このため、半導体基板２の表面２Ａ側には、熱膨脹係数の相違に基づいて内部応力が発生している。また、半導体基板２の半導体層２Ｂにも、内部応力が生じる傾向がある。このように、半導体基板２には、製造プロセスの履歴に伴って圧縮応力が発生する傾向がある。これに加え、金属層４は、断面四角形状に形成されている。このとき、金属層４の角隅部分に応力が集中して、パッシベーション膜１１のうち金属層４と接触する箇所には、変形や歪みが生じ易い傾向がある。
これに対し、パッシベーション膜１１は全体として引張応力を発生させる。このため、半導体基板２にプロセス履歴に伴う圧縮応力が発生するときでも、引張応力を発生させるパッシベーション膜１１によって、半導体基板２の圧縮応力を緩和することができる。この結果、半導体基板２からなるウェハの反りやパッシベーション膜１１のクラックを低減することができる。
なお、半導体基板２の圧縮応力を緩和するためには、半導体基板２とパッシベーション膜１１との接合部分（最下層）には、引張応力が大きい第１絶縁膜１２を配置するのが好ましい。但し、引張応力が大きい第１絶縁膜１２は、引張応力が小さい第２絶縁膜１３に比べて、密度が低くなる傾向があり、耐湿性が低下し易い。この点を考慮すると、半導体基板２とパッシベーション膜１１との接合部分（最下層）には、引張応力が小さく、圧縮応力を発生させる第２絶縁膜１３を配置するのが好ましい。以上の利害得失を考慮した上で、半導体基板２とパッシベーション膜１１との接合部分に、第１絶縁膜１２と第２絶縁膜１３とのうちいずれの絶縁膜を配置するかは、半導体基板２の要求仕様、歩留まり等に応じて、適宜選択される。
かくして、第１の実施の形態によれば、パッシベーション膜１１は、引張応力が大きい第１絶縁膜１２と、引張応力が小さい第２絶縁膜１３とを交互に積み重ねて形成され、全体として引張応力を発生させる。このため、半導体基板２にプロセス履歴に伴う圧縮応力が発生するときでも、引張応力を発生させるパッシベーション膜１１によって、半導体基板２の圧縮応力を緩和することができる。この結果、半導体基板２からなるウェハの反りやパッシベーション膜１１のクラックを低減することができる。
また、第２絶縁膜１３は、圧縮応力を発生させる。このため、第２絶縁膜１３の引張応力は、第１絶縁膜１２の引張応力に比べて、小さくなる。このとき、パッシベーション膜１１は、第１絶縁膜１２および第２絶縁膜１３のストレス傾向、膜厚等を適宜調整することによって、全体として引張応力を発生させることができる。また、第２絶縁膜１３は、圧縮応力を発生させるから、第１絶縁膜１２に比べて、高密度の絶縁膜を用いることができる。このため、第２絶縁膜１３の耐湿性を高めることができる。
さらに、第１絶縁膜１２と第２絶縁膜１３は、シリコン窒化膜、シリコン酸化膜、シリコン酸窒化膜のいずれかを用いて形成される。このとき、パッシベーション膜１１は、第１絶縁膜１２と第２絶縁膜１３を積み重ねて形成されるから、絶縁性および耐湿性を備えることができる。
また、金属層４は、蒸着またはめっきによって形成されているから、金属層４の成膜に伴って金属層４に圧縮応力が発生する傾向がある。また、断面四角形状の金属層４には、その角隅部分に応力が集中する傾向がある。これに対し、金属層４を覆ってパッシベーション膜１１を形成したから、引張応力を発生させるパッシベーション膜１１によって、金属層４の圧縮応力を緩和することができる。これに加えて、パッシベーション膜１１の変形を抑制して、パッシベーション膜１１のクラックを低減することができる。
次に、図５に、本発明の第２の実施の形態による半導体装置３１を示す。半導体装置３１の特徴は、２種類の引張応力膜を交互に積み重ねることによってパッシベーション膜３２を形成したことにある。なお、半導体装置３１の説明に際し、第１の実施の形態による半導体装置１と同一の構成については同一の符号を付し、その説明は省略する。
半導体装置３１は、半導体基板２、金属層４およびパッシベーション膜３２を備えている。第２の実施の形態による半導体装置３１は、第１の実施の形態による半導体装置１とほぼ同じ製造プロセスを用いて形成されている。
パッシベーション膜３２は、金属層４を覆って半導体基板２の表面２Ａ上に設けられている。パッシベーション膜３２は、第１絶縁膜３３と第２絶縁膜３４とを交互に積み重ねて形成されている。第１絶縁膜３３および第２絶縁膜３４は、例えばシリコン窒化膜を用いて形成されている。
但し、第１絶縁膜３３および第２絶縁膜３４がいずれも引張応力を発生させるように、成膜条件等を適宜設定されている。このため、第１絶縁膜３３および第２絶縁膜３４は、いずれも引張応力を発生させる引張応力膜となっている。
また、第１絶縁膜３３および第２絶縁膜３４は、それぞれの成膜条件（成長条件）が異なっている。具体的には、第２絶縁膜３４は、第１絶縁膜３３に比べて、大きな高周波電力を用いて成膜されている。このため、パッシベーション膜３２は、引張応力が大きい第１絶縁膜３３と、引張応力が小さい第２絶縁膜３４とを交互に積み重ねて形成され、全体として引張応力を発生させる。
パッシベーション膜３２は、単一の第１絶縁膜３３と、単一の第２絶縁膜３４とを積み重ねた合計２層の絶縁膜によって構成してもよく、３層以上の絶縁膜によって構成してもよい。即ち、第１絶縁膜３３の数と、第２絶縁膜３４の数とは、同じでもよく、異なっていてもよい。図５は、パッシベーション膜３２が、２層の第１絶縁膜３３と、２層の第２絶縁膜３４とを備えた場合を例示している。
また、第１絶縁膜３３および第２絶縁膜３４は、互いに同じ材料を用いて形成する必要はなく、互いに異なる材料を用いて形成してもよい。耐湿性、安定性を考慮すると、第１絶縁膜３３および第２絶縁膜３４は、シリコン窒化膜、シリコン酸化膜、シリコン酸窒化膜のいずれかを用いて形成するのが好ましい。
なお、半導体基板２の圧縮応力を緩和するためには、半導体基板２とパッシベーション膜３２との接合部分（最下層）には、引張応力が大きい第１絶縁膜３３を配置するのが好ましい。但し、引張応力が大きい第１絶縁膜３３は、引張応力が小さい第２絶縁膜３４に比べて、密度が低くなる傾向があり、耐湿性が低下し易い。この点を考慮すると、半導体基板２とパッシベーション膜３２との接合部分（最下層）には、引張応力が小さい第２絶縁膜３４を配置するのが好ましい。
かくして、第２の実施の形態でも、第１の実施の形態とほぼ同様な作用効果を有する。また、第２の実施の形態によれば、パッシベーション膜３２は、２種類の引張応力膜として、第１絶縁膜３３と第２絶縁膜３４とを交互に積み重ねて形成された。このため、パッシベーション膜３２は、全体として引張応力を発生させる。従って、半導体基板２にプロセス履歴に伴う圧縮応力が発生するときでも、引張応力を発生させるパッシベーション膜３２によって、半導体基板２の圧縮応力を緩和することができる。
次に、図６および図７に、本発明の第３の実施の形態による半導体装置４１を示す。半導体装置４１の特徴は、半導体基板２の表面２Ａには第１金属層４２、絶縁膜層４３、有機物層４４、第２金属層４５が形成されると共に、これらを覆ってパッシベーション膜４６が形成されたことにある。なお、半導体装置４１の説明に際し、第１の実施の形態による半導体装置１と同一の構成については同一の符号を付し、その説明は省略する。
半導体装置４１は、半導体基板２、第１金属層４２、絶縁膜層４３、有機物層４４、第２金属層４５およびパッシベーション膜４６を備えている。半導体基板２の表面２Ａには、半導体層２Ｂが形成されている。
第１金属層４２は、半導体基板２に近接した金属層を構成し、半導体基板２の表面２Ａ上に形成されている。第１金属層４２は、例えば導電性金属材料を用いて形成されている。第１金属層４２は、例えば半導体素子３の電極を形成する、複数個の半導体素子３間を電気的に接続する等のような各種の機能を有する。これにより、半導体基板２には、半導体素子３を含む各種の回路５が形成されている。
絶縁膜層４３は、半導体素子３を覆って、半導体基板２の表面２Ａ上に形成されている。絶縁膜層４３は、例えばシリコン窒化膜等のような絶縁性を有する無機材料を用いて形成されている。絶縁膜層４３には、例えば第１金属層４２と対応した位置に貫通孔からなるビア４３Ａが形成されている。絶縁膜層４３は、層間絶縁層を構成し、半導体基板２の表面２Ａと第２金属層４５との間を電気的に絶縁している。
有機物層４４は、絶縁膜層４３を覆って、半導体基板２に形成されている。有機物層４４は、絶縁膜層４３と一緒に層間絶縁層を構成している。有機物層４４は、例えばポリイミド（ＰＩ）、ベンゾシクロブテン（ＢＣＢ）、ポリベンゾオキソゾール（ＰＢＯ）等のような絶縁性を有する有機材料を用いて形成されている。このとき、有機物層４４は、絶縁膜層４３に比べて、膜厚が大きくなる傾向がある。有機物層４４は、例えば半導体装置４１の表面側全体を平坦化させると共に、第１金属層４２と第２金属層４５との間の層間のキャパシタンスを低減させるものである。有機物層４４には、第１金属層４２と対応した位置に貫通孔からなるビア４４Ａが形成されている。このとき、ビア４４Ａは、ビア４３Ａと対応した位置に配置されている。このため、ビア４４Ａ内には、第１金属層４２の表面が露出している。なお、ビア４３Ａ，４４Ａは、同じ大きさ（開口面積）である必要はなく、互いに異なる大きさでもよい。このため、有機物層４４のビア４４Ａは、例えば絶縁膜層４３のビア４３Ａよりも大きくてもよい。
第２金属層４５は、半導体基板２に非接触となった他の金属層を構成し、有機物層４４の表面上に位置して、半導体基板２に形成されている。第２金属層４５は、例えば導電性金属材料を用いて形成されている。第２金属層４５は、第１金属層４２を介して、半導体素子３と外部との間を電気的に接続する等のような各種の機能を有する。このため、第２金属層４５は、ビア４３Ａ，４４Ａを通じて第１金属層４２に電気的に接続されている。
パッシベーション膜４６は、第２金属層４５を覆って半導体基板２に設けられている。このため、パッシベーション膜４６は、第２金属層４５に加えて、有機物層４４、半導体層２Ｂ等を覆っている。パッシベーション膜４６は、第１の実施の形態によるパッシベーション膜１１とほぼ同様に構成されている。このため、パッシベーション膜４６は、引張応力が大きい第１絶縁膜４７と、引張応力が小さい第２絶縁膜４８とを交互に積み重ねて形成され、全体として引張応力を発生させる。このとき、第１絶縁膜４７は、第１の実施の形態による第１絶縁膜１２とほぼ同様に構成される。このため、第１絶縁膜４７は、引張応力膜となっている。第２絶縁膜４８は、第１の実施の形態による第２絶縁膜１３とほぼ同様に構成される。このため、第２絶縁膜４８は、圧縮応力膜となっている。
次に、図６ないし図１３を参照しつつ、半導体装置４１の製造方法について説明する。なお、一般的な製造方法では、パッシベーション膜４６を形成した後の最終工程（分離工程）で、ウェハから個々の半導体チップを切り離す。これにより、図６および図７に示す半導体装置４１が形成される。ここでは、ウェハからの分離工程は、割愛して説明する。
まず、例えばガリウム砒素等の化合物半導体からなる加工前の半導体基板を用意する。次に、例えばプラズマＣＶＤのような成膜手段を用いて、半導体基板の表面に、半導体層を形成する。これにより、半導体基板２が形成される。ここまでの工程は、図３に示す第１の実施の形態の半導体膜形成工程とほぼ同様である。
続く、図８に示す第１金属層形成工程では、例えば真空蒸着、スパッタ、めっき等の成膜手段を用いて、半導体基板２の表面２Ａ上に導電性金属材料からなる金属膜を形成する。その後、エッチング等によって、金属膜から不要な部分を除去する。これにより、半導体基板２の表面２Ａ上に、電極、接続配線等として機能する第１金属層４２が形成される。これに伴って、半導体基板２には、半導体素子３および回路５が形成される。
続く、図９に示す絶縁膜層形成工程では、例えばプラズマＣＶＤのような成膜手段を用いて、半導体基板２の表面２Ａ上に、例えばシリコン窒化膜等のような絶縁性無機材料からなる絶縁膜５１を形成する。このとき、絶縁膜５１は、半導体基板２の表面２Ａを全体に亘って覆った状態で形成される。
続く、図１０に示す第１ビア形成工程では、例えばフォトレジスト等によって必要部分をマスクした状態で、エッチング処理を行い、絶縁膜５１に貫通孔からなるビア５１Ａを形成する。これにより、半導体基板２には、ビア４３Ａを有する絶縁膜層４３が形成される。
続く、図１１に示す有機物層形成工程では、各種の樹脂材料を絶縁膜層４３の表面にスピンコートにより塗布して、例えばポリイミド等からなる有機物層５２を成膜する。
その後、図１２に示す第２ビア形成工程では、例えばフォトレジスト等を用いた微細加工技術を用いて、有機物層５２に穴あけ加工等を行う。これにより、有機物層５２には、絶縁膜層４３のビア４３Ａと対応した位置に、ビア５２Ａが形成される。この結果、半導体基板２には、絶縁膜層４３を覆って、有機物層４４が形成される。なお、有機物層４４は、感光性樹脂材料を用いて形成してもよい。この場合、感光性樹脂材料に紫外線等を照射することによって、有機物層４４のビア４４Ａを形成することができる。
続く、図１３に示す第２金属層形成工程では、例えば真空蒸着、スパッタ、めっき等の成膜手段を用いて、有機物層４４の表面上に導電性金属材料からなる金属膜を形成する。その後、エッチング等によって、金属膜から不要な部分を除去する。これにより、有機物層４４の表面上に、外部接続用の配線等として機能する第２金属層４５が形成される。
続く、パッシベーション膜形成工程では、例えばプラズマＣＶＤのような成膜手段を用いて、半導体基板２の表面２Ａに、第１絶縁膜４７と第２絶縁膜４８とからなるパッシベーション膜４６を形成する。このパッシベーション膜４６は、有機物層４４、第２金属層４５等を覆って、半導体基板２の表面２Ａに形成される。このとき、引張応力を発生させる第１絶縁膜４７と、圧縮応力を発生させる第２絶縁膜４８とを交互に積み重ねて形成する。なお、パッシベーション膜形成工程の詳細は、第１の実施の形態によるパッシベーション膜形成工程とほぼ同様である。以上の一連の工程により、図６および図７に示す半導体装置４１が形成される。
かくして、第３の実施の形態でも、第１の実施の形態とほぼ同様な作用効果を有する。また、第３の実施の形態では、パッシベーション膜４６は、半導体層２Ｂ、第１金属層４２、絶縁膜層４３、有機物層４４および第２金属層４５を覆って半導体基板２に形成される。このため、半導体層２Ｂ、絶縁膜層４３、有機物層４４および金属層４２，４５が、互いの熱膨張係数差に起因して圧縮応力を発生させるときでも、引張応力を発生させるパッシベーション膜４６によって、これらの圧縮応力を緩和することができる。
また、金属層４２，４５は、蒸着またはめっきによって形成されているから、金属層４２，４５の成膜に伴って金属層４２，４５に圧縮応力が発生する傾向がある。これに対し、金属層４２，４５を覆ってパッシベーション膜４６を形成したから、引張応力を発生させるパッシベーション膜４６によって、金属層４２，４５の圧縮応力を緩和することができる。
なお、第３の実施の形態のパッシベーション膜４６は、第１の実施の形態によるパッシベーション膜１１を適用するものとした。本発明はこれに限らず、第３の実施の形態のパッシベーション膜に、第２の実施の形態によるパッシベーション膜３２を適用してもよい。
また、前記各実施の形態では、半導体装置１，３１，４１は電力増幅器に適用した場合を例に挙げて説明した。本発明はこれに限らず、半導体装置は、太陽電池のような受光素子に適用してもよく、レーザダイオード（ＬＤ）、発光ダイオード（ＬＥＤ）のような発光素子に適用してもよく、受光素子と発光素子の両方を備えた光センサに適用してもよい。
１，３１，４１ 半導体装置
２ 半導体基板
２Ａ 表面
２Ｂ 半導体層
３ 半導体素子
４ 金属層
１１，３２，４６ パッシベーション膜
１２，３３，４７ 第１絶縁膜
１３，３４，４８ 第２絶縁膜
４２ 第１金属層（金属層）
４３ 絶縁膜層
４４ 有機物層
４５ 第２金属層（金属層）

Claims (4)

  1. 半導体基板と、
    前記半導体基板に形成された半導体素子と、
    前記半導体素子を覆って前記半導体基板の表面に形成された無機材料からなる絶縁膜層と、
    前記絶縁膜層を覆って前記絶縁膜層の表面に形成された有機材料からなる有機物層と、
    前記有機物層の表面に形成された金属層と、
    前記絶縁膜層、前記有機物層および前記金属層を覆って前記半導体基板に形成され前記半導体素子を保護するパッシベーション膜と、を備え、
    前記パッシベーション膜は、引張応力が大きい第１絶縁膜と、引張応力が小さい第２絶縁膜とを交互に積み重ねて形成され、全体として引張応力を発生させ、
    前記有機物層は、平面視において、前記半導体基板の表面全体のうち一部の領域に形成され、かつ前記有機物層の側面部を、前記パッシベーション膜が覆っており、
    前記パッシベーション膜の一部は、前記半導体基板の表面に接していることを特徴とする半導体装置。
  2. 前記第２絶縁膜は、圧縮応力を発生させてなる請求項１に記載の半導体装置。
  3. 半導体基板に半導体素子を形成する工程と、
    前記半導体素子を覆って前記半導体基板の表面に無機材料からなる絶縁膜層を形成する工程と、
    前記絶縁膜層を覆って前記絶縁膜層の表面に有機材料からなる有機物層を形成する工程と、
    前記有機物層の表面に金属層を形成する工程と、
    前記絶縁膜層、前記有機物層および前記金属層を覆って前記半導体基板上に、引張応力が大きい第１絶縁膜と、引張応力が小さい第２絶縁膜とを交互に積み重ねて形成し、全体として引張応力を発生させるパッシベーション膜を形成する工程とを有し、
    前記有機物層は、平面視において、前記半導体基板の表面全体のうち一部の領域に形成され、
    前記パッシベーション膜は、前記有機物層の側面部を覆い、その一部が前記半導体基板の表面に接していることを特徴とする半導体装置の製造方法。
  4. 前記金属層は、蒸着またはめっきによって形成してなる請求項３に記載の半導体装置の製造方法。
JP2016205225A 2016-10-19 2016-10-19 半導体装置およびその製造方法 Active JP6540650B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016205225A JP6540650B2 (ja) 2016-10-19 2016-10-19 半導体装置およびその製造方法
US15/784,709 US10163749B2 (en) 2016-10-19 2017-10-16 Semiconductor device and method of manufacturing the same
CN201710963260.2A CN107968035B (zh) 2016-10-19 2017-10-16 半导体装置及其制造方法
TW106135826A TWI673838B (zh) 2016-10-19 2017-10-19 半導體裝置及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016205225A JP6540650B2 (ja) 2016-10-19 2016-10-19 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2018067633A JP2018067633A (ja) 2018-04-26
JP6540650B2 true JP6540650B2 (ja) 2019-07-10

Family

ID=61904066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016205225A Active JP6540650B2 (ja) 2016-10-19 2016-10-19 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US10163749B2 (ja)
JP (1) JP6540650B2 (ja)
CN (1) CN107968035B (ja)
TW (1) TWI673838B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11145564B2 (en) * 2018-06-29 2021-10-12 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-layer passivation structure and method
JP7076490B2 (ja) 2020-03-24 2022-05-27 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP7268630B2 (ja) * 2020-03-30 2023-05-08 三菱電機株式会社 半導体圧力センサ及びその製造方法
US20210366792A1 (en) * 2020-05-22 2021-11-25 Tokyo Electron Limited Backside deposition tuning of stress to control wafer bow in semiconductor processing
US20240030331A1 (en) * 2021-08-06 2024-01-25 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62293726A (ja) * 1986-06-13 1987-12-21 Nec Corp 半導体装置
JPS63244628A (ja) * 1987-03-30 1988-10-12 Mitsubishi Electric Corp 表面保護膜
JPH01241134A (ja) * 1988-03-23 1989-09-26 Seiko Epson Corp 半導体装置
JP3033376B2 (ja) * 1993-01-22 2000-04-17 株式会社デンソー 半導体装置の製造方法
US5756404A (en) * 1995-12-07 1998-05-26 Micron Technologies, Inc. Two-step nitride deposition
TW396454B (en) * 1997-06-24 2000-07-01 Matsushita Electrics Corporati Semiconductor device and method for fabricating the same
JP4460669B2 (ja) * 1999-03-19 2010-05-12 株式会社東芝 半導体装置
US6939814B2 (en) * 2003-10-30 2005-09-06 International Business Machines Corporation Increasing carrier mobility in NFET and PFET transistors on a common wafer
US7381619B2 (en) * 2004-04-27 2008-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Dual work-function metal gates
US7585704B2 (en) * 2005-04-01 2009-09-08 International Business Machines Corporation Method of producing highly strained PECVD silicon nitride thin films at low temperature
US20080173908A1 (en) * 2007-01-19 2008-07-24 Freescale Semiconductor, Inc. Multilayer silicon nitride deposition for a semiconductor device
CN101286478A (zh) * 2007-04-11 2008-10-15 联华电子股份有限公司 互补式金属氧化物半导体晶体管及其制造方法
JP2008300678A (ja) * 2007-05-31 2008-12-11 Oki Electric Ind Co Ltd 半導体素子の製造方法、及び半導体素子
KR20110009762A (ko) * 2009-07-23 2011-01-31 삼성전자주식회사 트랜지스터 및 그 제조 방법
KR20120023968A (ko) * 2010-09-03 2012-03-14 삼성전자주식회사 트랜지스터 형성 방법, 상보형 트랜지스터 형성 방법 및 이를 이용한 반도체 소자 제조 방법
US8941218B1 (en) * 2013-08-13 2015-01-27 Avago Technologies General Ip (Singapore) Pte. Ltd. Passivation for group III-V semiconductor devices having a plated metal layer over an interlayer dielectric layer

Also Published As

Publication number Publication date
CN107968035A (zh) 2018-04-27
JP2018067633A (ja) 2018-04-26
CN107968035B (zh) 2022-02-25
TWI673838B (zh) 2019-10-01
US20180108588A1 (en) 2018-04-19
TW201830603A (zh) 2018-08-16
US10163749B2 (en) 2018-12-25

Similar Documents

Publication Publication Date Title
JP6540650B2 (ja) 半導体装置およびその製造方法
US8741683B2 (en) Chip package and fabrication method thereof
US8581386B2 (en) Chip package
JP6062429B2 (ja) 半導体デバイスを支持基板に接合する方法
US8901701B2 (en) Chip package and fabrication method thereof
US8716109B2 (en) Chip package and fabrication method thereof
JP6540651B2 (ja) 半導体装置およびその製造方法
US8952501B2 (en) Chip package and method for forming the same
US9711403B2 (en) Method for forming chip package
US20150162245A1 (en) Chip package and method for forming the same
US8643070B2 (en) Chip package and method for forming the same
US8878367B2 (en) Substrate structure with through vias
CN102544101B (zh) 晶片封装体及其制作方法
US8237285B2 (en) Semiconductor device, through hole having expansion portion and thin insulating film
US11011548B2 (en) Electronic device and method of manufacturing the same
US20120104445A1 (en) Chip package and method for forming the same
JP6690509B2 (ja) 半導体装置
JP2018078192A (ja) 半導体装置
US20160336284A1 (en) Moisture barrier for semiconductor structures with stress relief
TW202341283A (zh) 半導體裝置及其製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180413

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20181203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190527

R150 Certificate of patent or registration of utility model

Ref document number: 6540650

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150