JP6519498B2 - スイッチング電源装置 - Google Patents

Description

本発明は、スイッチング電源装置に関する。

スイッチング素子をオンオフ制御することでコイルに通電して所定レベルの出力電圧を生成するようにしたスイッチング電源装置がある。この場合、スイッチング素子に流れる電流を抵抗等で検出してスイッチング素子の制御を行う構成では、スイッチング素子に流れる過電流検出もこの検出電流で判定する。しかし、スイッチング素子を所定タイミングでオンさせる構成のものでは、過電流の検出状態が継続すると、スイッチング素子に負担がかかる。このような状況が発生してもスイッチング素子の保護を行えるようにするために、過電流検出状態が継続するとスイッチング素子をオフ状態に保持するラッチオフ機能を設けたものがある。

ラッチオフ機能を用いる構成では、ラッチオフ後に負荷の過電流が継続してもスイッチング素子の保護を行うことができるので有効な構成であるが、ラッチオフ後に負荷も動作を停止するなどして負荷電流が急激になくなると、出力側の電圧がオーバーシュートを起こすことがあり、過電圧が発生することがあった。

これは、スイッチングによってコイルに蓄積されたエネルギーが出力段に設けられたコンデンサに供給されたときに、負荷の電流消費がなくなることで出力電圧が上昇することに起因している。ところで、近年の負荷として用いられるマイコン等のＩＣにおいては、微細化技術の向上に伴って絶対最大定格が低くなっており、許容されるオーバーシュート量は厳しくなっている。このため、ラッチオフ後に出力電圧のオーバーシュートが発生する構成では、負荷に悪影響を与える場合が生ずるという不具合があった。

特開２０１５−１０４３０５号公報

本発明は、上記事情を考慮してなされたもので、その目的は、ラッチオフ機能が働く構成で負荷側の電流が低下した場合でも負荷に対して過電圧を与えないようにすることができるスイッチング電源装置を提供することにある。

請求項１に記載のスイッチング電源装置は、スイッチング素子をオンオフ制御してコイルへの通断電を行って所定レベルの出力電圧を出力端子に供給するスイッチング電源装置であって、所定タイミングで前記スイッチング素子をオンさせて前記出力電圧が所定レベルとなるように駆動制御するとともに、前記コイルに流れる電流を検出して過電流レベルを検出したときに前記スイッチング素子をオフさせて過電流保護動作を行う制御回路と、前記スイッチング素子がオンしたときに過電流レベルが検出された回数をカウントし、カウント値が所定回数を超えると前記制御回路にラッチオフ信号を出力して前記スイッチング素子を停止状態に保持させるラッチオフ回路と、前記ラッチオフ回路が前記ラッチオフ信号を出力した後に、前記出力端子の電圧もしくは電流の過渡変動を検出する過渡変動検出回路と、前記過渡変動検出回路により前記過渡変動が検出されると前記出力端子をシャントさせるシャント回路とを備えている。

上記構成を採用することにより、制御回路は、所定タイミングでスイッチング素子をオンさせて出力電圧が所定レベルとなるように駆動制御しており、コイルに流れる電流が過電流レベルになるとスイッチング素子をオフさせて過電流保護動作を行う。そして、ラッチオフ回路は、過電流レベルが検出された回数をカウントし、カウント値が所定回数を超えると、制御回路にラッチオフ信号を出力してスイッチング素子を停止状態に保持させる。このラッチオフ後に、過渡変動検出回路により出力端子の電圧もしくは電流の過渡変動が検出されると、シャント回路により出力端子をシャントさせる。これにより、出力端子が過電圧まで上昇するのを抑制することができる。

第１実施形態を示す電気的構成図 各部の信号の状態を示すタイムチャート 第２実施形態を示す電気的構成図 第３実施形態を示す電気的構成図 各部の信号の状態を示すタイムチャート 第４実施形態を示す電気的構成図 第５実施形態を示す電気的構成図 第６実施形態を示す電気的構成図 第７実施形態を示す電気的構成図

（第１実施形態）
以下、本発明の第１実施形態について、非同期方式のスイッチング電源装置に適用した場合の例を図１および図２を参照して説明する。

スイッチング電源装置１の全体構成を示す図１において、スイッチング素子であるＭＯＳＦＥＴ２は、直流電圧Ｖｉｎを供給する直流電源ＶＤから電流検出抵抗３を介して給電される。ＭＯＳＦＥＴ２の出力はコイル４を介してコンデンサ５に接続されている。コイル４にはＭＯＳＦＥＴ２のオフ時に電流を流すためのダイオード６が接続されている。コンデンサ５には、ＭＯＳＦＥＴ２のオンオフ制御によりコイル４を通じて充電され、所定の出力電圧Ｖｏｕｔとなるように制御されている。コイル４とコンデンサ５との間に電流検出抵抗７が接続されている。

制御部８は、上記構成のＭＯＳＦＥＴ２のスイッチング制御を行うための構成である。制御回路９は、コンデンサ５の端子電圧である出力電圧Ｖｏｕｔを入力してこれが所定レベルになるようにＭＯＳＦＥＴ２のオンオフ制御を行うように構成されている。

過電流検出回路１０は、電流検出抵抗３に流れる入力電流Ｉｉｎを検出して過電流レベルＩＬａに達しているときには過電流検出信号Ｓａを制御回路９およびラッチオフ回路１１に出力する。ラッチオフ回路１１は、過電流検出信号Ｓａが所定回数入力すると制御回路９にラッチオフ信号Ｓｂを出力する。制御回路９は、過電流検出信号Ｓａが入力されると、ＭＯＳＦＥＴ２のオン動作制御をしている場合には直ちにゲート駆動信号Ｖｇを停止してオフさせる。また、制御回路９は、ラッチオフ信号Ｓｂが入力されると、ＭＯＳＦＥＴ２をラッチオフすなわちオンオフ制御の動作を停止し、この状態を保持する。したがって、次の周期になってもＭＯＳＦＥＴ２はオフ状態のままとされる。

電流検出回路１２は、過渡変動検出回路として機能するもので、出力端子ＯＵＴからの出力電流が急激に低下するのを検出して過渡変動信号Ｓｃを出力する。具体的には、差動アンプ１３の両入力端子が電流検出抵抗７の両端子に接続され、出力端子ＯＵＴから流れる負荷電流ＩＬのレベルを検出している。コンパレータ１４は、差動アンプ１３の出力信号と参照電源１５の参照電圧Ｖ１とを比較し、負荷電流ＩＬが参照電圧Ｖ１で設定される電流値ＩＬｂよりも低下するとハイレベルの過渡変動信号Ｓｃを出力する。

アンド回路１６は、ハイレベルのラッチオフ信号Ｓｂが与えられている状態で、過渡変動信号Ｓｃが入力されるとシャント信号Ｓｄを出力する。シャント回路１７は、出力端子ＯＵＴとグランドとの間を短絡あるいは低インピーダンス状態に制御するＭＯＳＦＥＴを備えている。シャント回路１７は、シャント信号ＳｄがＭＯＳＦＥＴのゲートに与えられると出力端子ＯＵＴを短絡させる。

次に、上記構成の作用について図２も参照して説明する。
スイッチング電源装置１は、通常の制御状態では、制御部８の制御回路９により、ＭＯＳＦＥＴ２のゲートにゲート駆動信号Ｖｇが与えられ、出力電圧Ｖｏｕｔをモニタしながらコンデンサ５に所定電圧Ｖｏｕｔとなるように制御される。例えば図２（ａ）、（ｅ）に時刻ｔ０、ｔ１などの状態で示すように、出力電圧Ｖｏｕｔが所定レベルに保持され、出力端子ＯＵＴから外部の負荷で消費される負荷電流ＩＬが所定範囲にある状態である。

また、負荷電流ＩＬが上昇していくと、図２（ｄ）に示しているように、制御回路９は、これを補うようにＭＯＳＦＥＴ２のオン時間を長くして電流を多く供給するようにゲート信号Ｖｇを印加して制御する。これにより、出力電圧Ｖｏｕｔが低下することなく維持した状態に制御している。

負荷電流ＩＬが徐々に増加して時刻ｔ３付近で過電流レベルＩＬａに達すると、ＭＯＳＦＥＴ２がオンしたときに、入力電流Ｉｉｎも大きくなる。これにより、電流検出抵抗３の端子間電圧が大きくなり、図２（ｂ）に示すように、過電流検出回路１０により過電流が検出され、過電流検出信号Ｓａが出力される。制御回路９は、過電流検出回路１０から過電流検出信号Ｓａが入力されると、図２（ｄ）に示しているように、ＭＯＳＦＥＴ２のオン動作時間がまだ残っている場合でも、その時点でＭＯＳＦＥＴ２をオフ状態に切り替える。これによって、制御回路９は、過電流によりＭＯＳＦＥＴ２が故障するのを保護する。

制御回路９は、所定周期でＭＯＳＦＥＴ２をオン動作させ、その時点で上記のように過電流検出回路１０から過電流検出信号Ｓａが入力されるとＭＯＳＦＥＴ２をオフさせる動作を例えば時刻ｔ３からｔ７まで繰り返し実施する。一方、ラッチオフ回路１１は、過電流検出回路１０から入力される過電流検出信号Ｓａの検出回数をカウントしている。そしてラッチオフ回路１１は、時刻ｔ７で過電流検出信号Ｓａの検出回数が所定回数例えば５回に達すると、図２（ｃ）に示すように、出力を復帰させないラッチオフ機能を動作させるためのラッチオフ信号Ｓｂを制御回路９に出力する。

制御回路９は、ラッチオフ回路１１からラッチオフ信号Ｓｂが入力されると、図２（ｄ）に示すように、ラッチオフ動作としてＭＯＳＦＥＴ２の制御動作を停止し、オフ状態に保持する。これにより、過電流が流れる状態が継続するのを抑制することができる。

このようにしてラッチオフされた後に、時刻ｔ８に近づくにつれて図２（ｅ）に示すように、負荷電流の消費に伴い出力電圧Ｖｏｕｔが徐々に低下すると、出力端子ＯＵＴに接続されている負荷が動作電圧を確保できなくなって動作を停止させることがある。この場合には、負荷電流ＩＬが急激に低下するため、ＭＯＳＦＥＴ２により通電したコイル４のエネルギーが消費されず、図２（ｅ）に時刻ｔ８ａ以降に点線で示すように、コンデンサ５の端子電圧が急激に上昇することがある。

この実施形態においては、ラッチオフ後の負荷電流ＩＬの低下を電流検出抵抗７の端子間電圧により検出している。電流検出回路１２は、図２（ａ）に示すように、時刻ｔ８以降に負荷電流ＩＬが参照電圧Ｖ１で規定される電流レベルＩＬｂよりも低下すると、コンパレータ１４からハイレベルの検出信号Ｓｃを出力する。

アンド回路１６は、ラッチオフ回路１１からハイレベルのラッチオフ信号Ｓｂが与えられた状態で電流検出回路１２からハイレベルの過渡変動信号Ｓｃが与えられると、図２（ｆ）に示すように、時刻８ａで、ハイレベルのシャント信号Ｓｄを出力する。これにより、シャント回路１７を構成しているＭＯＳＦＥＴがオンして出力端子ＯＵＴの電位をグランドに短絡させる。この結果、図２（ｅ）に示すように、時刻ｔ８ａ以降に出力端子ＯＵＴの電位は低下し、負荷電流ＩＬの低下に伴って出力電圧Ｖｏｕｔが上昇するのを抑制することができる。

上述の場合、コイル４に通電した時に発生するエネルギーは、コイル４のインダクタンスＬと電流Ｉから求められる。また、このコイル４によるエネルギーがコンデンサ５に蓄えられると、端子電圧Ｖのオーバーシュート量はコンデンサ５のエネルギーの式から求めることができる。コイル４とコンデンサ５のエネルギーの式は次式（１）のようになる。この関係式（１）から、Ｖについて解くと式（２）のようにオーバーシュート量が得られる。

Ｌ×Ｉ^２／２＝Ｃ×Ｖ^２／２ …（１）
Ｖ＝√（Ｌ/Ｃ）×Ｉ …（２）
上記の結果から、例えばＬ＝２ｕＨ、Ｃ＝１００ｕＦ、Ｉ＝４Ａである場合を想定すると、オーバーシュート量Ｖの値は、Ｖ＝０．５６Ｖと算出することができる。この実施形態においては、このようなオーバーシュート電圧の発生を抑制することができる。

なお、負荷に対して上記のようなオーバーシュート電圧Ｖが発生することは、近年許容されない状況になってきている。すなわち、スイッチング電源装置の負荷として接続されるＥＣＵなどにおいては、制御処理能力の向上が要求されており、負荷電流は増大する傾向である。一方、ＥＣＵは、小型化の要求も強いため、容量値が小さくなる傾向がある。この結果、負荷としてのＥＣＵにとっては、電流および容量のいずれもオーバーシュート量が増加する要因となっている。加えて、電源供給先であるマイコン等のＩＣは微細化の流れを受け、絶対最大定格が低くなってきており、許容されるオーバーシュート量は厳しくなってきている。

この実施形態では、過渡変動検出回路として電流検出回路１２を設けることで、上記したような状況に対応して、ラッチオフ後に負荷が動作停止することに起因したオーバーシュートの発生を抑制することができ、負荷として接続される小型化されたＥＣＵなどにおいても保護を確実に行うことができる。

（第２実施形態）
図３は第２実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態では、スイッチング電源装置１ａとして、入力電流Ｉｉｎを検出する電流検出抵抗３を無くした構成としている。制御部８ａは、電流検出回路１２の差動アンプ１３から負荷電流ＩＬの検出信号を過電流検出回路１０に入力する構成である。

つまり、入力電流Ｉｉｎの検出により過電流を検出していたのに対して、この実施形態では電流検出抵抗７の端子電圧を検出する電流検出回路１２の検出出力を利用して過電流を検出する構成としている。この場合、電流検出抵抗７は、コイル４とコンデンサ５との共通接続点に介在させている。
したがって、このような第２実施形態によっても第１実施形態と同様の作用効果を得ることができる。

（第３実施形態）
図４および図５は第３実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態では、電流検出回路１２に代えて過渡変動検出回路としての電圧検出回路２３を設けている。電圧検出回路２３は、出力端子ＯＵＴの電圧Ｖｏｕｔを入力して過渡変動が発生することを検出する。

出力端子ＯＵＴの電圧Ｖｏｕｔは、制御回路９においても検出しているが、電圧検出回路２３は、過渡変動の有無を検出するように設けられている。電圧検出回路２３は、コンパレータ２４および参照電圧Ｖａを出力する参照電源２５から構成される。参照電圧Ｖａは、出力電圧Ｖｏｕｔが上昇して過電圧レベルに達したかどうかを判定する電圧である。

次に、上記構成の作用について、図５も参照して説明する。
第１実施形態と同様に、過電流検出回路１０が、時刻ｔ７で５回目の過電流検出信号Ｓａを検出すると、図５（ｃ）に示すように、ラッチオフ回路１１からハイレベルのラッチオフ信号Ｓｂが出力される。制御回路９は、図５（ｄ）に示すように、これに応じてＭＯＳＦＥＴ２の動作を停止してラッチオフする。この状態では、ＭＯＳＦＥＴ２をオンする周期が経過した時刻ｔ８になってもＭＯＳＦＥＴ２はオフ状態に保持される。しかし、ラッチオフ後に、時刻ｔ８以降において、前述したように出力端子ＯＵＴに接続される負荷が動作を停止すると、図５（ｅ）に示すように、コイル４のエネルギーがコンデンサに放出されて出力端子ＯＵＴの電圧Ｖｏｕｔが上昇していく。

このとき、出力端子ＯＵＴの電圧Ｖｏｕｔが上昇すると、電圧検出回路２３は、時刻ｔ８ｂで出力電圧Ｖｏｕｔが過電圧レベルを検出するための参照電圧Ｖａを超えると、コンパレータ２４がハイレベルの過渡変動信号Ｓｃを出力する。

アンド回路１６は、ラッチオフ回路１１からハイレベルのラッチオフ信号Ｓｂが与えられた状態で電圧検出回路２３からハイレベルの過渡変動信号Ｓｃが与えられると、図５（ｆ）に示すように、ハイレベルのシャント信号Ｓｄを出力する。これにより、シャント回路１７を構成しているＭＯＳＦＥＴがオンして出力端子ＯＵＴの電位をグランドに短絡させる。これにより、出力端子ＯＵＴの電位が上昇するのを抑制することができる。
したがって、このような第３実施形態によっても、第１実施形態と同様の効果を得ることができる。

（第４実施形態）
図６は第実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態では、スイッチング電源装置３１は、制御部３２において、第１実施形態の構成にタイマ回路３３を設けている。第１実施形態では、ラッチオフ後に負荷電流ＩＬの過渡変動が生じたときにシャント回路１７を動作させている。この実施形態では、出力端子ＯＵＴの電圧Ｖｏｕｔが正常レベルに戻った場合には、ラッチオフを解除することで再起動することができるようにしたものである。

タイマ回路３３は、第１解除回路として機能するもので、タイマ３４およびアンド回路３５を備えている。アンド回路３５は、一方の入力端子にアンド回路１６の出力端子が接続され、反転信号が入力される他方の入力端子にタイマ回路３４の出力端子が接続される。タイマ３４は、アンド回路１６の出力端子に接続され、ハイレベルのシャント信号Ｓｄが入力されると、所定のタイマ時間が経過した時点で出力をローレベルからハイレベルに反転させる。

次に、上記構成の作用について説明する。第１実施形態と同様に、過電流検出回路１０が、５回目の過電流検出信号Ｓａを検出すると、ラッチオフ回路１１からラッチオフ信号Ｓｂが出力される。制御回路９は、これに応じてＭＯＳＦＥＴ２を停止すなわちラッチオフする。そして、ラッチオフ後に、出力端子ＯＵＴに接続される負荷が動作を停止して負荷電流ＩＬが所定以上低下すると、電流検出回路２３によりこれが検知されてハイレベルの過渡変動信号Ｓｃが出力される。前述同様に、アンド回路１６は、ラッチオフ回路１１からハイレベルのラッチオフ信号Ｓｂが与えられた状態で電圧検出回路２３からハイレベルの過渡変動信号Ｓｃが与えられることで、ハイレベルのシャント信号Ｓｄを出力する。

このとき、タイマ回路３３においては、シャント信号Ｓｄがタイマ３４およびアンド回路３５に入力される。タイマ３４は、ローレベルの信号を出力する状態から所定のタイマ時間が経過するとハイレベルの信号を出力する。この結果、タイマ回路３３は、アンド回路１６からシャント信号Ｓｄが入力された時点からタイマ時間が経過するまでの間ハイレベルの信号をシャント回路１７に与えるようになる。シャント回路１７は、タイマ時間が経過するまでＭＯＳＦＥＴがオン状態となって出力端子ＯＵＴの電圧上昇を抑制し、タイマ時間経過後は、ＭＯＳＦＥＴがオフ状態となる。

このような第４実施形態によれば、タイマ回路３３により、シャント回路１７の動作をタイマ時間後に解除することができるので、出力端子ＯＵＴの電圧Ｖｏｕｔが正常レベルに戻った場合には、制御回路９は、ラッチオフを解除することで再起動することができるようになる。

（第５実施形態）
図７は第実施形態を示すもので、以下、第４実施形態と異なる部分について説明する。この実施形態では、スイッチング電源装置４１は、制御部４２において、第４実施形態で設けたタイマ回路３３の構成を第３実施形態の図４の構成に適用している。タイマ回路３３は、アンド回路１６とシャント回路１７との間に設けられている。

次に、上記構成の作用について説明する。第３実施形態と同様に、制御回路９によるＭＯＳＦＥＴ２のラッチオフ後に、電圧検出回路２３が出力端子ＯＵＴの出力電圧Ｖｏｕｔが過電圧レベルを検出すると、ハイレベルの過渡変動信号Ｓｃを出力する。

アンド回路１６は、ラッチオフ回路１１からハイレベルのラッチオフ信号Ｓｂが与えられた状態で電圧検出回路２３からハイレベルの過渡変動信号Ｓｃが与えられることで、ハイレベルのシャント信号Ｓｄを出力する。

このとき、タイマ回路３３においては、シャント信号Ｓｄがタイマ３４およびアンド回路３５に入力される。この結果、タイマ回路３３は、アンド回路１６からシャント信号Ｓｄが入力された時点からタイマ時間が経過するまでの間ハイレベルの信号をシャント回路１７に与える。シャント回路１７は、タイマ時間が経過するまでＭＯＳＦＥＴがオン状態となって出力端子ＯＵＴの電圧上昇を抑制し、タイマ時間経過後は、ＭＯＳＦＥＴがオフ状態となる。
したがって、このような第５実施形態によっても、第４実施形態と同様の効果を得ることができる。

（第６実施形態）
図８は第実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態では、スイッチング電源装置５１は、制御部５２において、第１実施形態の構成に電圧検出回路５３を設けている。第１実施形態では、ラッチオフ後に負荷電流ＩＬの過渡変動が生じたときにシャント回路１７を動作させている。この実施形態では、出力端子ＯＵＴの電圧Ｖｏｕｔが正常レベルに戻った場合には、ラッチオフを解除することで再起動することができるようにしたものである。

電圧検出回路５３は、第２解除回路として機能するもので、コンパレータ５４、参照電圧Ｖｂを出力する参照電源５５およびアンド回路５６を備えている。コンパレータ５４は、非反転入力端子が出力端子ＯＵＴに接続され、反転入力端子が参照電源５５に接続されている。コンパレータ５４は出力端子ＯＵＴの電圧Ｖｏｕｔが参照電圧Ｖｂ以下になるとローレベルの検出信号Ｓｆを出力する。アンド回路５６は、アンド回路１６の出力端子およびコンパレータ５４の出力端子が接続され、シャント回路１７のＭＯＳＦＥＴのゲートに出力端子が接続される。

次に、上記構成の作用について説明する。第１実施形態と同様に、制御回路９によりラッチオフ動作が行われ、ラッチオフ後に、出力端子ＯＵＴに接続される負荷が動作を停止して負荷電流ＩＬが所定以上低下すると、電流検出回路２３によりこれが検知されてハイレベルの過渡変動信号Ｓｃが出力される。前述同様に、アンド回路１６は、ラッチオフ回路１１からハイレベルのラッチオフ信号Ｓｂが与えられた状態で電圧検出回路２３からハイレベルの過渡変動信号Ｓｃが与えられることで、ハイレベルのシャント信号Ｓｄを出力する。

このとき、電圧検出回路５３においては、出力端子ＯＵＴの電圧Ｖｏｕｔが所定レベルにある場合には基準電圧Ｖｂよりも大きいことから、コンパレータ５４の出力はハイレベルとなっている。この結果、アンド回路５６はアンド回路１６からシャント信号Ｓｄが入力されると、シャント回路１７にハイレベルの信号を出力して出力端子ＯＵＴをグランドに短絡させる。

これにより、出力端子ＯＵＴの電圧Ｖｏｕｔが上昇して過電圧になるのを抑制することができる。そして、電圧検出回路５３は、出力端子ＯＵＴの電圧Ｖｏｕｔが参照電圧Ｖｂ以下になると、コンパレータ５４からローレベルの検出信号Ｓｆが出力され、これによってシャント回路１７の動作を停止させるようになる。

このような第６実施形態によれば、電圧検出回路５３により、出力端子ＯＵＴの電圧が所定レベルＶｂまで下がるとシャント回路１７の動作を解除することができるので、制御回路９は、ラッチオフを解除することで再起動することができるようになる。

（第７実施形態）
図９は第実施形態を示すもので、以下、第６実施形態と異なる部分について説明する。この実施形態では、この実施形態では、スイッチング電源装置６１は、制御部６２において、第５実施形態で設けた電圧検出回路５３の構成を第３実施形態の図４の構成に適用している。電圧検出回路５３は、アンド回路１６とシャント回路１７との間に設けられている。

上記構成においても、制御回路９によりラッチオフ動作が行われ、ラッチオフ後に、電圧検出回路２３が出力端子ＯＵＴの出力電圧Ｖｏｕｔが過電圧レベルを検出すると、ハイレベルの過渡変動信号Ｓｃを出力する。アンド回路５６はアンド回路１６からシャント信号Ｓｄが入力されると、シャント回路１７にハイレベルの信号を出力して出力端子ＯＵＴをグランドに短絡させる。

これにより、出力端子ＯＵＴの電圧Ｖｏｕｔが上昇して過電圧になるのを抑制することができる。電圧検出回路５３は、出力端子ＯＵＴの電圧Ｖｏｕｔが参照電圧Ｖｂ以下になると、コンパレータ５４からローレベルの検出信号Ｓｆが出力され、これによってシャント回路１７の動作を停止させるようになる。
したがって、このような第７実施形態によっても、第６実施形態と同様の効果を得ることができる。

（他の実施形態）
なお、本発明は、上述した実施形態のみに限定されるものではなく、その要旨を逸脱しない範囲で種々の実施形態に適用可能であり、例えば、以下のように変形または拡張することができる。

上述した各実施形態では、スイッチング素子とダイオードを組み合わせた非同期方式のスイッチング電源装置に適用した場合を示しているが、これに限らず同期方式のスイッチング電源装置にも適用することができる。例えば、図１の構成において、ダイオード６に代えてＭＯＳＦＥＴなどのスイッチング素子を用いた構成とし、制御回路により２つのＭＯＳＦＥＴを駆動制御する構成を採用することができる。

スイッチング素子は、ＭＯＳＦＥＴ２以外に、ＩＧＢＴ（Insulated Gate Bipolar Transistor）あるいはバイポーラトランジスタなどを用いることができる。
第４実施形態、第６実施形態の構成においても、第２実施形態の構成を適用することができる。

シャント回路１７は、ＭＯＳＦＥＴをオンさせてシャントさせる構成に限らず、ＭＯＳＦＥＴをアナログ的に動作させることでグランド側に流す電流を制御することもできる。また、ＭＯＳＦＥＴ以外に、シャント抵抗とスイッチとを直列に接続した回路により構成することもできる。

第１解除回路は、タイマ回路３３以外に、ハイレベルの信号に切り替わるトリガ信号が入力すると一定時間だけハイレベルの信号を出力するワンショットトリガ回路などを設けることもできる。

図面中、１、１ａ、２１、３１、４１、５１、６１はスイッチング電源装置、２はＭＯＳＦＥＴ（スイッチング素子）、３、７は電流検出抵抗、４はコイル、５はコンデンサ、８、８ａ、２２、３２、４２、５２、６２は制御部、９は制御回路、１０は過電流検出回路、１１はラッチオフ回路、１２は電流検出回路（過渡変動検出回路）、１７はシャント回路、２３は電圧検出回路（過渡変動検出回路）、３３はタイマ回路（第１解除回路）、５３は電圧検出回路（第２解除回路）である。

Claims (5)

1. スイッチング素子（２）をオンオフ制御してコイルへ（４）の通断電を行って所定レベルの出力電圧を出力端子に供給するスイッチング電源装置であって、
   所定タイミングで前記スイッチング素子をオンさせて前記出力電圧が所定レベルとなるように駆動制御するとともに、前記コイルに流れる電流を検出して過電流レベルを検出したときに前記スイッチング素子をオフさせて過電流保護動作を行う制御回路（９、１０）と、
   前記スイッチング素子がオンしたときに過電流レベルが検出された回数をカウントし、カウント値が所定回数を超えると前記制御回路にラッチオフ信号を出力して前記スイッチング素子を停止状態に保持させるラッチオフ回路（１１）と、
   前記ラッチオフ回路が前記ラッチオフ信号を出力した後に、前記出力端子の電圧もしくは電流の過渡変動を検出する過渡変動検出回路（１２、２３）と、
   前記過渡変動検出回路により前記過渡変動が検出されると前記出力端子をシャントさせるシャント回路（１７）と
   を備えたスイッチング電源装置。
2. 請求項１に記載のスイッチング電源装置において、
   前記過渡変動検出回路（１２）は、前記出力端子の電流の過渡変動検出として、前記コイルに流れる電流の過渡変動を検出するように構成されたスイッチング電源装置。
3. 請求項１に記載のスイッチング電源装置において、
   前記過渡変動検出回路（２３）は、前記出力端子の過電圧を検出するように構成されたスイッチング電源装置。
4. 請求項１から３の何れか一項に記載のスイッチング電源装置において、
   前記シャント回路が前記過渡変動の検出で動作した後、所定時間後に動作を解除する第１解除回路（３３）を設けたスイッチング電源装置。
5. 請求項１から３の何れか一項に記載のスイッチング電源装置において、
   前記シャント回路が前記過渡変動の検出で動作した後、出力電圧が所定レベル以下に低下したときに動作を解除する第２解除回路（５３）を設けたスイッチング電源装置。

Images