JP6513165B2 - Method of manufacturing group III nitride semiconductor single crystal - Google Patents
Method of manufacturing group III nitride semiconductor single crystal Download PDFInfo
- Publication number
- JP6513165B2 JP6513165B2 JP2017215775A JP2017215775A JP6513165B2 JP 6513165 B2 JP6513165 B2 JP 6513165B2 JP 2017215775 A JP2017215775 A JP 2017215775A JP 2017215775 A JP2017215775 A JP 2017215775A JP 6513165 B2 JP6513165 B2 JP 6513165B2
- Authority
- JP
- Japan
- Prior art keywords
- group iii
- nitride semiconductor
- iii nitride
- single crystal
- semiconductor single
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
本発明は、III族窒化物半導体単結晶の製造方法に関する。 The present invention relates to a method for producing a group III nitride semiconductor single crystal.
従来のGaN基板に代表されるIII族窒化物半導体単結晶基板の製造方法の1つとして、HVPE(Hydride Vapor Phase Epitaxy)法等により種結晶基板上に厚くエピタキシャル成長した半導体結晶から半導体基板を切り出す方法が知られており、一部実用化が始まっている。 A method of cutting a semiconductor substrate out of a semiconductor crystal epitaxially grown thick on a seed crystal substrate by HVPE (Hydride Vapor Phase Epitaxy) or the like as one of the manufacturing methods of a group III nitride semiconductor single crystal substrate represented by the conventional GaN substrate. Is known, and some commercialization has begun.
しかし、この方法によれば、種結晶基板上に成長した結晶をスライスするために切り始めると、結晶内部にクラックが発生し、結晶が割れてしまうという問題が頻発する。このようなクラックの発生は、結晶中の転位や極性反転領域等の欠陥の密度が低く、結晶特性が均一であるほど起こりやすく、更に、結晶の直径が大きいほど起こりやすいため、良質な大型(例えば、直径50mm以上)の結晶を無傷でスライスすることが困難である。 However, according to this method, when the crystal grown on the seed crystal substrate starts to be sliced in order to slice it, a crack is generated inside the crystal and the problem that the crystal is broken often occurs. The occurrence of such a crack is more likely to occur as the density of dislocations in the crystal and defects such as polarity inversion regions is lower and the crystal characteristics are more uniform, and more easily as the diameter of the crystal is larger. For example, it is difficult to intactly slice crystals having a diameter of 50 mm or more.
このような問題を解決するための技術として、スライスする前の結晶に研削砥石を用いた円筒研削を施す技術が知られている(例えば、特許文献1参照)。特許文献1によれば、結晶の歪みを含んだ外周部を除去した後で、結晶をスライスすることにより、スライス時の結晶の割れを防止することができるとされている。
As a technique for solving such a problem, a technique of performing cylindrical grinding using a grinding wheel on a crystal before slicing is known (see, for example, Patent Document 1). According to
しかし、特許文献1に開示された技術を用いても、外周部を除去するための円筒研削を開始するとすぐに、研削に起因して結晶にクラックが発生するという問題が往々にして生じる。
However, even when the technique disclosed in
本発明の目的の1つは、クラックの発生を抑えつつスライスし、半導体基板を得ることのできるIII族窒化物半導体単結晶の製造方法を提供することにある。 One of the objects of the present invention is to provide a method for producing a group III nitride semiconductor single crystal capable of obtaining a semiconductor substrate by slicing while suppressing the occurrence of cracks.
本発明の一態様は、上記目的を達成するために、[1]〜[18]のIII族窒化物半導体単結晶の製造方法を提供する。 One aspect of this invention provides the manufacturing method of the group III nitride semiconductor single crystal of [1]-[18], in order to achieve the said objective.
[1]円形の基板の主面上に、III族窒化物半導体単結晶をエピタキシャル成長させる工程と、前記III族窒化物半導体単結晶の外周縁側の第1の領域を除去し、前記III族窒化物半導体単結晶の前記第1の領域の内側の第2の領域を残す工程と、を含み、前記第1の領域の除去は、前記III族窒化物半導体単結晶中の歪みのバランスが崩れないように、前記III族窒化物半導体単結晶の形状が常に前記III族窒化物半導体単結晶の中心軸を対称軸とする軸対称性を保つように実施され、前記第1の領域は、前記第2の領域と不純物の濃度が異なるファセット成長により形成された領域を含む、III族窒化物半導体単結晶の製造方法。 [1] A step of epitaxially growing a group III nitride semiconductor single crystal on the main surface of a circular substrate, removing the first region on the outer peripheral side of the group III nitride semiconductor single crystal, and removing the group III nitride Leaving a second region inside the first region of the semiconductor single crystal, wherein the removal of the first region does not disturb the balance of distortion in the group III nitride semiconductor single crystal. And the first region is formed such that the shape of the group III nitride semiconductor single crystal always maintains axial symmetry with the central axis of the group III nitride semiconductor single crystal as the axis of symmetry; A method for producing a group III nitride semiconductor single crystal, comprising a region of and a region formed by facet growth with different concentrations of impurities.
[2]前記第1の領域は、前記III族窒化物半導体単結晶の前記エピタキシャル成長の間に、前記第2の領域の上面と異なる面方位を有する面を成長界面とする結晶成長により形成された領域を含む、前記[1]に記載のIII族窒化物半導体単結晶の製造方法。 [2] The first region is formed by crystal growth having a plane having a plane orientation different from the upper surface of the second region as a growth interface during the epitaxial growth of the group III nitride semiconductor single crystal The manufacturing method of the group III nitride semiconductor single crystal as described in said [1] which contains an area | region.
[3]前記第1の領域は、前記第2の領域の上面と異なる面方位のファセット面を上面に含む、前記[1]に記載のIII族窒化物半導体単結晶の製造方法。 [3] The method for producing a group III nitride semiconductor single crystal according to the above [1], wherein the first region includes, on an upper surface, a facet having a plane orientation different from that of the upper surface of the second region.
[4]前記第1の領域の除去は、除去された領域の形状が常に高さの均一な円筒形を保つように実施される、前記[1]に記載のIII族窒化物半導体単結晶の製造方法。 [4] The removal of the first region is performed such that the shape of the removed region always maintains a uniform cylindrical shape in height, in the group III nitride semiconductor single crystal according to the above [1] Production method.
[5]前記第1の領域の除去は、砥石を用いる研削、超音波加工、放電加工、エッチング、又はレーザー加工により実施される、前記[1]に記載のIII族窒化物半導体単結晶の製造方法。 [5] The production of the group III nitride semiconductor single crystal according to the above [1], wherein the removal of the first region is carried out by grinding using a grindstone, ultrasonic machining, electrical discharge machining, etching, or laser machining Method.
[6]前記III族窒化物半導体単結晶は、窒化ガリウム結晶である、前記[1]に記載のIII族窒化物半導体単結晶の製造方法。 [6] The method for producing a group III nitride semiconductor single crystal according to the above [1], wherein the group III nitride semiconductor single crystal is a gallium nitride crystal.
[7]前記第2の領域の上面は、III族窒化物半導体単結晶のc面である、前記[1]に記載のIII族窒化物半導体単結晶の製造方法。 [7] The method for producing a group III nitride semiconductor single crystal according to the above [1], wherein the upper surface of the second region is the c-plane of the group III nitride semiconductor single crystal.
[8]前記III族窒化物半導体単結晶は、HVPE法によりエピタキシャル成長した窒化ガリウム結晶であり、前記不純物は、酸素である、前記[1]に記載のIII族窒化物半導体単結晶の製造方法。 [8] The method for producing a group III nitride semiconductor single crystal according to the above [1], wherein the group III nitride semiconductor single crystal is a gallium nitride crystal epitaxially grown by an HVPE method, and the impurity is oxygen.
[9]前記第1の領域の除去は、前記第1の領域の直下の前記基板の領域を除去しないように実施される、前記[1]に記載のIII族窒化物半導体単結晶の製造方法。 [9] The method for producing a group III nitride semiconductor single crystal according to the above [1], wherein the removal of the first region is performed not to remove the region of the substrate immediately below the first region. .
[10]円形の基板の主面上に、III族窒化物半導体単結晶をエピタキシャル成長させる工程と、円筒状の空隙を前記III族窒化物半導体単結晶に形成し、前記III族窒化物半導体単結晶の外周縁側の第1の領域と、前記III族窒化物半導体単結晶の前記第1の領域の内側の第2の領域とに前記III族窒化物半導体単結晶を分離する工程と、を含み、前記空隙の形成は、前記III族窒化物半導体単結晶中の歪みのバランスが崩れないように、前記III族窒化物半導体単結晶の形状が常に前記III族窒化物半導体単結晶の中心軸を対称軸とする軸対称性を保つように実施され、前記第1の領域は、前記第2の領域と不純物の濃度が異なるファセット成長により形成された領域を含む、III族窒化物半導体単結晶の製造方法。 [10] A step of epitaxially growing a group III nitride semiconductor single crystal on a main surface of a circular substrate, and forming a cylindrical void in the group III nitride semiconductor single crystal, the group III nitride semiconductor single crystal Separating the group III nitride semiconductor single crystal into a first region on the outer peripheral side of the second group and a second region inside the first region of the group III nitride semiconductor single crystal, The shape of the group III nitride semiconductor single crystal is always symmetrical about the central axis of the group III nitride semiconductor single crystal so that the balance of distortion in the group III nitride semiconductor single crystal is not broken in the formation of the void. A method of manufacturing a group III nitride semiconductor single crystal, implemented so as to maintain axial axial symmetry, wherein the first region includes a region formed by facet growth different in impurity concentration from the second region. Method.
[11]前記第1の領域は、前記III族窒化物半導体単結晶の前記エピタキシャル成長の間に、前記第2の領域の上面と異なる面方位を有するファセット面を成長界面とするファセット成長により形成された領域を含む、前記[10]に記載のIII族窒化物半導体単結晶の製造方法。 [11] The first region is formed during facet growth of the group III nitride semiconductor single crystal by facet growth using as a growth interface a facet having a plane orientation different from the top surface of the second region. The method for producing a group III nitride semiconductor single crystal according to the above [10], which includes a roughened region.
[12]前記第1の領域は、前記第2の領域の上面と異なる面方位のファセット面を上面に含む、前記[10]に記載のIII族窒化物半導体単結晶の製造方法。 [12] The method for producing a group III nitride semiconductor single crystal according to the above [10], wherein the first region includes, on an upper surface, a facet having a plane orientation different from that of the upper surface of the second region.
[13]前記空隙の形成は、前記空隙の形状が常に高さの均一な円筒形を保つように実施される、前記[10]に記載のIII族窒化物半導体単結晶の製造方法。 [13] The method for producing a group III nitride semiconductor single crystal according to the above [10], wherein the formation of the voids is performed such that the shape of the voids always maintains a uniform cylindrical shape of height.
[14]前記空隙の形成は、ホールソーによる掘削、砥石を用いる研削、超音波加工、放電加工、又はレーザー加工により実施される、前記[10]に記載のIII族窒化物半導体単結晶の製造方法。 [14] The method for producing a group III nitride semiconductor single crystal according to the above [10], wherein the formation of the void is carried out by drilling with a hole saw, grinding using a grindstone, ultrasonic machining, electric discharge machining, or laser machining .
[15]前記III族窒化物半導体単結晶は、窒化ガリウム結晶である、前記[10]に記載のIII族窒化物半導体単結晶の製造方法。
[15] The method for producing a group III nitride semiconductor single crystal according to the above [10], wherein the group III nitride semiconductor single crystal is a gallium nitride crystal.
[16]前記第2の領域の上面は、III族窒化物半導体単結晶のc面である、前記[10]に記載のIII族窒化物半導体単結晶の製造方法。 [16] The method for producing a group III nitride semiconductor single crystal according to the above [10], wherein the upper surface of the second region is the c-plane of the group III nitride semiconductor single crystal.
[17]前記III族窒化物半導体単結晶は、HVPE法によりエピタキシャル成長した窒化ガリウム結晶であり、前記不純物は、酸素である、前記[10]に記載のIII族窒化物半導体単結晶の製造方法。 [17] The method for producing a group III nitride semiconductor single crystal according to the above [10], wherein the group III nitride semiconductor single crystal is a gallium nitride crystal epitaxially grown by an HVPE method, and the impurity is oxygen.
[18]前記空隙の形成は、前記空隙の直下の前記基板の領域を除去しないように実施される、前記[10]に記載のIII族窒化物半導体単結晶の製造方法。 [18] The method for producing a group III nitride semiconductor single crystal according to [10], wherein the formation of the void is performed so as not to remove the region of the substrate immediately below the void.
本発明によれば、クラックの発生を抑えつつスライスし、半導体基板を得ることのできるIII族窒化物半導体単結晶の製造方法を提供することができる。 According to the present invention, it is possible to provide a method for producing a group III nitride semiconductor single crystal capable of obtaining a semiconductor substrate by slicing while suppressing the occurrence of cracks.
〔第1の実施の形態〕
従来、エピタキシャル成長させた円柱状の結晶の外周縁側の円筒状領域に歪みが生じており、スライス加工の際に、その歪みに起因して、クラックが生じることが知られている。そして、この歪みは、エピタキシャル成長時に結晶に取り込まれる不純物の濃度が上記の円筒状領域とその内側の領域とで異なることに起因して生じる。
First Embodiment
Conventionally, it is known that distortion occurs in a cylindrical region on the outer peripheral side of an epitaxially grown cylindrical crystal, and a crack is generated due to the distortion at the time of slicing. And this distortion arises because the density | concentration of the impurity taken in by the crystal at the time of epitaxial growth differs in said cylindrical area | region and the area | region inside it.
本発明者らは、このクラックが発生するメカニズムを鋭意調査研究した結果、スライス加工の際に、軸対称に分布した円筒状領域の歪みが局所的に解放されることにより、結晶中の歪み分布のバランスが崩れることが、クラックの発生の直接の原因であり、歪み分布の対称性を崩さないように加工を行えば、クラックの発生を抑制できることを突き止めた。 The inventors of the present invention conducted intensive investigations into the mechanism of the occurrence of the cracks, and as a result, strain distribution in the crystal is achieved by locally releasing strain in the cylindrical region distributed axisymmetrically during slicing. It has been found that the collapse of the balance is a direct cause of the occurrence of the crack, and if the processing is performed so as not to break the symmetry of the strain distribution, the occurrence of the crack can be suppressed.
本実施の形態は、上記の発見に基づき、スライス加工を施す前に結晶中の歪みを除去することを目的とし、歪み分布のバランスを保ったまま結晶から上記の円筒状領域を除去し、その後にスライス加工を施すものである。以下、その詳細について説明する。 Based on the above findings, this embodiment aims to remove distortion in the crystal before slicing and removes the above cylindrical region from the crystal while maintaining the balance of distortion distribution, and then Slice processing. The details will be described below.
(III族窒化物半導体単結晶の成長)
図1A、1B、1Cは、円柱状のIII族窒化物半導体単結晶2を基板1上にエピタキシャル成長させる過程を模式的に表す垂直断面図である。図2は、成長したIII族窒化物半導体単結晶2の上面図である。図1A、1B、1C、及び図2に示されるIII族窒化物半導体単結晶2は、III族窒化物半導体単結晶2の一例としてのc面(Ga面)成長したGaN結晶である。
(Growth of group III nitride semiconductor single crystal)
FIGS. 1A, 1 B, and 1 C are vertical sectional views schematically showing the process of epitaxially growing a cylindrical group III nitride semiconductor
まず、図1Aに示されるように、種結晶となる円形の基板1を用意する。基板1は、例えば、c面を主面1pとするGaN(窒化ガリウム)基板である。GaN基板は、GaN結晶をエピタキシャル成長させるための種結晶に適している。
First, as shown in FIG. 1A, a
そして、図1B、1Cに示されるように、III族窒化物半導体単結晶2を基板1の主面1p上にエピタキシャル成長させる。III族窒化物半導体単結晶2は、基板1の主面1pに垂直な方向に、円柱を形成するように成長する。このエピタキシャル成長において、III族窒化物半導体単結晶2の外周縁側の成長界面は、ファセット面4pを含む。なお、成長界面が特定の結晶面となっている結晶成長をファセット成長といい、その特定の結晶面をファセット面という。
Then, as shown in FIGS. 1B and 1C, the group III nitride semiconductor
ここで、III族窒化物半導体単結晶2の外周縁側の、後の工程において、III族窒化物半導体単結晶2から除去される円筒状の領域を円筒状領域4とする。円筒状領域4の中心軸は、III族窒化物半導体単結晶2の中心軸と等しく、円筒状領域4の内径は均一である。そして、円筒状領域4の内側の円柱状の領域を円柱状領域3とする。円筒状領域4は、ファセット面4pを上面に含む円筒状の領域として設定することができる。
Here, a cylindrical region to be removed from the group III nitride semiconductor
円柱状領域3の上面である面3pとファセット面4pの面方位は異なる。例えば、基板1が主面1pをc面とするGaN基板であり、III族窒化物半導体単結晶2がGaN結晶である場合は、円柱状領域3の面3pはc面となる。また、円筒状領域4の上面のファセット面4p以外の面4nも、円柱状領域3の面3pと異なる面方位を有する面で構成される。
The plane orientations of the
III族窒化物半導体単結晶2の成長は、ファセット面4p及び面4nの形状及び大きさをほとんど保持したまま進行する。
The growth of the group III nitride semiconductor
前述のように、エピタキシャル成長時に結晶の所定の領域に取り込まれる不純物の濃度は、その領域のエピタキシャル成長時の成長界面の面方位に依存する。このため、ファセット面4p及び面4nを成長界面とする結晶成長により形成された領域は、面3pを成長界面とする結晶成長により形成された領域と、III族窒化物半導体単結晶2のエピタキシャル成長の間に取り込む不純物の濃度が異なる。
As described above, the concentration of the impurity taken into a predetermined region of the crystal during epitaxial growth depends on the plane orientation of the growth interface during epitaxial growth of that region. Therefore, the region formed by crystal growth with
円筒状領域4は、ファセット面4p及び面4nを成長界面とする結晶成長により形成された領域の全て又はほとんど全てを含み、円柱状領域3は、面3pを成長界面とする結晶成長により形成された領域と一致又はほぼ一致する。このため、円筒状領域4と円柱状領域3の不純物濃度は異なる。
III族窒化物半導体単結晶2を成長する方法として、成長速度を大きくすることのできるHVPE(Hydride Vapor Phase Epitaxy)法を用いることが好ましい。HVPE法を用いる場合、エピタキシャル成長中にIII族窒化物半導体単結晶2に取り込まれ、歪みの原因となる不純物は、炉体に使われている石英部材に起因して発生する酸素であることが多い。
As a method of growing the group III nitride semiconductor
また、基板1とIII族窒化物半導体単結晶2は同種の結晶からなるものであってもよく(例えば、GaN基板とGaN結晶である場合)、異種の結晶からなるものであってもよい(例えば、サファイア基板とGaN結晶である場合)。III族窒化物半導体単結晶2を同種の結晶からなる基板1上にホモエピタキシャル成長させる場合には、例えば、特許第3631724号公報に開示されているVAS(Void-Assisted Separation)法等で作製した高均一な低転位密度基板を基板1として用いるとよい。III族窒化物半導体単結晶2を異種の結晶からなる基板1上にヘテロエピタキシャル成長させる場合は、III族窒化物半導体単結晶2の厚さが増すと割れが生じやすいが、ヘテロ界面に何らかの歪緩和層を介在させて成長させることで、割れを抑制することができる。例えば、特許第3886341号公報に開示されている技術を適用すれば、転位密度の低減と同時に厚膜成長に起因する割れを防止することが可能である。
The
III族窒化物半導体単結晶2中の不純物濃度の分布は、紫外線等の励起光を照射してIII族窒化物半導体単結晶2の発光の様子を観察することで、コントラストとして容易に確認することができる。また、III族窒化物半導体単結晶2中の歪みは、光弾性測定やラマン測定で検出することができる。
The distribution of the impurity concentration in the group III nitride semiconductor
ファセット面4p及び面4nを成長界面とする結晶成長により形成された領域、すなわち面3pを成長界面とする結晶成長により形成された領域と異なる不純物濃度を有する領域は、歪みの生じている領域とほぼ一致することが多いが、歪みの生じている領域の方が広く分布している場合もある。この場合は、歪みの生じている領域の全てを除去することが望ましいが、歪場の観察には専用の機器を要するため、製造工程や製造コストが増加するという問題がある。
A region formed by crystal growth with the
目視により観察できるファセット面4pを上面に含む円筒状の領域として設定される円筒状領域4を除去する方法であれば、歪みの生じている領域の全てを除去することができない場合であっても、スライス加工におけるクラックの発生を防止することができる程度には歪みを除去することが可能である。このため、短時間かつ低コストでクラックの発生を防止することができる。
If it is a method of removing the
なお、「III族窒化物半導体単結晶2の外周縁側の、ファセット面4pを上面に含む円筒状の領域」という条件を満たす最も体積の小さい円筒状の領域を円筒状領域4として設定する場合であっても、円筒状領域4は、歪みの生じている領域の全て又はほとんど全てを含む。このため、このような場合であっても、円筒状領域4をIII族窒化物半導体単結晶2から除去することにより、歪みの生じている領域の全て又はほとんど全てを除去することができる。
In the case where the
また、円筒状領域4の厚みを増し、上面の面方位が円柱状領域3の面3pと等しい領域まで円筒状領域4に含めることにより、歪みの生じている領域をより確実に除去することができる。しかしながら、円筒状領域4の厚みを増すことにより、円柱状領域3の径が小さくなるため、円柱状領域3から得られる半導体基板の径が小さくなる。
Further, by increasing the thickness of the
図2に示されるように、III族窒化物半導体単結晶2が面3pをc面とするGaN結晶である場合は、ファセット面4pは、(1−10X)面であり(Xは自然数)、III族窒化物半導体単結晶2の上面の外周縁側に、III族窒化物半導体単結晶2の中心軸を軸とする6回対称の位置に現れる。なお、図1B、1Cに示される断面は、図2の切断線A−Aに沿って基板1及びIII族窒化物半導体単結晶2を切断したときの断面に相当する。
As shown in FIG. 2, when the group III nitride semiconductor
GaN結晶のc面は最稠密面であり、c面が成長界面になっている領域は、他の方位の面が成長界面になっている領域と比較して、酸素等の不純物を取り込みにくい性質を有する。 The c-plane of the GaN crystal is the closest dense surface, and the region where the c-plane is the growth interface is less likely to take in impurities such as oxygen compared to the region where the plane of the other orientation is the growth interface. Have.
また、HVPE法は一般に石英部材からなる炉部材を1000℃以上に加熱して用いるため、石英が分解して発生するシリコンや酸素がIII族窒化物半導体単結晶2中に不純物として取り込まれやすい。このうち、シリコンは、III族窒化物半導体単結晶2の成長界面の面方位への依存性が少なく、全体に均一に取り込まれるため、GaN結晶の導電性を制御するためのドーパントとして用いられることが多い。このため、シリコンに起因してIII族窒化物半導体単結晶2内の歪みの分布が不均一になることはなく、不純物としてのシリコンの結晶中のバックグラウンド濃度が問題となることは少ない。
Further, since the HVPE method is generally used by heating a furnace member made of a quartz member to 1000 ° C. or higher, silicon or oxygen generated by the decomposition of quartz is easily taken into the group III nitride semiconductor
HVPE法でc面成長させたGaN結晶中には、成長条件にも拠るが、通常、1016〜1017cm−3程度の酸素が取り込まれる、しかし、c面以外の面(ファセット面4p及び面4n)を成長界面として成長する領域には、これより1桁から2桁高い、1018〜1019cm−3程度の濃度の酸素が取り込まれる。その結果、1つのGaN結晶中に、低酸素濃度領域と高酸素濃度領域が同居した状態になり、結晶の外周縁側に円筒状の歪場が生じる。
In the c-plane grown GaN crystal by the HVPE method, oxygen of about 10 16 to 10 17 cm −3 is usually taken in, although it depends on the growth conditions, but planes other than the c-plane (
(円筒状領域の除去)
上記のように、III族窒化物半導体単結晶2中の歪みは、不純物濃度分布に起因するため、III族窒化物半導体単結晶2中の外周縁側に円筒状に分布しており、全体としてバランスを保っている。ところが、歪みを含んだ状態のIII族窒化物半導体単結晶2を加工するために、その外周の一部を切ったり削ったりすると、歪みの一部が局所的に解放され、III族窒化物半導体単結晶2中の歪みのバランスが崩れて、クラックが発生するおそれがある。
(Removal of cylindrical area)
As described above, the strain in the group III nitride semiconductor
このため、III族窒化物半導体単結晶2から円筒状領域4を除去する際にIII族窒化物半導体単結晶2中の歪みのバランスが崩れないように、円筒状領域4の除去は、III族窒化物半導体単結晶2の形状が常にIII族窒化物半導体単結晶2の中心軸を対称軸とする軸対称性を保つように実施されることが求められる。ここで、軸対称性は、nを任意の整数とするn回対称の回転対称性と同義である。この場合、円筒状領域4の除去加工は、III族窒化物半導体単結晶2の成長方向に対して平行な方向(基板1の主面1pに垂直な方向)に進行される。
Therefore, when removing
例えば、後述する円筒状の砥石を用いる研削加工、円筒状の工具を用いる超音波加工、円筒状の型彫り放電電極を用いる放電加工、又はレーザー加工により円筒状領域4を除去する場合には、円筒状領域4の除去は、除去された領域の形状が常に高さの均一な円筒形を保つように実施される。
For example, in the case of removing the
以下に、円筒状領域4の除去方法の具体例について説明する。
Below, the specific example of the removal method of the cylindrical area |
図3A、3Bは、円筒状の砥石10を用いる研削により円筒状領域4を除去する過程を模式的に表す垂直断面図である。
FIGS. 3A and 3B are vertical sectional views schematically showing the process of removing the
円筒状の砥石10は、その先端(底部)に砥粒形成部11を有する。この砥石10を、回転軸をIII族窒化物半導体単結晶2の中心軸に合わせて回転させつつ、上方からIII族窒化物半導体単結晶2に接触させて、ゆっくりと円筒状領域4を除去する。この方法によれば、除去された領域の形状が常に高さの均一な円筒形を保つように、円筒状領域4を除去することができる。なお、砥粒として、液体に混ぜられた遊離砥粒を用いてもよい。
The
図4A、4Bは、円筒状の型彫り放電電極20を用いる放電加工により円筒状領域4を除去する過程を模式的に表す垂直断面図である。
FIGS. 4A and 4B are vertical sectional views schematically showing a process of removing the
円筒状の型彫り放電電極20を、回転軸をIII族窒化物半導体単結晶2の中心軸に合わせて回転させ、かつ型彫り放電電極20とIII族窒化物半導体単結晶2との間に放電を発生させつつ、上方からIII族窒化物半導体単結晶2に接触させて、ゆっくりと円筒状領域4を除去する。この方法によれば、除去された領域の形状が常に高さの均一な円筒形を保つように、円筒状領域4を除去することができる。
The cylindrical
その他、円筒状の工具を用いる超音波加工や、レーザー加工を用いて、除去された領域の形状が常に高さの均一な円筒形を保つように、円筒状領域4を除去することができる。
In addition, the
図3A、3B、4A、4Bでは、III族窒化物半導体単結晶2の上方から円筒状領域4を除去する例を示したが、基板1側から加工を進めて円筒状領域4を除去してもよい。ただし、この場合、基板1の円筒状領域4の直下の領域も除去されてしまうため、基板1を種結晶として再利用する場合は、III族窒化物半導体単結晶2側から円筒状領域4を除去することが求められる。
Although FIGS. 3A, 3B, 4A, 4B show an example in which the
図5は、III族窒化物半導体単結晶2側から円筒状領域4を除去し、基板1の円筒状領域4の直下の領域を残した状態を表す垂直断面図である。この基板1は、残ったIII族窒化物半導体単結晶2の円柱状領域3にスライス加工して半導体基板を形成した後、主面1pに研磨処理を施して、種結晶として再利用することができる。
FIG. 5 is a vertical sectional view showing a state in which the
図6は、エッチングにより円筒状領域4を選択的に除去するための保護膜30が形成された基板1及びIII族窒化物半導体単結晶2を表す垂直断面図である。
FIG. 6 is a vertical sectional view showing the
まず、除去を望まない円柱状領域3の面3p上、及び基板1のIII族窒化物半導体単結晶2と反対側の面1b上の円柱状領域3に対応する領域をSiO2等からなる保護膜30で覆う。そして、気相エッチングやウェットエッチングにより円筒状領域4を除去する。気相エッチングとしては、BClガスを用いた反応性イオンエッチング等を用いることができる。また、ウェットエッチングとしては、熱燐酸硫酸系のエッチャントによるエッチングを用いることができる。エッチングの条件を適切に制御することにより、除去された領域の形状が常に軸対称性を保つように、円筒状領域4を除去することができる。
First, not wishing to remove the
(円柱状領域のスライス加工)
次に、円筒状領域4の除去により残された円柱状領域3のスライス加工を行う。
(Slicing of cylindrical area)
Next, the
図7A、7Bは、円柱状領域3にスライス加工を施す過程を模式的に表す垂直断面図である。ここで、図7Aに示される点線は、円柱状領域3をスライスする位置を示す。円柱状領域3のスライス加工には、内周刃スライサー、外周刃スライサー、ワイヤーソー、放電加工機等を用いる既存のスライス技術を用いることができる。
FIGS. 7A and 7B are vertical cross-sectional views schematically showing the process of slicing the
円柱状領域3のスライス加工後は、得られた円板状の半導体基板5の外周縁部にべべリング(面取り)加工を施し、表裏面に研磨加工を施す。
After slicing the
以上に説明した半導体基板5の製造工程から明らかなように、半導体基板5の径は基板1の径よりも小さくなる。このため、求める半導体基板5の径と除去する円筒状領域4の大きさを考慮して、基板1の径を決定することが好ましい。また、III族窒化物半導体単結晶2と成長治具との固着を防止する等の理由で、III族窒化物半導体単結晶2の径を基板1の径より一回り小さくしてもよい。
As apparent from the manufacturing process of the
〔第2の実施の形態〕
第2の実施の形態は、III族窒化物半導体単結晶の歪みを除去する手段において、第1の実施の形態と異なる。なお、第1の実施の形態と同様の点については、説明を省略又は簡略化する。
Second Embodiment
The second embodiment is different from the first embodiment in the means for removing the distortion of the group III nitride semiconductor single crystal. The description will be omitted or simplified for the same points as the first embodiment.
(円筒状領域の分離)
本実施の形態における円筒状領域4は、円柱状領域3のスライス加工前に、円柱状領域3から分離される領域である。円筒状領域4を円柱状領域3から分離することにより、円筒状領域4を除去する場合と同様に、円柱状領域3のスライス加工時のクラックの発生を防ぐことができる。
(Separation of cylindrical area)
The
円柱状領域3と円筒状領域4の分離は、III族窒化物半導体単結晶2の中心軸と等しい中心軸を有する円筒状の空隙をIII族窒化物半導体単結晶2に形成することにより実施される。この空隙は、歪みの原因となる不純物濃度の高い領域を円柱状領域3に残さないように、III族窒化物半導体単結晶2のファセット面4pと面3pの境界を通る領域、又はファセット面4pよりも内側の領域に形成されることが好ましい。
Separation of the
第1の実施の形態においてIII族窒化物半導体単結晶2から円筒状領域4を除去する場合と同様に円柱状領域3から円筒状領域4を分離する際にIII族窒化物半導体単結晶2中の歪みのバランスが崩れないように、空隙の形成は、III族窒化物半導体単結晶2の形状が常にIII族窒化物半導体単結晶2の中心軸を対称軸とする軸対称性を保つように実施されることが求められる。この場合、空隙の形成は、III族窒化物半導体単結晶2の成長方向に対して平行な方向(基板1の主面1pに垂直な方向)に進行される。
In separating the
例えば、後述するホールソーを用いる掘削加工、円筒状の砥石を用いる研削加工、円筒状の工具を用いる超音波加工、円筒状の型彫り放電電極を用いる放電加工、又はレーザー加工により空隙を形成する場合は、空隙の形成は、空隙の形状が常に高さの均一な円筒形を保つように実施されることがより好ましい。 For example, in the case of forming a void by excavating using a hole saw, which will be described later, grinding using a cylindrical grindstone, ultrasonic processing using a cylindrical tool, electric discharge processing using a cylindrical mold electric discharge electrode, or laser processing More preferably, the formation of the air gap is performed such that the shape of the air gap always maintains a uniform cylindrical shape in height.
以下に、円筒状領域4の分離方法の具体例について説明する。
Below, the specific example of the separation | isolation method of the cylindrical area |
図8A、8Bは、ホールソー40を用いて空隙を形成し、円筒状領域4を円柱状領域3から分離する過程を模式的に表す垂直断面図である。
FIGS. 8A and 8B are vertical cross-sectional views schematically showing the process of forming a void using the
ホールソー40は、その先端(底部)に刃41を有する。このホールソー40を、回転軸をIII族窒化物半導体単結晶2の中心軸に合わせて回転させつつ、上方からIII族窒化物半導体単結晶2に接触させて、ゆっくりと空隙を形成する。この方法によれば、空隙の形状が常に高さの均一な円筒形を保つように、空隙を形成することができる。
The
図9は、円柱状領域3からの円筒状領域4の分離が終了した後のIII族窒化物半導体単結晶2の状態を表す垂直断面図である。円筒状領域4は、空隙6により円柱状領域3から分離されている。
FIG. 9 is a vertical cross-sectional view showing the state of group III nitride semiconductor
空隙6は、ホールソー40を用いる方法の他に、例えば、ホールソー40に近い厚さの円筒状の砥石による研削、ホールソー40に近い厚さの円筒状の工具を用いた超音波加工、ホールソー40に近い厚さの円筒状の放電電極を用いた放電加工、またはレーザー加工により形成することができる。
The
円筒状領域4を円柱状領域3から分離した後、円筒状領域4を基板1上から除去した後で円柱状領域3にスライス加工を施す。また、円筒状領域4を円柱状領域3の周囲に残した状態で、円筒状領域4とともに円柱状領域3にスライス加工を施してもよい。このとき、円筒状領域4が割れても円柱状領域3に損傷が生じなければよい。
After the
また、基板1を種結晶として再利用する場合は、図8A、8B、及び図9に示されるように、III族窒化物半導体単結晶2側から空隙6を形成し、基板1の空隙6の直下の領域を除去せずに残す。そして、III族窒化物半導体単結晶2の円柱状領域3にスライス加工して半導体基板を形成した後、主面1pに研磨処理を施して、基板1を種結晶として再利用する。
When the
(実施の形態の効果)
上記第1及び第2の実施の形態によれば、エピタキシャル成長させたIII族窒化物半導体単結晶中の歪みをクラックの発生を抑えつつ除去し、それによってクラックを発生させずにIII族窒化物半導体単結晶をスライスして半導体基板を得ることができる。
(Effect of the embodiment)
According to the first and second embodiments, the strain in the epitaxially grown group III nitride semiconductor single crystal is removed while suppressing the occurrence of cracks, whereby the group III nitride semiconductor is not generated. A single crystal can be sliced to obtain a semiconductor substrate.
また、III族窒化物半導体単結晶中の歪みを除去してからスライス加工を実施するため、得られる半導体基板中に残留する歪みを大幅に減少させることができ、半導体基板の反りを軽減することができる。また、反りの軽減に伴い、半導体基板表面の結晶面方位のばらつきが少なくなり、この半導体基板を用いて製造されるデバイスの特性ばらつきを小さくすることができる。また、半導体基板中に残留する歪みが少ないため、半導体基板を用いてデバイスを製造する際に、半導体基板における割れや欠け等の不良の発生を抑えることができる。 In addition, since the slice processing is performed after the strain in the group III nitride semiconductor single crystal is removed, the strain remaining in the obtained semiconductor substrate can be significantly reduced, and the warpage of the semiconductor substrate is reduced. Can. Further, as the warpage is reduced, the variation in crystal plane orientation on the surface of the semiconductor substrate is reduced, and the variation in characteristics of the device manufactured using this semiconductor substrate can be reduced. In addition, since distortion remaining in the semiconductor substrate is small, generation of defects such as cracking and chipping in the semiconductor substrate can be suppressed when manufacturing a device using the semiconductor substrate.
なお、上記第1及び第2の実施の形態は、III族窒化物単結晶基板、特にc面を主面とするGaN基板の製造において特に効果を発揮する。原子の配列が稠密なc面が成長界面となる領域には、他の面を成長界面とする領域と比べて不純物原子が取り込まれにくいため、c面成長させたGaN結晶においては、ファセット面が現れやすい外周縁側の領域と、その内側の領域との間で不純物濃度の差が大きくなる傾向があり、大きな歪が蓄積されやすいからである。 The first and second embodiments are particularly effective in the manufacture of a group III nitride single crystal substrate, particularly a GaN substrate having a c-plane as a main surface. In the region where the c-plane with a dense array of atoms is the growth interface, impurity atoms are less likely to be taken in than in the region where the other surface is the growth interface, so in the c-plane grown GaN crystal, the facet is This is because the difference in impurity concentration tends to be large between the region on the outer peripheral edge side that tends to appear and the region on the inner side, and large distortion is easily accumulated.
また、結晶は、口径が大きく、また、欠陥密度が低く、結晶特性の均一なものほど割れやすい。これは、歪みを吸収、緩和する性質のある転位やインバージョンドメインなどの欠陥領域が少ないためである。このため、上記第1及び第2の実施の形態は、大口径(例えば直径50mm以上)で、ピットやインバージョンドメイン等が少なく、転位密度が低い(例えば107cm−2以下)半導体基板の製造において特に効果を発揮する。 In addition, the crystal has a large diameter, a low defect density, and is more easily broken as the crystal characteristic is uniform. This is because there are few defects such as dislocations and inversion domains which have the property of absorbing and relieving strain. Therefore, in the first and second embodiments, a semiconductor substrate having a large diameter (for example, a diameter of 50 mm or more), a small number of pits and inversion domains, and a low dislocation density (for example, 10 7 cm −2 or less) Particularly effective in manufacturing.
また、上記第1の実施の形態では、具体例として、c面成長させるGaN結晶について説明したが、GaN結晶の外周縁側の領域とその内側の領域とで不純物濃度に差が生じるのであれば、c面と異なる方向にGaN結晶を成長させる場合にも効果を発揮する。また、GaN以外の結晶、例えば、AlNや、AlGaN、InGaN、AlInGaNや、これらを積層した積層構造を有する結晶から半導体基板を製造することもできる。また、III族窒化物半導体単結晶の成長方位にはオフ角が付けられていてもよい。 In the first embodiment, the c-plane grown GaN crystal has been described as a specific example, but if a difference occurs in the impurity concentration between the region on the outer peripheral edge side of the GaN crystal and the region inside it, It is also effective when growing a GaN crystal in a direction different from the c-plane. The semiconductor substrate can also be manufactured from a crystal other than GaN, for example, AlN, AlGaN, InGaN, AlInGaN, or a crystal having a laminated structure in which these are laminated. In addition, an off angle may be attached to the growth orientation of the group III nitride semiconductor single crystal.
以下に、半導体基板を上記実施の形態に基づいて製造し、評価した結果について述べる。 Below, the result of having manufactured and evaluated the semiconductor substrate based on the said embodiment is described.
本実施例においては、上記実施の形態のIII族窒化物半導体単結晶2として、GaN結晶をHVPE法によりエピタキシャル成長させた。はじめに、HVPE法でGaN結晶を成長させる工程について説明する。
In the present example, a GaN crystal was epitaxially grown by the HVPE method as the group III nitride semiconductor
図10は、GaN結晶の結晶成長に用いたHVPE成長装置50の構成を模式的に示す垂直断面図である。このHVPE成長装置50は、結晶成長の際に800℃程度になる原料加熱用ヒータ51、及び、1000℃程度になる結晶成長領域加熱用ヒータ52の2ゾーンからなるヒータの中に、石英製の反応管53が挿入された構成を有する。
FIG. 10 is a vertical sectional view schematically showing the configuration of an
石英反応管53の上流側には、原料ガスの導入用配管が設けられている。V族原料であるアンモニアガスは、アンモニアガス導入配管57を通じて炉内に導入される。III族原料である金属ガリウム56は、石英製のボートに収容されて、ガリウム原料加熱用ヒータ51で加熱される領域に載置される。結晶成長時には、このボート内部に、石英製の塩化ガリウム生成用塩酸ガス導入配管58を通じて塩酸ガスを流す。すると、金属ガリウム56と塩酸ガスが反応して塩化ガリウムガスが発生し、これが配管を通じて基板1の表面に到達する。塩化ガリウムと、アンモニアが加熱された基板1の表面で反応し、GaN結晶が成長する。炉内には、ドーピングガス導入配管59を通じて、ドーピングガスを流すことも可能である。結晶成長の下地となる基板1は、回転軸55によって支持された基板フォルダ54に固定されており、結晶成長中は回転している。反応管内に導入されたガスは、下流の排気管60によって除害設備に導かれ、無害化処理を施された後、大気に排出される。
A pipe for introducing a source gas is provided on the upstream side of the
(実施例1)
VAS法で作製した直径62mmのc面を主面とするGaN基板を基板1として、HVPE成長装置50を用いてGaN結晶を成長させた。HVPE成長時のガス流量条件は、キャリアガスである水素ガスが900sccm、窒素ガスが8100sccm、塩化ガリウムガスが180sccm、アンモニアガスが500sccmとした。成長圧力は100kPa、成長時の基板温度は1070℃とし、成長時間は15時間とした。成長中は、基板1を5rpmで回転させ、また、ドーピング原料ガスとしてジクロルシランを基板領域に供給することによりシリコンを約1018cm−3ドープした。この結果、約4.5mmの厚さのSiドープGaN結晶が、基板1上に成長した。
Example 1
A GaN crystal was grown using the
こうして得られたGaN結晶の表面に水銀ランプの紫外線を照射して蛍光像を観察したところ、結晶の外周縁部に、幅約3mmのリング状の暗い領域が観察された。また、同結晶を光弾性測定にかけたところ、蛍光像観察で見られた暗い領域に対応するように、結晶の外周縁部に応力の高い領域が観察された。 The surface of the GaN crystal thus obtained was irradiated with ultraviolet light from a mercury lamp to observe a fluorescent image. As a result, a ring-shaped dark area about 3 mm wide was observed at the outer peripheral edge of the crystal. Further, when the same crystal was subjected to photoelastic measurement, a high stress area was observed at the outer peripheral edge of the crystal so as to correspond to the dark area observed in the fluorescence image observation.
次に、図3A、3Bに示される円筒状の砥石10を用いて、GaN結晶の円筒状領域4をゆっくりと研削除去し、直径56mmの円柱状領域3を残した。次に、GaN結晶の円柱状領域3を、ワイヤーソーを用いてスライスし、厚さ630μmのGaN自立基板を5枚取得した。更に、得られたGaN自立基板の外周縁部にべべリング加工を施して、直径が50.8mmとなるように成型し、オリエンテーションフラット、インデックスフラットを形成した後、表裏面に鏡面研磨加工を施し、その厚さを400〜450μmとした。
Next, using the
以上の加工を施す間、GaN結晶にクラックやチッピング等の不良が発生することはなかった。また、基板の反り(BOW)はいずれも10μm以内に抑えられていた。得られたGaN自立基板の1枚の転位密度をカソードルミネッセンス法を用いて計数したところ、面内で平均6.2×105cm−2という値が得られた。また、基板表面におけるc軸の傾きのばらつきをX線回折法で測定したところ、いずれの基板も面内で±0.05°以内に収まった。 During the above processing, defects such as cracks and chipping did not occur in the GaN crystal. In addition, the warpage (BOW) of the substrate was all suppressed within 10 μm. When the dislocation density of one of the obtained GaN free-standing substrates was counted using the cathode luminescence method, an average value of 6.2 × 10 5 cm −2 was obtained in the plane. Moreover, when the dispersion | variation in the inclination of the c-axis in a board | substrate surface was measured by the X-ray-diffraction method, all board | substrates were settled in less than +/- 0.05 degree in surface.
(比較例)
実施例1と同様の方法で成長させたGaN結晶を、円筒状領域4を除去することなくワイヤーソーでスライスしようとしたところ、ワイヤーで切り込みをいれた途端にクラックが発生して2つに割れてしまい、それ以上作業を続行することができなかった。
(Comparative example)
When a GaN crystal grown in the same manner as in Example 1 was sliced with a wire saw without removing the
(実施例2)
直径58mmのc面を主面とする単結晶サファイア基板上に、MOCVD法で、トリメチルガリウムとアンモニアを原料として、アンドープGaN層を400nm成長させ、さらにその上に、金属チタン膜を20nm蒸着させた。この基板を基板1として、HVPE成長装置50内に載置し、水素ガスを20%混合したアンモニアの気流中で、1050℃、30minの熱処理を施すことにより、基板1の表面の金属チタン膜を網目状の窒化チタン膜に変化させ、同時に、GaN層に無数の微小ボイドを発生させた。続けて、HVPE成長装置50内で基板1上にアンモニアと塩化ガリウムを供給し、ジクロルシランをドーパントとしてSiドープGaN結晶を約7mmの厚さに成長させた。結晶成長に際しては、キャリアガスとして水素と窒素の混合ガスを用い、その組成を最適化することで、基板1のボイド中にGaN結晶を埋め込んで、成長中にGaN結晶が基板1から剥離しないように調整した。
(Example 2)
An undoped GaN layer was grown to a thickness of 400 nm using trimethylgallium and ammonia as raw materials by MOCVD method on a single crystal sapphire substrate having a c-plane main surface having a diameter of 58 mm, and a metal titanium film was deposited 20 nm thereon. . This substrate is placed in the
こうして得られたGaN結晶の表面に水銀ランプの紫外線を照射して蛍光像を観察したところ、結晶の外周縁部に、幅約3mmのリング状の暗い領域が観察された。 The surface of the GaN crystal thus obtained was irradiated with ultraviolet light from a mercury lamp to observe a fluorescent image. As a result, a ring-shaped dark area about 3 mm wide was observed at the outer peripheral edge of the crystal.
次に、図8A、8Bに示されるホールソー8と近い形状の円筒形状の研削砥石を用いて、GaN結晶を直径52mmの円柱状領域3と円筒状領域4に分離した。次に、GaN結晶の円柱状領域3を、ワイヤーソーを用いてスライスし、厚さ650μmのGaN自立基板を8枚取得した。更に、得られたGaN自立基板の外周縁部にべべリング加工を施して、直径が50.0mmとなるように成型し、オリエンテーションフラット、インデックスフラットを形成した後、表裏面に鏡面研磨加工を施し、その厚さを400〜450μmとした。以上の加工を施す間、GaN結晶にクラックやチッピング等の不良が発生することはなかった。
Next, using a cylindrical grinding wheel having a shape close to that of the hole saw 8 shown in FIGS. 8A and 8B, the GaN crystal was separated into a
(実施例3)
主面がc面からm軸方向に2°傾いたGaNのオフ基板を基板1として、実施例1と同様の方法により、結晶方位を傾けたGaN結晶を成長させた。次に、得られたGaN結晶に超音波加工機を用いた超音波加工を施し、直径56mmの円柱状領域3と円筒状領域4に分離した。この超音波加工は、図8A、8Bに示されるホールソー8と近い形状の円筒状のカッターを用いて、ダイヤモンドスラリーを供給しながらゆっくりと行った。
次に、GaN結晶の円柱状領域3を、ワイヤーソーを用いてスライスし、厚さ630μmのGaN自立基板を5枚取得した。更に、得られたGaN自立基板の外周縁部にべべリング加工を施して、直径が50.8mmとなるように成型し、オリエンテーションフラット、インデックスフラットを形成した後、表裏面に鏡面研磨加工を施し、その厚さを400〜450μmとした。
(Example 3)
Using the GaN off-substrate whose main surface is inclined by 2 ° in the m-axis direction from the c-plane as the
Next, the
以上の加工を施す間、GaN結晶にクラックやチッピング等の不良が発生することはなかった。また、得られたGaN自立基板のc軸オフ角度及びその面内ばらつきをX線回折法で測定したところ、いずれの基板も面内で2±0.05°以内に収まった。 During the above processing, defects such as cracks and chipping did not occur in the GaN crystal. In addition, when the c-axis off angle of the obtained GaN free-standing substrate and the in-plane variation thereof were measured by the X-ray diffraction method, all the substrates were within 2 ± 0.05 ° in the plane.
(実施例4)
実施例1と同様の方法により、VAS法で作製した直径62mmのc面を主面とするGaN基板を基板1として、その上にHVPE法により厚さ約3mmのSiドープGaN結晶を成長させた。
(Example 4)
With the same method as in Example 1, a GaN substrate having a c-plane with a diameter of 62 mm prepared by the VAS method as the main surface was used as the
次に、レーザー加工機を用いるレーザー加工により、得られたGaN結晶の円筒状領域4をゆっくりと除去し、直径55mmの円柱状領域3を残した。このレーザー加工は、波長532nmのシングルモードで、最大出力5Wの条件で実施した。レーザーをGaN基板の表面に照射し、10mm/secの速度で何度も周回させることにより円筒状領域4を除去した。次に、GaN結晶の円柱状領域3を、ワイヤー放電加工機を用いてスライスし、厚さ680μmのGaN自立基板を3枚取得した。更に、得られたGaN自立基板の外周縁部にべべリング加工を施して、直径が50.0mmとなるように成型し、オリエンテーションフラット、インデックスフラットを加工した後、表裏面に鏡面研磨加工を施し、その厚さを400〜450μmとした。以上の加工を施す間、GaN結晶にクラックやチッピング等の不良が発生することはなかった。
Next, the
(実施例5)
実施例1と同様の方法により、VAS法で作製した直径62mmのc面を主面とするGaN基板を基板1として、その上にHVPE法により厚さ約4mmのSiドープGaN結晶を成長させた。
(Example 5)
With the same method as in Example 1, a GaN substrate having a c-plane with a diameter of 62 mm prepared by the VAS method as the main surface was used as the
次に、図4A、4Bに示される円筒状の型彫り放電電極20を用いて、GaN結晶の円筒状領域4をゆっくりと除去し、直径56mmの円柱状領域3を残した。次に、GaN結晶の円柱状領域3を、ワイヤー放電加工機を用いてスライスし、厚さ630μmのGaN自立基板を5枚取得した。更に、得られたGaN自立基板の外周縁部にべべリング加工を施して、直径が50.8mmとなるように成型し、オリエンテーションフラット、インデックスフラットを形成した後、表裏面に鏡面研磨加工を施し、その厚さを400〜450μmとした。以上の加工を施す間、GaN結晶にクラックやチッピング等の不良が発生することはなかった。
Next, the
(実施例6)
実施例1と同様の方法により、VAS法で作製した直径62mmのc面を主面とするGaN基板を基板1として、その上にHVPE法により厚さ約3mmのSiドープGaN結晶を成長させた。
(Example 6)
With the same method as in Example 1, a GaN substrate having a c-plane with a diameter of 62 mm prepared by the VAS method as the main surface was used as the
次に、得られたGaN結晶の表面と基板1の裏面に、図6に示される保護膜30を形成した。この保護膜30は、直径58mmのSiO2からなる膜である。保護膜30を形成した後、この保護膜30を付けた状態でGaN結晶を230℃に加熱した燐酸と硫酸の混合液中に12h浸漬したところ、表面及び裏面が保護膜30に覆われていない円筒状領域4は裏面(N面)側からエッチングされて消失した。エッチング後、GaN結晶を希フッ化水素酸中に付けて保護膜30を除去した。こうして、直径56mmの円柱状領域3が得られた(円柱状領域3の径は、保護膜30の径よりも一回り小さくなった)。
Next, a
次に、GaN結晶の円柱状領域3を、ワイヤーソーを用いてスライスし、厚さ650μmのGaN自立基板を3枚取得した。更に、得られたGaN自立基板の外周縁部にべべリング加工を施して、直径が50.8mmとなるように成型し、オリエンテーションフラット、インデックスフラットを形成した後、表裏面に鏡面研磨加工を施し、その厚さを450μmとした。以上の加工を施す間、GaN結晶にクラックやチッピング等の不良が発生することはなかった。
Next, the
(実施例7)
実施例1と同様の方法により、VAS法で作製した直径62mmのc面を主面とするGaN基板を基板1として、その上にHVPE法により厚さ約4mmのSiドープGaN結晶を成長させた。
(Example 7)
With the same method as in Example 1, a GaN substrate having a c-plane with a diameter of 62 mm prepared by the VAS method as the main surface was used as the
次に、図4A、4Bに示される円筒状の型彫り放電電極20を用いて、GaN結晶の円筒状領域4をゆっくりと研削除去し、直径56mmの円柱状領域3を残した。このとき、基板1には放電加工を施さず、図5に示される基板1のように、円筒状領域4の直下の領域を残した。
Next, the
次に、GaN結晶の円柱状領域3を、ワイヤー放電加工機を用いてスライスし、厚さ630μmのGaN自立基板を5枚取得した。更に、得られたGaN自立基板の外周縁部にべべリング加工を施して、直径が50.8mmとなるように成型し、オリエンテーションフラット、インデックスフラットを形成した後、表裏面に鏡面研磨加工を施し、その厚さを400〜450μmとした。以上の加工を施す間、GaN結晶にクラックやチッピング等の不良が発生することはなかった。
Next, the
そして、GaN自立基板を取得した後、残った基板1の表面に、研削機を用いる平坦化処理、及び鏡面研磨を施し、種結晶として再利用した。上述と同じGaN自立基板の製造工程を、この再利用の基板1を用いて行ったところ、初使用の基板1を使用した場合と同等の品質のGaN自立基板を得ることができた。これにより、基板1としてのGaN基板の繰り返し使用が可能であることが確認された。
Then, after obtaining a GaN free-standing substrate, the remaining surface of the
以上、本発明の実施の形態及び実施例を説明したが、本発明は、上記実施の形態及び実施例に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。 As mentioned above, although embodiment and Example of this invention were described, this invention is not limited to said Embodiment and Example, A various deformation | transformation implementation is possible in the range which does not deviate from the main point of invention.
また、上記に記載した実施の形態及び実施例は特許請求の範囲に係る発明を限定するものではない。また、実施の形態及び実施例の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。 In addition, the embodiments and examples described above do not limit the invention according to the claims. Furthermore, it should be noted that not all combinations of features described in the embodiments and examples are essential to the means for solving the problems of the invention.
エピタキシャル成長させたIII族窒化物半導体単結晶をクラックの発生を抑えつつスライスし、半導体基板を得ることのできる半導体基板の製造方法を提供する。 Abstract: A method of manufacturing a semiconductor substrate capable of obtaining a semiconductor substrate by slicing an epitaxially grown group III nitride semiconductor single crystal while suppressing the occurrence of cracks.
1 基板
1p 主面
2 III族窒化物半導体単結晶
3 円柱状領域
3p 面
4 円筒状領域
4p ファセット面
5 半導体基板
6 空隙
10 砥石
20 型彫り放電電極
30 保護膜
40 ホールソー
50 HVPE成長装置
Claims (2)
前記III族窒化物半導体単結晶の外周縁側の第1の領域を除去し、前記III族窒化物半導体単結晶の前記第1の領域の内側の第2の領域を残す工程と、
を含み、
前記第1の領域の除去は、前記III族窒化物半導体単結晶中の歪みのバランスが崩れないように、前記III族窒化物半導体単結晶の形状が常に前記III族窒化物半導体単結晶の中心軸を対称軸とする軸対称性を保つように実施され、
前記第1の領域は、前記第2の領域と不純物の濃度が異なるファセット成長により形成された領域を含む、
III族窒化物半導体単結晶の製造方法。 Epitaxially growing a group III nitride semiconductor single crystal on the main surface of a circular substrate;
Removing the first region on the outer peripheral side of the group III nitride semiconductor single crystal, and leaving a second region inside the first region of the group III nitride semiconductor single crystal;
Including
In the removal of the first region, the shape of the group III nitride semiconductor single crystal is always the center of the group III nitride semiconductor single crystal so that the balance of distortion in the group III nitride semiconductor single crystal is not broken. Implemented to maintain axial symmetry with the axis as the symmetry axis,
The first region includes a region formed by facet growth different in concentration of impurities from the second region,
Method for producing group III nitride semiconductor single crystal.
円筒状の空隙を前記III族窒化物半導体単結晶に形成し、前記III族窒化物半導体単結晶の外周縁側の第1の領域と、前記III族窒化物半導体単結晶の前記第1の領域の内側の第2の領域とに前記III族窒化物半導体単結晶を分離する工程と、
を含み、
前記空隙の形成は、前記III族窒化物半導体単結晶中の歪みのバランスが崩れないように、前記III族窒化物半導体単結晶の形状が常に前記III族窒化物半導体単結晶の中心軸を対称軸とする軸対称性を保つように実施され、
前記第1の領域は、前記第2の領域と不純物の濃度が異なるファセット成長により形成された領域を含む、
III族窒化物半導体単結晶の製造方法。 Epitaxially growing a group III nitride semiconductor single crystal on the main surface of a circular substrate;
A cylindrical void is formed in the group III nitride semiconductor single crystal, and a first region on the outer peripheral side of the group III nitride semiconductor single crystal and the first region of the group III nitride semiconductor single crystal are formed. Separating the group III nitride semiconductor single crystal into an inner second region;
Including
The shape of the group III nitride semiconductor single crystal is always symmetrical about the central axis of the group III nitride semiconductor single crystal so that the balance of distortion in the group III nitride semiconductor single crystal is not broken in the formation of the void. It is carried out to maintain the axial symmetry of the axis,
The first region includes a region formed by facet growth different in concentration of impurities from the second region,
Method for producing group III nitride semiconductor single crystal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017215775A JP6513165B2 (en) | 2017-11-08 | 2017-11-08 | Method of manufacturing group III nitride semiconductor single crystal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017215775A JP6513165B2 (en) | 2017-11-08 | 2017-11-08 | Method of manufacturing group III nitride semiconductor single crystal |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015559639A Division JP6279619B2 (en) | 2014-01-28 | 2014-01-28 | Manufacturing method of semiconductor substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018027893A JP2018027893A (en) | 2018-02-22 |
JP6513165B2 true JP6513165B2 (en) | 2019-05-15 |
Family
ID=61248962
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017215775A Active JP6513165B2 (en) | 2017-11-08 | 2017-11-08 | Method of manufacturing group III nitride semiconductor single crystal |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6513165B2 (en) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020045005A1 (en) * | 2018-08-27 | 2020-03-05 | 古河機械金属株式会社 | Method for producing semi-polar self-supporting substrate |
JP6595677B1 (en) | 2018-08-29 | 2019-10-23 | 株式会社サイオクス | Nitride semiconductor substrate manufacturing method, nitride semiconductor substrate, and laminated structure |
JP6595678B1 (en) * | 2018-08-29 | 2019-10-23 | 株式会社サイオクス | Nitride semiconductor substrate, nitride semiconductor substrate manufacturing method, and laminated structure |
JP6595676B1 (en) * | 2018-08-29 | 2019-10-23 | 株式会社サイオクス | Nitride semiconductor substrate manufacturing method, nitride semiconductor substrate, and laminated structure |
JP6595731B1 (en) * | 2018-10-26 | 2019-10-23 | 株式会社サイオクス | Nitride semiconductor substrate manufacturing method, nitride semiconductor substrate, and laminated structure |
JP6595689B1 (en) * | 2018-11-08 | 2019-10-23 | 株式会社サイオクス | Nitride semiconductor substrate manufacturing method, nitride semiconductor substrate, and laminated structure |
JP6646769B1 (en) * | 2019-02-01 | 2020-02-14 | 株式会社サイオクス | Nitride semiconductor substrate, laminated structure, and method of manufacturing nitride semiconductor substrate |
JP7339019B2 (en) * | 2019-05-20 | 2023-09-05 | 住友化学株式会社 | Manufacturing method of nitride semiconductor substrate |
JP7166998B2 (en) * | 2019-09-20 | 2022-11-08 | 株式会社サイオクス | nitride semiconductor substrate |
JP7531135B2 (en) | 2020-07-15 | 2024-08-09 | 中村留精密工業株式会社 | Laser slicing peeling device and slicing peeling method using the same |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007197302A (en) * | 2005-12-28 | 2007-08-09 | Sumitomo Electric Ind Ltd | Group III nitride crystal production method and production apparatus |
JP4645622B2 (en) * | 2007-06-01 | 2011-03-09 | 住友電気工業株式会社 | GaN crystal growth method |
JP5061038B2 (en) * | 2008-06-13 | 2012-10-31 | 株式会社ブリヂストン | Grinding method of silicon carbide single crystal |
JP5808208B2 (en) * | 2011-09-15 | 2015-11-10 | 株式会社サイオクス | Manufacturing method of nitride semiconductor substrate |
JP2013230971A (en) * | 2013-05-22 | 2013-11-14 | Hitachi Cable Ltd | Group iii nitride semiconductor substrate for ld and group iii nitride semiconductor epitaxial substrate for ld using the same |
-
2017
- 2017-11-08 JP JP2017215775A patent/JP6513165B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018027893A (en) | 2018-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6513165B2 (en) | Method of manufacturing group III nitride semiconductor single crystal | |
JP6279619B2 (en) | Manufacturing method of semiconductor substrate | |
CN107407008B (en) | Method for manufacturing group III nitride semiconductor crystal substrate | |
JP5218047B2 (en) | Method for producing gallium nitride crystal and gallium nitride wafer | |
JP4645622B2 (en) | GaN crystal growth method | |
JP5808208B2 (en) | Manufacturing method of nitride semiconductor substrate | |
RU2002124868A (en) | BULL NITRIDE ELEMENT III-V GROUPS FOR SUBSTANCES AND METHOD OF ITS PRODUCTION AND APPLICATION | |
US10100434B2 (en) | Nitride semiconductor single crystal substrate manufacturing method | |
EP2924150A1 (en) | ß-GA2O3-BASED SINGLE CRYSTAL SUBSTRATE | |
KR20160002323A (en) | β-GA2O3-BASED SINGLE CRYSTAL SUBSTRATE | |
KR20160130763A (en) | Method for manufacturing semiconductor epitaxial wafer, and semiconductor epitaxial wafer | |
JP2008028259A (en) | Method for manufacturing monocrystal garium-nitride substrate | |
JP5446945B2 (en) | Nitride semiconductor single crystal and method for manufacturing nitride semiconductor substrate | |
JP2012006794A (en) | GROWTH METHOD OF GaN CRYSTAL | |
JP2006290677A (en) | Method for manufacturing nitride-based compound semiconductor crystal and method for manufacturing nitride-based compound semiconductor substrate | |
JP2021147264A (en) | Manufacturing method of nitride crystal substrate, manufacturing method of laminated structure, and nitride crystal substrate and laminated structure | |
JP2011044505A (en) | Method of manufacturing silicon epitaxial wafer | |
JP2016074553A (en) | Method for producing group III nitride semiconductor single crystal substrate | |
JP5416650B2 (en) | Gallium nitride substrate | |
KR20220093367A (en) | Group 13 element nitride wafer with reduced off-cut angle variation | |
JP7328230B2 (en) | Manufacturing method for semi-polar self-supporting substrate | |
JP2016069205A (en) | Manufacturing method of nitride semiconductor substrate | |
JP6045633B2 (en) | Manufacturing method of nitride semiconductor substrate | |
JP2014152076A (en) | Group 13 nitride crystal substrate | |
JP2012151402A (en) | Semiconductor substrate and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171205 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181108 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181120 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190117 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190402 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190409 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6513165 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |