JP6507861B2 - Circuit board device, method of manufacturing the same, and circuit board - Google Patents
Circuit board device, method of manufacturing the same, and circuit board Download PDFInfo
- Publication number
- JP6507861B2 JP6507861B2 JP2015111911A JP2015111911A JP6507861B2 JP 6507861 B2 JP6507861 B2 JP 6507861B2 JP 2015111911 A JP2015111911 A JP 2015111911A JP 2015111911 A JP2015111911 A JP 2015111911A JP 6507861 B2 JP6507861 B2 JP 6507861B2
- Authority
- JP
- Japan
- Prior art keywords
- land
- land portion
- terminal
- rotation
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
この発明は、表面実装部品が実装された回路基板装置及びその製造方法、並びに、表面実装部品を実装する回路基板に関するものである。 The present invention relates to a circuit board device on which a surface mounting component is mounted, a method of manufacturing the circuit board device, and a circuit substrate on which the surface mounting component is mounted.
従来から、プリント配線板（回路基板）にチップ部品などの表面実装部品を実装してプリント基板（回路基板装置）を製造する際、表面実装部品の半田付けにリフロー方式が用いられている。リフロー方式による半田付けは、フロー方式による半田付けとは異なり、表面実装部品の実装に適している。リフロー方式による半田付けは、プリント配線板のランド（パッド、電極）に印刷されたクリーム半田や部品の端子部に添付された半田をリフロー炉で溶融させることで、表面実装部品の端子部をプリント配線板のランドに電気的に接続させるものである。よって、リフロー方式による半田付けでは、プリント配線板に部品を実装するためのスルーホールを施す必要がない。プリント配線板のランドの周囲にはソルダーレジストが形成されている場合もある（例えば、特許文献１〜３参照）。 2. Description of the Related Art Conventionally, when a printed circuit board (circuit board device) is manufactured by mounting surface mounted components such as chip components on a printed wiring board (circuit board), a reflow method is used for soldering the surface mounted parts. Unlike the flow method of soldering, the reflow method of soldering is suitable for mounting surface-mounted components. In the reflow soldering method, the solder paste printed on lands (pads and electrodes) of the printed wiring board and the solder attached to the terminal of the component are melted in a reflow furnace to print the terminal of the surface mount component It is electrically connected to the land of the wiring board. Therefore, in the soldering by the reflow method, it is not necessary to provide a through hole for mounting a component on a printed wiring board. In some cases, a solder resist is formed around the lands of the printed wiring board (see, for example, Patent Documents 1 to 3).
リフロー方式による半田付けで、表面実装部品の端子部をプリント配線板のランドに半田で電気的に接続する場合、次のような半田付けの不良が生じる可能性がある。それは、表面実装部品の端子部の一部が半田付けされず、表面実装部品が立ち上がってしまう、いわゆる、チップ立ち現象による半田付けの不良や、表面実装部品の回転による半田付けの不良である。このような半田付けの不良は、セルフアライメント効果を超える回転モーメントが表面実装部品に発生することで引き起こされる。つまり、電極間での回転モーメントの不均等が表面実装部品に発生することで引き起こされる。回転モーメントの不均等が生じる原因は、表面実装部品のマウント位置のずれやクリーム半田の印刷位置のずれによるランド間の半田供給量の差異によって、クリーム半田が溶解するまでの時間差が電極間で生じてバランスが崩れることであると考えられている。また、クリーム半田が溶解するまでの時間差がプリント配線板の電極間で生じる原因には、プリント配線板がリフロー炉の外からリフロー炉の内へ搬送されるため、リフロー炉内に入っていくタイミングが電極間で異なることも挙げられる。 In the case of electrically connecting the terminal portion of the surface mounting component to the land of the printed wiring board by soldering by the reflow method, the following soldering defects may occur. That is, so-called soldering failure due to the chip standing phenomenon or soldering failure due to the rotation of the surface mounting component, in which part of the terminal portion of the surface mounting component is not soldered and the surface mounting component rises. Such a soldering failure is caused by the occurrence of a rotational moment in the surface mounting component which exceeds the self alignment effect. In other words, it is caused by the occurrence of uneven rotation moment between the electrodes in the surface mounted component. The difference in the amount of solder supply between lands caused by the uneven mounting position of the surface mount parts and the difference in the printed position of the cream solder causes the uneven rotation moment to cause a time difference between the electrodes until the cream solder is dissolved. It is believed that the balance is broken. In addition, the time difference between dissolution of the cream solder is caused between the electrodes of the printed wiring board, because the printed wiring board is transported from the outside of the reflow furnace to the inside of the reflow furnace, so the timing of entering into the reflow furnace May be different between the electrodes.
半田の溶融時に表面実装部品が正しい位置に移動する現象であるセルフアライメント効果を超える回転モーメントを抑え、実装不良の発生を減少させる必要がある。そのために、リフロー方式による半田付けによる半田付けの不良を抑制する構造には、種々のものが提案されている。例えば、回転モーメントの量を小さくするもの（例えば、特許文献４及び５参照）や回転モーメント自体を生じないようにするもの（例えば、特許文献６及び７参照）がある。
It is necessary to suppress the rotational moment exceeding the self alignment effect, which is a phenomenon in which surface mounted components move to the correct position when the solder is melted, and to reduce the occurrence of mounting defects. Therefore, various structures have been proposed as a structure for suppressing the defective soldering due to the reflow method. For example, there are some that reduce the amount of rotational moment (see, for example,
特許文献４には、プリント配線板に印刷したクリーム半田と表面実装部品の電極の接触面積を対向する両極で等しくすることで、両極で生じる回転モーメント同士の釣り合いをとることが記載されている。なお、ランドは、クリーム半田の印刷形状３をその構成部に含む周縁形状を有していることが記載されている。
特許文献４において、１は搭載されるチップ部品、１０は基板、２はチップ部品電極、３は半田印刷形状、４は基板１０上に形成されたランドである。基板１０上に形成されたランド４に対し、搭載されるチップ部品１の上部からみた長方形状の電極の中心から等距離で、チップ部品１の長さ方向と角度をなす角度が９０度以下となる二直線との内部にクリーム半田を供給することが特許文献４に記載されている。このような構成によって、チップ部品電極２と印刷されたクリーム半田との接触面積が両電極間で等しくなり、回転モーメントを小さくしてチップ立ち現象による不良の発生を抑制している。
In
特許文献５には、表面実装部品の電極の構造に羽根を加え、印刷したクリーム半田と部品電極の接触面積を拡大することで、チップ立ち現象の要因である回転モーメントを抑制することが記載されている。また、特許文献５には、表面実装部品の電極よりも小さい外形寸法を有するランドをプリント基板に形成することも記載されている。
特許文献６には、インダクタ部品の位置決め用にレジストを形成することが記載されている。特許文献６に記載のレジストは、インダクタ部品を載置する部分を除くランド上に二つ形成されている。インダクタ部品は、インダクタ部品の電極が、二つのレジストによって挟み込まれて、リフロー半田が行なわれる。
特許文献７には、半田接続工程における半導体チップの回転を抑える突起や突出部が、金属又は合金からなる熱拡散板に形成することが記載されている。特許文献７に記載の突起や突出部は、半導体チップの搭載領域を囲む周縁に形成されている。 Patent Document 7 describes that a protrusion or a protrusion that suppresses the rotation of a semiconductor chip in a solder connection step is formed on a heat diffusion plate made of metal or alloy. The protrusions and protrusions described in Patent Document 7 are formed on the periphery surrounding the mounting area of the semiconductor chip.
しかし、特許文献４に記載されるような構造は、表面実装部品の電極とクリーム半田との接触面積を増やすためにランドを必要以上に拡大させることになるので、高密度実装が困難であるという課題がある。なお、特許文献４には、チップ立ち現象を抑制することは記載されているが、表面実装部品の回転による実装位置のずれに関しての記載がない。すなわち、基板の厚み方向を軸とした回転に関しての記載がない。
However, the structure as described in
特許文献５に記載されるような構造は、表面実装部品の電極に羽根を形成する必要が有るため、一般的な表面実装部品では適用できないという課題がある。特許文献４には、チップ立ち現象を抑制することは記載されているが、表面実装部品の回転による実装位置のずれに関しての記載がない。すなわち、基板の厚み方向を軸とした回転に関しての記載がない。
The structure as described in
特許文献６に記載されるような構造は、インダクタ部品の電極を挟み込む二つのレジストが、インダクタ部品を載置する部分を除くランドに二つ形成されている。そのため、インダクタ部品の電極とランドとの間に半田フィレットが形成されにくくなる。よって、特許文献６に記載されるような構造は、インダクタ部品の電極とランドとの接合力を高める効果を半田フィレットから得ることを大きく期待できないという課題がある。
In the structure as described in
特許文献７に記載されるような構造は、基板上に熱拡散板を形成する必要があり、構造が複雑になるという課題がある。なお、特許文献７に記載されるような構造は、リードフレームを有する半導体チップを念頭に置いたものであり、一般的な表面実装部品への適用は記載されていない。 The structure as described in Patent Document 7 needs to form a heat diffusion plate on a substrate, and has a problem that the structure becomes complicated. In addition, the structure as described in patent document 7 considers the semiconductor chip which has a lead frame in mind, and the application to a general surface mounting component is not described.
この発明は、上記のような課題を解消するためになされたもので、リフロー方式による半田付けによって表面実装部品に生じ得る回転モーメントによる表面実装部品の部品本体部の回転を抑制した回路基板装置及びその製造方法を得ることを目的とする。 The present invention has been made to solve the above-described problems, and a circuit board device in which the rotation of the component body of the surface mounted component is suppressed by the rotational moment that can be generated on the surface mounted component by soldering by the reflow method The purpose is to obtain the manufacturing method.
同じく、この発明は、上記のような課題を解消するためになされたもので、リフロー方式による半田付けによって回転モーメントが生じ得る表面実装部品に対してもリフロー方式による半田付けを行っても、表面実装部品に生じ得る回転モーメントによる表面実装部品の部品本体部の回転を抑制することが可能な回路基板を得ることを目的とする。 Similarly, the present invention has been made to solve the problems as described above, and even if surface mounting parts that can generate rotational moment by soldering by reflow method are also surfaced even if soldering by reflow method is performed, An object of the present invention is to obtain a circuit board capable of suppressing rotation of a component body of a surface mounted component due to a rotational moment that may occur in the mounted component.
この発明は、リフロー方式による半田付けによって回転モーメントが生じ得る表面実装部品に対して、リフロー方式による半田付けを行っても、表面実装部品の部品本体部の回転を、部品本体部が回転許容範囲から出る回転を防止する回転防止位置に存在する第１段差部及び第２段差部によって抑制することが可能なことを特徴とするものである。 According to the present invention, rotation of the component body of the surface-mounted component is permitted even when the soldering is performed by the reflow method on the surface-mounted component in which a rotational moment can be generated by soldering by the reflow method. It is characterized in that it can be suppressed by the first step portion and the second step portion existing at the rotation preventing position for preventing the rotation coming out of the vehicle.
以上のように、この発明によれば、リフロー方式による半田付けによって表面実装部品に生じ得る回転モーメントによる表面実装部品の部品本体部の回転を抑制するために形成された第１段差部及び第２段差部を有する回路基板装置を得ることができる。 As described above, according to the present invention, the first step portion and the second step portion formed to suppress the rotation of the component main body of the surface mounted component due to the rotational moment that can be generated in the surface mounted component by soldering by the reflow method. A circuit board device having a stepped portion can be obtained.
また、この発明によれば、リフロー方式による半田付けによって表面実装部品に生じ得る回転モーメントによる表面実装部品の部品本体部の回転を第１段差部及び第２段差部によって抑制することが可能な回路基板装置の製造方法を得ることができる。 Further, according to the present invention, the circuit capable of suppressing the rotation of the component body of the surface mounted component due to the rotational moment which may be generated on the surface mounted component by the soldering by the reflow method by the first stepped portion and the second stepped portion. A method of manufacturing a substrate device can be obtained.
また、この発明によれば、リフロー方式による半田付けによって回転モーメントが生じ得る表面実装部品を載置してリフロー方式による半田付けを行っても、表面実装部品の部品本体部の回転を第１段差部及び第２段差部によって抑制することが可能な回路基板を得ることができる。 Further, according to the present invention, even if the surface mounting component capable of generating a rotational moment by soldering by the reflow method is placed and soldering is performed by the reflow method, the component body of the surface mounting component is rotated by the first step. A circuit board that can be suppressed by the portion and the second step portion can be obtained.
図１〜図９においては、表面実装部品の周辺、又は、表面実装部品を実装する付近を示しており、基板全体の図示は省略している。本明細書で使用する回転防止という用語は、表面実装部品の実装不良とならない程度以下に回転を抑制するという意味である。つまり、回転が生じても、セルフアライメント効果によって引き戻され、正しい位置に半田付けされる程度の回転の量以下に抑制することを意味している。もちろん、回転防止という用語は、全く回転させない場合も含む。回転防止パターン部や回転防止位置に関しても同じである。回転や位置ずれについての抑制も、回転や位置ずれを完全に防止している場合の意味も含む。 In FIGS. 1-9, the periphery of surface mounting components or the vicinity which mounts surface mounting components is shown, and illustration of the whole board | substrate is abbreviate | omitted. As used herein, the term anti-rotation means that the rotation is suppressed to a level that does not result in a mounting failure of the surface mounted component. That is, even if rotation occurs, this means that the amount of rotation is reduced by the self alignment effect and not more than the amount of rotation that can be soldered to the correct position. Of course, the term anti-rotation also includes the case of not rotating at all. The same applies to the rotation prevention pattern portion and the rotation prevention position. The suppression of the rotation and the positional deviation also includes the meaning in the case where the rotation and the positional deviation are completely prevented.
実施の形態１．
以下、この発明の実施の形態１について図１〜図５を用いて説明する。図１〜図５において、表面実装部品１は、部品本体部１１、部品本体部１１の一端に形成された第１端子部１２、部品本体部１１の他端に形成された第２端子部１３を有している。基板２は、一方の主面及び他方の主面並びに側面から構成されるプリント配線板である回路基板２０１の基材である。基板２の一方の主面には、少なくとも、第１ランド部２１、第２ランド部２２、第１段差部２３、第２段差部２４のパターンが形成されている。実施の形態１では、第１段差部２３及び第２段差部２４が、非導電性のパターンで構成されている場合を説明する。第１ランド部２１及び第２ランド部２２は、表面実装部品１を実装するための部品実装用ランドである。第１ランド部２１及び第２ランド部２２は、導電性のパターンで構成されている。基板２の一方の主面は、表面実装部品１が実装される実装面といえる。なお、本願では、導電性のパターン及び非導電性のパターンが形成されている基板２を、表面実装部品が実装可能な回路基板２０１と呼び、回路基板２０１に表面実装部品１が実装されたものを回路基板装置２０２と呼ぶ。第１段差部２３、第２段差部２４は、ソルダーレジスト材料が好適であるが、それに限らない。第１段差部２３、第２段差部２４の材料は、基板２の一方の主面上に形成することが可能な材料であればよい。かつ、本発明が前提とする半田付け方式であるリフロー方式による半田付けの際、表面実装部品の回転による実装位置のずれによって表面実装部品１と接触しても支障がない材料であればよい。表面実装部品１において、第１段差部２３、第２段差部２４が接触し得る部分は、部品本体部１１である。これは、部品本体部１１寄りの第１端子部１２及び部品本体部１１寄りの第２端子部１３も含む。半田３は、第１端子部１２と第１ランド部２１とを電気的に接続させている。同じく、半田３は、第２端子部１３と第２ランド部２２とを電気的に接続させている。第１端子部１２及び第２端子部１３は、まとめて端子部と呼ぶ場合がある。同じく、第１ランド部２１及び第２ランド部２２は、まとめてランド部と呼ぶ場合がある。同じく、第１段差部２３及び第２段差部２４は、まとめて回転防止パターン部と呼ぶ場合がある。
Embodiment 1
Hereinafter, Embodiment 1 of this invention is demonstrated using FIGS. 1-5. In FIGS. 1 to 5, the surface mounting component 1 includes a
図１に示すように、回路基板装置２０２は、第１ランド部２１と第１端子部１２とが半田３によって電気的に接続されている。同じく、第１ランド部２１と間隔をおいて形成された第２ランド部２２は、第２端子部１３と半田３によって電気的に接続されている。半田３は、以下のようにして生成される。最初は、第１ランド部２１及び第２ランド部２２には、それぞれクリーム半田３ｃが印刷されている。表面実装部品１が載置された状態でリフロー炉内に基板２を入れることでクリーム半田３ｃが溶融して、その後、冷却されて凝固して半田３となっている。クリーム半田３ｃによる電気的な接続の代わりに、第１端子部１２に添付された半田３を有する表面実装部品１を用いて、第１ランド部２１と第１端子部１２とを電気的に接続してもよい。同じく、第２端子部１３に添付された半田３を有する表面実装部品１を用いて、第２ランド部２２と第２端子部１３とを電気的に接続してもよい。第１段差部２３は、第１ランド部２１及び第２ランド部２２と離隔して形成されている。同じく、第２段差部２４は、第１ランド部２１及び第２ランド部２２と離隔して形成されている。第２段差部２４は、部品本体部１１に対して、第１段差部２３と反対側に位置している。
As shown in FIG. 1, in the circuit board device 202, the
回路基板装置２０２において、第１段差部２３及び第２段差部２４は、リフロー方式による半田付けによって表面実装部品１に生じ得る回転モーメントによる部品本体部１１の回転範囲に少なくとも一部が存在する。部品本体部１１の下面の高さが第１段差部２３及び第２段差部２４における回転範囲に存在する部分の高さよりも低くなるように、第１段差部２３及び第２段差部２４が基板２の一方の主面に形成されている。図４に示す回路基板装置２０２は、第１段差部２３及び第２段差部２４の高さ一定の場合を示している。図４は、実施の形態１に係る回路基板装置を第２ランド部２２側から見た側方図である。
In the circuit board device 202, at least a part of the
本願において、回転範囲とは、仮に第１段差部２３及び第２段差部２４が存在しない場合に、クリーム半田３ｃの溶融時に表面実装部品１が回転する可能性がある仮想的な回転範囲を意味している。よって、回転範囲の少なくとも一部に、部品本体部１１と接触し得る第１段差部２３及び第２段差部２４を形成することで、リフロー方式による半田付けによって生じる回転を抑制することができる。厳密には、半田付け不良とならないように、部品本体部１１の回転を抑制するためには、セルフアライメント効果を超える回転が生じない位置に第１段差部２３及び第２段差部２４を形成する必要がある。セルフアライメント効果を超える回転が生じない位置とは、部品本体部１１が回転許容範囲から出る回転を防止する回転防止位置を意味している。この位置とは、セルフアライメント効果が生じる程度の回転でも抑える位置や部品本体部１１自体を回転させない位置を含んでいる。部品本体部１１自体を回転させない場合、表面実装部品１の配置に関して、載置精度（搭載精度）が関係する。表面実装部品１の載置精度（搭載精度）に関しては、後述する。
In the present application, the rotation range means a virtual rotation range in which the surface mounting component 1 may rotate when the
このように、第１段差部２３及び第２段差部２４が形成されているので、クリーム半田３ｃの溶融時に表面実装部品１の回転が起こっても、第１段差部２３又は第２段差部２４の少なくとも一方が、部品本体部１１と接触する。よって、表面実装部品１の回転による実装位置のずれによる不良が生じそうになっても、第１段差部２３又は第２段差部２４の少なくとも一方によって表面実装部品１の姿勢が矯正されるので、実装位置のずれによる不良の可能性を低減することができる。本願において、「高さ」は基板２の厚み方向の高さを意味している。「高さ」は「厚み」と読み換えてもよい。また、「回転」は基板２が延在する面、つまり、基板を平面視した面の上で、基板２の厚み方向を軸とした回転を意味している。
Thus, since the first stepped
半田付け前の表面実装部品１の配置は、次のようなものを含む。図１及び図４に示す回路基板装置２０２は、表面実装部品１の部品本体部１１と第１段差部２３及び第２段差部２４とが接触していない状態で、半田３による電気的な接続が完了したものである。もちろん、回路基板装置２０２は、第１段差部２３又は第２段差部２４の少なくとも一方と表面実装部品１の部品本体部１１とが接触した状態で、半田３による電気的な接続が完了したものでもよい。また、半田付けの前から、第１段差部２３又は第２段差部２４の少なくとも一方と表面実装部品１の部品本体部１１とを接触させておいてもよい。半田付けの前から、第１段差部２３と第２段差部２４とで、表面実装部品１の部品本体部１１を挟み込むようにして両方に接触させてもよい。
The arrangement of the surface mounted component 1 before soldering includes the following. The circuit board device 202 shown in FIG. 1 and FIG. 4 is electrically connected by the
半田付け前の表面実装部品１の配置に関しては、載置精度（搭載精度）との関連性を考慮する必要ある。例えば、表面実装機などの自動機械を用いて、表面実装部品１を回路基板２０１に載置（搭載）する場合、表面実装機の載置精度（搭載精度）を考慮する必要がある。すなわち、表面実装機の載置精度によって表面実装部品１の配置に誤差が生じる場合は、第１段差部２３と第２段差部２４との間の空間の寸法と、部品本体部１１の寸法（外寸）とを完全に一致させずに、空間の寸法を広めにしておく必要がある。部品本体部１１の寸法に対して、第１段差部２３と第２段差部２４との間の空間を広めにすると、表面実装部品１の載置の際に、第１段差部２３又は第２段差部２４へ部品本体部１１を接触させなくてもよい。図１及び図４に示す回路基板装置２０２は、このような場合を図示したものである。すなわち、第１段差部２３と第２段差部２４との間の空間の寸法は、理想的には、部品本体部１１の寸法と一致させることが可能であるが、載置精度（搭載精度）を考慮して空間を広めにすることができる。ただし、このような空間は、部品本体部１１が回転許容範囲から出る回転を防止する回転防止位置から回転防止パターン部である第１段差部２３及び第２段差部２４が外れるほど大きなものであってはならない。理想的な場合を含めて、このような空間の寸法を余裕幅と呼ぶ。
With regard to the arrangement of the surface mounting component 1 before soldering, it is necessary to consider the relation with the mounting accuracy (mounting accuracy). For example, when mounting (mounting) the surface mounting component 1 on the circuit board 201 using an automatic machine such as a surface mounting machine, it is necessary to consider the mounting accuracy (mounting accuracy) of the surface mounting machine. That is, when an error occurs in the arrangement of the surface mounting component 1 due to the mounting accuracy of the surface mounting machine, the dimensions of the space between the
表面実装部品１の寸法ごとに、半田付けられる対象である第１ランド部２１と第２ランド部２２との位置関係が決定されている。すなわち、第１ランド部２１と第２ランド部２２との間は、表面実装部品１の長さに応じて決められた間隔が空いている。また、表面実装部品１の寸法ごとに、第１段差部２３と第２段差部２４との位置関係が決定されている。すなわち、前述のように、対向する第１段差部２３及び第２段差部２４の間は、部品本体部１１の幅に決められた余裕幅を加えた間隔が空いている。余裕幅は、載置精度（搭載精度）を考慮する必要がある場合は、当然、誤差を考慮して設定されるが、条件は前述のとおりである。
The positional relationship between the
次に、図２及び図３を用いて、実施の形態１に係る回路基板の製造方法と、実施の形態１に係る回路基板装置の製造方法とを説明する。なお、回路基板装置２０２の製造方法は、回路基板２０１の製造方法を内包したものも、そうでないものも両方を含んでいるとする。 Next, a method of manufacturing the circuit board according to the first embodiment and a method of manufacturing the circuit board device according to the first embodiment will be described with reference to FIGS. 2 and 3. The method of manufacturing the circuit board device 202 includes both the method including the method of manufacturing the circuit board 201 and the other method.
まず、回路基板の製造方法を説明する。回路基板２０１の製造方法は、基板２の一方の主面へ導電性のパターン及び非導電性のパターンを形成するパターン形成工程を有するものである。パターン形成工程により導電性のパターン及び非導電性のパターンが形成された回路基板２０１は、図２（ａ）に示すものである。パターン形成工程は、基板２の一方の主面へ、第１ランド部２１、及び、第１ランド部２１と間隔をおいた第２ランド部２２を形成する工程である。加えて、パターン形成工程は、基板２の一方の主面へ、第１ランド部２１及び第２ランド部２２と離隔した第２段差部２３と、第１ランド部２１及び第２ランド部２２と離隔した第２段差部２４とを形成する工程である。
First, a method of manufacturing a circuit board will be described. The method of manufacturing the circuit board 201 has a pattern forming step of forming a conductive pattern and a nonconductive pattern on one main surface of the substrate 2. The circuit board 201 on which the conductive pattern and the nonconductive pattern are formed by the pattern forming process is as shown in FIG. The pattern forming step is a step of forming a
第１ランド部２１及び第２ランド部２２の形成（導電性のパターン形成工程）は、例えば、基板２の一方の主面の形成された銅箔をエッチング処理やミリング処理などの一般的な基板の加工プロセスが利用できる。一般的な基板の加工プロセスにて、第１ランド部２１及び第２ランド部２２並びに必要な導電性のパターンの三つ以外の銅箔を、基板２の一方の主面から除去することで、第１ランド部２１及び第２ランド部２２並びに必要な導電性のパターンを得る。なお、必要な導電性のパターンとは、ランド部の間を配線する回路パターンなどであるが、図示は省略する。
The formation of the
第１段差部２３及び第２段差部２４の形成（回転防止のパターン形成工程）は、例えば、ソルダーレジスト材料を利用して第１段差部２３及び第２段差部２４を形成する場合が考えられる。実施の形態１では、第１段差部２３及び第２段差部２４が非導電性のパターンである場合を説明しているが、一部が導電性のパターンで構成されていてもよい。したがって、第１段差部２３及び第２段差部２４を形成する工程は、回転防止のパターン形成工程と呼ぶ。第１ランド部２１及び第２ランド部２２の形成後に、回路保護を目的とした絶縁膜を基板２の一方の主面に形成するため、ソルダーレジスト材料を塗布し基板２の一方の主面を覆う。そして、フォトリソグラフィなどの一般的な加工プロセスで、必要なソルダーレジスト膜のパターンに相当する部分以外を除去することで、第１段差部２３及び第２段差部２４が基板２の一方の主面に形成される。
The formation of the first stepped
パターン形成工程（厳密には、回転防止のパターン形成工程）で形成される第１段差部２３及び第２段差部２４には、高さに関する条件がある。詳しくは、部品本体部１１が回転許容範囲から出る回転を防止する回転防止位置に存在する第１段差部２３及び第２段差部２４の高さが、回路基板２０１のランド部へ表面実装部品１の端子部を載置した場合における部品本体部１１の下面の高さよりも高いという条件である。この条件で、第１段差部２３及び第２段差部２４を形成することで、リフロー方式による半田付けを行う際の表面実装部品１の回転防止を考慮した回路基板が作成できる。なお、第１段差部２３及び第２段差部２４である回転防止パターン部と、基板２を保護するソルダーレジストとを一体にした構造は、実施の形態３で説明する。実施の形態３では、一体した構造をソルダーレジスト部３４と呼ぶ。
The
回路基板２０１の製造方法におけるパターン形成工程を回路基板装置２０２の製造方法に取り込んだものを回路基板装置２０２の製造方法としてもよい。半田形成工程及びマウント工程の前に、基板２の一方の主面へ、ランド部及び回転防止パターン部を形成するパターン形成工程を実施する。 A method in which the pattern forming step in the method of manufacturing the circuit board 201 is incorporated into the method of manufacturing the circuit board device 202 may be used as the method of manufacturing the circuit board device 202. Before the solder forming step and the mounting step, a pattern forming step of forming a land portion and a rotation preventing pattern portion on one main surface of the substrate 2 is performed.
半田形成工程は、回路基板２０１を製造する際に実施しておいてもよい。また、第１端子部１２及び第２端子部１３に添付された半田３を有する表面実装部品１を使用する場合は、半田形成工程は不要である。マウント工程は、第１ランド部２１へ表面実装部品１の第１端子部１２を載置、及び、第２ランド部２２へ表面実装部品１の第２端子部１３を載置する工程である。マウント工程では、クリーム半田３ｃを介して第１ランド部２１及び第２ランド部２２に第１端子部１２及び第２端子部１３を接触させてもよい。リフロー工程は、リフロー方式の半田付けで表面実装部品１を回路基板２０１に固定する工程である。詳しくは、半田３によって、第１ランド部２１と第１端子部１２とを電気的に接続し、半田３によって、第２ランド部２２と第２端子部１３とを電気的に接続する工程である。それぞれの工程の詳細は次のとおりである。
The solder formation step may be performed when the circuit board 201 is manufactured. Moreover, when using the surface mounting component 1 which has the
図２（ｂ）は、半田形成工程により半田３が形成された回路基板２０１を示している。半田形成工程は、回路基板２０１の第１ランド部２１及び第２ランド部２２にクリーム半田３ｃを印刷する工程である。印刷方法は、第１ランド部２１及び第２ランド部２２に対応したメタルマスクを用いて転写を行う一般的なものである。もちろん、半田印刷機を利用して自動で行ってもよい。クリーム半田３ｃを印刷する面積は、半田付けに必要な量であるため、必ずしも第１ランド部２１及び第２ランド部の全面ではなくてもよい。
FIG. 2B shows the circuit board 201 on which the
図２（ｃ）は、マウント工程により表面実装部品１が載置された回路基板２０１を示している。マウント工程は、表面実装部品１を載置し、ランド部に端子部を接触させる工程である。基板２のランド部と表面実装部品１の端子部との間に、クリーム半田３ｃを介するように表面実装部品１を載置してもよい。マウント工程は、前述の表面実装機などの自動機械を用いて自動で行ってもよい。なお、マウント工程で表面実装部品１が載置される回路基板２０１は、導電性のパターン形成工程で、第１ランド部２１と、第２ランド部２２とが形成されたものである。また、この回路基板２０１は、回転防止のパターン形成工程で、第１ランド部２１及び第２ランド部２２と離隔した第１段差部２３と、第１ランド２１部及び第２ランド部２２と離隔した第２段差部２４とが形成されたものでもある。
FIG. 2C shows the circuit board 201 on which the surface mounting component 1 is mounted by the mounting process. The mounting step is a step of mounting the surface mounting component 1 and bringing the terminal portion into contact with the land portion. The surface mount component 1 may be placed between the land portion of the substrate 2 and the terminal portion of the surface mount component 1 with the
図３は、リフロー工程中に表面実装部品１に回転が生じた場合でも、第１段差部２３、第２段差部２４によって、表面実装部品１の実装の位置ずれを抑制することが可能であることを示している。図３（ａ）はクリーム半田３ｃが溶融する前の状態の回路基板２０１を示している。表面実装部品１を載置した回路基板２０１は、リフロー炉へ搬送される。リフロー炉内では加熱によるクリーム半田３の溶解及び再固化によって、第１端子部１２と第１ランド部２１とが接合、第２端子部１３と第２ランド部２２とが接合される。
In FIG. 3, even when the surface mounting component 1 is rotated during the reflow process, it is possible to suppress the positional deviation of the mounting of the surface mounting component 1 by the
図３（ｂ）はリフロー炉内でクリーム半田３ｃが溶融して、表面実装部品１に回転モーメントが生じ始めている状態の回路基板２０１を示している。図３（ｂ）において、θは回転モーメントによる表面実装部品１（部品本体部１１）の回転角度である。回転角度θの絶対値が許容値以下である範囲が、回転許容範囲である。リフローの環境によっては、クリーム半田３ｃ（半田３）の表面張力により第１端子部１２又は第２端子部１３の一方に大きな回転を引き起こす力が働き、回転モーメントが発生する。この大きな回転モーメントの例として、図３（ａ）及び図３（ｂ）に示す矢印を記載している。なお、図３（ｂ）は、第２端子部１３に回転モーメントが生じ始めている状態を示している。第１端子部１２又は第２端子部１３の一方に大きな回転を引き起こす力が発生するリフローの環境は、次に説明する二つが代表的である。一つ目は、第１ランド部２１又は第２ランド部２２におけるクリーム半田３ｃの印刷ずれや、表面実装部品１の実装ずれ（位置ずれ）などから、第１端子部１２及び第１ランド部２１の接触面積と、第２端子部１３及び第２ランド部２２の接触面積との間に差異が発生したときである。ニつ目は、リフロー炉に搬送される基板２の搬送方向によって、第１ランド部２１と第２ランド部２２との間で、クリーム半田３ｃの溶解までの時間差が発生したときである。
FIG. 3B shows the circuit board 201 in a state in which the
リフロー工程では、第１段差部２３及び第２段差部２４によって、表面実装部品１の回転を物理的に抑制することができる。つまり、第１端子部１２又は第２端子部１３の一方に大きな回転を引き起こす力が発生した場合でも、回転を物理的に抑制することができる。それは、部品本体部１１が回転許容範囲から出る回転を防止する回転防止位置に存在する第１段差部２３及び第２段差部２４の高さよりも低い位置に部品本体部１１の下面が存在する状態でリフロー工程が実施されているためである。図３（ｂ）は、部品本体部１１が第１段差部２３及び第２段差部２４に接触して回転が妨げられる状態を示している。
In the reflow process, the rotation of the surface mounted component 1 can be physically suppressed by the
ここで、図３（ｂ）及び図３（ｃ）を用いて、回路基板装置２０２における回転モーメントが表面実装部品１に働いたときの回転の許容値について説明する。図３（ｃ）は第１段差部２３を拡大した図である。詳しくは、図３（ｂ）の点線で囲われた部分を拡大した図である。ここでは、部品本体部１１の中心に対して、第１段差部２３と第２段差部２４とが点対称に形成されているものを例示しているので、図３（ｃ）を用いて説明する。図３（ｃ）に示す第１段差部２３の形状は、第２段差部２４でも同じことがいえる。図３（ｃ）において、ａは第１段差部２３（第２段差部２４）の長さ方向の長さを示している。ｂは第１段差部２３（第２段差部２４）の幅方向の長さを示している。本願では、長さ方向と幅方向とを次のように定義する。幅方向は、第１ランド部２１と第２ランド部２２とが配列されている方向と平行な方向である。長さ方向は、幅方向と直交する方向である。つまり、長さ方向は、第１段差部２３と第２段差部２４とが対向している方向となる。
Here, with reference to FIG. 3B and FIG. 3C, the allowable value of the rotation when the rotation moment in the circuit board device 202 acts on the surface mounted component 1 will be described. FIG. 3C is an enlarged view of the
本願では、回転の許容値、つまり、回転角度θの許容角度は、表面実装部品１のセルフアライメント効果を考慮して、第１端子部１２と第１ランド部２１との重なり面積が、第１端子部１２の下面の面積の２／３になる角度以下までとしている。同じく、第２端子部１３と第２ランド部２２との重なり面積が、第２端子部１３の下面の面積の２／３になる角度以下までとしている。また、回転角度θの許容値以上の表面実装部品１の回転を抑制するために配置する第１段差部２３（第２段差部２４）は、第１ランド部２１及び第２ランド部２２との間隙が、少なくとも０．０５ｍｍ以上確保できるようにする。これを考慮して、第１段差部２３（第２段差部２４）の長さ方向の長さａ及び幅方向の長さｂを設定する。これは、ランド部又は回転防止パターン部の形成誤差をふまえたものである。回転角度θの許容角度が大きれば大きいほど、前述の余裕幅として設定できる幅の最大値は大きくなっていく。逆に、回転角度θの許容角度が小さければ小さいほど、余裕幅として設定できる幅の最大値が小さくなるので、回転防止パターン部が部品本体部１１に近づく。余裕幅の最小値は、載置精度（搭載精度）を考慮して部品本体部１１が収まる程度といえる。
In the present application, the allowable value of rotation, that is, the allowable angle of the rotation angle θ is determined by considering the self alignment effect of the surface mount component 1 and the overlapping area of the first
なお、回転防止パターン部の形状は、表面実装部品１の回転が抑制できるのであれば、形状は問わない。つまり、前述のとおり、回転防止パターン部は、部品本体部１１が回転許容範囲から出る回転を防止する回転防止位置に少なくとも一部が存在し、パターン部における回転範囲に存在する部分の高さが、部品本体部１１の下面の高さよりも高ければよい。
The shape of the rotation preventing pattern portion may be any shape as long as the rotation of the surface mounting component 1 can be suppressed. That is, as described above, the rotation prevention pattern portion has at least a part at the rotation prevention position for preventing rotation of the
図４及び図５を用いて、本願にておいて、ランド部と回転防止パターン部との間隙に必要な理由は、回転角度θの許容値だけではないことを説明する。図５は、図４に記載の回路基板装置と比較するための比較用サンプル品である回路基板装置の側方図である。以下、この回路基板装置を比較用サンプル品と呼ぶ。図４及び図５において、第１段差部２３及び第２段差部２４の形状以外の構造は同じものとする。ただし、図４はリフロー工程後の構造を示し、図５はリフロー工程前の構造を示している。図４及び図５では、第２ランド部２２及び第２端子部１３側を例示しているが、第１ランド部２１及び第１端子部１２側の場合でも同様の形状となっている。また、実際には第２端子部１３の下部を覆うように半田フィレットが第２端子部１３に形成されているが、第２端子部１３と第２ランド部２２との位置関係を明確にするため、に図示はしていない。図５は、第１段差部２３及び第２段差部２４が第２ランド部２２の端部に乗り上げて接触している状態の比較用サンプル品である。
In the present application, the reason why the gap between the land portion and the anti-rotation pattern portion is necessary is not limited to the allowable value of the rotation angle θ. FIG. 5 is a side view of a circuit board device which is a comparative sample product for comparison with the circuit board device shown in FIG. Hereinafter, this circuit board device is referred to as a comparative sample product. In FIGS. 4 and 5, the structures other than the shapes of the first stepped
回路基板２０１では、回転防止パターン部とランド部とが離隔している。よって、半田付けを行っても、第１ランド部２１及び第２ランド部２２上の溶融したクリーム半田３ｃは、第１段差部２３及び第２段差部２４には付着しない。そのため、第１ランド部２１及び第２ランド部２２上で、半田フィレットが形成され、第１端子部１２と第１ランド部２１との接合強度と、第２端子部１３と第２ランド部２２との接合強度とを容易に高めることができる。しかし、図５に示すような比較用サンプル品では、第１段差部２３及び第２段差部２４と第２ランド部２２（第１ランド部２１）が接触して、一部重なっている。そのため、十分に半田３が第２ランド部２２（第１ランド部２１）の上に延びないので、半田フィレットが形成されにくくなり、接合強度を向上させることが難しい。また、図示は省略するが、第１段差部２３及び第２段差部２４と第２ランド部２２（第１ランド部２１）とが接触している箇所の高さが同じで連続している場合は、半田３が第１段差部２３及び第２段差部２４側に流れだしてしまう。この場合でも、半田フィレットが形成されにくくなり、接合強度を向上させることが難しい。よって、回転防止パターン部とランド部との間隙は必要であるといえる。なお、間隙の存在は、クリーム半田３ｃに印刷の誤差があることからも必要である。
In the circuit board 201, the anti-rotation pattern portion and the land portion are separated. Therefore, even if soldering is performed, the melted
図２（ｂ）に示すように、部品本体部１１が第１ランド部２１と第２ランド部２２の上にも配置されている。よって、部品本体部１１の一端の下面と第１ランド部２１とが対向する部分においても、第１ランド部２１と第１端子部１２との間に半田フィレットが形成されている。同じく、部品本体部１１の他端の下面と第２ランド部２２とが対向する部分においても、第２ランド部２２と第２端子部１３との間に半田フィレットが形成されている。
As shown in FIG. 2 (b), the
このように、実施の形態１に係る回路基板装置は、基板２の一方の主面に形成された第１段差部２３及び第２段差部２４を有するものといえる。ゆえに、リフロー方式による半田付けによって表面実装部品１に生じ得る回転モーメントによる表面実装部品１の部品本体部１１の回転を抑制することができる。
Thus, it can be said that the circuit board device according to the first embodiment has the
実施の形態１に係る回路基板装置の製造方法は、リフロー方式による半田付けによって表面実装部品１に生じ得る回転モーメントによる表面実装部品１の部品本体部１１の回転を抑制したものである。
The method of manufacturing a circuit board device according to the first embodiment suppresses the rotation of the
また、実施の形態１に係る回路基板は、第１段差部２３及び第２段差部２４を有する。表面実装部品１をリフロー方式による半田付けしても、表面実装部品１の部品本体部１１の回転を抑制することが可能である。
The circuit board according to the first embodiment has the
実施の形態２．
以下、この発明の実施の形態２について図６を用いて説明する。実施の形態１では、回路基板装置及び回路基板における第１段差部２３と第２段差部２４とを、ソルダーレジスト材料などの単一の材料で形成した場合を例示した。一方、実施の形態２では、第１段差部２３と第２段差部２４とを複数の材料を用いて形成した回路基板装置及び回路基板を説明する。図６において、表面パターン部４は、基板２の一方の主面（実装面）上に形成された銅箔などの導電性のパターンである。ソルダーレジスト層５は、表面パターン部４の上に形成された層である。ソルダーレジスト層５はソルダーレジスト材料で構成されている。シンボルプリント６は、ソルダーレジスト層５の表面に印刷されたシンボルマークである。図６（ａ）は、基板２の平面視図である。図６（ｂ）は、図６（ａ）に示す点線Ａ−Ａ’において基板２を分断した図である。図６（ａ）及び図６（ｂ）は、実施の形態２に係る回路基板装置と比較するための実施の形態１に係る回路基板装置を示している。図６（ｃ）及び図６（ｄ）は、実施の形態２に係る回路基板装置を分断した図である。図６（ｃ）及び図６（ｄ）において分断した位置は、図６（ａ）に示す点線Ａ−Ａ’において基板２を分断した位置と同じ位置である。なお、図６（ｂ）図６（ｃ）図６（ｄ）に記載の第１段差部２３及び第２段差部２４は、少なくともソルダーレジスト材料を含むものである。図６では、点線Ａ−Ａ’で示される平面上の部材だけを表示する。
Second Embodiment
The second embodiment of the present invention will be described below with reference to FIG. In Embodiment 1, the case where the 1st
実施の形態１で説明したように、第１段差部２３及び第２段差部２４は、表面実装部品１の回転を抑制するための高さ（厚み）が必要である。基板２の一方の主面に形成された第１ランド部２１及び第２ランド部２２を含む導電性のパターンを銅箔によって形成する場合は、一般的に、厚みは、銅箔のめっき処理など含めると０．０１８ｍｍ〜０．０４８ｍｍ程度になると考えられる。基板２が、ＢＶＨ（Ｂｌｉｎｄ Ｖｉａ Ｈｏｌｅ）基板の場合は、銅箔の厚みがさらに増加し、０．０４８ｍｍ〜０．０７８ｍｍ程度と考えられる。また、第１段差部２３及び第２段差部２４に使用するソルダーレジスト材料の厚みは、０．０２０ｍｍ〜０．０６０ｍｍ程度と考えられる。これらの厚みをふまえて、表面実装部品１の回転を抑制するために必要な第１段差部２３及び第２段差部２４の厚み（高さ）を検討すればよい。本願では、第１端子部１２及び第２端子部１３の下面と、部品本体部１の下面とが同じ高さである表面実装部品１を用いた場合で検討を行う。
As described in the first embodiment, the
第１端子部１２及び第２端子部１３の下面と、部品本体部１の下面とが同じ高さの場合、第１段差部２３及び第２段差部２４の厚みを第１ランド部２１及び第２ランド部２２の厚みよりも厚くなければならない。例えば、図６（ｂ）に示すように、第１段差部２３及び第２段差部２４をソルダーレジスト材料のみで形成して、この厚みを確保できないとき、次のような材質の組み合わせによって厚みを確保することができる。図６（ｃ）及び図６（ｄ）を用いて、例として二つの構造の説明を行う。一つ目は、図６（ｃ）に示す表面パターン部４とソルダーレジスト層５とを組み合わせた構造である。ニつ目は、図６（ｄ）に示す表面パターン部４、ソルダーレジスト層５、シンボルプリント６を組み合わせた構造である。もちろん、第１段差部２３及び第２段差部２４は、表面パターン部４、ソルダーレジスト層５、シンボルプリント６のうち、少なくとも一つから構成してもよい。
When the lower surfaces of the first
図６（ｃ）に示す第１段差部２３及び第２段差部２４は、基板２との間に導体層である表面パターン部４と、ソルダーレジスト材料で形成されたソルダーレジスト層５とを有している。表面パターン部４は、第１段差部２３又は第２段差部２４の少なくとも一方に形成してもよい。表面パターン部４を基板２の一方の主面上に形成した上に、ソルダーレジスト層５を形成しているので、表面パターン部４とソルダーレジスト層５との厚みが、回転防止パターン部の厚みとなる。もちろん、ソルダーレジスト層５における部品本体部１１が回転許容範囲から出る回転を防止する回転防止位置に存在する部分の直下に、少なくとも表面パターン部４の一部が形成されている。このようにすることで、ソルダーレジスト層５のみでは、表面実装部品１の回転を抑制するための回転防止パターン部の厚みが得られない場合に好適な構造を得ることができる。
The
表面パターン部４は、導電性のパターンなので、エッチング処理やミリング処理などの一般的な基板の加工プロセスで銅箔を加工することで形成することができる。よって、第１ランド部２１及び第２ランド部２２を基板２の一方の主面に形成する際に、合わせて形成することができる。つまり、図６（ｃ）に記載の構造から、パターン形成工程は、回転防止パターン部として、表面パターン部４とソルダーレジスト層５とを形成するものであるといえる。なお、表面パターン部４の形成は、第１ランド部２１及び第２ランド部２２の形成と同じ加工プロセスで形成することが好適である。この場合、回転防止のパターン形成工程のうち、表面パターン部４の形成は、導電性のパターン形成工程で実施するといえる。
Since the
図６（ｄ）に示す第１段差部２３及び第２段差部２４は、図６（ｃ）に示すものと同じく、基板２との間に導体層である表面パターン部４と、ソルダーレジスト材料で形成されたソルダーレジスト層５とを有している。さらに、ソルダーレジスト層５における部品本体部１１が回転許容範囲から出る回転を防止する回転防止位置に存在する部分の表面に、シンボルプリント６が形成されている。表面パターン部４及びシンボルプリント６は、第１段差部２３又は第２段差部２４の少なくとも一方に形成してもよい。また、表面パターン部４を形成せずにシンボルプリント６をパターン部に形成してもよい。つまり、回転防止パターン部における回転を防止する回転防止位置に存在する部分の少なくとも一方に表面にシンボルプリント６が形成されておればよい。
The
図６（ｄ）に記載の構造は、表面パターン部４を基板２の一方の主面上に形成した上に、ソルダーレジスト層５を形成し、さらに、ソルダーレジスト層５の表面にシンボルプリント６を形成している。よって、表面パターン部４、ソルダーレジスト層５、シンボルプリント６の厚みが、パターン部の厚みとなる。もちろん、ソルダーレジスト層５における部品本体部１１が回転許容範囲から出る回転を防止する回転防止位置に存在する部分の直下に、少なくとも表面パターン部４の一部が形成されている。このようにすることで、ソルダーレジスト層５のみでは、表面実装部品１の回転を抑制するためのパターン部の厚みが得られない場合に好適な構造を得ることができる。加えて、表面パターン部４とシンボルプリント６とのいずれか一方のみを形成したり、表面パターン部４、シンボルプリント６個々の厚みを調整したりすることで、回転防止パターン部の厚みの微調整がしやすい。
In the structure shown in FIG. 6D, the solder resist
図６（ｃ）に記載の構造と同じく、図６（ｄ）に記載の構造においても、表面パターン部４は、導電性のパターンなので、エッチング処理やミリング処理などの一般的な基板の加工プロセスで銅箔を加工することで形成することができる。一方、シンボルプリント６は、一般的に諸元などのシンボルマークを印刷するために用いる印刷装置によって形成することができる。
Similar to the structure shown in FIG. 6 (c), the
基本的に、シンボルプリント６は、回転防止パターン部の厚みの不足分を補うために設けるものである。しかし、シンボルプリント６は、シンボルマークを印刷して形成することが可能であることから、表面実装部品１又は回路基板２０１に関する情報、あるいは、第１段差部２３又は第２段差部２４に関する情報の少なくとも一方を記してもよい。もちろん、回転防止パターン部の厚みを増す目的ではなく、シンボルプリント６を単にシンボルマークとして利用してもよい。また、シンボルプリント６を回転防止パターン部の厚みの不足分を補う部分と、シンボルマークとして利用する部分とを分けて形成してもよい。表面実装部品１に関する情報は、表面実装部品１の極性などの諸元が考えられる。回路基板２０１に関する情報は、回転防止パターン部及びランド部の情報や基板２の材料などの諸元が考えられる。回転防止パターン部に関する情報は、第１段差部や第２段差部２４の厚み（高さ）の情報や、第１段差部２３や第２段差部２４によって回転が抑制できる部品がなんであるかの情報などが考えられる。なお、シンボルプリント６を回転防止パターン部の厚みの不足分を補う部分と、シンボルマークとして利用する部分とを分けて形成する場合、シンボルマークとして利用する部分は、回転防止パターン部における部品本体部１１が回転許容範囲から出る回転を防止する回転防止位置に存在する部分から外れて形成してもよい。
Basically, the
図６（ｄ）に記載の構造から、パターン形成工程は、回転防止パターン部として、表面パターン部４、ソルダーレジスト層５、シンボルプリント６を形成するものであるといえる。なお、図６（ｃ）に記載の構造と同じく、表面パターン部４の形成は、第１ランド部２１及び第２ランド部２２の形成と同じ加工プロセスで形成することが好適である。この場合、回転防止のパターン形成工程のうち、表面パターン部４の形成は、導電性のパターン形成工程で実施するといえる。また、シンボルプリント６は、ソルダーレジスト層５の表面に形成することから、回転防止のパターン形成工程において、最後に形成されるものは、シンボルプリント６となる。
From the structure described in FIG. 6D, it can be said that the pattern forming step is to form the
実施の形態３．
以下、この発明の実施の形態３について図７及び図８を用いて説明する。図７及び図８において、ソルダーレジスト部３４は、基板２の主面（実装面）上に形成、又は、基板２の主面（実装面）上に形成された非導電性のパターンなどの回路パターン上に形成されるソルダーレジスト材料で構成されるものである。ソルダーレジスト部３４は、第１ランド部２１及び第２ランド部２２並びに表面実装部品１の周囲に形成されている。表面実装部品１の周囲とは、表面実装部品１が実装される部分の基板２の領域である表面実装部品搭載領域の周囲ともいえる。ソルダーレジスト部３４は、基板２における一方の主面の保護や回路パターンの保護、クリーム半田３ｃが不要部分に付着することを防止するためのものである。また、少なくとも、ソルダーレジスト部３４は、第１ランド部２１及び第２ランド部２２であるランド部と離隔して形成されている。さらに、ソルダーレジスト部３４は、少なくとも第１段差部２３又は第２段差部２４の一方と連続して形成されている。図７及び図８は、第１段差部２３及び第２段差部２４の両方がソルダーレジスト部３４と連続している場合を示している。
Third Embodiment
The third embodiment of the present invention will be described below with reference to FIGS. 7 and 8. FIG. In FIG. 7 and FIG. 8, the solder resist
実施の形態１及び２に係る回路基板装置においては、回路基板装置２０２のパターン部が、ソルダーレジスト材料で構成されている場合やソルダーレジスト材料によるソルダーレジスト層５を含んでいる場合を例示した。実施の形態３においては、回転防止パターン部である第１段差部２３又は第２段差部２４は、ソルダーレジスト部３４の一部であるので、第１段差部２３又は第２段差部２４の少なくとも一部が、ソルダーレジスト材料で構成されているといえる。このような場合、回転防止パターン部は、ソルダーレジスト部３４を形成する際に合わせて形成すればよい。また、実施の形態２に係る回路基板装置（回路基板）のように、回転防止パターン部に、表面パターン部４又はシンボルプリント６の少なくとも一方を加えて構成してもよい。実施の形態３は、実施の形態１及び２と異なる部分を中心に説明を行う。
In the circuit board device according to the first and second embodiments, the case where the pattern portion of the circuit board device 202 is made of the solder resist material or the case where the solder resist
ここで、回路基板２０１の製造方法を説明する。回路基板２０１の製造方法は、基板２へ導電性のパターン及び非導電性のパターンを形成するパターン形成工程を有するものである。パターン形成工程により導電性のパターン及び非導電性のパターンが形成された回路基板２０１は、図８（ａ）に示すものである。パターン形成工程は、基板２の一方の主面へ、第１ランド部２１、及び、第１ランド部２１と間隔をおいた第２ランド部２２を形成する工程である。加えて、パターン形成工程は、基板２の一方の主面へ、第１段差部２３、第２段差部２４、及び、ソルダーレジスト部３４を形成する工程である。第２段差部２４は、第１ランド部２１と第２ランド部２２との間の間隔に対して、第１段差部２３と反対側に位置している。また、ソルダーレジスト部３４は、第１ランド部２１及び第２ランド部２２の周囲に間隔をおいて形成される。
Here, a method of manufacturing the circuit board 201 will be described. The method of manufacturing the circuit board 201 has a pattern forming step of forming a conductive pattern and a nonconductive pattern on the substrate 2. A circuit board 201 on which a conductive pattern and a nonconductive pattern are formed by the pattern forming process is as shown in FIG. The pattern forming step is a step of forming a
第１ランド部２１及び第２ランド部２２の形成（導電性のパターン形成工程）は、実施の形態１及び２に係る回路基板の製造方法におけるものと同じである。次に、第１段差部２３及び第２段差部２４の形成（回転防止のパターン形成工程）は、ソルダーレジスト材料を利用して第１段差部２３及び第２段差部２４並びにソルダーレジスト部３４を形成するものである。第１ランド部２１及び第２ランド部２２の形成後に、基板２の回路保護を目的とした絶縁膜を基板２に形成するため、ソルダーレジスト材料を塗布し基板２を覆う。そして、フォトリソグラフィなどの一般的な加工プロセスで、ソルダーレジスト膜や回転防止パターン部に必要な部分以外を除去することで、第１段差部２３及び第２段差部２４を含むソルダーレジスト部３４が基板２に形成される。
The formation of the
回路基板装置２０２において、表面パターン部４を形成する場合は、実施の形態２と同じく、導電性のパターン形成工程にて、第１ランド部２１及び第２ランド部２２の形成と合わせて行えばよい。また、シンボルプリント６を形成する場合は、実施の形態２と同じく、ソルダーレジスト層５（ソルダーレジスト部３４）を形成し、さらに、ソルダーレジスト層５の表面にシンボルプリント６を形成すればよい。シンボルプリント６を表面実装部品１の回転防止に利用する場合は、もちろん、部品本体部１１が回転許容範囲から出る回転を防止する回転防止位置に存在する部分の表面に形成する必要がある。
In the case where the
実施の形態１及び２と同様に、回路基板装置２０２の製造方法は、半田形成工程、マウント工程、リフロー工程を有する。図８（ｂ）は、半田形成工程により半田３が形成された回路基板２０１を示している。図８（ｃ）は、マウント工程により表面実装部品１が載置された回路基板２０１を示している。
As in the first and second embodiments, the method of manufacturing the circuit board device 202 includes a solder formation step, a mounting step, and a reflow step. FIG. 8B shows the circuit board 201 on which the
回路基板２０１の製造方法におけるパターン形成工程を回路基板装置２０２の製造方法に取り込んでもよい。すなわち、マウント工程の前、又は、半田形成工程及びマウント工程の前に、基板２の一方の主面へ、ランド部、回転防止パターン部、ソルダーレジスト部３４を形成するパターン形成工程を実施することになる。半田形成工程は、回路基板２０１の製造方法で実施してもよい。また、第１端子部１２及び第２端子部１３に添付された半田３を有する表面実装部品１を使用する場合は、半田形成工程は不要である。
The pattern forming step in the method of manufacturing the circuit board 201 may be taken into the method of manufacturing the circuit board device 202. That is, before the mounting step or before the solder forming step and the mounting step, the pattern forming step of forming the land portion, the rotation preventing pattern portion, and the solder resist
実施の形態４．
以下、この発明の実施の形態４について図９を用いて説明する。実施の形態１〜３では、表面実装部品１１の部品本体部１１の一端に形成された端子部（部品電極）が一つである場合と部品本体部１１の他端に形成された端子部（部品電極）が一つである場合とを説明した。実施の形態４は、部品本体部１１の一端に形成された端子部が複数の場合と、部品本体部１１の他端に形成された端子部が複数の場合とに対応できるように、回路基板２０１にランド部を構成したものである。図９は、一端に形成された端子部、及び、他端に形成された端子部が、それぞれ二つずつ形成されている場合に対応した回路基板２０１の平面視図を示している。実施の形態４では、表面実装部品１１の片方の端子部が二つずつある場合を例示して説明するが表面実装部品１１の片方の端子部の数を制限するものではない。また、図９では、実施の形態３に係る回路基板と同様に、第１段差部２３及び第２段差部２４が、ソルダーレジスト部３４と連続した回路基板２０１を示している。もちろん、ソルダーレジスト部３４から第１段差部２３及び第２段差部２４が離隔しているものやソルダーレジスト部３４がなく、第１段差部２３及び第２段差部２４が存在しているものでもよい。実施の形態４は、実施の形態１〜３と異なる部分を中心に説明を行う。
Fourth Embodiment
The fourth embodiment of the present invention will be described below with reference to FIG. In the first to third embodiments, the terminal portion (component electrode) formed at one end of the
図９において、第１ランド部２１ａ、第３ランド部２１ｂ、第２ランド部２２ａ及び第４ランド部２２ｂは、表面実装部品１を実装するための部品実装用ランド（ランド部）であり、導電性のパターンである。第１ランド部２１ａ、第３ランド部２１ｂ、第２ランド部２２ａ及び第４ランド部２２ｂが形成された回路基板２０１には、第１ランド部２１ａ、第３ランド部２１ｂ、第２ランド部２２ａ及び第４ランド部２２ｂも形成されている。回転防止パターン部である第１段差部２３及び第２段差部２４の構成は次のとおりである。第１段差部２３は、第１ランド部２１ａ、第３ランド部２１ｂ、第２ランド部２２ａ及び第４ランド部２２ｂと離隔して基板２の一方の主面（実装面）に形成されている。同じく、第２段差部２４は、第１ランド部２１ａ、第３ランド部２１ｂ、第２ランド部２２ａ及び第４ランド部２２ｂと離隔して基板２の一方の主面に形成されている。第２段差部２４は、部品本体部１１に対して、第１段差部２３と反対側に位置している。
In FIG. 9, the
また、図９において、ソルダーレジスト部３４は、第１ランド部２１ａ、第３ランド部２１ｂ、第２ランド部２２ａ、第４ランド部２２ｂ、及び表面実装部品１が実装される部分の領域（表面実装部品搭載領域）の周囲に形成されている。表面実装部品搭載領域とは、表面実装部品１を搭載した後の回路基板２０１、又は、回路基板装置２０２では、表面実装部品１の周囲といえる。ソルダーレジスト部３４における第１段差部２３及び第２段差部２４（回転防止パターン部）以外の部分は、必要に応じた形状を取ればよい。
Further, in FIG. 9, the solder resist
よって、第１ランド部２１ａ及び第３ランド部２１ｂは、実施の形態１〜３における第１ランド部２１と対応するものである。同じく、第２ランド部２２ａ及び第４ランド部２２ｂは、実施の形態１〜３における第２ランド部２２と対応するものである。導電性のパターン形成工程にて、第１ランド部２１ａ、第３ランド部２１ｂ、第２ランド部２２ａ及び第４ランド部２２ｂが基板２の一方の主面に形成される。次いで、パターン形成工程（回転防止のパターン形成工程）にて、第１段差部２３及び第２段差部２４並びにソルダーレジスト部３４が基板２の一方の主面に形成される。これで、リフロー方式による半田付けを行う際の表面実装部品１の回転防止を考慮した回路基板２０１が製造される。
Therefore, the
このように製造された回路基板２０１へ表面実装部品１を搭載して、回路基板装置２０２を製造するものが、実施の形態４に係る回路基板装置の製造方法である。回路基板装置２０２の製造方法は、半田形成工程、マウント工程、リフロー工程を有する。半田形成工程は、回路基板２０１の製造方法で実施してもよい。半田形成工程は、第１ランド部２１ａ、第３ランド部２１ｂ、第２ランド部２２ａ及び第４ランド部２２ｂへクリーム半田３ｃを印刷する工程である。また、第１端子部、第３端子部、第２端子部及び第４端子部に添付された半田３を有する表面実装部品１を使用する場合は、半田形成工程は不要である。第１端子部、第３端子部、第２端子部及び第４端子部の図示は省略する。
The method of manufacturing the circuit board device 202 by mounting the surface mounting component 1 on the circuit board 201 manufactured in this manner is a method of manufacturing the circuit board device according to the fourth embodiment. The method of manufacturing the circuit board device 202 includes a solder forming process, a mounting process, and a reflow process. The solder formation process may be performed by the method of manufacturing the circuit board 201. The solder formation step is a step of printing the
マウント工程は、第１ランド部２１ａへ表面実装部品１の第１端子部を載置、第３ランド部２１ｂへ表面実装部品１の第３端子部を載置、第２ランド部２２ａへ表面実装部品１の第２端子部を載置、第４ランド部２２ｂへ表面実装部品１の第４端子部を載置する工程である。
In the mounting step, the first terminal portion of the surface mounting component 1 is mounted on the
リフロー工程は、リフロー方式の半田付けで表面実装部品１を基板２に固定する工程である。リフロー工程によって、クリーム半田３ｃが溶融し、凝固して半田３となる。半田３は、端子部とランド部とを電気的に接続させている。それぞれの端子部とランド部との対応関係は、次のとおりである。第１端子部と第１ランド部２１ａとが電気的に接続、第３端子部と第３ランド部２１ｂとが電気的が接続、第２端子部と第２ランド部２２ａとが電気的に接続、第４端子部と第４ランド部２２ｂとが電気的に接続している。半田付けを行う際の表面実装部品１の回転防止に関しては、実施の形態１〜３に係る回路基板装置の製造方法と同様である。実施の形態４と実施の形態１〜３とは、端子部及びランド部の数が異なるだけであり、第１段差部２３及び第２段差部２４の構成は同じである。
The reflow process is a process of fixing the surface mount component 1 to the substrate 2 by reflow soldering. The
以上のように、実施の形態１〜４に係る回路基板は、第１段差部２３及び第２段差部２４によって、表面実装部品１をリフロー方式による半田付けを行う際に表面実装部品１の実装不良を抑制することができる回路基板２０１を得ることができる。また、実施の形態１〜４に係る回路基板装置は、表面実装部品１を半田付けで電気的に接続された表面実装部品１の実装不良を抑制して製造された回路基板装置２０２を得ることができる。
As described above, the circuit board according to the first to fourth embodiments mounts the surface mounting component 1 when the surface mounting component 1 is soldered by the
実施の形態１〜４において、回路基板２０１を平面視したときの第１段差部２３及び第２段差部２４の形状に関して、第１段差部２３と第２段差部２４とが対向する部分の形状は、矩形のものを図示して説明した。しかし、対向する部分の形状は、矩形に限るものではなく、台形、多角形、円形、半円形などでもよい。つまり、半田付けによって表面実装部品１に生じ得る回転モーメントによる部品本体部１１が回転許容範囲から出る回転を防止する回転防止位置に少なくとも第１段差部２３及び第２段差部２４の一部が存在すれば形状は問わない。実施の形態１〜４における第１段差部２３及び第２段差部２４の高さ（厚み）に関する条件は、前述のとおりである。
In the first to fourth embodiments, with respect to the shapes of the
１・・表面実装部品、１１・・部品本体部、１２・・第１端子部、１３・・第２端子部、２・・基板、２１・・第１ランド部、２２・・第２ランド部、２１ａ・・第１ランド部、２１ｂ・・第３ランド部、２２ａ・・第２ランド部、２２ｂ・・第４ランド部、２３・・第１段差部、２４・・第２段差部、２０１・・回路基板、２０２・・回路基板装置、３・・半田、３ｃ・・クリーム半田、４・・表面パターン部、５・・ソルダーレジスト層、６・・シンボルプリント、３４・・ソルダーレジスト部。
1 · · · Surface mounting components, 11 · · ·
Claims (9)
前記第１段差部及び前記第２段差部は、前記リフロー方式による半田付けによって前記部品本体部が回転許容範囲の最大値から出る回転を防止する回転防止位置に存在し、
前記回転防止位置における前記第１段差部及び前記第２段差部の高さは、前記部品本体部の下面よりも高く、
前記回転許容範囲は、前記リフロー方式による半田付けを行う際に前記部品本体部にセルフアライメント効果が生じる範囲であり、前記部品本体部の回転角度が、前記第１端子部と前記第１ランド部との重なり面積が前記第１端子部の前記第１ランド部側の面の面積の２／３になる角度以下であり、前記第２端子部と前記第２ランド部との重なり面積が前記第２端子部の前記第２ランド部側の面の面積の２／３になる角度以下である範囲であることを特徴とする回路基板装置。 A surface mounting component having a component body, a first terminal formed at one end of the component body, and a second terminal formed at the other end of the component body, and the first terminal and the reflow method A first land portion electrically connected by soldering and a space formed from the first land portion, and a second land electrically connected by soldering with the second terminal portion by the reflow method Portion, a substrate on which the first land and the second land are formed, a first step portion formed on the substrate at a distance from the first land portion and the second land portion, and the component body portion And a second stepped portion formed on the substrate at a position opposite to the first stepped portion and separated from the first land portion and the second land portion,
The first stepped portion and the second stepped portion exist at a rotation preventing position that prevents the component body from rotating out of the maximum value of the rotation allowable range by the soldering according to the reflow method.
The heights of the first stepped portion and the second stepped portion at the rotation prevention position are higher than the lower surface of the component body,
The rotation allowable range is a range in which a self alignment effect is generated in the component body when performing soldering by the reflow method, and a rotation angle of the component body is the first terminal portion and the first land portion. Or less of the angle at which the overlapping area with the second terminal area is 2/3 of the area of the surface of the first terminal area on the first land area side, and the overlapping area between the second terminal area and the second land area is the second A circuit board device characterized in that the angle is equal to or less than 2/3 of the area of the surface of the second terminal portion on the second land portion side.
第１ランド部、前記第１ランド部と間隔をおいた第２ランド部、前記第１ランド部及び前記第２ランド部と離隔した第１段差部、及び、前記第１ランド部と前記第２ランド部との間の間隔に対して、前記第１段差部と反対側に位置し、前記第１ランド部及び前記第２ランド部と離隔した第２段差部が形成された基板へ、前記表面実装部品を載置し、前記第１ランド部及び前記第２ランド部に前記第１端子部及び前記第２端子部をそれぞれ接触させるマウント工程と、リフロー方式による半田付けによって前記部品本体部が回転許容範囲から出る回転を防止する回転防止位置に存在する前記第１段差部及び前記第２段差部の高さよりも低い位置に前記部品本体部の下面が存在する状態で、前記第１ランド部及び前記第２ランド部と前記第１端子部及び前記第２端子部とを前記リフロー方式による半田付けを行うリフロー工程とを備え、
前記回転許容範囲は、前記リフロー工程において前記部品本体部にセルフアライメント効果が生じる範囲であり、前記部品本体部の回転角度が、前記第１端子部と前記第１ランド部との重なり面積が前記第１端子部の前記第１ランド部側の面の面積の２／３になる角度以下であり、前記第２端子部と前記第２ランド部との重なり面積が前記第２端子部の前記第２ランド部側の面の面積の２／３になる角度以下である範囲であり、
前記マウント工程は、前記第１段差部と、前記回転許容範囲の大きさに比例して前記第１段差部との間隔の最大値が決められている前記第２段差部とが形成された前記基板へ、前記表面実装部品を載置する回路基板装置の製造方法。 A manufacturing method of a circuit board device on which a surface mounting component having a component body, a first terminal formed at one end of the component body, and a second terminal formed at the other end of the component body is mounted There,
A first land portion, a second land portion spaced apart from the first land portion, a first step portion separated from the first land portion and the second land portion, and the first land portion and the second land portion With respect to the distance between the land portion and the first step portion, the surface opposite to the first step portion and the second step portion separated from the first land portion and the second land portion is formed on the surface A mounting part is mounted, and the component main body is rotated by a mounting step of bringing the first terminal part and the second terminal part into contact with the first land part and the second land part, and soldering by a reflow method. The first land portion and the lower surface of the component body portion at a position lower than the heights of the first step portion and the second step portion present at the rotation preventing position preventing rotation out of the allowable range; The second land portion and the first terminal And a reflow step for performing soldering by the reflow and the second terminal portion,
The rotation allowable range is a range in which a self alignment effect is generated in the component body in the reflow process, and a rotation angle of the component body is an overlapping area of the first terminal portion and the first land portion. The angle is equal to or less than 2/3 of the area of the surface of the first terminal portion on the first land portion side, and the overlapping area of the second terminal portion and the second land portion is the second of the second terminal portion 2 Ri range der or less angle becomes 2/3 of the area of the surface of the land portion,
In the mounting step, the first step portion and the second step portion in which the maximum value of the distance between the first step portion and the second step portion is determined in proportion to the size of the rotation allowable range are formed. The manufacturing method of the circuit board apparatus which mounts the said surface mounted components to a board | substrate.
第１ランド部及び前記第１ランド部と間隔をおいた第２ランド部が形成された基板と、前記第１ランド部及び前記第２ランド部と離隔して前記基板に形成された第１段差部と、前記第１ランド部と前記第２ランド部との間の間隔に対して、前記第１段差部と反対側に位置し、前記第１ランド部及び前記第２ランド部と離隔して前記基板に形成された第２段差部とを備え、
前記第１段差部及び前記第２段差部は、前記第１ランド部及び前記第２ランド部に前記第１端子部及び前記第２端子部を載置して、リフロー方式による半田付けを行った場合に前記部品本体部が回転許容範囲の最大値から出る回転を防止する回転防止位置に存在し、
前記回転防止位置における前記第１段差部及び前記第２段差部の高さは、前記第１端子部及び前記第２端子部を前記第１ランド部及び前記第２ランド部に載置した場合の前記部品本体部の下面の高さよりも高く、
前記回転許容範囲は、前記リフロー方式による半田付けを行う際に前記部品本体部にセルフアライメント効果が生じる範囲であり、前記部品本体部の回転角度が、前記第１端子部と前記第１ランド部との重なり面積が前記第１端子部の前記第１ランド部側の面の面積の２／３になる角度以下であり、前記第２端子部と前記第２ランド部との重なり面積が前記第２端子部の前記第２ランド部側の面の面積の２／３になる角度以下である範囲であることを特徴とする回路基板。 A circuit board capable of mounting a surface mounting component having a component body, a first terminal formed at one end of the component body, and a second terminal formed at the other end of the component body ,
A substrate on which a first land portion and a second land portion spaced from the first land portion are formed, and a first step formed on the substrate at a distance from the first land portion and the second land portion And a distance between the first land portion and the second land portion with respect to a distance between the first land portion and the second land portion, and the distance between the first land portion and the second land portion. And a second stepped portion formed on the substrate,
In the first step portion and the second step portion, the first terminal portion and the second terminal portion are mounted on the first land portion and the second land portion, and soldering is performed by a reflow method. In the case of the anti-rotation position, which prevents the part body from rotating out of the maximum value of the allowable rotation range,
The heights of the first step portion and the second step portion at the rotation prevention position are the positions when the first terminal portion and the second terminal portion are mounted on the first land portion and the second land portion. Higher than the height of the lower surface of the component body,
The rotation allowable range is a range in which a self alignment effect is generated in the component body when performing soldering by the reflow method, and a rotation angle of the component body is the first terminal portion and the first land portion. Or less of the angle at which the overlapping area with the second terminal area is 2/3 of the area of the surface of the first terminal area on the first land area side, and the overlapping area between the second terminal area and the second land area is the second A circuit board characterized in that the angle is equal to or less than 2/3 of the area of the surface of the second terminal side of the two-terminal portion.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015111911A JP6507861B2 (en) | 2015-06-02 | 2015-06-02 | Circuit board device, method of manufacturing the same, and circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015111911A JP6507861B2 (en) | 2015-06-02 | 2015-06-02 | Circuit board device, method of manufacturing the same, and circuit board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016225523A JP2016225523A (en) | 2016-12-28 |
| JP6507861B2 true JP6507861B2 (en) | 2019-05-08 |
Family
ID=57746470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015111911A Active JP6507861B2 (en) | 2015-06-02 | 2015-06-02 | Circuit board device, method of manufacturing the same, and circuit board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6507861B2 (en) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03280591A (en) * | 1990-03-29 | 1991-12-11 | Taiyo Yuden Co Ltd | Method for soldering electronic component |
| JPH04151892A (en) * | 1990-10-15 | 1992-05-25 | Sord Comput Corp | Wiring boards and component mounting method on wiring boards |
-
2015
- 2015-06-02 JP JP2015111911A patent/JP6507861B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016225523A (en) | 2016-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7084353B1 (en) | Techniques for mounting a circuit board component to a circuit board | |
| CN106973500B (en) | Electronic circuit device | |
| JP2007281134A (en) | Chip-type electronic component, its mounting board, and its mounting method | |
| CN104797091A (en) | Printed wiring board and information processing apparatus | |
| JP2010212318A (en) | Printed wiring board and component mounting structure | |
| JP2011222742A (en) | Print circuit board, method for manufacturing the same, and method for mounting electronic components | |
| US11096285B2 (en) | Electronic circuit substrate | |
| US20240179841A1 (en) | Optical device, camera, and circuit module | |
| JP6507861B2 (en) | Circuit board device, method of manufacturing the same, and circuit board | |
| JP2007201356A (en) | Mounting method of shield | |
| JP7441613B2 (en) | High density mounting module | |
| JP2005203616A (en) | Chip component mounting structure and method therefor | |
| JP2010103295A (en) | Method for manufacturing end surface through-hole wiring substrate | |
| JP2000299548A (en) | Land structure for printed board | |
| JP2008205101A (en) | Manufacturing method of electronic component mounted substrate and electronic component mounted substrate | |
| JP2004207287A (en) | Land for soldering, printed wiring board | |
| JP4545615B2 (en) | Assembly parts, module substrate, module substrate manufacturing method, electronic circuit device, and electronic apparatus | |
| JP2020047799A (en) | Printed circuit board structure | |
| WO2021235196A1 (en) | Mounting structure for chip component | |
| JP4838277B2 (en) | Wiring board structure of electronic component mounting board and electronic component mounting structure | |
| JP2021005671A (en) | Printed wiring board | |
| KR20060049953A (en) | Manufacturing method of printed wiring board and printed wiring board | |
| KR101851455B1 (en) | Printed Circuit Board, method of manufacturing the same and electronic device package | |
| JP2011135111A (en) | Method for forming frame ground of printed circuit board | |
| JP2012049154A (en) | Method for manufacturing flexible multilayer circuit board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170821 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180509 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180515 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180711 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20181106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190128 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20190205 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190305 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190318 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6507861 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |