JP6505371B2

JP6505371B2 - Oscillator

Info

Publication number: JP6505371B2
Application number: JP2014059884A
Authority: JP
Inventors: 渡辺　誠; 渡辺　　誠
Original assignee: Nihon Dempa Kogyo Co Ltd
Current assignee: Nihon Dempa Kogyo Co Ltd
Priority date: 2014-03-24
Filing date: 2014-03-24
Publication date: 2019-04-24
Anticipated expiration: 2034-03-24
Also published as: JP2015185991A

Description

本発明は、異なる周波数の発振信号を出力可能な発振器に関するものである。 The present invention relates to an oscillator capable of outputting oscillation signals of different frequencies.

従来、単一の周波数で発振する発振素子を用いて異なる周波数の発振信号を出力するために、ＰＬＬ回路が用いられている（例えば、特許文献１参照）。 Conventionally, a PLL circuit is used to output oscillation signals of different frequencies using oscillation elements oscillating at a single frequency (see, for example, Patent Document 1).

図３は、ＰＬＬ回路１００の構成例を示す図である。ＰＬＬ回路１００は、位相比較器１０１と、ループフィルタ１０２と、電圧制御発振器１０３と、分周器１０４とを備える。位相比較器１０１は、基準信号と、電圧制御発振器１０３が出力し、分周器１０４によって分周された信号との位相を比較し位相差を示す信号を出力する。ループフィルタ１０２は、位相差を示す信号から制御電圧を生成する。電圧制御発振器１０３は、制御電圧により発振信号の周波数を変化させる。 FIG. 3 is a diagram showing a configuration example of the PLL circuit 100. As shown in FIG. The PLL circuit 100 includes a phase comparator 101, a loop filter 102, a voltage control oscillator 103, and a frequency divider 104. The phase comparator 101 compares the phase of the reference signal with the signal output from the voltage control oscillator 103 and divided by the divider 104 and outputs a signal indicating the phase difference. The loop filter 102 generates a control voltage from the signal indicating the phase difference. The voltage control oscillator 103 changes the frequency of the oscillation signal by the control voltage.

ここで、電圧制御発振器１０３は、基準信号と、分周器１０４からの出力信号との位相差が小さくなるように制御される。分周器１０４は、電圧制御発振器１０３から出力された発振信号を分周して位相比較器１０１に出力する。このようにすることで、ＰＬＬ回路１００は、単一の周波数で発振する発振素子を用いて異なる周波数の発振信号を出力することができる。 Here, the voltage control oscillator 103 is controlled such that the phase difference between the reference signal and the output signal from the frequency divider 104 is reduced. The divider 104 divides the oscillation signal output from the voltage control oscillator 103 and outputs the divided signal to the phase comparator 101. By doing this, the PLL circuit 100 can output oscillation signals of different frequencies using oscillation elements that oscillate at a single frequency.

特開２００５−２６０５９８号公報JP 2005-260598 A

ＰＬＬ回路１００では、分周器１０４における分周数の設定等が原因となってループフィルタのループ帯域が変化する。このループ帯域の変化は、ＰＬＬ回路１００における出力信号の周波数の可変帯域が広い場合には、位相雑音特性が劣化するといった問題がある。また、ＰＬＬ回路１００は、回路を構成する部品数が多いことから回路規模が大きくなり、小型化し難いという問題もある。 In the PLL circuit 100, the loop bandwidth of the loop filter changes due to the setting of the frequency division number in the frequency divider 104 and the like. The change in the loop band has a problem that the phase noise characteristic is degraded when the variable band of the frequency of the output signal in the PLL circuit 100 is wide. Further, the PLL circuit 100 has a problem that the circuit scale becomes large because the number of parts constituting the circuit is large, and it is difficult to miniaturize the circuit.

そこで、本発明はこれらの点に鑑みてなされたものであり、部品点数を削減し、かつ、良好な位相雑音特性を得ることができる発振器を提供することを目的とする。 Therefore, the present invention has been made in view of these points, and it is an object of the present invention to provide an oscillator capable of reducing the number of parts and obtaining good phase noise characteristics.

本発明の第１の態様の発振器は、第１周波数で発振する発振素子と、前記発振素子を発振させることにより前記第１周波数の第１発振信号を出力する発振回路と、前記発振回路から出力された前記第１発振信号の周波数を分周して第２周波数の第２発振信号を出力する分周回路と、前記分周回路から出力された前記第２発振信号から、前記第２周波数の所定倍数の第３周波数の第３発振信号を抽出して出力する逓倍回路と、を備える。 An oscillator according to a first aspect of the present invention includes an oscillating element for oscillating at a first frequency, an oscillating circuit for outputting a first oscillating signal of the first frequency by oscillating the oscillating element, and an output from the oscillating circuit A divider circuit for dividing the frequency of the first oscillation signal to output a second oscillation signal of a second frequency, and the second oscillation signal output from the divider circuit to generate a second oscillation signal of the second frequency And a multiplier circuit that extracts and outputs a third oscillation signal of a third frequency of a predetermined multiple.

本発明の第２の態様の発振器は、第１周波数で発振する発振素子と、前記発振素子を発振させることにより前記第１周波数の第１発振信号を出力する発振回路と、前記発振回路から出力された前記第１発振信号から、前記第１周波数の所定倍数の第４周波数の第４発振信号を抽出して出力する逓倍回路と、前記逓倍回路から出力された前記第４発振信号の周波数を分周して第３周波数の第３発振信号を出力する分周回路と、を備える。 An oscillator according to a second aspect of the present invention includes an oscillating element for oscillating at a first frequency, an oscillating circuit for outputting a first oscillating signal of the first frequency by oscillating the oscillating element, and an output from the oscillating circuit A multiplying circuit for extracting and outputting a fourth oscillating signal of a fourth frequency having a predetermined multiple of the first frequency from the first oscillating signal, and a frequency of the fourth oscillating signal output from the multiplying circuit And a divider circuit for dividing and outputting a third oscillation signal of a third frequency.

上記の発振回路は、前記第１発振信号及び前記第３発振信号の少なくともいずれかを出力するか否かを切り替える出力切替部をさらに備えてもよい。 The above oscillation circuit may further include an output switching unit that switches whether or not to output at least one of the first oscillation signal and the third oscillation signal.

本発明に係る水晶発振器によれば、部品点数を削減し、かつ、良好な位相雑音特性を得ることができるという効果を奏する。 According to the crystal oscillator of the present invention, the number of parts can be reduced, and good phase noise characteristics can be obtained.

第１の実施形態の発振器の構成例を示す図である。It is a figure showing an example of composition of an oscillator of a 1st embodiment. 第２の実施形態の発振回路の構成例（その１）を示す図である。It is a figure which shows the structural example (the 1) of the oscillation circuit of 2nd Embodiment. 第２の実施形態の発振回路の構成例（その２）を示す図である。It is a figure which shows the structural example (the 2) of the oscillation circuit of 2nd Embodiment. 第２の実施形態の発振回路の構成例（その３）を示す図である。It is a figure which shows the structural example (the 3) of the oscillation circuit of 2nd Embodiment. 第２の実施形態の発振回路の構成例（その４）を示す図である。It is a figure which shows the structural example (the 4) of the oscillation circuit of 2nd Embodiment. ＰＬＬ回路の構成例を示す図である。It is a figure which shows the structural example of a PLL circuit.

＜第１の実施形態＞
［発振器１の回路構成］
図１は、第１の実施形態の発振器１の構成例を示す図である。
発振器１は、発振素子２と、発振回路３と、分周回路４と、逓倍回路５とを備える。
発振素子２は、例えば、ＡＴカットの水晶振動子であり、第１周波数で発振する。なお、発振素子２は、ＳＡＷ（Surface Acoustic Wave）共振子や、ＭＥＭＳ（Micro Electro Mechanical Systems）振動子であってもよい。 First Embodiment
[Circuit configuration of oscillator 1]
FIG. 1 is a diagram showing a configuration example of the oscillator 1 of the first embodiment.
The oscillator 1 includes an oscillating element 2, an oscillating circuit 3, a frequency dividing circuit 4, and a multiplying circuit 5.
The oscillation element 2 is, for example, an AT-cut crystal oscillator, and oscillates at a first frequency. The oscillation element 2 may be a surface acoustic wave (SAW) resonator or a micro electro mechanical systems (MEMS) vibrator.

発振回路３は、発振素子２と接続されており、発振素子２を発振させることにより第１周波数の第１発振信号を出力する。発振回路３は、第１発振信号を第１出力端子１１（出力１）に出力するとともに分周回路４に出力する。 The oscillation circuit 3 is connected to the oscillation element 2 and oscillates the oscillation element 2 to output a first oscillation signal of a first frequency. The oscillation circuit 3 outputs the first oscillation signal to the first output terminal 11 (output 1) and outputs the first oscillation signal to the divider circuit 4.

分周回路４は、発振回路３から出力された第１発振信号の周波数を分周して第２周波数の第２発振信号を出力する。例えば、分周回路４は、フリップフロップ回路を縦続に接続することにより、入力された第１発振信号の周波数を分周し、第２周波数の第２発振信号を出力する。ここで、分周回路４における分周比は整数であることとする。 The divider circuit 4 divides the frequency of the first oscillation signal output from the oscillation circuit 3 and outputs a second oscillation signal of a second frequency. For example, the frequency dividing circuit 4 divides the frequency of the input first oscillation signal by connecting flip-flop circuits in cascade, and outputs a second oscillation signal of the second frequency. Here, the division ratio in the divider circuit 4 is an integer.

逓倍回路５は、分周回路４から出力された第２発振信号から、第２周波数の所定倍数（例えば、整数倍）の第３周波数の高調波信号である第３発振信号を抽出して出力する。逓倍回路５は、高調波信号を発生させるために、例えばダイオード等により構成された整流回路を含んでもよい。逓倍回路５は、整流回路により整流された信号に含まれる高調波信号をフィルタで抽出する。逓倍回路５が、整流回路とフィルタとを含むことにより、第２発振信号に含まれる高調波成分が比較的小さい場合であっても、高調波信号を抽出することができる。逓倍回路５は、第３周波数の第３発振信号を第２出力端子１２（出力２）に出力する。 The multiplying circuit 5 extracts a third oscillation signal which is a harmonic signal of a third frequency of a predetermined multiple (for example, an integer multiple) of the second frequency from the second oscillation signal output from the dividing circuit 4 and outputs the third oscillation signal. Do. The multiplier circuit 5 may include a rectifier circuit configured of, for example, a diode or the like to generate a harmonic signal. The multiplier circuit 5 filters out the harmonic signal contained in the signal rectified by the rectifier circuit. By including the rectifier circuit and the filter, the multiplier circuit 5 can extract the harmonic signal even when the harmonic component included in the second oscillation signal is relatively small. The multiplying circuit 5 outputs the third oscillation signal of the third frequency to the second output terminal 12 (output 2).

なお、逓倍回路５は、複数のフィルタから構成されてもよい。この場合、逓倍回路５は、これらの複数のフィルタから一のフィルタを選択することにより、第３周波数を変更するようにしてもよい。 The multiplying circuit 5 may be composed of a plurality of filters. In this case, the multiplier circuit 5 may change the third frequency by selecting one of the plurality of filters.

また、逓倍回路５は、遅延素子とゲートＩＣとを組み合わせることによって第３周波数の第３発振信号を生成してもよい。具体的には、逓倍回路５は、第２発振信号を遅延素子で遅延させて遅延信号を発生させ、第２発振信号と遅延信号との排他的論理和をとることにより、第２発振信号よりも高い周波数の第３発振信号を生成する。逓倍回路５は、排他的論理和をとった後の信号をフィルタに通すことにより、第３周波数の第３発振信号を抽出してもよい。 The multiplying circuit 5 may generate the third oscillation signal of the third frequency by combining the delay element and the gate IC. Specifically, the multiplier circuit 5 delays the second oscillation signal by the delay element to generate a delay signal, and obtains the second oscillation signal by taking an exclusive OR of the second oscillation signal and the delay signal. Generates a third oscillation signal of high frequency. The multiplying circuit 5 may extract the third oscillation signal of the third frequency by passing the signal subjected to the exclusive OR operation through a filter.

［第１の実施形態の効果］
以上、第１の実施形態によれば、分周回路４が、発振回路３から出力された第１発振信号の周波数を分周して第２周波数の第２発振信号を出力し、逓倍回路５が、当該第２発振信号から第２周波数の所定倍数の第３周波数の第３発振信号を抽出して出力する。ここで、逓倍回路５は、ＰＬＬ回路を用いることなく所定倍数の高調波のみを選択して出力する。よって、発振器１は、位相雑音を含まない発振信号を得ることができる。また、発振器１は、発振回路３と、分周回路４と、逓倍回路５とにより構成されることから、少ない部品点数で構成することができる。 [Effect of First Embodiment]
As described above, according to the first embodiment, the divider circuit 4 divides the frequency of the first oscillation signal output from the oscillation circuit 3 and outputs the second oscillation signal of the second frequency. Extracts and outputs a third oscillation signal of a third frequency of a predetermined multiple of the second frequency from the second oscillation signal. Here, the multiplier circuit 5 selects and outputs only harmonics of a predetermined multiple without using a PLL circuit. Thus, the oscillator 1 can obtain an oscillation signal that does not contain phase noise. Further, since the oscillator 1 is configured by the oscillating circuit 3, the frequency dividing circuit 4, and the multiplying circuit 5, the number of parts can be reduced.

なお、本実施形態では、分周回路４の後段に逓倍回路５を接続したが、これに限らず、逓倍回路５の後段に分周回路４を接続してもよい。この場合、逓倍回路５は、発振回路３から出力された第１周波数の第１発振信号から、第１周波数の所定倍数の第４周波数の第４発振信号を抽出して出力し、分周回路４は、逓倍回路５から出力された第４発振信号の第４周波数を分周して第３周波数の第３発振信号を出力する。 In the present embodiment, the multiplier circuit 5 is connected to the rear stage of the divider circuit 4. However, the present invention is not limited to this. The divider circuit 4 may be connected to the rear stage of the multiplier circuit 5. In this case, the frequency multiplier circuit 5 extracts and outputs a fourth oscillation signal of a fourth frequency of a predetermined multiple of the first frequency from the first oscillation signal of the first frequency output from the oscillation circuit 3. 4 divides the fourth frequency of the fourth oscillation signal output from the multiplying circuit 5 and outputs a third oscillation signal of the third frequency.

逓倍回路５が整流回路を有している場合、第１発振信号が正弦波に近い信号で高調波成分の信号レベルが低い場合であっても、逓倍回路５は、発振回路３が出力する第１発振信号を整流することにより、第１周波数の所定倍数の第４周波数の第４発振信号を抽出することができる。 When the multiplier circuit 5 includes a rectifier circuit, the multiplier circuit 5 outputs the third oscillation circuit 3 even if the first oscillation signal is a signal close to a sine wave and the signal level of the harmonic component is low. By rectifying one oscillation signal, it is possible to extract a fourth oscillation signal of a fourth frequency that is a predetermined multiple of the first frequency.

＜第２の実施形態＞
続いて、第２の実施形態について説明する。
図２Ａ〜図２Ｄは、第２の実施形態の発振器１の構成例を示す図である。
第２の実施形態の発振器１は、第１発振信号及び第３発振信号の少なくともいずれかを出力するか否かを切り替える点で第１の実施形態と異なる。 Second Embodiment
Subsequently, a second embodiment will be described.
FIGS. 2A to 2D are diagrams showing configuration examples of the oscillator 1 according to the second embodiment.
The oscillator 1 of the second embodiment is different from the first embodiment in that it switches whether or not at least one of the first oscillation signal and the third oscillation signal is output.

図２Ａ〜図２Ｄに示す発振器１では、それぞれ、第１発振信号及び第３発振信号の少なくともいずれかを出力するか否かを切り替える出力切替部としてのスイッチ６が設けられている。このスイッチ６は、例えば外部からの信号入力に応じて、オン、オフを切り替える。 The oscillator 1 illustrated in FIGS. 2A to 2D is provided with a switch 6 as an output switching unit that switches whether or not to output at least one of the first oscillation signal and the third oscillation signal. The switch 6 switches on and off according to, for example, an external signal input.

具体的には、図２Ａでは、スイッチ６は、逓倍回路５の出力側と、第２出力端子１２との間に設けられている。これにより、スイッチ６は、逓倍回路５から出力される第３周波数の第３発振信号の出力を行うか否かを切り替える。 Specifically, in FIG. 2A, the switch 6 is provided between the output side of the multiplying circuit 5 and the second output terminal 12. Thereby, the switch 6 switches whether to output the third oscillation signal of the third frequency output from the multiplying circuit 5 or not.

図２Ｂでは、スイッチ６は、発振回路３の出力側と第１出力端子１１との間、及び逓倍回路５の出力側と第２出力端子１２との間にそれぞれ設けられている。これにより、スイッチ６は、第１周波数の第１発振信号及び第３周波数の第３発振信号のそれぞれについて出力を行うか否かを切り替える。 In FIG. 2B, the switch 6 is provided between the output side of the oscillation circuit 3 and the first output terminal 11 and between the output side of the multiplication circuit 5 and the second output terminal 12. Thereby, the switch 6 switches whether or not to output each of the first oscillation signal of the first frequency and the third oscillation signal of the third frequency.

図２Ｃでは、発振器１は、発振回路３からの出力端子として第１出力端子１１と第３出力端子１３とを備えている。スイッチ６は、発振回路３の出力側と第３出力端子１３との間、及び逓倍回路５の出力側と第２出力端子１２との間に設けられている。これにより、発振器１は、第１周波数の第１発振信号を出力させるとともに、スイッチ６により、第１発振信号及び第３発振信号についてさらに出力を行うか否かを切り替えることができる。 In FIG. 2C, the oscillator 1 has a first output terminal 11 and a third output terminal 13 as output terminals from the oscillation circuit 3. The switch 6 is provided between the output of the oscillator circuit 3 and the third output terminal 13 and between the output of the multiplier circuit 5 and the second output terminal 12. Thus, the oscillator 1 can output the first oscillation signal of the first frequency, and can switch whether to further output the first oscillation signal and the third oscillation signal by the switch 6.

図２Ｄでは、発振器１は、図２Ｃと同様に、発振回路３からの出力端子として第１出力端子１１と第３出力端子１３とを備えている。スイッチ６は、発振回路３の出力側と第３出力端子１３との間、及び逓倍回路５の出力側と第３出力端子１３との間に設けられており、第３出力端子１３に、第１発振信号及び第３発振信号のいずれを出力するか切り替える。これにより、発振器１は、第１周波数の第１発振信号及び第３周波数の第３発振信号を出力させるとともに、第１発振信号及び第３発振信号のそれぞれについてさらに出力を行うか否かを切り替えることができる。 In FIG. 2D, the oscillator 1 includes the first output terminal 11 and the third output terminal 13 as output terminals from the oscillation circuit 3 as in FIG. 2C. The switch 6 is provided between the output side of the oscillation circuit 3 and the third output terminal 13 and between the output side of the multiplication circuit 5 and the third output terminal 13. (1) It is switched which of the oscillation signal and the third oscillation signal is output. Thus, the oscillator 1 outputs the first oscillation signal of the first frequency and the third oscillation signal of the third frequency, and switches whether to further output each of the first oscillation signal and the third oscillation signal. be able to.

［第２の実施形態の効果］
以上、第２の実施形態によれば、発振器１は、スイッチ６をさらに備えることにより、第１発振信号及び第３発振信号を出力するか否かを切り替えることができる。 [Effect of Second Embodiment]
As described above, according to the second embodiment, by further including the switch 6, the oscillator 1 can switch whether to output the first oscillation signal and the third oscillation signal.

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。そのような変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。 As mentioned above, although this invention was demonstrated using embodiment, the technical scope of this invention is not limited to the range as described in the said embodiment. It is apparent to those skilled in the art that various changes or modifications can be added to the above embodiment. It is also apparent from the scope of the claims that the embodiments added with such alterations or improvements can be included in the technical scope of the present invention.

１・・・発振器、
２・・・発振素子、
３・・・発振回路、
４・・・分周回路、
５・・・逓倍回路、
６・・・スイッチ 1 ・・・ Oscillator,
2 ··· Oscillator,
3 · · · oscillation circuit,
4 ··· Divider circuit,
5 ··· Multiplier circuit,
6 ・・・ switch

Claims

An oscillating element that oscillates at a first frequency;
An oscillation circuit that outputs a first oscillation signal of the first frequency by oscillating the oscillation element;
A divider circuit that divides a frequency of the first oscillation signal output from the oscillation circuit and outputs a second oscillation signal of a second frequency;
A multiplier circuit which extracts and outputs a third oscillation signal of a third frequency having a predetermined multiple of the second frequency from the second oscillation signal output from the divider circuit;
An output switching unit that switches whether to further output either the first oscillation signal or the third oscillation signal in a state in which the first oscillation signal and the third oscillation signal are output;
Equipped with
The multiplying circuit is
A rectifier circuit that rectifies the second oscillation signal output from the divider circuit;
A plurality of filters for extracting and outputting high-frequency signals of different orders contained in the signal rectified by the rectification circuit;
An output unit for outputting a high frequency signal extracted by one of the plurality of filters as the third oscillation signal;
Have
Oscillator.

An oscillating element that oscillates at a first frequency;
An oscillation circuit that outputs a first oscillation signal of the first frequency by oscillating the oscillation element;
A multiplier circuit that extracts and outputs a fourth oscillation signal of a fourth frequency of a predetermined multiple of the first frequency from the first oscillation signal output from the oscillation circuit;
A divider circuit that divides a frequency of the fourth oscillation signal output from the multiplying circuit and outputs a third oscillation signal of a third frequency;
An output switching unit that switches whether to further output either the first oscillation signal or the third oscillation signal in a state in which the first oscillation signal and the third oscillation signal are output;
Equipped with
The multiplying circuit is
A rectifier circuit that rectifies the first oscillation signal output from the oscillation circuit;
A plurality of filters for extracting and outputting high-frequency signals of different orders contained in the signal rectified by the rectification circuit;
An output unit that outputs a high frequency signal extracted by one of the plurality of filters as the fourth oscillation signal;
Have
Oscillator.